WO2006098448A1 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
WO2006098448A1
WO2006098448A1 PCT/JP2006/305451 JP2006305451W WO2006098448A1 WO 2006098448 A1 WO2006098448 A1 WO 2006098448A1 JP 2006305451 W JP2006305451 W JP 2006305451W WO 2006098448 A1 WO2006098448 A1 WO 2006098448A1
Authority
WO
WIPO (PCT)
Prior art keywords
period
voltage
liquid crystal
pixel
crystal display
Prior art date
Application number
PCT/JP2006/305451
Other languages
English (en)
French (fr)
Inventor
Masae Kitayama
Fumikazu Shimoshikiryoh
Makoto Shiomi
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to JP2007508234A priority Critical patent/JP4393548B2/ja
Publication of WO2006098448A1 publication Critical patent/WO2006098448A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Definitions

  • the present invention relates to a liquid crystal display device and a driving method thereof, and more particularly to a structure and a driving method that can improve the viewing angle dependency of the ⁇ characteristic of a liquid crystal display device.
  • a liquid crystal display device is a flat display device having excellent features such as high definition, thinness, light weight, and low power consumption.
  • liquid crystal display devices have been improved in display performance, production capacity, and price for other display devices. As the competitiveness increases, the market scale is rapidly expanding.
  • a conventional liquid crystal display device of the twisted 'nematic' mode has a long axis of liquid crystal molecules having positive dielectric anisotropy aligned substantially parallel to the substrate surface.
  • the alignment treatment is performed so that the major axis of the liquid crystal molecules is twisted approximately 90 degrees between the upper and lower substrates along the thickness direction of the liquid crystal layer.
  • the liquid crystal molecules rise in parallel to the electric field, and the twist alignment (twist alignment) is eliminated.
  • the liquid crystal display device in the ⁇ ⁇ mode controls the amount of transmitted light by utilizing the change in optical rotation accompanying the change in orientation of liquid crystal molecules due to voltage.
  • the liquid crystal display device in the ⁇ mode has a wide production margin and excellent productivity.
  • display performance especially viewing angle characteristics.
  • the display surface of the liquid crystal display device in ⁇ mode is observed from an oblique direction, the contrast ratio of the display is remarkably reduced, and multiple gradations up to black strength white are clearly observed when observed from the front surface.
  • the problem is that the brightness difference between the gradations becomes extremely unclear.
  • the gradation characteristics of the display are reversed, and the phenomenon that the darker part of the front force is observed brighter when observed from an oblique direction (so-called gradation inversion phenomenon) is also a problem.
  • the in-plane 'switching' mode (IPS mode) described in Patent Document 1 and the multi-domain described in Patent Document 2 are liquid crystal display devices that have improved viewing angle characteristics in these liquid crystal display devices in the ⁇ mode.
  • the 'vertical' aligned mode (MVA mode), the axially symmetric orientation mode (ASM mode) described in Patent Document 3, and the liquid described in Patent Document 4 Crystal display devices have been developed.
  • the ⁇ characteristic is the gradation dependence of the display brightness.
  • the fact that the ⁇ characteristic differs between the front direction and the diagonal direction means that the gradation display state differs depending on the observation direction. This is especially a problem when displaying or when displaying TV broadcasts.
  • Patent Document 5 discloses a liquid that can improve the viewing angle dependency of ⁇ characteristics, in particular, white floating characteristics, by dividing one pixel into a plurality of sub-pixels having different brightness.
  • a crystal display device and a driving method are disclosed.
  • display or driving may be referred to as area gradation display, area gradation driving, multi-pixel display, or multi-pixel driving.
  • an auxiliary capacitor (Cs) is provided for each of a plurality of sub-pixels (SP) in one pixel ( ⁇ ), and an auxiliary capacitor counter electrode (connected to the CS bus line) constituting the auxiliary capacitor.
  • SP sub-pixel
  • auxiliary capacitor counter electrode connected to the CS bus line
  • the liquid crystal of the plurality of sub-pixels can be obtained by using capacitive division.
  • a liquid crystal display device is disclosed that varies the effective voltage applied to the layers.
  • a pixel division structure of the liquid crystal display device 200 described in Patent Document 5 will be described with reference to FIG.
  • the pixel 10 is divided into sub-pixels 10a and 10b, and the sub-pixels 10a and 10b are connected to TF T16a and TFT 16b, and auxiliary capacitors (CS) 22a and 22b, respectively.
  • the gate electrodes of TFT 16a and TFT 16b are connected to the scanning line 12, and the source electrodes are connected to a common (identical) signal line 14.
  • the auxiliary capacitors 22a and 22b are connected to the auxiliary capacitor line (CS bus line) 24a and the auxiliary capacitor line 24b, respectively.
  • the auxiliary capacitors 22a and 22b are provided between the auxiliary capacitor electrode electrically connected to the sub-pixel electrodes 18a and 18b and the auxiliary capacitor counter electrode electrically connected to the auxiliary capacitor wires 24a and 24b, respectively.
  • the insulating layer (not shown) is formed.
  • the auxiliary capacitance counter electrodes of the auxiliary capacitances 22a and 22b are independent from each other, and have a structure in which different auxiliary capacitance counter voltages can be supplied from the auxiliary capacitance wirings 24a and 24b, respectively.
  • FIG. 74 schematically shows an equivalent circuit for one pixel of the liquid crystal display device 200.
  • the liquid crystal layers of the respective subpixels 10a and 10b are represented as liquid crystal layers 13a and 13b.
  • the liquid crystal capacitors formed by the subpixel electrodes 18a and 18b, the liquid crystal layers 13a and 13b, and the counter electrode 17 are defined as Clca and Clcb.
  • the liquid crystal capacitances Clca and Clcb have the same capacitance value CLC (V).
  • CLC (V) depends on the effective voltage (V) applied to the liquid crystal layer of the subpixels 10a and 10b.
  • the auxiliary capacitors 22a and 22b that are independently connected to the liquid crystal capacitors of the sub-pixels 10a and 10b are Ccsa and Ccsb, respectively, and their capacitance values are the same value CCS.
  • One electrode of the liquid crystal capacitor Clca and the auxiliary capacitor Ccsa of the sub-pixel 10a is connected to the drain electrode of the TFT 16a provided for driving the sub-pixel 10a, and the other electrode of the liquid crystal capacitor Clca is connected to the counter electrode.
  • the other electrode of the auxiliary capacitor Ccsa is connected to the auxiliary capacitor line 24a.
  • One electrode of the liquid crystal capacitor Clcb and the auxiliary capacitor Ccsb of the subpixel 10b is connected to the drain electrode of the TFT 16b provided to drive the subpixel 10b, and the other electrode of the liquid crystal capacitor Clcb is connected to the counter electrode.
  • the other electrode of the auxiliary capacitance Ccsb is connected to the auxiliary capacitance wiring 24b. Which is the gate electrode of TFT16a and TFT16b Are connected to the scanning line 12, and all the source electrodes are connected to the signal line 14.
  • FIGS. 75 (a) to 75 (f) schematically show the timing of each voltage when the liquid crystal display device 200 is driven.
  • FIG. 75 (a) shows the voltage waveform Vs of the signal line 14
  • FIG. 75 (b) shows the voltage waveform Vcsa of the auxiliary capacitance line 24a
  • FIG. 75 (c) shows the voltage waveform Vcsb of the auxiliary capacitance line 24b
  • (d) shows the voltage waveform Vg of the scanning line 12
  • Fig. 75 (e) shows the voltage waveform Vlca of the pixel electrode 18a of the subpixel 10a
  • Fig.75 (f) shows the voltage waveform Vlcb of the pixel electrode 18b of the subpixel 10b.
  • the broken line in the figure shows the voltage waveform COMMON (Vcom) of the counter electrode 17.
  • Vg changes from VgL to VgH, so that TFT16a and TFT16b become conductive at the same time (ON state), and the signal line 14 is connected to the subpixel electrodes 18a and 18b of the subpixels 10a and 10b. Voltage Vs is transmitted, and the sub-pixels 10a and 10b are charged. Similarly, the signal line force is charged to the auxiliary capacitors Csa and Csb of each sub-pixel.
  • Vlca Vs -Vd
  • Vlcb Vs-Vd
  • Vcsa Vcom— Vad
  • Vcsb Vcom + Vad
  • Vlca Vs-Vd + 2 X Kc X Vad
  • Vlcb Vs-Vd- 2 XKc XVad
  • Vcsa changes from Vcom + Vad to Vcom—Vad
  • Vcsb changes from Vcom—Vad to Vcom + Vad by a double Vad
  • Vlca, Vlcb also
  • Vlca Vs-Vd + 2 X Kc X Vad
  • Vlcb Vs-Vd- 2 XKc XVad
  • Vlca Vs-Vd
  • Vlcb Vs-Vd
  • Vcsa changes from Vcom—Vad to Vcom + Vad
  • Vcsb changes from Vcom + Vad to Vcom—Vad by a factor of two, Vlca, Vlcb also
  • Vlca Vs-Vd
  • Vlcb Vs-Vd
  • Vlca Vs-Vd + 2 X Kc X Vad
  • Vlcb Vs-Vd- 2 XKc XVad
  • Vcsa, Vcsb, Vlca, and Vlcb alternately repeat the changes in T4 and ⁇ 5 at intervals of an integral multiple of 1H in the horizontal scanning period (horizontal writing time). Therefore, the effective values of the voltages Vlca and Vlcb of each subpixel electrode are
  • Vlca Vs— Vd + Kc X Vad
  • Vlcb Vs— Vd— Kc X Vad
  • V2 Vlcb-Vcom
  • VI Vs-Vd + Kc X Vad-Vcom
  • V2 Vs-Vd-Kc X Vad Vcom
  • Fig. 76 schematically shows the relationship between VI and V2. As shown in FIG. 76, in the liquid crystal display device 200, the value of ⁇ 2 increases as the value power S of VI decreases. Thus, since the value of ⁇ VI 2 increases as the value S of VI decreases, white floating characteristics can be improved.
  • Patent Document 1 Japanese Patent Publication No. 63-21907
  • Patent Document 2 Japanese Patent Laid-Open No. 11-242225
  • Patent Document 3 Japanese Patent Laid-Open No. 10-186330
  • Patent Document 4 Japanese Patent Laid-Open No. 2002-55343
  • Patent Document 5 Japanese Patent Application Laid-Open No. 2004-62146 (US Pat. No. 6,695,8791) Disclosure of Invention
  • the present invention has been made in view of the above points, and its main object is to provide a CS bus particularly when the above-described area gradation display technology is applied to a large-size or high-definition liquid crystal display panel.
  • An object of the present invention is to provide a liquid crystal display device and its driving method in which the display quality does not deteriorate even when the vibration period of the vibration voltage applied to the line is lengthened.
  • the liquid crystal display device of the present invention comprises a plurality of pixels each having a liquid crystal layer and a plurality of electrodes for applying a voltage to the liquid crystal layer, and arranged in a matrix having rows and columns.
  • Each of the plurality of pixels is a first sub-pixel and a second sub-pixel that can apply different voltages to the liquid crystal layer, and the first sub-pixel is the second sub-pixel in a certain gradation.
  • the counter electrode is a single electrode common to the first subpixel and the second subpixel, and the storage capacitor counterelectrode includes the first subpixel and the second subpixel.
  • the auxiliary capacitor counter electrode of the second subpixel is a liquid crystal display device that is electrically independent, and has a plurality of auxiliary capacitor trunks that are electrically independent of each other, and each of the auxiliary capacitor trunks. Is electrically connected to one of the auxiliary capacitance counter electrodes of the first subpixel and the second subpixel of the plurality of pixels via an auxiliary capacitance wiring, and the plurality of auxiliary capacitances
  • the auxiliary capacitor counter voltage supplied by each trunk line is one vertical run of the input video signal.
  • V—Total there is a first period (A) having a first waveform and a second period (B) having a second waveform, and the sum of the first period and the second period.
  • the second waveform is characterized in that the effective value of the auxiliary capacitance direction voltage is set to take a predetermined constant value every predetermined number of 20 or less consecutive vertical scanning periods.
  • the predetermined number of vertical scanning periods is four or less vertical scanning periods.
  • the predetermined constant value is an average value of the first voltage level and the second voltage level of the first waveform, and the like.
  • the electrically independent auxiliary capacity trunk lines are L (L is an even number) auxiliary capacity trunk lines, and the first period (P) is , Horizontal scanning
  • the second waveform is a waveform in which an effective value of the second waveform in one vertical scanning period coincides with an average value of the first voltage level and the second voltage level.
  • the second waveform is a waveform that oscillates between a third voltage level and a fourth voltage level in a second period that is a positive integer multiple of a horizontal scanning period.
  • the third voltage level is equal to the first voltage level
  • the fourth voltage level is equal to the second voltage level
  • the second period is an even multiple of a horizontal scanning period, and in the second period, the period at the third voltage level and the period at the fourth voltage level are mutually equal.
  • the second period is an odd multiple of a horizontal scanning period
  • the period at the third voltage level is the fourth voltage.
  • the period in the third voltage level is the period in the fourth voltage level. Less than one horizontal scan period.
  • the first period is a half integer (integer + 1Z2) times the first period. It is.
  • the plurality of pixels constitute N pixel rows, and an effective display period
  • Int (x) means an integer part of any real number x, and M is an integer greater than or equal to 0).
  • the first period is set to P
  • the auxiliary capacitor counter voltage is shifted in phase by 180 ° every vertical scanning period.
  • the plurality of auxiliary capacity trunk lines are an even number of auxiliary capacity trunk lines, and are configured by a pair of auxiliary capacity trunk lines that supply a counter capacitor counter voltage whose vibration phases differ from each other by 180 °. Yes.
  • a television receiver of the present invention includes any one of the liquid crystal display devices described above.
  • a method for driving a liquid crystal display device includes a plurality of pixels each having a liquid crystal layer and a plurality of electrodes for applying a voltage to the liquid crystal layer, and arranged in a matrix having rows and columns.
  • Each of the plurality of pixels is a first sub-pixel and a second sub-pixel capable of applying different voltages to the liquid crystal layer, and the first sub-pixel in a certain gradation Has a first subpixel and a second subpixel that exhibit higher brightness than the second subpixel, and each of the first subpixel and the second subpixel includes a counter electrode and the liquid crystal layer A liquid formed by the subpixel electrode facing the counter electrode An auxiliary capacitance formed by a crystal capacitance, an auxiliary capacitance electrode electrically connected to the subpixel electrode, an insulating layer, and an auxiliary capacitance counter electrode facing the auxiliary capacitance electrode through the insulating layer.
  • the counter electrode is a single electrode common to the first subpixel and the second subpixel, and the storage capacitor counterelectrode includes the first subpixel and the second subpixel.
  • the auxiliary capacitor counter electrode of the second sub-pixel is electrically independent and has a plurality of auxiliary capacitor trunks that are electrically independent from each other, and each of the auxiliary capacitor trunks includes the plurality of pixels.
  • a waveform that oscillates between the voltage levels in the first period (P) that is an integer multiple of 2 or more of the horizontal scanning period (H).
  • the second waveform is a step of preparing a storage capacitor counter voltage in which an effective value of the storage capacitor direction voltage in a continuous vertical scanning period of 20 or less takes a predetermined constant value. It is characterized by.
  • the plurality of storage capacitor trunks that are electrically independent from each other are L (L is an even number) storage capacitor trunk
  • the step of preparing the storage capacitor counter voltage includes: The vertical scanning period (V—Total) of the video signal is H and the horizontal scanning period is H.
  • the waveform oscillates in the first period (P
  • the average value of the third voltage level and the fourth voltage level is equal to the average value of the first voltage level and the second voltage level, and BZH is an even number.
  • the period at the third voltage level and the period at the fourth voltage level are equal to each other. Is shorter than the period at the fourth voltage level by one horizontal scanning period, and the period at the third voltage level is also the second period of the vertical scanning period next to the vertical scanning period. Generating a storage capacitor counter voltage that is shorter by one horizontal scanning period than the period at the fourth voltage level.
  • the plurality of storage capacitor trunks that are electrically independent from each other are L (L is an even number) storage capacitor trunk
  • the step of preparing the storage capacitor counter voltage includes a step of verticalizing an input video signal.
  • a waveform oscillating between a fourth voltage level, and an average value of the third voltage level and the fourth voltage level is equal to an average value of the first voltage level and the second voltage level;
  • BZH is an even number
  • the period at the third voltage level and the period at the fourth voltage level are equal to each other.
  • the third voltage level is equal to the third voltage level.
  • the period at the voltage level is shorter than the period at the fourth voltage level by one horizontal scanning period, and the period at the third voltage level also in the second period of the vertical scanning period following the vertical scanning period. Is one horizontal run than the period at the fourth voltage level.
  • a step of generating a storage capacitor counter voltage that is shorter by the length of the soot period.
  • the plurality of auxiliary capacity trunks that are electrically independent from each other are L lines.
  • a waveform oscillating between a fourth voltage level, and an average value of the third voltage level and the fourth voltage level is equal to an average value of the first voltage level and the second voltage level;
  • BZH is an even number
  • the period at the third voltage level and the period at the fourth voltage level are equal to each other.
  • the third voltage level is equal to the third voltage level.
  • the period at the voltage level is shorter than the period at the fourth voltage level by one horizontal scanning period, and the period at the third voltage level also in the second period of the vertical scanning period following the vertical scanning period. Includes generating a storage capacitor counter voltage that is shorter than the period at the fourth voltage level by one horizontal scanning period.
  • the auxiliary capacitor counter voltage is shifted in phase by 180 ° every vertical scanning period.
  • Another liquid crystal display device of the present invention includes a liquid crystal layer and a plurality of electrodes for applying a voltage to the liquid crystal layer, and a plurality of pixels arranged in a matrix having rows and columns.
  • Each of the plurality of pixels has a first sub-pixel and a second sub-pixel capable of applying different voltages to the liquid crystal layer, and the first sub-pixel and Each of the second subpixels is electrically connected to the subpixel electrode, and a liquid crystal capacitor formed by a counterelectrode and a subpixel electrode facing the counterelectrode through the liquid crystal layer.
  • the vertical scanning period (V—Total) of the video signal is divided into two or more subframes, and the display signal voltage is written to each pixel in each subframe, and the two vertical scanning periods of the input video signal are continuous.
  • the display signal voltage is written in the same polarity, and two subframes are written in succession, and the display signal voltage polarity (also referred to as “write polarity”) is inverted in the subsequent subframes.
  • the auxiliary capacitor counter voltage supplied by each auxiliary capacitor main line is continuous with the first waveform oscillating in the first period (P) that is an integer multiple of 2 or more of the horizontal scanning period (H) in each subframe.
  • the effective value of the auxiliary capacitor counter voltage for each vertical scanning period of the video signal includes a second waveform that is set to take a predetermined constant value, and between the subframes in which the polarity is inverted, The phase of the first waveform of the auxiliary capacitor counter voltage is different by 180 °.
  • the sequence includes, for example, a vertical scanning period (also referred to as a frame) of an input video signal, and the subframes within the same frame have the same writing polarity and are written between consecutive frames.
  • the polarities are different, for example, (+, +) ⁇ (—,-) and (+, +, +) ⁇ (—, one, one) are included, and the subframe write polarity within the same frame If the writing polarity differs between consecutive frames, for example, (+, —) ⁇ (—, +) and (+, ⁇ , +) ⁇ (—, +, ⁇ ) are included.
  • the polarity of the display signal voltage (also referred to as write polarity) is inverted every vertical scanning period of the input video signal, and the first of the auxiliary capacitance voltage is inverted.
  • Waveform phase is 180 ° out of phase.
  • the polarity of the display signal voltage is inverted every vertical scanning period of the input video signal, and the polarity of the display signal voltage is changed every subframe in each vertical scanning period of the input video signal.
  • the phase of the first waveform of the auxiliary capacitor counter voltage is shifted by 180 °.
  • the vertical scanning period (V—Total) of the input video signal is represented by the sum of the effective display period (V—Disp) and the vertical blanking period (V—Blank).
  • the vertical scanning period of the first subframe (V—Total (SF1)) and second subframe (V—Tota) is represented by the sum of the effective display period (V—Disp) and the vertical blanking period (V—Blank).
  • V—Disp (SFl) V—Blank (SFl)
  • Subframe (V—Total (SF2)) is valid display period (V—Disp (SF2)) and vertical retrace
  • V—BlankZ2 V -Blank (SF1) when expressed as the sum of the period (V—Blank (SF2))
  • V Blank (SF2) V Blank (SF2) is established.
  • the first subframe (V—Total (SFl)) is the first wave.
  • the second subframe (V—Total (SF2)) is represented by the sum of the first period A1 having a shape and the period B1 having the second waveform, and the first period A2 having the first waveform.
  • the vertical scanning period (V—Total) of the input video signal is represented by the sum of the effective display period (V—Disp) and the vertical blanking period (V—Blank).
  • the vertical scanning period of the input video signal is divided into the first subframe (V—Total (SF1)) and the second subframe (V-Tota).
  • V—Disp (SFl) V—Blank (SFl)
  • Subframe (V—Total (SF2)) is valid display period (V—Disp (SF2)) and vertical retrace
  • SF1 is an integer multiple of the first period.
  • the vertical scanning period (V—Total) of the input video signal is represented by the sum of the effective display period (V—Disp) and the vertical blanking period (V—Blank). Drooping The direct scan period consists of the first subframe (V—Total (SF1)) and the second subframe (V—Tota).
  • V—Disp (SFl) V—Blank (SFl)
  • Subframe (V—Total (SF2)) is valid display period (V—Disp (SF2)) and vertical retrace
  • the second waveform includes a waveform that oscillates between the first level and the second level in a cycle equal to or less than a horizontal scanning period (1H).
  • the second waveform includes a waveform that oscillates between the first level and the second level in a cycle of 1 / integer of the horizontal scanning period.
  • the electrically independent auxiliary capacity trunk lines are L (L is an even number) auxiliary capacity trunk lines, and the first period (P) is , Horizontal scanning
  • the plurality of auxiliary capacity trunk lines are an even number of auxiliary capacity main lines, and are configured by a pair of auxiliary capacity main lines that supply an auxiliary capacity counter voltage that is different in phase of vibration by 180 ° from each other. Yes.
  • the vertical scanning period (V—Total) of the input video signal is represented by the sum of the effective display period (V—Disp) and the vertical blanking period (V—Blank).
  • the vertical scanning period of the first subframe (V—Total (SF1)) and the second subframe (V-Tota) is represented by the sum of the effective display period (V—Disp) and the vertical blanking period (V—Blank).
  • the display signal voltage supplied to the pixel in the first subframe and the pixel supplied in the second subframe is such that the average display brightness in the first and second subframes matches the brightness of the input video signal, and the display brightness in the first subframe and the display in the second subframe
  • the difference from the brightness is set differently.
  • the difference between the display brightness in the first subframe and the display brightness in the second subframe is maximized.
  • the first sub-period is included in a vertical scanning period of an input video signal.
  • the frame is before the second subframe, and the display luminance in the first subframe is smaller than the display luminance in the second subframe.
  • the plurality of pixels include a pixel belonging to the first display area and a pixel belonging to the second display area, and the first display area and the second display area are independent from each other.
  • the plurality of storage capacitor trunks include a first storage capacitor trunk belonging to the first display region and a second storage capacitor trunk belonging to the second display region.
  • the display area is divided into two parts. At this time, the number of auxiliary capacity trunks belonging to the upper display area differs from the number of auxiliary capacity main lines belonging to the lower display area by one.
  • the timing at which the phase of the first waveform of the voltage is shifted by 180 ° is different.
  • Another liquid crystal display device of the present invention includes a liquid crystal layer and a plurality of electrodes for applying a voltage to the liquid crystal layer, and a plurality of pixels arranged in a matrix having rows and columns.
  • Each of the plurality of pixels has a first sub-pixel and a second sub-pixel capable of applying different voltages to the liquid crystal layer, and each of the first sub-pixel and the second sub-pixel
  • Each includes a liquid crystal capacitor formed by a counter electrode and a sub-pixel electrode facing the counter electrode through the liquid crystal layer, an auxiliary capacitor electrode electrically connected to the sub-pixel electrode, and an insulating layer
  • the storage capacitor counter electrode has a plurality of storage capacitor trunks that are electrically independent of the first sub-pixel and the second sub-pixel, and are electrically independent of each other, and each of the storage capacitor trunk lines Is electrically connected to one of the auxiliary capacitance counter electrodes of the first subpixel and the second subpixel of the plurality of pixels via an auxiliary capacitance wiring, and the plurality of pixels are Including a pixel belonging to one display area and a pixel belonging to a second display area, wherein the first display area and the second display area can be scanned independently of each other, and the plurality of auxiliary capacity trunk lines A plurality of first auxiliary capacity trunk lines belonging to the first display area; A plurality of second auxiliary capacity trunk lines belonging to the second display area.
  • the plurality of storage capacitor trunk lines further include a storage capacitor trunk line that is electrically connected to both the pixels belonging to the first display area and the pixels belonging to the second display area.
  • a voltage applied to any one of the plurality of first auxiliary capacity trunk lines and any one auxiliary capacity of the plurality of second auxiliary capacity trunk lines are voltages having the same waveform and different phases.
  • a voltage waveform applied to any one auxiliary capacity trunk line among the plurality of first auxiliary capacity trunk lines and any one auxiliary element among the plurality of second auxiliary capacity trunk lines is larger than one horizontal scanning period and smaller than the vertical scanning period (V—Total) of the video signal.
  • Another liquid crystal display device of the present invention includes a liquid crystal layer and a plurality of electrodes for applying a voltage to the liquid crystal layer, and a plurality of pixels arranged in a matrix having rows and columns.
  • Each of the plurality of pixels has a first sub-pixel and a second sub-pixel capable of applying different voltages to the liquid crystal layer, and each of the first sub-pixel and the second sub-pixel
  • Each includes a liquid crystal capacitor formed by a counter electrode and a sub-pixel electrode facing the counter electrode through the liquid crystal layer, an auxiliary capacitor electrode electrically connected to the sub-pixel electrode, and an insulating layer
  • the storage capacitor counter electrode has a plurality of storage capacitor trunks that are electrically independent of the first sub-pixel and the second sub-pixel, and are electrically independent of each other, and each of the storage capacitor trunk lines Is electrically connected to one of the auxiliary capacitance counter electrodes of the first subpixel and the second subpixel of the plurality of pixels via an auxiliary capacitance wiring, and the plurality of auxiliary capacitance main lines
  • the auxiliary capacitor counter voltage supplied by each of the two rectangular wave groups composed of a plurality of rectangular waves having a plurality of periods composed of the first voltage level and the second voltage level, that is, the first rectangular wave group and the first voltage group.
  • the first rectangular wave group (WI) and the second rectangular wave group (WII) are the first period (WIA or WIIA) and the first period, respectively.
  • the first period (WIA or WIIA) writing scanning to each pixel is performed, and the plurality of pixels include pixels belonging to the first display area, and two periods (WIB or WIIB).
  • the first display area and the second display area can be scanned independently of each other, and the plurality of storage capacitor trunk lines belong to the first display area A first auxiliary capacity main line and a second auxiliary capacity main line belonging to the second display area, wherein the first period (WIA or WIIA) of the auxiliary capacity counter voltage applied to the first auxiliary capacity main line is the A period during which the first display area is scanned, and a first period (WIA or WIIA) of the storage capacitor counter voltage applied to the second storage capacitor main line is a period during which the second display area is scanned.
  • the waveform in the first period of the second rectangular wave group is the first waveform in the waveform of the first period of the first rectangular wave group.
  • the first rectangular wave group of the first auxiliary capacitance counter voltage supplied by the first auxiliary capacitance trunk line wherein the voltage level is changed to the second voltage level and the second voltage level is changed to the first voltage level.
  • the second rectangular wave group and the first rectangular wave group and the second rectangular wave group of the second auxiliary capacitor counter voltage supplied by the second auxiliary capacitor trunk line are different in timing.
  • connection timings of the first rectangular wave group and the second rectangular wave group of the plurality of first auxiliary capacitor counter voltages supplied by the plurality of first auxiliary capacitor trunk lines are all the same timing.
  • connection timings of the first rectangular wave group and the second rectangular wave group of the plurality of second storage capacitor-directed voltages supplied by the plurality of second storage capacitor trunk lines are all the same timing.
  • the vertical scanning period for the first display area is set to V -Total (S
  • the lengths of the first rectangular wave group and the second rectangular wave group are equal to the vertical scanning period (V—Total) of the input video signal.
  • the input video signal has two vertical scanning periods (V—Total). Subframe, 1st subframe (V—Total (SF1)) and 2nd subframe (V-Total).
  • SF2 vertical scanning period of the first display area in the first sub-frame as V-Total (SFUl), the previous sub-frame in the first sub-frame.
  • the vertical scanning period for the second display area is V—Total (SFLl), and the second subframe is
  • V-Total (SFU2) V-Total (SFU2), the second scanning period of the first display area in the screen.
  • V -Total (SFL2) is the vertical scanning period for the second display area in the frame
  • the length of the second rectangular wave group whose length is equal to V—Total (SF1) is V
  • V—Total in the vertical scanning period (V—Total) of the input video signal, two subframes, a first subframe (V—Total (SF1)) and a second subframe (V ⁇ Total
  • SF2 vertical scanning period of the first display area in the first sub-frame as V-Total (SFUl), the previous sub-frame in the first sub-frame.
  • the vertical scanning period for the second display area is V—Total (SFLl), and the second subframe is
  • V-Total (SFU2) V-Total (SFU2), the second scanning period of the first display area in the screen.
  • V -Total (SFL2) is the vertical scanning period for the second display area in the frame
  • the first rectangular wave group and the second rectangular wave group in which the length of the first rectangular wave group and the length of the second rectangular wave group are both equal to V—Total each include two first periods.
  • Another liquid crystal display device of the present invention includes a liquid crystal layer and a plurality of electrodes for applying a voltage to the liquid crystal layer, and a plurality of pixels arranged in a matrix having rows and columns.
  • Each of the plurality of pixels has a first sub-pixel and a second sub-pixel capable of applying different voltages to the liquid crystal layer, and each of the first sub-pixel and the second sub-pixel
  • Each includes a liquid crystal capacitor formed by a counter electrode and a sub-pixel electrode facing the counter electrode through the liquid crystal layer, an auxiliary capacitor electrode electrically connected to the sub-pixel electrode, and an insulating layer Layer and the storage capacitor electrode across the insulating layer
  • An auxiliary capacitance formed by the auxiliary capacitance counter electrode, and the counter electrode is a single electrode common to the first subpixel and the second subpixel, and the auxiliary capacitance counterelectrode
  • the first subpixel and the second subpixel are electrically independent and have a plurality of storage capacitor trunks that are electrically independent of each other, and
  • the first sub-pixel and the second sub-pixel of the pixel are electrically connected to any one of the auxiliary capacitance counter electrodes of the first sub-pixel and the second sub-pixel through an auxiliary capacitance wiring, and the plurality of pixels are connected to the first display area.
  • the first display area and the second display area can be scanned independently of each other, wherein the plurality of storage capacitor trunk lines are the first display area and the second display area.
  • the first auxiliary capacitance voltage and the second auxiliary capacitance voltage are the first subframe (V—Total (SF1)) and the second subframe (V—To, respectively).
  • tal (SF2)) has a first period (A) having a first waveform and a second period (B) having a second waveform, and the sum of the first period and the second period is 1st subframe (V -Total (SF2))
  • the waveform oscillates between the voltage level and the second voltage level in the first period (P) that is an integer multiple of 2 or more of the horizontal scanning period (H).
  • the second waveform is the vertical scanning period (V— Every (Total)
  • the effective value is set to take a predetermined constant value.
  • the second waveform has the cycle of a horizontal scanning period of 1H or less.
  • the second waveform includes a waveform that oscillates between the first level and the second level with a period of an integer of a horizontal scanning period.
  • a vertical scanning period (V—Total) of the input video signal is a first subframe (V—Total (SF1)) and a second subframe (V—Total (SF2)).
  • the display signal voltage supplied to the pixel in the first subframe and the pixel supplied in the second subframe is such that the average display luminance in the first and second subframes matches the luminance of the input video signal, and the display luminance in the first subframe and the display luminance in the second subframe. are set to be different!
  • the first sub-frame is before the second sub-frame, and the display luminance in the first sub-frame is in the second sub-frame. Smaller than display brightness.
  • Another liquid crystal display device of the present invention includes a liquid crystal layer and a plurality of electrodes for applying a voltage to the liquid crystal layer, and a plurality of pixels arranged in a matrix having rows and columns.
  • Each of the plurality of pixels has a first sub-pixel and a second sub-pixel capable of applying different voltages to the liquid crystal layer, and each of the first sub-pixel and the second sub-pixel
  • Each includes a liquid crystal capacitor formed by a counter electrode and a sub-pixel electrode facing the counter electrode through the liquid crystal layer, an auxiliary capacitor electrode electrically connected to the sub-pixel electrode, and an insulating layer
  • the storage capacitor counter electrode has a plurality of storage capacitor trunks that are electrically independent of the first sub-pixel and the second sub-pixel, and are electrically independent of each other, and each of the storage capacitor trunk lines Is electrically connected to one of the auxiliary capacitance counter electrodes of the first subpixel and the second subpixel of the plurality of pixels via an auxiliary capacitance wiring, and a vertical scanning period of an input video signal (V—Total) is divided into two or more sub-frames, and in each sub-frame, the display signal voltage is written to each pixel, and within two consecutive vertical scanning periods of the input video signal.
  • V—Total input video signal
  • the voltage is In over arm, vibration in two or more integral multiple of the first period of the horizontal scanning period (H) (P)
  • the phase of the first waveform is changed by 180 °, and the plurality of pixels includes a pixel belonging to the first display area and a pixel belonging to the second display area.
  • the first display area and the second display area are The plurality of auxiliary capacity trunk lines include a first auxiliary capacity trunk line belonging to the first display area and a second auxiliary capacity trunk line belonging to the second display area.
  • the timings at which the phase of the first waveform of the plurality of first auxiliary capacitor counter voltages supplied by the plurality of first auxiliary capacitor trunk lines change by 180 ° are all the same timing, and The timings at which the phase of the first waveform of the plurality of second storage capacitor counter voltages supplied by the plurality of second storage capacitor trunk lines change by 180 ° are all the same timing.
  • the vertical scanning period for the first display area is set to V -Total (S
  • Another liquid crystal display device of the present invention includes a liquid crystal layer and a plurality of electrodes for applying a voltage to the liquid crystal layer, and a plurality of pixels arranged in a matrix having rows and columns.
  • Each of the plurality of pixels has a first sub-pixel and a second sub-pixel capable of applying different voltages to the liquid crystal layer, and each of the first sub-pixel and the second sub-pixel
  • Each includes a liquid crystal capacitor formed by a counter electrode and a sub-pixel electrode facing the counter electrode through the liquid crystal layer, an auxiliary capacitor electrode electrically connected to the sub-pixel electrode, and an insulating layer
  • the storage capacitor counter electrode has a plurality of storage capacitor trunks that are electrically independent of the first sub-pixel and the second sub-pixel, and are electrically independent of each other, and each of the storage capacitor trunk lines Is electrically connected to one of the auxiliary capacitance counter electrodes of the first subpixel and the second subpixel of the plurality of pixels via an auxiliary capacitance wiring, and Each of the plurality of storage capacitor trunk lines has a sequence in which the polarity of the display signal voltage is inverted every vertical scanning period (V—Total) of the signal.
  • the effective value includes a second waveform set to take a predetermined constant value, and the phase of the first waveform of the auxiliary capacitor counter voltage is 180 ° as the polarity is reversed.
  • the plurality of pixels includes a pixel belonging to the first display area and a pixel belonging to the second display area, and the first display area and the second display area can be scanned independently of each other.
  • the plurality of auxiliary capacity trunk lines belong to the first display area.
  • the phase of the first waveform of the first auxiliary capacitor counter voltage supplied by the first auxiliary capacitor main line is changed by 180 °, and the second auxiliary capacitor main line belonging to the second display area. And a timing at which a phase of the first waveform of the second auxiliary capacitor counter voltage supplied from the second auxiliary capacitor trunk line changes by 180 ° is different from each other.
  • the timings at which the phase of the first waveform of the plurality of first auxiliary capacitor counter voltages supplied by the plurality of first auxiliary capacitor trunk lines change by 180 ° are all the same timing, and The timings at which the phase of the first waveform of the plurality of second storage capacitor counter voltages supplied by the plurality of second storage capacitor trunk lines change by 180 ° are all the same timing.
  • the display quality is improved even if the oscillation period of the oscillation voltage applied to the CS bus line is increased.
  • a liquid crystal display device that does not decrease and a driving method thereof can be provided.
  • the liquid crystal display device of the present invention does not deteriorate the display quality even when a so-called double speed driving method, a panel division driving method, or a driving method combining these is applied.
  • FIG. 1 is a diagram schematically showing a pixel arrangement of a liquid crystal display device according to an embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram of a region of the liquid crystal display device according to the embodiment of the present invention.
  • FIG. 3A Based on the voltage waveform of the gate bus line in the liquid crystal display device shown in FIG. It is a figure which shows the period and phase of the vibration voltage supplied to the CS bus line, and the voltage of each subpixel electrode.
  • FIG. 3B is a diagram showing the oscillation period and phase of the oscillation voltage supplied to the CS bus line with reference to the voltage waveform of the gate bus line in the liquid crystal display device shown in FIG. 2 and the voltage of each subpixel electrode ( The polarity of the voltage applied to the liquid crystal layer is reversed from that in Fig. 3A).
  • FIG. 4A is a schematic diagram showing the driving state of the liquid crystal display device shown in FIG. 2 (when the voltage in FIG. 3A is used).
  • FIG. 4B is a schematic diagram showing a driving state of the liquid crystal display device shown in FIG. 2 (when the voltage in FIG. 3B is used).
  • ⁇ 5] (a) is a diagram schematically showing a configuration for supplying an oscillating voltage to the CS bus line in the liquid crystal display device of the embodiment according to the second aspect of the present invention, and (b) It is a figure which shows typically the equivalent circuit which approximated the typical load impedance.
  • Kama et al. is a diagram schematically showing the oscillation voltage waveform of the sub-pixel electrode when the CS voltage waveform is not blunt.
  • FIG. 7] (a) to (e) are diagrams schematically showing the oscillation voltage waveform of the sub-pixel electrode when the waveform blunting corresponding to the case where the CR time constant is "0.2H" occurs. .
  • FIG. 8 is a graph showing the relationship between the average value and effective value of the vibration voltage calculated based on the waveforms in FIGS. 6 and 7, and the vibration cycle of the CS bus line voltage.
  • FIG. 9 is a diagram schematically showing an equivalent circuit of the liquid crystal display device of the embodiment having the Typel configuration of the present invention.
  • FIG. 10 is a diagram showing the oscillation period and phase of the oscillating voltage supplied to the CS bus line and the voltage of each sub-pixel electrode based on the voltage waveform of the gate bus line in the liquid crystal display device shown in FIG. .
  • FIG. 10B is a diagram showing the oscillation period and phase of the oscillation voltage supplied to the CS bus line with reference to the voltage waveform of the gate bus line in the liquid crystal display device shown in FIG. 9, and the voltage of each subpixel electrode. (The polarity of the voltage applied to the liquid crystal layer is reversed from that in Fig. 1 OA)
  • FIG. 11 A Shows the driving state of the liquid crystal display device shown in Fig. 9 (Fig. 1 using OA voltage). It is a schematic diagram.
  • FIG. 10B is a schematic diagram showing a driving state of the liquid crystal display device shown in FIG. 9 (when the voltage in FIG. 10B is used).
  • FIG. 12 is a diagram schematically showing an equivalent circuit of a liquid crystal display device of another embodiment having the Typel configuration of the present invention.
  • FIG. 13A is a diagram showing the oscillation period and phase of the oscillation voltage supplied to the CS bus line with reference to the voltage waveform of the gate bus line in the liquid crystal display device shown in FIG. 12, and the voltage of each subpixel electrode. .
  • ⁇ 13B is a diagram showing the oscillation period and phase of the oscillation voltage supplied to the CS bus line based on the voltage waveform of the gate bus line in the liquid crystal display device shown in FIG. 12 and the voltage of each subpixel electrode. (The polarity of the voltage applied to the liquid crystal layer is reversed from the case of Fig. 13A)
  • ⁇ 14A A schematic diagram showing the driving state of the liquid crystal display device shown in Fig. 12 (when the voltage of Fig. 13A is used) is there.
  • FIG. 13B is a schematic diagram showing a driving state of the liquid crystal display device shown in FIG. 12 (when the voltage in FIG. 13B is used).
  • FIG. 15 (a) is a schematic diagram showing an arrangement example of CS bus lines and inter-pixel light shielding layers in the liquid crystal display device of the embodiment having the Typel configuration of the present invention, and (b) is a Type II of the present invention.
  • FIG. 6 is a diagram schematically showing an arrangement example of CS bus lines that also serve as an inter-pixel light-shielding layer in the liquid crystal display device according to the embodiment having the configuration described above.
  • FIG. 16A is a schematic diagram showing a driving state of the liquid crystal display device according to the embodiment having the Typell configuration of the present invention.
  • FIG. 16B is a schematic diagram showing a driving state of the liquid crystal display device according to the embodiment having the Typell configuration of the present invention, showing a case where the driving state of FIG. 16A is opposite to the direction of the electric field applied to the liquid crystal layer. Yes.
  • FIG. 17 is a schematic view showing a matrix configuration (CS bus line connection configuration) of a liquid crystal display device according to an embodiment having the Typell configuration of the present invention.
  • FIG. 18 is a schematic diagram showing drive signal waveforms of the liquid crystal display device shown in FIG.
  • FIG. 19 is a schematic diagram showing a matrix configuration (CS bus line connection configuration) of a liquid crystal display device of another embodiment having the Typell configuration of the present invention.
  • FIG. 20 is a schematic diagram showing drive signal waveforms of the liquid crystal display device shown in FIG.
  • FIG. 21 is a schematic diagram showing a matrix configuration (CS bus line connection configuration) of a liquid crystal display device of still another embodiment having the Typell configuration of the present invention.
  • FIG. 22 is a schematic diagram showing drive signal waveforms of the liquid crystal display device shown in FIG.
  • FIG. 23 is a schematic diagram showing a matrix configuration (CS bus line connection mode) of a liquid crystal display device of still another embodiment having the Typell configuration of the present invention.
  • FIG. 24 is a schematic diagram showing drive signal waveforms of the liquid crystal display device shown in FIG.
  • FIG. 25 is a schematic diagram showing a matrix configuration (CS bus line connection configuration) of a liquid crystal display device of still another embodiment having the Typell configuration of the present invention.
  • FIG. 26 is a schematic diagram showing drive signal waveforms of the liquid crystal display device shown in FIG.
  • FIG. 27 is a schematic diagram showing a matrix configuration (CS bus line connection configuration) of a liquid crystal display device of still another embodiment having the Typell configuration of the present invention.
  • FIG. 28 is a schematic diagram showing drive signal waveforms of the liquid crystal display device shown in FIG.
  • FIG. 29 is a schematic diagram showing a matrix configuration (CS bus line connection configuration) of a liquid crystal display device of still another embodiment having the Typell configuration of the present invention.
  • FIG. 30 is a schematic diagram showing drive signal waveforms of the liquid crystal display device shown in FIG.
  • FIG. 31] (a) to (c) are diagrams schematically showing three typical configurations of a Typel liquid crystal display device according to an embodiment of the present invention.
  • FIG. 32 (a) to (c) are diagrams schematically showing three typical configurations of a Typell liquid crystal display device according to an embodiment of the present invention.
  • FIG. 33A is a waveform diagram of a gate voltage and a CS voltage for explaining the cause of streaks in a Type I liquid crystal display device.
  • FIG. 33B is a waveform diagram of the gate voltage and the CS voltage for explaining the cause of streaks in the Type II liquid crystal display device.
  • FIG. 34 is a diagram schematically showing streaks in a Type I liquid crystal display device.
  • FIG. 35A is a diagram showing a connection form between an equivalent circuit of a Type I liquid crystal display device and a CS trunk line.
  • FIG. 35B is a diagram showing a connection form between an equivalent circuit of a 35B] Type I liquid crystal display device and a CS trunk line (continuation of FIG. 35A).
  • FIG. 36 is a diagram showing a timing relationship between a CS voltage and a gate voltage in the liquid crystal display device shown in FIGS. 35A and 35B.
  • FIG. 37 is a waveform diagram of a gate voltage and a CS voltage for explaining the cause of streaks in the liquid crystal display device shown in FIGS. 35A and 35B.
  • FIG. 38 is a diagram schematically showing streaks in a Type II liquid crystal display device.
  • FIG. 39A is a diagram showing a connection form between an equivalent circuit of a Type II liquid crystal display device and a CS trunk line;
  • FIG. 39B is a diagram showing a connection form between an equivalent circuit of a Type II liquid crystal display device and a CS trunk line (continuation of FIG. 39A).
  • FIG. 39C is a diagram showing a connection configuration between an equivalent circuit of a Type II liquid crystal display device and a CS trunk line (continuation of FIG. 39B).
  • FIG. 40 is a diagram showing a timing relationship between a CS voltage and a gate voltage in the liquid crystal display devices shown in FIGS. 39A to 39C.
  • FIG. 41A is a diagram for explaining the cause of streaks in the liquid crystal display device shown in FIGS. 39A to 39C, and is a waveform diagram of the gate voltage.
  • FIG. 41B is a diagram for explaining the cause of streaks in the liquid crystal display device shown in FIGS. 39A to 39C, and is a waveform diagram of the CS voltage.
  • FIG. 41C is a diagram for explaining the cause of streaks in the liquid crystal display device shown in FIGS. 39A to 39C, and is a waveform diagram of an applied voltage of a pixel.
  • FIG. 42A is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 1 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and an applied voltage of a pixel (Example 1). .
  • FIG. 42B is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 1 according to the present invention, and is a waveform diagram of a CS voltage and a pixel applied voltage (Example 2).
  • FIG. 42C is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 1 according to the present invention, and is a waveform diagram of a CS voltage and a pixel applied voltage (Example 3).
  • FIG. 42D is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 1 according to the present invention, and is a waveform diagram of a CS voltage and a pixel applied voltage (Example 4).
  • FIG. 43 is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage for explaining the cause of streaks in another Type I liquid crystal display device.
  • FIG. 44 is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 2 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and an applied voltage of a pixel.
  • FIG. 45A is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 3 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and an applied voltage of a pixel (Example 1). .
  • FIG. 45B is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 3 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage (Example 2).
  • FIG. 46A is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 4 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage (Example 1).
  • FIG. 46B is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 4 according to the present invention, and is a waveform diagram of a CS voltage and a pixel applied voltage (Example 2).
  • FIG. 46C is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 4 according to the present invention, and is a waveform diagram of CS voltage and pixel applied voltage (Example 3).
  • FIG. 46D is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 4 according to the present invention, and is a waveform diagram of a CS voltage and a pixel applied voltage (Example 4).
  • FIG. 47A is a waveform diagram of a gate voltage for explaining the cause of streaks in another Type II liquid crystal display device.
  • FIG. 47B is a waveform diagram of the gate voltage and the CS voltage for explaining the cause of streaks in another Type II liquid crystal display device.
  • FIG. 47C is a waveform diagram of a gate voltage and a pixel applied voltage for explaining the cause of streaks in another Type II liquid crystal display device.
  • FIG. 47D To explain the cause of streaks in another Type II liquid crystal display device.
  • FIG. 6 is a waveform diagram of the gate voltage, CS voltage, and applied voltage of a pixel (Example 2).
  • FIG. 48 is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 5 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage.
  • FIG. 49A is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 6 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage (Example 1).
  • a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 6 according to the present invention is a waveform diagram of a gate voltage, a CS voltage, and an applied voltage of a pixel (Example 1).
  • FIG. 49C is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 6 according to the present invention, and is a waveform diagram of a CS voltage and a pixel applied voltage (Example 2).
  • FIG. 49D is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 6 according to the present invention, and is a waveform diagram of a CS voltage and a pixel applied voltage (Example 2).
  • FIG. 50 is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 7 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage.
  • FIG. 51 is a diagram schematically showing a circuit configuration for generating a CS voltage in the liquid crystal display device 100 of Embodiment 7 according to the present invention.
  • FIG. 52 is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 8 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage.
  • FIG. 53 is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 9 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage.
  • 54] A diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 10 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and an applied voltage of a pixel.
  • FIG. 55 is a schematic diagram for explaining a double speed driving method suitably applied to the liquid crystal display device of the embodiment according to the present invention, where (a) shows a normal driving method and (b) shows a double speed driving method.
  • FIG. 56A is a schematic diagram showing a matrix configuration (connection form of CS bus lines) of the liquid crystal display device of embodiment 11 according to the present invention.
  • FIG. 56B shows a matrix configuration of the liquid crystal display device of Embodiment 11 according to the present invention (CS bus line
  • FIG. 56B is a schematic diagram showing (connection form) (continuation of FIG. 56A).
  • FIG. 56C is a schematic diagram showing a matrix configuration (connection form of CS bus lines) of the liquid crystal display device of Embodiment 11 according to the present invention (continuation of FIG. 56B).
  • FIG. 57A is a schematic diagram showing drive waveforms of the liquid crystal display device shown in FIGS. 56A to 56C (Example 1).
  • FIG. 57B is a schematic diagram showing drive waveforms of the liquid crystal display device shown in FIGS. 56A to 56C (Examples 2 to 5).
  • FIG. 58A is a schematic diagram showing a matrix configuration (connection form of CS bus lines) of the liquid crystal display device of embodiment 12 according to the present invention.
  • FIG. 58B is a schematic diagram showing a matrix configuration (CS bus line connection configuration) of the liquid crystal display device of embodiment 12 according to the present invention (continuation of FIG. 58A).
  • FIG. 58C is a schematic diagram showing a matrix configuration (connection form of CS bus lines) of the liquid crystal display device of Embodiment 12 according to the present invention (continuation of FIG. 58B).
  • FIG. 59A is a schematic diagram showing drive waveforms of the liquid crystal display device shown in FIGS. 58A to 58C (Example 1).
  • FIG. 59B is a schematic diagram showing drive waveforms of the liquid crystal display device shown in FIGS. 58A to 58C (Examples 2 to 5).
  • FIG. 60A is a schematic diagram showing drive waveforms of the liquid crystal display device according to the thirteenth embodiment of the present invention (Example 1).
  • FIG. 60B is a schematic diagram showing drive waveforms of the liquid crystal display device according to the thirteenth embodiment of the present invention (Examples 2 to 5).
  • FIG. 61A is a schematic diagram showing drive waveforms of the liquid crystal display device of Embodiment 14 according to the present invention (Example 1).
  • FIG. 61B is a schematic diagram showing drive waveforms of the liquid crystal display device of Embodiment 14 according to the present invention (Examples 2 to 5).
  • FIG. 62 is a diagram schematically showing the timing of each signal when multi-pixel driving is applied to a normal driving method without panel division.
  • FIG. 63 Timing of each signal when multi-pixel drive is applied in panel division drive
  • FIG. 64 is a diagram for explaining a problem when multi-pixel driving is performed in panel division driving.
  • FIG. 65 is a diagram for explaining a driving method of the liquid crystal display device according to the fifteenth embodiment of the present invention.
  • FIG. 66 is a diagram for explaining another driving method of the liquid crystal display device according to the fifteenth embodiment of the present invention.
  • FIG. 67 is a diagram for explaining a driving method of the liquid crystal display device of Embodiment 16 according to the present invention.
  • FIG. 68 is a view for explaining another driving method of the liquid crystal display device according to the sixteenth embodiment of the present invention.
  • FIG. 69 is a diagram for explaining a driving method of the liquid crystal display device of Embodiment 17 according to the present invention.
  • FIG. 70 is a diagram for explaining another driving method of the liquid crystal display device according to the seventeenth embodiment of the present invention.
  • FIG. 71A is a diagram for explaining a driving method of the liquid crystal display device of embodiment 18 according to the present invention.
  • FIG. 71B is a diagram for explaining a driving method of the liquid crystal display device according to the eighteenth embodiment of the present invention (continuation of FIG. 71A).
  • FIG. 71C is a diagram for explaining a driving method of the liquid crystal display device according to the eighteenth embodiment of the present invention (continuation of FIG. 71B).
  • FIG. 72 is a diagram for explaining another driving method of the liquid crystal display device according to the eighteenth embodiment of the present invention.
  • FIG. 73 is a diagram schematically showing a pixel division structure of a liquid crystal display device 200 described in Patent Document 5.
  • FIG. 74 is a diagram showing an electrical equivalent circuit corresponding to the pixel structure of the liquid crystal display device 200.
  • FIG. 75 (a) to (f) are various voltage waveforms used for driving the liquid crystal display device 200. Indicate FIG.
  • FIG. 76 is a diagram showing a relationship between voltages applied to a liquid crystal layer between sub-pixels in the liquid crystal display device 200.
  • the pixel of the liquid crystal display device according to the embodiment of the present invention has the same structure as that of the pixel described in Patent Document 5 described above, and the connection form of the auxiliary capacitance wiring (CS bus line) and the auxiliary capacitance.
  • the waveform of the counter voltage (CS voltage) is different from that described in Patent Document 5.
  • a liquid crystal display device having a pixel arrangement suitable for 1H1 dot inversion driving as shown in FIG. 1 will be exemplified.
  • 1H1 dot inversion drive the magnitude relationship between the potential of the pixel electrode and the counter electrode is inverted every certain time, and the direction of the electric field applied to the liquid crystal layer (direction of the electric lines of force) is inverted every vertical scanning period. To do.
  • display flicker can be suppressed.
  • An arrangement in which the pixels are not adjacent to each other in the column direction and the row direction is most preferable.
  • Word V in other words, it is most preferable to display sub-pixels in a checkered pattern, such as brightness ranking.
  • One vertical scanning period in the liquid crystal display device is one frame period in the case of a signal for non-interlace driving, and corresponds to one field period in the case of a signal for interlace driving.
  • the difference (period) between the time for selecting a certain scanning line and the time for selecting the next scanning line within each vertical scanning period is referred to as one horizontal scanning period (1H).
  • the liquid crystal display device shown in FIG. 1 is arranged in a matrix (rp, cq) having a plurality of rows (l to rp) and a plurality of columns (l to cq), and each pixel P (
  • p, q) (where l ⁇ p ⁇ rp, 1 ⁇ q ⁇ cq) has two subpixels SPa (p, q) and SPb (p, q) will be described.
  • Figure 1 shows the signal lines S—Cl, S—C2, S—C3, S-C4- ⁇ 'S—Ccq, scan lines G—Ll, G—L2, G—L3,.
  • Capacitance lines CS—A and CS—B and a part of the relative arrangement of each pixel P (p, q) and the subpixels SPa (p, q) and SPb (p, q) that make up each pixel (8 (Row 6 columns) is shown schematically.
  • one pixel P (p, q) has subpixels SPa (p, q) and SPb (p, q). That is, the subpixels SPa (p, q) and SPb (p, q) are arranged in the column direction in each pixel.
  • One of the auxiliary capacitance electrodes (not shown) of each subpixel SPa (p, q) and SPb (p, q) is connected to the adjacent auxiliary capacitance wiring CS-A or CS-B.
  • the signal line S—Cq is supplied to each pixel P (p, q) according to the display image (also referred to as “display signal voltage” or “data signal voltage”).
  • the signal voltage is supplied to the TFT elements (not shown) included in the subpixels (pixels) on the right side of each signal line so as to extend vertically (in the column direction).
  • the configuration shown in FIG. 1 is a configuration in which one sub-capacitance wiring or one scanning line is shared by two subpixels, and has the advantage that the aperture ratio of the pixel can be increased.
  • FIG. 2 is an equivalent circuit diagram of a certain region of the liquid crystal display device having the pixel arrangement shown in FIG.
  • This liquid crystal display device has pixels arranged in a matrix having rows and columns, and each pixel has two sub-pixels.
  • Each sub-pixel symbols A and B indicate two sub-pixels
  • LCD capacity is sub-picture It consists of an elementary electrode, a counter electrode ComLC, and a liquid crystal layer provided between them.
  • the auxiliary capacitance is an auxiliary capacitance electrode, an insulating film, and an auxiliary capacitance counter electrode (ComCSA-n, ComCSB-n) It consists of and.
  • the two sub-pixels are connected to a common signal line (source bus line) SBL-m via the corresponding TFTA-n, m and TFTB-n, m.
  • TFTA-n, m and TFTB-n, m are on / off controlled by the scanning signal voltage supplied to the common scanning line (gate bus line) GBL-n, and when two TFTs are in the on state
  • the display signal voltage is supplied from the common signal line to the subpixel electrode and the auxiliary capacitance electrode of each of the two subpixels.
  • auxiliary capacitor counter electrode of the two sub-pixels is connected to the auxiliary capacitor main line (CS main line) CS VtypeRl via the CS bus line (CSBL), and the other auxiliary capacitor counter electrode is connected to the auxiliary capacitor main electrode.
  • the CS bus lines corresponding to the sub-pixels of the pixels in the row adjacent in the column direction are electrically common to each other.
  • the CS bus line CSBL corresponding to n rows of sub-pixels CLCB—n, m, and the CS bus line CSBL corresponding to sub-pixels CLCA—n + 1, m of pixels in rows adjacent to this in the column direction Is the point that is electrically common
  • FIGS. 3A and 3B show the oscillation period and phase of the oscillation voltage supplied to the CS bus line based on the voltage waveform of the gate bus line, and the voltage of each subpixel electrode.
  • the liquid crystal display device reverses the direction of the electric field applied to the liquid crystal layer of each pixel at regular time intervals (for example, every vertical scanning period), so two types of driving corresponding to the direction of each electric field are performed. It is necessary to think about the voltage waveform. These two driving states are shown in Figures 3A and 3B, respectively.
  • VSBL-m shows the waveform of the display signal voltage (source signal voltage) supplied to the m source bus lines SBL-m.
  • the waveform of the scanning voltage (gate signal voltage) supplied to the bus line GBL-n is shown.
  • VCSVt ypeRl and VCSVtypeR2 show the waveform of the oscillation voltage as the auxiliary capacitance counter voltage supplied to the CS trunk lines CSVtypeRl and CSVtypeR2, respectively.
  • VPEA_m , n and VPEB—m, n indicate the voltage waveform of the liquid crystal capacitance of each sub-pixel! / [0101]
  • the first point to note in Fig. 3A and Fig. 3B is that the oscillation frequency of CSVtypeRl, CSVtypeR2 voltage V CSVtypeRl, VCSVtypeR2 are both 1 times the horizontal scanning period (1H) .
  • the second point to be noted in FIGS. 3A and 3B is that the phases of VCSVtypeRl and VCSVtypeR2 are as follows. First, paying attention to the phase between the CS trunk lines, VCSVtyp eR2 is delayed in phase by 0.5H from VCSVtypeRl. Next, paying attention to the voltage of the CS trunk line and the voltage of the gate bus line, the phase of the voltage of the CS trunk line and the voltage of the gate bus line is as follows. According to Figs. 3A and 3B, the time at which the voltage of the gate bus line corresponding to each CS trunk line changes from VgH to VgL coincides with the time at the center of each flat portion of the CS trunk line voltage. That is, the value of Td shown in FIGS. 3A and 3B is 0.25H time. However, even in other cases, it is sufficient that the value of Td is larger than OH and shorter than 0.5 H hours.
  • the explanation regarding the period and phase of the voltage of the CS trunk line is based on FIG. 3A and FIG. 3B.
  • the voltage waveform of the CS trunk line is not limited to this, and one of the following two conditions is satisfied. Good.
  • the first condition is that VCSVtypeRl is the first voltage change after the voltage of any corresponding gate bus line changes to VgH force VgL, and VCSVtypeR2 is the voltage of any corresponding gate bus line. After the voltage changes from VgH to VgL, the first voltage change is a voltage decrease.
  • the second condition is that VCSVty peRl is the first voltage change is voltage decrease after the voltage of any corresponding gate bus line changes from VgH to VgL, and VCSVtypeR2 is the voltage of any corresponding gate bus line. After the voltage changes from VgH to VgL, the first voltage change is the voltage increase.
  • 4A and 4B collectively show the driving state of the liquid crystal display device.
  • the driving state of the liquid crystal display is also shown separately in two cases where the polarity of the driving voltage of each sub-pixel is different, as in FIGS. 3A and 3B.
  • 4A corresponds to the drive voltage waveform of FIG. 3A
  • the drive state of FIG. 4B corresponds to the drive voltage waveform of FIG. 3B.
  • FIG. 4A and Fig. 4B show the driving of pixels (6 rows from m rows to m + 5 rows) among a plurality of pixels arranged in a matrix (8 rows from n rows to n + 7 rows)
  • each pixel has sub-pixels with different brightness, i.e. sub-pixels marked "bright” and "dark"
  • FIG. 4A and FIG. 4B What should be noted in FIG. 4A and FIG. 4B is the ability to satisfy the requirements necessary for an area gradation display panel. The following five points are necessary for an area gradation display panel.
  • one pixel is composed of a plurality of sub-pixels having different luminances in a halftone display state.
  • the luminance order of the sub-pixels having different luminances is constant regardless of the time.
  • the fourth is an arbitrary vertical scanning period (hereinafter referred to as "frame"), in which pixels having different polarities are arranged precisely in units of pixels.
  • one pixel is composed of two sub-pixels with different luminance.
  • the pixel in the n-th row and the m-th column is composed of a high luminance marked “bright”, a sub-pixel and a low luminance marked “dark”, and a sub-pixel. Therefore, the first requirement is satisfied.
  • This liquid crystal display device alternately displays two display modes with different driving states at regular intervals. Comparing FIG. 4A and FIG. 4B showing driving states corresponding to the two display modes, the luminance is high, the luminance of the sub-pixel is low, and the position of the sub-pixel matches. Therefore, the second requirement is satisfied.
  • n + 1 1—B row the subordinate pixel brightness rank symbol power of m + l, m + 3, m + 5 is “bright”, and all the polarity inversion symbols are “+”.
  • n + 2—A row the sub-pixels in the m, m + 2, and m + 4 columns have the brightness rank symbol “bright”, and all the polarity inversion symbols are “+”! / Speak.
  • flickering of the display called flicker synchronized with the drive polarity of each pixel being switched between “ya” and “one” is observed. According to a visual check of the liquid crystal display device, no flicker was observed. Therefore, the fifth requirement is satisfied.
  • the liquid crystal display device described above is a liquid crystal display device in which viewing angle characteristics are improved by performing multi-pixel display by applying an oscillating voltage to the auxiliary capacitor counter electrode.
  • the oscillation period of the oscillation voltage applied to the auxiliary capacitor counter electrode is equal to the horizontal scanning period.
  • the oscillation cycle of the oscillating voltage supplied to the CS bus line is short, a large liquid crystal display device with a large load capacity and resistance of the CS bus line, or a high-definition liquid crystal display device with a short horizontal scanning period and a vertical display. It is relatively difficult to perform multi-pixel display on a high-speed driving liquid crystal display device in which the scanning period and horizontal scanning period are shortened.
  • Fig. 5 (a) is a diagram schematically showing a configuration for supplying an oscillating voltage to the CS bus line in the liquid crystal display device described above.
  • the oscillating voltage is supplied from the CS trunk line to the multiple CS bus lines provided on the LCD panel.
  • the CS trunk line is supplied with oscillating voltage from the CS bus line voltage generation circuit via connection points ContPl and P2, ContP3 and ContP4.
  • connection points ContPl and P2, ContP3 and ContP4 When the liquid crystal display panel becomes larger, the distance between the pixel located at the center of the display panel and the connection points ContPl to ContP4 becomes longer, and the load impedance during this time cannot be ignored.
  • the main components of load impedance are the liquid crystal layer capacitance (CLC) and auxiliary capacitance (CCS) that compose the pixel, the CS bus line resistance RCS, and the CS trunk line resistance Rmi ki.
  • this load impedance can be considered as a low-pass filter composed of these capacitors and resistors as schematically shown in FIG. 5 (b).
  • This load impedance value is a function of the location on the liquid crystal display panel, and is a function of the distance from the connection point, eg, ContactPl, ContactP2, ContactP3, and ContactP4. Specifically, the load impedance is small in the vicinity of the connection point. The load impedance increases as the distance from the connection point increases.
  • the CS bus line voltage generated by the oscillating voltage generation circuit is affected by the load of the CS bus line approximated by the CR low-pass filter, so that the waveform is blunt on the CS bus line, and The degree of the waveform dullness varies depending on the location in the panel.
  • the oscillating voltage is applied to the CS bus line for the purpose of configuring one pixel with two or more sub-pixels and varying the luminance of each sub-pixel.
  • the liquid crystal display device for multi-pixel display uses the voltage waveform of each subpixel electrode as an oscillating voltage that depends on the oscillating voltage of the CS bus line, and the effective voltage as the CS bus line voltage.
  • the configuration and the driving method are changed depending on the dynamic waveform. Therefore, when the CS bus line voltage waveform varies depending on the location, there arises a problem that the effective voltage of the subpixel electrode also varies depending on the location. In other words, when the CS bus line voltage waveform dullness varies from place to place, the display brightness varies from place to place, causing problems when uneven display brightness occurs.
  • One of the main characteristics of the liquid crystal display device according to the present invention is to improve this display luminance unevenness by lengthening the oscillation cycle of the CS bus line. This will be described below.
  • FIG. 6 and 7 schematically show the oscillation voltage waveform of the sub-pixel electrode when the CS load is constant.
  • the subpixel electrode voltage when the CS bus line voltage is not an oscillating voltage is “OV”
  • the amplitude of the subpixel electrode voltage oscillation caused by the oscillation of the CS bus line voltage is “IV”.
  • Figures 6 (a) to (e) show the case where the CS voltage waveform is not blunted, that is, the CR time constant of the CR low-pass filter is "OH”.
  • Figures 7 (a) to (e) show the CR low-pass filter. The waveform dullness corresponding to the case where the CR time constant of the filter is “0.2H” is schematically shown.
  • FIGS. 6 (a) to 6 (e) and FIGS. 7 (a) to 7 (e) show cases where the vibration period of each waveform is 1H, 2H, 4H, and 8H, respectively.
  • Fig. 8 shows the relationship between the average value and effective value of the oscillation voltage calculated based on the waveform in Fig. 7 and the oscillation cycle of the CS bus line voltage (one scale corresponds to one horizontal scanning period: 1H). ing.
  • the oscillation period of the oscillating voltage of the CS bus line is set to 8 times the CR time constant of the CS bus line (approximate value of the load impedance of the CS bus line), the effect of waveform dullness can be significantly reduced.
  • the oscillation period of the oscillating voltage of the CS bus line is set to 8 times the CR time constant of the CS bus line (approximate value of the load impedance of the CS bus line)
  • the present invention provides a preferred form of the structure and driving method of a liquid crystal display device that can lengthen the oscillation period of the oscillating voltage applied to the CS bus line.
  • suitable configurations are roughly divided into two types, called Typel and Typell, respectively.
  • the liquid crystal display device of the embodiment having the Typel configuration is a pixel in the same column in a matrix-driven liquid crystal display device, and among subpixels of pixels adjacent in the column direction, subpixels having different luminance orders.
  • the CS bus lines corresponding to the pixels are electrically independent. That is, the CS bus lines of the first subpixel in the nth row and the second subpixel in the (n + 1) th row are electrically independent.
  • pixels in the same column in a matrix-driven liquid crystal display device are pixels driven by the same signal line (typically a source bus line).
  • pixels adjacent in the column direction in a matrix-driven liquid crystal display device are selected at adjacent times in a group of scanning lines (typically gate bus lines) sequentially selected on the time axis.
  • the electrically independent CS trunk line type can be L type
  • the CS bus line oscillation cycle can be L times the horizontal running period.
  • the number of electrically independent CS trunks is greater than eight times the horizontal scan period divided by the CR time constant that approximates the maximum load impedance of the CS bus line. Is preferable. Further, as will be described later, it is more preferable that the number is larger than the value of 8 times and is an even number.
  • the number of electrically independent CS trunk lines (L types) may be expressed as the number of electrically independent CS trunk lines (L).
  • the number of electrically equivalent CS trunks does not change even if electrical equivalent CS trunks are provided on the left and right sides of the panel.
  • FIG. 9 An example of a liquid crystal display device that achieves the above-described area gradation display by setting the pressure oscillation period to four times the horizontal scanning period will be described.
  • the description will be given with reference to the following points.
  • the first point is the configuration of the liquid crystal display device centered on the connection between the auxiliary capacitor counter electrode of the auxiliary capacitor connected to each subpixel and the CS bus line, and the second point is based on the voltage waveform of the gate bus line.
  • the third point describes the driving and display states of each sub-pixel in this embodiment.
  • FIG. 9 is a diagram schematically showing an equivalent circuit of the liquid crystal display device according to the embodiment having the Typel configuration, and corresponds to FIG. Common components are denoted by common reference numerals, and description thereof is omitted here.
  • the liquid crystal display device in FIG. 9 has four electrically independent CS trunk lines CS VtypeAl to A4, and the connection state between each CS trunk line and the CS bus line is shown in FIG. And different.
  • the first point to note in Fig. 9 is that the adjacent subpixels of the pixels in the row adjacent to the column direction (for example, subpixels corresponding to CLCB—n, m and CLCA—n + 1, m)
  • the CS bus lines corresponding to are electrically independent of each other.
  • the CS bus line CSBL—B—n corresponding to n rows of subpixels CLCB_n, m, and the pixel subpixels CLCA—n + 1, m of rows adjacent thereto in the column direction.
  • the corresponding CS bus line CSBL—A—n + 1 is electrically independent.
  • each CS bus line has four CS trunk lines (CSVtypeAl, CSVtypeA2, CSVtypeA3, CSVtypeA4) at the end of the panel. is there. That is, in the liquid crystal display device of this embodiment, there are four types of electrically independent CS trunk lines.
  • the third point to be noted in Fig. 9 is the connection state between each CS bus line and the four CS trunk lines, that is, the arrangement of the electrically independent CS trunk lines in the column direction.
  • the trunk lines connected to CS trunk lines CSVtypeAl, CSVtypeA2, CSVtypeA3 and CSVtypeA4 are as shown in Table 1 below.
  • the CS bus line sets connected to each of the four trunk lines shown in Table 1 above are four types of electrically independent CS bus line sets.
  • FIG. 10A and FIG. 10B show the CS bus line oscillation period and phase and the voltage of each sub-pixel electrode with reference to the voltage waveform of the gate bus line.
  • Figures 10A and 10B correspond to Figures 3A and 3B above. Common reference numerals are denoted by the same reference numerals, and description thereof is omitted here.
  • liquid crystal display devices invert the direction of the electric field applied to the liquid crystal layer of each pixel at regular intervals, so it is necessary to consider two types of drive voltage waveforms corresponding to the direction of each electric field. These two driving states are shown in FIGS. 10A and 1OB, respectively.
  • Fig. 10A and Fig. 10B The first point to note in Fig. 10A and Fig. 10B is that the voltage of CSVtypeAl, CSVtypeA2, CS VtypeA3, CSVtypeA4 VCSVtypeAl, VCSVtypeA2, VCSVtypeA3, and VCSVtypeA4 all have a period of four times the horizontal scanning period. (4H).
  • the second point to note in FIG. 10A and FIG. 10B is that the phases of VCSVtypeAl, VCSVtypeA2, VCSVtypeA3, and VCSVtypeA4 are as follows.
  • VCSVtypeA2 is 2H hours behind VCSVtypeAl
  • VCSVtypeA3 is 3H hours behind VCSVtypeAl
  • VCSVtypeA4 is 1H hours behind VCSVtypeAl. Yes.
  • CS trunk Paying attention to the voltage of the line and the voltage of the gate bus line, the phase of the voltage of the CS trunk line and the voltage of the gate bus line is as follows. According to FIGS.
  • the time at which the gate bus line voltage corresponding to each CS trunk line changes from VgH to VgL coincides with the time at the center of the flat portion of the CS trunk line voltage. That is, the value of Td shown in FIGS. 10A and 10B is 1H. However, even in other cases, it is larger than the Td value power OH and shorter than 2H hours.
  • the gate bus line corresponding to each CS trunk line is the CS trunk line and gate bus to which the CS bus line connected to the same subpixel electrode is connected via the auxiliary capacitor CS and the TFT element. Line.
  • the gate bus lines and CS pass lines corresponding to each CS trunk line in this liquid crystal display device are as shown in Table 2 below.
  • the explanation regarding the period and phase of the voltage of the CS trunk line is based on FIGS. 10A and 10B.
  • the voltage waveform of the CS trunk line is not limited to this, and one of the following two conditions is used. If you are satisfied ⁇ .
  • the first condition is that the voltage change of the corresponding gate pass line from VgH to VgL is the first voltage change in VCSVtypeAl, and the voltage change of VCSVtypeA2 is from VgH to the corresponding gate bus line. After changing to VgL, the first voltage change is voltage decrease, and VCSVtypeA3 is VgH force VgL The first voltage change is a voltage decrease after changing to, and VCSVtypeA4 is that the first voltage change is a voltage increase after the corresponding gate bus line voltage changes to VgH force VgL. This condition corresponds to the drive voltage waveform shown in FIG. 10A.
  • the second condition is that the voltage change of the corresponding gate bus line in VCSVtypeAl changes from VgH to VgL, then the first voltage change is a voltage decrease, and VCSVtypeA2 has a corresponding gate bus line voltage of VgH After changing from VgL to VgL, the first voltage change is voltage increase, and after VCSVtypeA3 changes the corresponding gate bus line voltage from VgH to VgL, the first voltage change is voltage increase, and VCSVtypeA4 corresponds After the voltage of the gate bus line changes from VgH to VgL, the first voltage change is a voltage decrease.
  • This condition corresponds to the drive voltage waveform in FIG. 10B.
  • the waveforms shown in FIGS. 10A and 10B are preferably used.
  • the period of vibration is constant.
  • the signal generation circuit can be simplified.
  • the duty ratio of vibration is constant.
  • the amplitude of vibration can be made constant, and the drive circuit can be simplified. This is because the amount of change in the voltage applied to the liquid crystal layer, which changes when the CS bus line voltage is set as the vibration voltage, depends on the amplitude of vibration and the duty ratio of vibration. Therefore, the vibration amplitude can be made constant by making the vibration duty ratio constant. For example, the duty ratio is set to 1: 1.
  • an oscillating voltage that is 180 degrees out of phase exists with respect to an arbitrary oscillating voltage.
  • the four types of CS trunks that are electrically independent from each other are composed of pairs (four in two pairs) that supply oscillating voltages that are 180 degrees out of phase with each other.
  • FIG. 11A and FIG. 11B collectively show the driving state of the liquid crystal display device of the present embodiment.
  • the driving state of the liquid crystal display is also the driving voltage of each sub-pixel as in FIGS. 10A and 10B. Two cases with different polarities are shown separately.
  • the driving state of FIG. 11A corresponds to the driving voltage waveform of FIG. 10A
  • the driving state of FIG. 11B corresponds to the driving voltage waveform of FIG. 10B.
  • FIG. 11A and FIG. 11B correspond to FIG. 4A and FIG.
  • FIG. 11A and FIG. 11B What should be noted in FIG. 11A and FIG. 11B is the ability to satisfy the requirements for an area gradation display panel. The following five requirements necessary for an area gradation display panel will be verified.
  • one pixel is composed of a plurality of sub-pixels having different luminances in a halftone display state.
  • the luminance order of the sub-pixels having different luminances is constant regardless of time.
  • the sub-pixels having different luminances are arranged precisely.
  • pixels having different polarities in units of pixels are densely arranged.
  • the subpixels are densely arranged in units of subpixels, such as the luminance order, and in particular, the brightness is the brightest V ⁇ subpixel units and the polarity is the same.
  • one pixel is composed of two sub-pixels having different luminances.
  • a pixel in the n-th row and the m-th column is composed of a high-intensity sub-pixel with luminance indicated as “bright” and a low-intensity sub-pixel indicated with “dark”. Therefore, the first requirement is satisfied.
  • the second requirement is verified.
  • the liquid crystal display device of the present embodiment alternately displays two display modes with different driving states at regular intervals. Comparing FIG. 11A and FIG. 11B showing driving states corresponding to the two display forms, the positions of the high-luminance sub-pixel and the low-luminance sub-pixel coincide with each other. Therefore, the second requirement is satisfied.
  • n + 1-A row the subpixels in the m, m + 2, and m + 4 columns have the luminance rank symbol power ⁇ bright ”, and all the polarity inversion symbols are“ one ”, and further below
  • n + 1—B the luminance rank symbols of the subpixels in columns m + 1, m + 3, and m + 5 are “bright”, and all the polarity inversion symbols are “+”, and n + below that
  • the luminance rank symbol power of sub-pixels in columns m, m + 2, and m + 4 is “bright”, and the polarity inversion symbols of all of them are “+”.
  • the CS voltage amplitude VCSpp was OV (corresponding to a typical liquid crystal display device not according to the present invention).
  • the VLCaddpp value is 0.5 to 2 times the threshold voltage of the liquid crystal display device with typical driving (VCSp p is set to OV)
  • the liquid crystal display device of the present embodiment applies an oscillating voltage to the storage capacitor counter electrode.
  • the oscillation period of the oscillating voltage applied to the auxiliary capacitor counter electrode is four times the horizontal scanning period.
  • it can be applied to large liquid crystal display devices with large CS bus line load capacity and resistance, high-definition liquid crystal display devices with short horizontal scanning periods, and high-speed liquid crystal display devices with short vertical scanning and horizontal scanning periods.
  • the area gradation display can be easily performed.
  • the above-described area gradation display is achieved by setting the oscillation cycle of the oscillation voltage of the CS bus line to be twice as long as one horizontal scanning period.
  • the explanation will be made with reference to the following points.
  • the first point is the configuration of the liquid crystal display device centering on the connection form of the auxiliary capacitor counter electrode of the auxiliary capacitor connected to each subpixel and the CS nose line, and the second point is based on the voltage waveform of the gate bus line.
  • the third point describes the driving and display states of each sub-pixel in this embodiment.
  • FIG. 12 is a diagram schematically showing an equivalent circuit of another liquid crystal display device having the Typel configuration of the present invention, and corresponds to FIG. 9 for the previous liquid crystal display device. Common components are denoted by common reference numerals, and description thereof is omitted here.
  • the liquid crystal display device of FIG. 12 differs from the liquid crystal display device of FIG. 9 in that it has two electrically independent CS trunk lines CSVtypeBl and B2, and in the state of connection between each CS trunk line and the CS bus line.
  • the first point to be noted in FIG. 12 is that the CS bus lines corresponding to the adjacent subpixels of the pixels in the row adjacent in the column direction are electrically independent from each other. Specifically, it corresponds to the CS bus line CSBL—B—n corresponding to n rows of sub-pixels CLCB—n, m, and the sub-pixel CLCA—n + 1, m of pixels of rows adjacent to this in the column direction.
  • the CS bus line CSBL—A—n + 1 is electrically independent.
  • each CS bus line (CSBL) is connected to two CS trunk lines (CSVtypeBl, CSVtypeB2) at the panel end.
  • CS trunk lines CSVtypeBl, CSVtypeB2
  • the third point to note in Figure 12 is the connection state between each CS bus line and two CS trunk lines. In other words, it is an array of electrically independent CS bus lines in the column direction. According to the rules for the connection between the CS bus line and CS trunk line in Figure 12, the CS path lines connected to the CS trunk lines CSVtypeBl and CSVtypeB2 are as shown in Table 3 below.
  • CS bus line sets connected to each of the two trunk lines shown in Table 3 above are two types of electrically independent CS bus line sets.
  • FIG. 13A and FIG. 13B show the oscillation period and phase of the CS bus line and the voltage of each sub-pixel electrode with reference to the voltage waveform of the gate bus line.
  • 13A and 13B correspond to FIG. 1 OA and FIG. 1 OB of the previous embodiment.
  • Common reference numerals are denoted by the same reference numerals, and description thereof is omitted here.
  • the liquid crystal display device since the liquid crystal display device reverses the direction of the electric field applied to the liquid crystal layer of each pixel at regular time intervals, it is necessary to consider two types of drive voltage waveforms corresponding to the direction of each electric field. These two types of driving states are shown in FIGS. 13A and 13B, respectively.
  • Fig. 13A and Fig. 13B The first point to note in Fig. 13A and Fig. 13B is that the voltage of CSVtypeBl and CSVtypeB2 VCSVtypeB 1 and VCS VtypeB2 have a period of oscillation that is twice the horizontal scanning period (2H). That is.
  • the second point to be noted in FIGS. 13A and 13B is that the phases of VCSVtypeB1 and VCSVtypeB2 are as follows. First, paying attention to the phase between CS trunk lines, VCSVtypeB2 is delayed in phase by 1H from VCSVtypeBl. Next, paying attention to the voltage of the CS trunk line and the voltage of the gate bus line, the phase of the voltage of the CS trunk line and the voltage of the gate bus line is as follows. According to FIGS. 13A and 13B, the time at which the voltage of the gate bus line corresponding to each CS trunk line changes from VgH to VgL and the flatness of the CS trunk line voltage The time at the center of the part matches. That is, the value of Td shown in FIGS. 13A and 13B is 0.5H time. However, even in other cases, the Td value is greater than 0H and shorter than 1H1.
  • the gate bus line corresponding to each CS trunk line is the CS trunk line and the gate pass line to which the CS bus line connected to the same sub-pixel electrode via the auxiliary capacitor CS and the TFT element is connected. It is.
  • the gate bus lines and CS bus lines corresponding to the respective CS trunk lines in this liquid crystal display device are as shown in Table 4 below.
  • the first condition is that VCSVtypeBl is the first voltage change after the voltage of the corresponding gate pass line changes from VgH to VgL, and VCSVtypeB2 is the voltage of the corresponding gate bus line from VgH. After changing to VgL, the first voltage change is a voltage decrease.
  • Figure 13A meets this condition.
  • the second condition is that, after VCSVtypeBl changes the voltage of the corresponding gate bus line from VgH to VgL, the first voltage change is voltage decrease, and VCSVtypeB2 has the corresponding gate bus line voltage of VgH After changing from VgL to VgL, the first voltage change is voltage increase.
  • Figure 13B meets this condition.
  • FIG. 14A and FIG. 14B summarize the drive states of the liquid crystal display device of the present embodiment.
  • the driving state of the liquid crystal display device of the present embodiment is also set to each subpixel. These are shown separately in two cases with different drive voltage polarities.
  • the drive state in FIG. 14A corresponds to the drive voltage waveform in FIG. 13A
  • the drive state in FIG. 14B corresponds to the drive voltage waveform in FIG. 13B.
  • FIGS. 14A and 14B correspond to FIGS. 11A and 11B for the liquid crystal display device of the embodiment described above.
  • FIG. 14A and FIG. 14B are the ability to meet the requirements for an area gradation display panel. The following five points are necessary for an area gradation display panel.
  • one pixel is composed of a plurality of sub-pixels having different luminances in a halftone display state.
  • the luminance order of the sub-pixels having different luminances is constant regardless of the time.
  • the sub-pixels having different luminances are precisely arranged.
  • pixels having different polarities in units of pixels are densely arranged.
  • the fifth is an arbitrary frame in which subpixels are densely arranged in units of subpixels, such as brightness ranking, in particular, the brightness of the brightest V ⁇ subpixel units, etc.
  • one pixel is composed of two sub-pixels having different luminances.
  • a pixel in the n-th row and the m-th column is composed of a high-intensity subpixel having a luminance indicated as “bright” and a low-intensity subpixel having a luminance indicated as “dark”. Therefore, the first requirement is satisfied.
  • the second requirement is verified.
  • the liquid crystal display device of the present embodiment alternately displays two display modes with different driving states at regular intervals. Comparing FIG. 14A and FIG. 14B showing driving states corresponding to the two display forms, the positions of the sub-pixels with high luminance and the sub-pixels with low luminance coincide. Therefore, the second requirement is satisfied.
  • n + 1 1 A row below the subpixels in the m, m + 2, and m + 4 columns, the luminance ranking symbol power is “bright”, and all the polarity inversion symbols are “one”, and further below
  • row n + 1-B the luminance rank symbols of the sub-pixels in columns m + 1, m + 3, and m + 5 are “bright”, and all the polarity inversion symbols are “+”.
  • row n + 2—A the luminance rank symbol power of the subpixels in the m, m + 2, and m + 4 columns is “bright”, and all the polarity inversion symbols are “+”.
  • the inventors observed the liquid crystal display device of the present embodiment described above while changing the CS voltage amplitude VCSpp, and found that the CS voltage amplitude VCSpp was OV (typical in which area gradation display was not performed).
  • the effect of improving the viewing angle characteristics such as the suppression of the white floating phenomenon during oblique observation was observed.
  • the VCSpp value was further increased, problems occurred when the display contrast decreased. Therefore, it is necessary to set the value of VCSpp within a range where this problem does not occur and a sufficient viewing angle improvement effect can be obtained. Specifically, the effect of improving viewing angle characteristics is displayed.
  • VCS PP was set so that the VLCaddpp value was 0.5 to 2 times the threshold voltage of the liquid crystal display device in a typical drive (V CSpp was set to OV), although the impressions differed slightly depending on the image. The case was the best.
  • a liquid crystal display device having a Typel configuration is a liquid crystal display device in which viewing angle characteristics are improved by performing multi-pixel display by applying an oscillating voltage to the auxiliary capacitor counter electrode.
  • the oscillation period of the oscillating voltage applied to the auxiliary capacitor counter electrode can be doubled in the horizontal scanning period.
  • it can be applied to large-sized liquid crystal display devices with large CS bus line load capacity and resistance, high-definition liquid crystal display devices with short horizontal scanning periods, and high-speed liquid crystal display devices with short vertical scanning periods and horizontal scanning periods.
  • the multi-pixel display can be easily performed.
  • the number (types) of electrically independent CS trunk lines is four and two, but the electric number in the liquid crystal display device having the Typel configuration of the present invention is exemplified.
  • the number (types) of independent CS trunk lines is not limited to these, and may be 3, 5, or 6 or more.
  • the number L of electrically independent CS trunks is preferably an even number. This is because, as described above, when the electrically independent CS trunk lines are configured by pairs that supply oscillating voltages that are 180 degrees out of phase with each other (that is, L is an even number), they are opposed to each other to form a liquid crystal capacitor. This is because the amount of current flowing through the electrode can be minimized.
  • a plurality of pixels arranged in a matrix in the row and column directions A sub-capacitor wiring CSBL—A-n, where the sub-capacitor counter electrode of the first sub-pixel of a pixel belonging to the n-th row of an arbitrary column is connected is defined as n-row.
  • the auxiliary capacitance wiring connected to the auxiliary capacitance counter electrode is represented by CSBL—B—n, and k is a natural number (including 0).
  • CSBL— _A_ _nH h (L / 2) k is connected to the first auxiliary capacity trunk line
  • CSBL__B__n + (L / 2) l + (L / 2) k may be configured to be connected to the Lth auxiliary capacity trunk line.
  • a sub-capacitor wiring CSBL—A-n where the sub-capacitor counter electrode of the first sub-pixel of a pixel belonging to the n-th row of an arbitrary column is connected is defined as n-row.
  • Auxiliary capacitor counter-current Auxiliary capacitance wiring with poles connected is represented by CSBL_B_n, and k is a natural number (including 0).
  • CSBL— A— n + L'k and CSBL— B— n + (L / 2) + L'k are connected to the first auxiliary capacitance trunk line
  • CSBL— B— n + L'k and CSBL— A— n + (L / 2) + L'k are connected to the second auxiliary capacity trunk line
  • CSBL— A— ⁇ + 1 + L'k and CSBL— B— n + (LZ2) + 1 + L'k are connected to the 3rd auxiliary capacity trunk,
  • CSBL— B— ⁇ + 1 + L'k and CSBL— A— n + (LZ2) + 1 + L'k are connected to the 4th auxiliary capacity trunk line,
  • CSBL— A— ⁇ + 2 + L'k and CSBL— B— n + (L / 2) + 2 + L'k are connected to the fifth auxiliary capacity trunk line,
  • CSBL— A— ⁇ + 3 + L'k and CSBL— B— n + (L / 2) + 3 + L'k are connected to the 7th auxiliary capacity trunk line,
  • CSBL—A—n + (L / 2) —2 + L'k and CSBL—B—n + L—2 + L'k are connected to the L-3 auxiliary capacity trunk,
  • CSBL—B—n + (L / 2) —2 + L'k and CSBL—A—n + L—2 + L'k are connected to the L-2 auxiliary capacity trunk,
  • CSBL—A—n + (L / 2) —1 + L ⁇ k and CSBL—B—n + L—1 + L'k are connected to the L-1 auxiliary capacity trunk,
  • CSBL—B—n + (LZ2) —1 + L'k and CSBL—A—n + L—1 + L'k should be connected to the Lth auxiliary capacity trunk.
  • the white floating characteristic during oblique observation is greatly improved.
  • the multi-pixel liquid crystal display device can be easily applied to a large-sized liquid crystal display device, a high-definition liquid crystal display device, or a high-speed liquid crystal display device with a shortened vertical scanning period and horizontal scanning period. It becomes possible. This is because if the size of a multi-pixel liquid crystal display device that applies vibration voltage to the CS bus line is increased, the load capacity or load resistance of the CS bus line increases, and the waveform of the CS bus line voltage becomes dull.
  • the CS bus line oscillation period will be shortened, so the influence of waveform dullness will become noticeable, and the change in the effective value of VLCadd will become noticeable in the display screen. This is because there is a problem such as the occurrence of display unevenness. These problems can be improved by increasing the period of the oscillating voltage applied to the CS bus line.
  • the CS bus line corresponding to the adjacent subpixel of the pixel in the adjacent row is electrically shared, and two types of electrically independent CS trunk lines are used.
  • the oscillation cycle of the CS bus line voltage is 1H
  • the CS bus line corresponding to the adjacent sub-pixel of the pixel in the adjacent row is used.
  • the CS bus line voltage oscillation period is 2H
  • four types of electrically independent CS trunks are used, CS The period of bus line voltage oscillation can be 4H.
  • the CS trunk line corresponding to the adjacent subpixel of the pixel in the adjacent row is electrically independent and electrically independent. If the CS trunk line type is L type, the CS bus line voltage oscillation period can be L times (LH) of the horizontal scanning period.
  • the number of electrically independent auxiliary capacitor counter electrode sets (the number of electrically independent CS trunk lines) is L.
  • the oscillation period of the oscillation voltage applied to the auxiliary capacitor counter electrode can be set to L times the horizontal scanning period H.
  • the multi-pixel display can be performed even in a large high-definition liquid crystal display device in which the electrical load of the auxiliary capacitor counter electrode wiring is large.
  • the auxiliary capacitor counter electrode of one subpixel of two pixels adjacent in the column direction is connected to a common CS bus line, and the CS bus line is adjacent in the column direction.
  • the CS bus line can also function as a light-shielding layer, so that the number of CS bus lines can be reduced compared to the configuration of Fig. 15 (a) and provided separately.
  • the oscillation period of the oscillation voltage can be 2 ⁇ K ⁇ L times the horizontal scanning period (K is a positive integer).
  • the liquid crystal display device of the embodiment having the Typell configuration of the present invention is The liquid crystal display device of the embodiment having the above configuration is more suitable for a large-sized, high-definition liquid crystal display device.
  • FIGS. 16A and 16B correspond to FIGS. 4A and 4B described above, respectively, and show driving states in which the directions of the electric fields applied to the liquid crystal layer are opposite to each other.
  • FIG. 16A a configuration for realizing the driving state shown in FIG. 16A will be described.
  • the voltage applied to the source bus line to realize the driving state shown in FIG. 16A is the same as described with reference to FIGS. 3A and 3B.
  • the liquid crystal display device of the following embodiment has n rows between two pixels (the nth row and the (n + 1) th row) adjacent in the column direction.
  • Auxiliary capacitor counter voltage (oscillating voltage) is supplied between the subpixel electrode 18b of the second pixel and the subpixel electrode 18a of the (n + 1) th row to the auxiliary capacitors of the subpixels corresponding to the two subpixel electrodes, respectively.
  • the common CS bus line CSBL is provided, and the CS bus line CSBI ⁇ functions as a light shielding layer that shields light between the pixels on the CSBI ⁇ 3 ⁇ 4th row and the pixels on the (n + 1) th row.
  • the CS bus line CSBL may be disposed so as to partially overlap the subpixel electrodes 18a and 18b with an insulating film interposed therebetween.
  • the number of electrically independent CS trunk lines in which the oscillation period of the oscillation voltage applied to the CS bus line is longer than one horizontal scanning period is set.
  • L L is an even number
  • the oscillation period of the oscillating voltage is 2'K'L times the horizontal scanning period is a positive integer). That is, in the liquid crystal display device according to the embodiment having the Typel configuration of the present invention, the oscillation period of the oscillating voltage is only L times.
  • Has the advantage of not depending on ⁇ is a parameter determined depending on the connection form of each CS trunk line and CS bus line that are electrically independent, and is common among consecutive CS bus lines that constitute one cycle of the connection form to the CS trunk line. This corresponds to 1Z2 of the number of CS bus lines connected to the CS trunk line (the number of electrically equivalent CS bus lines).
  • Area gradation display (multi-pixel drive) of the liquid crystal display device is a method in which a pixel is divided into two sub-pixels, and different auxiliary voltages connected to the sub-pixels have different oscillation voltages (sub-capacitor counter voltages). ) To obtain bright and dark subpixels.
  • the bright subpixel is obtained, for example, when the initial change in the oscillating voltage after the TFT is turned off is increased, and the dark subpixel is conversely the oscillating voltage after the TFT is turned off. Obtained when the first change is a decline.
  • the CS bus line of the sub-pixel whose vibration voltage should be increased after the TFT is turned off is connected to a common CS trunk line, and the CS bus line of the sub-pixel whose vibration voltage should be lowered after the TFT is turned off. If is connected to other common CS trunks, the number of CS trunks can be reduced.
  • the parameter that shows the effect of longer period depending on the connection form of the CS bus line to the CS trunk line is ⁇ .
  • Increasing ⁇ increases the number of subpixels connected to a common CS trunk. They are connected to different TFTs, and the TFTs are turned off at different times (a multiple of 1H). Therefore, after the TFT of one subpixel connected to the common CS trunk line is turned off, the time until the oscillation voltage first increases (or decreases) and the TFT of the other subpixel is turned off. Later, the time until the oscillating voltage first increases (or decreases) will be different. The difference in time increases as the wrinkle increases, that is, as the number of CS bus lines connected to the common CS trunk line increases, which may be perceived as line-shaped luminance unevenness.
  • the above time difference is 5% or less of the number of scanning lines (number of pixel rows) as a guide.
  • ⁇ should be set so that the time difference is 38 mm or less.
  • the lower limit value of the period of the oscillating voltage is set so that the luminance unevenness due to the waveform dullness described above does not occur with reference to FIG. For example, in the case of a 45-inch XGA, if the vibration period is 12H or more, there will be no problem due to waveform dullness.
  • the number L of electrically independent CS trunks is set in consideration of the number of oscillating voltage sources (auxiliary capacitor counter electrode drive power supply) and the routing of wiring on the panel (on the TFT substrate).
  • a liquid crystal display device and a driving method thereof according to an embodiment will be described in detail. In the following description, in order to avoid duplication with the description of the previous embodiment, the description will focus on the connection form between the CS bus line and the CS trunk line.
  • FIG. 17 shows the matrix configuration (CS bus line connection configuration) of the liquid crystal display device of the embodiment having the typell configuration
  • FIG. 18 shows the waveforms of signals used for driving the liquid crystal display device.
  • Table 7 shows the connection configuration of FIG.
  • the drive state shown in FIG. 15A is realized by applying an oscillating voltage to the CS bus line at the timing shown in FIG. 18 in the matrix configuration shown in FIG.
  • n 1, 9, 17, ⁇
  • the CS bus line connected to the CS trunk of Mia and M3a is ⁇ type, and is connected to the CS trunk of M2a and M4a
  • the CS bus line is type 13.
  • Eight consecutive CS bus lines constituting one cycle of the connection form are four ⁇ -types (two connected to Mia and two connected to M3a), and four ⁇ -types Consists of (two connected to M2a and two connected to! 4a)! RU
  • the oscillation period of the oscillation voltage applied to the CS bus line at this time is 8
  • Fig. 19 shows the connection configuration when the number of electrically independent CS trunks is 6, and Fig. 20 shows the drive waveforms at that time.
  • Table 8 shows the connection configuration of FIG.
  • n 1, 13, 25,...
  • CSBL— ( ⁇ + 2 ⁇ ( ⁇ -1) +1) B, ( ⁇ + 2 ⁇ ( ⁇ — 1) +2 and CSBL (p + 2- (Kl) + KL) B, ( ⁇ + 2 ⁇ ( K— 1) + K-L + 1)
  • the oscillation period of the oscillation voltage applied to the CS bus line at this time is 1
  • Fig. 21 shows the connection configuration when the number of electrically independent CS bus lines is 8, and Fig. 22 shows the drive waveforms at that time.
  • Table 9 shows the connection configuration of FIG.
  • the pair is electrically equal and becomes a CS bus line.
  • the oscillation period of the oscillation voltage applied to the CS bus line at this time is 1
  • Fig. 23 shows the connection configuration when the number of electrically independent CS bus lines is 10, and Fig. 24 shows the drive waveforms at that time.
  • Table 10 shows the connection configuration of Fig. 23.
  • the pair is electrically equal and becomes a CS bus line.
  • the oscillation period of the oscillation voltage applied to the CS bus line at this time is 2
  • Fig. 25 shows the connection configuration when the number of electrically independent CS bus lines is 12, and Fig. 26 shows the drive waveforms at that time.
  • Table 11 shows the connection configuration of FIG.
  • n 1, 25, 49, ' ⁇
  • the oscillation period of the oscillation voltage applied to the CS bus line at this time is 2
  • Figure 27 shows the connection configuration for the case where the value of the parameter K is 2 and the number of electrically independent CS bus lines is several.
  • Figure 28 shows the drive waveform.
  • Table 12 shows the connection configuration in Fig. 27.
  • Fig. 29 shows the connection when the value of the noramer K is 2 and the number of electrically independent CS bus lines is 6, and Fig. 30 shows the drive waveforms.
  • Table 13 shows the connection configuration of FIG.
  • the pair is electrically equal and becomes a CS bus line.
  • the oscillation period of the oscillation voltage applied to the CS bus line at this time is 2
  • the oscillation period of the oscillation voltage applied to the CS bus line is 2'K 'of the horizontal scanning time. L times can be used.
  • the CS bus lines of the first subpixel and the second subpixel of the adjacent picture element are common forces.
  • two electrically equivalent lines corresponding to each subpixel are used. It may be divided into the above CS bus lines.
  • the liquid crystal display device of the embodiment having the Type or Typell configuration can lengthen the oscillation period of the oscillation voltage applied to the CS bus line (auxiliary capacitance wiring).
  • the area gradation display technique described in Patent Document 5 can be suitably applied to a large-sized or high-definition liquid crystal display panel.
  • a common CS bus linker can also supply an oscillating voltage to subpixels of pixels adjacent in the column direction. Therefore, by disposing the CS bus line between adjacent pixels in the column direction, it can also be used as a light shielding layer (black matrix: BM).
  • the CS bus line can be used more than the liquid crystal display device of the embodiment having the Typel configuration.
  • the pixel aperture ratio can be improved by omitting a light shielding layer that was separately provided in the Typel liquid crystal display device.
  • Figures 31 (a), (b) and (c) show three typical Typel configurations, Typel-1, Typel-2 and Typel-3
  • Figure 32 (a), (b) and (C) shows three typical configurations of Typell: Typell-1, Typell-2 and Typell-3
  • the gate bus line is indicated by G
  • the gate bus line number is indicated by numbers such as 001 and 002.
  • a pixel (also called “dot”) row is associated with a gate bus line G, and a gate bus line number (such as 001) also indicates a pixel row number.
  • the pixel columns are indicated by a, b and c. Therefore, the pixels in the first row are written as 1 a, 1 b, ⁇ —c..., And the pixels in the first column are written as 1 a, 2 — a, 3 &.
  • the CS bus line is indicated according to its type, that is, connected! sand
  • the CS bus line attached to CS1 is connected to the first CS trunk line CS1
  • the CS bus line attached to CS2 is connected to the second CS trunk line CS2.
  • the six configurations shown in Fig. 31 and Fig. 32 are!, Each of which has 10 types of CS trunk lines (that is, CS voltage), and the CS bus lines connected to CS1 to CS10 in order from the top in the figure circulate. Are arranged.
  • Each pixel has two sub-pixels, and each sub-pixel is connected to the auxiliary capacitor counter electrode of the auxiliary capacitor. Is indicated by A and the other is indicated by B.
  • pixel 1—a in the first row in FIG. 31 includes sub-pixel 1 a—A having an auxiliary capacitor connected to CS trunk line CS1, and sub-pixel 1 a—having an auxiliary capacitor connected to CS trunk line CS2.
  • B Of the two subpixels that each pixel has, the subpixels are hatched.
  • the six configuration examples shown in FIGS. 31 and 32 are all arranged in a 1H1 dot inversion drive without flicker being observed!
  • a plurality of electrically independent CS trunks are provided to increase the oscillation period of the oscillation voltage applied to the auxiliary capacitor counter electrode.
  • the waveform dullness of the oscillating voltage is suppressed, but the display quality may deteriorate due to another factor. The reason will be described below.
  • the vertical scanning period (V—Total) of the video signal input to the display device consists of an effective display period (V—Disp) for displaying video and a vertical blanking period (V—Blank) for not displaying video.
  • the effective display period for displaying video is determined by the display area of the liquid crystal panel (the number of rows of effective pixels), but the vertical blanking period is a period for signal processing, so be sure to For example, it is different depending on a set maker that manufactures a television receiver.
  • the effective display period is 768 X horizontal scanning period (H) (denoted as 768H), but is the vertical blanking period May be 35H and the vertical scanning period (V—Total) may be 803H, while the vertical blanking period may be 36H. In some cases, the vertical scanning period (V—Total) is 804H. Furthermore, the vertical blanking period may be odd and even (for example, 803H and 804H) every vertical scanning period.
  • the CS voltage amplitude cycle may be disturbed at the connection between the signal processing of the first frame and the signal processing of the second frame.
  • the CS voltage waveform cycle is disturbed at the connection between the first and second frames! .
  • dark Z light is periodically seen every 5 pixel rows, that is, every 10 CS bus lines (10-phase CS trunk line).
  • dark Z light is periodically seen every 10 pixel rows.
  • V— Total 803H
  • effective display period V— Disp 768H
  • vertical blanking period V—Blank 35H
  • 10 types of CS voltage (sometimes called “10 phases”) every 5H
  • the first voltage level (here, high level) and the second voltage level (here, low level) are switched and the frame is inverted by 1H dot inversion.
  • Connection diagrams of the equivalent circuit of this liquid crystal display device and the CS trunk line are shown in Figs. 35A and 35B.
  • Figure 36 shows the timing relationship between the CS voltage and the gate voltage (also called the gate bus line voltage or gate signal).
  • connection form shown in FIG. 35A and FIG. 35B corresponds to Typel-1 shown in FIG. 31 (a), and subpixels 1a—A, 1-bA, 1c in the first pixel row ⁇ And 6th row of subpixels 6— a -A, 6-bA, 6—. -8 ''.
  • Pixels 6— a— B, 6— b— B, 6 — c— ⁇ ⁇ are connected to the CS trunk CS2, and sub-pixels 2— a—A, 2—b -A, in the second pixel row 2—c— ⁇ ⁇ and the subpixel 7—a—A, 7—b—A, 7—c— ⁇ ⁇ are connected to the CS trunk CS3.
  • the first CS voltage switching is the second voltage level force switching to the first voltage level. If there is (up), the polarity is inverted in the next frame (frame inversion drive), so after the TFT is turned off at the same timing as the previous frame (for example, 1H from the time the TFT was turned off)
  • the first CS voltage switch is from the first voltage level to the second voltage level (drop).
  • the subpixel (1—a—A, 1—b—A, 1—c—— ⁇ ) and the sixth pixel row (G: 001) of the first pixel row (G: 001) 006) sub-pixels (6—a—A, 6—b—A, 6—c— ⁇ ) are connected to the same CS trunk line CS1, and subpixel 1—a— in the first pixel row A, 1 -cA, ... is because the first CS voltage change after the TFT of the first pixel row is turned off is the second voltage level force (switching to the first voltage level) It becomes brighter.
  • the pixels in the sixth pixel row are also connected to the same CS trunk line CS1, and the first CS voltage change after the TFT in the sixth pixel row is turned off switches to the first voltage level force second voltage level. Because of the change (descent), the subpixels 6—a—A, 6-cA, ⁇ in the sixth pixel row become brighter (Fig. 37).
  • the subpixels 1 a— A, 1— c A in the first pixel row are the second voltages of the oscillation voltage of CS1.
  • the level force also changes to the brighter subpixel using the first voltage level switching (increase), while the subpixels 6—a—A, 6—cA in the sixth pixel row change from the first voltage level to the second voltage.
  • Brightness and sub-pixels are obtained using level switching (descent).
  • the area of the sixth pixel row is equal to the area of the shaded area (width 2H: 5H-3H) of the subpixel 6—aA, 6—cA,. l— a—A, 1 -cA, ⁇ ⁇ ⁇ Greater than That is, the luminance of the subpixels 6 a-A, 6 -c-A,... Is higher.
  • the first, sixth, eleventh, sixteenth, sixteenth and twenty-sixth rows are connected to the same CS trunk line every five pixel rows!
  • the pixels are brighter than the bright subpixels in the first, eleventh and twenty-first pixel rows.
  • the sixth pixel power is dark from the fifth pixel line to the tenth pixel power.
  • the tenth pixel line is bright.
  • the eleventh pixel power is bright.
  • the bright subpixel is larger than the dark subpixel in terms of contribution to the display, the bright subpixel is described, and the description of the blue subpixel is omitted.
  • V—Total 803H
  • V—Disp 768H
  • V—Blank 35H
  • CS is 10 phases
  • the 1st voltage level and the 2nd voltage level are switched every 10H.
  • connection forms shown in FIGS. 39A to 39C correspond to the 611-1 shown in FIG. 32 (&), and the subpixels l-a-A, 1-bA, l-c in the first pixel row — ⁇ ⁇ and the 11th pixel row sub-pixel 11 aB, 11 -bB, 11— c— ⁇ ⁇ and the 12th pixel row ij ij pixel 12— a— A, 12— b— A, 12 — C— A ⁇ is connected to the CS trunk CS 1 and is connected to subpixel 1—a—B, 1-bB, 1—c— Pixel 2— a— A, 2— b— A, 2— c— ⁇ ⁇ and the 10th row of subpixels 10— a— B, 10-bB, ⁇ — c— B ⁇ and 11th Sub-picture of pixel row Elements 11—a—A, 11-bA, 11—c—A... are connected to CS trunk CS2, and subpixels
  • the first CS voltage switching is the second voltage level force switching to the first voltage level. If there is (up), the polarity is inverted in the next frame (frame inversion drive), so TFT is turned off at the same timing as the previous frame (for example, 2H from when TFT was turned off) Later, the first CS voltage switch from the first voltage level to the second voltage level (drop).
  • the first voltage level force is also switched to the second voltage level, so the previous frame force continues to the first voltage level force and the force to switch to the second voltage level.
  • the CS voltage is switched every 10H.
  • the second voltage level is 10H
  • the first voltage level is 3H
  • the second voltage level is 10H.
  • the subpixels in the 11th and 12th pixel rows are also connected to the same CS trunk CS1, and the first CS voltage change after the TFT in the 12th pixel row is turned off is the first voltage level. Because of the switch (drop) to the second voltage level, the subpixels 12—a—A, 12-cA,... In the twelfth pixel row become bright and the subpixels in the eleventh pixel row. Pixels 11—a—B, 11-cB,.
  • the pixels 1—a—A, 1—c—A in the first pixel row use the second voltage level force of the oscillating voltage of CS1 to switch the first voltage level (increase).
  • the subpixels 12-a-A and 12-cA in the twelfth pixel row become bright subpixels by switching (lowering) the first voltage level to the second voltage level.
  • the subpixel 12 in the twelfth pixel row 12 a—A, 12-cA, ⁇ the effective value of the voltage applied to the subpixel (hatched area in Figure 41C)
  • the bright subpixels in the 12th, 32nd and 52nd pixel rows are connected even if they are connected to the same CS trunk line every 10th pixel row as the 1st, 12th, 21st, 32th, 41th and 52nd.
  • the 1st pixel power and the 10th pixel line are dark and the 11th pixel power and the 20th pixel line are bright.
  • the 21st pixel row power if the 30th pixel row is dark, it appears as a light and dark streak every 10 pixel rows.
  • the bright subpixel since the contribution to the display is larger in the bright subpixel than in the dark subpixel, the bright subpixel has been described, and the description of the dark subpixel has been omitted.
  • the effective value of the voltage applied to the sub-pixels differs in luminance by the horizontal stripes (width 1H) in the figure, but this light and dark occurs for each pixel row. It is very difficult to recognize as a display of Yes.
  • liquid crystal display device and the driving method thereof according to the embodiments described below can solve the above problems.
  • the CS voltage supplied by each of the plurality of CS bus lines has the first waveform within one vertical scanning period (V—Total) of the input video signal.
  • V—Total vertical scanning period
  • a first period (A) having a second waveform and a second period (B) having a second waveform, and the sum of the first period and the second period is equal to the vertical scanning period (V ⁇ Total A + B)
  • the first waveform is oscillated between the first voltage level and the second voltage level in the first period (P) which is an integer multiple of 2 or more of the horizontal scanning period (H).
  • the second waveform is set so that the effective value of the CS voltage takes a predetermined constant value for every predetermined number of vertical scanning periods of 20 or less consecutive. For example, when 10 types of CS voltage are supplied from a 10-phase CS trunk line, the effective value of all CS voltages is set to a predetermined constant value.
  • the effective value of the auxiliary capacitor counter voltage connected to different pixel rows connected to the same CS trunk line is set to a predetermined constant value. For example, streaks do not occur.
  • the CS voltage must be oscillated between the first voltage level and the second voltage level at a constant period.
  • Force Vertical blanking period V — (Blank)
  • the effective value of the CS voltage is set to a predetermined constant value every predetermined number of vertical running periods of 20 or less that does not require amplitude to be performed between the first voltage level and the second voltage level at a fixed period. If it is taken, the entire display screen becomes uniform. If the predetermined number exceeds 20, the effect of setting the effective value of the CS voltage to a predetermined constant value cannot be sufficiently obtained (the time average effect cannot be obtained), and stripes may be visually recognized.
  • the first period is associated with the effective display period and the second period is associated with the vertical blanking period
  • the phases do not match and the lengths of the periods also exactly match. No (no need to match).
  • the vertical scanning period is defined as a period from when a certain scanning line is selected to when that scanning line is selected. That is, the time interval during which the gate voltage applied to a certain gate bus line is at a high level is the vertical running period.
  • the CS voltage is applied to the first voltage level after a predetermined time (eg, time from 0H to 2H) has elapsed after the TFT connected to the corresponding gate bus line is turned off.
  • phase starting point of the period
  • phase is shifted from the starting point of the vertical scanning period by that amount.
  • the predetermined value of the effective value of the auxiliary capacitor counter voltage that is constant within a predetermined number of continuous vertical scanning periods of 20 or less is, for example, the first voltage level and the second voltage level of the first waveform. Is set equal to the average or rms value of, but need not match this, nor does it need to match the average or rms value of the second waveform.
  • the first waveform is a vibration wave, but the second waveform may be a vibration wave or not. Even if the second waveform is an oscillating wave, its voltage level (third voltage level and fourth voltage level) matches the voltage level of the first waveform (first voltage level and second voltage level). There is no need to do.
  • both the first waveform and the second waveform are waveforms that oscillate between the first voltage level and the second voltage level, and the advantage of simplifying the drive circuit by selecting a rectangular wave with a duty ratio of 1: 1 Is obtained.
  • the vibration waveform may be a waveform such as a sine wave or a triangular wave in addition to a rectangular wave. If the second waveform is not an oscillating wave, in addition to the first voltage level and the second voltage level, a waveform having a fifth voltage level force different from that is used.
  • the period during which the effective value of the CS voltage is a predetermined constant value is preferably 4 or less.
  • the reason why the effective values of the auxiliary capacitor counter electrodes of the different pixel rows supplied with the same CS trunk line force are different is that, as described above, the vertical scanning period is not an integral multiple of the CS voltage oscillation period.
  • the vertical blanking period in the vertical scanning period is uncertain. Although the vertical blanking period is uncertain, if there are 4 vertical scanning periods (4 frame periods), the effective value of the CS voltage can be set to a predetermined constant value in almost all currently used driving methods. .
  • the effective value can be set to a predetermined constant value during the scanning period. If the vertical blanking period is fixed to an odd or even multiple of the horizontal scanning period, the effective value can be set to a predetermined constant value if there are two vertical scanning periods.
  • the period of vibration of the first waveform (first period P) is an integer multiple of 2 or more of the horizontal scanning period (H).
  • the number of electrically independent CS trunks is L (L is an even number) and the Typel configuration is adopted, it can be L times the horizontal scanning period (L'H). If the Typell configuration is adopted, it can be 2'K'L times the horizontal scanning period (K is a positive integer). At this time, the period at the first voltage level and the period at the second voltage level are preferably set to be equal to each other.
  • the second period in which the second waveform takes the second waveform is an even multiple of the horizontal scanning period
  • the second period If the period when the second waveform is at the first voltage level and the period when the second waveform is at the second voltage level are equal to each other, the effective value of each second waveform is the average value of the first voltage level and the second voltage level. Can be constant. This may be the case where frame inversion driving is not performed even in the case of frame inversion driving.
  • the period at the first voltage level in the second period of a certain vertical scanning period is at the second voltage level
  • the period at the first voltage level is one horizontal scanning period than the period at the second voltage level.
  • the first period may be set to a half integer (integer + 1Z2) times the first period.
  • the first cycle is P.
  • the first period ( ⁇ ) is A
  • the first period P is set as described above depending on the connection form (Typel or Typell) of the CS bus line. As mentioned above, the first period P is
  • the first period (A) and the second period (B) may be determined using In the second period (B), the vertical scanning period (V—Total) force is also obtained by subtracting the first period (A).
  • the waveform of the CS voltage in the second period is a waveform that oscillates between the third voltage level and the fourth voltage level, and the average value of the third voltage level and the fourth voltage level is It is preferable to set the first voltage level equal to the average value of the first voltage level and the second voltage level of the first waveform.Set the third voltage level equal to the first voltage level and set the fourth voltage level to the second voltage level. It is most preferable to simplify the circuit.
  • the period of the third voltage level is equal to the period of the fourth voltage level.
  • the period at the third voltage level is shorter than the period at the fourth voltage level by one horizontal scan period, which is the next vertical scan of the vertical scan period. Also in the second period, the period at the third voltage level is set shorter by one horizontal scanning period than the period at the fourth voltage level.
  • V—Total the vertical scanning period
  • Q the gate voltage of the first row gate bus line (first gate). It is obtained by counting the number of times that the gate voltage is set to the high level during the period from when the start pulse is set to the high level until the gate voltage of the gate bus line of the first row is set to the high level next time. . At this time, it is preferable to obtain Q for the video signal two frames before. Better ,. In order to display the video signal of the current frame to be displayed, a frame memory is required to obtain Q, so that the circuit becomes complicated and the cost increases.
  • liquid crystal display device of this embodiment and the driving method thereof will be described in more detail with specific examples.
  • the liquid crystal display device exemplified here is, for example, a Type-1 liquid crystal display device shown in FIG.
  • first period P the first waveform of CS voltage
  • Figure 42A shows the gate voltage applied to the first row gate bus line (G: 001) and the gate bus line (G: 766) of the 766th row, and the CS voltage and the voltage applied to the pixel ( However, only the voltage applied to the bright sub-pixel is shown).
  • Figures 42B to 42D the gate voltage is omitted and only the CS voltage and the voltage applied to the pixel are shown! / Speak.
  • the CS voltage of the CS bus line CS1 connected to the first pixel row (hereinafter, the CS voltage is also respectively)
  • the second voltage level force also changes to the first voltage level (indicated by the same reference numerals as the corresponding CS trunk).
  • This same CS voltage CS1 is at the second voltage level from 5H or more before the voltage level changes, and after the voltage level changes, the second voltage level, the second voltage level, etc. Repeats the change from the voltage level to the first voltage level (first waveform).
  • the start point of the first waveform of the CS voltage (the start point of the first period) is higher than the period of the first waveform (the first start point) than when the TFT of the gate bus line of the corresponding pixel row is turned off.
  • Period P It is set to be faster than half the time.
  • the reason why the second voltage level is at least 5H ahead of the first CS voltage change after the TFT is turned off will be described.
  • the time for changing the CS voltage level (vibration period) is lengthened, and as a result, an equivalent CS without signal rounding for each pixel row is obtained.
  • Supplying voltage In order to supply the same CS voltage to each of the pixel rows connected to the same CS trunk line, at least 5H before the first CS voltage change after the TFT is turned off (the first period P More than half of
  • the last effective pixel row connected to the CS trunk CS1 is a pixel row selected by G: 766 in the 766th row, and the display signal voltage is written to the pixels in the 766th pixel row.
  • the display signal voltage is written to the pixels in the first pixel row in the next frame, and then the CS voltage is set to the second voltage level based on the first voltage level.
  • the CS voltage must be at the first voltage level 5H before switching to.
  • the CS voltage CS1 is changed to the second voltage level force after the display signal voltage of the first pixel row is written to the pixels. From the first voltage level to the second voltage level every 5H, and after writing to the 766th pixel row is completed, the next frame is displayed on the first pixel row. The second voltage level is switched to the first voltage level at least once before the signal voltage is written.
  • the period of 38H (second period) is not particularly limited as long as the period between the first voltage level and the second voltage level is equal, and is shown in FIG. 42A.
  • the first voltage level and the second voltage level may be 19H, respectively, and as shown in FIG. 42B, the portion where the first voltage level and the second voltage level last 5H, and every 1H. May be combined with the part that switches to, or as shown in FIG. 42C, a vibration waveform that switches at 1 H or less may be used.
  • the waveform may also be a fifth voltage level force different from the first voltage level and the second voltage level.
  • first waveform level period and the second voltage level period should be 22H for the second waveform after the period is over.
  • the effective value of the second waveform of the CS voltage is set to a predetermined constant value (here Can be set to take an average value of the first voltage level and the second voltage level.
  • the first period is 765H, and the effective value of the first waveform of the CS voltage does not match the average value of the first voltage level and the second voltage level, but takes a constant value. Overall, the effective value of the CS voltage is constant. Therefore, the streak as shown in FIG. 34 is prevented from being visually recognized.
  • FIG. 43 The liquid crystal display device illustrated here is, for example, the Type-1 liquid crystal display device shown in FIG.
  • V-Total 804H
  • V—Blank 36H
  • V—Disp 768H video signal
  • CS voltage first waveform (1st period) is 10H
  • the waveform of the CS voltage is almost the same as in the first embodiment.
  • the force V—Total increases by 1H
  • the first period does not change from 765H
  • the second period increases by 1H to 39H.
  • the second period is 39H So, evenly allocated to the first voltage level and the second voltage level, each period will be 19.5H. 0. Allocation of 5H is difficult in terms of signal processing, and the circuit becomes expensive, so it is allocated to 19H and 20H.
  • FIG. 43 if the pixels are always assigned in the order of 19H and 20H, among the pixel rows connected to the same CS trunk line CS1, the pixel rows that are always bright for a period of 19H (first, 11, 21,.
  • the first voltage level period is 19H and the second voltage level period is 20H in a certain frame as shown in FIG.
  • the second voltage level period is set to 20H and the first voltage level period is set to 19H in the next frame. That is, the period at the first voltage level in either of the two consecutive frames is made shorter by 1H than the period at the second voltage level.
  • the sixth,---756,766 pixel rows will be brighter than the first, 11, 21, 21 pixel rows, but in the next frame, the first, 11, 21, 21 ⁇ Pixel line direction 6th,---756, 766 Brighter than pixel row, and considering 2 consecutive frames, 1st, 6th, 11th, 16th ⁇ "Luminance in 756, 761, 766 pixel rows Levels are aligned and streaks are eliminated.
  • the second period is an odd multiple (39H) of the horizontal scanning period H, and it is difficult to set the effective value of the second waveform of the CS voltage to a predetermined constant value within one vertical scanning period. Therefore, it is set to a predetermined constant value every two consecutive vertical scanning periods.
  • the effective value may be set to a constant value every two or more consecutive frame periods, but there is a possibility that the effect of matching the effective values over the frame period of 20 or more cannot be obtained sufficiently. Yes, it is preferable to make the effective value constant in as short a period as possible. In this example, it is preferable that the effective value is 4 frame periods or less. In this example, 2 frame periods are the shortest period, and most preferable.
  • the effective value of the second waveform can be set to a predetermined constant value for each vertical scanning period. As in this embodiment, it may be made to coincide with a predetermined value every two or more consecutive vertical scanning periods.
  • FIG. 45A Still another example of the driving method of the Typel liquid crystal display device will be described with reference to FIGS. 45A to 45B.
  • the liquid crystal display device illustrated here is, for example, the Type-1 liquid crystal display device shown in FIG.
  • V-Total 804H
  • V—Blank 36H
  • V—Disp 768H video signal
  • V—Total 803H
  • V—Blank 35H
  • V—Disp 768H video signal.
  • the video signal alternated every frame uses the 10-phase CS voltage
  • the first voltage level of the CS voltage first waveform (first period) is 10H amplitude period (first period P).
  • the second voltage level is 10H amplitude period
  • the second waveform of the CS voltage every four consecutive frame periods.
  • the frame period in which the effective value of the second waveform is a predetermined constant value can be set to a frame period exceeding 4, and the second waveform is not limited to the above waveform.
  • the second waveform may be a waveform in which the first voltage level and the second voltage level are switched every 1H.
  • FIGS. 46A to 46D An example of a method for driving a Typell liquid crystal display device will be described with reference to FIGS. 46A to 46D.
  • the liquid crystal display device exemplified here is, for example, the Typell-1 liquid crystal display device shown in FIG.
  • V-Total 804H
  • V—Blank 36H
  • V—Disp 768H
  • a 10-phase CS voltage is used
  • the first CS voltage waveform (first period) is 20H.
  • the CS voltage (CS1) of the CS bus line CS1 connected to the first pixel row is the second voltage.
  • the level force also changes to the first voltage level.
  • This same CS voltage CS1 changes the above voltage level.
  • the front force above H is also at the second voltage level. After the voltage level changes, the change is repeated every 10H from the first voltage level to the second voltage level and from the second voltage level to the first voltage level.
  • the front force is also at the second voltage level for 10H or more (half or more of the vibration period) at which the voltage level changes, as described in the embodiment, in the pixel rows connected to the same CS trunk line. This is to supply the same CS voltage to each.
  • the last effective pixel row connected to this CS trunk line CS 1 is the pixel row selected by G: 761 in the 761st row, and the display signal is sent to the pixels in this 761st pixel row.
  • the voltage level does not need to be switched every 10H (vibration period is 20H).
  • the display signal voltage is written to the pixels in the first pixel row in the next frame, and then the CS voltage is changed to the first voltage level.
  • the CS voltage needs to be at the 1st voltage level!
  • the CS voltage CS1 indicates that the display signal voltage of the first pixel row is the pixel.
  • the second voltage level force is also switched to the first voltage level after 10H is written, and the 10H front force is also at the second voltage level, and then switches between the first voltage level and the second voltage level every 10H.
  • the second voltage level is switched to the first voltage level at least once before the display signal voltage of the next frame is written to the first pixel row.
  • the period of 34H (second period) is not particularly limited as long as the period between the first voltage level and the second voltage level is equal.
  • the first voltage level and the second voltage level The two voltage levels may be 17H, respectively, and as shown in FIG. 46C, the voltage may be switched for each of the first voltage level and the second voltage level force S1H, or a vibration waveform that is switched below 1H may be used. Yes.
  • the waveform may consist of a first voltage level and a fifth voltage level different from the second voltage level! /.
  • the 770H vibration period (first period)
  • the first waveform level period and the second voltage level period may be 20H for the second waveform after the period is over.
  • the second period is an even multiple of the horizontal scanning period H. Therefore, the effective value of the second waveform of the CS voltage is predetermined within one vertical scanning period. It can be set to take a constant value (here, the average value of the first voltage level and the second voltage level).
  • the first period is 770H, and the effective value of the first waveform of the CS voltage also matches the average value of the first voltage level and the second voltage level.
  • the liquid crystal display device illustrated here is, for example, the Type-1 liquid crystal display device shown in FIG. [0346]
  • the video signal of V-Total 803H
  • V—Blank 35H
  • the first waveform of CS voltage (first period) is 20H.
  • the waveform of the CS voltage is almost the same as in the fourth embodiment.
  • the force V—Total is reduced by 1H
  • the first period does not change from 770H
  • the second period is reduced by 1H to 33H. Since the second period is 33H, each period will be 16.5H when equally allocated to the first and second voltage levels. 0.5 Allocation to 5H is difficult in terms of signal processing, and the circuit becomes expensive, so allocation to 17H and 16H is required. At this time, as shown in FIG.
  • the first voltage level is set to 16H and the second voltage level in a certain frame as shown in FIG. Are assigned in the order of 17H, the second voltage level is assigned 17H and the first voltage level is assigned 16H in the next frame.
  • the period at the first voltage level is made 1H shorter than the period at the second voltage level.
  • the second waveform may be a waveform in which the first voltage level and the second voltage level are switched every 1H.
  • the second period is an odd multiple (33H) of the horizontal scanning period H, and it is difficult to set the effective value of the second waveform of the CS voltage to a predetermined constant value within one vertical scanning period. Therefore, it is set to a predetermined constant value every two consecutive vertical scanning periods.
  • the effective value may be set to a constant value every two or more consecutive frame periods, but there is a possibility that the effect of matching the effective values over the frame period of 20 or more cannot be obtained sufficiently. Yes, it is preferable to make the effective value constant in as short a period as possible. In this example, it is preferable that the effective value is 4 frame periods or less. In this example, 2 frame periods are the shortest period, and most preferable.
  • the effective value of the second waveform can be set to a predetermined constant value for each vertical scanning period. As in this embodiment, it may be made to coincide with a predetermined value every two or more consecutive vertical scanning periods.
  • the liquid crystal display device exemplified here is, for example, the Typell 1 liquid crystal display device shown in FIG.
  • the 10-phase CS voltage is used for the video signal that alternates for each frame, and the first waveform (first period) of the CS voltage is set to the first voltage level with an amplitude period (first period P) of 20H. Between the second voltage level
  • the waveform of the CS voltage is almost the same as in the fourth and fourth embodiments.
  • V—Total 804H
  • the first period is 770H and the second period is 34H. Therefore, the second period can be equally allocated to the first voltage level and the second voltage level by 17H.
  • V-Total 803H
  • the first period is the same as 770H, but since the second period is 33H, if each is equally assigned to the first voltage level and the second voltage level, each period is 16. 5H. 0. Allocating 5H is difficult in terms of signal processing, and the circuit is expensive. Therefore, it will be allocated to 17H and 16H.
  • the second waveform of the CS voltage every four consecutive frame periods.
  • the frame period in which the effective value of the second waveform is a predetermined constant value can be set to a frame period exceeding 4, and the second waveform is not limited to the above waveform.
  • the second waveform may be a waveform that switches for each of the first voltage level and the second voltage level force S 1H.
  • the liquid crystal display device illustrated here is, for example, the Type-1 liquid crystal display device shown in FIG.
  • 38H in the first embodiment, 39H in the second embodiment, and 39H and 38H in the third embodiment are alternately switched every frame.
  • the length of the first period is not limited to the above example.
  • V-Total 8 795H in 03H is the first period in which vibration repeats at a period of 10H, and the remaining 8H (or 9H
  • H may be the second period.
  • the effective display period (V—Disp) is the horizontal scanning period.
  • the period of oscillation of the first waveform of the CS voltage is ⁇ .
  • the above-described CS voltage is generated based on, for example, the CS timing signal generated by the CS control circuit shown in FIG.
  • the liquid crystal display device 100 shown in FIG. 51 includes a liquid crystal display panel 20, a control circuit 30, and a CS control circuit 40.
  • the control circuit 30 receives a composite video signal including a video signal and a synchronization signal from the outside, and supplies a gate start pulse GPS and a gate clock signal GCK to the liquid crystal display panel 20 and the CS control circuit 40.
  • the CS control circuit 40 performs the following steps and supplies a CS timing signal to the liquid crystal display panel 20.
  • the liquid crystal display panel 20 generates a CS voltage that oscillates between predetermined voltage levels using a voltage supplied from the outside based on the CS timing signal.
  • the CS control circuit 40 executes the following steps.
  • an integer Q which is Q ⁇ H is obtained by setting the vertical scanning period (V—Total) of the input video signal as H and the horizontal scanning period as H. That is, how many times the vertical scanning period is the horizontal scanning period is obtained.
  • the value of Q is, for example, the gate voltage of the first row gate bus line (first gate It is required to count the number of times that the gate voltage is set to the high level during the period from when the (start pulse) is set to the high level until the next time the gate voltage of the gate bus line of the first row is set to the high level. . This is performed, for example, by a known counting circuit.
  • the step of obtaining A is performed by, for example, a known arithmetic circuit.
  • L (and M) may be stored in a memory, for example. It is preferable to set M so that the length A of the first period is maximized within a range not exceeding V—Total.
  • Q, N, L, K and ⁇ may be stored in advance in a memory or the like.
  • the above calculation may be performed by software.
  • the CS voltage waveform (that is, the second waveform) in the second period is set such that the average value (effective value) in the second period is equal to the average value of the first voltage level and the second voltage level.
  • the second waveform is an oscillating waveform
  • the waveform oscillates between the third voltage level and the fourth voltage level
  • the average value of the third voltage level and the fourth voltage level is the first voltage level and the second voltage level. It only needs to match the average level.
  • the third voltage level and the fourth voltage level are made to coincide with the first voltage level and the second voltage level, respectively, there is an advantage that the circuit configuration can be simplified. If the second waveform is not an oscillating voltage, the circuit becomes expensive, but the fifth voltage level, for example, a waveform that matches the average value of the first voltage level and the second voltage level can be used. Togashi.
  • the period at the first voltage level and the period at the second voltage level are set to be equal to each other.
  • B ZH is an odd number
  • the period in the first voltage level is shorter than the period in the second voltage level by one horizontal scanning period, and the next vertical scanning period of the vertical scanning period.
  • the period at the first voltage level may be set shorter by one horizontal scanning period than the period at the third voltage level. Specific examples are as shown in the first to third embodiments and the seventh embodiment.
  • the liquid crystal display device exemplified here is, for example, the Typell-1 liquid crystal display device shown in FIG.
  • the second period is 34H in Embodiment 4, 33H in Embodiment 5, and 34H in Embodiment 6.
  • 33H is configured to switch alternately every frame.
  • 790H of 04H is the first period that repeats vibration with a period of 20H, and the remaining 14H (or
  • 13H may be the second period.
  • the effective display period (V—Disp) is the horizontal scanning period.
  • the period of oscillation of the first waveform of the CS voltage is ⁇ as the first period.
  • A [Int ⁇ (N'H— P Z2) ZP ⁇ + 1/2] ⁇ ⁇ + ⁇ ⁇ ⁇
  • the length of the first period is most preferably a force 790H that can be set as appropriate within a range of 750H to 790H.
  • the above-described CS voltage is generated based on the CS timing signal generated by the CS control circuit shown in FIG. 51, for example, as in the seventh embodiment.
  • A [Int ⁇ (Q—K'L) Z (2'K'L) ⁇ + lZ2] '2'K'LH (where Int (x) is an arbitrary real number x Is the integer part of K, and K is a positive integer).
  • Q 804 (803)
  • L 10
  • A 790H
  • the waveform of the CS voltage in the second period (that is, the second waveform) is set in the same manner as in the seventh embodiment. Specific examples are as shown in the previous Embodiments 4 to 6 and Embodiment 8.
  • the liquid crystal display device exemplified here is, for example, the Type-1 liquid crystal display device shown in FIG.
  • the start time of the first waveform of the CS voltage (start time of the first period) is higher than the time when the TFT of the gate bus line of the corresponding pixel row is turned off. Is set to be faster than the time corresponding to half the period of the first waveform (first period P). It was. This is because an equivalent CS voltage is supplied to each pixel row connected to the same CS trunk line. However, the start time of the first waveform of the CS voltage may be set later than the time when the TFT of the gate bus line of the corresponding pixel row is turned off. The preferred cs voltage waveform at that time is described below.
  • the same CS voltage can be supplied to each.
  • the gate of the first pixel row The retention time of the voltage level of the CS voltage, which changes after the 001 TFT is turned off, is 4H, and the voltage retention time is different from other pixel rows. This is because, in the second period, the period that is equally allocated to the first voltage level and the second voltage level is 4H.
  • the period allocated to the first voltage level and the second voltage level in the second period is more than half of the first period P.
  • the first period is 785H
  • the remaining 18H is the second period
  • the second voltage period is the first voltage level period. Is equally allocated to 9H and the second voltage level period to 9H.
  • the start time of the first period of the CS voltage is turned off as in the case of the seventh embodiment, as in the CS voltage 1 shown in the upper part of FIG. In either case, the start time of the first period of the CS voltage is delayed from the time when the corresponding TFT is turned off, as in CS voltage 2 shown in the lower part of Fig. 53.
  • an equivalent CS voltage can be supplied to each pixel row connected to the same CS trunk line.
  • the above-mentioned CS voltage is generated based on the CS timing signal generated by the CS control circuit shown in FIG. 51, for example, as in the seventh embodiment.
  • the waveform of the CS voltage in the second period (that is, the second waveform) is set in the same manner as in the seventh embodiment. Specific examples are as shown in the first to third and seventh embodiments and the ninth embodiment. In this way, by setting the first period of the CS voltage as long as possible and setting the period for holding each voltage level in the second period to PZ2 or more and P or less, the CS voltage first period is set.
  • the liquid crystal display device exemplified here is, for example, the Typell-1 liquid crystal display device shown in FIG.
  • the period evenly allocated to the first voltage level and the second voltage level is 7H. Therefore, as shown in FIG. 52, the TFT of the pixel row corresponding to the start point of the first period is turned off. If it is more than half the first period P before the point in time, the pixel rows connected to the same CS trunk line
  • the same CS voltage can be supplied to each of the above.
  • the first period starts, for example, the first pixel row.
  • Gate: 00 1 The voltage holding time of the voltage level of the CS voltage that changes after the TFT is turned off is 7H, and the voltage holding time differs from other pixel rows. This is because in the second period, the period equally allocated to the first voltage level and the second voltage level is 7H.
  • the period allocated to the first voltage level and the second voltage level in the second period is more than half of the first period P.
  • the first period is 790H
  • the remaining 34H is the second period
  • the second period is the first voltage level period.
  • the start time of the first period of the CS voltage is turned off as in the case of the eighth embodiment, as in the CS voltage 1 shown in the upper part of FIG.
  • the start time of the first period of the CS voltage is delayed from the time when the corresponding TFT is turned off, as in CS voltage 2 shown in the lower part of Fig. 54.
  • an equivalent CS voltage can be supplied to each pixel row connected to the same CS trunk line.
  • the above-described CS voltage is generated based on the CS timing signal generated by the CS control circuit shown in FIG. 51, for example, as in the seventh embodiment.

Abstract

　画素は第１および第２副画素を有し、互いに電気的に独立な複数の補助容量幹線を有する。各補助容量幹線は、第１および第２副画素が有する補助容量対向電極のいずれかに補助容量配線を介して電気的に接続されており、入力映像信号の垂直走査期間が２以上のサブフレームに分割され、各サブフレームにおいて各画素に表示信号電圧が書き込まれ、入力映像信号の連続する２つの垂直走査期間内において、表示信号電圧が同極性で書き込まれるサブフレームが２つ連続しその後のサブフレームで表示信号電圧の極性が反転するシークエンスを含む。補助容量対向電圧は各サブフレームにおいて、水平走査期間の２以上の整数倍の第１周期で振動する第１波形と、連続する所定数の入力映像信号の垂直走査期間毎に補助容量対向電圧の実効値が所定の一定値をとるように設定されている第２波形とを含み、かつ、極性が反転するサブフレーム間で第１波形の位相が１８０°異なる。                                                                             

Description

液晶表示装置
技術分野
[0001] 本発明は液晶表示装置およびその駆動方法に関し、特に、液晶表示装置の γ特 性の視野角依存性を改善できる構造および駆動方法に関する。
背景技術
[0002] 液晶表示装置は、高精細、薄型、軽量および低消費電力等の優れた特長を有する 平面表示装置であり、近年、表示性能の向上、生産能力の向上および他の表示装 置に対する価格競争力の向上に伴 、、市場規模が急速に拡大して 、る。
[0003] 従来一般的であったッイステッド'ネマテイク'モード (ΤΝモード)の液晶表示装置 は、正の誘電率異方性を持つ液晶分子の長軸を基板表面に対して略平行に配向さ せ、かつ、液晶分子の長軸が液晶層の厚さ方向に沿って上下の基板間で略 90度捻 れるように配向処理が施されている。この液晶層に電圧を印加すると、液晶分子が電 界に平行に立ち上がり、捻れ配向（ツイスト配向）が解消される。 ΤΝモードの液晶表 示装置は、電圧による液晶分子の配向変化に伴う旋光性の変化を利用することによ つて、透過光量を制御するものである。
[0004] ΤΝモードの液晶表示装置は、生産マージンが広く生産性に優れている。一方、表 示性能とりわけ視野角特性の点で問題があった。具体的には、 ΤΝモードの液晶表 示装置の表示面を斜め方向から観測すると、表示のコントラスト比が著しく低下し、正 面からの観測で黒力 白までの複数の階調が明瞭に観測される画像を斜め方向から 観測すると階調間の輝度差が著しく不明瞭となる点が問題であった。さらに、表示の 階調特性が反転し、正面力 の観測でより暗い部分が斜め方向からの観測ではより 明るく観測される現象 (いわゆる、階調反転現象)も問題であった。
[0005] 近年、これら ΤΝモードの液晶表示装置における視野角特性を改善した液晶表示 装置として、特許文献 1に記載のインプレイン 'スイッチング 'モード (IPSモード）、特 許文献 2に記載のマルチドメイン 'バーティカル'ァラインド'モード (MVAモード）、特 許文献 3に記載の軸対称配向モード (ASMモード)および、特許文献 4に記載の液 晶表示装置等が開発された。
[0006] これらの新規なモード (広視野角モード)の液晶表示装置は、いずれも視野角特性 に関する上記の具体的な問題点を解決している。すなわち、表示面を斜め方向から 観測した場合に表示コントラスト比が著しく低下したり、表示階調が反転するなどの問 題は起こらない。
[0007] 液晶表示装置の表示品位の改善が進む状況下にお!/、て、今日では視野角特性の 問題点として、正面観測時の γ特性と斜め観測時の γ特性が異なる点、すなわち γ 特性の視角依存性の問題が新たに顕在化してきた。ここで、 γ特性とは表示輝度の 階調依存性であり、 γ特性が正面方向と斜め方向で異なるということは、階調表示状 態が観測方向によって異なることとなるため、写真等の画像を表示する場合や、また TV放送等を表示する場合に特に問題となる。
[0008] γ特性の視野角依存性の問題は、 IPSモードよりも、 MVAモードや ASMモードに おいて顕著である。一方、 IPSモードは、 MVAモードや ASMモードに比べて正面 観測時のコントラスト比の高いパネルを生産性良く製造することが難しい。これらの点 から、特に MVAモードや ASMモードの液晶表示装置における γ特性の視角依存 性を改善することが望まれる。
[0009] そこで本出願人は、特許文献 5に、 1つの画素を明るさの異なる複数の副画素に分 割することにより γ特性の視角依存性、とりわけ白浮特性を改善することができる液 晶表示装置および駆動方法を開示して 、る。本明細書にぉ 、てこのような表示ある いは駆動を面積階調表示、面積階調駆動、マルチ画素表示またはマルチ画素駆動 などと呼ぶことがある。
[0010] 特許文献 5には、 1つの画素（Ρ)内の複数の副画素（SP)ごとに補助容量 (Cs)を 設け、補助容量を構成する補助容量対向電極 (CSバスラインに接続されて 、る)を 副画素ごとに電気的に独立とし、補助容量対向電極に供給する電圧 (補助容量対向 電圧という。）を変化させることによって、容量分割を利用して、複数の副画素の液晶 層に印加される実効電圧を異ならせる液晶表示装置が開示されて 、る。
[0011] 図 73を参照しながら、特許文献 5に記載されている液晶表示装置 200の画素分割 構造を説明する。 [0012] 画素 10は、副画素 10a、 10bに分割されており、副画素 10a、 10bは、それぞれ TF T16a、 TFT16b、および補助容量（CS) 22a、 22bが接続されている。 TFT16aおよ び TFT16bのゲ―ト電極は走査線 12に接続され、ソース電極は共通の（同一の）信 号線 14に接続されている。補助容量 22a、 22bは、それぞれ補助容量配線 (CSバス ライン） 24aおよび補助容量配線 24bに接続されている。補助容量 22aおよび 22bは 、それぞれ副画素電極 18aおよび 18bに電気的に接続された補助容量電極と、補助 容量配線 24aおよび 24bに電気的に接続された補助容量対向電極と、これらの間に 設けられた絶縁層（不図示）によって形成されている。補助容量 22aおよび 22bの補 助容量対向電極は互いに独立しており、それぞれ補助容量配線 24aおよび 24bから 互 ヽに異なる補助容量対向電圧が供給され得る構造を有して!/ヽる。
[0013] 次に、液晶表示装置 200の 2つの副画素 10aおよび 10bの液晶層に互いに異なる 実効電圧を印加することができる原理について図を用いて説明する。
[0014] 図 74に、液晶表示装置 200の 1画素分の等価回路を模式的に示す。電気的な等 価回路において、それぞれの副画素 10aおよび 10bの液晶層を液晶層 13aおよび 1 3bとして表している。また、副画素電極 18aおよび 18bと、液晶層 13aおよび 13bと、 対向電極 17 (副画素 10aおよび 10bに対して共通）によって形成される液晶容量を C lca、 Clcbとする。
[0015] 液晶容量 Clcaおよび Clcbの静電容量値は同一の値 CLC (V)とする。 CLC (V)の 値は、副画素 10a、 10bの液晶層に印加される実効電圧 (V)に依存する。また、各副 画素 10aおよび 10bの液晶容量にそれぞれ独立に接続されている補助容量 22aお よび 22bを Ccsa、 Ccsbとし、これの静電容量値は同一の値 CCSとする。
[0016] 副画素 10aの液晶容量 Clcaと補助容量 Ccsaの一方の電極は副画素 10aを駆動 するために設けた TFT16aのドレイン電極に接続されており、液晶容量 Clcaの他方 の電極は対向電極に接続され、補助容量 Ccsaの他方の電極は補助容量配線 24a に接続されている。副画素 10bの液晶容量 Clcbと補助容量 Ccsbの一方の電極は副 画素 10bを駆動するために設けた TFT16bのドレイン電極に接続されており、液晶 容量 Clcbの他方の電極は対向電極に接続され、補助容量 Ccsbの他方の電極は補 助容量配線 24bに接続されている。 TFT16aおよび TFT16bのゲート電極はいずれ も走査線 12に接続されており、ソース電極はいずれも信号線 14に接続されている。
[0017] 図 75 (a)〜 (f)に液晶表示装置 200を駆動する際の各電圧のタイミングを模式的に 示す。
[0018] 図 75 (a)は、信号線 14の電圧波形 Vs、図 75 (b)は補助容量配線 24aの電圧波形 Vcsa、図 75 (c)は補助容量配線 24bの電圧波形 Vcsb、図 75 (d)は走査線 12の電 圧波形 Vg、図 75 (e)は副画素 10aの画素電極 18aの電圧波形 Vlca、図 75 (f)は、 副画素 10bの画素電極 18bの電圧波形 Vlcbをそれぞれ示している。また、図中の破 線は、対向電極 17の電圧波形 COMMON (Vcom)を示している。
[0019] 以下、図 75 (a)〜(f)を用いて図 74の等価回路の動作を説明する。
[0020] 時刻 T1のとき Vgの電圧が VgLから VgHに変化することにより、 TFT16aと TFT16 bが同時に導通状態 (オン状態）となり、副画素 10a、 10bの副画素電極 18a、 18bに 信号線 14の電圧 Vsが伝達され、副画素 10a、 10bに充電される。同様にそれぞれの 副画素の補助容量 Csa、 Csbにも信号線力 の充電がなされる。
[0021] 次に、時刻 T2のとき走査線 12の電圧 Vgが VgHから VgLに変化することにより、 T FT16aと TFT16bが同時に非導通状態（OFF状態）となり、副画素 10a、 10b、補助 容量 Csa、 Csbはすべて信号線 14と電気的に絶縁される。なお、この直後 TFT16a 、 TFT16bの有する寄生容量等の影響による引き込み現象のために、それぞれの副 画素電極の電圧 Vlca、 Vlcbは概ね同一の電圧 Vdだけ低下し、
Vlca=Vs -Vd
Vlcb =Vs-Vd
となる。また、このとき、それぞれの補助容量配線の電圧 Vcsa、 Vcsbは
Vcsa= Vcom— Vad
Vcsb = Vcom+Vad
である。
[0022] 時刻 T3で、補助容量 Csaに接続された補助容量配線 24aの電圧 Vcsaが Vcom— Vadから Vcom+Vadに変化し、補助容量 Csbに接続された補助容量配線 24bの電 圧 Vcsbが Vcom + Vadから Vcom - Vadに 2倍の Vadだけ変化する。補助容量配線 24aおよび 24bのこの電圧変化に伴い、それぞれの副画素電極の電圧 Vlca、 Vlcb は
Vlca = Vs - Vd + 2 X Kc X Vad
Vlcb =Vs-Vd- 2 XKc XVad
へ変化する。但し、 Kc = CCS/ (CLC (V) + CCS)である。
[0023] 時刻 T4では、 Vcsaが Vcom+Vadから Vcom— Vadへ、 Vcsbが Vcom— Vadか ら Vcom+Vadへ、 2倍の Vadだけ変化し、 Vlca、 Vlcbもまた、
Vlca = Vs - Vd + 2 X Kc X Vad
Vlcb =Vs-Vd- 2 XKc XVad
から、
Vlca=Vs-Vd
Vlcb=Vs-Vd
へ変化する。
[0024] 時刻 T5では、 Vcsaが Vcom— Vadから Vcom+Vadへ、 Vcsbが Vcom+Vadか ら Vcom— Vadへ、 2倍の Vadだけ変化し、 Vlca、 Vlcbもまた、
Vlca=Vs-Vd
Vlcb=Vs-Vd
から、
Vlca = Vs - Vd + 2 X Kc X Vad
Vlcb =Vs-Vd- 2 XKc XVad
へ変化する。
[0025] Vcsa, Vcsb, Vlca, Vlcbは、水平走査期間（水平書き込み時間） 1Hの整数倍の 間隔毎に上記 T4、 Τ5における変化を交互に繰り返す。従って、それぞれの副画素 電極の電圧 Vlca、 Vlcbの実効的な値は、
Vlca = Vs— Vd + Kc X Vad
Vlcb = Vs— Vd— Kc X Vad
となる。
[0026] よって、副画素 10a、 10bの液晶層 13aおよび 13bに印加される実効電圧 VI、 V2 は、 Vl =Vlca-Vcom
V2=Vlcb-Vcom
すなわち、
VI =Vs-Vd+Kc X Vad-Vcom
V2=Vs-Vd-Kc X Vad Vcom
となる。
[0027] 従って、副画素 10aおよび 10bのそれぞれの液晶層 13aおよび 13bに印加される 実効電圧の差 AV12 (=V1— V2)は、 AV12 = 2 XKc XVad fiL、Kc = CCSZ (CLC (V) + CCS) )となり、互いに異なる電圧を印加することができる。
[0028] 図 76に VIと V2の関係を模式的に示す。図 76からわ力るように、液晶表示装置 20 0では、 VIの値力 S小さいほど Δνΐ2の値が大きい。このように、 VIの値力 S小さいほど Δ VI 2の値が大きくなるので、とりわけ白浮特性を改善することができる。
特許文献 1：特公昭 63— 21907号公報
特許文献 2：特開平 11― 242225号公報
特許文献 3 :特開平 10— 186330号公報
特許文献 4：特開 2002— 55343号公報
特許文献 5 :特開 2004— 62146号公報 (米国特許第 6958791号明細書） 発明の開示
発明が解決しょうとする課題
[0029] し力しながら、本発明者が検討した結果、特許文献 5に記載されているマルチ画素 構造を高精細または大型の液晶テレビに適用すると、 y特性の視角依存性は改善さ れるものの、下記の問題が発生することがわ力つた。米国特許第 6958791号の開示 内容を参考のために本明細書に援用する。
[0030] 補助容量対向電極 (CSバスライン）に印加する振動電圧の振動の周期が短いと、 表示パネルの高精細化ある 、は大型化に伴って、振動電圧の振動の周期も短くなる ため、振動電圧発生のための回路の作製が困難になる（高価になる）、消費電力が 増加する、あるいは CSバスラインの電気的な負荷インピーダンスによる波形鈍りの影 響が大きくなるという問題がある。さらに、この問題を解決するために、複数の電気的 に独立な cs幹線を設けて、補助容量対向電極に印加する振動電圧の振動の周期 を長くする構成とすると、後に詳述するように、表示品位が低下することがある。
[0031] 本発明は、上記諸点に鑑みてなされたものであり、その主な目的は、特に大型ある いは高精細の液晶表示パネルに上記面積階調表示技術を適用する際に、 CSバス ラインに印加する振動電圧の振動周期を長くしても、表示品位が低下しない液晶表 示装置およびその駆動方法を提供することにある。
課題を解決するための手段
[0032] 本発明の液晶表示装置は、それぞれが液晶層と前記液晶層に電圧を印加する複 数の電極とを有し、行および列を有するマトリクス状に配列された複数の画素を備え 、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印 加することができる第 1副画素および第 2副画素であって、ある階調において前記第 1副画素が前記第 2副画素よりも高い輝度を呈する第 1副画素および第 2副画素を有 し、前記第 1副画素および前記第 2副画素のそれぞれは、対向電極と、前記液晶層 を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、前 記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介し て前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量と を有し、前記対向電極は、前記第 1副画素および前記第 2副画素に対して共通の単 一の電極であり、前記補助容量対向電極は、前記第 1副画素と前記第 2副画素とで 電気的に独立であって、かつ、前記複数の画素の内の任意の画素の前記第 1副画 素の前記補助容量対向電極と、前記任意の画素に列方向に隣接する画素の前記第 2副画素の前記補助容量対向電極とは、電気的に独立である液晶表示装置であつ て、互いに電気的に独立な複数の補助容量幹線を有し、前記補助容量幹線のそれ ぞれは、前記複数の画素の前記第 1副画素および前記第 2副画素が有する前記補 助容量対向電極のいずれかに補助容量配線を介して電気的に接続されており、前 記複数の補助容量幹線のそれぞれが供給する補助容量対向電圧は、入力映像信 号の 1垂直走査期間 (V— Total)内に、第 1波形を有する第 1期間 (A)と、第 2波形 を有する第 2期間 (B)とを有し、前記第 1期間と前記第 2期間との和が垂直走査期間 と等しく（V— Total=A+B)、前記第 1波形は、第 1電圧レベルと第 2電圧レベルと の間を水平走査期間 (H)の 2以上の整数倍の第 1周期 (P )で振動する波形であり、
A
前記第 2波形は、連続する 20以下の所定数の垂直走査期間毎に前記補助容量対 向電圧の実効値が、所定の一定値をとるように設定されて ヽることを特徴とする。
[0033] ある実施形態において、前記所定数の垂直走査期間は 4以下の垂直走査期間で ある。
[0034] ある実施形態において、前記所定の一定値は、前記第 1波形の前記第 1電圧レべ ルと前記第 2電圧レベルとの平均値と等 、。
[0035] ある実施形態において、前記複数の補助容量幹線の内で電気的に独立な補助容 量幹線は L本 (Lは偶数)の補助容量幹線であって、前記第 1周期 (P )は、水平走査
A
期間の L倍 (L'H)または 2'K'L倍 (Kは正の整数)であり、かつ、前記第 1周期にお ける前記第 1電圧レベルにある期間と前記第 2電圧レベルにある期間とは互いに等し い。
[0036] ある実施形態において、前記第 2波形は、 1垂直走査期間における前記第 2波形の 実効値が、前記第 1電圧レベルと前記第 2電圧レベルとの平均値と一致する波形で ある。
[0037] ある実施形態において、前記第 2波形は、第 3電圧レベルと第 4電圧レベルとの間 を水平走査期間の正の整数倍の第 2周期で振動する波形である。
[0038] ある実施形態において、前記第 3電圧レベルは前記第 1電圧レベルと等しぐ前記 第 4電圧レベルは前記第 2電圧レベルと等 ヽ。
[0039] ある実施形態において、前記第 2期間は、水平走査期間の偶数倍であって、前記 第 2期間において、前記第 3電圧レベルにある期間と前記第 4電圧レベルにある期間 とは互いに等しい。
[0040] ある実施形態において、前記第 2期間は、水平走査期間の奇数倍であって、ある垂 直走査期間の前記第 2期間において、前記第 3電圧レベルにある期間は前記第 4電 圧レベルにある期間よりも 1水平走査期間分だけ短ぐ当該垂直走査期間の次の垂 直走査期間の前記第 2期間においても、前記第 3電圧レベルにある期間は前記第 4 電圧レベルにある期間よりも 1水平走査期間分だけ短 、。
[0041] ある実施形態において、前記第 1期間は、前記第 1周期の半整数 (整数 + 1Z2)倍 である。
[0042] ある実施形態にぉ 、て、前記複数の画素が N行の画素行を構成し、有効表示期間
(V— Disp)が水平走査期間の N倍 (Ν·Η)であるとき、前記第 1周期を Ρとすると、
A
前記第 1期間 (A)は、 A= [Int{ (N'H— P /2) /Ρ } + 1/2] ·Ρ +Μ·Ρの関係
A A A A
(但し、 Int (x)は任意の実数 xの整数部分を意味するものとし、 Mは 0以上の整数)を 満足する。
[0043] ある実施形態において、垂直走査期間 (V— Total)が水平走査期間の Q倍 (Q'H )であるとき (Qは正の整数)、前記第 1周期を Pとすると、前記第 1期間 (A)は、 A=〔
A
Int{ (Q -H-P /2) /Ρ } + 1/2] ·Ρの関係（但し、 Int (x)は任意の実数 xの整数
A A A
部分を意味するものとする)を満足する。
[0044] ある実施形態において、垂直走査期間 (V— Total)が水平走査期間の Q倍 (Q'H )であるとき (Qは正の整数)、前記第 1周期を P
Aとすると、前記第 1期間 (A)は、 A=〔
Int{ (Q -H- 3 -P /2) /Ρ } + 1/2] ·Ρの関係（但し、 Int (x)は任意の実数 xの
A A A
整数部分を意味するものとする)を満足する。
[0045] ある実施形態において、前記補助容量対向電圧は、垂直走査期間ごとに位相が 1 80° ずれる。
[0046] ある実施形態において、前記複数の補助容量幹線は偶数本の補助容量幹線であ つて、互いに振動の位相が 180° 異なる補助容量対向電圧を供給する補助容量幹 線の対で構成されている。
[0047] 本発明のテレビ受像機は、上記のいずれかの液晶表示装置を備えることを特徴と する。
[0048] 本発明の液晶表示装置の駆動方法は、それぞれが液晶層と前記液晶層に電圧を 印加する複数の電極とを有し、行および列を有するマトリクス状に配列された複数の 画素を備え、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異な る電圧を印加することができる第 1副画素および第 2副画素であって、ある階調にお いて前記第 1副画素が前記第 2副画素よりも高い輝度を呈する第 1副画素および第 2 副画素を有し、前記第 1副画素および前記第 2副画素のそれぞれは、対向電極と、 前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液 晶容量と、前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記 絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成され た補助容量とを有し、前記対向電極は、前記第 1副画素および前記第 2副画素に対 して共通の単一の電極であり、前記補助容量対向電極は、前記第 1副画素と前記第 2副画素とで電気的に独立であって、かつ、前記複数の画素の内の任意の画素の前 記第 1副画素の前記補助容量対向電極と、前記任意の画素に列方向に隣接する画 素の前記第 2副画素の前記補助容量対向電極とは、電気的に独立であり、互いに電 気的に独立な複数の補助容量幹線を有し、前記補助容量幹線のそれぞれは、前記 複数の画素の前記第 1副画素および前記第 2副画素が有する前記補助容量対向電 極の 、ずれかに補助容量配線を介して電気的に接続されて 、る液晶表示装置の駆 動方法であって、前記複数の前記補助容量幹線のそれぞれに対応する補助容量対 向電圧を用意する工程を含み、前記補助容量対向電圧を用意する工程が、入力映 像信号の 1垂直走査期間 (V— Total)内に、第 1波形を有する第 1期間 (A)と、第 2 波形を有する第 2期間 (B)とを有し、前記第 1期間と前記第 2期間との和が垂直走査 期間と等しく (V-Total=A+B)、前記第 1波形は、第 1電圧レベルと第 2電圧レべ ルとの間を水平走査期間 (H)の 2以上の整数倍の第 1周期 (P )で振動する波形で
A
あり、前記第 2波形は、連続する 20以下の垂直走査期間における前記補助容量対 向電圧の実効値が、所定の一定値をとるように設定された補助容量対向電圧を用意 する工程であることを特徴とする。
ある実施形態にお!、て、前記互いに電気的に独立な複数の補助容量幹線は、 L本 (Lは偶数)の補助容量幹線であって、前記補助容量対向電圧を用意する工程が、 入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q 'Hとなる 整数 Qを求める工程と、前記複数の画素が N行の画素行を構成し、水平走査期間を Hとし、有効表示期間（V— Disp)を Ν·Ηとし、 A= [Int{ (N-L/2) /L} + 1/2] · L'H + M'L.Hの関係または A= [Int{ (N-K-L) / (2-K-L) } + 1/2] - 2-K-L- H + 2'M'K'L'H (但し、 Int (x)は任意の実数 xの整数部分を意味し、 Kは正の整 数であり、 Mは 0以上の整数である）を満足する Aを求める工程と、 Q'H—A=Bとな る Bを求める工程と、長さ Aを有する第 1期間において第 1波形を有し、長さ Bを有す る第 2期間において第 2波形を有する補助容量対向電圧を生成する工程であって、 前記第 1波形は第 1電圧レベルと第 2電圧レベルとの間を L'Hまたは 2'K'L'Hの第 1周期（P )で振動する波形であり、前記第 2波形は第 3電圧レベルと第 4電圧レベル
A
との間を振動する波形であって、前記第 3電圧レベルと前記第 4電圧レベルとの平均 値は前記第 1電圧レベルと前記第 2電圧レベルとの平均値と等しぐ BZHが偶数の 場合には、前記第 3電圧レベルにある期間と、前記第 4電圧レベルにある期間とが互 いに等しぐ BZHが奇数の場合には、ある垂直走査期間においては、前記第 3電圧 レベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走査期間分だけ短く 、当該垂直走査期間の次の垂直走査期間の前記第 2期間においても、前記第 3電 圧レベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走査期間分だけ 短い、補助容量対向電圧を生成する工程とを包含する。
ある実施形態において、前記互いに電気的に独立な複数の補助容量幹線は、 L本 (Lは偶数)の補助容量幹線であって、前記補助容量対向電圧を用意する工程が、 入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q 'Hとなる 整数 Qを求める工程と、 A= [Int{ (Q-L/2) /L} + l/2] 'L'Hの関係または A = [Int { (Q— K · L) Z ( 2 · K · L) } + 1 Z2〕 · 2 · K · L · Hの関係（但し、 Int (x)は任意 の実数 xの整数部分を意味し、 Kは正の整数である）を満足する Aを求める工程と、 Q •H— A=Bとなる Bを求める工程と、長さ Aを有する第 1期間において第 1波形を有し 、長さ Bを有する第 2期間において第 2波形を有する補助容量対向電圧を生成する 工程であって、前記第 1波形は第 1電圧レベルと第 2電圧レベルとの間を L'Hまたは 2'K'L'Hの第 1周期（P )で振動する波形であり、前記第 2波形は第 3電圧レベルと
A
第 4電圧レベルとの間を振動する波形であって、前記第 3電圧レベルと前記第 4電圧 レベルとの平均値は前記第 1電圧レベルと前記第 2電圧レベルとの平均値と等しぐ BZHが偶数の場合には、前記第 3電圧レベルにある期間と、前記第 4電圧レベルに ある期間とが互いに等しぐ BZHが奇数の場合には、ある垂直走査期間においては 、前記第 3電圧レベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走査 期間分だけ短ぐ当該垂直走査期間の次の垂直走査期間の前記第 2期間において も、前記第 3電圧レベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走 查期間分だけ短い、補助容量対向電圧を生成する工程とを包含する。
[0051] ある実施形態において、前記互いに電気的に独立な複数の補助容量幹線は、 L本
(Lは偶数)の補助容量幹線であって、前記補助容量対向電圧を用意する工程が、 入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q 'Hとなる 整数 Qを求める工程と、 A= [Int{ (Q- 3 -L/2) /L} + l/2] 'Lの関係または A= 〔Int{ (Q— 3 'K'L)Z(2'K'L) } + lZ2〕' 2'K*L'Hの関係（但し、 Int (x)は任意 の実数 Xの整数部分を意味し、 Kは正の整数である）を満足する Aを求める工程と、 Q •H— A=Bとなる Bを求める工程と、長さ Aを有する第 1期間において第 1波形を有し 、長さ Bを有する第 2期間において第 2波形を有する補助容量対向電圧を生成する 工程であって、前記第 1波形は第 1電圧レベルと第 2電圧レベルとの間を L'Hまたは 2'K'L'Hの第 1周期（P )で振動する波形であり、前記第 2波形は第 3電圧レベルと
A
第 4電圧レベルとの間を振動する波形であって、前記第 3電圧レベルと前記第 4電圧 レベルとの平均値は前記第 1電圧レベルと前記第 2電圧レベルとの平均値と等しぐ BZHが偶数の場合には、前記第 3電圧レベルにある期間と、前記第 4電圧レベルに ある期間とが互いに等しぐ BZHが奇数の場合には、ある垂直走査期間においては 、前記第 3電圧レベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走査 期間分だけ短ぐ当該垂直走査期間の次の垂直走査期間の前記第 2期間において も、前記第 3電圧レベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走 查期間分だけ短い、補助容量対向電圧を生成する工程とを包含する。
[0052] ある実施形態において、前記補助容量対向電圧は垂直走査期間ごとに位相が 18 0° ずれる。
[0053] ある実施形態において、入力映像信号の垂直走査期間 (V— Total)を水平走査期 間を Hとして、 Q'Hとなる整数 Qを求める工程は、当該垂直走査期間の 2つ前の垂直 走査期間に対して行う。
[0054] 本発明の他の液晶表示装置は、それぞれが液晶層と前記液晶層に電圧を印加す る複数の電極とを有し、行および列を有するマトリクス状に配列された複数の画素を 備え、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧 を印加することができる第 1副画素および第 2副画素を有し、前記第 1副画素および 前記第 2副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対 向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接 続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向 する補助容量対向電極とによって形成された補助容量とを有し、前記対向電極は、 前記第 1副画素および前記第 2副画素に対して共通の単一の電極であり、前記補助 容量対向電極は、前記第 1副画素と前記第 2副画素とで電気的に独立であって、か つ、互いに電気的に独立な複数の補助容量幹線を更に有し、前記補助容量幹線の それぞれは、前記複数の画素の前記第 1副画素および前記第 2副画素が有する前 記補助容量対向電極のいずれかに補助容量配線を介して電気的に接続されており 、入力映像信号の垂直走査期間 (V— Total)が 2以上のサブフレームに分割され、 各サブフレームにおいて各画素に表示信号電圧が書き込まれ、入力映像信号の連 続する 2つの垂直走査期間内にお 、て、表示信号電圧が同極性で書き込まれるサ ブフレームが 2つ連続し、その後のサブフレームで表示信号電圧の極性 (「書き込み 極性」ともいう。）が反転するシークェンスを含み、前記複数の補助容量幹線のそれ ぞれが供給する補助容量対向電圧は、各サブフレームにおいて、水平走査期間 (H )の 2以上の整数倍の第 1周期 (P )で振動する第 1波形と、連続する所定数の入力
A
映像信号の垂直走査期間毎に前記補助容量対向電圧の実効値が、所定の一定値 をとるように設定されている第 2波形とを含み、かつ、前記極性が反転するサブフレー ム間で、前記補助容量対向電圧の前記第 1波形の位相が 180° 異なることを特徴と する。
[0055] 前記シークェンスは、例えば、入力映像信号の垂直走査期間（フレームともいう。 ) 力 2以上のサブフレームを含み、同一フレーム内のサブフレームの書き込み極性が 同じで、連続するフレーム間で書き込み極性が異なる場合、例えば（+、 +)→(—、 ―)や（+、 +、 +)→(—、 一、一）を含み、また、同一フレーム内のサブフレームの書 き込み極性が異なり、且つ、連続するフレーム間の書き込み極性も異なる場合、例え ば、（+、—）→(—、 +)や（+、―、 +)→(—、 +、―）を含む。
[0056] ある実施形態において、入力映像信号の垂直走査期間毎に、前記表示信号電圧 の極性 (書き込み極性ともいう。）が反転するとともに、前記補助容量電圧の前記第 1 波形の位相が 180° ずれる。
[0057] ある実施形態において、入力映像信号の垂直走査期間毎に前記表示信号電圧の 極性が反転し、かつ、入力映像信号の各垂直走査期間内のサブフレーム毎に、前記 表示信号電圧の極性が反転するとともに、前記補助容量対向電圧の前記第 1波形 の位相が 180° ずれる。
[0058] ある実施形態において、入力映像信号の垂直走査期間 (V— Total)が、有効表示 期間（V— Disp)と垂直帰線期間（V— Blank)との和で表され、入力映像信号の垂 直走査期間が、第 1サブフレーム (V— Total (SF1) )と第 2サブフレーム（V— Tota
P P
1 (SF2) )との和で表され、前記第 1サブフレーム (V— Total (SF1) )が有効表示期
P
間（V— Disp (SFl) )と垂直帰線期間（V— Blank(SFl) )との和で表され、前記第
P P
2サブフレーム (V— Total (SF2) )が有効表示期間（V— Disp (SF2) )と垂直帰線
P P
期間（V—Blank(SF2) )との和で表されるとき、 V—BlankZ2=V -Blank (SF1
P P
) =V Blank (SF2)が成立する。
p
[0059] ある実施形態において、前記第 1サブフレーム (V— Total(SFl) )は、前記第 1波
P
形を有する第 1期間 A1と、前記第 2波形を有する期間 B1との和で表され、前記第 2 サブフレーム (V— Total (SF2) )は、前記第 1波形を有する第 1期間 A2と、前記第
P
2波形を有する期間 B2との和で表され、 A1— A2 = P /2,かつ、 B2— B1 = P /2
A A
の関係を満足する。
[0060] ある実施形態にお!ヽて、入力映像信号の垂直走査期間 (V— Total)が、有効表示 期間（V— Disp)と垂直帰線期間（V— Blank)との和で表され、入力映像信号の垂 直走査期間が、第 1サブフレーム (V— Total (SF1) )と第 2サブフレーム（V -Tota
P P
1 (SF2) )との和で表され、前記第 1サブフレーム (V— Total (SF1) )が有効表示期
P
間（V— Disp (SFl) )と垂直帰線期間（V— Blank(SFl) )との和で表され、前記第
P P
2サブフレーム (V— Total (SF2) )が有効表示期間（V— Disp (SF2) )と垂直帰線
P P
期間（V— Blank (SF2) )との和で表されるとき、前記第 1サブフレーム (V -Total (
P P
SF1) )が前記第 1周期の整数倍である。
[0061] ある実施形態において、入力映像信号の垂直走査期間 (V— Total)が、有効表示 期間（V— Disp)と垂直帰線期間（V— Blank)との和で表され、入力映像信号の垂 直走査期間が、第 1サブフレーム (V— Total (SF1) )と第 2サブフレーム（V— Tota
P P
1 (SF2) )との和で表され、前記第 1サブフレーム (V— Total (SF1) )が有効表示期
P
間（V— Disp (SFl) )と垂直帰線期間（V— Blank(SFl) )との和で表され、前記第
P P
2サブフレーム (V— Total (SF2) )が有効表示期間（V— Disp (SF2) )と垂直帰線
P P
期間（V— Blank (SF2) )との和で表されるとき、前記第 1サブフレーム (V -Total (
P P
SF1) )が前記第 1周期の半整数倍である。
[0062] ある実施形態において、前記第 2波形は、水平走査期間（1H)以下の周期で第 1レ ベルと第 2レベルとの間を振動する波形を含む。前記第 2波形は、水平走査期間の 整数分の 1の周期で第 1レベルと第 2レベルとの間を振動する波形を含む。
[0063] ある実施形態において、前記複数の補助容量幹線の内で電気的に独立な補助容 量幹線は L本 (Lは偶数)の補助容量幹線であって、前記第 1周期 (P )は、水平走査
A
期間の L倍 (L'H)または 2'K'L倍 (Kは正の整数)であり、かつ、前記第 1周期にお ける前記第 1電圧レベルにある期間と前記第 2電圧レベルにある期間とは互いに等し い。
[0064] ある実施形態において、前記複数の補助容量幹線は偶数本の補助容量幹線であ つて、互いに振動の位相が 180° 異なる補助容量対向電圧を供給する補助容量幹 線の対で構成されている。
[0065] ある実施形態において、入力映像信号の垂直走査期間 (V— Total)が、有効表示 期間（V— Disp)と垂直帰線期間（V— Blank)との和で表され、入力映像信号の垂 直走査期間が、第 1サブフレーム (V— Total (SF1) )と第 2サブフレーム（V -Tota
P P
1 (SF2) )との和で表され、入力映像信号の輝度が中間調を表すとき、前記第 1サブ フレームで前記画素に供給される表示信号電圧と前記第 2サブフレームで前記画素 に供給される表示信号電圧は、前記第 1および第 2サブフレームにおける表示輝度 の平均が、入力映像信号の輝度に一致し、かつ、前記第 1サブフレームにおける表 示輝度と前記第 2サブフレームにおける表示輝度との差が異なるように設定されてい る。前記第 1サブフレームにおける表示輝度と前記第 2サブフレームにおける表示輝 度との差は最大とすることが好まし 、。
[0066] ある実施形態において、入力映像信号の垂直走査期間内において、前記第 1サブ フレームは前記第 2サブフレームよりも前にあり、前記第 1サブフレームにおける表示 輝度は前記第 2サブフレームにおける表示輝度よりも小さい。
[0067] ある実施形態において、前記複数の画素は、第 1表示領域に属する画素と、第 2表 示領域に属する画素とを含み、前記第 1表示領域と前記第 2表示領域とは互いに独 立に走査され得る領域であって、前記複数の補助容量幹線は、前記第 1表示領域に 属する第 1補助容量幹線と、前記第 2表示領域に属する第 2補助容量幹線とを含む 。典型的には、表示領域を上下に 2分割する。このとき、上側の表示領域に属する補 助容量幹線の数と下側の表示領域に属する補助容量幹線の数は 1だけ異なる。
[0068] ある実施形態において、前記第 1補助容量幹線が供給する前記補助容量対向電 圧の前記第 1波形の位相が 180° ずれるタイミングと、前記第 2補助容量幹線が供給 する前記補助容量対向電圧の前記第 1波形の位相が 180° ずれるタイミングが異な つている。
[0069] 本発明の他の液晶表示装置は、それぞれが液晶層と前記液晶層に電圧を印加す る複数の電極とを有し、行および列を有するマトリクス状に配列された複数の画素を 備え、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧 を印加することができる第 1副画素および第 2副画素を有し、前記第 1副画素および 前記第 2副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対 向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接 続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向 する補助容量対向電極とによって形成された補助容量とを有し、前記対向電極は、 前記第 1副画素および前記第 2副画素に対して共通の単一の電極であり、前記補助 容量対向電極は、前記第 1副画素と前記第 2副画素とで電気的に独立であって、互 いに電気的に独立な複数の補助容量幹線を有し、前記補助容量幹線のそれぞれは 、前記複数の画素の前記第 1副画素および前記第 2副画素が有する前記補助容量 対向電極のいずれかに補助容量配線を介して電気的に接続されており、前記複数 の画素は、第 1表示領域に属する画素と、第 2表示領域に属する画素とを含み、前記 第 1表示領域と前記第 2表示領域とは互いに独立に走査され得る領域であって、前 記複数の補助容量幹線は、前記第 1表示領域に属する複数の第 1補助容量幹線と、 前記第 2表示領域に属する複数の第 2補助容量幹線とを含む。
[0070] ある実施形態において、前記複数の補助容量幹線は、前記第 1表示領域に属する 画素および前記第 2表示領域に属する画素のいずれにも電気的に接続された補助 容量幹線をさらに含む。
[0071] ある実施形態において、前記複数の第 1補助容量幹線の内の任意の 1つの補助容 量幹線に印加する電圧と、前記複数の第 2補助容量幹線の内の任意の 1つの補助 容量幹線に印加する電圧は、同一波形であって位相が異なる電圧である。
[0072] ある実施形態において、前記複数の第 1補助容量幹線の内の任意の 1つの補助容 量幹線に印加する電圧波形と、前記複数の第 2補助容量幹線の内の任意の 1つの 補助容量幹線に印加する電圧波形の位相差は、 1水平走査期間よりも大きぐかつ、 映像信号の垂直走査期間 (V— Total)よりも小さい。
[0073] 本発明の他の液晶表示装置は、それぞれが液晶層と前記液晶層に電圧を印加す る複数の電極とを有し、行および列を有するマトリクス状に配列された複数の画素を 備え、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧 を印加することができる第 1副画素および第 2副画素を有し、前記第 1副画素および 前記第 2副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対 向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接 続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向 する補助容量対向電極とによって形成された補助容量とを有し、前記対向電極は、 前記第 1副画素および前記第 2副画素に対して共通の単一の電極であり、前記補助 容量対向電極は、前記第 1副画素と前記第 2副画素とで電気的に独立であって、互 いに電気的に独立な複数の補助容量幹線を有し、前記補助容量幹線のそれぞれは 、前記複数の画素の前記第 1副画素および前記第 2副画素が有する前記補助容量 対向電極のいずれかに補助容量配線を介して電気的に接続されており、前記複数 の補助容量幹線のそれぞれが供給する補助容量対向電圧は、第 1電圧レベルと第 2 電圧レベルで構成される複数の周期を有する複数の矩形波で構成される矩形波群 2 つ、即ち第 1矩形波群と第 2矩形波群が繰り返し連結されたものであって、第 1矩形 波群 (WI)および第 2矩形波群 (WII)は、それぞれ第 1期間 (WIAまたは WIIA)と第 2期間（WIBまたは WIIB)とを含み、前記第 1期間（WIAまたは WIIA)において各画 素への書き込み走査が行われており、前記複数の画素は、第 1表示領域に属する画 素と、第 2表示領域に属する画素とを含み、前記第 1表示領域と前記第 2表示領域と は互いに独立に走査され得る領域であって、前記複数の補助容量幹線は、前記第 1 表示領域に属する第 1補助容量幹線と、前記第 2表示領域に属する第 2補助容量幹 線とを含み、前記第 1補助容量幹線に印加される前記補助容量対向電圧の第 1期間 (WIAまたは WIIA)は前記第 1表示領域が走査される期間であって、前記第 2補助 容量幹線に印加される前記補助容量対向電圧の第 1期間 (WIAまたは WIIA)は、 前記第 2表示領域が走査される期間であり、前記第 1矩形波群と第 2矩形波群では、 それぞれの第 1期間内での走査時の各画素に書き込まれる表示信号電圧の極性が 異なり、前記第 2矩形波群の前記第 1期間における波形は、前記第 1矩形波群の前 記第 1期間の波形における前記第 1電圧レベルを前記第 2電圧レベルに、前記第 2 電圧レベルを前記第 1電圧レベルに変更したものであり、前記第 1補助容量幹線が 供給する第 1補助容量対向電圧の前記第 1矩形波群と第 2矩形波群との連結タイミ ングと前記第 2補助容量幹線が供給する第 2補助容量対向電圧の前記第 1矩形波 群と第 2矩形波群との連結タイミングが異なって 、る。
[0074] ある実施形態において、前記複数の第 1補助容量幹線が供給する複数の第 1補助 容量対向電圧の前記第 1矩形波群と第 2矩形波群の連結タイミングは全て同一タイミ ングであり、且つ、前記複数の第 2補助容量幹線が供給する複数の第 2補助容量対 向電圧の前記第 1矩形波群と第 2矩形波群の連結タイミングも全て同一タイミングで ある。
[0075] ある実施形態において、前記第 1表示領域に対する垂直走査期間を V -Total (S
P
FU)、前記第 2表示領域に対する垂直走査期間を V—Total(SFL)とするとき、入
P
力映像信号の 1垂直走査期間（V— Total) =V - Total (SFU) =V -Total (SFL
p p
)の関係を満足する。
[0076] ある実施形態において、前記第 1矩形波群と前記第 2矩形波群の長さが入力映像 信号の垂直走査期間 (V— Total)に等しい。
[0077] ある実施形態にぉ 、て、前記入力映像信号の垂直走査期間 (V— Total)で 2つの サブフレーム、第 1サブフレーム（V—Total (SF1) )と第 2サブフレーム（V -Total
P P
(SF2) )を表示する液晶表示装置であって、前記第 1サブフレームにおける前記第 1 表示領域の垂直走査期間を V— Total(SFUl)、前記第 1サブフレームにおける前
P
記第 2表示領域に対する垂直走査期間を V— Total (SFLl)とし、前記第 2サブフレ
P
ームにおける前記第 1表示領域の垂直走査期間を V— Total(SFU2)、前記第 2サ
P
ブフレームにおける前記第 2表示領域に対する垂直走査期間を V -Total (SFL2)
P
とするとき、 V -Total (SF1) =V—Total(SFUl) =V—Total(SFLl)、および
P P P
V - Total (SF2) =V -Total (SFU2) =V Total (SFL2)の関係を満足し、前
P P P
記第 1矩形波群の長さが V— Total (SF1)に等しぐ前記第 2矩形波群の長さが V
P P
-Total (SF2)に等しい。
[0078] ある実施形態にぉ 、て、前記入力映像信号の垂直走査期間 (V— Total)で 2つの サブフレーム、第 1サブフレーム（V—Total (SF1) )と第 2サブフレーム（V -Total
P P
(SF2) )を表示する液晶表示装置であって、前記第 1サブフレームにおける前記第 1 表示領域の垂直走査期間を V— Total(SFUl)、前記第 1サブフレームにおける前
P
記第 2表示領域に対する垂直走査期間を V— Total (SFLl)とし、前記第 2サブフレ
P
ームにおける前記第 1表示領域の垂直走査期間を V— Total(SFU2)、前記第 2サ
P
ブフレームにおける前記第 2表示領域に対する垂直走査期間を V -Total (SFL2)
P
とするとき、 V -Total (SF1) =V—Total(SFUl) =V—Total(SFLl)、および
P P P
V - Total (SF2) =V -Total (SFU2) =V Total (SFL2)の関係を満足し、前
P P P
記第 1矩形波群の長さ、前記第 2矩形波群の長さがいずれも V— Totalに等しぐ第 1 矩形波群、第 2矩形波群がそれぞれ 2つの第 1期間を含む。
[0079] 本発明の他の液晶表示装置は、それぞれが液晶層と前記液晶層に電圧を印加す る複数の電極とを有し、行および列を有するマトリクス状に配列された複数の画素を 備え、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧 を印加することができる第 1副画素および第 2副画素を有し、前記第 1副画素および 前記第 2副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対 向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接 続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向 する補助容量対向電極とによって形成された補助容量とを有し、前記対向電極は、 前記第 1副画素および前記第 2副画素に対して共通の単一の電極であり、前記補助 容量対向電極は、前記第 1副画素と前記第 2副画素とで電気的に独立であって、互 いに電気的に独立な複数の補助容量幹線を有し、前記補助容量幹線のそれぞれは 、前記複数の画素の前記第 1副画素および前記第 2副画素が有する前記補助容量 対向電極のいずれかに補助容量配線を介して電気的に接続されており、前記複数 の画素は、第 1表示領域に属する画素と、第 2表示領域に属する画素とを含み、前記 第 1表示領域と前記第 2表示領域とは互いに独立に走査され得る領域であって、前 記複数の補助容量幹線は、前記第 1表示領域に属する第 1補助容量幹線と、前記第 2表示領域に属する第 2補助容量幹線とを含み、前記第 1補助容量幹線に印加され る電圧は 1補助容量電圧であり、第 2補助容量幹線に印加される電圧は 2補助容量 電圧であって、入力映像信号の垂直走査期間（V— Total)で 2つのサブフレーム、 第 1サブフレーム（V—Total (SF1) )と第 2サブフレーム（V—Total(SF2) )を表示
P P
する液晶表示装置であって、前記第 1補助容量電圧および前記第 2補助容量電圧 はそれぞれ、第 1サブフレーム（V—Total (SF1) )および第 2サブフレーム（V—To
P P
tal (SF2) )において、 第 1波形を有する第 1期間 (A)と、第 2波形を有する第 2期間 (B)とを有し、前記第 1期間と前記第 2期間との和が、第 1サブフレーム (V -Total (
P
SF1) )または第 2サブフレーム (V— Total (SF2) )に等しぐ前記第 1波形は、第 1
P
電圧レベルと第 2電圧レベルとの間を水平走査期間（H)の 2以上の整数倍の第 1周 期（P )で振動する波形であり、前記第 2波形は、垂直走査期間 (V— Total)毎に実
A
効値が所定の一定値をとるように設定されて 、る。
[0080] ある実施形態において、前記第 2波形は、水平走査期間 1H以下の周期で前記第
1レベルと前記第 2レベルの間を振動する波形を含む。前記第 2波形は、水平走査期 間の整数分の 1の周期で第 1レベルと第 2レベルとの間を振動する波形を含む。
[0081] ある実施形態において、前記入力映像信号の垂直走査期間 (V— Total)が、第 1 サブフレーム（V—Total (SF1) )と第 2サブフレーム（V—Total(SF2) )との和で
P P
表され、前記入力映像信号の輝度が中間調を表すとき、前記第 1サブフレームで前 記画素に供給される表示信号電圧と前記第 2サブフレームで前記画素に供給される 表示信号電圧は、前記第 1および第 2サブフレームにおける表示輝度の平均が、前 記入力映像信号の輝度に一致し、かつ、前記第 1サブフレームにおける表示輝度と 前記第 2サブフレームにおける表示輝度が異なるように設定されて!、る。
[0082] ある実施形態において、入力映像信号の垂直走査期間内において、前記第 1サブ フレームは前記第 2サブフレームよりも前にあり、前記第 1サブフレームにおける表示 輝度は前記第 2サブフレームにおける表示輝度よりも小さい。
[0083] 本発明の他の液晶表示装置は、それぞれが液晶層と前記液晶層に電圧を印加す る複数の電極とを有し、行および列を有するマトリクス状に配列された複数の画素を 備え、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧 を印加することができる第 1副画素および第 2副画素を有し、前記第 1副画素および 前記第 2副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対 向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接 続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向 する補助容量対向電極とによって形成された補助容量とを有し、前記対向電極は、 前記第 1副画素および前記第 2副画素に対して共通の単一の電極であり、前記補助 容量対向電極は、前記第 1副画素と前記第 2副画素とで電気的に独立であって、互 いに電気的に独立な複数の補助容量幹線を有し、前記補助容量幹線のそれぞれは 、前記複数の画素の前記第 1副画素および前記第 2副画素が有する前記補助容量 対向電極のいずれかに補助容量配線を介して電気的に接続されており、入力映像 信号の垂直走査期間（V— Total)が 2以上のサブフレームに分割され、各サブフレ ームにお 、て各画素に表示信号電圧が書き込まれ、入力映像信号の連続する 2つ の垂直走査期間内にお 、て、表示信号電圧が同極性で書き込まれるサブフレーム 力^つ連続し、その後のサブフレームで表示信号電圧の極性が反転するシークェン スを含み、前記複数の補助容量幹線のそれぞれが供給する補助容量対向電圧は、 各サブフレームにおいて、水平走査期間 (H)の 2以上の整数倍の第 1周期（P )で振
A
動する第 1波形と、連続する所定数の入力映像信号の垂直走査期間毎に前記補助 容量対向電圧の実効値が、所定の一定値をとるように設定されて!ヽる第 2波形とを含 み、かつ、前記極性が反転するサブフレーム間で、前記補助容量対向電圧の前記 第 1波形の位相が 180° 変化し、前記複数の画素は、第 1表示領域に属する画素と 、第 2表示領域に属する画素とを含み、前記第 1表示領域と前記第 2表示領域とは互 いに独立に走査され得る領域であって、前記複数の補助容量幹線は、前記第 1表示 領域に属する第 1補助容量幹線と、前記第 2表示領域に属する第 2補助容量幹線と を含み、前記第 1補助容量幹線が供給する第 1補助容量対向電圧の前記第 1波形 の位相が 180° 変化するタイミングと前記第 2補助容量幹線が供給する第 2補助容 量対向電圧の前記第 1波形の位相が 180° 変化するタイミングが異なっている。
[0084] ある実施形態において、前記複数の第 1補助容量幹線が供給する複数の第 1補助 容量対向電圧の前記第 1波形の位相が 180° 変化するタイミングは全て同一タイミン グであり、且つ、前記複数の第 2補助容量幹線が供給する複数の第 2補助容量対向 電圧の前記第 1波形の位相が 180° 変化するタイミングも全て同一タイミングである。
[0085] ある実施形態において、前記第 1表示領域に対する垂直走査期間を V -Total (S
P
FU)、前記第 2表示領域に対する垂直走査期間を V—Total(SFL)とするとき、入
P
力映像信号の 1垂直走査期間（V— Total) =V - Total (SFU) =V -Total (SFL p p
)の関係を満足する。
[0086] 本発明の他の液晶表示装置は、それぞれが液晶層と前記液晶層に電圧を印加す る複数の電極とを有し、行および列を有するマトリクス状に配列された複数の画素を 備え、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧 を印加することができる第 1副画素および第 2副画素を有し、前記第 1副画素および 前記第 2副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対 向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接 続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向 する補助容量対向電極とによって形成された補助容量とを有し、前記対向電極は、 前記第 1副画素および前記第 2副画素に対して共通の単一の電極であり、前記補助 容量対向電極は、前記第 1副画素と前記第 2副画素とで電気的に独立であって、互 いに電気的に独立な複数の補助容量幹線を有し、前記補助容量幹線のそれぞれは 、前記複数の画素の前記第 1副画素および前記第 2副画素が有する前記補助容量 対向電極のいずれかに補助容量配線を介して電気的に接続されており、入力映像 信号の垂直走査期間 (V— Total)毎に表示信号電圧の極性が反転するシークェン スを有し、前記複数の補助容量幹線のそれぞれが供給する補助容量対向電圧は、 各垂直走査期間 (V— Total)において、水平走査期間（H)の 2以上の整数倍の第 1 周期 A）で振動する第 1波形と、連続する所定数の入力映像信号の垂直走査期間 毎に前記補助容量対向電圧の実効値が、所定の一定値をとるように設定されている 第 2波形とを含み、かつ、前記極性が反転するのに伴って、前記補助容量対向電圧 の前記第 1波形の位相が 180° 変化し、前記複数の画素は、第 1表示領域に属する 画素と、第 2表示領域に属する画素とを含み、前記第 1表示領域と前記第 2表示領域 とは互いに独立に走査され得る領域であって、前記複数の補助容量幹線は、前記第 1表示領域に属する第 1補助容量幹線と、前記第 2表示領域に属する第 2補助容量 幹線とを含み、前記第 1補助容量幹線が供給する第 1補助容量対向電圧の前記第 1 波形の位相が 180° 変化するタイミングと前記第 2補助容量幹線が供給する第 2補 助容量対向電圧の前記第 1波形の位相が 180° 変化するタイミングが異なっている 、液晶表示装置。
[0087] ある実施形態において、前記複数の第 1補助容量幹線が供給する複数の第 1補助 容量対向電圧の前記第 1波形の位相が 180° 変化するタイミングは全て同一タイミン グであり、且つ、前記複数の第 2補助容量幹線が供給する複数の第 2補助容量対向 電圧の前記第 1波形の位相が 180° 変化するタイミングも全て同一タイミングである。 発明の効果
[0088] 本発明によると、特に大型あるいは高精細の液晶表示パネルに上記面積階調表示 技術を適用する際に、 CSバスラインに印加する振動電圧の振動周期を長くしても、 表示品位が低下しない液晶表示装置およびその駆動方法を提供することができる。 本発明の液晶表示装置は、いわゆる倍速駆動法やパネル分割駆動法、あるいはこ れらを組み合わせた駆動法を適用しても、表示品位が低下しない。
図面の簡単な説明
[0089] [図 1]本発明による実施形態の液晶表示装置の画素配列を模式的に示す図である。
[図 2]本発明による実施形態の液晶表示装置のある領域の等価回路図である。
[図 3A]図 2に示した液晶表示装置におけるゲートバスラインの電圧波形を基準とした CSバスラインに供給される振動電圧の振動の周期および位相および各副画素電極 の電圧を示す図である。
圆 3B]図 2に示した液晶表示装置におけるゲートバスラインの電圧波形を基準とした CSバスラインに供給される振動電圧の振動の周期および位相および各副画素電極 の電圧を示す図である（液晶層に印加される電圧の極性が図 3 Aの場合と反転)。 圆 4A]図 2に示した液晶表示装置の駆動状態（図 3Aの電圧を用いた場合)を示す 模式図である。
圆 4B]図 2に示した液晶表示装置の駆動状態（図 3Bの電圧を用いた場合)を示す模 式図である。
圆 5] (a)は、本発明の第 2の局面による実施形態の液晶表示装置における CSバス ラインに振動電圧を供給するための構成を模式的に示す図であり、 (b)はその電気 的な負荷インピーダンスを近似した等価回路を模式的に示す図である。
圆 6] (a)カゝら (e)は、 CS電圧波形鈍りが無 ヽ場合の副画素電極の振動電圧波形を 模式的に示す図である。
[図 7] (a)から (e)は、 CR時定数が「0. 2H」の場合に相当する波形鈍りが発生した場 合の副画素電極の振動電圧波形を模式的に示す図である。
[図 8]図 6、図 7の波形を基に算出した振動電圧の平均値および実効値と CSバスライ ン電圧の振動周期の関係を示すグラフである。
圆 9]本発明の Typelの構成を有する実施形態の液晶表示装置の等価回路を模式 的に示す図である。
圆 10A]図 9に示した液晶表示装置におけるゲートバスラインの電圧波形を基準とし た CSバスラインに供給される振動電圧の振動の周期および位相および各副画素電 極の電圧を示す図である。
圆 10B]図 9に示した液晶表示装置におけるゲートバスラインの電圧波形を基準とし た CSバスラインに供給される振動電圧の振動の周期および位相および各副画素電 極の電圧を示す図である（液晶層に印加される電圧の極性が図 1 OAの場合と反転）
[図 11 A]図 9に示した液晶表示装置の駆動状態（図 1 OAの電圧を用 、た場合)を示 す模式図である。
圆 11B]図 9に示した液晶表示装置の駆動状態（図 10Bの電圧を用いた場合)を示 す模式図である。
圆 12]本発明の Typelの構成を有する他の実施形態の液晶表示装置の等価回路を 模式的に示す図である。
圆 13A]図 12に示した液晶表示装置におけるゲートバスラインの電圧波形を基準とし た CSバスラインに供給される振動電圧の振動の周期および位相および各副画素電 極の電圧を示す図である。
圆 13B]図 12に示した液晶表示装置におけるゲートバスラインの電圧波形を基準とし た CSバスラインに供給される振動電圧の振動の周期および位相および各副画素電 極の電圧を示す図である（液晶層に印加される電圧の極性が図 13Aの場合と反転） 圆 14A]図 12に示した液晶表示装置の駆動状態（図 13 Aの電圧を用 、た場合)を示 す模式図である。
圆 14B]図 12に示した液晶表示装置の駆動状態（図 13Bの電圧を用 ヽた場合)を示 す模式図である。
[図 15] (a)は本発明の Typelの構成を有する実施形態の液晶表示装置における CS バスラインおよび画素間遮光層の配置例を示す模式図であり、 (b)は本発明の Type IIの構成を有する実施形態の液晶表示装置における画素間遮光層を兼ねる CSバス ラインの配置例を模試的に示す図である。
圆 16A]本発明の Typellの構成を有する実施形態の液晶表示装置の駆動状態を示 す模式図である。
圆 16B]本発明の Typellの構成を有する実施形態の液晶表示装置の駆動状態を示 す模式図であり、図 16Aの駆動状態と液晶層に印加される電界の向きが逆の場合を 示している。
[図 17]本発明の Typellの構成を有する実施形態の液晶表示装置のマトリックス構成 (CSバスラインの接続形態)示す模式図である。
圆 18]図 17に示した液晶表示装置の駆動信号波形を示す模式図である。 [図 19]本発明の Typellの構成を有する他の実施形態の液晶表示装置のマトリックス 構成 (CSバスラインの接続形態)示す模式図である。
圆 20]図 19に示した液晶表示装置の駆動信号波形を示す模式図である。
[図 21]本発明の Typellの構成を有するさらに他の実施形態の液晶表示装置のマトリ ックス構成 (CSバスラインの接続形態)示す模式図である。
圆 22]図 21に示した液晶表示装置の駆動信号波形を示す模式図である。
[図 23]本発明の Typellの構成を有するさらに他の実施形態の液晶表示装置のマトリ ックス構成 (CSバスラインの接続形態)示す模式図である。
圆 24]図 23に示した液晶表示装置の駆動信号波形を示す模式図である。
[図 25]本発明の Typellの構成を有するさらに他の実施形態の液晶表示装置のマトリ ックス構成 (CSバスラインの接続形態)示す模式図である。
圆 26]図 25に示した液晶表示装置の駆動信号波形を示す模式図である。
[図 27]本発明の Typellの構成を有するさらに他の実施形態の液晶表示装置のマトリ ックス構成 (CSバスラインの接続形態)示す模式図である。
圆 28]図 27に示した液晶表示装置の駆動信号波形を示す模式図である。
[図 29]本発明の Typellの構成を有するさらに他の実施形態の液晶表示装置のマトリ ックス構成 (CSバスラインの接続形態)示す模式図である。
圆 30]図 29に示した液晶表示装置の駆動信号波形を示す模式図である。
[図 31] (a)〜（c)は、本発明による実施形態の Typelの液晶表示装置の 3つの代表 的な構成を模式的に示す図である。
[図 32] (a)〜（c)は、本発明による実施形態の Typellの液晶表示装置の 3つの代表 的な構成を模式的に示す図である。
[図 33A]TypeIの液晶表示装置においてスジが発生する原因を説明するためのゲー ト電圧および CS電圧の波形図である。
[図 33B]TypeIIの液晶表示装置においてスジが発生する原因を説明するためのゲ ート電圧および CS電圧の波形図である。
[図 34]TypeIの液晶表示装置におけるスジを模式的に示す図である。
[図 35A]TypeIの液晶表示装置の等価回路と CS幹線との接続形態を示す図である。 圆 35B]TypeIの液晶表示装置の等価回路と CS幹線との接続形態を示す図である（ 図 35Aの続き）。
[図 36]図 35Aおよび図 35Bに示した液晶表示装置における CS電圧とゲート電圧と のタイミングの関係を示す図である。
[図 37]図 35Aおよび図 35Bに示した液晶表示装置においてスジが発生する原因を 説明するためのゲート電圧および CS電圧の波形図である。
[図 38]TypeIIの液晶表示装置におけるスジを模式的に示す図である。
[図 39A]TypeIIの液晶表示装置の等価回路と CS幹線との接続形態を示す図である
[図 39B]TypeIIの液晶表示装置の等価回路と CS幹線との接続形態を示す図である (図 39Aの続き）。
[図 39C]TypeIIの液晶表示装置の等価回路と CS幹線との接続形態を示す図である (図 39Bの続き)。
[図 40]図 39A〜図 39Cに示した液晶表示装置における CS電圧とゲート電圧とのタイ ミングの関係を示す図である。
[図 41 A]図 39 A〜図 39Cに示した液晶表示装置にお 、てスジが発生する原因を説 明するための図であり、ゲート電圧の波形図である。
[図 41B]図 39A〜図 39Cに示した液晶表示装置においてスジが発生する原因を説 明するための図であり、 CS電圧の波形図である。
[図 41C]図 39A〜図 39Cに示した液晶表示装置においてスジが発生する原因を説 明するための図であり、画素の印加電圧の波形図である。
[図 42A]本発明による実施形態 1の液晶表示装置 (Typel)を駆動する方法を説明す るための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である（例 1 )。
圆 42B]本発明による実施形態 1の液晶表示装置 (Typel)を駆動する方法を説明す るための図であり、 CS電圧および画素の印加電圧の波形図である（例 2)。
圆 42C]本発明による実施形態 1の液晶表示装置 (Typel)を駆動する方法を説明す るための図であり、 CS電圧および画素の印加電圧の波形図である（例 3)。 圆 42D]本発明による実施形態 1の液晶表示装置 (Typel)を駆動する方法を説明す るための図であり、 CS電圧および画素の印加電圧の波形図である（例 4)。
[図 43]TypeIの他の液晶表示装置においてスジが発生する原因を説明するための ゲート電圧、 CS電圧および画素の印加電圧の波形図である。
[図 44]本発明による実施形態 2の液晶表示装置 (Typel)を駆動する方法を説明する ための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である。
[図 45A]本発明による実施形態 3の液晶表示装置 (Typel)を駆動する方法を説明す るための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である（例 1 )。
圆 45B]本発明による実施形態 3の液晶表示装置 (Typel)を駆動する方法を説明す るための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である（例 2 )。
[図 46A]本発明による実施形態 4の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である（ 例 1)。
圆 46B]本発明による実施形態 4の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、 CS電圧および画素の印加電圧の波形図である（例 2)。
[図 46C]本発明による実施形態 4の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、 CS電圧および画素の印加電圧の波形図である（例 3)。
[図 46D]本発明による実施形態 4の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、 CS電圧および画素の印加電圧の波形図である（例 4)。
[図 47A]TypeIIの他の液晶表示装置においてスジが発生する原因を説明するため のゲート電圧の波形図である。
[図 47B]TypeIIの他の液晶表示装置においてスジが発生する原因を説明するため のゲート電圧および CS電圧の波形図である。
[図 47C]TypeIIの他の液晶表示装置においてスジが発生する原因を説明するため のゲート電圧および画素の印加電圧の波形図である。
[図 47D]TypeIIの他の液晶表示装置においてスジが発生する原因を説明するため のゲート電圧、 CS電圧および画素の印加電圧の波形図である（例 2)。
[図 48]本発明による実施形態 5の液晶表示装置 (Typell)を駆動する方法を説明す るための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である。
[図 49A]本発明による実施形態 6の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である（ 例 1)。
圆 49B]本発明による実施形態 6の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である（ 例 1)。
[図 49C]本発明による実施形態 6の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、 CS電圧および画素の印加電圧の波形図である（例 2)。
[図 49D]本発明による実施形態 6の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、 CS電圧および画素の印加電圧の波形図である（例 2)。
圆 50]本発明による実施形態 7の液晶表示装置 (Typel)を駆動する方法を説明する ための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である。
[図 51]本発明による実施形態 7の液晶表示装置 100において CS電圧を発生させる 回路の構成を模式的に示す図である。
圆 52]本発明による実施形態 8の液晶表示装置 (Typell)を駆動する方法を説明す るための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である。 圆 53]本発明による実施形態 9の液晶表示装置 (Typel)を駆動する方法を説明する ための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である。 圆 54]本発明による実施形態 10の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である。 圆 55]本発明による実施形態の液晶表示装置に好適に適用される倍速駆動方法を 説明するための模式図であり、（a)は通常の駆動方法、（b)は倍速駆動方法を示す。
[図 56A]本発明による実施形態 11の液晶表示装置のマトリクス構成 (CSバスラインの 接続形態)を示す模式図である。
[図 56B]本発明による実施形態 11の液晶表示装置のマトリクス構成 (CSバスラインの 接続形態)を示す模式図である（図 56Aの続き)。
[図 56C]本発明による実施形態 11の液晶表示装置のマトリクス構成 (CSバスラインの 接続形態)を示す模式図である（図 56Bの続き)。
[図 57A]図 56A〜図 56Cに示した液晶表示装置の駆動波形を示す模式図である（例 1)。
[図 57B]図 56A〜図 56Cに示した液晶表示装置の駆動波形を示す模式図である（例 2〜5)。
[図 58A]本発明による実施形態 12の液晶表示装置のマトリクス構成 (CSバスラインの 接続形態)を示す模式図である。
[図 58B]本発明による実施形態 12の液晶表示装置のマトリクス構成 (CSバスラインの 接続形態)を示す模式図である（図 58Aの続き)。
[図 58C]本発明による実施形態 12の液晶表示装置のマトリクス構成 (CSバスラインの 接続形態)を示す模式図である（図 58Bの続き)。
[図 59A]図 58A〜図 58Cに示した液晶表示装置の駆動波形を示す模式図である（例 1)。
[図 59B]図 58A〜図 58Cに示した液晶表示装置の駆動波形を示す模式図である（例 2〜5)。
圆 60A]本発明による実施形態 13の液晶表示装置の駆動波形を示す模式図である (例 1)。
圆 60B]本発明による実施形態 13の液晶表示装置の駆動波形を示す模式図である（ 例 2〜5)。
圆 61A]本発明による実施形態 14の液晶表示装置の駆動波形を示す模式図である (例 1)。
圆 61B]本発明による実施形態 14の液晶表示装置の駆動波形を示す模式図である（ 例 2〜5)。
[図 62]パネル分割をしな 、通常の駆動方法にぉ 、て、マルチ画素駆動を適用する 場合の各信号のタイミングを模式的に示す図である。
[図 63]パネル分割駆動においてマルチ画素駆動を適用する場合の各信号のタイミン グを模式的に示す図である。
[図 64]パネル分割駆動においてマルチ画素駆動を行う場合の問題点を説明するた めの図である。
[図 65]本発明による実施形態 15の液晶表示装置の駆動方法を説明するための図で ある。
[図 66]本発明による実施形態 15の液晶表示装置の他の駆動方法を説明するための 図である。
[図 67]本発明による実施形態 16の液晶表示装置の駆動方法を説明するための図で ある。
[図 68]本発明による実施形態 16の液晶表示装置の他の駆動方法を説明するための 図である。
[図 69]本発明による実施形態 17の液晶表示装置の駆動方法を説明するための図で ある。
[図 70]本発明による実施形態 17の液晶表示装置の他の駆動方法を説明するための 図である。
[図 71A]本発明による実施形態 18の液晶表示装置の駆動方法を説明するための図 である。
[図 71B]本発明による実施形態 18の液晶表示装置の駆動方法を説明するための図 である（図 71 Aの続き)。
[図 71C]本発明による実施形態 18の液晶表示装置の駆動方法を説明するための図 である（図 71Bの続き)。
[図 72]本発明による実施形態 18の液晶表示装置の他の駆動方法を説明するための 図である。
[図 73]特許文献 5に記載されている液晶表示装置 200の画素分割構造を模式的に 示す図である。
[図 74]液晶表示装置 200の画素構造に対応した電気的な等価回路を示す図である [図 75] (a)〜 (f)は、液晶表示装置 200の駆動に用いられる各種の電圧波形を示す 図である。
[図 76]液晶表示装置 200における副画素間の液晶層への印加電圧の関係を示す図 である。
符号の説明
[0090] 10 画素
10a、 10b 畐 ij画素
12 走査線 (ゲートバスライン）
14a、 14b 信号線 (ソースバスライン）
16a, 16b TFT
18a、 18b 畐 ij画素電極
100、 200 液晶表示装置
発明を実施するための最良の形態
[0091] 以下、図面を参照しながら本発明による実施形態の液晶表示装置およびその駆動 方法を説明する。なお、本発明による実施形態の液晶表示装置の画素は上述した特 許文献 5に記載されている画素と同様の構造を有しており、補助容量配線 (CSバスラ イン)の接続形態および補助容量対向電圧 (CS電圧)の波形が特許文献 5に記載さ れているものと異なっている。まず、 CSバスラインに印加する振動電圧 (CS電圧）の 振動周期が短い場合に生じる問題を説明する。
[0092] 以下では、図 1に示すような 1H1ドット反転駆動に適した画素配列を備える液晶表 示装置を例示する。 1H1ドット反転駆動は、画素電極と対向電極との電位の大小関 係が一定時間毎に反転し、液晶層に印加される電界の向き（電気力線の向き）が垂 直走査期間毎に反転する。その結果、表示のちらつきを抑制することができる。表示 のちらつきを防止するためには、積極的に輝度を異ならせた副画素の輝度順位 (輝 度の大小関係の順位)を可能な限りランダムに配置することが好ましぐ輝度順位の 等しい副画素が互いに列方向、および行方向に隣接しない配置が最も好ましい。言 V、換えれば、輝度順位の等 、副画素を市松状に配置することが表示上最も好まし い。
[0093] なお、「垂直走査期間」とは、ある走査線が選択され、次にその走査線が選択される までの期間と定義することにする。液晶表示装置における 1垂直走査期間は、ノンィ ンターレース駆動用の信号の場合には 1フレーム期間であり、インターレース駆動用 の信号の場合に 1フィールド期間に対応する。
[0094] また、各垂直走査期間内において、ある走査線を選択する時刻と、その次の走査 線を選択する時刻との差 (期間）を 1水平走査期間（1H)という。
[0095] 図 1に示した液晶表示装置は、複数の行（l〜rp)および複数の列（l〜cq)を有す るマトリクス状 (rp、 cq)に配列され、それぞれの画素 P (p、 q)、（但し、 l≤p≤rp、 1≤ q≤cq)が 2つの副画素 SPa (p、 q)および SPb (p、 q)を有する例を説明する。図 1は 、信号線 S— Cl、 S— C2、 S— C3、 S-C4- · ' S— Ccq、走査線 G— Ll、 G— L2、 G— L3、 · · 'G— Lrpおよび補助容量配線 CS— Aおよび CS— Bと、各画素 P (p、 q) および各画素を構成する副画素 SPa (p、 q)および SPb (p、 q)の相対的な配置の一 部分 (8行 6列）を模式的に示して 、る。
[0096] 図 1に示したように、 1つの画素 P (p、 q)は画素の中央付近を水平に貫く走査線 G — Lpの上下に副画素 SPa (p、 q)および SPb (p、 q)を有している。すなわち、副画素 SPa (p、 q)および SPb (p、 q)は各画素において列方向に配列されている。それぞれ の副画素 SPa (p、 q)および SPb (p、 q)の補助容量電極の一方 (不図示）は、隣接の 補助容量配線 CS— Aまたは CS— Bに接続されている。また、各画素 P (p、 q)に表示 画像に応じた信号電圧（「表示信号電圧」、「データ信号電圧」ともいう。）を供給する 信号線 S— Cqは図面上で各画素の間に垂直に（列方向に)延びるように設けられて おり、各信号線の右隣の副画素 (画素）が各々有する TFT素子 (不図示）に信号電 圧を供給する構成となっている。図 1に示した構成は、一本の補助容量配線、または 一本の走査線を 2つの副画素で共有する構成であり、画素の開口率を高くできる利 点を有している。
[0097] 図 2は、図 1に示した画素配列を有する液晶表示装置のある領域の等価回路図で ある。この液晶表示装置は、行および列を有するマトリクス状に配置された画素を有 しており、それぞれの画素は、 2つの副画素を有している。それぞれの副画素（記号 Aおよび Bが 2つの副画素を示す。）は、液晶容量 CLCA— n, mおよび CLCB— n, mと、補助容量 CCSA— n, mおよび CCSB— n, mを有している。液晶容量は副画 素電極と対向電極 ComLCとこれらの間に設けられた液晶層とによって構成されてお り、補助容量は補助容量電極と、絶縁膜と、補助容量対向電極 (ComCSA— n、 Co mCSB— n)とで構成されている。 2つの副画素は、それぞれ対応する TFTA— n, m および TFTB— n, mを介して共通の信号線（ソースバスライン） SBL— mに接続され ている。 TFTA— n, mおよび TFTB— n, mは、共通の走査線（ゲートバスライン） G BL—nに供給される走査信号電圧によってオン Zオフ制御され、 2つの TFTがオン 状態にあるときに、 2つの副画素のそれぞれが有する副画素電極および補助容量電 極に、共通の信号線から表示信号電圧が供給される。 2つの副画素の内の一方の補 助容量対向電極は、 CSバスライン (CSBL)を介して、補助容量幹線 (CS幹線) CS VtypeRlに接続されており、他方の補助容量対向電極は、補助容量幹線 (CS幹線 ) CSVtypeR2に接続されて!、る。
[0098] 図 2で注目すべき点は、列方向に隣接する行の画素の副画素に対応する CSバス ラインが互いに電気的に共通である点である。具体的には、 n行の副画素 CLCB— n , mに対応する CSバスライン CSBLと、これに列方向に隣接した行の画素の副画素 CLCA— n+ 1, mに対応する CSバスライン CSBLとが電気的に共通である点である
[0099] 図 3Aおよび図 3Bに、ゲートバスラインの電圧波形を基準とした CSバスラインに供 給される振動電圧の振動の周期および位相および各副画素電極の電圧を示す。一 般に、液晶表示装置は各画素の液晶層に印加される電界の向きを一定時間間隔で (例えば垂直走査期間毎に)反転させているので、各電界の向きに対応した 2種類の 駆動電圧波形について考える必要がある。この 2種類の駆動状態を各々図 3Aおよ び図 3Bに示してある。
[0100] 図 3Aおよび図 3Bにおいて、 VSBL— mは m列のソースバスライン SBL— mに供給 される表示信号電圧 (ソース信号電圧）の波形を示し、 VGBL— n等は、 n行のゲート バスライン GBL—nに供給される走査電圧 (ゲート信号電圧）の波形を示し、 VCSVt ypeRlおよび VCSVtypeR2はそれぞれ CS幹線 CSVtypeRlおよび CSVtypeR2 に供給される補助容量対向電圧としての振動電圧の波形を示し、 VPEA_m, nお よび VPEB— m, nはそれぞれの副画素の液晶容量の電圧波形を示して!/、る。 [0101] 図 3Aおよび図 3Bで注目すべき第 1の点は、 CSVtypeRl、 CSVtypeR2の電圧 V CSVtypeRl、 VCSVtypeR2の振動の周期はいずれも水平走査期間の 1倍の時間 (1H)であることである。
[0102] 図 3Aおよび図 3Bで注目すべき第 2点は、 VCSVtypeRl, VCSVtypeR2の位相 が次のようになっている点である。まず、 CS幹線間の位相に注目すれば、 VCSVtyp eR2は VCSVtypeRlより 0. 5H時間だけ位相が遅れている。次に、 CS幹線の電圧 とゲートバスラインの電圧に注目すれば、 CS幹線の電圧とゲートバスラインの電圧の 位相は次のようになっている。図 3Aおよび図 3Bによれば各 CS幹線に対応するゲー トバスラインの電圧が VgHから VgLに変化する時刻と、 CS幹線電圧の各平坦部分 の中央の時刻が一致している。すなわち、図 3Aおよび図 3Bに示した Tdの値が 0. 2 5H時間である。但し、これ以外の場合でも、 Tdの値が OHよりも大きく 0. 5H時間より も短い範囲であればよい。
[0103] 上記 CS幹線の電圧の周期および位相に関する説明は図 3Aおよび図 3Bに基づい たものである力 CS幹線の電圧波形はこれに限られず、次の 2つの条件のいずれか を満足すればよい。その第 1の条件は、 VCSVtypeRlは対応する任意のゲートバス ラインの電圧が VgH力 VgLに変化した後、最初の電圧変化が電圧増加であり、か つ VCSVtypeR2は対応する任意のゲートバスラインの電圧が VgHから VgLに変化 した後、最初の電圧変化が電圧減少であることである。その第 2の条件は、 VCSVty peRlは対応する任意のゲートバスラインの電圧が VgHから VgLに変化した後、最 初の電圧変化が電圧減少であり、かつ VCSVtypeR2は対応する任意のゲートバス ラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧増加であること である。
[0104] 図 4Aおよび図 4Bにこの液晶表示装置の駆動状態をまとめて示す。液晶表示装置 の駆動状態もまた図 3Aおよび図 3Bと同様に各副画素の駆動電圧の極性の異なる 2 つの場合に分けて示す。図 4Aの駆動状態は図 3Aの駆動電圧波形に対応し、図 4B の駆動状態は図 3Bの駆動電圧波形に対応している。
[0105] 図 4Aおよび図 4Bは、マトリクス状に配列された複数の画素のうちの（n行から n+ 7 行の 8行） X (m列力 m+ 5列までの 6列）の画素の駆動状態を模式的に示す図で あり、それぞれの画素は、輝度の異なる副画素、即ち「明」と記した副画素および「暗
」と記した副画素を有している。これらの図は、先に示した図 1と基本的に等価である
[0106] 図 4Aおよび図 4Bで注目すべき点は、面積階調表示パネルとして必要な要件を満 足して 、る力否かである。面積階調表示パネルとして必要な要件は次の 5点である。
[0107] 第 1は、中間調表示状態で 1つの画素が輝度の異なる複数の副画素で構成されて いる。
[0108] 第 2は、前記輝度の異なる副画素の輝度順位が時刻によらず一定である。
[0109] 第 3は、前記異なる輝度の副画素の配置が緻密に成されている。
[0110] 第 4は、任意の垂直走査期間（以下、「フレーム」とする）で、画素単位で極性の異な る画素が緻密に配置されて 、る。
[0111] 第 5は、任意のフレームで、輝度順位の等しい副画素単位で、特に輝度の最も明る Vヽ副画素単位で極性の等 U、副画素が緻密に配置されて 、る。
[0112] 第 1の要件について検証する。ここでは、 1つの画素が輝度の異なる 2つの副画素 で構成されている。具体的には、例えば図 4Aによれば n行 m列の画素は「明」と記し た輝度の高 、副画素と「暗」と記した輝度の低 、副画素で構成されて 、る。よって第 1 の要件は満たしている。
[0113] 第 2の要件について検証する。この液晶表示装置は駆動状態の異なる 2つの表示 形態を一定時間毎に交互に表示している。 2つの表示形態に対応する駆動状態を 示してある図 4Aと図 4Bとを比較すると、輝度の高 、副画素と輝度の低!、副画素の 位置が一致している。よって、第 2の要件を満たしている。
[0114] 第 3の要件について検証する。図 4Aおよび図 4Bによれば、輝度順位の異なる副 画素、すなわち「明」と記した副画素と「暗」と記した副画素が巿松状に配置されて 、 る。また、この液晶表示装置を確認した結果、輝度の異なる副画素を用いたことによ る解像度の低下等の表示上の不具合は視認できな力つた。よって、第 3の要件を満 たしている。
[0115] 第 4の要件について確認する。図 4Aおよび図 4Bによれば、画素単位で極性の異 なる画素が巿松状に配置されている。具体的には、例えば図 4Aにおいて n+ 2行、 m+ 2列の画素に注目すれば、この画素の極性は「 +」であり、この画素から行方向 および列方向に 1画素毎に極性が「一」、「 +」と変化している。また、第 4の要件が満 たされて!/、な 、液晶表示装置では各画素の駆動極性が「 +」、「—」で切り替わるの に同期したフリッカーと呼ばれる表示のちらつきが観測されると考えられる力 この液 晶表示装置を目視で確認したところによるとフリッカーは見られな力 た。よって、第 4 の要件は満たしている。
[0116] 第 5の要件について確認する。図 4Aおよび図 4Bにおいて、輝度順位の等しい副 画素の駆動極性に注目すれば、 2副画素行毎、すなわち 1画素幅に駆動極性が反 転している。具体的には、例えば図 4Aの n— B行では m+ l、 m+ 3、 m+ 5列の副画 素の輝度順位記号力 ^明」であり、それら全ての極性反転記号は「-」となっており、 その下の n+ 1— A行では m、 m+ 2、 m+4列の副画素の輝度順位記号力 ^明」であ り、それら全ての極性反転記号は「一」となっており、さらにその下の n+ 1— B行では m+ l、 m+ 3、 m+ 5列の副画素の輝度順位記号力 ^明」であり、それら全ての極性 反転記号は「 +」となっており、その下の n+ 2— A行では m、 m+ 2、 m+4列の副画 素の輝度順位記号が「明」であり、それら全ての極性反転記号は「 +」となって！/ヽる。 また、第 5の要件が満たされて 、な 、液晶表示装置では各画素の駆動極性が「や」、 「一」で切り替わるのに同期したフリッカーと呼ばれる表示のちらつきが観測されると 考えられるが、この液晶表示装置を目視で確認したところによるとフリッカーは見られ なかった。よって、第 5の要件を満たしている。
[0117] この液晶表示装置を CS電圧の振幅 VCSppを変化させつつ観測したところ、 CS電 圧の振幅 VCSppを OV (すなわち、マルチ画素表示を行わな ヽ典型的な液晶表示装 置に対応)から増大させるについて斜め観測時の白浮き現象が抑制されるといった 視野角特性の改善効果が見られた。視野角特性の改善効果は表示する画像によつ て若干異なった印象を受けるものの VLCaddppの値が典型的な駆動 (VCSppを OV とした)での液晶表示装置の閾値電圧の 0. 5倍から 2倍となるように VCSppを設定し た場合が最も良好であった。
[0118] このように、上記の液晶表示装置は、補助容量対向電極に振動電圧を印加するこ とによりマルチ画素表示を行うことで視野角特性の改善を行った液晶表示装置であ るが、補助容量対向電極に印加する振動電圧の振動周期は水平走査期間に等しい
(または水平走査期間よりも短くてもよい)。このように CSバスラインに供給する振動 電圧の振動の周期が短 、と、 CSバスラインの負荷容量および抵抗の大きな大型の 液晶表示装置あるいは水平走査期間の短い高精細の液晶表示装置さらには垂直走 查期間および水平走査期間を短くした高速駆動の液晶表示装置に対してマルチ画 素表示を行うことは比較的困難である。
[0119] この問題を図 5から図 8を参照しながら説明する。
[0120] 図 5 (a)は、上述した液晶表示装置における CSバスラインに振動電圧を供給するた めの構成を模式的に示す図である。液晶表示パネルに設けられた複数の CSバスラ インに対して、 CS幹線から振動電圧が供給される。 CS幹線には接続点 ContPlお よび P2、 ContP3および ContP4を介して CSバスライン電圧発生回路から振動電圧 が供給される。液晶表示パネルが大きくなると、表示パネルの中央部に位置する画 素と接続点 ContPl〜ContP4との距離が長くなり、この間の負荷インピーダンスが 無視できなくなる。負荷インピーダンスの主な構成要素は画素を構成する液晶層容 量（CLC)と補助容量（CCS)と CSバスラインの抵抗 RCSおよび CS幹線の抵抗 Rmi kiである。この負荷インピーダンスは第一近似として、図 5 (b)に模式的に示すように 、それらの容量および抵抗で構成されるローパスフィルターと考えることができる。こ の負荷インピーダンスの値は液晶表示パネル上の場所の関数になっており、前記の 接続点、例えば ContactPl、 ContactP2、 ContactP3、 ContactP4からの距離の 関数である。具体的には、接続点に近接した部分では負荷インピーダンスは小さぐ 接続点から離れるに従って負荷インピーダンスは増加する。
[0121] すなわち、振動電圧発生回路で発生された CSバスライン電圧は、 CRローパスフィ ルターで近似される CSバスラインの負荷の影響を受けるため、 CSバスライン上では 波形鈍りを生じており、かつその波形鈍りの程度はパネル内の場所によって異なる。
[0122] 上記マルチ画素表示において CSバスラインに振動電圧を印加するのは 1つの画 素を 2つ以上の副画素で構成し、各副画素で輝度を異ならせる目的のためである。 すなわち、マルチ画素表示の液晶表示装置は各副画素電極の電圧波形を CSバス ラインの振動電圧に依存した振動電圧とし、実効的な電圧を CSバスライン電圧の振 動波形に依存して変化させる構成および駆動方法となっている。従って、 CSバスライ ン電圧の波形が場所によって異なる場合には、副画素電極の実効的な電圧も場所 によって異なるといった問題が発生する。言い換えれば、 CSバスライン電圧の波形 鈍りの程度が場所によって異なる場合には、場所によって表示輝度が異なり、表示の 輝度ムラが発生するといつた問題が生じる。
[0123] CSバスラインの振動周期を長くすることにより、この表示輝度ムラを改善するのが、 本発明による液晶表示装置の有する主な特徴の 1つである。以下、このことについて 説明する。
[0124] 図 6および図 7は、前記 CS負荷を一定とした場合の副画素電極の振動電圧波形を 模式的に示してある。図 6および図 7は、 CSバスライン電圧が振動電圧で無い場合 の副画素電極の電圧は「OV」、 CSバスライン電圧の振動によって生じる副画素電極 電圧の振動の振幅は「IV」とした場合の模式図である。図 6 (a)から (e)は、 CS電圧 波形鈍りが無 、場合、すなわち前記 CRローパスフィルターの CR時定数が「OH」の 場合、図 7 (a)から（e)は、前記 CRローパスフィルターの CR時定数が「0. 2H」の場 合に相当する波形鈍りを模式的に示してある。図 6および図 7はそれぞれ CRローバ スフィルターの CR時定数を前記の値として、 CSバスラインの振動電圧の振動周期を 異ならせた場合での画素電極電圧の電圧波形を模式的に示しており、図 6 (a)〜（e) および図 7 (a)から（e)は、それぞれ、各波形の振動周期が 1H、 2H、 4H、および 8H の場合を示している。
[0125] 図 6と図 7とを比較するとわ力るように、振動周期が長くなるにつれて図 6の波形と図 7の波形との差異が小さくなつていることがわかる。この傾向を図 8に定量的に示す。
[0126] 図 8は、図 7の波形を基に算出した振動電圧の平均値および実効値と CSバスライ ン電圧の振動周期（1目盛りは、 1水平走査期間： 1Hに対応)の関係を示している。 図 8からわ力るように、 CSバスラインの振動周期を長くすることにより、 CR時定数 OH の場合と、 0. 2Hの場合の波形の平均値電圧および実効値電圧のずれ量が減少す る。とりわけ、 CSバスラインの振動電圧の振動周期を CSバスラインの CR時定数 (CS バスラインの負荷インピーダンスの近似値)の 8倍以上とした場合には、波形鈍りの影 響を著しく低減できることがわ力る。 [0127] このように、 CSバスラインの振動電圧の振動周期を長くすることにより CSバスライン での波形鈍りの影響による表示輝度ムラを低減することができる。特に、 CSバスライ ンの振動電圧の振動周期を CSバスラインの CR時定数 (CSバスラインの負荷インピ 一ダンスの近似値)の 8倍以上とした場合には、波形鈍りの影響を著しく低減できる。
[0128] 本発明は、 CSバスラインに印加する振動電圧の振動周期を長くすることのできる液 晶表示装置の構造および駆動方法の好適な形態を提供する。 CS電圧の振動周期 を長くために好適な構成は 2つに大別され、それぞれ Typelと Typellと呼ぶことにす る。
[0129] Typelの構成を有する実施形態の液晶表示装置は、マトリックス駆動される液晶表 示装置おける同一列の画素であって、列方向に隣接する画素の副画素のうち、輝度 順位の異なる副画素 (例えば、第 1副画素と第 2副画素）に対応する CSバスラインを 電気的に独立とする。すなわち、 n行目の第 1副画素と、 n+ 1行目の第 2副画素との CSバスラインを電気的に独立にする。ここで、マトリックス駆動される液晶表示装置に おける同一列の画素とは、同一の信号線 (典型的にはソースバスライン）によって駆 動される画素である。また、マトリックス駆動される液晶表示装置における列方向に隣 接する画素とは、時間軸上で順次選択される走査線 (典型的にはゲートバスライン） 群の中で、隣接の時刻で選択される走査線によって駆動される画素である。さらに、 電気的に独立な CS幹線の種類を L種類とし、 CSバスラインの振動の周期を水平走 查期間の L倍とすることができる。前述のように、電気的な独立な CS幹線の数は、水 平走査期間を CSバスラインの有する最大の負荷インピーダンスを近似した CR時定 数で除した値の 8倍の値よりも大きな数とするのが好ましい。さらに、後述するが前記 8倍の値よりも大きな数であって且つ偶数とするのがより好ましい。なお、電気的に独 立な CS幹線の種類の数 (L種類)を電気的に独立な CS幹線の本数 (L本)と表現す ることもある。電気的な等価な CS幹線をパネルの左右両側に設けた場合も、電気的 に等価な CS幹線の本数は変化しな 、。
[0130] 以下、図面を参照しながら本発明の Typelの構成を有する実施形態の液晶表示装 置およびその駆動方法を説明する。
[0131] まず、図 9、図 10A、図 10Bおよび図 1 IBを参照しながら、 CSバスラインの振動電 圧の振動の周期を 1水平走査期間の 4倍とすることで上述の面積階調表示を達成す る液晶表示装置の例を説明する。説明は次の点を中心に図を用いつつ述べる。第 1 点は各副画素に接続した補助容量の補助容量対向電極と CSバスラインとの接続形 態を中心とした液晶表示装置の構成について、第 2点はゲートバスラインの電圧波形 を基準とした CSバスラインの振動の周期および位相に関して、第 3点は本実施形態 での各副画素の駆動および表示状態について述べる。
[0132] 図 9は、 Typelの構成を有する実施形態の液晶表示装置の等価回路を模式的に 示す図であり、先の図 2に対応する。共通する構成要素は共通の参照符号で示し、こ こでは説明を省略する。図 9の液晶表示装置は、電気的に独立な 4つの CS幹線 CS VtypeAl〜A4を有している点、および各 CS幹線と CSバスラインの接続の状態に おいて、図 2の液晶表示装置と異なる。
[0133] 図 9で注目すべき第 1の点は、列方向に隣接する行の画素の隣接の副画素（例え ば、 CLCB— n, mと CLCA— n+ 1, mに対応する副画素）に対応する CSバスライン が互いに電気的に独立である点である。具体的には、例えば、 n行の副画素 CLCB _n, mに対応する CSバスライン CSBL— B— nと、これに列方向に隣接した行の画 素の副画素 CLCA— n+ 1、 mに対応する CSバスライン CSBL— A— n+ 1が電気的 に独立している点である。
[0134] 図 9で注目すべき第 2の点は、各 CSバスライン（CSBL)はパネル端の 4本の CS幹 線（CSVtypeAl、 CSVtypeA2、 CSVtypeA3、 CSVtypeA4)【こ接続されて ヽる 点である。すなわち本実施形態の液晶表示装置では電気的に独立な CS幹線の数 は 4種類である。
[0135] 図 9で注目するべき第 3の点は、各 CSバスラインと 4本の CS幹線との接続状態、す なわち電気的に独立な CS幹線の列方向での配列である。図 9の CSバスラインと CS 幹線との接続の規則に従えば、 CS幹線 CSVtypeAl、 CSVtypeA2、 CSVtypeA 3および CSVtypeA4に接続される幹線は下の表 1の通りとなる。
[0136] [表 1] CS幹線 CS幹線に接続される CSハ'スライン 左記 CS スラインの一般表記
CSBL„A_n, CSBL—B— n+2,
CSBL_A_n+4, CSBL_B_n+6, CSBL一 A一 n+4 ' k、
CSVtypeAl CSBL_A_n+8, CSBL_B_n+10, CSBL_B_n+2+4 - k
CSBL_A_n+12, CSBL_B_n+14,
( k=0, l，2，3，- · - )
CSBL_B„n, CSBL— A— n+2,
CSBL—B—n+4, CSBL_A_n+6, CSBL_B_rH-4 - k>
CSVtypeA2 CSBL— B— n+8、 CSBL_A_n+10, CSBL_A_n+2+4 - k
CSBL_B_n+12, CSBL_A_n+14,
( k=0，l，2' 3, ' . . )
CSBL— A_n+1、 - CSBL_B_n+3.
CSBL_A_n+5> CSBL— B— n十 7、 CSBL_A_n+H-4 - k,
CSVtypeA3 CSBL_A„n+9, CSBL_B_n-t-ll, CSBL_B_n+3+4 - k
CSB!L— A_n+13、 CSBL_B_n+15,
( k=0，l，2，3，'■ - )
CSBL_B_n+l, CSBL_A_n+3,
CSBL_B_n+5, CSBL_A„n+7, CSBL_B„n+l+4 - k,
CSVtypeA4 CSBL_B_n+9, CSBL_A_n+ ll, CSBL_A_n+3+4 - k
CSBL_B— n+ 13、 CSBL_A_n+15,
( k=0, l，2，3，' · - )
[0137] なお、上の表 1に示した 4本の各幹線に接続される CSバスラインの組が電気的に 独立な 4種類の CSバスラインの組である。
[0138] 図 10Aおよび図 10Bにゲートバスラインの電圧波形を基準とした CSバスラインの振 動の周期および位相および各副画素電極の電圧を示す。図 10Aおよび図 10Bは、 先の図 3Aおよび図 3Bに対応する。共通する符号は同じ参照符号で示し、ここでは 説明を省略する。一般に、液晶表示装置は各画素の液晶層に印加される電界の向 きを一定時間間隔で反転させているので、各電界の向きに対応した 2種類の駆動電 圧波形について考える必要がある。この 2種類の駆動状態を各々図 10Aおよび図 1 OBに示してある。
[0139] 図 10Aおよび図 10Bで注目すべき第 1の点は、 CSVtypeAl、 CSVtypeA2、 CS VtypeA3、 CSVtypeA4の電圧 VCSVtypeAl、 VCSVtypeA2、 VCSVtypeA3 、 VCSVtypeA4の振動の周期はいずれも水平走査期間の 4倍の時間（4H)である ことである。
[0140] 図 10Aおよび図 10Bで注目すべき第 2点は、 VCSVtypeAl、 VCSVtypeA2、 V CSVtypeA3、 VCSVtypeA4の位相が次のようになっている点である。まず、 CS幹 線間の位相に注目すれば、 VCSVtypeA2は VCSVtypeAlより 2H時間だけ位相 が遅れており、 VCSVtypeA3は VCSVtypeAlより 3H時間だけ位相が遅れており 、 VCSVtypeA4は VCSVtypeAlより 1H時間だけ位相が遅れている。次に、 CS幹 線の電圧とゲートバスラインの電圧に注目すれば、 CS幹線の電圧とゲートバスライン の電圧の位相は次のようになっている。図 10Aおよび図 10Bによれば各 CS幹線に 対応するゲートバスラインの電圧が VgHから VgLに変化する時刻と、 CS幹線電圧の 平坦部分の中央の時刻が一致している。すなわち、図 10Aおよび図 10Bに示した T dの値が 1H時間である。但し、これ以外の場合でも、 Tdの値力OHよりも大きく 2H時 間よりも短 V、範囲であればょ 、。
[0141] ここで、各 CS幹線に対応するゲートバスラインとは、補助容量 CSおよび TFT素子 を介して同一の副画素電極に接続された CSバスラインが接続されている CS幹線お よびゲートバスラインである。図 9によれば、この液晶表示装置において各 CS幹線に 対応するゲートバスライン、 CSパスラインは下の表 2のようになる。
[0142] [表 2]
Figure imgf000045_0001
[0143] 上記 CS幹線の電圧の周期および位相に関する説明は図 10Aおよび図 10Bに基 づぃたものであるカ、 CS幹線の電圧波形はこれに限られず、次の 2つの条件のいず れかを満足すればょ ヽ。
[0144] その第 1の条件は、 VCSVtypeAlは対応するゲートパスラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧増加であり、かつ VCSVtypeA2は対応 するゲートバスラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧 減少であり、かつ VCSVtypeA3は対応するゲートバスラインの電圧が VgH力 VgL に変化した後、最初の電圧変化が電圧減少であり、かつ VCSVtypeA4は対応する ゲートバスラインの電圧が VgH力 VgLに変化した後、最初の電圧変化が電圧増加 であることである。この条件は図 10Aに示した駆動電圧波形に対応している。
[0145] その第 2の条件は、 VCSVtypeAlは対応するゲートバスラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧減少であり、かつ VCSVtypeA2は対応 するゲートバスラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧 増加であり、かつ VCSVtypeA3は対応するゲートバスラインの電圧が VgHから VgL に変化した後、最初の電圧変化が電圧増加であり、かつ VCSVtypeA4は対応する ゲートバスラインの電圧が VgHカゝら VgLに変化した後、最初の電圧変化が電圧減少 であることである。この条件は図 10Bの駆動電圧波形に対応している。
[0146] 但し、以下に説明する理由から、図 10Aおよび図 10Bに示した波形が好適に用い られる。
[0147] 図 10Aおよび図 10Bでは、振動の周期が一定となっている。これにより、信号発生 回路を簡略ィ匕することができる。
[0148] また、図 10Aおよび図 10Bでは、振動のデューティー比が一定となっている。これ によって、振動の振幅を一定とすることができ、駆動回路を簡略ィ匕することができる。 なぜなら、 CSバスライン電圧を振動電圧とすることにより変化する液晶層の印加電圧 の変化量は、振動の振幅と、振動のデューティー比に依存しているからである。よつ て、振動のデューティー比を一定とすることにより振動の振幅を一定とすることができ る。デューティー比は例えば 1： 1に設定される。
[0149] また、図 10Aおよび図 10Bでは、任意の振動電圧に対して、位相の 180度異なる 振動電圧 (逆位相の振動電圧）が存在している。すなわち互いに電気的に独立な 4 種類の CS幹線は、位相が互いに 180度異なる振動電圧を供給する対（2対で 4本） によって構成されている。これによつて、液晶容量を構成する対向電極に流れる電流 量を最小化することができるため、対向電極に接続される駆動回路を簡略ィ匕すること ができる。
[0150] 図 11Aおよび図 11Bに本実施形態の液晶表示装置の駆動状態をまとめて示す。
液晶表示装置の駆動状態もまた図 10Aおよび図 10Bと同様に各副画素の駆動電圧 の極性の異なる 2つの場合に分けて示す。図 11Aの駆動状態は図 10Aの駆動電圧 波形に対応し、図 11Bの駆動状態は図 10Bの駆動電圧波形に対応している。図 11 Aおよび図 11Bは、先の図 4Aおよび図 4Bに対応して!/、る。
[0151] 図 11Aおよび図 11Bで注目すべき点は、面積階調表示パネルとして必要な要件を 満足している力否かである。面積階調表示パネルとして必要な次の 5つの要件につ いて検証する。
[0152] 第 1は、中間調表示状態で 1つの画素が輝度の異なる複数の副画素で構成されて いる。
[0153] 第 2は、前記輝度の異なる副画素の輝度順位が時刻によらず一定である。
[0154] 第 3は、前記異なる輝度の副画素の配置が緻密に成されている。
[0155] 第 4は、任意のフレームで、画素単位で極性の異なる画素が緻密に配置されている
[0156] 第 5は、任意のフレームで、輝度順位の等 、副画素単位で、特に輝度の最も明る Vヽ副画単位で極性の等 U、副画素が緻密に配置されて 、る。
[0157] 第 1の要件について検証する。図 11Aおよび図 11Bによれば 1つの画素が輝度の 異なる 2つの副画素で構成されている。具体的には、例えば図 11Aによれば n行 m 列の画素は「明」と記した輝度の高 ヽ副画素と「暗」と記した輝度の低 ヽ副画素で構 成されている。よって第 1の要件は満たしている。
[0158] 第 2の要件について検証する。本実施形態の液晶表示装置は駆動状態の異なる 2 つの表示形態を一定時間毎に交互に表示している。 2つの表示形態に対応する駆 動状態を示してある図 11 Aおよび図 11Bを比較すると、輝度の高 、副画素と輝度の 低い副画素の位置が一致している。よって、第 2の要件を満たしている。
[0159] 第 3の要件について検証する。図 11Aおよび図 11Bによれば、輝度順位の異なる 副画素、すなわち「明」と記した副画素と「暗」と記した副画素が市松状に配置されて いる。また、本実施形態の液晶表示装置を確認した結果、輝度の異なる副画素を用 いたことによる解像度の低下等の表示上の不具合は視認できな力つた。よって、第 3 の要件を満たしている。
[0160] 第 4の要件について確認する。図 11Aおよび図 11Bによれば、画素単位で極性の 異なる画素が巿松状に配置されている。具体的には、例えば図 11Aにおいて n+ 2 行、 m+ 2列の画素に注目すれば、この画素の極性は「 +」であり、この画素から行方 向および列方向に 1画素毎に極性カ^—」、「 +」と変化している。また、第 4の要件が 満たされて 、な 、液晶表示装置では各画素の駆動極性が「 +」、「—」で切り替わる のに同期したフリッカーと呼ばれる表示のちらつきが観測されると考えられるが、実施 形態の液晶表示装置を目視で確認したところによるとフリッカーは見られな力 た。よ つて、第 4の要件は満たしている。
[0161] 第 5の要件について確認する。図 11Aおよび図 11Bにおいて、輝度順位の等しい 副画素の駆動極性に注目すれば、 2副画素行毎、すなわち 1画素幅に駆動極性が 反転している。具体的には、例えば n— B行では m+ l、 m+ 3、 m+ 5列の副画素の 輝度順位記号力 ^明」であり、それら全ての極性反転記号は「-」となっており、その 下の n+ 1— A行では m、 m+ 2、 m+4列の副画素の輝度順位記号力 ^明」であり、 それら全ての極性反転記号は「一」となっており、さらにその下の n+ 1— B行では m + 1、 m+ 3、 m+ 5列の副画素の輝度順位記号が「明」であり、それら全ての極性反 転記号は「 +」となっており、その下の n+ 2— A行では m、 m+ 2、 m+4列の副画素 の輝度順位記号力 ^明」であり、それら全ての極性反転記号は「 +」となっている。ま た、第 5の要件が満たされていない液晶表示装置では各画素の駆動極性が「や」、「 一」で切り替わるのに同期したフリッカーと呼ばれる表示のちらつきが観測されると考 えられるが、この液晶表示装置を目視で確認したところによるとフリッカーは見られな かった。よって、第 5の要件を満たしている。
[0162] 以上で説明した本実施形態の液晶表示装置を CS電圧の振幅 VCSppを変化させ つつ観測したところ、 CS電圧の振幅 VCSppを OV (本発明によらない典型的な液晶 表示装置に対応)から増大させるについて斜め観測時の白浮き現象が抑制されると いった視野角特性の改善効果が見られた。視野角特性の改善効果は表示する画像 によって若干異なった印象を受けるものの VLCaddppの値が典型的な駆動 (VCSp pを OVとした）での液晶表示装置の閾値電圧の 0. 5倍から 2倍となるように VCSppを 設定した場合が最も良好であった。
[0163] 以上まとめると、本実施形態の液晶表示装置は補助容量対向電極に振動電圧を 印加することにより面積階調表示 (マルチ画素表示)を行うことで視野角特性の改善 を行った液晶表示装置において、補助容量対向電極に印加する振動電圧の振動周 期を水平走査期間の 4倍にすることができる。しかるに、 CSバスラインの負荷容量お よび抵抗の大きな大型の液晶表示装置あるいは水平走査期間の短い高精細の液晶 表示装置さらには垂直走査期間および水平走査期間を短くした高速駆動の液晶表 示装置に対して前記面積階調表示を容易に行うことが可能となる。
[0164] 次に、図 12、図 13A、図 13B、図 14Aおよび図 14Bを参照しながら、本発明の Ty pelの構成を有する他の実施形態の液晶表示装置の構成と動作を説明する。
[0165] この液晶表示装置では、 CSバスラインの振動電圧の振動の周期を 1水平走査期間 の 2倍とすることで、上述の面積階調表示を達成する。説明は次の点を中心に図を 用いつつ述べる。第 1点は各副画素に接続した補助容量の補助容量対向電極と CS ノ スラインとの接続形態を中心とした液晶表示装置の構成について、第 2点はゲート バスラインの電圧波形を基準とした CSバスラインの振動の周期および位相に関して 、第 3点は本実施形態での各副画素の駆動および表示状態について述べる。
[0166] 図 12は、本発明の Typelの構成を有する他の液晶表示装置の等価回路を模式的 に示す図であり、先の液晶表示装置についての図 9に対応する。共通する構成要素 は共通の参照符号で示し、ここでは説明を省略する。図 12の液晶表示装置は、電気 的に独立な 2つの CS幹線 CSVtypeBlおよび B2を有している点、および各 CS幹線 と CSバスラインの接続の状態において、図 9の液晶表示装置と異なる。
[0167] 図 12で注目すべき第 1の点は、列方向に隣接する行の画素の隣接の副画素に対 応する CSバスラインが互いに電気的に独立である点である。具体的には、 n行の副 画素 CLCB— n, mに対応する CSバスライン CSBL— B— nと、これに列方向に隣接 した行の画素の副画素 CLCA— n+ 1, mに対応する CSバスライン CSBL— A— n + 1が電気的に独立している点である。
[0168] 図 12で注目すべき第 2の点は、各 CSバスライン（CSBL)はパネル端の 2本の CS 幹線（CSVtypeBl、 CSVtypeB2)に接続されている点である。すなわち本実施形 態の液晶表示装置では電気的に独立な CS幹線の数は 2種類である。
[0169] 図 12で注目するべき第 3の点は、各 CSバスラインと 2本の CS幹線との接続状態、 すなわち電気的に独立な CSバスラインの列方向での配列である。図 12の CSバスラ インと CS幹線との接続の規則に従えば、 CS幹線 CSVtypeBl、 CSVtypeB2に接 続される CSパスラインは下の表 3の通りとなる。
[0170] [表 3]
Figure imgf000050_0001
[0171] なお、上の表 3に示した 2本の各幹線に接続される CSバスラインの組が電気的に 独立な 2種類の CSバスラインの組である。
[0172] 図 13Aおよび図 13Bにゲートバスラインの電圧波形を基準とした CSバスラインの振 動の周期および位相および各副画素電極の電圧を示す。図 13Aおよび図 13Bは、 先の実施形態の図 1 OAおよび図 1 OBに対応する。共通する符号は同じ参照符号で 示し、ここでは説明を省略する。一般に、液晶表示装置は各画素の液晶層に印加さ れる電界の向きを一定時間間隔で反転させているので、各電界の向きに対応した 2 種類の駆動電圧波形について考える必要がある。この 2種類の駆動状態を各々図 1 3Aおよび図 13Bに示してある。
[0173] 図 13Aおよび図 13Bで注目すべき第 1の点は、 CSVtypeBl、 CSVtypeB2の電 圧 VCSVtypeB 1、 VCS VtypeB2の振動の周期は 、ずれも水平走査期間の 2倍の 時間（2H)であることである。
[0174] 図 13Aおよび図 13Bで注目すべき第 2点は、 VCSVtypeB 1, VCSVtypeB2の位 相が次のようになっている点である。まず、 CS幹線間の位相に注目すれば、 VCSVt ypeB2は VCSVtypeBlより 1H時間だけ位相が遅れている。次に、 CS幹線の電圧 とゲートバスラインの電圧に注目すれば、 CS幹線の電圧とゲートバスラインの電圧の 位相は次のようになっている。図 13Aおよび図 13Bによれば各 CS幹線に対応する ゲートバスラインの電圧が VgHカゝら VgLに変化する時刻と、 CS幹線電圧の各平坦 部分の中央の時刻が一致している。すなわち、図 13Aおよび図 13Bに示した Tdの 値が 0. 5H時間である。但し、これ以外の場合でも、 Tdの値力0Hよりも大きく 1H時 間よりも短 1、範囲であればよ 1、。
[0175] ここで、各 CS幹線に対応するゲートバスラインとは、補助容量 CSおよび TFT素子 を介して同一の副画素電極に接続された CSバスラインが接続されている CS幹線お よびゲートパスラインである。図 13Aおよび図 13Bによれば、この液晶表示装置にお Vヽて各 CS幹線に対応するゲートバスラインおよび CSバスラインは下の表 4のようにな る。
[0176] [表 4]
Figure imgf000051_0001
[0177] 上記 CS幹線の電圧の周期および位相に関する説明は図 13Aおよび図 13Bに基 づぃたものであるが、 CS幹線の電圧波形はこれに限られず、次の 2つの条件のいず れかを満足すればょ ヽ。
[0178] その第 1の条件は、 VCSVtypeBlは対応するゲートパスラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧増加であり、かつ VCSVtypeB2は対応 するゲートバスラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧 減少であることである。図 13Aはこの条件に該当する。
[0179] その第 2の条件は、 VCSVtypeBlは対応するゲートバスラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧減少であり、かつ VCSVtypeB2は対応 するゲートバスラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧 増加であることである。図 13Bはこの条件に該当する。
[0180] 図 14Aおよび図 14Bに、本実施形態の液晶表示装置の駆動の状態をまとめる。本 実施形態の液晶表示装置の駆動状態もまた図 13Aおよび図 13Bと同様に各副画素 の駆動電圧の極性の異なる 2つの場合に分けて示す。図 14Aの駆動状態は図 13A の駆動電圧波形に対応し、図 14Bの駆動状態は図 13Bの駆動電圧波形に対応して いる。図 14Aおよび図 14Bは、先に示した実施形態の液晶表示装置についての図 1 1 Aおよび図 11Bに対応して!/、る。
[0181] 図 14Aおよび図 14Bで注目すべき点は、面積階調表示パネルとして必要な要件を 満足している力否かである。面積階調表示パネルとして必要な要件は、次の 5点であ る。
[0182] 第 1は、中間調表示状態で 1つの画素が輝度の異なる複数の副画素で構成されて いる。
[0183] 第 2は、前記輝度の異なる副画素の輝度順位が時刻によらず一定である。
[0184] 第 3は、前記異なる輝度の副画素の配置が緻密に成されている。
[0185] 第 4は、任意のフレームで、画素単位で極性の異なる画素が緻密に配置されている
[0186] 第 5は、任意のフレームで、輝度順位の等 、副画素単位で、特に輝度の最も明る Vヽ副画素単位で極性の等 U、副画素が緻密に配置されて 、る。
[0187] 第 1の要件について検証する。図 14Aおよび図 14Bによれば 1つの画素が輝度の 異なる 2つの副画素で構成されている。具体的には、例えば図 14Aによれば n行 m 列の画素は「明」と記した輝度の高 ヽ副画素と「暗」と記した輝度の低 ヽ副画素で構 成されている。よって第 1の要件は満たしている。
[0188] 第 2の要件について検証する。本実施形態の液晶表示装置は駆動状態の異なる 2 つの表示形態を一定時間毎に交互に表示している。 2つの表示形態に対応する駆 動状態を示してある図 14Aおよび図 14Bを比較すると、輝度の高い副画素と輝度の 低い副画素の位置が一致している。よって、第 2の要件を満たしている。
[0189] 第 3の要件について検証する。図 14Aおよび図 14Bによれば、輝度順位の異なる 副画素、すなわち「明」と記した副画素と「暗」と記した副画素が市松状に配置されて いる。また、本実施形態の液晶表示装置を確認した結果、輝度の異なる副画素を用 いたことによる解像度の低下等の表示上の不具合は視認できな力つた。よって、第 3 の要件を満たしている。 [0190] 第 4の要件について確認する。図 14Aおよび図 14Bによれば、画素単位で極性の 異なる画素が巿松状に配置されている。具体的には、例えば図 14Aにおいて n+ 2 行、 m+ 2列の画素に注目すれば、該画素の極性は「 +」であり、この画素から行方 向および列方向に 1画素毎に極性カ^—」、「 +」と変化している。また、第 4の要件が 満たされて 、な 、液晶表示装置では各画素の駆動極性が「 +」、「—」で切り替わる のに同期したフリッカーと呼ばれる表示のちらつきが観測されると考えられる力 この 液晶表示装置を目視で確認したところによるとフリッカーは見られな力つた。よって、 第 4の要件は満たしている。
[0191] 第 5の要件について確認する。図 14Aおよび図 14Bにおいて、輝度順位の等しい 副画素の駆動極性に注目すれば、 2副画素行毎、すなわち 1画素行毎に駆動極性 が反転している。具体的には、例えば n— B行では m+ l、 m+ 3、 m+ 5列の副画素 の輝度順位記号力 ^明」であり、それら全ての極性反転記号は「-」となっており、そ の下の n+ 1— A行では m、 m+ 2、 m+4列の副画素の輝度順位記号力 ^明」であり 、それら全ての極性反転記号は「一」となっており、さらにその下の n+ 1— B行では m + 1、 m+ 3、 m+ 5列の副画素の輝度順位記号が「明」であり、それら全ての極性反 転記号は「 +」となっており、その下の n+ 2— A行では m、 m+ 2、 m+4列の副画素 の輝度順位記号力 ^明」であり、それら全ての極性反転記号は「 +」となっている。ま た、第 5の要件が満たされていない液晶表示装置では各画素の駆動極性が「や」、「 一」で切り替わるのに同期したフリッカーと呼ばれる表示のちらつきが観測されると考 えられるが、本実施形態の液晶表示装置を目視で確認したところによるとフリッカー は見られなかった。よって、第 5の要件を満たしている。
[0192] 以上で説明した本実施形態の液晶表示装置を CS電圧の振幅 VCSppを変化させ つつ発明者等が観測したところ、 CS電圧の振幅 VCSppを OV (面積階調表示を行わ ない典型的な液晶表示装置に対応)から増大させるについて斜め観測時の白浮き現 象が抑制されるといった視野角特性の改善効果が見られた。し力しながら、 VCSpp の値をさらに増加させると、表示コントラストが低下するといつた問題が発生した。従つ て、 VCSppの値はこの問題が生じることなぐかつ十分な視野角改善効果が得られ る範囲内で設定する必要がある。具体的には、視野角特性の改善効果は表示する 画像によって若干異なった印象を受けるものの VLCaddppの値が典型的な駆動 (V CSppを OVとした)での液晶表示装置の閾値電圧の 0. 5倍から 2倍となるように VCS PPを設定した場合が最も良好であった。
[0193] 以上をまとめると、 Typelの構成を有する液晶表示装置は、補助容量対向電極に 振動電圧を印加することによりマルチ画素表示を行うことで視野角特性の改善を行つ た液晶表示装置において、補助容量対向電極に印加する振動電圧の振動周期を水 平走査期間の 2倍にすることができる。しかるに、 CSバスラインの負荷容量および抵 抗の大きな大型の液晶表示装置あるいは水平走査期間の短い高精細の液晶表示 装置さらには垂直走査期間および水平走査期間を短くした高速駆動の液晶表示装 置に対して前記マルチ画素表示を容易に行うことが可能となる。
[0194] 上記の実施形態では、電気的に独立な CS幹線の数 (種類）が 4本のものと、 2本の ものを例示したが、本発明の Typelの構成を有する液晶表示装置における電気的に 独立な CS幹線の数 (種類）はこれらに限られず、 3本や 5本あるいは 6本以上であつ てもよい。但し、電気的に独立な CS幹線の数 Lは、偶数であることが好ましい。これ は、上述したように、電気的に独立な CS幹線が位相が互いに 180度異なる振動電 圧を供給する対 (すなわち、 Lが偶数）によって構成されていると、液晶容量を構成す る対向電極に流れる電流量を最小化することができるためである。
[0195] 以下に、電気的に独立な CS幹線の数 Lが 6の場合と Lが 8の場合について、 CS幹 線と、対応するゲートバスラインおよび CSバスラインとの関係を表 5および表 6示す。 また、 Lが偶数の場合、 CS幹線と、対応するゲートバスラインおよび CSバスラインと の関係は、 LZ2が奇数 (L = 2、 6、 10、 14· · ·)と、 LZ2が偶数 (L=4、 8、 12、 16 · • とに大別できる。 LZ2が奇数の場合の一般的な関係を表 5の後に示し、 LZ2が 偶数の場合の関係を L = 8の場合の表 6の後に示す。
[0196] [表 5]
Figure imgf000055_0001
電気的に独立な補助容量幹線の数 Lの 1 2が奇数であるとき、即ち L = 2 6, 10 , · · ·であるとき、行方向、列方向にマトリックス状に配置された複数の画素が構成す るある行を n行とし、任意の列の n行に属する画素が有する第 1副画素の補助容量対 向電極が接続された補助容量配線 CSBL— A—n、第 2副画素の補助容量対向電 極が接続された補助容量配線を CSBL— B—nで表し、 kを自然数 (0を含む）とする と
CSBL— _A_ _nH h (L/2) kが第 1補助容量幹線に接続され、
CSBL— _B_ — n - (L/2) kが第 2捕助容量幹線に接続され、
CSBL— _A_ _n- l· 1 + (L/2) kが第 3補助容量幹線に接続され、
CSBL— _B_ _n— -l+(L/2) kが第 4補助容量幹線に接続され、
CSBL— _A_ _n- l·2+ (L/2) kが第 5補助容量幹線に接続され、
CSBL _B_ -2+ (L/2) kが第 6補助容量幹線に接続され、
以下同様の接続関係を繰り返し、 CSBL_—A— _n+ (L/2) 2+ (L/2) *kが第 L 3補助容量幹線に接続され、
CSBL_ _B_ _n+ (L/2) 2+ (L/2) kが第 L 2補助容量幹線に接続され、
CSBL_ —A— _n+ (L/2) l + (L/2) kが第 L 1補助容量幹線に接続され、
CSBL_ _B_ _n+ (L/2) l + (L/2) kが第 L補助容量幹線に接続されるように 構成すればよい。
[¾6]
Figure imgf000056_0001
電気的に独立な補助容量幹線の数 Lの 1Z2が偶数であるとき、即ち L=4, 8， 12 , · · ·であるとき、行方向、列方向にマトリックス状に配置された複数の画素が構成す るある行を n行とし、任意の列の n行に属する画素が有する第 1副画素の補助容量対 向電極が接続された補助容量配線 CSBL— A—n、第 2副画素の補助容量対向電 極が接続された補助容量配線を CSBL_B_nで表し、 kを自然数 (0を含む）とする と、
CSBL— A— n+L'kおよび CSBL— B— n+ (L/2) +L'kが第 1補助容量幹線 に接続され、
CSBL— B— n+L'kおよび CSBL— A— n+ (L/2) +L'kが第 2補助容量幹線 に接続され、
CSBL— A— η+ 1+L'kおよび CSBL— B— n+ (LZ2) + 1+L'kが第 3補助容 量幹線に接続され、
CSBL— B— η+ 1+L'kおよび CSBL— A— n+ (LZ2) + 1+L'kが第 4補助容 量幹線に接続され、
CSBL— A— η+ 2+L'kおよび CSBL— B— n+ (L/2) + 2+L'kが第 5補助容 量幹線に接続され、
CSBL— B— η+ 2+L'kおよび CSBL— A— n+ (L/2) + 2+L'kが第 6補助容 量幹線に接続され、
CSBL— A— η+ 3+L'kおよび CSBL— B— n+ (L/2) + 3+L'kが第 7補助容 量幹線に接続されており、
CSBL— B— η+ 3+L'kおよび CSBL— A— n+ (L/2) + 3+L'kが第 8補助容 量幹線に接続され、
以下同様の接続関係を繰り返し、
CSBL— A— n+ (L/2)— 2+L'kおよび CSBL— B— n+L— 2+L'kが第 L— 3 補助容量幹線に接続され、
CSBL— B— n+ (L/2)—2+L'kおよび CSBL— A— n+L— 2+L'kが第 L— 2 補助容量幹線に接続され、
CSBL— A— n + (L/2)— 1 + L · kおよび CSBL— B—n +L— 1 +L'kが第 L— 1 補助容量幹線に接続されており、
CSBL— B— n+ (LZ2)—1+L'kおよび CSBL— A— n+L— 1+L'kが第 L補 助容量幹線に接続されればょ ヽ。
以上で説明したように、本発明によると、斜観測時の白浮特性を大幅に改善するマ ルチ画素方式の液晶表示装置を、大型の液晶表示装置、あるいは高精細の液晶表 示装置、さらには垂直走査期間および水平走査期間を短くした高速駆動の液晶表 示装置に容易に適用することが可能となる。なぜならば、 CSバスラインに振動電圧を 印加するマルチ画素方式の液晶表示装置を大型化すれば CSバスラインの負荷容 量あるいは負荷抵抗が増力 tlし CSバスライン電圧の波形が鈍ったり、また液晶表示装 置の高精細化、高速駆動化を行えば CSバスラインの振動周期が短くなるために波 形鈍りの影響が顕著になり、表示画面内で VLCaddの実効値の変化が顕著になるた め、表示ムラを発生する等の問題がある力 これらの問題は CSバスラインに印加する 振動電圧の周期を長くすることによって改善できるからである。
[0201] 特許文献 5に記載されている液晶表示装置では、隣接行の画素の隣接する副画素 に対応する CSバスラインを電気的に共通とし、かつ、電気的に独立な CS幹線を 2種 類とした場合では CSバスライン電圧の振動の周期は 1Hであったのに対し、本発明 の Typelの構成を有する液晶表示装置では隣接行の画素の隣接する副画素に対応 する CSバスラインを電気的に独立とし、かつ、電気的に独立な CS幹線を 2種類とし た場合に CSバスライン電圧の振動の周期を 2Hとし、電気的に独立な CS幹線を 4種 類とした場合では CSバスライン電圧の振動の周期を 4Hとすることができる。
[0202] 本発明の Typelの構成を有する液晶表示装置の構成あるいは駆動波形に基づけ ば、隣接行の画素の隣接する副画素に対応する CS幹線を電気的に独立とし、かつ 、電気的に独立な CS幹線の種類を L種類とすれば CSバスライン電圧の振動の周期 を水平走査期間の L倍 (LH)とすることができる。
[0203] 次に、本発明の Typellの構成を有する実施形態の液晶表示装置およびその駆動 方法を説明する。
[0204] 上述したように、本発明の Typelの構成を有する液晶表示装置は、電気的に独立 な補助容量対向電極の組の数 (電気的に独立な CS幹線の数)を Lとすることによつ て、補助容量対向電極に印加する振動電圧の振動周期を水平走査期間 Hの L倍と することを可能とした。これにより、補助容量対向電極配線の電気的負荷が大きな大 型高精細の液晶表示装置においても前記マルチ画素表示を行うことが可能となると いった効果が得られる。 [0205] し力しながら、列方向に隣接する 2つの画素（すなわち隣接する行に属する 2つの 画素）を構成する各副画素に補助容量対向電極を電気的に独立とする必要があつ た (例えば図 9参照)。即ち、 1画素あたり 2本の CSバスラインが必要となるために、画 素開口率が低下する。具体的には、例えば図 15 (a)に示すように、各副画素に対応 する CSバスラインを各副画素の中央を横切るように配置する構成を採用すると、列 方向に隣接する画素間からの光漏れを防止するために遮光層 BM1を設ける必要が ある。従って、 2本の CSバスラインおよび遮光層 BM1と重なる領域は、表示に寄与 できなくなり、画素開口率を低下させることになる。
[0206] これに対し、 Typellの構成を有する実施形態の液晶表示装置では、図 15 (b)に示 したように、列方向に隣接する 2つの画素の一方の副画素の補助容量対向電極と他 方の副画素（前記一方の副画素と前記他方の副画素は列方向に隣接する）の補助 容量対向電極とを共通の CSバスラインに接続し、この CSバスラインを列方向に隣接 する 2つの画素の間に配置することによって、 CSバスラインを遮光層としても機能さ せることにより、図 15 (a)の構成に比べて、 CSバスラインの本数を減らせる上に、別 途設ける必要であった遮光層 BM1を省略することにより、画素開口率を向上できると いう利点が得られる。
[0207] また、 Typelの構成を有する実施形態の液晶表示装置では、 CSバスラインに印加 する振動電圧の振動周期を水平走査期間の L倍とするためには、電気的に独立な C S幹線の数を L本とする必要があり、補助容量対向電極駆動電源も L個必要となる。 従って、 CSバスラインに印加する振動電圧の振動周期を任意に長周期にしょうとす る場合、それに応じて CS幹線の数、容量対向電極駆動電源の数が多数必要となる 。このように、 Typelの構成を有する実施形態の液晶表示装置において、 CSバスライ ンに印加する振動電圧を長周期化するためには、 CS幹線の数および容量対向電極 駆動電源を増大させる必要があることから、一定の制限を受ける。
[0208] これに対し、本発明の Typellの構成を有する実施形態の液晶表示装置において は、電気的に独立な CS幹線の数を L (Lは偶数)とするとき、振動電圧の振動の周期 を水平走査期間の 2 · K · L倍 (Kは正の整数）とすることができる。
[0209] このように、本発明の Typellの構成を有する実施形態の液晶表示装置は、 Typel の構成を有する実施形態の液晶表示装置よりも、大型，高精細の液晶表示装置にさ らに適している。
[0210] 以下、本発明の Typellの構成を有する具体的な実施形態を説明する。以下の説 明では、図 16Aおよび図 16Bに示した駆動状態を実現する液晶表示装置を例示す る。図 16Aおよび図 16Bは、それぞれ先に示した図 4Aおよび図 4Bに対応し、液晶 層に印加される電界の向きが互いに逆の駆動状態を示している。以下では、図 16A に示す駆動状態を実現するための構成を説明する。なお、図 16Bの示す駆動状態 を実現するためには、図 3Aおよび図 3Bを参照しながら説明したのと同様に、図 16A に示す駆動状態を実現するためにはソースバスラインに印加する電圧および各補助 容量電圧の極性を反転させればよ!ヽ。これにより画素の表示極性（図中「 +」或いは「 -」で表示)を反転しつつ、且つ第 1、第 2副画素の位置（図中「明」或いは「暗」で表 示）の位置を固定できる。但し、本発明はこれに限らずソースバスラインに印加する電 圧のみを反転させても良い。この場合、第 1、第 2副画素の位置（図中「明」或いは「 暗」で表示）の位置は画素の極性反転に伴って移動するため、前記固定の場合に発 生する中間階調表示時の色のにじみ等の問題を改善できる。
[0211] また、以下の実施形態の液晶表示装置は、図 15 (b)に示したように、列方向に隣 接する 2つの画素（n行目と n+ 1行目）の間に、 n行目の画素の副画素電極 18bと n + 1行目の副画素電極 18aとの間に、これら 2つの副画素電極にそれぞれ対応する 副画素の補助容量に補助容量対向電圧 (振動電圧)を供給する共通の CSバスライ ン CSBLが設けられた構成を備えており、この CSバスライン CSBI^¾行目の画素と n+ 1行目の画素との間を遮光する遮光層として機能する。 CSバスライン CSBLは、 絶縁膜を介して、一部が副画素電極 18aおよび 18bと重なるように配置されてもよい
[0212] また、以下に例示する実施形態の液晶表示装置は、何れも CSバスラインに印加す る振動電圧の振動周期を 1水平走査期間よりも長ぐ電気的に独立な CS幹線の数を L (Lは偶数)とするとき、振動電圧の振動の周期を水平走査期間の 2'K'L倍 は 正の整数）となっている。すなわち、本発明の Typelの構成を有する実施形態の液晶 表示装置においては振動電圧の振動の周期は L倍にしかならな力つたのに対し、本 発明の Typellの構成を有する実施形態の液晶表示装置においては、 2·Κ倍のファ クタだけ更に振動周期を長くすることが可能であり、し力も Κは電気的に独立な CS幹 線の数に依存しないという利点を有している。 Κは電気的に独立な個々の CS幹線と CSバスラインとの接続形態に依存して決まるパラメータであり、 CS幹線に対する接 続形態の 1周期を構成する連続した CSバスラインの内で共通の CS幹線に接続され た CSバスラインの数 (電気的に等価な CSバスラインの数)の 1Z2に対応する。
[0213] 本発明による液晶表示装置の面積階調表示 (マルチ画素駆動）は、画素を 2つの 副画素に分割し、各副画素に接続された補助容量に異なる振動電圧 (補助容量対 向電圧)を供給することによって、明副画素と暗副画素とを得る。明副画素は、例え ば、 TFTがオフとされた後の振動電圧の最初の変化が増大である場合に得られ、暗 副画素は、逆に、 TFTがオフとされた後の振動電圧の最初の変化が低下である場合 に得られる。従って、 TFTがオフされた後に振動電圧が増大されるべき副画素の CS バスラインを共通のある CS幹線に接続し、 TFTがオフされた後に振動電圧が低下さ れるべき副画素の CSバスラインを他の共通の CS幹線に接続すれば、 CS幹線の数 を減らすことができることになる。この CSバスラインの CS幹線に対する接続形態によ る長周期化の効果を示すパラメータが Κである。
[0214] Κを大きくするとそれだけ振動電圧を長周期化できるが、 Κは大き過ぎないことが好 ましい。理由を以下に説明する。
[0215] Κを大きくすると共通の CS幹線に接続された副画素の数が増えることになる。それ らは異なる TFTに接続されており、 TFTは異なるタイミング（1Hの倍数)でオフされる 。従って、共通の CS幹線に接続されたある副画素の TFTがオフされた後、その振動 電圧が最初に増大する（又は低下する）までの時間と、他の副画素の TFTがオフさ れた後、その振動電圧が最初に増大する (又は低下する)までの時間が異なることに なる。 Κが大きくなるほど、すなわち、共通の CS幹線に接続される CSバスラインの数 が大きくなるほど、この時間の差が大きくなり、ライン状の輝度むらとして視認されるお それがある。この輝度むらを発生させないためには、目安として、上記の時間差が走 查線の数 (画素行の数)の 5%以下とすることが好ましい。例えば、 XGAの場合には 、 768行の 5%以下とすると、上記時間差が 38Η以下となるように、 Κを設定すること が好ましい。なお、振動電圧の周期の下限値は、図 8等を参照しながら上述した波形 の鈍りによる輝度むらが生じないように設定する。例えば、 45型の XGAの場合、振 動周期が 12H以上であれば、波形鈍りによる問題は生じない。これらのことから、 45 型程度の液晶テレビに適用する場合、 Kを 1または 2として、 Lを 6、 8、 10、 12とし、 振動電圧の周期を 12H力も 48Hの範囲で設定すれば、輝度むらの無い高品位の表 示を得ることが出来る。なお、電気的に独立な CS幹線の数 Lは、振動電圧源 (補助 容量対向電極駆動電源)の数や、パネル上 (TFT基板上)の配線の引きまわしなどを 考慮して設定する。
[0216] 以下に、 K= lで、 L=4、 6、 8、 10、 12とした例および、 K= 2で、 L=4、 6とした例 を示し、本発明の Typellの構成を有する実施形態の液晶表示装置およびその駆動 方法を詳細に説明する。以下の説明では、先の実施形態の説明との重複を避けるた めに CSバスラインと CS幹線との接続形態を中心に説明する。
[0217] [K= 1、L=4、振動周期： 8H]
Typellの構成を有する実施形態の液晶表示装置のマトリックス構成 (CSバスライン の接続形態）を図 17に、この液晶表示装置の駆動に用いられる信号の波形を図 18 に示す。また、図 17の接続形態を表 7に示す。図 17のマトリックス構成に対して、図 1 8のタイミングで CSバスラインに振動電圧を印加することで、図 15Aに示した駆動状 態が実現される。
[0218] 図 17によれば各 CSバスラインは図の左右端の各々 4本の CS幹線の何れかに接 続されている。よって電気的に独立な CSバスラインの数は 4であり、 L=4となる。さら に図 17によれば、 CSバスラインと CS幹線の接続形態に一定の規則があり、その規 則は図中の CSバスライン 8本毎の周期性を持っていることが解る。よって、 K= l ( = 8Z (2L) )となっている。
[0219] [表 7] =4, K= 1
Figure imgf000063_0001
但し n = 1， 9, 17, ■■■
[0220] 表 7力ら、図 17に示す CSバスラインは、任意の pについて
CSBL— ( p )B, ( p+ 1 )A
と
CSBL— ( p+ 5 )B, ( p+ 6 )A
との関係を満足するタイプ（ α型）
或いは
CSBL— ( p+ 1 )B, ( p+ 2 )A
と
CSBL— ( p+ 4 )B, ( p+ 5 )A
との関係を満足するタイプ（ i8型）
の 2種類が存在していることがわかる。すなわち、 Miaおよび M3aの CS幹線に接続 されている CSバスラインは α型であり、 M2aおよび M4aの CS幹線に接続されている
CSバスラインは 13型である。
[0221] 接続形態の 1周期を構成する連続する 8本の CSバスラインは、 4本の α型（Miaに 接続された 2本と M3aに接続された 2本）、と 4本の β型（M2aに接続された 2本と Μ4 aに接続された 2本）とで構成されて！、る。
[0222] これを、前述のパラメータ L、 Kを用いて示せば、任意の pにつ!/、て
CSBL— ( ρ + 2· (Κ-1) )Β, ( ρ + 2·(Κ-1)+1 )Α
と CSBL_( p + 2-(K-l)+K-L+l )B, ( p + 2- (K- 1) +K-L + 2 )A 或いは、
CSBL— ( ρ + 2·(Κ-1)+1 )B, ( ρ + 2·(Κ— 1)+2 と
CSBL— ( p + 2-(K-l)+K-L )B, ( p + 2- (K- 1) +K-L+ 1 )A の何れかで表される CSバスラインの組を電気的に等価にすれば良いことがわかる。 但し pは p = l, 3, 5, ···もしくは p = 2, 4, '"である。この条件を導入する理由は α 型と j8型との両方に属する CSバスラインは存在しないためである。
[0223] 尚、図 18によれば、このときの CSバスラインに印加される振動電圧の振動周期は 8
H、即ち水平走査期間 Hの 2'K'L倍となっていることがわ力る。
[0224] [K=l、 L = 6、振動の周期： 12H]
次に、電気的に独立な CS幹線の数が 6本の場合の接続形態を図 19に、そのとき の駆動波形を図 20に示す。また、図 19の接続形態を表 8に示す。
[0225] 図 20によれば各 CSバスラインは図の左右端の各々 6本の CS幹線の何れかに接 続されている。よって電気的に独立な CSバスラインの数は 6であり、 L = 6となる。
[0226] さらに図 19によれば、 CSバスラインと CS幹線の接続形態に一定の規則があり、そ の規則は図中の CSバスライン 12本毎の周期性を持っている。よって、 K=l( = 12
Z(2L))となっている。
[0227] [表 8]
=6, K = 1
Figure imgf000065_0001
但し n = 1, 13, 25,…
[0228] 表 8から、図 19に示す CSバスラインの接続は、
CSBL— ( p )B, ( p+ 1 )A
と
CSBL— ( p+ 7 )B, ( p+ 8 )A
或いは
CSBL— ( p+ 1 )B, ( p+ 2 )A
と
CSBL— ( p+ 6 )B, ( p+ 7 )A
但し、 p=l, 3, 5, ···もしくは p = 2, 4, ·· の組が電気的に等し 、CSバスラインとなって 、る事がわかる。
[0229] これを、前述のパラメータ L, Kを用いて示せば、任意の pにつ!/、て、
CSBL— ( ρ + 2· (Κ-1) )Β, ( ρ + 2·(Κ-1)+1 と
CSBL— ( p + 2-(K-l)+K-L+l )B, ( ρ + 2· (K- 1) +K-L + 2 )A 或いは、
CSBL— ( ρ + 2·(Κ-1)+1 )B, ( ρ + 2·(Κ— 1)+2 と CSBL ( p + 2-(K-l)+K-L )B, ( ρ + 2· (K— 1) +K-L+ 1 )A の何れかで表される csバスラインの組を電気的に等価にすれば良いことがわ力る。 但し pは p = l, 3, 5, · · ·もしくは p = 0, 2, 4， —である。
[0230] 尚、図 20によれば、このときの CSバスラインに印加される振動電圧の振動周期は 1
2H、即ち水平走査期間の 2 'K'L倍となっていることがわかる。
[0231] [1^= 1、 1^ = 8、振動の周期：1611]
次に、電気的に独立な CSバスラインの数が 8本の場合の接続形態を図 21に、その ときの駆動波形を図 22に示す。また、図 21の接続形態を表 9に示す。
[0232] 図 21によれば各 CSバスラインは図の左端の 8本の CS幹線の何れかに接続されて いる。よって電気的に独立な CSバスラインの数は 8であり、 L=8となる。
[0233] さらに図 21によれば、 CSバスラインと CS幹線の接続形態に一定の規則があり、そ の規則は図中の CSバスライン 16本毎の周期性を持っている。よって、 K= l ( = 16
Z(2L) )となっている。
[0234] [表 9]
Figure imgf000066_0001
但し n二 1 , 17, 33, [0235] 表 9から、図 21に示す CSバスラインの接続は、
CSBL— ( p )B, ( p+ 1 )A
と
CSBL— ( p+ 9 )B, ( p+10 )A
或いは
CSBL— ( p+ 1 )B, ( p+ 2 )A
と
CSBL— ( p+ 8 )B, ( p+ 9 )A
但し、 p = l, 3, 5, …もしくは p = 0, 2, 4, ···
の組が電気的に等し 、CSバスラインとなって 、る事がわかる。
[0236] これを、前述のパラメータ L, Kを用いて示せば、任意の pについて、 CSBL— ( p
+ 2· (K-l) )Β, ( ρ + 2·(Κ-1)+1 )Α
と
CSBL— ( p + 2-(K-l)+K-L+l )Β, ( ρ + 2· (Κ- 1) +K-L + 2 )Α 或いは、
CSBL— ( ρ + 2·(Κ-1)+1 )Β, ( ρ + 2·(Κ— 1)+2 と
CSBL— ( p + 2-(K-l)+K-L )Β, ( ρ + 2· (Κ— 1) +K-L+ 1 )Α の何れかで表される CSバスラインの組を電気的に等価にすれば良いことがわかる。 但し ρは ρ = 1, 3, 5, ···もしくは ρ = 0, 2, 4, "'である。
[0237] 尚、図 22によれば、このときの CSバスラインに印加される振動電圧の振動周期は 1
6Η、即ち水平走査期間の 2'K'L倍となっていることがわ力る。
[0238] [K= 1、 L= 10、振動の周期： 20H]
次に、電気的に独立な CSバスラインの数が 10本の場合の接続形態を図 23に、そ のときの駆動波形を図 24に示す。また、図 23の接続形態を表 10に示す。
[0239] 図 23によれば各 CSバスラインは図の左右端の各々 10本の CS幹線の何れかに接 続されている。よって電気的に独立な CSバスラインの数は 10であり、 L=10となる。 さらに図 23によれば、 CSバスラインと CS幹線の接続形態に一定の規則があり、その 規則は図中の CSバスライン 20本毎の周期性を持っている。よって、 K=1( = 20Z( 2L))となっている。
[表 10]
L= 10, K = 1
Figure imgf000068_0001
但し n = 1, 21， 41, ■■■ 表 10から、図 23に示す CSバスラインの接続は、
CSBL一（ p )B, ( p+ 1 )A
と
CSBL一（ p+ 11 )B, ( p+ 12 )A
或いは
CSBL一（ p+ 1 )B, ( p+ 2 )A
と
CSBL一（ p + 10 )B, ( p + 11 )A 但し、 p = l, 3, 5, ···もしくは p = 0, 2, 4, ···
の組が電気的に等し 、CSバスラインとなって 、る事がわかる。
[0242] これを、前述のパラメータ L, Kを用いて示せば、任意の pにつ!/、て、
CSBL— ( Ρ + 2· (K-1) )Β, ( ρ + 2·(Κ-1)+1 )Α
と
CSBL— ( p + 2-(K-l)+K-L+l )B, ( ρ + 2· (K- 1) +K-L + 2 )A 或いは、
CSBL— ( ρ + 2·(Κ-1)+1 )B, ( ρ + 2·(Κ— 1)+2 と
CSBL— ( p + 2-(K-l)+K-L )B, ( ρ + 2· (K— 1) +K-L+ 1 )A の何れかで表される CSバスラインの組を電気的に等価にすれば良いことがわかる。 但し pは p = l, 3, 5, ···もしくは p = 0, 2, 4, "'である。
[0243] 尚、図 24によれば、このときの CSバスラインに印加される振動電圧の振動周期は 2
OH、即ち水平走査期間の 2'K'L倍となっていることがわ力る。
[0244] [K= 1、 L = 12、振動の周期： 24H]
次に、電気的に独立な CSバスラインの数が 12本の場合の接続形態を図 25に、そ のときの駆動波形を図 26に示す。また、図 25の接続形態を表 11に示す。
[0245] 図 25によれば各 CSバスラインは図の左端の 12本の CS幹線の何れかに接続され ている。よって電気的に独立な CSバスラインの数は 12であり、 L=12となる。さらに 図 25によれば、 CSバスラインと CS幹線の接続形態に一定の規則があり、その規則 は図中の CSバスライン 24本毎の周期性を持って!/、る。よって、 K= 1 ( = 24/ (2L) ) となっている。
[0246] [表 11] し = 12, K = 1
Figure imgf000070_0001
但し n = 1, 25, 49, '■■
表 11から、図 25に示す CSバスラインの接続は、
CSBL— ( p )B, ( p+ 1 )A
と
CSBL— ( p+ 13 )B, ( p+14 )A
或いは
CSBL— ( p+ 1 )B, ( p+ 2 )A
と
CSBL— ( p + 12 )B, ( p + 13 )A
但し、 p=l, 3, 5, ···もしくは p = 0, 2, 4, ···の組が電気的に等 し 、csバスラインとなって 、る事がわかる。
[0248] これを、前述のパラメータ L, Kを用いて示せば、任意の pにつ!/、て、
CSBL— ( Ρ + 2· (K-1) )Β, ( ρ + 2·(Κ-1)+1 )Α
と
CSBL— ( p + 2-(K-l)+K-L+l )B, ( ρ + 2· (K- 1) +K-L + 2 )A 或いは、
CSBL— ( ρ + 2·(Κ-1)+1 )B, ( ρ + 2·(Κ— 1)+2 と
CSBL— ( p + 2-(K-l)+K-L )B, ( ρ + 2· (K— 1) +K-L+ 1 )A の何れかで表される CSバスラインの組を電気的に等価にすれば良いことがわかる。 但し pは p = l, 3, 5, ···もしくは p = 0, 2, 4, "'である。
[0249] 尚、図 26によれば、このときの CSバスラインに印加される振動電圧の振動周期は 2
4H、即ち水平走査期間の 2'K'L倍となっていることがわ力る。
[0250] 以上の説明では、いずれもパラメータ K= 1の場合であった。次に、ノラメータ Κの 値が 2となる場合について説明する。
[0251] [K=2、 L=4、振動の周期： 16H]
ノ ラメータ Kの値が 2で、電気的に独立な CSバスラインの数力 本の場合の接続形 態を図 27に、そのときの駆動波形を図 28に示す。また、図 27の接続形態を表 12に 示す。
[0252] 図 27によれば各 CSバスラインは図の左右端の各々 4本の CS幹線の何れかに接 続されている。よって電気的に独立な CSバスラインの数は 4であり、 L=4となる。さら に図 27によれば、 CSバスラインと CS幹線の接続形態に一定の規則があり、その規 則は図中の CSバスライン 16本毎の周期性を持って!/、る。よって、 K= 2 ( = 16Z (2L ；))となっている。
[0253] [表 12] =4, K = 2
Figure imgf000072_0001
[旦し n二 1, 17, 33, 表 12力も、図 27に示す CSバスラインの接続は、
CSBL p )B， ( p+ 1 )A、
CSBL p + 2 )B, ( p+ 3 )A
と
CSBL p + 9 )B, ( p+ 10 )A、
CSBL p+ 11 )B， ( p + 12 )A
或いは
CSBL p+ 1 )B, ( p+ 2 )A、
CSBL p + 3 )B, ( p+ 4 )A
と
CSBL p+ 8 )B, ( p+ 9 )A、
CSBL p + 10 )B， ( p + 11 )A
し、 p = l, 3, 5, ···もしくは p = 0, 2, 4, の組が電気的に等し 、csバスラインとなって 、る事がわかる。
これを、前述のパラメータ L, Kを用いて示せば、任意の pについて、
CSBL_ .( P卜 2· (1- 1) )Β, ( ρ + 2·(1- -D+1 )Α、
CSBL_ .( P卜 2· (κ- - 1) )Β, ( ρ + 2·(Κ -D+1 )Α
CSBL_ .( P卜 2· (1- D- fK-L+1 )Β, ( p + 2-(l-l)+K-LH -2
CSBL_ .( P卜 2· (κ- - 1) +K-L+1 )Β, ( p + 2-(K-l)+K-L + 2 いは、
CSBL_ .( P卜 2· (1- D- 1 )Β, ( ρ + 2· (l-D+2 )Α、
CSBL_ .( P卜 2· (κ- - 1) +1 )Β, ( ρ + 2· (K-D+2 と
CSBL_ .( P卜 2· (1- D- fK-L )Β, ( ρ + 2-(l-l)+K-L+l )A、
CSBL ( P卜 2· (κ- - 1) +K-L )Β, ( ρ— -2-(K-l)+K-L+l )A の何れかで表される csバスラインの組を電気的に等価にすれば良いことがわかる。 但し pは p = l, 3, 5, ···もしくは p = 0, 2, 4, "'である。
[0256] 尚、図 28によれば、このときの CSバスラインに印加される振動電圧の振動周期は、
16H、即ち水平走査期間の 2 · K · L倍となって!/、ることがわ力る。
[0257] [K=2、 L = 6、振動の周期： 24H]
ノラメータ Kの値が 2で、電気的に独立な CSバスラインの数が 6本の場合の接続形 態を図 29に、そのときの駆動波形を図 30に示す。また、図 29の接続形態を表 13に 示す。
[0258] 図 29によれば各 CSバスラインは図の左右端の各々 6本の CS幹線の何れかに接 続されている。よって電気的に独立な CSバスラインの数は 6であり、 L = 6である。さら に図 29によれば、 CSバスラインと CS幹線の接続形態に一定の規則があり、その規 則は 24本毎の周期性を持って!/、る。よって、 K= 2 ( = 24/ (2L) )となって!/、る。
[0259] [表 13] し = 6， K= 2
Figure imgf000074_0001
但し n = 1, 25, 49,… 表 13から、図 29に示す CSバスラインの接続は、
CSBL— ( p )B, ( p+ 1 )A、
CSBL— ( p + 2 )B, ( p+ 3 )A
と
CSBL— ( p + 13 )B， ( p+ 14 )A、
CSBL— ( p+ 15 )B, ( p+16 )A
或いは
CSBL— ( p+ 1 )B, ( p+ 2 )A、 CSBL— ( p + 3 )B, ( p+ 4 )A
と
CSBL— ( p+ 12 )B, ( p+ 13 )A、
CSBL— ( p + 14 )B, ( p + 15 )A
但し、 p=l, 3, 5, …もしくは p = 0, 2, 4, ···
の組が電気的に等し 、CSバスラインとなって 、る事がわかる。
これを、前述のパラメータ L, Kを用いて示せば、任意の pにつ!/、て
CSBL— .( P卜 2· (1- 1) )Β, ( ρ + 2· (1- -D+1 )Α
CSBL— .( P卜 2· (κ- - 1) )Β, ( ρ + 2· (Κ -D+1 )Α、
CSBL— .( P卜 2· (1- D- fK-L+1 )Β, ( p + 2- (l-l)+K-LH -2
CSBL— .( P卜 2· (κ- - 1) +K-L+1 )Β, ( p + 2- (K-l)+K-L + 2 いは、
CSBL— .( P卜 2· (1- D- 1 )Β, ( ρ + 2· (l-D+2 )Α、
CSBL— .( P卜 2· (κ- - 1) +1 )Β, ( ρ + 2· (K-D+2 と
CSBL— .( P卜 2· (1- D- fK-L )Β, ( ρ + 2- (l-l)+K-L+l )A、
CSBL ( P卜 2· (κ- - 1) +K-L )Β, ( ρ— -2- (K-l)+K-L+l )A の何れかで表される csバスラインの組を電気的に等価にすれば良いことがわかる。 但し pは p = l, 3, 5, ···もしくは p = 0, 2, 4, "'である。
[0262] 尚、図 30によれば、このときの CSバスラインに印加される振動電圧の振動周期は 2
4H、即ち水平走査期間の 2'K'L倍となっていることがわ力る。
[0263] 上記の実施形態では、パラメータ K及び Lに関して、 K=lのときの L=4, 6, 8, 10
, 12及び K=2のときの L = 4, 6の場合について述べた力 本発明の Typellの構成 を有する実施形態はこれに限定されな 、。
[0264] Kの値は正の整数、即ち K=l, 2, 3, 4, 5, 6, 7, 8, 9, .··であればよぐ Lの値 は偶数、良口ち L = 2, 4, 6, 8, 10, 12, 14, 16, 18, ···であればよく、且つ K及び L は前記それぞれの範囲力も独立に設定することが出来る。
[0265] この場合の CS幹線と CSバスラインの接続については前述の規則に従えばよい。 即ち、前記パラメータ K、 Lの値がそれぞれ K、 Lのとき（K=K, L = L)、同一の幹 線に接続される CSバスライン、即ち、電気的に等価の CSバスラインを
CSBL_ ( P卜 2· (1- 1) )Β, ( Ρ卜 2· (1- 1)- l·l )Α、
CSBL_ ( P卜 2· (2- 1) )Β, ( Ρ卜 2· (2- 1)- —1 )Α、
CSBL ( P卜 2· (3— 1) )Β, ( Ρ卜 2· (3— 1)- —1 )Α、
CSBL_ .( P卜 2· (κ- -1) )Β, ( Ρ_ — 2·(Κ -D + 1 )Α
CSBL—乂 P卜 2· (1- D- —ΚΉ - 1 )Β, ( ρ + 2· (1-D- fK- 'L -2 )A、
CSBL—乂 P卜 2· (2- D- - 1 )Β, ( ρ + 2· (2-1)- fK- 'L -2 )A、
CSBL X P卜 2· (3— D- - 1 )Β, ( ρ + 2· (3-1)- fK- 'L -2 )A、
CSBL— ( p + 2-(K-l)+K-L+l )B, ( p + 2- (3- 1) +K-L+2 )A 或いは
CSBL— .( P卜 2· (1- D- hl )Β, ( ρ-ト 2· (1-D+2 )Α、
CSBL— .( P卜 2· (2- D- hi )Β, ( ρ-ト 2· (2-D+2 )Α、
CSBL— .( P卜 2· (3- D- hi )Β, ( ρ-ト 2· (3-D+2 )Α、
CSBL— .( P卜 2· (κ- -D- 1 )Β, ( ρ- 2· •(K-D+2 と
CSBL— .( P卜 2· (1- D- —κ' •L )Β, ( - 2·(1— 1)斗 K-L^ 1 )A、
CSBL— .( P卜 2· (2- D- —κ' •L )Β, ( Ρ4 - 2·(2— 1)斗 K-L^ 1 )A、
CSBL ( P卜 2· (3- D- —κ' •L )Β, ( Ρ4 - 2·(3— 1)斗 K-L^ 1 )A、 CSBL— ( p + 2- (K- l) +K-L ) B, ( ρ + 2· (K— 1) +K-L+ 1 )A とすれば良い。但し pは p= l, 3, 5, · · ·もしくは p = 0, 2, 4, " 'である。
[0267] 更に、前記パラメータ K、 Lの値がそれぞれ K、 Lのとき（K=K, L = L)、 CSバスラ インに印加する振動電圧の振動の周期は水平走査時間の 2'K'L倍とすれば良い。
[0268] 尚、ここまでの説明では隣接の絵素の第 1副画素と第 2副画素の CSバスラインは共 通であった力 無論それぞれの副画素に対応する電気的に等価な 2本以上の CSバ スラインに分割してもよい。
[0269] 上述したように、 Typeほたは Typellの構成を有する実施形態の液晶表示装置は 、 CSバスライン (補助容量配線）に印加する振動電圧の振動周期を長くすることがで きるので、特に大型あるいは高精細の液晶表示パネルに上記特許文献 5に記載され ている面積階調表示技術を好適に適用することができる。さらに、 Typellの構成を有 する液晶表示装置では、列方向に隣接する画素の副画素に対して共通の CSバスラ インカも振動電圧を供給することが可能となる。従って、 CSバスラインを列方向の隣 接する画素間に配置することによって、遮光層（ブラックマトリクス: BM)として兼用す ることができるので、 Typelの構成を有する実施形態の液晶表示装置よりも CSバスラ インの本数を減らせる上に、 Typelの液晶表示装置では別途設ける必要であった遮 光層を省略することにより、画素開口率を向上できるという利点が得られる。
[0270] 図 31 (a)、 (b)および（c)に Typelの 3つの代表的な構成 Typel— 1、 Typel— 2お よび Typel— 3を示し、図 32 (a)、（b)および（c)に Typellの 3つの代表的な構成 Ty pell— 1、 Typell— 2および Typell— 3を示す。これらの図において、ゲートバスライ ンを Gで示し、ゲートバスラインの番号を 001、 002などの数字で示す。画素（「ドット」 とも言う）行はゲートバスライン Gに対応付けられ、ゲートバスラインの番号 (001など） は、画素行の番号も示す。一方、画素列は a、 bおよび cで示す。従って、第 1行の画 素は、 1 a、 1 b、 Ι— c· · ·と表記し、第 1列の画素は、 1 a、 2— a、 3 &· · ·と表 記する。
[0271] また、 CSバスラインは、その種類、即ち接続されて!、る CS幹線に応じて示す。すな わち、 CS1と付した CSバスラインは第 1の CS幹線 CS1に接続されており、 CS2と付 した CSバスラインは第 2の CS幹線 CS2に接続されている。図 31および図 32に示し た 6つの構成は!、ずれも 10種類の CS幹線（すなわち CS電圧）を有しており、図中の 上から順に CS1〜CS10に接続された CSバスラインが巡回的に配置されている。
[0272] 各画素は 2つの副画素を有しており、副画素毎に設けられている補助容量の補助 容量対向電極に接続されて 、る CSバスラインの番号が若!、方の副画素を Aで示し、 他方を Bで示す。例えば、図 31の第 1行の画素 1— aは、 CS幹線 CS1に接続された 補助容量を有する副画素 1 a— Aと、 CS幹線 CS2に接続された補助容量を有する 副画素 1 a— Bとを有している。また、各画素が有する 2つの副画素の内、喑副画素 にハッチングを付している。 図 31および図 32に示した 6つの構成例はいずれも上 述したように 1H1ドット反転駆動にぉ 、てフリッカーが観察されな 、配列となって!/、る
[0273] 上述したように、 Typelおよび Typellの液晶表示装置のように、複数の電気的に独 立な CS幹線を設けて、補助容量対向電極に印加する振動電圧の振動の周期を長く する構成とすると、振動電圧の波形鈍りが抑制されるが、別の要因で表示品位が低 下することがある。その理由を以下に説明する。
[0274] 表示品位が低下する理由は、 CSバスラインに供給する振動電圧 (CS電圧)の周期 と垂直走査期間との不整合に起因しているので、まず、垂直走査期間について説明 する。以下の説明では、簡単のために、垂直走査期間 =フレーム期間として説明す る。
[0275] 表示装置に入力される映像信号の垂直走査期間 (V— Total)は、映像を表示する 有効表示期間 (V— Disp)と、映像を表示しない垂直帰線期間 (V— Blank)とからな つており、映像を表示する有効表示期間は液晶パネルの表示エリア（有効な画素の 行数）により決定されるが、垂直帰線期間は信号処理のための期間であるため、必ず しも一定ではなぐ例えばテレビ受像機を製造するセットメーカによって異なる。例え ば、表示エリアの画素行数が 768行である場合 (XGA)、有効表示期間は 768 X水 平走査期間（H)であり（768Hと表記する）で一定であるが、垂直帰線期間を 35Hと して垂直走査期間（V— Total)を 803Hとする場合もあれば、垂直帰線期間を 36H として垂直走査期間 (V— Total)を 804Hとする場合もある。さらには、 1垂直走査期 間毎に垂直帰線期間を奇数と偶数 (例えば 803Hと 804H)とする場合すらある。
[0276] CS電圧はフレーム期間（=垂直帰線期間 +有効表示期間）の間、振幅を繰り返し ているが、垂直帰線期間が不確定であるため、振幅周期の途中で次のフレーム期間 が始まってしまい、 1フレーム目の信号処理と 2フレーム目の信号処理のつながりの 部分で CS電圧の振幅周期が乱れることがあった。例えば、図 33Aに示す Typelおよ び図 33Bに示す Typellの!ヽずれの場合にお!、ても、 1フレーム目と 2フレーム目との つながり部分で CS電圧の波形の周期が乱れている。これを映像で見ると、明るい画 素行と暗い画素行が周期的に現れ、表示品位を著しく低下させることが判った。例え ば、図 34に示すように、 5画素行ごと、すなわち 10本の CSバスライン（10相の CS幹 線)毎に、暗 Z明が周期的に見られる。また、図 38に示す Typellの液晶表示装置に おいては、 10画素行毎に暗 Z明が周期的に見られる。
[0277] この現象について具体的に説明する。
[0278] 垂直走査期間 V— Total=803H、有効表示期間 V— Disp = 768H、垂直帰線期 間 V—Blank= 35H、 CS電圧が 10種類（「10相」ということもある）で 5H毎に第 1電 圧レベル（ここでは Highレベル）、第 2電圧レベル（ここでは Lowレベル）が切り替る 場合で、 1Hドット反転でフレーム反転している液晶表示装置を例にする。この液晶 表示装置の等価回路と CS幹線との接続図を図 35Aおよび図 35Bに示す。また、 CS 電圧とゲート電圧 (ゲートバスラインの電圧、ゲート信号とも言う）とのタイミングの関係 を図 36に示す。
[0279] 図 35Aおよび図 35Bに示す接続形態は、図 31 (a)に示した Typel— 1に対応し、 第 1画素行の副画素 1 a— A, 1 -b-A, 1 c Α· · ·と第 6画素行の副画素 6— a -A, 6-b-A, 6—。ー八' ' .はじ3幹線じ31に接続されてぉり、第1画素行の副画 素 1— a— B, 1 -b-B, 1— c— Β· · ·と第 6画素行の副画素 6— a— B, 6— b— B, 6 — c— Β· · ·は CS幹線 CS2に接続されており、第 2画素行の副画素 2— a—A, 2—b -A, 2— c—Α· · ·と第 7画素行の副画素 7— a— A, 7— b— A, 7— c— Α· · ·は CS 幹線 CS3に接続されている。
[0280] 図 36に示すように、第 1画素行にデータが書き込まれ、第 1画素行のゲートバスライ ンに接続された TFTがオフされた後、 CS電圧の最初の電圧レベルの切り替り（ここで は第 2電圧レベル力 第 1電圧レベルへの電圧上昇）が起こり、その後 5H毎に第 1電 圧レベルと第 2電圧レベルとの切り替えが続く（振動の周期は 10H、デューティー比 は 1 : 1)。同様に、第 2画素行、第 3画素行…と、それぞれ対応するゲートバスライン に接続された TFTがオフされた後、それぞれ対応する CS電圧が上昇または降下し た後、 5H毎に第 1電圧レベルと第 2電圧レベルとの切り替えが続く。
[0281] あるフレームにおいて、 TFTがオフされた後（例えば、 TFTがオフされた時点から 1 H後）の最初の CS電圧の切り替りが第 2電圧レベル力 第 1電圧レベルへの切り替 わりであった場合 (上昇）、次のフレームでは極性が反転するため（フレーム反転駆動 )、先のフレームの時と同じタイミング (例えば TFTがオフされた時点から 1H)で、 TF Tがオフされた後の最初の CS電圧の切り替りは第 1電圧レベル力ゝら第 2電圧レベル へとなる（降下)。 CS電圧は 5H毎に第 1電圧レベルと第 2電圧レベルへと切り替るた め、第 1電圧レベル 5H +第 2電圧レベル 5H= 10Hを 1周期とすると、 V- Total =8 03Hの場合は 80周期 + 3Hとなり、フレーム内の最初の CS電圧の切り替りが第 2電 圧レベル力ゝら第 1電圧レベルである場合、最後（803H後）は第 1電圧レベルで終了 する。次のフレームは第 1電圧レベル力も第 2電圧レベルの切り替りであるため、前の フレーム力 続けて第 1電圧レベル力 第 2電圧レベルへと切り替る力 このとき、 CS 電圧の 5H毎の切り替りが崩れて、図 37に示すように、第 2電圧レベル： 5H、第 1電 圧レベル： 3H、第 2電圧レベル： 5Hとなる。
[0282] ここで、第 1画素行（G : 001)の副画素（1— a— A, 1— b— A, 1— c— Α· · ·)およ び第 6画素行（G : 006)の副画素（6— a— A, 6— b— A, 6— c— Α· · · )は同じ CS幹 線 CS1に接続されており、第 1画素行の副画素 1— a— A, 1 -c-A,…は、第 1画 素行の TFTがオフされた後の最初の CS電圧の変化が第 2電圧レベル力ゝら第 1電圧 レベルへの切り替り（上昇)であるため、明るくなる。一方、第 6画素行の画素も同じ C S幹線 CS1に接続されており、第 6画素行の TFTがオフされた後の最初の CS電圧 の変化が第 1電圧レベル力 第 2電圧レベルへの切り替り（降下)であるため、第 6画 素行の副画素 6— a— A, 6-c-A, · · ·は明るくなる（図 37)。
[0283] このとき、第 1画素行の副画素 1 a— A, 1— c Aは CS1の振動電圧の第 2電圧 レベル力も第 1電圧レベルの切替え（上昇）を利用して明るい副画素となるのに対し、 第 6画素行の副画素 6— a— A, 6— c Aは第 1電圧レベルから第 2電圧レベルへの 切替え（降下)を利用して明る 、副画素となる。
[0284] 従って、 V— Total=803Hの場合、ある 1フレーム内の第 1画素行の副画素 1 a
-A, 1— c— Α· · ·と第 6画素行の副画素 6— a— A, 6— c— A, · · ·に印加される電 圧の実効値（図 37中のハッチング部の面積)を比較すると、第 6画素行の副画素 6— a-A, 6— c A, · · ·の方力 濃い斜線部の面積（幅 2H : 5H— 3H)に相当する分 だけ、副画素 l— a—A, 1 -c-A, · · ·よりも大きい。すなわち、副画素 6 a—A, 6 -c-A, …の方が、輝度が高くなる。
[0285] このように、第 1, 6, 11, 16, 21, 26と 5画素行毎に同一の CS幹線に接続して!/ヽ ても、第 6, 16, 26画素行の明副画素は第 1, 11, 21画素行の明副画素よりも明るく なる。これは明畐 IJ画素に接続されている CS幹線（CS1, CS3, CS5, CS7, CS9)す ベてに言えることであるため、映像を見たときには図 34に示したように、第 1画素行か ら第 5画素行は暗ぐ第 6画素行力 第 10画素行は明るぐ第 11画素行力 第 15画 素行は暗くと、 5画素行毎に明暗のスジとなって見える。なお、ここでは、表示への寄 与は明副画素の方が暗副画素よりも大きいので、明副画素について説明し、喑副画 素についての説明は省略した。
[0286] 次に、別の実例について述べる。
[0287] 例えば、 V— Total=803H、 V— Disp = 768H、 V— Blank= 35H、 CSが 10相 で 10H毎に第 1電圧レベルと第 2電圧レベルとが切り替る場合で、 1Hドット反転でフ レーム反転している液晶表示装置を例にする。この液晶表示装置の等価回路と CS 幹線との接続図を図 39A〜図 39Cに示す。
[0288] 図 39A〜図 39Cに示す接続形態は、図 32 (&)に示した丁 611—1に対応し、 第 1画素行の副画素 l— a—A, 1 -b-A, l— c—Α· · ·と第 11画素行の副画素 11 a-B, 11 -b-B, 11— c— Β· · ·と第 12画素行の畐 ij画素 12— a— A, 12— b— A, 12— c— A · · ·は CS幹線 CS 1に接続されており、第 1画素行の副画素 1— a— B, 1 -b-B, 1— c— Β· · ·と第 2画素行の副画素 2— a— A, 2— b— A, 2— c— Α· · ·と 第 10画素行の副画素 10— a— B, 10-b-B, ΙΟ— c— B· · ·と第 11画素行の副画 素 11— a— A, 11 -b-A, 11— c— A…は CS幹線 CS2に接続されており、第 2画 素行の副画素 2— a— B, 2-b-B, 2— c— B' · ·と第 3画素行の副画素 3— a—A, 3 -b-A, 3— c— Α· · ·と第 13画素行の畐 ij画素 13— a— B, 13— b B, 13— c— Β· · ·と第 14画素行の副画素 14— a— A, 14-b-A, 14— c— Α· · ·は CS幹線 CS3に 接続されている。
[0289] 図 40に示すように、第 1画素行のデータが書き込まれ、第 1画素行のゲートバスライ ンに接続された TFTがオフされた後、 CS電圧の最初の電圧レベルの切り替り（ここで は第 2電圧レベル力も第 1電圧レベルへの電圧上昇）が起こり、その後 10H毎に第 1 電圧レベルと第 2電圧レベルとの切り替りが続く（振動の周期は 20H、デューティー 比は 1 : 1)。同様に、第 2画素行、第 3画素行と、それぞれ対応するゲートバスライン に接続された TFTがオフされた後、それぞれ対応する CS電圧が上昇または降下し た後、 10H毎に第 1電圧レベルと第 2電圧レベルとの切り替えが続く。
[0290] あるフレームにおいて、 TFTがオフされた後（例えば、 TFTがオフされた時点から 2 H後）の最初の CS電圧の切り替りが第 2電圧レベル力 第 1電圧レベルへの切り替 わりであった場合 (上昇）、次のフレームでは極性が反転するため（フレーム反転駆動 )、先のフレームの時と同じタイミング (例えば、 TFTがオフされた時点から 2H)で、 T FTがオフされた後の最初の CS電圧の切り替りは第 1電圧レベル力ゝら第 2電圧レベル へとなる（降下)。 CS電圧は 10H毎に第 1電圧レベルと第 2電圧レベルと切り替るた め、第 1電圧レベル 10H +第 2電圧レベル 10H = 20Hを 1周期とすると、 V- Total = 803の場合は 40周期 + 3Hとなり、フレーム内の最初の CS電圧の切り替りが第 2 電圧レベルから第 1電圧レベルである場合、最後（803H後）は第 1電圧レベルで終 了する。次のフレームは第 1電圧レベル力も第 2電圧レベルの切り替りであるため、前 フレーム力 続けて第 1電圧レベル力 第 2電圧レベルと切り替る力 このとき、 CS電 圧の 10H毎の切り替りが崩れて、図 41〖こ示すよう〖こ、第 2電圧レベル： 10H、第 1電 圧レベル： 3H、第 2電圧レベル： 10Hとなる。
[0291] ここで、第 1画素行（G : 001)の副画素（l— a—A, l—b—A, 1—。ー八' ' と第1 1画素行（G : 011)の副画素（11 a— B, 11 b— B, 11— c— Β· · · )と第 12画素 行（G : 012)の副画素（12— a—A, 12—b—A, 12— c— Α· · · )が同じ CS幹線 CS1 に接続されており（図 38および図 39A〜図 39C参照）、第 1画素行の副画素 1— a— A, 1 -c-A, · · ·の TFTがオフされた後の最初の CS電圧の変化が第 2電圧レベル から第 1電圧レベルへ切り替り（上昇)であるため、明るくなる。第 11画素行の副画素 と第 12画素行の副画素も同じ CS幹線 CS 1に接続されており、第 12画素行の TFT がオフされた後の最初の CS電圧の変化が第 1電圧レベル力ゝら第 2電圧レベルへの 切り替り（降下)であるため、第 12画素行の副画素 12— a— A, 12-c-A, · · ·は明 るくなり、第 11画素行の副画素 11— a— B, 11 -c-B, · · ·は暗くなる。
[0292] このとき、第 1画素行の画素 1— a— A, 1— c— Aは CS1の振動電圧の第 2電圧レ ベル力 第 1電圧レベルの切替え（上昇）を利用して明るい副画素となるのに対して、 第 12画素行の副画素 12— a— A, 12- c Aは第 1電圧レベルから第 2電圧レベル の切り替え（降下)を利用して明るい副画素となる。
[0293] 従って、 V— Total=803Hの場合、ある 1フレーム内の第 1画素行の副画素 1 a
-A, 1 -c-A, · · ·と第 12画素行の副画素 12— a— A, 12-c-A, · · ·に印加さ れる電圧の実効値（図 41C中のハッチング部の面積)を比較すると、第 12画素行の 畐 IJ画素 12— a— A, 12-c-A, · · ·の方力 濃い斜線部の面積（幅 7H= 10H— 3 H)に相当する分だけ、副画素 1 a— A, 1 -c-A,…よりも大きい。すなわち、副 画素 12— a— A, 12-c-A, · · ·の方力 輝度が高くなる。
[0294] このように、第 1, 12, 21, 32, 41, 52と約 10画素行毎に同一の CS幹線に接続し ていても、第 12, 32, 52画素行の明副画素は第 1, 21, 31画素行の明副画素よりも 明るくなる。これはすべての CS幹線に言えることであるため、映像を見たときには図 3 8に示したように、第 1画素行力も第 10画素行は暗ぐ第 11画素行力も第 20画素行 は明るぐ第 21画素行力も第 30画素行は暗くと、 10画素行毎に明暗のスジとなって 見える。なお、ここでは、表示への寄与は明副画素の方が暗副画素よりも大きいので 、明副画素について説明し、暗副画素についての説明は省略した。
[0295] なお、図 41Cにおいて、第 1画素行、第 3画素行、第 5画素行、第 7画素行' · ·と、 第 2画素行、第 4画素行、第 6画素行、第 8画素行' · ·でも、副画素への印加電圧の 実効値は、図中の横縞部（幅 1H)の分だけ輝度が異なることとなるが、この明暗は 1 画素行毎に生じるため、全体の表示としては非常に認識され難いので、問題とならな い。
[0296] 以下に説明する実施形態の液晶表示装置およびその駆動方法は、上記の問題を 解決することができる。
[0297] 以下の実施形態の液晶表示装置は、複数の CSバスライン (CS幹線)のそれぞれ が供給する CS電圧は、入力映像信号の 1垂直走査期間 (V— Total)内に、第 1波形 を有する第 1期間 (A)と、第 2波形を有する第 2期間 (B)とを有し、第 1期間と第 2期 間との和が垂直走査期間と等しく（V— Total=A+B)、第 1波形は、第 1電圧レベル と第 2電圧レベルとの間を水平走査期間 (H)の 2以上の整数倍の第 1周期 (P )で振
A
動する波形であり、第 2波形は、連続する 20以下の所定数の垂直走査期間毎に CS 電圧の実効値が、所定の一定値をとるように設定されている。例えば 10相の CS幹線 で 10種類の CS電圧を供給する場合、全ての CS電圧の実効値が所定の一定値とな るように設定する。
[0298] 上述したスジが見える原因の説明から理解されるように、同じ CS幹線に接続された 異なる画素行に接続された補助容量対向電圧の実効値が所定の一定値となるように 構成すれば、スジは発生しない。ここで、有効表示期間（V— Disp)においては、 CS 電圧は一定周期で第 1電圧レベルと第 2電圧レベルとの間で振幅を行う必要がある 力 映像を表示しない垂直帰線期間 (V— Blank)では一定周期で第 1電圧レベルと 第 2電圧レベルとの間で振幅を行う必要はなぐ連続する 20以下の所定数の垂直走 查期間毎に CS電圧の実効値が所定の一定値をとれば、表示画面全体が均一となる 。上記所定数が 20を超えると CS電圧の実効値を所定の一定値とした効果が十分に 得られず (時間平均効果が得られず)、スジが視認される恐れがある。
[0299] なお、上記第 1期間は有効表示期間に対応付けられ、上記第 2期間は垂直帰線期 間に対応付けられるが、それぞれ位相は一致せず、期間の長さも正確には一致しな い（一致する必要がない)。上述したように、本明細書において、垂直走査期間は、あ る走査線が選択され次にその走査線が選択されるまでの期間と定義した。すなわち、 あるゲートバスラインに印加されるゲート電圧がハイレベルになる時間間隔が垂直走 查期間である。一方、 CS電圧は対応するゲートバスラインに接続された TFTがオフ とされた後所定の時間（例えば 0Hから 2Hの時間）が経過した後で、第 1電圧レベル 力 第 2電圧レベルへ、または第 2電圧レベル力 第 1電圧レベルへと所定の変化（ 上昇または降下)をした後、第 1電圧レベルと第 2電圧レベルとの切り替りが続く。す なわち、当該 TFTがオンとされた時には既に第 1周期（P )で振動する波形となって
A
いる必要があるので、位相 (期間の開始点）はその分だけ垂直走査期間の開始点か らずれることになる。これらのことは後に具体例を示して詳細に説明する。
[0300] また、 20以下の所定数の連続する垂直走査期間内で一定となる補助容量対向電 圧の実効値の所定値は、例えば、第 1波形の第 1電圧レベルと第 2電圧レベルとの平 均値または実効値と等しく設定されるが、これと一致する必要はなぐ第 2波形の平均 値または実効値と一致する必要もない。また、第 1波形は振動波であるが、第 2波形 は振動波であっても、振動波でなくてもよい。また、第 2波形が振動波の場合であつ ても、その電圧レベル（第 3電圧レベルと第 4電圧レベル）は、第 1波形の電圧レベル (第 1電圧レベルおよび第 2電圧レベル)と一致する必要もない。しかし、第 1波形お よび第 2波形のいずれもが第 1電圧レベルと第 2電圧レベルとの間で振動する波形で 、デューティーが 1： 1の矩形波を選択すると駆動回路を簡単にできる利点が得られる 。振動波形としては矩形波の他に、正弦波、三角波などの波形でもよい。また、第 2 波形が振動波で無い場合は、第 1電圧レベル、第 2電圧レベルに加え、それとは異 なる第 5電圧レベル力もなる波形を用いる。
[0301] CS電圧の実効値が所定の一定値となる期間は、 4以下とすることが好ましい。同じ CS幹線力 供給される、異なる画素行の補助容量対向電極の電圧の実効値が異な る原因は、上述したように、垂直走査期間が CS電圧の振動の周期の整数倍とならな いからであり、また、垂直走査期間の内の垂直帰線期間が不確定であることによる。 垂直帰線期間は不確定ではあるものの、 4垂直走査期間（4フレーム期間）あれば、 現在利用されているほぼ全ての駆動方法において、 CS電圧の実効値を所定の一定 値とすることができる。例えば、垂直帰線期間を垂直走査期間毎に水平走査期間の 奇数倍と偶数倍とに切り替える駆動方法においても、垂直帰線期間を切り替える周 期（2垂直走査期間）の倍の期間 (4垂直走査期間)あれば実効値を所定の一定値に することができる。垂直帰線期間が水平走査期間の奇数倍または偶数倍に固定され ている場合には、 2垂直走査期間あれば、実効値を所定の一定値にすることができる [0302] 第 1波形の振動の周期（第 1周期 P )は、水平走査期間 (H)の 2以上の整数倍であ
A
り、電気的に独立な CS幹線の数を L本 (Lは偶数）とし、 Typelの構成を採用すると、 水平走査期間の L倍 (L'H)とできる。また、 Typellの構成を採用すると、水平走査 期間の 2 'K'L倍 (Kは正の整数）とできる。このとき、第 1電圧レベルにある期間と第 2 電圧レベルにある期間とは互いに等しく設定されることが好ましい。
[0303] また、垂直走査期間の内で CS電圧が第 1波形をとる第 1期間以外の期間、すなわ ち第 2波形をとる第 2期間が水平走査期間の偶数倍の場合、第 2期間において、第 2 波形が第 1電圧レベルにある期間と第 2電圧レベルにある期間とを互いに等しくすれ ば、各第 2波形の実効値を第 1電圧レベルと第 2電圧レベルとの平均値で一定にす ることができる。これは、フレーム反転駆動の場合でもフレーム反転駆動を行わない 場合でもよい。
[0304] フレーム反転駆動を行う場合で、第 2期間が水平走査期間の奇数倍のとき、ある垂 直走査期間の第 2期間において、第 1電圧レベルにある期間は第 2電圧レベルにあ る期間よりも 1水平走査期間分だけ短ぐ当該垂直走査期間の次の垂直走査期間の 第 2期間においても、第 1電圧レベルにある期間を第 2電圧レベルにある期間よりも 1 水平走査期間分だけ短くすることによって、連続する 2つの垂直走査期間における第 2波形の実効値を一定の値にすることができる。
[0305] また、フレーム反転駆動を行う場合、第 1期間を第 1周期の半整数 (整数 + 1Z2) 倍に設定すればよい。
[0306] 例えば、表示領域が N行の画素行で構成されており、有効表示期間 (V— Disp)が 水平走査期間の N倍 (Ν·Η)であるとき、第 1周期を Pとすると、第 1期間 (Α)が、 A
A
= [lnt{ (N -H-P /2) /Ρ } + 1/2] · Ρ +M - Pの関係（但し、 Int (χ)は任意の
A A A A
実数 xの整数部分を意味するものとし、 Mは 0以上の整数)を満足するように設定する
[0307] あるいは、垂直走査期間（V— Total)が水平走査期間の Q倍 (Q 'H)であるとき（Q は正の整数)、第 1周期を Pとすると、第 1期間 (A)が、 A=〔Int{ (Q 'H— P /2) /
A A
Ρ } + 1/2] · Ρの関係（但し、 Int (X)は任意の実数 Xの整数部分を意味するものと する）を満足するように設定してもよ 、。
[0308] あるいは、垂直走査期間（V— Total)が水平走査期間の Q倍 (Q 'H)であるとき（Q は正の整数)、第 1周期を Pとすると、第 1期間 (A)が、 A=〔Int{ (Q 'H— 3 · Ρ /2)
A A
ZP } + 1/2] · Ρの関係（但し、 Int (x)は任意の実数 Xの整数部分を意味するもの
A A
とする）を満足するように設定してもよ 、。
[0309] 第 1期間を上記のいずれに設定するかは、 CSバスラインの接続形態 (Typelまたは Typell)に依存して適宜選択できる。上述したように、第 1周期 Pは Typelの場合に
A
は L 'Hとなり、 Typellの場合には 2 'K'L'Hとなる。従って、それぞれの液晶表示装 置の画素行の数 Nおよび補助容量幹線の数 Lに応じて、有効表示期間 (V— Disp) および Zまたは垂直走査期間 (V— Total)に基づいて、上記式を用いて第 1期間 (A )および第 2期間 (B)を決定すればよい。なお、第 2期間 (B)は垂直走査期間 (V— T otal)力も第 1期間 (A)を減算することによって求められる。
[0310] 第 2期間における CS電圧の波形、すなわち第 2波形は、第 3電圧レベルと第 4電圧 レベルとの間を振動する波形として、第 3電圧レベルと第 4電圧レベルとの平均値が 第 1波形の第 1電圧レベルと第 2電圧レベルとの平均値と等しく設定することが好まし ぐ第 3電圧レベルを第 1電圧レベルと等しく設定し、第 4電圧レベルを第 2電圧レべ ルと等しく設定することが、回路を簡単にする上で最も好ましい。
[0311] このとき、 BZHが偶数の場合には、第 3電圧レベルにある期間と、第 4電圧レベル にある期間とが互いに等しくなる波形とする。 BZHが奇数の場合には、ある垂直走 查期間においては、第 3電圧レベルにある期間は第 4電圧レベルにある期間よりも 1 水平走査期間分だけ短ぐ当該垂直走査期間の次の垂直走査期間の第 2期間にお いても、第 3電圧レベルにある期間は第 4電圧レベルにある期間よりも 1水平走査期 間分だけ短く設定する。
[0312] なお、垂直走査期間 (V— Total)が水平走査期間の何倍であるかは、すなわち、 上記 Qの値は、例えば、第 1行目のゲートバスラインのゲート電圧 (第 1ゲートスタート パルス）がハイレベルにされてから、次に第 1行目のゲートバスラインのゲート電圧が ハイレベルにされるまでの期間にゲート電圧がハイレベルとされる回数をカウントする ことにより求められる。このとき、 2フレーム前の映像信号に対して Qを求めることが好 まし 、。これから表示しょうとして 、る現フレームの映像信号につ 、て Qを求めるため には、フレームメモリが必要となるので、回路が複雑ィ匕しコストが上昇する。また、 1フ レーム前の映像信号に対して Qを求めると、前述したように、偶数フレームと奇数フレ ームとで垂直帰線期間が異なる場合に対応できな 、。 2フレーム前の映像信号に対 して Qを求めれば、フレームメモリを設ける必要が無ぐまた、現在使われている殆ど の垂直帰線期間の設定方法に対応できる。
[0313] 以下に、具体的な例を示して本実施形態の液晶表示装置およびその駆動方法をさ らに詳細に説明する。
[0314] (実施形態 1)
Typelの液晶表示装置の駆動方法の例を 42A〜図 42Dを参照しながら説明する。 ここで例示する液晶表示装置は、例えば図 31 (a)に示した Typel— 1の液晶表示装 置である。
[0315] ここでは、 V-Total=803H, V— Blank= 35H, V— Disp = 768Hの映像信号 を、 10相の CS電圧を使用し、 CS電圧の第 1波形 (第 1期間）が 10Hの振幅周期（第 1周期 P )で第 1電圧レベルと第 2電圧レベルとの間で振幅する場合で、 1Hドット反
A
転でフレーム反転駆動をする場合についての例を示す。図 42Aは、第 1行目のゲー トバスライン (G： 001)および第 766行目のゲートバスライン（G： 766)に印加されるゲ ート電圧、および CS電圧ならびに画素の印加される電圧 (但し、明副画素に印加さ れる電圧のみ記載）を示している。図 42B〜図 42Dでは、ゲート電圧を省略し、 CS 電圧ならびに画素の印加される電圧のみ示して！/ヽる。
[0316] 第 1の画素行の画素へ表示信号電圧が書き込まれた後 (TFTがオフされた後）、第 1画素行に接続された CSバスライン CS1の CS電圧（以下、 CS電圧もそれぞれ対応 する CS幹線と同じ参照符号で示す) CS1は、第 2電圧レベル力も第 1電圧レベルへ 変化する。この同じ CS電圧 CS1は、上記電圧レベルが変化する 5H以上前から第 2 電圧レベルにあり、上記電圧レベルが変化した後は、 5H毎に第 1電圧レベル力ゝら第 2電圧レベル、第 2電圧レベルから第 1電圧レベルと変化を繰り返す (第 1波形)。す なわち、 CS電圧の第 1波形の開始時点 (第 1期間の開始時点）は、対応する画素行 のゲートバスラインの TFTがオフとされる時点よりも、第 1波形の周期（第 1周期 P )の 半分に相当する時間以上早くなるように設定されている。これは以下の実施形態 2か ら 8についても同じである。
[0317] ここで、 TFTがオフとされた後の最初の CS電圧の変化よりも 5H以上前力 第 2電 圧レベルにある理由を説明する。本実施形態では、多相の独立した CS電圧を使用 することで、 CS電圧レベルが変化する時間（振動周期）を長くし、そのことによって各 画素行に対して信号なまりのない、同等の CS電圧を供給している。同じ CS幹線に 接続された画素行のそれぞれに対して同等の CS電圧を供給するために、 TFTがォ フとされた後の最初の CS電圧の変化の前にも 5H以上 (第 1周期 Pの半分以上）の
A
時間を確保している。
[0318] この CS幹線 CS1に接続されている最終の有効画素行は、第 766行目の G : 766に よって選択される画素行であり、この第 766画素行の画素に表示信号電圧が書き込 まれた後、 CS電圧が第 1電圧レベルから第 2電圧レベルに切り替れば、次は再び第 1画素行の画素に次フレームの表示信号電圧を書き込むまでの 38H (第 1電圧レべ ルと第 2電圧レベルとを均等に割り当てる期間:第 2期間または B期間）は、 5H毎 (振 動周期が 10H)に電圧レベルが切り替る必要は無い。但し、 CS電圧の電圧レベルを 全画素行で揃えるために、次フレームで第 1画素行の画素に表示信号電圧が書き込 まれて、その後 CS電圧が第 1電圧レベル力ゝら第 2電圧レベルへ切り替る 5H前から、 CS電圧は第 1電圧レベルになっている必要がある。
[0319] 従って、図 42A〜図 42Dに示すように、 CS電圧 CS1は、第 1画素行の表示信号電 圧が画素に書き込まれた後に第 2電圧レベル力 第 1電圧レベルに切り替る 5H前か ら第 2電圧レベルにあって、その後 5H毎に第 1電圧レベルと第 2電圧レベルとの間で 切り替り、第 766画素行への書き込みが終了後、第 1画素行に次フレームの表示信 号電圧が書き込まれるまでに少なくとも 1回、第 2電圧レベル力ゝら第 1電圧レベルに切 り替る。
[0320] 更に、 5H毎の切替えを 765Hの期間（第 1期間）に亘つて行った残りの 38H ( = 80 3H— 765H :第 2期間）は、第 1電圧レベルにある期間と第 2電圧レベルにある期間 が同じになる波形 (第 2波形)とする。 38Hの期間（第 2期間）は第 1電圧レベルと第 2 電圧レベルの期間が等しければ良ぐ周期については特に限定されず、図 42Aに記 載したように、例えば、第 1電圧レベルおよび第 2電圧レベルをそれぞれ 19Hとしても よいし、図 42Bに記載したように、第 1電圧レベルおよび第 2電圧レベルが 5H続く部 分と、 1H毎に切り替わる部分とを組み合わせてもよいし、図 42Cに記載したように、 1 H以下で切り替わる振動波形でも構わない。また、第 1電圧レベルと、第 2電圧レべ ルとは異なる第 5電圧レベル力も成る波形であってもよい。
[0321] 以上のような CS電圧を入力することにより、図 34に示したスジは発生せず、良好な 表示特性を得ることができる。
[0322] なお、図 42A〜図 42Dに示した例では、 V— Total=803Hとしたが、 V— Total= 809H (V— Blank=44H)の場合には、 765H振動期間（第 1期間）が終わった後の 第 2波形を、例えば、第 1電圧レベルの期間と第 2電圧レベルの期間が 22Hずっとす ればよい。
[0323] 本実施形態では、第 2期間が水平走査期間 Hの偶数倍 (38Hまたは 44H)である ので、 CS電圧の第 2波形の実効値を 1垂直走査期間内に所定の一定値 (ここでは、 第 1電圧レベルと第 2電圧レベルとの平均値)をとるように設定することができる。なお 、第 1期間は 765Hであり、 CS電圧の第 1波形の実効値は、第 1電圧レベルと第 2電 圧レベルとの平均値に一致しないが一定値をとるので、 1垂直走査期間の全体にお いて CS電圧の実効値は一定値をとる。従って、図 34に示したようなスジが視認され ることが防止される。
[0324] (実施形態 2)
Typelの液晶表示装置の駆動方法の他の例を図 43および図 44を参照しながら説 明する。ここで例示する液晶表示装置は、例えば、図 31 (a)に示した Typel— 1の液 晶表示装置である。
[0325] ここでは、 V-Total=804H, V— Blank= 36H, V— Disp = 768Hの映像信号 を、 10相の CS電圧を使用し、 CS電圧の第 1波形 (第 1期間）が 10Hの振幅周期（第 1周期 P )で第 1電圧レベルと第 2電圧レベルとの間で振幅する場合で、 1Hドット反
A
転でフレーム反転駆動をする場合についての例を示す。
[0326] CS電圧の波形は実施形態 1とほぼ同じである力 V— Totalが 1H増えることで、第 1期間は 765Hと変わらないが、第 2期間が 1H分増加し 39Hとなる。第 2期間は 39H なので、第 1電圧レベルと第 2電圧レベルとに均等に割り当てるとそれぞれの期間は 19. 5Hとなる。 0. 5Hを割り振ることは信号処理上困難であり、回路が高価となるた め、 19Hと 20Hとに割り振ることとなる。このとき、図 43に示すように、常に 19H、 20 Hの順に割り振ると、同一の CS幹線 CS1に接続されている画素行のうち、常に 19H の期間明るい画素行 (第 1、 11、 21 · · ·画素行)と常に 20Hの期間明るい画素行 (第 6、 · · ·、 756、 766画素行）とにわかれ、画素の印加電圧でみると、斜線部の分だけ 印加される電圧の差が生じ、輝度差となって、図 34に示すような明暗のスジとなる。
[0327] このように第 2期間が水平走査期間 Hの奇数倍のときは、図 44に示すように、あるフ レームで第 1電圧レベルの期間を 19H、第 2電圧レベルの期間を 20Hの順に設定し 、次のフレームでは第 2電圧レベルの期間を 20H、第 1電圧レベルの期間を 19Hに 設定する。すなわち、連続する 2つのフレームのいずれにおいても第 1電圧レベルに ある期間を第 2電圧レベルにある期間よりも 1Hだけ短くする。そうすると、あるフレー ムでは第 1, 11, 21 · · ·画素行よりも、第 6、 - - - 756, 766画素行の方が明るくなるが 、次のフレームでは第 1, 11, 21 · · ·画素行の方力 第 6、 - - - 756, 766画素行よりも 明るくなり、連続する 2フレームで考えると、第 1, 6, 11, 16、 · " 756、 761、 766画 素行で輝度レベルがそろい、スジは解消される。
[0328] 本実施形態では、第 2期間が水平走査期間 Hの奇数倍 (39H)であり、 CS電圧の 第 2波形の実効値を 1垂直走査期間内に所定の一定値にすることが困難なので、連 続する 2つの垂直走査期間毎に所定の一定値にするように設定している。もちろん、 連続する 2以上のフレーム期間毎に実効値が一定値となるように設定してもよいが、 2 0以上のフレーム期間に亘ると実効値を一致させる効果が十分に得られない恐れが あり、なるべく短い期間で実効値を一定にすることが好ましぐ 4フレーム期間以下で あることが好ましぐこの例の場合は 2フレーム期間が最短期間であり、最も好ましい。
[0329] 実施形態 1の液晶表示装置では、第 2期間が水平走査期間の偶数倍であるので、 1垂直走査期間毎に第 2波形の実効値を所定の一定値にすることができるが、本実 施形態のように 2以上の連続する垂直走査期間毎に所定値と一致させるようにしても よい。
[0330] (実施形態 3) Typelの液晶表示装置の駆動方法のさらに他の例を図 45A〜図 45Bを参照しな 力 説明する。ここで例示する液晶表示装置は、例えば、図 31 (a)に示した Typel— 1の液晶表示装置である。
[0331] ここでは、 V-Total=804H, V— Blank= 36H, V— Disp = 768Hの映像信号 と、 V— Total=803H, V— Blank= 35H, V— Disp = 768Hの映像信号とが 1フレ ーム毎に交互となった映像信号を、 10相の CS電圧を使用し、 CS電圧の第 1波形（ 第 1期間）が 10Hの振幅周期（第 1周期 P )で第 1電圧レベルと第 2電圧レベルとの
A
間で振幅する場合で、 1Hドット反転でフレーム反転駆動をする場合につ ヽての例を 示す。
[0332] CS電圧の波形は、先の実施形態とほぼ同じである力 V— Totalが 804Hのとき、 第 1期間は 765Hであり、第 2期間は 39Hとなる。第 2期間を第 1電圧レベルと第 2電 圧レベルとに均等に割り当てるとそれぞれ 19. 5Hとなる。実施形態 2について説明し たように、 0. 5Hを割り振ることは信号処理上困難であり、回路が高価となるため、 19 Hと 20Hに割り振ることとなる。一方、 V— Totalが 803Hのときは、第 1期間は変わら ないが、第 2期間が 38Hであるため、例えば 19Hずつ均等に割り振ることができる。
[0333] このとき、あるフレームが、図 45Aに示すように、 V—Total=804Hであった場合に 、第 2期間の CS電圧 (第 2波形）は、第 1電圧レベルの期間を 19H、第 2電圧レベル の期間を 20Hとし、次のフレームでは V—Total=803Hとなるので、第 2波形を第 2 電圧レベルの期間および第 1電圧レベルの期間のいずれも 19Hとする。その次のフ レームではまた V—Total=804Hであるため、第 2波形は、第 1電圧レベルの期間 を 20H、第 2電圧レベルの期間を 19Hとする。更に次のフレームでは再び V— Total = 803Hとなるため、第 2波形は、第 2電圧レベルの期間を 19H、第 1電圧レベルの 期間を 19Hとする。
[0334] このように、第 2期間の長さが垂直走査期間毎に交互に水平走査期間の偶数倍と 奇数倍とになる場合は、連続する 4フレームの期間毎に CS電圧の第 2波形の実効値 を所定の一定値にすることによって、スジは解消され、良好な表示特性を得ることが できる。もちろん、第 2波形の実効値を所定の一定値にするフレーム期間を 4を超え るフレーム期間とすることもできるし、第 2波形も上記の波形に限られない。例えば図 45Bに示すように、第 2波形を第 1電圧レベルおよび第 2電圧レベルが 1H毎に切り 替わる波形にしてもよい。
[0335] (実施形態 4)
Typellの液晶表示装置の駆動方法の例を図 46A〜図 46Dを参照しながら説明す る。ここで例示する液晶表示装置は、例えば、図 32 (a)に示した Typell— 1の液晶 表示装置である。
[0336] ここでは、 V-Total=804H, V— Blank= 36H, V— Disp = 768Hの映像信号 を、 10相の CS電圧を使用し、 CS電圧の第 1波形 (第 1期間）が 20Hの振幅周期（第 1周期 P )で第 1電圧レベルと第 2電圧レベルとの間で振幅する場合で、 1Hドット反
A
転でフレーム反転駆動をする場合についての例を示す。
[0337] 第 1画素行の画素へ表示信号電圧が書き込まれた後 (TFTがオフされた後）、第 1 画素行に接続された CSバスライン CS1の CS電圧（CS1)は、第 2電圧レベル力も第 1電圧レベルへ変化する。この同じ CS電圧 CS1は、上記電圧レベルが変化する 10
H以上前力も第 2電圧レベルにあり、上記電圧レベルが変化した後は、 10H毎に第 1電圧レベルから第 2電圧レベル、第 2電圧レベルから第 1電圧レベルと変化を繰り 返す。
[0338] ここで、電圧レベルが変化する 10H以上 (振動周期の半分以上)前力も第 2電圧レ ベルにあるのは、実施形態について説明したように、同じ CS幹線に接続された画素 行のそれぞれに対して同等の CS電圧を供給するためである。
[0339] この CS幹線 CS 1に接続されて!ヽる最終の有効画素行は、第 761行目の G： 761に よって選択される画素行であり、この第 761画素行の画素へ表示信号電圧が書き込 まれた後、第 2電圧レベル力ゝら第 1電圧レベルに切り替れば、次は再び第 1画素行の 画素に次フレームの表示信号電圧を書き込むまでの 44H (第 2期間）は、 10H毎 (振 動周期が 20H)に電圧レベルが切り替る必要は無い。但し、 CS電圧の電圧レベルを 全画素行で揃える必要があるために、次フレームで第 1画素行の画素に表示信号電 圧が書き込まれて、その後 CS電圧が第 1電圧レベル力ゝら第 2電圧レベルへ切り替る 10H前力ら、 CS電圧は第 1電圧レベルになって!/、る必要がある。
[0340] 従って、図 46Aに示すように、 CS電圧 CS1は、第 1画素行の表示信号電圧が画素 に書き込まれた後に第 2電圧レベル力も第 1電圧レベルに切り替る 10H前力も第 2電 圧レベルにあって、その後 10H毎に第 1電圧レベルと第 2電圧レベルとの間で切り替 り、第 761画素行への書き込み後、第 1画素行に次フレームの表示信号電圧が書き 込まれるまでに少なくとも 1回、第 2電圧レベル力ゝら第 1電圧レベルに切り替る。
[0341] 更に、 10H毎の切替えを 770Hの期間（第 1期間）に亘つて行った残りの 34H ( = 8 04H— 770H :第 2期間）は、第 1電圧レベルにある期間と第 2電圧レベルにある期間 が同じになる波形 (第 2波形)とする。 34Hの期間（第 2期間）は第 1電圧レベルと第 2 電圧レベルの期間が等しければ良ぐ周期については特に限定されないので、図 46 Aに記載したように、例えば、第 1電圧レベルおよび第 2電圧レベルをそれぞれ 17H としてもよいし、さらに、図 46Cに示すように、第 1電圧レベルおよび第 2電圧レベル 力 S1H毎に切り替わるようにしてもよいし、 1H以下で切り替わる振動波形でも構わな い。また、図 46Dに示すように、第 1電圧レベルと、第 2電圧レベルとは異なる第 5電 圧レベルから成る波形であってもよ!/、。
[0342] 以上のような CS電圧を入力することにより、図 38に示したスジは発生せず、良好な 表示特性を得ることができる。
[0343] なお、図 46A〜図 46Dに示した例では、 V— Total=804Hとしたが、 V— Total= 810H (V— Blank=40H)の場合には、 770H振動期間（第 1期間）が終わった後の 第 2波形を、例えば、第 1電圧レベルの期間と第 2電圧レベルの期間が 20Hずっとす ればよい。
[0344] 本実施形態では、実施形態 1の液晶表示装置と同様、第 2期間が水平走査期間 H の偶数倍であるので、 CS電圧の第 2波形の実効値を 1垂直走査期間内に所定の一 定値 (ここでは第 1電圧レベルと第 2電圧レベルとの平均値)をとるように設定すること ができる。また、第 1期間は 770Hであり、 CS電圧の第 1波形の実効値も、第 1電圧レ ベルと第 2電圧レベルとの平均値に一致する。
[0345] (実施形態 5)
Typellの液晶表示装置の駆動方法の他の例を図 47A〜図 47Dおよび図 48を参 照しながら説明する。ここで例示する液晶表示装置は、例えば、図 32 (a)に示した T ypell— 1の液晶表示装置である。 [0346] ここでは、 V-Total=803H, V— Blank= 35H, V— Disp = 768Hの映像信号 を、 10相の CS電圧を使用し、 CS電圧の第 1波形 (第 1期間）が 20Hの振幅周期（第 1周期 P )で第 1電圧レベルと第 2電圧レベルとの間で振幅する場合で、 1Hドット反
A
転でフレーム反転駆動をする場合についての例を示す。
[0347] CS電圧の波形は実施形態 4とほぼ同じである力 V— Totalが 1H減ることで、第 1 期間は 770Hと変わらないが、第 2期間が 1H減り 33Hとなる。第 2期間は 33Hなので 、第 1電圧レベルと第 2電圧レベルとに均等に割り当てるとそれぞれの期間は 16. 5 Hとなる。 0. 5Hを割り振ることは信号処理上困難であり、回路が高価となるため、 17 Hと 16Hに割り振ることとなる。このとき、図 47Bに示すように、常に 16H、 17Hの順 に割り振ると、同一の CS幹線 CS1に接続されている画素行のうち、常に 16Hの期間 明るい画素行 (第 1、 21、 41 · · ·画素行)と常に 17Hの期間明るい画素行 (第 12、 32 , 52· · '画素行）とにわかれ、画素の印加電圧でみると、斜線部の分だけ印加される 電圧の差が生じ、輝度差となって、図 38に示すような明暗のスジとなる。このとき、図 47Cにおいて、第 1、第 3、第 5、第 7、第 9画素行と第 2、第 4、第 6、第 8、第 10画素 行でも図中の横縞部（幅 1H)の分だけ印加電圧の差があるが、これらは 1画素行毎 の明暗となるため、表示品位にはほとんど影響を与えない。しかし、第 1電圧レベルと 第 2電圧レベルとを均等に割り当てる第 2期間の割り振りの影響は 10画素行毎に見 られるため、表示上明らかに確認可能な明暗のムラとなる。
[0348] よって、第 1電圧レベルと第 2電圧レベルとを均等に割り当てる第 2期間が奇数の場 合は、図 48に示すように、あるフレームで第 1電圧レベルを 16H、第 2電圧レベルを 1 7Hの順に割り振った場合、次のフレームでは第 2電圧レベルを 17H、第 1電圧レべ ルを 16Hと割り振る。すなわち、連続する 2つのフレームのいずれにおいても第 1電 圧レベルにある期間を第 2電圧レベルにある期間よりも 1Hだけ短くする。そうすると、 あるフレームでは第 1, 21, 41 · · ·画素行よりも、第 12、 32、 52· · ·画素行の方が明 るくなる力 次のフレームでは第 1, 21, 41 · · ·画素行の方力 第 12、 32、 52、 · · ·画 素行よりも明るくなり、連続する 2フレームで考えると、第 1、 12、 21、 32、 41、 52· · · 画素行で輝度レベルがそろい、スジは解消される。なお、図 47Dに示すように、第 2 波形を第 1電圧レベルおよび第 2電圧レベルが 1H毎に切り替わる波形にしてもよい [0349] 本実施形態では、第 2期間が水平走査期間 Hの奇数倍 (33H)であり、 CS電圧の 第 2波形の実効値を 1垂直走査期間内に所定の一定値にすることが困難なので、連 続する 2つの垂直走査期間毎に所定の一定値にするように設定している。もちろん、 連続する 2以上のフレーム期間毎に実効値が一定値となるように設定してもよいが、 2 0以上のフレーム期間に亘ると実効値を一致させる効果が十分に得られない恐れが あり、なるべく短い期間で実効値を一定にすることが好ましぐ 4フレーム期間以下で あることが好ましぐこの例の場合は 2フレーム期間が最短期間であり、最も好ましい。
[0350] 実施形態 4の液晶表示装置では、第 2期間が水平走査期間の偶数倍であるので、 1垂直走査期間毎に第 2波形の実効値を所定の一定値にすることができるが、本実 施形態のように 2以上の連続する垂直走査期間毎に所定値と一致させるようにしても よい。
[0351] (実施形態 6)
Typellの液晶表示装置の駆動方法のさらに他の例を図 49A〜図 49Dを参照しな 力 説明する。ここで例示する液晶表示装置は、例えば、図 32 (a)に示した Typell 1の液晶表示装置である。
[0352] ここでは、 V-Total=804H, V— Blank= 36H, V— Disp = 768Hの映像信号 と、 V— Total=803H, V— Blank= 35H, V— Disp = 768Hの映像信号とが 1フレ ーム毎交互となった映像信号を、 10相の CS電圧を使用し、 CS電圧の第 1波形 (第 1 期間）が 20Hの振幅周期（第 1周期 P )で第 1電圧レベルと第 2電圧レベルとの間で
A
振幅する場合で、 1Hドット反転でフレーム反転駆動をする場合につ ヽての例を示す
[0353] CS電圧の波形は先の実施形態 4および 5とほぼ同じである力 V— Totalが 804H のとき、第 1期間は 770Hであり、第 2期間は 34Hである。従って、第 2期間を第 1電 圧レベルと第 2電圧レベルとにそれぞれ 17Hずつ均等に割り振ることが可能である。 一方、 V— Totalが 803Hのときは、第 1期間は 770Hと変わらないが、第 2期間が 33 Hであるため、第 1電圧レベルと第 2電圧レベルとに均等に割り当てるとそれぞれの 期間は 16. 5Hとなる。 0. 5Hを割り振ることは信号処理上困難であり、回路が高価と なるため、 17Hと 16Hに割り振ることとなる。
[0354] このとき、あるフレームが、図 49Aに示すように、 V—Total= 804Hであった場合に 、第 2期間の CS電圧 (第 2波形）は、第 1電圧レベルの期間を 17H、第 2電圧レベル の期間を 17Hとし、次のフレームでは V—Total= 803Hとなるので、第 2波形を第 2 電圧レベルの期間を 17H、第 1電圧レベルの期間を 16Hとする（図 49A)。その次の フレームではまた V—Total= 804Hとなるため、第 2波形は、第 1電圧レベルの期間 を 17H、第 2電圧レベル 17Hとする。更に次のフレームでは再び V—Total= 803H となるため、第 2波形は、第 2電圧レベルの期間を 16H、第 1電圧レベルの期間を 17 Hとする（図 49B)。
[0355] 図 49Aおよび図 49Bにおいても、第 1、第 3、第 5、第 7、第 9画素行と第 2、第 4、第 6、第 8、第 10画素行でも横縞部（幅 1H)の分だけ印加電圧の差があるが、これらは 1画素行毎の明暗となるため、表示品位にはほとんど影響を与えない。
[0356] このように、第 2期間の長さが垂直走査期間毎に交互に水平走査期間の偶数倍と 奇数倍とになる場合は、連続する 4フレームの期間毎に CS電圧の第 2波形の実効値 を所定の一定値にすることによって、スジは解消され、良好な表示特性を得ることが できる。もちろん、第 2波形の実効値を所定の一定値にするフレーム期間を 4を超え るフレーム期間とすることもできるし、第 2波形も上記の波形に限られない。例えば、 図 49Cおよび図 49Dに示すように、第 2波形を第 1電圧レベルおよび第 2電圧レベル 力 S 1H毎に切り替わる波形にしてもよい。
[0357] (実施形態 7)
Typelの液晶表示装置の駆動方法のさらに他の例を図 50および図 51を参照しな 力 説明する。ここで例示する液晶表示装置は、例えば、図 31 (a)に示した Typel— 1の液晶表示装置である。
[0358] Typelの液晶表示装置についての先の実施形態 1 , 2および 3において、 CS電圧 は、 V— Total= 803H (804H)の内の 765Hを周期的な振動を繰り返す第 1期間と し、第 2期間は、実施形態 1では 38H、実施形態 2では 39H、実施形態 3では 39Hと 38Hとがフレーム毎に交互に切り替わる構成とした。
[0359] 第 1期間の長さは上記の例に限られず、例えば、図 50に示すように、 V- Total = 8 03Hの内の 795Hを 10Hの周期で振動を繰り返す第 1期間とし、残りの 8H (または 9
H)を第 2期間としてもよい。
[0360] このように CS電圧の振幅の周期をできるだけ揃える、言い換えると第 1期間をでき るだけ長くする方が表示品位および信頼性が向上する。
[0361] 第 1期間 Aは、画素行の数を Nとし、有効表示期間 (V— Disp)が水平走査期間の
N倍 (Ν · Η)で表されるとき、 CS電圧の第 1波形の振動の周期を第 1周期を Ρとする
A
と、 A= [Int{ (N . H— P /2) /Ρ } + 1/2] · Ρ + Μ - Ρの関係（但し、 Int (χ)は任
A A A A
意の実数 χの整数部分を意味するものとし、 Mは 0以上の整数)を満足する。
[0362] N= 768、P = 10Hとすると、 Int{ (768H— 5H) ZlOH} = 76であるから、 A= 7
A
65Η + Μ · 10Ηとなる。
[0363] ここで、 Μ = 0のとき Α= 765Ηであり、 Μ = 3のとき Α= 795Ηとなる。第 1期間（A) は当然に V— TotaUりも短いので、 M = 3が最大である。従って、ここで示した例で は、第 1期間の長さは、 765H以上 795H以下の範囲で適宜設定され得る力 795H とすることが最も好ましい。
[0364] 上述の CS電圧は、例えば、図 51に示す CS用コントロール回路が生成する CSタイ ミング信号に基づ!/、て生成される。
[0365] 図 51に示した液晶表示装置 100は、液晶表示パネル 20と、コントロール回路 30と 、 CS用コントロール回路 40とを備えている。コントロール回路 30は、映像信号および 同期信号を含む複合映像信号を外部力 受け取り、ゲートスタートパルス GPSおよ びゲートクロック信号 GCKを、液晶表示パネル 20および CS用コントロール回路 40 に供給する。 CS用コントロール回路 40は、以下の工程を実行し、 CSタイミング信号 を液晶表示パネル 20に供給する。液晶表示パネル 20は、 CSタイミング信号に基づ いて、外部から供給される電圧を用いて、所定の電圧レベル間で振動する CS電圧を 生成する。
[0366] CS用コントロール回路 40は以下の工程を実行する。
[0367] まず、入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q - Hとなる整数 Qを求める。すなわち、垂直走査期間が水平走査期間の何倍であるか を求める。 Qの値は、例えば、第 1行目のゲートバスラインのゲート電圧 (第 1ゲートス タートパルス）がハイレベルにされてから、次に第 1行目のゲートバスラインのゲート電 圧がハイレベルにされるまでの期間にゲート電圧がハイレベルとされる回数をカウント することが求められる。これは例えば公知の計数回路によって行われる。ここで、 2フ レーム前の映像信号に対して Qを求めることが好まし 、。これから表示しょうとして ヽ る現フレームの映像信号について Qを求めるためには、フレームメモリが必要となる ので、回路が複雑ィ匕しコストが上昇する。
[0368] 次に、 A= [Int{ (Q-L/2) /L} + l/2] *L'Hの関係（但し、 Int (x)は任意の実 数 Xの整数部分を意味する）を満足する Aを求める。ここでは、 Q = 803 (804)、 L = 10 (P = 10H)であるので、 A= 795Hとなる。
A
[0369] あるいは、表示領域内の画素行の数 Nが予め分力つている場合 (例えばメモリに記 憶させている場合)、水平走査期間を Hとし、有効表示期間 (V— Disp)を Ν·Ηで表 すとき、A= [Int{ (N—LZ2) ZL} + lZ2] ·L·H + M·L·Hの関係（伹し、 Int (x) は任意の実数 Xの整数部分を意味し、 Mは 0以上の整数である）を満足する Aを求め てもよい。なお、最も長い A ( = 795H)を求めることが好ましい。
[0370] 上記の Aを求める工程は、例えば公知の演算回路によって行われる。 L (および M) は例えばメモリ等に記憶させておけばよい。 Mは、第 1期間の長さ Aが V— Totalを超 えない範囲で最大となるように設定することが好ましい。もちろん、 Q、 N、 L、 Kおよび Μは予めメモリ等に記憶させておいてもよい。また、上記の演算はソフトウェアで行つ てよい。
[0371] 次に、 <3 ^—八=8となる を求める。すなわち、第 2期間の長さを求める。
[0372] 第 2期間における CS電圧の波形 (すなわち第 2波形）は、第 2期間の平均値 (実効 値)が第 1電圧レベルと第 2電圧レベルの平均値と等しく設定される。第 2波形が振動 波形の場合、第 3電圧レベルと第 4電圧レベルの間を振動する波形であって、第 3電 圧レベルと第 4電圧レベルの平均値が第 1電圧レベルと第 2電圧レベルの平均値と 一致すればよい。但し、第 3電圧レベルおよび第 4電圧レベルをそれぞれ第 1電圧レ ベルおよび第 2電圧レベルと一致させれば回路構成を簡単にできる利点が得られる 。また、第 2波形が振動電圧でない場合は、回路が高価となるが、第 5電圧レベルで あって、例えば第 1電圧レベルと第 2電圧レベルの平均値と一致する波形を用いるこ とがでさる。
[0373] また、第 2波形が 2H以上の周期の振動波形であって、 BZHが偶数の場合には、 第 1電圧レベルにある期間と、第 2電圧レベルにある期間とが互いに等しく設定し、 B ZHが奇数の場合には、ある垂直走査期間においては、第 1電圧レベルにある期間 は第 2電圧レベルにある期間よりも 1水平走査期間分だけ短ぐ当該垂直走査期間の 次の垂直走査期間の第 2期間においても、第 1電圧レベルにある期間は第 3電圧レ ベルにある期間よりも 1水平走査期間分だけ短く設定すればよい。具体例は先の実 施形態 1〜3および本実施形態 7で示した通りである。
[0374] (実施形態 8)
Typellの液晶表示装置の駆動方法のさらに他の例を図 52を参照しながら説明す る。ここで例示する液晶表示装置は、例えば、図 32 (a)に示した Typell— 1の液晶 表示装置である。
[0375] Typellの液晶表示装置についての先の実施形態 4, 5および 6において、 CS電圧 は、 V— Total=804H (803H)の内の 770Hを周期的な振動を繰り返す第 1期間と し、第 2期間は、実施形態 4では 34H、実施形態 5では 33H、実施形態 6では 34Hと
33Hがフレーム毎に交互に切り替わる構成とした。
[0376] 第 1期間の長さは上記の例に限られず、例えば、図 52に示すように、 V- Total =8
04Hの内の 790Hを 20Hの周期で振動を繰り返す第 1期間とし、残りの 14H (または
13H)を第 2期間としてもよい。
[0377] このように CS電圧の振幅の周期をできるだけ揃える、言い換えると第 1期間をでき るだけ長くする方が表示品位および信頼性が向上する。
[0378] 第 1期間 Aは、画素行の数を Nとし、有効表示期間 (V— Disp)が水平走査期間の
N倍 (Ν·Η)で表されるとき、 CS電圧の第 1波形の振動の周期を第 1周期を Ρとする
A
と、第 1期間（A)は、 A= [Int{ (N'H— P Z2) ZP } + 1/2] ·Ρ +Μ·Ρの
A A A A 関係（ 但し、 Int (x)は任意の実数 xの整数部分を意味するものとし、 Mは 0以上の整数)を 満足する。
[0379] N= 768、P = 20Hとすると、 Int{ (768H—10H) Z20H} = 37であるから、 A=
A
750H + M.20Hとなる。 [0380] ここで、 M = 0のとき A= 750Hであり、 M = 2のとき A= 790Hとなる。第 1期間（A) は当然に V— TotaUりも短いので、 M = 2が最大である。従って、ここで示した例で は、第 1期間の長さは、 750H以上 790H以下の範囲で適宜設定され得る力 790H とすることが最も好ましい。
[0381] 上述の CS電圧は、例えば、実施形態 7と同様に、図 51に示した CS用コントロール 回路が生成する CSタイミング信号に基づいて生成される。
[0382] まず、入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q- Hとなる整数 Qを求める。
[0383] 次に、 A = [Int { (Q— K'L)Z(2'K'L) } + lZ2〕'2'K'L.Hの関係（但し、 Int (x )は任意の実数 xの整数部分を意味し、 Kは正の整数である）を満足する Aを求める。 ここでは、 Q = 804 (803)、 L= 10、K= 1 (P = 20H)であるので、 A= 790Hとなる
A
[0384] あるいは、表示領域内の画素行の数 Nが予め分力つている場合 (例えばメモリに記 憶させている場合)、水平走査期間を Hとし、有効表示期間 (V— Disp)を Ν·Ηで表 すとき、 A= [Int{ (N—K'L)Z(2'K'L) } + lZ2] ·2·Κ·Ι^·Η + 2·Μ·Κ·:ί·Η (伹 し、 Int (x)は任意の実数 xの整数部分を意味し、 Kは正の整数であり、 Mは 0以上の 整数である）を満足する Aを求めてもよい。なお、最も長い A ( = 790H)を求めること が好ましい。
[0385] 次に、（^^ー八ニ となる を求める。すなわち、第 2期間の長さを求める。
[0386] 第 2期間における CS電圧の波形 (すなわち第 2波形）は、実施形態 7と同様にして 設定される。具体例は先の実施形態 4〜6および本実施形態 8で示した通りである。
[0387] (実施形態 9)
Typelの液晶表示装置の駆動方法のさらに他の例を図 53を参照しながら説明する
。ここで例示する液晶表示装置は、例えば、図 31 (a)に示した Typel— 1の液晶表示 装置である。
[0388] 上記実施形態 1から 8においては、 CS電圧の第 1波形の開始時点 (第 1期間の開 始時点）は、対応する画素行のゲートバスラインの TFTがオフとされる時点よりも、第 1波形の周期 (第 1周期 P )の半分に相当する時間以上早くなるように設定されてい た。これは、同じ CS幹線に接続された画素行のそれぞれに対して同等の CS電圧を 供給するためである。し力しながら、 CS電圧の第 1波形の開始時点を対応する画素 行のゲートバスラインの TFTがオフとされる時点よりも遅く設定してもよい。そのときの 好ま 、cs電圧の波形にっ 、て説明する。
[0389] 例えば、上述の実施形態 7においては、 V— Total=803Hの内の 795Hを第 1期 間とし、残りの 8Hを第 2期間とした。この場合、 CS電圧の第 2期間において、第 1電 圧レベルと第 2電圧レベルとに均等に割り振られる期間は 4Hずっとなる。従って、図 50に示したように、第 1期間の開始時点を対応する画素行の TFTがオフとされる時 点よりも第 1周期 Pの半分以上先行させれば、同じ CS幹線に接続された画素行のそ
A
れぞれに対して同等の CS電圧を供給することができる。
[0390] し力しながら、第 1期間の開始時点を対応する画素行の TFTがオフとされる時点よ りも遅ぐ例えば 1H後から第 1期間を開始させると、第 1画素行の Gate : 001の TFT がオフされた後に変化する CS電圧の電圧レベルの保持時間が 4Hとなり、その他の 画素行と電圧保持時間が異なることとなる。これは、第 2期間において、第 1電圧レべ ルと第 2電圧レベルとに均等に割り振られる期間が 4Hであるためである。
[0391] 本実施形態の液晶表示装置では、この問題を防ぐために、第 2期間において第 1 電圧レベルと第 2電圧レベルとに割り振る期間をそれぞれ第 1周期 Pの半分以上第
A
1周期 P
A以下とする。
[0392] 具体的には、図 53に示すように、 V— Total=803Hの場合、第 1期間を 785Hとし 、残りの 18Hを第 2期間とし、第 2期間において、第 1電圧レベルの期間を 9H、第 2 電圧レベルの期間を 9Hと均等に割り振る。このように CS電圧の波形を設定すると、 図 53の上段に示す CS電圧 1のように、実施形態 7と同様に CS電圧の第 1期間の開 始時点を対応する TFTがオフとされる時点よりも先行させても、また、図 53の下段に 示す CS電圧 2のように、 CS電圧の第 1期間の開始時点を対応する TFTがオフとされ る時点よりも遅らせても、いずれの場合にも、同じ CS幹線に接続された画素行のそ れぞれに対して同等の CS電圧を供給することができる。
[0393] 第 2期間を上述のように設定するために、必要な第 1期間 Aは、垂直走査期間 (V— Total)を水平走査期間の Q倍 (Q 'H)とし、第 1周期を Pとすると、 A= [Int{ (Q -H 3 ·Ρ /2) /Ρ } + 1/2] ·Ρの関係（但し、 Int (x)は任意の実数 χの整数部分を
A A A
意味するものとする)を満足する。
[0394] ここで、 Q = 803、P = 10Hとすると、 Int{ (803H— 15H) ZlOH} = 78である力
A
ら、 A= 785Hとなる。
[0395] 上述の CS電圧は、例えば、実施形態 7と同様に、図 51に示した CS用コントロール 回路が生成する CSタイミング信号に基づいて生成される。
[0396] まず、入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q-
Hとなる整数 Qを求める。
[0397] 次に、 A= [Int{ (Q- 3 -L/2) /L} + l/2] 'Lの関係（但し、 Int (x)は任意の実 数 Xの整数部分を意味する）を満足する Aを求める。ここでは、 Q = 803、 L= 10 (P
A
= 10H)であるので、 A= 785Hとなる。
[0398] 次に、（^^ー八ニ となる を求める。すなわち、第 2期間の長さを求める。
[0399] 第 2期間における CS電圧の波形 (すなわち第 2波形）は、実施形態 7と同様にして 設定される。具体例は先の実施形態 1〜3、 7および本実施形態 9で示した通りである 。このように CS電圧の第 1期間をできるだけ長くしつつ、かつ、第 2期間における各電 圧レベルを保持する期間を P Z2以上 P以下に設定することによって、 CS電圧の第
A A
1期間の開始時点を対応する TFTがオフとされる時点よりも先行させても、あるいは 遅らせても、いずれの場合にも、同じ CS幹線に接続された画素行のそれぞれに対し て同等の CS電圧を供給することができ、表示品位を乱すことなぐ信頼性のよい表示 装置を提供できる。
[0400] (実施形態 10)
Typellの液晶表示装置の駆動方法のさらに他の例を図 54を参照しながら説明す る。ここで例示する液晶表示装置は、例えば、図 32 (a)に示した Typell— 1の液晶 表示装置である。
[0401] 実施形態 8に示した液晶表示装置は、 V— Total=804Hの内の 790H期間を第 1 期間とし、残りの 14Hを第 2期間とした。この場合、 CS電圧の第 2期間において、第 1 電圧レベルと第 2電圧レベルとに均等に割り振られる期間は 7Hずっとなる。従って、 図 52に示したように、第 1期間の開始時点を対応する画素行の TFTがオフとされる 時点よりも第 1周期 Pの半分以上先行させれば、同じ CS幹線に接続された画素行
A
のそれぞれに対して同等の CS電圧を供給することができる。
[0402] し力しながら、第 1期間の開始時点を対応する画素行の TFTがオフとされる時点よ りも遅ぐ例えば 1H後から第 1期間を開始させると、例えば、第 1画素行の Gate : 00 1の TFTがオフされた後に変化する CS電圧の電圧レベルの保持時間が 7Hとなり、 その他の画素行と電圧保持時間が異なることとなる。これは、第 2期間において、第 1 電圧レベルと第 2電圧レベルとに均等に割り振られる期間が 7Hであるためである。
[0403] 本実施形態の液晶表示装置では、この問題を防ぐために、第 2期間において第 1 電圧レベルと第 2電圧レベルとに割り振る期間をそれぞれ第 1周期 Pの半分以上第
A
1周期 P
A以下とする。
[0404] 具体的には、図 54に示すように、 V—Total=824Hの場合、第 1期間を 790Hとし 、残りの 34Hを第 2期間とし、第 2期間において、第 1電圧レベルの期間を 17H、第 2 電圧レベルの期間を 17Hと均等に割り振る。このように CS電圧の波形を設定すると、 図 54の上段に示す CS電圧 1のように、実施形態 8と同様に CS電圧の第 1期間の開 始時点を対応する TFTがオフとされる時点よりも先行させても、また、図 54の下段に 示す CS電圧 2のように、 CS電圧の第 1期間の開始時点を対応する TFTがオフとされ る時点よりも遅らせても、いずれの場合にも、同じ CS幹線に接続された画素行のそ れぞれに対して同等の CS電圧を供給することができる。
[0405] 第 2期間を上述のように設定するために、必要な第 1期間 Aは、垂直走査期間 (V— Total)を水平走査期間の Q倍 (Q 'H)とし、第 1周期を Pとすると、 A= [Int{ (Q -H
A
3 ·Ρ /2) /Ρ } + 1/2] ·Ρの関係（但し、 Int (x)は任意の実数 χの整数部分を
A A A
意味するものとする)を満足する。
[0406] ここで、 Q = 824、P = 20Hとすると、 Int{ (824H— 30H) Z20H} = 39である力
A
ら、 A= 790Hとなる。
[0407] 上述の CS電圧は、例えば、実施形態 7と同様に、図 51に示した CS用コントロール 回路が生成する CSタイミング信号に基づいて生成される。
[0408] まず、入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q-
Hとなる整数 Qを求める。 [0409] 次に、八=〔1!^{ (<3— 3 '1 7(2'1 } + 172〕' 2 '1 1^11の関係（伹し、 In t (x)は任意の実数 xの整数部分を意味し、 Kは正の整数である）を満足する Aを求め る。ここでは、 Q = 824、 L= 10、 K= 1 (P = 20Η)であるので、 Α= 790Ηとなる。
A
[0410] 次に、 <3 ^—八=8となる を求める。すなわち、第 2期間の長さを求める。
[0411] 第 2期間における CS電圧の波形 (すなわち第 2波形）は、実施形態 8と同様にして 設定される。具体例は先の実施形態 4〜6、 8および本実施形態 10で示した通りであ る。
[0412] このように CS電圧の第 1期間をできるだけ長くしつつ、かつ、第 2期間における各電 圧レベルを保持する期間を P Z2以上 P以下に設定することによって、 CS電圧の第
A A
1期間の開始時点を対応する TFTがオフとされる時点よりも先行させても、あるいは 遅らせても、いずれの場合にも、同じ CS幹線に接続された画素行のそれぞれに対し て同等の CS電圧を供給することができ、表示品位を乱すことなぐ信頼性のよい表示 装置を提供できる。
[0413] これまでの説明では、液晶表示装置における 1垂直走査期間（ある走査線が選択さ れ、次にその走査線が選択されるまでの期間）が表示装置に入力される映像信号の 1垂直走査期間（1枚の画像 (フレーム）に対応する表示データを含む時間単位)と等 しい場合を説明した。
[0414] 例えば、 NTSC信号はインターレース信号であり、 1枚の画像（フレーム）の奇数行 に対応する表示データを含むフィールドと、偶数行に対応する表示データを含むフィ 一ルドとが 1フレームを構成している。フレーム周波数は 30Hz、 1Z30秒がフレーム 期間であり、フィールド周波数は 60Hzで、 1Z60秒がフィールド期間である。液晶表 示装置では一般に、この NTSC信号に基づいて画像を表示する場合でも、各フィー ルド期間に全ての画素に表示信号を供給するノンインターレース駆動（プログレッシ ブ駆動）を行っている。従って、液晶表示装置に入力される映像信号の 1垂直走査期 間は、 NTSC信号の 1フィールド期間と等しぐ 1Z60秒である。なお、液晶表示装置 に入力される映像信号は、各フィールドの NTSC信号に基づ 、て (例えば補完する こと〖こよって）作成される。
[0415] 液晶表示装置の動画表示特性を改善する方法として、「倍速駆動」と呼ばれる方法 がある。これは、液晶表示装置に入力される映像信号の垂直走査周波数（1垂直走 查期間の逆数)の k倍 (kは 2以上の整数)の周波数で液晶表示装置の各画素に表示 信号を書き込む駆動方法であり、液晶表示装置における垂直走査期間を入力映像 信号の垂直走査期間の k分の 1にする。
[0416] 以下の倍速駆動に好適なマルチ画素駆動方法の説明にお!/、ては、液晶表示装置 における 1垂直走査期間（ある走査線が選択され、次にその走査線が選択されるまで の期間）と、液晶表示装置に入力される映像信号の 1垂直走査期間とを区別する必 要がある。そこで、入力映像信号の 1垂直走査期間は上述の表記どおり V— Totalと し、液晶表示装置における 1垂直走査期間を V—Totalとする。また、入力映像信号
P
の 1垂直走査期間 V— Totalを表示エリアの画素行数 N (XG Aでは N = 768)で除し た値である入力映像信号の 1水平走査期間を H'とすると、入力映像信号に対して k 倍の速度で駆動される液晶表示装置における 1水平走査期間 Hは、 H'Zkとなり、 V — Total=V— TotalZk = N'H = N'H，Zkとなる。これまでの説明は、 H， =Hの p
場合 (V— Total=V -Total)についての駆動方法を説明したことになる。
P
[0417] また、液晶表示装置における 1垂直走査期間 V— Totalを構成する有効表示期間
P
を V— Disp、垂直帰線期間を V—Blankと呼ぶこと〖こする。さらに、入力映像信号
P P
の垂直走査期間（V— Total)をフレームと呼び、液晶表示装置における垂直走査期 間（V—Total)をサブフレームと呼ぶことにする。
P
[0418] 以下に、図 55を参照して、倍速駆動方法の好ましい例を説明する。
[0419] 図 55は、入力映像信号の 1フレーム (V— Total)が 1/60秒で、最小輝度（黒）、 低輝度、中間輝度、高輝度および最大輝度（白）の入力映像表示が 2フレーム続け て入力される場合の表示輝度のレベル (典型的には、液晶表示装置の信号線に供 給される表示信号電圧の実効値に対応）を模式的に示しており、図 55 (a)は従来の 駆動方法であり、図 55 (b)は倍速駆動方法の一例である。
[0420] 図 55 (a)に示すように、通常の駆動方法では、各フレームにおいて、入力映像信号 の輝度に応じた表示輝度が得られるように表示信号電圧が印加される。これに対し、 図 55 (b)に示す倍速駆動方法では、 1つのフレームを 2つのサブフレーム（1Z120 秒）に分割し、サブフレーム毎に表示信号電圧を印加し、サブフレーム毎に表示輝度 を制御している。従来の駆動方法においては、 1フレーム (V— Total)は液晶表示装 置の 1垂直走査期間（V—Total)に対応し、上記の倍速駆動においてはサブフレー
P
ム (V— TotalZ2)が液晶表示装置の 1垂直走査期間（V -Total)に対応する。
P
[0421] ここで例示している倍速駆動方法においては、 1つのフレームに対応する 2つのサ ブフレームの表示輝度の組 (表示信号電圧の組）は、下記の条件を満足するように設 定されている。
[0422] 第 1の条件は、 2つのサブフレームの表示輝度の平均が、入力映像信号の輝度に 一致する。図 55 (a)に示す従来の駆動方法では、それぞれのフレームの表示輝度の 値が入力映像信号の輝度に 1対 1で対応するのに対し、図 55 (b)に示した倍速駆動 方法では、入力映像信号の輝度に対応するのは各フレームを構成する 2つのサブフ レームの表示輝度の平均である。すなわち、 2つのサブフレームの表示輝度の積分 値が入力映像信号の輝度に対応するように設定される。
[0423] 第 2の条件は、 1つのフレームを構成する 2つのサブフレームの表示輝度の差が異 なるように各サブフレームの表示輝度が設定されている。ここで例示するように、 2つ のサブフレームの表示輝度の差が最大となるように各サブフレームの表示輝度が設 定することが好ましい。例えば、図 55 (b)の低輝度および中間輝度の場合には、 2つ のサブフレームの内の前のサブフレームの表示輝度を最低輝度（黒）とし、後のサブ フレームの表示輝度を入力映像信号の輝度の 2倍の輝度としている。図 55 (b)の高 輝度および最大輝度では、後のサブフレームはいずれも最大輝度に設定されており 、前のサブフレームの表示輝度の値で、フレームの輝度の違いが表される。図示の 例では、 2つのサブフレームの内の前のサブフレームの輝度を小さくしている力 これ とは逆に後のサブフレームの輝度を小さくしても良い。但し、 2つのサブフレームの内 の前のサブフレームの輝度を小さくすると、入力映像信号の垂直走査期間 (V— Tot al)の変動などの映像信号の乱れが生じた場合に発生する、前のサブフレームの書 き込み始め部分の映像の乱れを見え難 、と 、う利点が得られるので好ま 、。
[0424] ここでは、 1フレームを 2つのサブフレームに分割する例を示した力 3以上のサブ フレームに分割しても良い。 3以上のサブフレームに分割する場合に、上記の第 2の 条件は、以下のように言い換えることができる。 [0425] 3以上のサブフレームの内で、 1フレームの中央または中央に最も近いサブフレー ムの輝度を最大にし、当該サブフレーム力も順に両側に向力つて輝度が低下するよう に設定する。このとき、 1つのフレームを構成する 3以上のサブフレーム内の表示輝 度差が最大となるように、他のサブフレームの表示輝度を設定することが好ましい。な お、上記の説明において、フレームにおけるサブフレームの位置は時間軸上の位置 であり、例えば中央サブフレームの両側とは、中央サブフレームより時間的に前およ び後の両方をさす。両側のサブフレームの表示輝度は、中央サブフレームに関して 対称に設定する必要はな 、。
[0426] このように第 2の条件を満足するようにサブフレームの表示輝度を制御すると、輝度 の低い表示が各フレームの間に挿入されるので、いわゆるインパルス型の駆動を行 つた場合に得られる動画表示品位の向上効果が得られる。一般に、インパルス駆動 を行うために輝度の低 、表示を挿入すると (典型的には黒挿入)、表示輝度およびコ ントラスト比が低下するという問題があるが、ここで例示した駆動方法は上記の第 1の 条件を満足するように各サブフレームの表示輝度が設定されて ヽるので、表示輝度 やコントラスト比の低下がない。上述した倍速駆動の好適な例は、例えば本願出願人 による特願 2004— 32509号（特開 2005— 173573、米国特許公開公報 US2005 0162360A1)に記載されている。これらの開示内容を参考のために本明細書に援 用する。
[0427] なお、図 55 (b)に模式的に示した表示輝度を各サブフレームで得るために液晶表 示装置の信号線に供給する表示信号電圧は、典型的には、入力映像信号の輝度に 対応する階調電圧であるが、これに限られない。図に模式的に示した表示輝度が得 られるのであれば、印加する電圧に特に制限はな！/、。
[0428] 例えば、液晶の応答速度が遅い場合には、オーバーシュート駆動（以下、 OS駆動 と略す。オーバードライブ駆動と呼ばれることもある）を行うことがある。 OS駆動は、特 に中間調における応答速度を改善することができる。例えば、図 55 (b)における低輝 度を表示して ヽる画素に中間輝度に対応する階調電圧を印加しても、液晶の応答速 度が遅いとそのフレーム期間内（典型的には 16. 7msec)に所定の中間輝度に到達 しない。そこで、液晶の応答特性を考慮して、当該フレーム期間内に所定の中間輝 度に到達するように、表示すべき中間輝度に対応する階調電圧よりも高い電圧を印 加する。このように、表示輝度を輝度が切り替わった当該フレーム期間内に所定の表 示輝度（目標輝度）に到達させるために、表示すべき輝度に対応する階調電圧よりも 高い電圧を印加する駆動方法を OS駆動という。もちろん、直前フレームの輝度よりも 現フレームの目標輝度が低い場合には、目標輝度に対応する電圧よりも低い電圧を 印加すればよい。
[0429] OS駆動にぉ ヽては、各信号線に供給される表示信号電圧は、入力映像信号の輝 度によって決まる表示すべき輝度 (目標輝度）と、直前のフレームで表示して 、る輝 度とに依存する。従って、 OS駆動を行う場合、例えば、直前フレームの輝度および 現フレームの輝度に応じて予め決められた表示信号電圧をルックアップテーブル (L UT)に記憶させておき、フレーム毎に LUTから所定の表示信号電圧を選択する。こ こで、表示信号電圧は、典型的には、最低輝度に対応する最低階調電圧 (黒電圧） から最高輝度に対応する最高階調電圧（白電圧)までの間に設定されるが、最高階 調電圧よりも高い電圧を用いることもできる。
[0430] OS駆動と上述の倍速駆動とを組み合わせて用いる場合、例えば、直前フレームの 輝度と現フレームの輝度との組み合わせ毎に設定された各表示信号電圧に対して、 2つのサブフレームのそれぞれにおいて供給すべき表示信号電圧を上述の 2つの条 件を満足するように設定すればよい。サブフレーム毎に設定された表示信号電圧の 組は、例えば上記と同様に LUTに記憶させておけばょ 、。
[0431] 図 55 (b)に示した倍速駆動方法は、液晶層に印加される電圧の向き（典型的には 対向電極の電位を基準にしたときの画素電極の電位の極性）がフレーム毎に反転す るという条件も満足している。図 55中に示した符号は、液晶層に印加される電圧の極 性を示している。
[0432] 図 55 (b)に示した倍速駆動方法では、 1つのフレームを構成する 2つのサブフレー ムの極性が等しい場合（+、 +)→(—、一）または、 2つのサブフレームの極性が互 いに異なる場合（+、—）→(—、 +)を取り得る。
[0433] ここで注目すべき点は、図 55 (a)に示した従来の駆動方法においてはフレーム毎 に必ず極性が反転しているのに対し、図 55 (b)に示した倍速駆動方法ではサブフレ ーム毎に極性が反転しない場合が存在する。図 55 (b)に示したように、フレーム内で は極性は反転しない場合と、フレーム間で極性が反転する場合とがあり得る。いずれ の場合も、サブフレーム単位で見ると、同極性のサブフレームが 2つ連続し、その後、 サブフレームで極性が反転する。このような液晶層に印加する電圧の極性 (書き込み 極性)のシークェンスは、従来の駆動方法では起こらなかった。具体的には、例えば 、入力映像信号の 1フレーム (垂直走査期間）が 2以上のサブフレームを含み、同一 フレーム内のサブフレームの書き込み極性が同じで、連続するフレーム間で書き込 み極性が異なる場合、例えば（+、 +)→(-、 -)や（+、 +、 +)→(-、―、 -)を 含み、また、同一フレーム内のサブフレームの書き込み極性が異なり、且つ、連続す るフレーム間の書き込み極性も異なる場合、例えば、（+、一）→(—、 +)や（+、 一、 + )→(—、 +ゝ―）を含む。
[0434] この極性のシークェンスは倍速駆動に特有であり、倍速駆動に上述のマルチ画素 駆動を適用するのに好適な振動電圧 (CS電圧)を説明する。以下の実施形態にお いては、 k= 2または 3の倍速駆動について、マルチ画素駆動の好適な実施形態を 説明する。ここで、「倍速駆動」は上記の例に限られず、単純に垂直走査期間だけを k倍にする駆動方法や、他の公知の倍速駆動法に広く適用できる。なお、倍速駆動 であっても、同一フレーム内のサブフレームの書き込み極性が異なり、連続するフレ ーム間の書き込み極性は同じ場合、例えば、（+、—）→( +、―）や（+、―、 +、一） →( +、―、 +、―）の場合には、上述の実施形態の駆動方法において、入力映像信 号の 1垂直走査期間 (V— Total)にかけて、液晶表示装置の垂直差走査期間、すな わちサブフレームの期間（V— Totalを k分の 1にした値）に置き換えればよいので、
P
以下の説明では省略する。
[0435] 以下に例示する倍速駆動に適した実施形態の液晶表示装置は、入力映像信号の 垂直走査期間（V— Total)が 2以上のサブフレームに分割され、各サブフレームに おいて各画素に表示信号電圧が書き込まれ、入力映像信号の連続する 2つの垂直 走査期間内にお 、て、表示信号電圧が同極性で書き込まれるサブフレームが 2つ連 続し、その後のサブフレームで表示信号電圧の極性が反転するシークェンスを含み 、複数の補助容量幹線のそれぞれが供給する補助容量対向電圧は、各サブフレー ムにおいて、水平走査期間 (H)の 2以上の整数倍の第 1周期（P )で振動する第 1波
A
形と、連続する所定数の入力映像信号の垂直走査期間毎に前記補助容量対向電 圧の実効値が、所定の一定値をとるように設定されている第 2波形とを含み、かつ、 極性が反転するサブフレーム間で、補助容量対向電圧の前記第 1波形の位相が 18 0° 異なる。ある実施形態においては、入力映像信号の垂直走査期間毎に、表示信 号電圧の極性が反転するとともに、補助容量電圧の前記第 1波形の位相が 180° ず れる。他の実施形態においては、入力映像信号の垂直走査期間毎に表示信号電圧 の極性が反転し、かつ、入力映像信号の各垂直走査期間内のサブフレーム毎に、前 記表示信号電圧の極性が反転するとともに、補助容量対向電圧の前記第 1波形の 位相が 180° ずれる。
[0436] 以下に、具体的な例を示して、倍速駆動に適した実施形態の液晶表示装置および その駆動方法を説明する。
[0437] (実施形態 11)
図 56A〜図 56Cおよび図 57Aおよび図 57Bを参照して、画素行数が 768行 (XG A)の Typellの液晶表示装置の駆動方法を説明する。図 56A〜図 56Cは、 XGAの Typellの液晶表示装置のマトリクス構成 (CSバスラインの接続形態）を示す模式図 である。ここでは、 10種類（10相）の CS電圧（CS1〜CS10)を用いる（K= 1、L= 1 0)。なお、上記と同様に、 CS1〜CS10は、 CS電圧 (補助容量対向電圧）、 CS幹線 および CSバスラインの参照符号としても用いる。
[0438] 図 57Aおよび図 57Bは、図 56A〜図 56Cに示した液晶表示装置の駆動波形を示 す模式図である。
[0439] 垂直走査期間（フレーム） V—Total=806H，、有効表示期間 V—Disp = 768H， 、垂直帰線期間 V— Blank= 38H'である映像信号が入力される場合に、映像信号 の 1フレームを 2つのサブフレームに 2分割する駆動方法を説明する。ここでは、 V- Total= 16. 7msとする。また、液晶層に印加する電圧の極性は、図 55 (b)の上側 に示したシークェンス（フレーム内は同極性、（+、 +)→(—、一））で、 1Hドット反転 でフレーム反転を行う場合を説明するが、図 55 (b)の下側に示したシークェンス (フ レーム内 2つのサブフレームの極性が互いに異なる場合（+、—）→(—、 +) )にも同 様に適用できる。
[0440] 1フレームが 806H，の映像信号（1H，= 16. 7[ms] Z806)を 2倍速で書き込むの で、液晶表示装置における水平走査期間 1Hは 1H' Z2となる。ここで、図 57Aおよ び図 57B〖こ示したよう〖こ、サブフレーム SF1の垂直走査期間を V -Total (SF1) ,
P
有効表示期間を V—Disp (SFl)、垂直帰線期間を V—Blank (SFl)とし、サブフ
P P
レーム SF2の垂直走査期間を V— Total (SF2)、有効表示期間を V— Disp (SF2)
P P
、垂直帰線期間を V— Blank (SF2)とする。
P
[0441] サブフレーム SF1の垂直走査期間 V -Total(SFl) = 768H + 38H,サブフレー p
ム SF2の垂直走査期間 V—Total (SF2) = 768H + 38Hとすると、 1612H = 806
P
H，（すなわち、 V-Total=V -Total(SFl) +V—Total (SF2) )が成立するとと
P P
もに、 V -Total (SF1) =V Total (SF2)が成立する。ここでは映像信号の垂直
P P
帰線期間 38H，を 2つのサブフレームの垂直帰線期間に 38Hずつ均等に振り分けて いる。
[0442] サブフレーム SF1において、第 1画素行（図 56A中のゲートバスライン GBL— 1に 接続された画素の行、図 57Aおよび図 57B中の Gate : 001)の第 1画素が +書込み (正極性書き込み）の場合、その画素に接続された CSバスラインの CS電圧 CS1は、 第 1画素行の TFTがオフした後、第 2電圧レベル力ゝら第 1電圧レベルへと変化する（ 上昇)。
[0443] CS1は、例えば図 57Aの例 1に示すように、 800Hの期間（SF1の第 1期間を「A1」 と表記する）に亘り 10H毎に電圧レベルが切り替わり、その後、残りの 6Hの期間（SF 1の第 2期間を「B1」と表記する）を 3Hずつ第 1電圧レベルと第 2電圧レベルに割り振 る。すなわち、 CS電圧の第 1波形は、周期 P = 20Hでデューティー比が 1 : 1の振動
A
波形であり、第 2波形は周期が 6Hでデューティー比が 1 : 1の振動波形である。第 1 期間の長さ A1 (800H)は、 Al =Int (Q-H/P ) ·Ρ力も求められる（ここでは Q = 8
A A
06)。
[0444] サブフレーム SF2もサブフレーム SF1と同じ +書込みなので、第 1画素行の第 1画 素に接続された CSバスラインの CS電圧 CS1は、第 1画素行の TFTがオフした後、 第 2電圧レベル力 第 1電圧レベルへと変化する（上昇)ように設定されて!、る。次の サブフレーム SF1 (次のフレームに属する）は逆極性の一書込み (負極性書き込み） であるため（フレーム反転）、サブフレーム SF2の CS電圧 CS1は、例えば例 1に示す ように、 790Hの期間（SF2の第 1期間を「A2」と表記する）に亘り振動した後、残りの 16Hの期間（SF2の第 2期間を「B2」と表記する）を 8Hずつ第 1電圧レベルと第 2電 圧レベルとに割り振る。すなわち、 CS電圧の第 1波形は、周期 P = 20Hでデューテ
A
ィー比が 1： 1の振動波形であり、第 2波形は周期が 16Hでデューティー比が 1： 1の 振動波形である。なお、第 1期間の長さ A2 (790H)は、 A2= [lnt{ (Q -H-P /2)
A
ZP } + 1/2] · Ρ力も求めることができる（ここでは Q = 806)。 CS電圧 CS1以外の
A A
9つの CS電圧 CS2〜CS10は、既に説明したように、 CS1の位相をずらすことによつ て得られる。
[0445] 図 57Aの例 1に示したような CS電圧を用いると、同極性のサブフレームが 2つ連続 し、その後、サブフレームで極性が反転するという極性のシークェンスが生じる倍速 駆動においても、各サブフレームにおいて、全ての画素ラインに供給する CS電圧の 実効値を同じにできるので、むらの無い良好な表示を得ることができる。
[0446] さらに、 A1 -A2 = P /2 B2— B1 = P Z2の関係を満足する CS電圧を用いると
A A
、全てのフレームに亘つて、 2つのサブフレーム SF1および SF2の長さを互いに等し くできる（すなわち、 A1 + B1 =A2 + B2であり、 V -Total (SF1) =V -Total (SF
P P
2)が成立する）ので、一層むらの無い良好な表示を得ることができる。
[0447] なお、 2つのサブフレームの第 2期間（B1および B2)における CS電圧の波形（第 2 波形）は上記の例に限られない。
[0448] 図 57Bに示す例 2のように、上記の例 1と同様に、サブフレーム SF1の第 2期間 B1 を 6H、サブフレーム SF2の第 2期間 B2を 16Hにした場合において、それぞれの第 2 期間 B1および B2の CS電圧の第 2波形を 0. 5Hで第 1電圧レベルと第 2電圧レベル とが切り替わる (すなわち振動の周期が 1H)振動波形としてもよい。さらに、第 2波形 の周期を 1Hよりも短くしてもよい。例えば、例 5に示すように、それぞれの第 2期間 B1 および B2の CS電圧の第 2波形を 0. 25Hで第 1電圧レベルと第 2電圧レベルとが切 り替わる（すなわち振動の周期が 0. 5H)振動波形としてもよい。このように、 CS電圧 の第 2波形の振動の周期を 1H以下とすれば、第 2期間の長さ B1および B2が、水平 走査期間 Hの偶数倍であっても奇数倍であっても、同じ CS電圧を用いることができる という利点がある。
[0449] また、図 57Bの例 3に示すように、サブフレーム SF1の第 2期間 B1を 6H、サブフレ ーム SF2の第 2期間 B2を 16Hにした場合において、それぞれの第 2期間 B1および B2の CS電圧の第 2波形を振動波形ではなぐ第 1電圧レベルと第 2電圧レベルとの 平均値で一定の波形としてもよい。このように第 2期間の CS電圧値を一定値とすると 、上述の例 2と同様に、第 2期間の長さ B1および B2が水平走査期間 Hの偶数倍であ つても奇数倍であっても、同じ CS電圧を用いることができるという利点がある。但し、 例 3の場合は、第 1電圧レベルと第 2電圧レベルに加えて異なる電圧レベルが必要と なるため、例 2の構成を採用する場合に比べ回路が高価となる。
[0450] さらに、図 57Bの例 4に示す CS電圧を用いることもできる。上記の例 1〜例 3の CS 電圧のサブフレーム SF1の第 1期間 A1は、第 1画素行の TFTがオンされる 8H前か ら始まっているのに対し、例 4の CS電圧は、第 2画素行の TFTがオフした後から 780 Hの長さの第 1期間 A1が始まる。第 1期間 A1における CS電圧 CS1の第 1波形は、 周期が 20Hでデューティー比が 1 : 1の振動波形である。この後に、長さが 26Hの第 2 期間 B1があり、 CS電圧の第 2波形は周期 26Hでデューティー比が 1： 1の振動波形 である。これに続ぐサブフレーム SF2は、第 1期間 A2の長さが 770Hで、第 1波形は 周期が 20Hでデューティー比が 1： 1の振動波形である。その後の第 2期間 B2の長さ は 36Hで、第 2波形は、周期が 36Hでデューティー比が 1： 1の振動波形である。
[0451] この例 4の CS電圧も、 A1—A2 = P /2, B2— B1 = P Z2の関係を満足しており
A A
、全てのフレームに亘つて、 2つのサブフレーム SF1および SF2の長さを互いに等し くできるので、むらの無い良好な表示を得ることができる。
[0452] (実施形態 12)
次に、図 58A〜図 58Cおよび図 59Aおよび図 59Bを参照して、画素行数が 1080 行 (FullHD)の Typellの液晶表示装置の駆動方法を説明する。図 58A〜図 58Cは 、 FullHDの Typellの液晶表示装置のマトリクス構成 (CSバスラインの接続形態）を 示す模式図である。ここでは、 12種類（12相）のじ3電圧（じ31〜じ312)を用ぃる = 1、 L= 12) 0 [0453] 図 59Aおよび図 59Bは、図 58A〜図 58Cに示した液晶表示装置の駆動波形を示 す模式図である。
[0454] 垂直走査期間（フレーム） V— Total= 1125H，、有効表示期間 V— Disp= 1080 H'、垂直帰線期間 V— Blank=45H'である映像信号が入力される場合に、映像信 号の 1フレームを 2つのサブフレームに 2分割する駆動方法を説明する。ここでは、 V -Total= 16. 7msとする。また、液晶層に印加する電圧の極性は、図 55 (b)の上 側に示したシークェンス（フレーム内は同極性、（+、 +)→(—、一））で、 1Hドット反 転でフレーム反転を行う場合を説明する。
[0455] 1フレームが 1125H'の映像信号（1H' = 16. 7[ms] Zl l25)を 2倍速で書き込 むので、液晶表示装置における水平走査期間 1Hは 1H' Z2となる。サブフレーム S
F1の垂直走査期間 V -Total (SF2) = 1080H + 24H,サブフレーム SF2の垂直 p
走査期間 V—Total(SF2) = 1080H + 66Hとすると、 2250Η= 1125Η' (すなわ
Ρ
ち、 V—Total=V - Total (SF1) +V—Total(SF2) )が成立する。ここでは映像
P P
信号の垂直帰線期間 45H，をサブフレーム SF1の垂直帰線期間に 24H、サブフレ ーム SF2の垂直帰線期間に 66H振り分けている。また、各サブフレームの第 1期間（ A1および A2)は互いに等しぐそれぞれ有効表示期間 V—Disp (SFl)および V
P P
— Disp (SF2)と等しい（いずれも 1080H)。但し、ここでは、 V -Total (SF1) =V
P P
-Total (SF2)の関係は成立して!/ヽな!、。
[0456] ここで、サブフレーム SF1とサブフレーム SF2とは同極性の書込みであり、 V—Dis p pの 1080Hが CS振動の 1周期（24H)の整数倍であるため、サブフレーム SF1とサ ブフレーム SF2との間の帰線期間（V—81&!^(3 1) )を2411の11倍とすれば、サブ
P
フレーム SF1の第 2期間 B1の長さ（nの値）に拘わらず、 12H毎に第 1電圧レベルと 第 2電圧レベルとが切り替わる振動 (周期 24H)を繰り返すだけでよい。すなわち、サ ブフレーム SF1については、第 1期間 A1と第 2期間 B1とを区別する必要がない。従 つて、図 59Aおよび図 59Bにおいては、サブフレーム SF1の第 2期間 B1は図示せず 、 SF1の第 1期間および第 2期間と SF2の第 1期間との和を「第 1期間 Al」とし示して いる。
[0457] 一方、サブフレーム SF2の次のサブフレーム SF1 (次のフレームに属する）は逆極 性の一書込みであるため（フレーム反転）、 V —Total (SF1) = 1080H + 24H、 V
P P
—Total (SFl) = 1080H + 66Hの場合、 CS電圧 CS 1は、例えば例 1に示すように 、 2244Hの期間（SF1の第 1期間 A1および第 2期間 B1と SF2の第 1期間 A2との和 )に亘り振動した後、残りの 6Hの期間（SF2の第 2期間 B2)を 3Hずつ第 1電圧レべ ルと第 2電圧レベルとに割り振る。
[0458] 従って、 1フレームに亘る CS電圧の第 1波形は、周期 P = 24Hでデューティー比
A
が 1： 1の振動波形であり、第 2波形は周期が 6Hでデューティー比が 1： 1の振動波形 である。なお、第 1波形である期間（SF1の第 1期間 A1および第 2期間 B1と SF2の第 1期間 A2との和である 2244Hは、 [Int{ (Q ' H— P /2) /V } + 1/2) · Ρ力ら求
A A A
めることができる（ここでは Q = 2250H)。
[0459] 図 59Aの例 1に示したような CS電圧を用いると、同極性のサブフレームが 2つ連続 し、その後、サブフレームで極性が反転するという極性のシークェンスが生じる倍速 駆動においても、各サブフレームにおいて、全ての画素ラインに供給する CS電圧の 実効値を同じにできるので、むらの無い良好な表示を得ることができる。
[0460] なお、第 2期間（B2)における CS電圧の波形 (第 2波形）は上記の例に限られない
[0461] 例えば、図 59Bの例 2の CS電圧のように、 CS電圧の第 2波形を 0. 5Hで第 1電圧 レベルと第 2電圧レベルとが切り替わる（すなわち振動の周期が 1H)振動波形として もよい。さらに、第 2波形の周期を 1Hよりも短くしてもよい。例えば、例 5に示すように 、それぞれの第 2期間の CS電圧の第 2波形を 0. 25Hで第 1電圧レベルと第 2電圧レ ベルとが切り替わる（すなわち振動の周期が 0. 5H)振動波形としてもよい。このよう に、 CS電圧の第 2波形の振動の周期を 1H以下とすれば、第 2期間の長さが、水平 走査期間 Hの偶数倍であっても奇数倍であっても、同じ CS電圧を用いることができる という利点がある。
[0462] また、図 59Bの例 3に示すように、第 2期間 B2の CS電圧の第 2波形を振動波形で はなぐ第 1電圧レベルと第 2電圧レベルとの平均値で一定の波形としてもよい。この ように第 2期間 B2の CS電圧値を一定値とすると、上述の例 2と同様に、第 2期間の長 さ B2が水平走査期間 Hの偶数倍であっても奇数倍であっても、同じ CS電圧を用い ることができるという利点がある。但し、例 3の場合は、第 1電圧レベルと第 2電圧レべ ルに加えて異なる電圧レベルが必要となるため、例 2の構成を採用する場合に比べ 回路が高価となる。
[0463] さらに、例 4に示す CS電圧を用いることもできる。上記の例 1〜例 3の CS電圧の第 1期間 A1は、第 1画素行の TFTがオンされる 10H前力も始まっているのに対し、例 4 の CS電圧は、第 2画素行の TFTがオフした後力も長さが 2220Hの第 1期間 A1が始 まる。第 1期間 A1における CS電圧 CS1の第 1波形は、周期が 24Hでデューティー 比が 1 : 1の振動波形である。この後に、長さが 30Hの第 2期間 B2があり、 CS電圧の 第 2波形は周期 30Hでデューティー比が 1： 1の振動波形である。
[0464] このように、サブフレーム SF1とサブフレーム SF2が同極性の書込みの場合、サブ フレーム SF1の有効表示期間とサブフレーム SF2の有効表示期間との間の帰線期 間（SF1の帰線期間）は、サブフレーム SF1の有効表示期間 +帰線期間（=第 1期 間 A1 +第 2期間 Β1) =Ρ ·ηとなるように、映像信号の帰線期間を振り分ければよい
A
。また、サブフレーム SF1とサブフレーム SF2が逆極性の書込みの場合、サブフレー ム SF1の有効表示期間とサブフレーム SF2の有効表示期間との間の帰線期間（SF 1の帰線期間）は、サブフレーム SF1の有効表示期間 +帰線期間（=第 1期間 A1 + 第 2期間 B1) =P ' (11+ 172)となるように振り分ければよい。
A
[0465] (実施形態 13)
次に、図 60Aおよび図 60Bを参照しながら、画素行数が 768行 (XGA)の Typell の液晶表示装置の他の駆動方法を説明する。ここでは、 10種類（10相）の CS電圧（ CS1〜CS10)を用いる（K= l、 L= 10)。
[0466] 図 60Aおよび図 60Bは駆動波形を示す模式図である。垂直走査期間（フレーム) V —Total=806H，、有効表示期間 V—Disp = 768H，、垂直帰線期間 V—Blank= 38H'である映像信号が入力される場合に、映像信号の 1フレームを 3つのサブフレ ームに 3分割する駆動方法を説明する。ここでも、また、液晶層に印加する電圧の極 性のシークェンスは、フレーム内は同極性（（ +、 +、 +)→(—、 一、一））で、 1Hドッ ト反転でフレーム反転を行う場合を説明する。
[0467] 1フレームが 806H，の映像信号（1H，= 16. 7[ms] Z806)を 3倍速で書き込むの で、液晶表示装置における水平走査期間 1Hは 1H' Z3となる。ここで、図 60Aおよ び図 60Bに示すように、サブフレーム SF1の垂直走査期間を V -Total (SFl) = 7 p
68H + 38H、サブフレーム SF2の垂直走査期間を V -Total (SF2) = 768H + 38 p
H、サブフレーム SF3の垂直走査期間を V—Total (SF3) = 768H + 38Hとすると p
、 2418H = 806H，（すなわち、 V— Total=V -Total (SFl) +V -Total (SF2)
P P
+V—Total (SF3) )が成立するとともに、 V -Total (SFl) =V - Total (SF2) =
P P P
V— Total(SF3)が成立する。ここでは映像信号の垂直帰線期間 38H'を 3つのサ
P
ブフレームの垂直帰線期間に 38Hずつ均等に振り分けている。
[0468] 同じフレームに属するサブフレーム SF1、サブフレーム SF2およびサブフレーム SF 3は同極性の書込みなので、例えば例 1に示すように、 CS電圧 CS1は、 800Hの期 間（SF1の第 1期間「A1」）に亘り 10H毎に電圧レベルが切り替わり、その後、残りの 6Hの期間（SF1の第 2期間「B1」）を 3Hずつ第 1電圧レベルと第 2電圧レベルに割り 振る。続いて、再び 800Hの期間（SF2の第 1期間「A2」）に亘り 10H毎に電圧レべ ルが切り替わり、その後、残りの 6Hの期間（SF2の第 2期間「B2」）を 3Hずつ第 1電 圧レベルと第 2電圧レベルに割り振る。
[0469] サブフレーム SF3と次のサブフレーム SF1 (異なるフレームに属する）は逆極性の 書込みとなるため、 790Hの期間（SF3の第 1期間「A3」）に亘り振動した後、残りの 1 6Hの期間（SF3の第 2期間「B3」）を 8Hずつ第 1電圧レベルと第 2電圧レベルとに割 り振る。すなわち、サブフレーム 3における CS電圧の第 1波形は、周期 P = 20Hで
A
デューティー比が 1： 1の振動波形であり、第 2波形は周期が 16Hでデューティー比 力 S 1 : 1の振動波形である。なお、第 1期間の長さ A3 (790H)は、 A3= [Int{ (Q 'H -P /2) /P } + 1/2] ·Ρ力 求めることができる（ここでは Q = 806)。
A A A
[0470] 図 60Aの例 1に示したような CS電圧を用いると、同極性のサブフレームが 3つ連続 し、その後、サブフレームで極性が反転するという極性のシークェンスが生じる 3倍速 駆動においても、各サブフレームにおいて、全ての画素ラインに供給する CS電圧の 実効値を同じにできるので、むらの無い良好な表示を得ることができる。
[0471] なお、 3つのサブフレームの第 2期間（Bl、 B2および B3)における CS電圧の波形（ 第 2波形）は上記の例に限られない。 [0472] 例えば、図 60Bの例 2に示すように、それぞれの第 2期間 Bl、 B2および B3の CS 電圧の第 2波形を 0. 5Hで第 1電圧レベルと第 2電圧レベルとが切り替わる（すなわ ち振動の周期が 1H)振動波形としてもよい。さらに、第 2波形の周期を 1Hよりも短くし てもよい。例えば、例 5に示すように、それぞれの第 2期間 Bl、 B2および B3の CS電 圧の第 2波形を 0. 25Hで第 1電圧レベルと第 2電圧レベルとが切り替わる（すなわち 振動の周期が 0. 5H)振動波形としてもよい。このように、 CS電圧の第 2波形の振動 の周期を 1H以下とすれば、第 2期間の長さが、水平走査期間 Hの偶数倍であっても 奇数倍であっても、同じ CS電圧を用いることができるという利点がある。
[0473] また、図 60Bの例 3に示すように、それぞれの第 2期間 Bl, B2および B3の CS電圧 の第 2波形を振動波形ではなぐ第 1電圧レベルと第 2電圧レベルとの平均値で一定 の波形としてもよい。このように第 2期間の CS電圧値を一定値とすると、上述の例 2と 同様に、第 2期間の長さ Bl, B2および B3が水平走査期間 Hの偶数倍であっても奇 数倍であっても、同じ CS電圧を用いることができるという利点がある。但し、例 3の場 合は、第 1電圧レベルと第 2電圧レベルにカ卩えて異なる電圧レベルが必要となるため 、例 2の構成を採用する場合に比べ回路が高価となる。
[0474] さらに、例 4に示す CS電圧を用いることもできる。上記の例 1〜例 3の CS電圧のサ ブフレーム SF1の第 1期間 A1は、第 1画素行の TFTがオンされる 8H前から始まって いるのに対し、例 4の CS電圧は、第 2画素行の TFTがオフした後から 780Hの長さの 第 1期間 A1が始まる。第 1期間 A1における CS電圧 CS1の第 1波形は、周期が 20H でデューティー比が 1 : 1の振動波形である。この後に、長さが 26Hの第 2期間 B1が あり、 CS電圧の第 2波形は周期 26Hでデューティー比が 1 : 1の振動波形である。こ れに続ぐサブフレーム SF2でも 780Hの第 1期間 A2 (周期 20H、デューティー比が 1 : 1の振動)後、 26Hの第 2期間 B2 (周期 26H、デューティー比が 1： 1の振動）を経 て、サブフレーム SF3へとつながる。サブフレーム SF3では、 770Hの第 1期間 A3 ( 周期 20H、デューティー比が 1 : 1の振動）後、 36Hの第 2期間 B3 (周期 36H、デュ 一ティー比が 1： 1の振動）を経て、サブフレーム SF1へとつながる。
[0475] (実施形態 14)
次に、図 61Aおよび図 61Bを参照しながら、画素行数が 768行 (XGA)の Typell の液晶表示装置の他の駆動方法を説明する。図 61 Aおよび図 61Bは駆動波形を示 す模式図である。垂直走査期間（フレーム) V— Total = 806H'、有効表示期間 V— Disp = 768H，、垂直帰線期間 V— Blank = 38H，である映像信号が入力される場 合に、映像信号の 1フレームを 3つのサブフレームに 3分割する駆動方法を説明する 。ここでは、液晶層に印加する電圧の極性のシークェンスは、フレーム内で反転（（+ 、―、 +)→(-、 +、―））で、 1Hドット反転でフレーム反転を行う場合を説明する（図 55 (b)の下段に示したシークェンスに対応する）。
[0476] 図 61Aおよび図 61Bに示すように、サブフレーム SF1、サブフレーム SF2、サブフ レーム SF3をそれぞれ極性反転で書き込む場合、 V -Total (SF1) = 768H + 22
P
H、 V -Total (SF2) = 768H + 22H、 V— Total (SF3) = 768H + 70Hと分ける
P P
と、 2418H = 806H，（すなわち、 V- Total =V -Total (SFl) +V -Total (SF2
P P
) +V— Total(SF3) )が成立する。ここでは映像信号の垂直帰線期間 38H'をサブ p
フレーム SF1の垂直帰線期間に 22H、サブフレーム SF2の垂直帰線期間に 22H、 サブフレーム SF3の垂直帰線期間に 70H振り分けている。
[0477] サブフレーム SF1、 SF2および SF3が極性反転でつながり、 CS電圧が 10相で Ty pellであるため、 V― Total (SFl)と +V― Total (SF2)がいずれも 790H (P · (n
P P A
+ 1/2) )となる様に帰線期間を割り当て、サブフレーム SF3に残りの帰線期間を割 り振ると、 CS電圧の波形は、サブフレーム SF1からサブフレーム SF3の第 1期間まで は、 10H毎に第 1レベルと第 2レベルとが切り替わる振動 (周期 20H)を繰り返すだけ で、サブフレーム間（SF1と SF2、 SF2と SF3)のつながりにおける均等処理を考慮 する必要が無ぐ SF1および SF2に第 2期間を設ける必要がない。従って、図 61Aお よび図 61Bにおいては、サブフレーム SF1およびサブフレーム 2の第 2期間 B1は図 示せず、 SF1の第 1期間および第 2期間と、 SF2の第 1期間および第 2期間と、 SF3 の第 1期間との和を「第 1期間 Al」とし示している。
[0478] V -Total (SFl) = 768H + 22H、 V -Total (SF2) = 768H + 22H、 V—Tot
P P P
al (SF3) = 768 + 70Hの場合、例えば例 1に示すように、 10H毎の振動を繰り返す 長さが 2410Hの第 1期間 (A1)の後、長さが 8Hの第 2期間 B3 (4H毎に第 1電圧レ ベルと第 2電圧レベルに切り替わる）とすればよい。 [0479] 図 61Aの例 1に示したような CS電圧を用いると、極性が交互に反転するサブフレー ムが 3つ連続し、その後、フレームで極性が反転するという極性のシークェンスが生じ る倍速駆動においても、各サブフレームにおいて、全ての画素ラインに供給する CS 電圧の実効値を同じにできるので、むらの無い良好な表示を得ることができる。
[0480] なお、第 2期間（B3)における CS電圧の波形 (第 2波形）は上記の例に限られない
[0481] 例えば、図 61Bの例 2の CS電圧のように、 CS電圧の第 2波形を 0. 5Hで第 1電圧 レベルと第 2電圧レベルとが切り替わる（すなわち振動の周期が 1H)振動波形として もよい。さらに、第 2波形の周期を 1Hよりも短くしてもよい。例えば、例 5に示すように 、それぞれの第 2期間の CS電圧の第 2波形を 0. 25Hで第 1電圧レベルと第 2電圧レ ベルとが切り替わる（すなわち振動の周期が 0. 5H)振動波形としてもよい。このよう に、 CS電圧の第 2波形の振動の周期を 1H以下とすれば、第 2期間の長さが、水平 走査期間 Hの偶数倍であっても奇数倍であっても、同じ CS電圧を用いることができる という利点がある。
[0482] また、図 61Bの例 3に示すように、第 2期間 B3の CS電圧の第 2波形を振動波形で はなぐ第 1電圧レベルと第 2電圧レベルとの平均値で一定の波形としてもよい。この ように第 2期間 B3の CS電圧値を一定値とすると、上述の例 2と同様に、第 2期間の長 さ B3が水平走査期間 Hの偶数倍であっても奇数倍であっても、同じ CS電圧を用い ることができるという利点がある。但し、例 3の場合は、第 1電圧レベルと第 2電圧レべ ルに加えて異なる電圧レベルが必要となるため、例 2の構成を採用する場合に比べ 回路が高価となる。
[0483] さらに、例 4に示す CS電圧を用いることもできる。上記の例 1〜例 3の CS電圧の第 1期間 A1は、第 1画素行の TFTがオンされる 10H前力も始まっているのに対し、例 4 の CS電圧は、第 2画素行の TFTがオフした後力も長さが 2390Hの第 1期間 A1が始 まる。第 1期間 A1における CS電圧 CS1の第 1波形は、周期が 20Hでデューティー 比が 1 : 1の振動波形である。この後に、長さが 28Hの第 2期間 B2があり、 CS電圧の 第 2波形は周期 28Hでデューティー比が 1： 1の振動波形（14H毎に振動）である。
[0484] このように、サブフレーム SF1 (SF2)とサブフレーム SF2 (SF3)が同極性の書込み の場合、サブフレーム SF1 (SF2)の有効表示期間とサブフレーム SF2 (SF3)の有 効表示期間との間の帰線期間（SF1 (SF2)の帰線期間）は、サブフレーム SF1 (SF 2)の有効表示期間 +帰線期間（=第 1期間 A1 +第 2期間 Β1) =Ρ ·ηとなるように、
A
映像信号の帰線期間を振り分ければよい。また、サブフレーム SF1 (SF2)とサブフレ ーム SF2 (SF3)が逆極性の書込みの場合、サブフレーム SF1 (SF2)の有効表示期 間とサブフレーム SF2 (SF3)の有効表示期間との間の帰線期間（SF1 (SF2)の帰 線期間）は、サブフレーム SF1 (SF2)の有効表示期間 +帰線期間（=第 1期間 A1 +第 2期間 B1) =P ' (11+ 172)となるように振り分ければよい。
A
[0485] (パネル分割駆動方法）
次に、液晶表示装置の表示領域を複数の領域に分割して駆動する方法 (パネル分 割駆動法ということもある。 )について説明する。典型的には、表示領域を上下の 2つ の領域に分割して駆動する。パネル分割駆動方法は、各画素に表示信号電圧を書 き込むための時間を分割数倍にできる（2分割すると 2倍にできる）という利点がある。
[0486] 通常の駆動方法と比較しながらパネル分割駆動方法を説明する。
[0487] 図 62はパネル分割をしな 、通常の駆動方法にお!、て、マルチ画素駆動を適用す る場合の各信号のタイミングを模式的に示す図である。図 62の上段の 2つは、横軸 が時間で、縦軸に表示パネル上の行方向の位置を示している。中段の図中の矢印 は、表示パネルの左上力 順に表示信号電圧が画素に書き込まれている（書き込み は線順次的に行われる）様子を示しており、矢印の傾きは、書き込み速度を示してい る。また、ここでは、入力映像信号 (入力データ）の 1垂直走査期間（フレーム）毎に極 性が反転するフレーム反転の例を示している。図 62から分かるように、通常の駆動方 法では、入力データの送信速度と画素への書き込み速度が同じである。入力映像信 号の垂直走査期間と液晶表示装置における垂直走査期間とがー致していることに対 応する。
[0488] マルチ画素駆動を行う場合、画素に対する書き込みが行われていない期間に、即 ち走査信号 (ゲート)信号がオフの期間に、 CS電圧の極性反転を行う必要がある。パ ネル分割無しの場合、図 62中にノヽツチングで示した垂直帰線期間内の黒!、実線で 示した時刻で CS電圧の極性反転を行うことで上記の条件を満足することができる。 [0489] し力しながら、液晶表示装置の大型 ·高精細化に伴い、図 62に示した従来の方法 では駆動が困難となってきた。そこで、表示装置を上下に分割して駆動する方法が 提案された。
[0490] 図 63を参照して、表示領域を上下に 2分割した駆動方法およびその問題点を説明 する。
[0491] 図 63に示した駆動方法では、 1画面分のデータを受信する時間で画面の 1Z2を 書き込めばよくなるために、書き込みに与えられる時間は 2倍となる。これは、中段の 図の矢印の傾きが、上段の図中の直線の傾きの 1Z2になっていることに対応する。
[0492] また、マルチ画素駆動を行う際の要件である、画素に対する書き込みがなされてい な 、期間に CS電圧の極性反転を行わなければならな 、と 、う要件にっ 、ても、中段 の図中の垂直方向の太線の部分で極性反転を行うことで達成できて ヽる。
[0493] し力しながら、図 63の駆動方法では新たな問題が発生している。この問題とは、図 63に示した駆動方法で動画像を表示した場合、パネル分割の継ぎ目（上下分割の 境界)部分で、表示が分割されて観測されるといった問題である。この問題の原因は 、パネル分割の継ぎ目の部分 (画面中央部分)で画面の書き込みが一旦停止するこ とにある。
[0494] この問題を解決するために、画面中央部分での書き込みの中断を行わない駆動方 法が米国特許第 6229516号明細書に開示されている。し力しながら、本発明者の 検討の結果、この駆動方法と図 62あるいは図 63に示したマルチ画素駆動を組み合 わせる場合には更なる問題が発生することがわかった。
[0495] その問題とは、マルチ画素駆動を行う際の要件である、画素に対する書き込みがな されて 、な 、期間に CS電圧の極性反転を行わなければならな 、と 、う要件が達成 できないことである。
[0496] 図 64を参照しながらこの問題を説明する。例えば、 CS電圧の極性反転を図 64中 の垂直方向の太線で示したタイミングで行った場合、図中の〇印の位置で画素への 書き込みを示す矢印と CS電圧の極性反転のタイミングを示す太線とが交差している 。さらに、 CS電圧の極性反転のタイミングを示す太線の位置をいかに変更しょうとも、 画素への書き込みを示す矢印と交差を避けることはできない。したがって、マルチ画 素駆動を行う要件を満足することはできな 、。
[0497] 以下に、この問題を解決する液晶表示装置およびその駆動方法の実施形態を説 明する。
[0498] 以下に例示する液晶表示装置は、上述の実施形態の液晶表示装置と同様に、マ ルチ画素駆動するために互いに電気的に独立な複数の補助容量幹線を有し、画素 は、第 1表示領域 (例えば上側）に属する画素と、第 2表示領域 (例えば下側）に属す る画素とを含み、第 1表示領域と第 2表示領域とは互いに独立に走査され得る領域で あって、複数の補助容量幹線は、第 1表示領域に属する複数の第 1補助容量幹線と 、第 2表示領域に属する複数の第 2補助容量幹線とを含んで 、る。
[0499] ここで、ある補助容量幹線が属する表示領域は、その補助容量幹線が電気的に接 続されている補助容量対向電極を含む副画素を有する画素がどの表示領域に属す るかで決まる。異なる表示領域に属する画素の補助容量対向電極に電気的に接続 されている補助容量幹線はいずれに属しないとする。なお、後述するように、第 1表 示領域に属する画素および第 2表示領域に属する画素のいずれにも電気的に接続 された補助容量幹線をさらに含んでもよい。また、この場合、当該補助容量幹線が接 続されて!、る画素の内、 1つの画素行 (他方の表示領域に最も近!、画素行）の画素 だけが異なる表示領域 (例えば第 1表示領域)属し、他の全ての画素は同じ表示領 域 (例えば第 2表示領域）に属する。この場合、 2つの異なる表示領域に属する画素 のいずれにも電気的に接続された当該補助容量幹線は、例外的な画素行を除いた 他の全ての画素が属する表示領域 (すなわち、第 2表示領域）に属するものと扱うこと が出来る。
[0500] ある実施形態において、複数の第 1補助容量幹線の内の任意の 1つの補助容量幹 線に印加する電圧と、複数の第 2補助容量幹線の内の任意の 1つの補助容量幹線 に印加する電圧は、同一波形であって位相が異なる電圧である。
[0501] ある実施形態において、複数の第 1補助容量幹線の内の任意の 1つの補助容量幹 線に印加する電圧波形と、複数の第 2補助容量幹線の内の任意の 1つの補助容量 幹線に印加する電圧波形の位相差は、 1水平走査期間よりも大きぐかつ、映像信号 の垂直走査期間 (V— Total)よりも小さく設定されている。 [0502] 例えば，図 72に示すように、複数の補助容量幹線のそれぞれが供給する補助容量 対向電圧は、第 1電圧レベルと第 2電圧レベルで構成される複数の周期を有する複 数の矩形波で構成される矩形波群 2つ、即ち第 1矩形波群と第 2矩形波群が繰り返し 連結されたものであって、第 1矩形波群 (WI)および第 2矩形波群 (WII)は、それぞ れ第 1期間 (WIAまたは WIIA)と第 2期間 (WIBまたは WIIB)とを含み、第 1期間 (W IAまたは WIIA)において各画素への書き込み走査が行われる。第 1補助容量幹線 に印加される補助容量対向電圧の第 1期間 (WIAまたは WIIA)は第 1表示領域が走 查される期間であって、第 2補助容量幹線に印加される補助容量対向電圧の第 1期 間 (WIAまたは WIIA)は、第 2表示領域が走査される期間であり、第 1矩形波群と第 2矩形波群では、それぞれの第 1期間内での走査時の各画素に書き込まれる表示信 号電圧の極性が異なり、第 2矩形波群の第 1期間における波形は、第 1矩形波群の 第 1期間の波形における第 1電圧レベルを第 2電圧レベルに、第 2電圧レベルを第 1 電圧レベルに変更したものである。ここで、第 1補助容量幹線が供給する第 1補助容 量対向電圧の第 1矩形波群と第 2矩形波群との連結タイミング (連結する時刻）と第 2 補助容量幹線が供給する第 2補助容量対向電圧の第 1矩形波群と第 2矩形波群との 連結タイミング (連結する時刻）が異なって 、る。
[0503] また、図 72に示すように、入力映像信号の垂直走査期間 (V— Total)が 2以上の サブフレームに分割され、各サブフレームにおいて各画素に表示信号電圧が書き込 まれ、入力映像信号の連続する 2つの垂直走査期間内において、表示信号電圧が 同極性で書き込まれるサブフレームが 2つ連続し、その後のサブフレームで表示信 号電圧の極性が反転するシークェンスを含み、複数の補助容量幹線のそれぞれが 供給する補助容量対向電圧は、各サブフレームにおいて、水平走査期間 (H)の 2以 上の整数倍の第 1周期 (P )
Aで振動する第 1波形と、連続する所定数の入力映像信 号の垂直走査期間毎に補助容量対向電圧の実効値が、所定の一定値をとるように 設定されている第 2波形とを含み、かつ、極性が反転するサブフレーム間で、補助容 量対向電圧の第 1波形の位相が 180° 変化する液晶表示装置にお 、てパネル分割 構造を採用すると、複数の補助容量幹線は、第 1表示領域に属する第 1補助容量幹 線と、第 2表示領域に属する第 2補助容量幹線とを含み、第 1補助容量幹線が供給 する第 1補助容量対向電圧の第 1波形の位相が 180° 変化するタイミングと第 2補助 容量幹線が供給する第 2補助容量対向電圧の第 1波形の位相が 180° 変化するタ イミングが異なる。
[0504] このように、第 1補助容量幹線が供給する第 1補助容量対向電圧の第 1矩形波群と 第 2矩形波群との連結タイミング (連結する時刻）と第 2補助容量幹線が供給する第 2 補助容量対向電圧の第 1矩形波群と第 2矩形波群との連結タイミング (連結する時刻 )が異なっている、あるいは、第 1補助容量幹線が供給する第 1補助容量対向電圧の 第 1波形の位相が 180° 変化するタイミングと第 2補助容量幹線が供給する第 2補助 容量対向電圧の第 1波形の位相が 180° 変化するタイミングが異なっていることを、 以下では単純に CS電圧の極性反転のタイミングが異なるということがある。
[0505] このように、分割した表示領域ごとに異なるタイミングで CS電圧の極性反転を行うこ とによって、動画像表示時の分割部分の画像の不連続性を生じることなぐ且つマル チ画素駆動を行う際の要件である、画素に対する書き込みがなされていない期間に CS電圧の極性反転を行わなければならな 、と 、う要件を達成することができる。
[0506] 典型的には、各表示領域における第 1矩形波群と第 2矩形波群との連結タイミング 、あるいは、補助容量対向電圧の第 1波形の位相が 180° 変化するタイミングは、全 て同じである。
[0507] ある実施形態において、第 1表示領域に対する垂直走査期間を V -Total (SFU)
P
、第 2表示領域に対する垂直走査期間を V—Total(SFL)とするとき、入力映像信
P
号の 1垂直走査期間（V— Total) =V - Total (SFU) =V Total (SFL)の関係 p p
を満足する。
[0508] ある実施形態において、第 1矩形波群と第 2矩形波群の長さが入力映像信号の垂 直走査期間 (V— Total)に等しい。
[0509] ある実施形態において、入力映像信号の垂直走査期間 (V— Total)が、第 1サブ フレーム（V— Total (SF1) )と第 2サブフレーム（V— Total (SF2) )との和で表され
P P
、第 1サブフレームにおける第 1表示領域の垂直走査期間を V— Total(SFUl)、第
P
1サブフレームにおける第 2表示領域に対する垂直走査期間を V -Total (SFL1)と
P
し、第 2サブフレームにおける第 1表示領域の垂直走査期間を V -Total (SFU2) , 第 1サブフレームにおける第 2表示領域に対する垂直走査期間を V -Total (SFL2
P
)とするとき、 V - Total (SF1) =V -Total(SFUl) =V— Total (SFL1)、およ
P P P
び V - Total (SF2) =V -Total (SFU2) =V—Total (SFL2)の関係を満足し、
P P P
第 1矩形波群の長さが V— Total (SF1)に等しぐ第 2矩形波群の長さが V -Total
P P
(SF2)に等しい。
[0510] もちろん、図 72に示したような倍速駆動に限られない。
[0511] 入力映像信号の垂直走査期間 (V— Total)毎に表示信号電圧の極性が反転する シークェンスを有し、複数の補助容量幹線のそれぞれが供給する補助容量対向電 圧は、各垂直走査期間 (V— Total)において、水平走査期間（H)の 2以上の整数倍 の第 1周期 (P )で振動する第 1波形と、連続する所定数の入力映像信号の垂直走
A
查期間毎に補助容量対向電圧の実効値が、所定の一定値をとるように設定されてい る第 2波形とを含み、かつ、極性が反転するのに伴って、補助容量対向電圧の第 1波 形の位相が 180° 変化する液晶表示装置に、パネル分割構造を適用する場合、第 1補助容量幹線が供給する第 1補助容量対向電圧の第 1波形の位相が 180° 変化 するタイミングと第 2補助容量幹線が供給する第 2補助容量対向電圧の第 1波形の位 相が 180° 変化するタイミングを異ならせればよい。この場合にも、複数の第 1補助 容量幹線が供給する複数の第 1補助容量対向電圧の第 1波形の位相が 180° 変化 するタイミングは全て同一タイミングであり、且つ、複数の第 2補助容量幹線が供給す る複数の第 2補助容量対向電圧の第 1波形の位相が 180° 変化するタイミングも全 て同一タイミングであることが好ましい。
[0512] 以下に図面を参照しながら、パネル分割駆動方法の好ましい実施形態を説明する
[0513] (実施形態 15)
図 65に示す駆動方法では上下に 2分割された画面のそれぞれで異なるタイミング で CS電圧の極性反転を行っている点に特徴がある。
[0514] このような構成をとることにより、上下に分割した液晶表示装置において動画像表示 時の分割部分の画像の不連続性を生じることなぐ且つマルチ画素駆動を行う際の 要件である、画素に対する書き込みがなされていない期間に CS電圧の極性反転を 行わなければならないという要件を達成することができる。このように、マルチ画素駆 動用の表示パネルを上下に 2分割するためには、 CSバスラインも上下で 2分割する 必要がある。その際、画面の中央の CSバスラインは上半分または下半分のいずれか に含める。すなわち、画面の上半分と下半分とで CSバスラインの本数が 1本異なるこ とになる。
[0515] 尚、図 64の説明で問題としていた画面継ぎ部分での動画像の分断の問題の程度 はその部分での書き込み中断の時間に依存している。図 65に示すように、画面継ぎ 部分での書き込み中断がない場合が理想的であるが、わずかな期間の中断であれ ば視認上問題ない場合もある。発明者が検討した結果、全体の書き込み時間に対し て 20%程度の中断時間であれば視認上の許容範囲であった。
[0516] このような許容範囲内で画面中央部で書き込みを中断する場合においても、例え ば図 66に示すように、 CS電圧の極性を反転するタイミングを上下半画面毎に異なる ように制御することが有効である。その理由は、上下各画面の書き込み休止時に行う CS電圧の極性反転タイミングを上下画面で同等にすることができ、上下画面の駆動 状態を一致させることができるからである。
[0517] (実施形態 16)
実施形態 15の駆動方法は、パネル分割駆動で等速表示 (表示装置へのデータ入 力の周期と液晶表示装置の駆動の周期が等しい)場合の例であり、この場合、パネ ル分割駆動の効果、即ち通常の駆動と比較して液晶表示装置への書き込み時間を 2倍に拡大できる効果を大型 '高精細パネルの駆動に利用するものであった。
[0518] パネル分割駆動は、液晶表示装置の高速駆動 (駆動周波数上昇）に利用すること もできる。ここでは、上下 2分割駆動を 2倍速駆動に適用する例を説明する。
[0519] 図 67に示す駆動方法は、画素書き込み速度および画素の極性反転速度も 2倍速 にした例を示しており、図 68は、画素の極性反転は従来どおりの等速 (入力映像信 号の 1フレーム毎に反転)で行い、画素書き込みだけを 2倍速にした例を示している。
[0520] 図 67および図 68のいずれの駆動方法においても、画素の極性反転の毎に CS電 圧の極性反転が成されており、 2倍速駆動とマルチ画素駆動とが成立している。
[0521] (実施形態 17) 次に、上下 2分割駆動と 3倍速駆動に適用する例を説明する。
[0522] 図 69に示す駆動方法は、画素書き込み速度および画素の極性反転速度も 3倍速 にした例を示しており、図 70は、画素の極性反転は従来どおりの等速 (入力映像信 号の 1フレーム毎に反転)で行い、画素書き込みだけを 3倍速にした例を示している。
[0523] 図 69および図 70のいずれの駆動方法においても、画素の極性反転の毎に CS電 圧の極性反転が成されており、 3倍速駆動とマルチ画素駆動とが成立している。
[0524] (実施形態 18)
上述した上下 2分割駆動と 2倍速駆動とを組み合わせたマルチ画素駆動に好適な 実施形態を説明する。
[0525] 図 71A〜図 71Cおよび図 72を参照して、画素行数が 1080行（FullHD)の Typel Iの液晶表示装置の駆動方法を説明する。図 71A〜図 71Cは、 FullHDの Typellの 液晶表示装置のマトリクス構成 (CSバスラインの接続形態)を示す模式図である。ここ では、 10種類（10相）の CS電圧（CS1〜CS10)を用いる（K= l、 L= 10)。
[0526] 図 72は、図 71A〜図 71Cに示した液晶表示装置の駆動波形を示す模式図である
[0527] 垂直走査期間（フレーム） V— Total= 1120H，、有効表示期間 V— Disp= 1080 H'、垂直帰線期間 V— Blank=40H'である映像信号が入力される場合に、映像信 号の 1フレームを 2つのサブフレームに 2分割するとともに画面を上下に 2分割する駆 動方法を説明する。ここでは、 V-Total= 16. 7msとする。また、液晶層に印加する 電圧の極性は、図 55 (b)の上側に示したシークェンス（フレーム内は同極性、（+、 + )→(—、―））で、 1Hドット反転でフレーム反転を行う場合を説明する。
[0528] ここで、上下 2分割された画面の上半分 (上側表示領域）に対応することを示す記 号として Uを、画面の下半分（下側表示領域）に対応する記号として Lを用いる。上側 表示領域は、図 71Aに示した第 1番目のゲートバスライン (GBL— 1)から図 71Bに 示した第 540番目のゲートバスライン（GBL— 540)に接続された 540行の画素行で 構成されており、下側表示領域は、図 71Bに示した第 541番目のゲートバスライン（ GBL— 541)から図 71Cに示した第 1080番目のゲートバスライン（GBL— 1080)に 接続された 540行の画素行で構成されて ヽる。図 72にお ヽては上側表示領域を GO 01〜G540とし、下側表示領域を G' 001〜G' 540としている。なお、図 71Bに示し た第 540番目のゲートバスライン (GBL— 540)に接続されている画素行は上側表示 領域に属し、この画素が有する 2つ副画素の一方の補助容量対向電極は、上側表 示領域に属する補助容量幹線 CS9に補助容量配線を介して電気的に接続されてい る。し力しながら、この画素が有する 2つ副画素の他方の補助容量対向電極は、当該 画素を除き、下側表示領域に属する画素の補助容量対向電極に電気的に接続され て ヽる補助容量幹線 CS 1 'に電気的に接続されて!、る。
[0529] このように、 Typellの液晶表示装置においては、複数の表示領域に分割した場合
、ある表示領域に属する画素行の内で他の領域に最も近い画素行は、当該表示領 域に属する補助容量幹線に電気的に接続された補助容量対向電極を有する副画素 と、当該画素を除き、当該表示領域に隣接す表示領域に属する画素の補助容量対 向電極に電気的に接続されている補助容量幹線に電気的に接続された補助容量対 向電極を有する副画素とを備えることになる。このように異なる表示領域に属する画 素の補助容量対向電極に電気的に接続されている補助容量幹線はいずれに属しな いことになる。しかしながら、 2つの異なる表示領域に属する画素のいずれにも電気 的に接続された当該補助容量幹線は、例外的な画素行 (G540)を除いた他の全て の画素が属する表示領域 (ここでは第 2表示領域）に属するものと扱うことが出来る。 すなわち、 CS1 'は、実質的には下側表示領域に属する補助容量幹線として扱うこと が出来る。
[0530] なお、 Typelの液晶表示装置においては、ある表示領域に属する画素の 2つの副 画素の補助容量対向電極は、いずれも同じ表示領域に属する補助容量幹線に接続 されること〖こなる。
[0531] 1フレームが 1120H'の映像信号（1H' = 16. 7[ms]Zll20)を 2倍速で書き込 み、かつ、上下 2分割で駆動するので、液晶表示装置における水平走査期間 1Hは（ 1Η'Ζ2) ·2、すなわち 1Η= 1Η'となる。
[0532] 図 72に示すように、サブフレーム SF1Uの垂直走査期間 V -Total (SF1U) = 54
p
0H + 20H、サブフレーム SF2Uの垂直走査期間 V—Total (SF2U) = 540H + 20
p
H、サブフレーム SF1Lの垂直走査期間 V -Total (SF1L) = 540H + 20H、サブ フレーム SF2Lの垂直走査期間 V—Total (SF2L) = 540H + 20Hとする。すなわ
p
ち、入力映像信号の垂直帰線期間 V— Blank=40H，を上下のそれぞれの 2つのサ ブフレームに 20Hずつ割り振る。
[0533] サブフレーム SF1Uの CS電圧は、第 2画素行の TFTがオフした後、 540H期間（ 第 1期間）に亘つて 10H毎の振動を行い (周期 20H)、残りの 20H (第 2期間）の内の 12Hを 6Hずつ第 1電圧レベルと第 2電圧レベルとに割り振り、残りの 8Hを 1H以下、 例えば 0. 5Hで振動させる (周期 1H)。 1H以下で振動させる期間を設けることで、サ ブフレーム SF1Uの第 2期間が水平走査期間 Hの奇数倍となった場合でも特別な処 理をする必要がなくなる。
[0534] サブフレーム SF2Uの CS電圧は、第 2画素行の TFTがオフした後、 550H期間（ 第 1期間）に亘つて 10H毎の振動を行い (周期 20H)、残りの 10H (第 2期間）を 1H 以下、例えば 0. 5Hで振動させる (周期 1H)。 1H以下で振動させる期間を設けること で、サブフレーム SF2Uの第 2期間が水平走査期間 Hの奇数倍となった場合でも特 別な処理をする必要がなくなる。ここで、 CS1〜CS6は不規則な 10Hの振動となる。 CS1および CS2は 540Hの期間に亘つて 10Hの振動を行い、最後の 10Hの 6H期 間あと 0. 5Hの振動を 10H行い、残りの 4H—定に保つ。 CS3および CS4も同様に、 540Hの期間に亘つて 10Hの振動を行い、最後の 10Hの 4H期間のあと 0. 5Hの振 動を 10H行い、残り 6H期間一定に保ってもよいが、 0. 5Hの振動を行う前の 4H期 間を前の 10Hの期間に連続させて 14Hの期間としている。 CS5および CS6も同様に 、 540Hの期間に亘つて 10Hの振動を行い、最後の 10Hの 2H期間のあと 0. 5Hの 振動を 10H行い、残り 8H期間一定に保ってもよいが、 0. 5Hの振動を行う前の 2H 期間を前の 10H期間につけて 12H期間として 、る。
[0535] サブフレーム SF1Lの CS電圧は、第 2画素行の TFTがオフした後、 CSが切り替わ る 10H前より 540H期間に亘つて 10H毎の振動を行い、残りの 20Hを 8Hずつ第 1電 圧レベルと第 2電圧レベルとに割り振り、（CS5'〜8'は 6Hずつ）残りの 4Hを 1H以 下、例えば 0. 5Hで振動させる。 1H以下で振動させる期間を設けることで、サブフレ ーム SF1Lの第 2期間が水平走査期間 Hの奇数倍となった場合でも特別な処理をす る必要がなくなる。 [0536] サブフレーム SF2Lの CS電圧は、第 2画素行の TFTがオフした後、 CSが切り替わ る 10H前より 550Hの期間に亘つて 10H毎の振動を行い、残りの 10Hを 1H以下、例 えば 0. 5Hで振動させる。 1H以下で振動させる期間を設けることで、サブフレーム S F1Lの第 2期間が水平走査期間 Hの奇数倍となった場合でも特別な処理をする必要 がなくなる。ここで、 CS1，および CS2，は残りの 10Hのうちの 8Hを 4Hずつ第 1電圧 レベルと第 2電圧レベルとに割り振り、残りの 2Hを 1H以下、例えば 0. 5Hで振動さ せる。
[0537] 図 72に示したような CS電圧を用いると、上下 2分割駆動と 2倍速駆動とを組み合わ せたマルチ画素駆動においても、各サブフレームにおいて、全ての画素ラインに供 給する CS電圧の実効値を同じにできるので、むらの無い良好な表示を得ることがで きる。もちろん、上述した、上下 2分割駆動の利点および 2倍速駆動の利点も得られる 産業上の利用可能性
[0538] 本発明によると、 γ特性の視野角依存性が改善された表示品位の極めて高!、大型 あるいは高精細の液晶表示装置が提供される。本発明の液晶表示装置は、例えば 3 0型以上の大型のテレビ受像機として好適に用いられる。

Claims

請求の範囲
それぞれが液晶層と前記液晶層に電圧を印加する複数の電極とを有し、行および 列を有するマトリクス状に配列された複数の画素を備え、
前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印 加することができる副画素および第 2副画素を有し、
前記第 1副画素および前記第 2副画素のそれぞれは、
対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって 形成された液晶容量と、
前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を 介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助 容量と、
を有し、
前記対向電極は、前記第 1副画素および前記第 2副画素に対して共通の単一の電 極であり、前記補助容量対向電極は、前記第 1副画素と前記第 2副画素とで電気的 に独立であって、かつ、
互いに電気的に独立な複数の補助容量幹線を更に有し、
前記補助容量幹線のそれぞれは、前記複数の画素の前記第 1副画素および前記 第 2副画素が有する前記補助容量対向電極のいずれかに補助容量配線を介して電 気的に接続されており、
入力映像信号の垂直走査期間 (V— Total)が 2以上のサブフレームに分割され、 各サブフレームにおいて各画素に表示信号電圧が書き込まれ、入力映像信号の連 続する 2つの垂直走査期間内にお 、て、表示信号電圧が同極性で書き込まれるサ ブフレームが 2つ連続し、その後のサブフレームで表示信号電圧の極性が反転する シークェンスを含み、
前記複数の補助容量幹線のそれぞれが供給する補助容量対向電圧は、各サブフ レームにおいて、水平走査期間 (H)の 2以上の整数倍の第 1周期（P )で振動する第
A
1波形と、連続する所定数の入力映像信号の垂直走査期間毎に前記補助容量対向 電圧の実効値が、所定の一定値をとるように設定されている第 2波形とを含み、かつ 、前記極性が反転するサブフレーム間で、前記補助容量対向電圧の前記第 1波形 の位相が 180° 異なる、液晶表示装置。
[2] 入力映像信号の垂直走査期間毎に、前記表示信号電圧の極性が反転するととも に、前記補助容量電圧の前記第 1波形の位相が 180° ずれる、請求項 1に記載の液 晶表示装置。
[3] 入力映像信号の垂直走査期間毎に前記表示信号電圧の極性が反転し、かつ、 入力映像信号の各垂直走査期間内のサブフレーム毎に、前記表示信号電圧の極 性が反転するとともに、前記補助容量対向電圧の前記第 1波形の位相が 180° ずれ る、請求項 1に記載の液晶表示装置。
[4] 入力映像信号の垂直走査期間 (V— Total)が、有効表示期間 (V— Disp)と垂直 帰線期間（V— Blank)との和で表され、
入力映像信号の垂直走査期間が、第 1サブフレーム (V— Total(SFl) )と第 2サ
P
ブフレーム（V— Total (SF2) )との和で表され、
p
前記第 1サブフレーム (V—Total(SFl) )が有効表示期間 (V—Disp (SFl) )と
P P
垂直帰線期間（V - Blank (SF1) )との和で表され、
P
前記第 2サブフレーム (V— Total(SF2) )が有効表示期間 (V— Disp (SF2) )と
P P
垂直帰線期間（V - Blank (SF2) )との和で表されるとき、
P
V-Blank/2=V -Blank(SFl) =V - Blank (SF2)
P P
が成立する、請求項 1から 3のいずれかに記載の液晶表示装置。
[5] 前記第 1サブフレーム (V— Total(SFl) )は、前記第 1波形を有する第 1期間 A1
P
と、前記第 2波形を有する期間 B1との和で表され、
前記第 2サブフレーム (V—Total(SF2) )は、前記第 1波形を有する第 1期間 A2
P
と、前記第 2波形を有する期間 B2との和で表され、
A1 -A2 = P /2 かつ、 B2— B1 = P Z2の関係を満足する、
A A
請求項 4に記載の液晶表示装置。
[6] 入力映像信号の垂直走査期間 (V— Total)が、有効表示期間 (V— Disp)と垂直 帰線期間（V— Blank)との和で表され、
入力映像信号の垂直走査期間が、第 1サブフレーム (V— Total(SFl) )と第 2サ ブフレーム（V— Total (SF2) )との和で表され、
p
前記第 1サブフレーム (V—Total(SFl) )が有効表示期間 (V—Disp (SFl) )と
P P
垂直帰線期間（V - Blank (SF1) )との和で表され、
P
前記第 2サブフレーム (V— Total(SF2) )が有効表示期間 (V— Disp (SF2) )と
P P
垂直帰線期間（V - Blank (SF2) )との和で表されるとき、
P
前記第 1サブフレーム (V— Total(SFl) )が前記第 1周期の整数倍である、請求
P
項 1または 2に記載の液晶表示装置。
[7] 入力映像信号の垂直走査期間 (V— Total)が、有効表示期間 (V— Disp)と垂直 帰線期間（V— Blank)との和で表され、
入力映像信号の垂直走査期間が、第 1サブフレーム (V— Total(SFl) )と第 2サ
P
ブフレーム（V— Total (SF2) )との和で表され、
p
前記第 1サブフレーム (V—Total(SFl) )が有効表示期間 (V—Disp (SFl) )と
P P
垂直帰線期間（V - Blank (SF1) )との和で表され、
P
前記第 2サブフレーム (V— Total(SF2) )が有効表示期間 (V— Disp (SF2) )と
P P
垂直帰線期間（V - Blank (SF2) )との和で表されるとき、
P
前記第 1サブフレーム (V— Total(SFl) )が前記第 1周期の半整数倍である、請
P
求項 1または 3に記載の液晶表示装置。
[8] 前記第 2波形は、水平走査期間（1H)以下の周期で第 1レベルと第 2レベルとの間 を振動する波形を含む、請求項 1から 7の 、ずれかに記載の液晶表示装置。
[9] 前記第 2波形は、水平走査期間の整数分の 1の周期で第 1レベルと第 2レベルとの 間を振動する波形を含む、請求項 8に記載の液晶表示装置。
[10] 前記複数の補助容量幹線の内で電気的に独立な補助容量幹線は L本 (Lは偶数） の補助容量幹線であって、
前記第 1周期（P )は、水平走査期間の L倍 (L'H)または 2'K'L倍 (Kは正の整数
A
)であり、かつ、前記第 1周期における前記第 1電圧レベルにある期間と前記第 2電圧 レベルにある期間とは互いに等しい、請求項 1から 9のいずれかに記載の液晶表示 装置。
[11] 前記複数の補助容量幹線は偶数本の補助容量幹線であって、互いに振動の位相 力 S180° 異なる補助容量対向電圧を供給する補助容量幹線の対で構成されている 、請求項 1から 10のいずれかに記載の液晶表示装置。
[12] 入力映像信号の垂直走査期間 (V— Total)が、有効表示期間 (V— Disp)と垂直 帰線期間（V— Blank)との和で表され、
入力映像信号の垂直走査期間が、第 1サブフレーム (V— Total(SFl) )と第 2サ
P
ブフレーム（V— Total (SF2) )との和で表され、
p
入力映像信号の輝度が中間調を表すとき、前記第 1サブフレームで前記画素に供 給される表示信号電圧と前記第 2サブフレームで前記画素に供給される表示信号電 圧は、
前記第 1および第 2サブフレームにおける表示輝度の平均が、入力映像信号の輝 度に一致し、かつ、前記第 1サブフレームにおける表示輝度と前記第 2サブフレーム における表示輝度との差が異なるように設定されて 、る、請求項 1から 11の 、ずれか に記載の液晶表示装置。
[13] 入力映像信号の垂直走査期間内において、前記第 1サブフレームは前記第 2サブ フレームよりも前にあり、
前記第 1サブフレームにおける表示輝度は前記第 2サブフレームにおける表示輝 度よりも小さい、請求項 12に記載の液晶表示装置。
[14] 前記複数の画素は、第 1表示領域に属する画素と、第 2表示領域に属する画素とを 含み、前記第 1表示領域と前記第 2表示領域とは互いに独立に走査され得る領域で あって、
前記複数の補助容量幹線は、前記第 1表示領域に属する第 1補助容量幹線と、前 記第 2表示領域に属する第 2補助容量幹線とを含む、請求項 1から 13のいずれかに 記載の液晶表示装置。
[15] 前記第 1補助容量幹線が供給する前記補助容量対向電圧の前記第 1波形の位相 力 S180° ずれるタイミングと、前記第 2補助容量幹線が供給する前記補助容量対向 電圧の前記第 1波形の位相が 180° ずれるタイミングが異なっている、請求項 14に 記載の液晶表示装置。
PCT/JP2006/305451 2005-03-18 2006-03-17 液晶表示装置 WO2006098448A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007508234A JP4393548B2 (ja) 2005-03-18 2006-03-17 液晶表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-080760 2005-03-18
JP2005080760 2005-03-18

Publications (1)

Publication Number Publication Date
WO2006098448A1 true WO2006098448A1 (ja) 2006-09-21

Family

ID=36991792

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/305451 WO2006098448A1 (ja) 2005-03-18 2006-03-17 液晶表示装置

Country Status (3)

Country Link
US (1) US7948463B2 (ja)
JP (1) JP4393548B2 (ja)
WO (1) WO2006098448A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038727A1 (fr) * 2006-09-29 2008-04-03 Sharp Kabushiki Kaisha Dispositif d'affichage
US20100097366A1 (en) * 2007-04-26 2010-04-22 Masae Kitayama Liquid crystal display
US20100118012A1 (en) * 2007-04-27 2010-05-13 Kentaro Irie Liquid crystal display device
WO2011105503A1 (ja) * 2010-02-26 2011-09-01 シャープ株式会社 液晶表示装置
US20120057091A1 (en) * 2009-05-21 2012-03-08 Masae Kawabata Liquid crystal panel
US8207926B2 (en) * 2006-11-09 2012-06-26 Sharp Kabushiki Kaisha Liquid crystal display device
WO2013008771A1 (ja) * 2011-07-13 2013-01-17 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、およびパルス波形信号調整方法
WO2014007024A1 (ja) * 2012-07-06 2014-01-09 シャープ株式会社 表示装置および表示方法
WO2015011933A1 (en) * 2013-07-26 2015-01-29 Sharp Kabushiki Kaisha Active matrix display device and method of driving same
WO2015056684A1 (ja) * 2013-10-16 2015-04-23 シャープ株式会社 液晶表示装置
WO2017090206A1 (ja) * 2015-11-27 2017-06-01 堺ディスプレイプロダクト株式会社 液晶表示装置
US10504460B2 (en) * 2017-12-14 2019-12-10 Himax Technologies Limited Display device and image processing method

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4104639B2 (ja) * 2004-12-28 2008-06-18 シャープ株式会社 液晶表示装置およびその駆動方法
US7884890B2 (en) * 2005-03-18 2011-02-08 Sharp Kabushiki Kaisha Liquid crystal display device
JP4932823B2 (ja) * 2006-03-06 2012-05-16 シャープ株式会社 アクティブマトリクス基板、表示装置及びテレビジョン受像機
KR20080056481A (ko) * 2006-12-18 2008-06-23 삼성전자주식회사 액정표시장치 및 이의 구동방법
US20080165108A1 (en) * 2007-01-10 2008-07-10 Vastview Technology Inc. Method for driving liquid crystal display in a multi-frame polarity inversion manner
JP5264348B2 (ja) * 2008-07-29 2013-08-14 キヤノン株式会社 画像処理装置及びその制御方法、コンピュータプログラム及び記憶媒体
EP2413181A4 (en) * 2009-03-24 2012-08-29 Sharp Kk TFT SUBSTRATE AND LIQUID CRYSTAL DISPLAY APPARATUS USING THE SAME
US8665200B2 (en) * 2009-07-30 2014-03-04 Sharp Kabushiki Kaisha Display device and method for driving display device
AU2011236792A1 (en) * 2010-04-08 2012-11-01 Sharp Kabushiki Kaisha Liquid-crystal display device and three-dimensional display system
JP5804837B2 (ja) * 2010-11-22 2015-11-04 キヤノン株式会社 画像表示装置及びその制御方法
JP5170264B2 (ja) * 2011-01-18 2013-03-27 オンキヨー株式会社 映像処理装置及び映像処理プログラム
TWI588810B (zh) * 2015-11-27 2017-06-21 友達光電股份有限公司 顯示驅動方法及其行動裝置
CN106531106B (zh) * 2016-12-27 2017-11-10 惠科股份有限公司 液晶显示器及其驱动方法
TWI707339B (zh) * 2019-08-27 2020-10-11 瑞昱半導體股份有限公司 影像處理電路以及影像處理方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201777A (ja) * 1995-01-30 1996-08-09 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2000206492A (ja) * 1999-01-11 2000-07-28 Canon Inc 液晶表示装置
JP2004021069A (ja) * 2002-06-19 2004-01-22 Sharp Corp アクティブマトリクス基板および表示装置
JP2004078157A (ja) * 2002-06-17 2004-03-11 Sharp Corp 液晶表示装置
JP2004117707A (ja) * 2002-09-25 2004-04-15 Sharp Corp アクティブマトリクス基板およびその製造方法並びに液晶表示装置
JP2004309657A (ja) * 2003-04-03 2004-11-04 Sharp Corp データ保持型表示装置およびその駆動方法
JP2004317785A (ja) * 2003-04-16 2004-11-11 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置および電子機器
JP2005189804A (ja) * 2003-12-05 2005-07-14 Sharp Corp 液晶表示装置
JP2005234552A (ja) * 2004-01-21 2005-09-02 Sharp Corp 表示装置，液晶モニター，液晶テレビジョン受像機および表示方法
JP2005250085A (ja) * 2004-03-04 2005-09-15 Sharp Corp 液晶表示装置
JP2006039130A (ja) * 2004-07-26 2006-02-09 Sharp Corp 液晶表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691277A (en) 1979-12-25 1981-07-24 Citizen Watch Co Ltd Liquiddcrystal display panel
JP3164987B2 (ja) 1994-12-22 2001-05-14 松下電器産業株式会社 アクティブマトリックス型液晶表示素子
US5610739A (en) 1994-05-31 1997-03-11 Matsushita Electric Industrial Co., Ltd. Liquid crystal display unit with a plurality of subpixels
JPH08160455A (ja) 1994-12-02 1996-06-21 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3049588B2 (ja) 1994-05-31 2000-06-05 松下電器産業株式会社 薄膜トランジスタ液晶表示装置
KR100228280B1 (ko) 1995-12-30 1999-11-01 윤종용 표시 장치, 그 구동 회로 및 구동 방법
JP3395877B2 (ja) 1996-12-20 2003-04-14 シャープ株式会社 液晶表示装置及びその製造方法
US6344883B2 (en) 1996-12-20 2002-02-05 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
EP1930767B1 (en) 1997-06-12 2009-10-28 Sharp Kabushiki Kaisha Vertically-aligned (VA) liquid crystal display device
US6924876B2 (en) 2000-02-25 2005-08-02 Sharp Kabushiki Kaisha Liquid crystal display device
JP3600531B2 (ja) 2000-02-25 2004-12-15 シャープ株式会社 液晶表示装置
JP2002072985A (ja) * 2000-09-01 2002-03-12 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示装置、媒体及び情報集合体
JP4342200B2 (ja) * 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
KR100900541B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
JP4341839B2 (ja) 2003-11-17 2009-10-14 シャープ株式会社 画像表示装置、電子機器、液晶テレビジョン装置、液晶モニタ装置、画像表示方法、表示制御プログラムおよび記録媒体
KR100601902B1 (ko) 2004-01-14 2006-07-20 주식회사 씨엔텍코리아월드 가스조절/차단밸브 및 이를 이용한 온수 자동순환장치
KR101038628B1 (ko) 2004-10-28 2011-06-03 에스케이 텔레콤주식회사 비동기 이동통신 시스템으로부터 와이브로 시스템으로의서비스 전환 방법
KR20060041395A (ko) 2004-11-08 2006-05-12 주식회사 케이티 무선 휴대 인터넷 시스템의 빠른 핸드오버를 지원하는가입자 인증 방법
JP4104639B2 (ja) * 2004-12-28 2008-06-18 シャープ株式会社 液晶表示装置およびその駆動方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201777A (ja) * 1995-01-30 1996-08-09 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2000206492A (ja) * 1999-01-11 2000-07-28 Canon Inc 液晶表示装置
JP2004078157A (ja) * 2002-06-17 2004-03-11 Sharp Corp 液晶表示装置
JP2004021069A (ja) * 2002-06-19 2004-01-22 Sharp Corp アクティブマトリクス基板および表示装置
JP2004117707A (ja) * 2002-09-25 2004-04-15 Sharp Corp アクティブマトリクス基板およびその製造方法並びに液晶表示装置
JP2004309657A (ja) * 2003-04-03 2004-11-04 Sharp Corp データ保持型表示装置およびその駆動方法
JP2004317785A (ja) * 2003-04-16 2004-11-11 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置および電子機器
JP2005189804A (ja) * 2003-12-05 2005-07-14 Sharp Corp 液晶表示装置
JP2005234552A (ja) * 2004-01-21 2005-09-02 Sharp Corp 表示装置，液晶モニター，液晶テレビジョン受像機および表示方法
JP2005250085A (ja) * 2004-03-04 2005-09-15 Sharp Corp 液晶表示装置
JP2006039130A (ja) * 2004-07-26 2006-02-09 Sharp Corp 液晶表示装置

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5426167B2 (ja) * 2006-09-29 2014-02-26 シャープ株式会社 表示装置
US8552953B2 (en) 2006-09-29 2013-10-08 Sharp Kabushiki Kaisha Display device
WO2008038727A1 (fr) * 2006-09-29 2008-04-03 Sharp Kabushiki Kaisha Dispositif d'affichage
CN101523474B (zh) * 2006-09-29 2012-01-18 夏普株式会社 显示装置
US8207926B2 (en) * 2006-11-09 2012-06-26 Sharp Kabushiki Kaisha Liquid crystal display device
US9196206B2 (en) * 2007-04-26 2015-11-24 Sharp Kabushiki Kaisha Liquid crystal display
US20100097366A1 (en) * 2007-04-26 2010-04-22 Masae Kitayama Liquid crystal display
US8471793B2 (en) * 2007-04-27 2013-06-25 Sharp Kabushiki Kaisha Liquid crystal display device
US20100118012A1 (en) * 2007-04-27 2010-05-13 Kentaro Irie Liquid crystal display device
US20120057091A1 (en) * 2009-05-21 2012-03-08 Masae Kawabata Liquid crystal panel
JP2013250572A (ja) * 2009-05-21 2013-12-12 Sharp Corp 液晶パネル
US9389474B2 (en) 2009-05-21 2016-07-12 Sharp Kabushiki Kaisha Liquid crystal panel
JP2014232332A (ja) * 2009-05-21 2014-12-11 シャープ株式会社 液晶パネル
US8854562B2 (en) * 2009-05-21 2014-10-07 Sharp Kabushiki Kaisha Liquid crystal panel
WO2011105503A1 (ja) * 2010-02-26 2011-09-01 シャープ株式会社 液晶表示装置
RU2512596C1 (ru) * 2010-02-26 2014-04-10 Шарп Кабусики Кайся Жидкокристаллическое устройство отображения
US8830152B2 (en) 2010-02-26 2014-09-09 Sharp Kabushiki Kaisha Liquid crystal display device
JP5631968B2 (ja) * 2010-02-26 2014-11-26 シャープ株式会社 液晶表示装置
WO2013008771A1 (ja) * 2011-07-13 2013-01-17 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、およびパルス波形信号調整方法
JP2014016436A (ja) * 2012-07-06 2014-01-30 Sharp Corp 表示装置および表示方法
WO2014007024A1 (ja) * 2012-07-06 2014-01-09 シャープ株式会社 表示装置および表示方法
US9704428B2 (en) 2012-07-06 2017-07-11 Sharp Kabushiki Kaisha Display device and display method
WO2015011933A1 (en) * 2013-07-26 2015-01-29 Sharp Kabushiki Kaisha Active matrix display device and method of driving same
CN105452944A (zh) * 2013-07-26 2016-03-30 夏普株式会社 有源矩阵显示设备及其驱动方法
JP2016526692A (ja) * 2013-07-26 2016-09-05 シャープ株式会社 アクティブマトリックス・ディスプレイ装置およびその駆動方法
WO2015056684A1 (ja) * 2013-10-16 2015-04-23 シャープ株式会社 液晶表示装置
JP2015079081A (ja) * 2013-10-16 2015-04-23 シャープ株式会社 液晶表示装置
WO2017090206A1 (ja) * 2015-11-27 2017-06-01 堺ディスプレイプロダクト株式会社 液晶表示装置
US10504460B2 (en) * 2017-12-14 2019-12-10 Himax Technologies Limited Display device and image processing method

Also Published As

Publication number Publication date
JPWO2006098448A1 (ja) 2008-08-28
US20080106657A1 (en) 2008-05-08
US7948463B2 (en) 2011-05-24
JP4393548B2 (ja) 2010-01-06

Similar Documents

Publication Publication Date Title
JP4393549B2 (ja) 液晶表示装置
JP4393548B2 (ja) 液晶表示装置
JP4104639B2 (ja) 液晶表示装置およびその駆動方法
US8208081B2 (en) Liquid crystal display having pixel including multiple subpixels
JP4265788B2 (ja) 液晶表示装置
JP4738435B2 (ja) 液晶表示装置
JP4886034B2 (ja) 液晶表示装置
JP4342200B2 (ja) 液晶表示装置
JP5284535B2 (ja) 液晶表示装置
CN101535883B (zh) 液晶显示装置
US8552953B2 (en) Display device
JP5043847B2 (ja) 液晶表示装置
JP2007025691A (ja) 液晶表示装置及びその駆動方法
JP5042270B2 (ja) 液晶表示装置
JP2004258139A (ja) 液晶表示装置
JP2006171342A (ja) 液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007508234

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11886469

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06729440

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 11886469

Country of ref document: US