JP3164987B2 - アクティブマトリックス型液晶表示素子 - Google Patents
アクティブマトリックス型液晶表示素子Info
- Publication number
- JP3164987B2 JP3164987B2 JP32027794A JP32027794A JP3164987B2 JP 3164987 B2 JP3164987 B2 JP 3164987B2 JP 32027794 A JP32027794 A JP 32027794A JP 32027794 A JP32027794 A JP 32027794A JP 3164987 B2 JP3164987 B2 JP 3164987B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- sub
- pixel
- crystal display
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＡＶ・ＯＡ機器などの
平面ディスプレイとして用いることのできる液晶表示素
子のアクティブマトリックス型液晶表示素子に関するも
のである。
平面ディスプレイとして用いることのできる液晶表示素
子のアクティブマトリックス型液晶表示素子に関するも
のである。
【０００２】
【従来の技術】現在、液晶を用いた表示素子は、ビデオ
カメラのビューファインダーやポケットＴＶさらには高
精細投写型ＴＶ、パソコン、ワープロなどの情報表示端
末など種々の分野で応用されてきており、開発、商品化
が活発に行われている。その中で代表的なものとしてア
クティブマトリックス型の液晶表示素子があり、カラー
化、高画質化が実現できることから非常に注目されてい
る。その構造はマトリックス上に配置された画素電極に
それぞれスイッチ素子を設け、それらのスイッチ素子を
介して各画素電極に液晶の光学特性を制御する電気信号
を独立に供給する方式である。スイッチング素子として
は、薄膜トランジスタ（ＴＦＴ）を用いたものが主流で
ある。このアクティブマトリックス型の方式は大容量の
表示を行っても高いコントラストが保たれるという大き
な特徴をもち、特に近年市場要望の極めて高い、ラップ
トップパソコンやノートパソコン、さらには、エンジニ
アリングワークステーション用の大型・大容量フルカラ
ーディスプレイの本命として開発、商品化が盛んであ
る。
カメラのビューファインダーやポケットＴＶさらには高
精細投写型ＴＶ、パソコン、ワープロなどの情報表示端
末など種々の分野で応用されてきており、開発、商品化
が活発に行われている。その中で代表的なものとしてア
クティブマトリックス型の液晶表示素子があり、カラー
化、高画質化が実現できることから非常に注目されてい
る。その構造はマトリックス上に配置された画素電極に
それぞれスイッチ素子を設け、それらのスイッチ素子を
介して各画素電極に液晶の光学特性を制御する電気信号
を独立に供給する方式である。スイッチング素子として
は、薄膜トランジスタ（ＴＦＴ）を用いたものが主流で
ある。このアクティブマトリックス型の方式は大容量の
表示を行っても高いコントラストが保たれるという大き
な特徴をもち、特に近年市場要望の極めて高い、ラップ
トップパソコンやノートパソコン、さらには、エンジニ
アリングワークステーション用の大型・大容量フルカラ
ーディスプレイの本命として開発、商品化が盛んであ
る。
【０００３】この様なアクティブマトリックス方式の液
晶表示素子において、広く用いられている液晶表示モー
ドに、ＴＮ（Twisted Nematic）方式のＮＷ（Normally
White）モードがある。ＴＮ方式は液晶層を狭持する
基板間で液晶分子が９０゜捻れた構造をとるパネルを２
枚の偏光板によりはさんだものである。ＮＷモードにお
いて２枚の偏光板は互いの偏光軸方向が直交し、一方の
偏光板はその偏光軸が一方の基板に接している液晶分子
の長軸方向と平行か垂直になるように配置されている。
この場合、電圧無印加または、しきい値電圧以下の電圧
において白表示、それより高い電圧を印加していくと、
徐々に光透過率が低下して黒表示となる。このような表
示特性が得られるのは、液晶パネルに電圧を印加すると
液晶分子は捻れ構造をほどきながら電界の向きに配列し
ようとし、この分子の配列状態により、パネルを透過し
てくる光の偏光状態が変わり、光の透過率が変調される
からである。しかし同じ分子配列状態でも、液晶パネル
に入射してくる光の入射方向によって透過光の偏光状態
は変化するので、入射方向に対応して光の透過率は異な
ってくる。すなわち液晶パネルの特性は視角依存性を持
つ。この視角特性は主視角方向（液晶層の中間層におけ
る液晶分子の長軸方向）に対し視点を斜めに傾けると輝
度の逆転現象を引き起こす。すなわち、この表示モード
の場合、ある電圧の時の表示輝度が、それより低い電圧
時の輝度より明るくなる現象をいい、特に黒表示のため
高電圧を印加した時の輝度逆転現象は、液晶パネルの画
質上、重要な課題となっている。
晶表示素子において、広く用いられている液晶表示モー
ドに、ＴＮ（Twisted Nematic）方式のＮＷ（Normally
White）モードがある。ＴＮ方式は液晶層を狭持する
基板間で液晶分子が９０゜捻れた構造をとるパネルを２
枚の偏光板によりはさんだものである。ＮＷモードにお
いて２枚の偏光板は互いの偏光軸方向が直交し、一方の
偏光板はその偏光軸が一方の基板に接している液晶分子
の長軸方向と平行か垂直になるように配置されている。
この場合、電圧無印加または、しきい値電圧以下の電圧
において白表示、それより高い電圧を印加していくと、
徐々に光透過率が低下して黒表示となる。このような表
示特性が得られるのは、液晶パネルに電圧を印加すると
液晶分子は捻れ構造をほどきながら電界の向きに配列し
ようとし、この分子の配列状態により、パネルを透過し
てくる光の偏光状態が変わり、光の透過率が変調される
からである。しかし同じ分子配列状態でも、液晶パネル
に入射してくる光の入射方向によって透過光の偏光状態
は変化するので、入射方向に対応して光の透過率は異な
ってくる。すなわち液晶パネルの特性は視角依存性を持
つ。この視角特性は主視角方向（液晶層の中間層におけ
る液晶分子の長軸方向）に対し視点を斜めに傾けると輝
度の逆転現象を引き起こす。すなわち、この表示モード
の場合、ある電圧の時の表示輝度が、それより低い電圧
時の輝度より明るくなる現象をいい、特に黒表示のため
高電圧を印加した時の輝度逆転現象は、液晶パネルの画
質上、重要な課題となっている。
【０００４】この課題を解決するために、一つの画素電
極を複数の副画素に分割し、各副画素の液晶層に印加す
る電圧を各副画素間に具備された制御容量によって変化
させることによって、広い視野角で良好な多諧調表示を
させ視角特性を改善する方法（以下、画素分割法）が提
唱されている。この画素分割法の原理を簡単に説明す
る。図５は代表的な画素分割構成の等価回路である。図
に示すように画素が二つのの副画素に分割され、副画素
１（Ｃｌｃ１）には直接ＴＦＴのドレイン電極（Ｄ）が
接続されている。一方、副画素２（Ｃｌｃ２）は、制御
容量（Ｃｃｏｎ）を介してドレイン電極（Ｄ）が接続さ
れている。したがって、ＴＦＴから供給された駆動電圧
（Ｖｄ）は、副画素１には同じ電圧値が供給されるが、
副画素２においては駆動電圧の一部が制御容量（Ｃｃｏ
ｎ）に分割される。つまり、副画素１および副画素２に
供給される駆動電圧Ｖｌｃ１およびＶｌｃ２は、それぞ
れ、 Ｖｌｃ１＝Ｖｄ Ｖｌｃ２＝Ｖｄ＊Ｃｃｏｎ／（Ｃｌｃ２＋Ｃｃｏｎ）
となり、明らかに、Ｖｌｃ１＞Ｖｌｃ２である。よっ
て、主視角方向に視点を３０゜傾けた場合の駆動電圧−
輝度特性は図６に示すように、副画素２の特性は副画素
１と同様に輝度反転を起こすものの、副画素１と比較し
て高電圧側にシフトする。その結果、全画素の駆動電圧
−輝度特性は、二つの副画素の特性が合成されたものと
なり、従来観測された輝度反転現象はなくなる。この様
に画素分割法は、液晶表示素子の視野角特性を改善する
効果は大きい。
極を複数の副画素に分割し、各副画素の液晶層に印加す
る電圧を各副画素間に具備された制御容量によって変化
させることによって、広い視野角で良好な多諧調表示を
させ視角特性を改善する方法（以下、画素分割法）が提
唱されている。この画素分割法の原理を簡単に説明す
る。図５は代表的な画素分割構成の等価回路である。図
に示すように画素が二つのの副画素に分割され、副画素
１（Ｃｌｃ１）には直接ＴＦＴのドレイン電極（Ｄ）が
接続されている。一方、副画素２（Ｃｌｃ２）は、制御
容量（Ｃｃｏｎ）を介してドレイン電極（Ｄ）が接続さ
れている。したがって、ＴＦＴから供給された駆動電圧
（Ｖｄ）は、副画素１には同じ電圧値が供給されるが、
副画素２においては駆動電圧の一部が制御容量（Ｃｃｏ
ｎ）に分割される。つまり、副画素１および副画素２に
供給される駆動電圧Ｖｌｃ１およびＶｌｃ２は、それぞ
れ、 Ｖｌｃ１＝Ｖｄ Ｖｌｃ２＝Ｖｄ＊Ｃｃｏｎ／（Ｃｌｃ２＋Ｃｃｏｎ）
となり、明らかに、Ｖｌｃ１＞Ｖｌｃ２である。よっ
て、主視角方向に視点を３０゜傾けた場合の駆動電圧−
輝度特性は図６に示すように、副画素２の特性は副画素
１と同様に輝度反転を起こすものの、副画素１と比較し
て高電圧側にシフトする。その結果、全画素の駆動電圧
−輝度特性は、二つの副画素の特性が合成されたものと
なり、従来観測された輝度反転現象はなくなる。この様
に画素分割法は、液晶表示素子の視野角特性を改善する
効果は大きい。
【０００５】この画素分割法を用いた液晶表示素子の例
として特開平５−２８９１０８「液晶表示装置及びその
製造方法」を挙げ、これに用いられている薄膜トランジ
スタ基板の平面構成を図７−（ａ）、また一点鎖線ｂ−
ｂ’における液晶表示素子の断面図を図７−（ｂ）に示
す。複数の走査線（ゲート線）１６と複数の信号線（ソ
ース線）１７の各交差点に対応して副画素電極２ａ，２
ｂと薄膜トランジスタ（ＴＦＴ）とが形成されている。
この副画素電極２ａ，２ｂとの間には制御容量１９が具
備されており、この制御容量１９は副画素電極２ａ，２
ｂと、制御容量電極２０とで形成されている。図ｂにお
いて、４は第１絶縁体層を示し、ゲート絶縁膜として働
く。また６は第二絶縁体層を示す。そして液晶分子を所
定の方向に配列させるため、このアレイ基板１と、透明
電極膜１１と遮光帯１２が積層された対向基板１３とに
配向膜を塗布した後、ラビング処理を施す。この二枚の
基板を数μｍのギャップを保つように貼り合わせ、その
間に液晶を注入する。作製した液晶セルの両平面の外側
にに偏光板を各々一枚づつ貼り、そしてその一方にバッ
クライト（光源）を配置する。
として特開平５−２８９１０８「液晶表示装置及びその
製造方法」を挙げ、これに用いられている薄膜トランジ
スタ基板の平面構成を図７−（ａ）、また一点鎖線ｂ−
ｂ’における液晶表示素子の断面図を図７−（ｂ）に示
す。複数の走査線（ゲート線）１６と複数の信号線（ソ
ース線）１７の各交差点に対応して副画素電極２ａ，２
ｂと薄膜トランジスタ（ＴＦＴ）とが形成されている。
この副画素電極２ａ，２ｂとの間には制御容量１９が具
備されており、この制御容量１９は副画素電極２ａ，２
ｂと、制御容量電極２０とで形成されている。図ｂにお
いて、４は第１絶縁体層を示し、ゲート絶縁膜として働
く。また６は第二絶縁体層を示す。そして液晶分子を所
定の方向に配列させるため、このアレイ基板１と、透明
電極膜１１と遮光帯１２が積層された対向基板１３とに
配向膜を塗布した後、ラビング処理を施す。この二枚の
基板を数μｍのギャップを保つように貼り合わせ、その
間に液晶を注入する。作製した液晶セルの両平面の外側
にに偏光板を各々一枚づつ貼り、そしてその一方にバッ
クライト（光源）を配置する。
【０００６】
【発明が解決しようとする課題】しかしながら、この画
素分割法を用いた液晶表示素子は画素電極領域の分割方
向の差異により応答特性が悪化する問題が生じる。例と
して液晶中間層の液晶分子の長軸方向と副画素間の境界
線方向が平行な場合を図８に示し、説明する。図ａ、図
ｂは図７のＴＦＴ基板において一点鎖線ｃ−ｃ’で示す
副画素電極間の境界部分の断面図と平面図であり、液晶
分子１８は液晶層の中間層での状態を示している。図
（１）は白表示、図（４）は黒表示、そして図（２）、
図（３）は順に白表示と黒表示の間の過渡状態を表して
いおり、液晶分子１８が電界に対して配列していく様子
を表している。図８−（１）の様に、白表示の場合、中
間層の液晶分子１８は対向電極の透明電極膜１１に対し
て数度の角度（チルト角）をもって配列している。印加
電圧を黒表示に切り換えると画素電極上の液晶分子１８
は、副画素電極２ａ，２ｂと対向電極の透明電極膜１１
との間の電界によって、このチルト角が徐々に急勾配に
なって立ち上がる。一方、図８−（２）の破線に示すよ
うに、副画素電極２ａ，２ｂの境界部分に斜めの縦電界
が発生し、この部分の液晶分子１８の配列が影響を受け
る。この結果、図８−（２）、（３）の様に斜めの縦電
界に沿って配列した部分は他の部分と逆の配列となり、
その境では光抜けが起こり、白く光ってしまう。しか
し、すぐに周りの正常な配列の分子の弾性的な影響によ
って、図８−（４）のように逆配列のドメインは消滅
し、黒表示になる。この様に、印加電圧を白表示から黒
表示に切り換えても、完全に黒表示になるまで時間差が
生じる。このため応答特性が悪化し、表示画像では残像
となって見える。これを解決するため、制御容量電極を
不透明材料を用いて形成すると、副画素間の部分が遮光
され、応答特性は改善する。しかし制御容量電極の分だ
け透過光が減少、すなわち開口率（全画素における光透
過部の面積比）が低くなり、表示輝度が暗くなるという
問題が生じる。
素分割法を用いた液晶表示素子は画素電極領域の分割方
向の差異により応答特性が悪化する問題が生じる。例と
して液晶中間層の液晶分子の長軸方向と副画素間の境界
線方向が平行な場合を図８に示し、説明する。図ａ、図
ｂは図７のＴＦＴ基板において一点鎖線ｃ−ｃ’で示す
副画素電極間の境界部分の断面図と平面図であり、液晶
分子１８は液晶層の中間層での状態を示している。図
（１）は白表示、図（４）は黒表示、そして図（２）、
図（３）は順に白表示と黒表示の間の過渡状態を表して
いおり、液晶分子１８が電界に対して配列していく様子
を表している。図８−（１）の様に、白表示の場合、中
間層の液晶分子１８は対向電極の透明電極膜１１に対し
て数度の角度（チルト角）をもって配列している。印加
電圧を黒表示に切り換えると画素電極上の液晶分子１８
は、副画素電極２ａ，２ｂと対向電極の透明電極膜１１
との間の電界によって、このチルト角が徐々に急勾配に
なって立ち上がる。一方、図８−（２）の破線に示すよ
うに、副画素電極２ａ，２ｂの境界部分に斜めの縦電界
が発生し、この部分の液晶分子１８の配列が影響を受け
る。この結果、図８−（２）、（３）の様に斜めの縦電
界に沿って配列した部分は他の部分と逆の配列となり、
その境では光抜けが起こり、白く光ってしまう。しか
し、すぐに周りの正常な配列の分子の弾性的な影響によ
って、図８−（４）のように逆配列のドメインは消滅
し、黒表示になる。この様に、印加電圧を白表示から黒
表示に切り換えても、完全に黒表示になるまで時間差が
生じる。このため応答特性が悪化し、表示画像では残像
となって見える。これを解決するため、制御容量電極を
不透明材料を用いて形成すると、副画素間の部分が遮光
され、応答特性は改善する。しかし制御容量電極の分だ
け透過光が減少、すなわち開口率（全画素における光透
過部の面積比）が低くなり、表示輝度が暗くなるという
問題が生じる。
【０００７】
【課題を解決するための手段】上記した課題を解決する
ために本発明のアクティブマトリックス型液晶表示素子
は、対向する二枚の絶縁基板に液晶層を狭持し、複数の
マトリックス状に配置された画素を有し、各画素が少な
くとも二つ以上の副画素により構成され、各副画素各々
には、互いに異なる大きさの電圧を印加する電圧制御手
段を形成してなり、副画素の電極の境界部分の斜めの縦
電界で、この部分の液晶分子の配列が影響を受けても、
液晶分子の配列の乱れが小さくなるように、液晶層の中
間層における液晶分子の長軸方向と、副画素間の境界線
とが成す角度をφとするとき、０°＜φ≦４５°を満た
すようにしたものである。また、各副画素の全部または
一部の副画素に、各副画素が形成する液晶容量と直列
に、異なる大きさの制御容量を形成されることによっ
て、電圧制御手段とするようにしたものである。また、
変調信号が供給される制御電極と前記各副画素電極間
に、異なる大きさの制御容量を形成されることによっ
て、前記電圧制御手段とするようにしたものである。
ために本発明のアクティブマトリックス型液晶表示素子
は、対向する二枚の絶縁基板に液晶層を狭持し、複数の
マトリックス状に配置された画素を有し、各画素が少な
くとも二つ以上の副画素により構成され、各副画素各々
には、互いに異なる大きさの電圧を印加する電圧制御手
段を形成してなり、副画素の電極の境界部分の斜めの縦
電界で、この部分の液晶分子の配列が影響を受けても、
液晶分子の配列の乱れが小さくなるように、液晶層の中
間層における液晶分子の長軸方向と、副画素間の境界線
とが成す角度をφとするとき、０°＜φ≦４５°を満た
すようにしたものである。また、各副画素の全部または
一部の副画素に、各副画素が形成する液晶容量と直列
に、異なる大きさの制御容量を形成されることによっ
て、電圧制御手段とするようにしたものである。また、
変調信号が供給される制御電極と前記各副画素電極間
に、異なる大きさの制御容量を形成されることによっ
て、前記電圧制御手段とするようにしたものである。
【０００８】
【作用】例として図９に示すように、液晶層の中間層に
おける液晶分子の長軸方向と、副画素電極の分割方向を
平行（図９−（１））にすることにより、副画素電極２
ａ，２ｂと対向電極の透明電極膜１１に生ずる斜めの縦
電界の方向と液晶分子２１の長軸方向の成す角度が９０
゜となる。これため図９−（２）、（３）のように液晶
分子が斜めの縦電界の影響を受けても、配列の乱れは小
さく、光抜けが発生するには至らない。
おける液晶分子の長軸方向と、副画素電極の分割方向を
平行（図９−（１））にすることにより、副画素電極２
ａ，２ｂと対向電極の透明電極膜１１に生ずる斜めの縦
電界の方向と液晶分子２１の長軸方向の成す角度が９０
゜となる。これため図９−（２）、（３）のように液晶
分子が斜めの縦電界の影響を受けても、配列の乱れは小
さく、光抜けが発生するには至らない。
【０００９】それによって、本発明は、上記した液晶表
示素子の問題点を抜本的に解決することができ、残像が
無く、表示輝度の高い液晶表示素子を提供しようとする
ものである。
示素子の問題点を抜本的に解決することができ、残像が
無く、表示輝度の高い液晶表示素子を提供しようとする
ものである。
【００１０】
【実施例】以下、本発明に関わる具体的な実施例につい
て、図面を参照しながら詳細に説明する。図１は本発明
の第１の実施例の液晶表示素子に用いた薄膜トランジス
タアレイ基板のＴＦＴ画素部の平面構成概略図を示した
ものである。また図（ｂ）は図（ａ）の一点鎖線ａ−
ａ’における液晶表示素子の断面図である。本実施例で
は、図１に示すように副画素電極２ａ、２ｂをスパッタ
リング法によって堆積させたＩＴＯ（ＩｎＯｘ−ＳｎＯ
ｘ）を用いてアレイ基板１上にパターン形成した。ここ
で副画素電極２ａ、２ｂの境界線は所定の一方向の直線
で構成される。クロムを用いてゲート電極３ａを形成し
た後、ＴＦＴのゲート絶縁膜として働く第１絶縁体層４
として窒化シリコン（ＳｉＮｘ）をその上に積層させ
る。次に、ＴＦＴのスイッチ機能を司る半導体層５をプ
ラズマＣＶＤ法によってアモルファスシリコン（α−Ｓ
ｉ）を積層させる。６は第２絶縁体層であり、窒化シリ
コン（ＳｉＮｘ）をパターン化した。その後第１絶縁体
層４と半導体層５をドライエッチングすることによって
開口部７ａ、７ｂを設け副画素電極２ａの一部が露出さ
れることになる。次にスパッタリング法によって堆積さ
せたチタン／アルミニウム（Ｔｉ／Ａｌ）の二層を用
い、ソース電極８ａ、ドレイン電極８ｂ、蓄積容量電極
８ｄ、および制御容量電極８ｅを同時にパターン形成す
る。またこれと同時に半導体層５がエッチングされる。
この時開口部７ａを介して、副画素電極２ａとドレイン
電極８ｂが結合し、また同様に開口部７ｂを介して、副
画素電極２ａと蓄積容量電極８ｄが結合する。そして、
制御容量電極８ｅと副画素電極２ｂとの間で制御容量９
ａが形成され、前段のゲート電極３ａと蓄積容量電極８
ｄとの間に蓄積容量１０が形成される。なおこの蓄積容
量１０は画素に供給された電圧の保持特性するために設
けられたものである。このように完成した薄膜トランジ
スタアレイ基板と透明電極膜１１と遮光帯１２が積層さ
れた対向基板１３に配向膜を塗布し、液晶中間層の液晶
分子の長軸方向と副画素間の境界線とが平行になるよう
に、図の方向にラビング処理を行う。その後、約５μｍ
のギャップを形成して貼り合わせ、その間に液晶を注入
して液晶表示素子を作製した。
て、図面を参照しながら詳細に説明する。図１は本発明
の第１の実施例の液晶表示素子に用いた薄膜トランジス
タアレイ基板のＴＦＴ画素部の平面構成概略図を示した
ものである。また図（ｂ）は図（ａ）の一点鎖線ａ−
ａ’における液晶表示素子の断面図である。本実施例で
は、図１に示すように副画素電極２ａ、２ｂをスパッタ
リング法によって堆積させたＩＴＯ（ＩｎＯｘ−ＳｎＯ
ｘ）を用いてアレイ基板１上にパターン形成した。ここ
で副画素電極２ａ、２ｂの境界線は所定の一方向の直線
で構成される。クロムを用いてゲート電極３ａを形成し
た後、ＴＦＴのゲート絶縁膜として働く第１絶縁体層４
として窒化シリコン（ＳｉＮｘ）をその上に積層させ
る。次に、ＴＦＴのスイッチ機能を司る半導体層５をプ
ラズマＣＶＤ法によってアモルファスシリコン（α−Ｓ
ｉ）を積層させる。６は第２絶縁体層であり、窒化シリ
コン（ＳｉＮｘ）をパターン化した。その後第１絶縁体
層４と半導体層５をドライエッチングすることによって
開口部７ａ、７ｂを設け副画素電極２ａの一部が露出さ
れることになる。次にスパッタリング法によって堆積さ
せたチタン／アルミニウム（Ｔｉ／Ａｌ）の二層を用
い、ソース電極８ａ、ドレイン電極８ｂ、蓄積容量電極
８ｄ、および制御容量電極８ｅを同時にパターン形成す
る。またこれと同時に半導体層５がエッチングされる。
この時開口部７ａを介して、副画素電極２ａとドレイン
電極８ｂが結合し、また同様に開口部７ｂを介して、副
画素電極２ａと蓄積容量電極８ｄが結合する。そして、
制御容量電極８ｅと副画素電極２ｂとの間で制御容量９
ａが形成され、前段のゲート電極３ａと蓄積容量電極８
ｄとの間に蓄積容量１０が形成される。なおこの蓄積容
量１０は画素に供給された電圧の保持特性するために設
けられたものである。このように完成した薄膜トランジ
スタアレイ基板と透明電極膜１１と遮光帯１２が積層さ
れた対向基板１３に配向膜を塗布し、液晶中間層の液晶
分子の長軸方向と副画素間の境界線とが平行になるよう
に、図の方向にラビング処理を行う。その後、約５μｍ
のギャップを形成して貼り合わせ、その間に液晶を注入
して液晶表示素子を作製した。
【００１１】この液晶表示素子の点灯画像検査を行った
ところ、副画素間の境界部分には光抜けは発生せず、遮
光帯を設ける必要がないので表示画面の明るい高品質の
液晶表示素子を作製することができた。
ところ、副画素間の境界部分には光抜けは発生せず、遮
光帯を設ける必要がないので表示画面の明るい高品質の
液晶表示素子を作製することができた。
【００１２】次に本発明に関わる第２の実施例につい
て、図面を参照しながら説明する。図２は本発明の第２
の実施例の液晶表示素子に用いた薄膜トランジスタアレ
イ基板のＴＦＴ画素部の平面構成概略図を示したもので
ある。本実施例では、副画素電極２ａ、２ｂをスパッタ
リング法によって堆積させたＩＴＯ（ＩｎＯｘ−ＳｎＯ
ｘ）を用いてアレイ基板１上に図２のような形状にパタ
ーン形成した。その他の薄膜トランジスタアレイ基板お
よび液晶表示素子の作製方法は第１の実施例と全く同じ
である。ここで副画素間の境界線は液晶中間層の液晶分
子の長軸方向と３０゜の角度を形成している。
て、図面を参照しながら説明する。図２は本発明の第２
の実施例の液晶表示素子に用いた薄膜トランジスタアレ
イ基板のＴＦＴ画素部の平面構成概略図を示したもので
ある。本実施例では、副画素電極２ａ、２ｂをスパッタ
リング法によって堆積させたＩＴＯ（ＩｎＯｘ−ＳｎＯ
ｘ）を用いてアレイ基板１上に図２のような形状にパタ
ーン形成した。その他の薄膜トランジスタアレイ基板お
よび液晶表示素子の作製方法は第１の実施例と全く同じ
である。ここで副画素間の境界線は液晶中間層の液晶分
子の長軸方向と３０゜の角度を形成している。
【００１３】この液晶表示素子の点灯画像検査を行った
ところ、第１の実施例と同様に、高品質の液晶表示素子
を作製することができた。また副画素間の境界線と液晶
中間層の液晶分子の長軸方向とが形成する角度（φ）を
変化させて液晶表示素子を作製したところ、０゜＜φ≦
４５゜の範囲において、光抜けが発生しないことが判明
した。
ところ、第１の実施例と同様に、高品質の液晶表示素子
を作製することができた。また副画素間の境界線と液晶
中間層の液晶分子の長軸方向とが形成する角度（φ）を
変化させて液晶表示素子を作製したところ、０゜＜φ≦
４５゜の範囲において、光抜けが発生しないことが判明
した。
【００１４】次に本発明に関わる第３の実施例について
説明する。図３は本発明の第３の実施例の液晶表示素子
に用いた薄膜トランジスタアレイ基板のＴＦＴ画素部の
平面構成概略図を示したものである。薄膜トランジスタ
アレイ基板および液晶表示素子の作製方法は第１の実施
例と全く同じである。しかし、画素電極２ａ，２ｂに対
して各々ドレイン電極８ｂ，８ｃと制御容量電極８ｅ，
８ｆが形成される構成とした。この等価回路を図４に示
す。制御容量(Cst1、Cst2)９ａ，９ｂは各々画素容量
（Clc1、Clc2）と並列に形成されており、ｎ−１番走査
線１４と電気的に接続されている。そしてｎ番走査線１
５に接続している寄生容量（Cgd1、Cgd2）はドレイン電
極８ｂ，８ｃとｎ番走査線１５との間に形成されてい
る。同じく図４にｎ−１、ｎ番目の走査線に印加する信
号波形を示す。ＴＦＴのオン電位Ｖｇｔ、ＴＦＴのオフ
電位Ｖｇｂ、補償電位Ｖｇｅ（＋）およびＶｇｅ（−）
の四電位から成り、補償電位Ｖｇｅ（＋）およびＶｇｅ
（−）は走査線１本ごとに交互に印加される。これによ
り、ＴＦＴがオンになった瞬間の画素電極の電位Ｖｓ
は、その後寄生容量(Cgd)を介するｎ番走査線１５の電
位変化-(Vgt-Vgb)*Cgd/(Cgd+Cst+Clc)と、蓄積容量(Cs
t)を介するｎ−１番走査線１４の電位変化+(Vgb-Vge
(-))*Cgd/(Cgd+Cst+Clc)との影響を受ける。このため、
画素電圧Ｖｌｃは、対向電位Ｖｃｏｍより画素電極電位
が高い場合をＶｌｃ（＋）、低い場合をＶｌｃ（−）と
すると、 Vlc(+)=Vs+{Cst*(Vgb-Vge(-))-Cgd*(Vgt-Vgb)}/Ctot-Vc
om Vlc(-)=Vs-{Cst*(Vge(+)-Vgb)+Cgd*(Vgbt-Vgb)}/Ctot-V
comとなる。ここでCtot=Cgd+Cst+Clcである。従って、C
st/CtotまたはCgd/Ctotを副画素ごとに異なる値に設定
すると、副画素電極２ａ，２ｂが構成する副画素の液晶
印加電圧Ｖｌｃ１，Ｖｌｃ２を、異なる値にすることが
可能となる。
説明する。図３は本発明の第３の実施例の液晶表示素子
に用いた薄膜トランジスタアレイ基板のＴＦＴ画素部の
平面構成概略図を示したものである。薄膜トランジスタ
アレイ基板および液晶表示素子の作製方法は第１の実施
例と全く同じである。しかし、画素電極２ａ，２ｂに対
して各々ドレイン電極８ｂ，８ｃと制御容量電極８ｅ，
８ｆが形成される構成とした。この等価回路を図４に示
す。制御容量(Cst1、Cst2)９ａ，９ｂは各々画素容量
（Clc1、Clc2）と並列に形成されており、ｎ−１番走査
線１４と電気的に接続されている。そしてｎ番走査線１
５に接続している寄生容量（Cgd1、Cgd2）はドレイン電
極８ｂ，８ｃとｎ番走査線１５との間に形成されてい
る。同じく図４にｎ−１、ｎ番目の走査線に印加する信
号波形を示す。ＴＦＴのオン電位Ｖｇｔ、ＴＦＴのオフ
電位Ｖｇｂ、補償電位Ｖｇｅ（＋）およびＶｇｅ（−）
の四電位から成り、補償電位Ｖｇｅ（＋）およびＶｇｅ
（−）は走査線１本ごとに交互に印加される。これによ
り、ＴＦＴがオンになった瞬間の画素電極の電位Ｖｓ
は、その後寄生容量(Cgd)を介するｎ番走査線１５の電
位変化-(Vgt-Vgb)*Cgd/(Cgd+Cst+Clc)と、蓄積容量(Cs
t)を介するｎ−１番走査線１４の電位変化+(Vgb-Vge
(-))*Cgd/(Cgd+Cst+Clc)との影響を受ける。このため、
画素電圧Ｖｌｃは、対向電位Ｖｃｏｍより画素電極電位
が高い場合をＶｌｃ（＋）、低い場合をＶｌｃ（−）と
すると、 Vlc(+)=Vs+{Cst*(Vgb-Vge(-))-Cgd*(Vgt-Vgb)}/Ctot-Vc
om Vlc(-)=Vs-{Cst*(Vge(+)-Vgb)+Cgd*(Vgbt-Vgb)}/Ctot-V
comとなる。ここでCtot=Cgd+Cst+Clcである。従って、C
st/CtotまたはCgd/Ctotを副画素ごとに異なる値に設定
すると、副画素電極２ａ，２ｂが構成する副画素の液晶
印加電圧Ｖｌｃ１，Ｖｌｃ２を、異なる値にすることが
可能となる。
【００１５】第３の実施例については、Ｃｓｔ１とＣｓ
ｔ２、そしてＣｌｃ１とＣｌｃ２が異なっていることに
よって、それが可能となる。以上の構成と駆動方法によ
り、第１、第２の実施例に用いた画素分割法と同様の効
果が得られる。
ｔ２、そしてＣｌｃ１とＣｌｃ２が異なっていることに
よって、それが可能となる。以上の構成と駆動方法によ
り、第１、第２の実施例に用いた画素分割法と同様の効
果が得られる。
【００１６】この薄膜トランジスタアレイ基板を用いた
液晶表示素子に関して、画素電極２ａ、２ｂの境界線と
液晶中間層の液晶分子の長軸方向とが形成する角度
（φ）を変化させしたところ、０゜＜φ≦４５゜の範囲
において、光抜けが発生しないことが判明し、第１の実
施例と同様に、高品質の液晶表示素子を作製することが
できた。
液晶表示素子に関して、画素電極２ａ、２ｂの境界線と
液晶中間層の液晶分子の長軸方向とが形成する角度
（φ）を変化させしたところ、０゜＜φ≦４５゜の範囲
において、光抜けが発生しないことが判明し、第１の実
施例と同様に、高品質の液晶表示素子を作製することが
できた。
【００１７】なお本発明は画素領域を二つの副画素に分
割する構成だけでなく、三つ以上に分割する構成におい
ても採用することができる。また副画素間の全境界線で
はなく、副画素間の大部分の境界線と液晶中間層の液晶
分子の長軸方向とが成す角度（φ）が０゜＜φ≦４５゜
の範囲ならば、本発明は有効である。
割する構成だけでなく、三つ以上に分割する構成におい
ても採用することができる。また副画素間の全境界線で
はなく、副画素間の大部分の境界線と液晶中間層の液晶
分子の長軸方向とが成す角度（φ）が０゜＜φ≦４５゜
の範囲ならば、本発明は有効である。
【００１８】
【発明の効果】以上説明したように、本発明の液晶表示
素子は、広視角を実現できる画素分割構成のアクティブ
マトリックス型液晶表示素子において、簡易な構成かつ
従来と同じ作製工程によって、画像品質上の課題である
副画素間の境界部分の光抜けの発生を防止することがで
き、副画素間の境界部分に遮光帯を設ける必要がないの
で開口率が上昇し、表示画面の明るさを向上することが
できる。
素子は、広視角を実現できる画素分割構成のアクティブ
マトリックス型液晶表示素子において、簡易な構成かつ
従来と同じ作製工程によって、画像品質上の課題である
副画素間の境界部分の光抜けの発生を防止することがで
き、副画素間の境界部分に遮光帯を設ける必要がないの
で開口率が上昇し、表示画面の明るさを向上することが
できる。
【図１】（ａ）は本発明の第１の実施例の液晶表示素子
の薄膜トランジスタ基板の構成を示す平面図 （ｂ）は同断面図
の薄膜トランジスタ基板の構成を示す平面図 （ｂ）は同断面図
【図２】本発明の第２の実施例の液晶表示素子の薄膜ト
ランジスタ基板の構成を示す平面図
ランジスタ基板の構成を示す平面図
【図３】本発明の第３の実施例の液晶表示素子の薄膜ト
ランジスタ基板の構成を示す平面図
ランジスタ基板の構成を示す平面図
【図４】本発明の第３の実施例の液晶表示素子の等価回
路図
路図
【図５】画素分割法を行ったＴＦＴ液晶表示素子の一画
素の等価回路図
素の等価回路図
【図６】画素分割法を行ったＴＦＴ液晶表示素子の主視
角方向に３０゜視点を傾けた時の輝度−駆動電圧特性図
角方向に３０゜視点を傾けた時の輝度−駆動電圧特性図
【図７】（ａ）は従来の液晶表示素子の薄膜トランジス
タ基板の構成を示す平面図 （ｂ）は同断面図
タ基板の構成を示す平面図 （ｂ）は同断面図
【図８】（ａ）は液晶層中間層の液晶分子の長軸方向と
副画素間の境界線とが垂直な場合の、駆動電圧印加時に
おける液晶中間層の液晶分子の様子を示す、図７一点鎖
線ｃ−ｃ’部分の断面図 （ｂ）は同平面図
副画素間の境界線とが垂直な場合の、駆動電圧印加時に
おける液晶中間層の液晶分子の様子を示す、図７一点鎖
線ｃ−ｃ’部分の断面図 （ｂ）は同平面図
【図９】（ａ）は液晶層中間層の液晶分子の長軸方向と
副画素の境界線とが平行な場合の、駆動電圧印加時にお
ける液晶中間層の液晶分子の様子を示す、断面図 （ｂ）は同平面図
副画素の境界線とが平行な場合の、駆動電圧印加時にお
ける液晶中間層の液晶分子の様子を示す、断面図 （ｂ）は同平面図
１ アレイ基板 ２ａ 画素電極 ２ｂ 画素電極 ３ ゲート電極 ４ 第１絶縁体層 ５ 半導体層 ６ 第２絶縁体層 ７ａ 開口部 ７ｂ 開口部 ８ａ ソース電極 ８ｂ ドレイン電極 ８ｃ ドレイン電極 ８ｄ 蓄積容量電極 ８ｅ 制御容量電極 ８ｆ 制御容量電極 ９ａ 制御容量 ９ｂ 制御容量 １０ 蓄積容量 １１ 透明電極膜 １２ 遮光帯 １３ 対向基板 １４ ｎ−１番走査線 １５ ｎ番走査線 １６ 走査線（ゲート線） １７ 信号線（ソース線） １８ 液晶分子 １９ 制御容量 ２０ 制御容量電極
フロントページの続き (72)発明者 田窪 米治 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 高田 尚美 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平６−332009（ＪＰ，Ａ) 特開 平６−102537（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 G02F 1/1343 G02F 1/1337 G09G 3/36
Claims (3)
- 【請求項１】 対向する二枚の絶縁基板に液晶層を狭持
し、複数のマトリックス状に配置された画素を有し、前
記各画素が少なくとも二つ以上の副画素により構成さ
れ、前記副画素各々には、互いに異なる大きさの電圧を
印加する電圧制御手段を形成してなるアクティブマトリ
ックス型液晶表示素子であって、 前記副画素の電極の境界部分の斜めの縦電界で、この部
分の液晶分子の配列が影響を受けても、液晶分子の配列
の乱れが小さくなるように、前記液晶層の中間層におけ
る液晶分子の長軸方向と、前記副画素間の境界線とが成
す角度をφとするとき、０°＜φ≦４５° を満たすことを 特徴とするアクティブマトリックス型液
晶表示素子。 - 【請求項２】 対向する二枚の絶縁基板に液晶層を狭持
し、複数のマトリックス状に配置された画素を有し、前
記各画素が少なくとも二つ以上の副画素により構成さ
れ、前記副画素各々には、互いに異なる大きさの電圧を
印加する電圧制御手段を形成してなるアクティブマトリ
ックス型液晶表示素子であって、 前記副画素の電極の境界部分の斜めの縦電界で、この部
分の液晶分子の配列が影響を受けても、液晶分子の配列
の乱れが小さくなるように、前記液晶層の中間層におけ
る液晶分子の長軸方向と、前記副画素間の境界線とが成
す角度をφとするとき、０°＜φ≦４５° を満たし、 さらに前記各副画素の全部または一部の副画
素に、前記各副画素が形成する液晶容量と直列に、異な
る大きさの制御容量を形成されることによって、前記電
圧制御手段とすることを特徴とするアクティブマトリッ
クス型液晶表示素子。 - 【請求項３】 対向する二枚の絶縁基板に液晶層を狭持
し、複数のマトリックス状に配置された画素を有し、前
記各画素が少なくとも二つ以上の副画素により構成さ
れ、前記副画素各々には、互いに異なる大きさの電圧を
印加する電圧制御手段を形成してなるアクティブマトリ
ックス型液晶表示素子であって、 前記副画素の電極の境界部分の斜めの縦電界で、この部
分の液晶分子の配列が影響を受けても、液晶分子の配列
の乱れが小さくなるように、前記液晶層の中間層におけ
る液晶分子の長軸方向と、前記副画素間の境界線とが成
す角度をφとするとき、０°＜φ≦４５° を満たし、 さらに変調信号が供給される制御電極と前記
各副画素電極間に、異なる大きさの制御容量を形成され
ることによって、前記電圧制御手段とすることを特徴と
するアクティブマトリックス型液晶表示素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32027794A JP3164987B2 (ja) | 1994-12-22 | 1994-12-22 | アクティブマトリックス型液晶表示素子 |
| US08/450,622 US5610739A (en) | 1994-05-31 | 1995-05-25 | Liquid crystal display unit with a plurality of subpixels |
| EP95108260A EP0685756A3 (en) | 1994-05-31 | 1995-05-30 | Liquid crystal display unit with multiply divided picture elements. |
| KR1019950014034A KR100196202B1 (ko) | 1994-05-31 | 1995-05-31 | 복수의 부화소를 가진 액정표시장치 |
| US08/762,419 US5748276A (en) | 1994-05-31 | 1996-12-09 | Liquid crystal display unit with a plurality of subpixels |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32027794A JP3164987B2 (ja) | 1994-12-22 | 1994-12-22 | アクティブマトリックス型液晶表示素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36468099A Division JP2000147462A (ja) | 1999-01-01 | 1999-12-22 | アクティブマトリックス型液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08179278A JPH08179278A (ja) | 1996-07-12 |
| JP3164987B2 true JP3164987B2 (ja) | 2001-05-14 |
Family
ID=18119715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32027794A Expired - Fee Related JP3164987B2 (ja) | 1994-05-31 | 1994-12-22 | アクティブマトリックス型液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3164987B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19925985A1 (de) * | 1999-06-08 | 2000-12-14 | Bosch Gmbh Robert | Flüssigkristallanzeige mit umschaltbarem Blickwinkel |
| US7319449B2 (en) | 2003-07-08 | 2008-01-15 | Seiko Epson Corporation | Image display apparatus and image display method |
| US7948463B2 (en) | 2005-03-18 | 2011-05-24 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JPWO2007091365A1 (ja) * | 2006-02-06 | 2009-07-02 | シャープ株式会社 | 表示装置、アクティブマトリクス基板、液晶表示装置、テレビジョン受像機 |
| TWI321771B (en) | 2006-09-08 | 2010-03-11 | Au Optronics Corp | Liquid crystal display and driving method thereof |
| JP4881480B2 (ja) * | 2011-01-24 | 2012-02-22 | シャープ株式会社 | 液晶表示装置 |
-
1994
- 1994-12-22 JP JP32027794A patent/JP3164987B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08179278A (ja) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100246980B1 (ko) | 액티브 매트릭스형 액정표시소자 | |
| US8194201B2 (en) | Display panel and liquid crystal display including the same | |
| US7830487B2 (en) | Liquid crystal display with pixel electrodes having interdigitated portions | |
| JP3204912B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| KR100479312B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3127640B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3194873B2 (ja) | アクティブマトリックス型液晶表示装置およびその駆動方法 | |
| KR20110080627A (ko) | 액정 표시 장치 | |
| JPH10301141A (ja) | 液晶表示素子及びその製造方法 | |
| WO2008018235A1 (fr) | Substrat tft, panneau d'affichage à cristaux liquides et dispositif d'affichage à cristaux liquides comportant le substrat, et procédé de fabrication d'un substrat tft | |
| JPH0954341A (ja) | アクティブマトリックス型液晶表示素子 | |
| JP3164987B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JP3199221B2 (ja) | 液晶表示装置およびその製造方法 | |
| US6342936B1 (en) | Liquid crystal display device | |
| JPH07301814A (ja) | マトリックス型液晶表示装置 | |
| JPH0973064A (ja) | 液晶表示装置 | |
| JP2000241830A (ja) | 液晶表示装置 | |
| JP2000147462A (ja) | アクティブマトリックス型液晶表示素子 | |
| JP2000162627A (ja) | 液晶表示装置 | |
| JP2001117111A (ja) | 液晶表示装置 | |
| JP3759426B2 (ja) | 液晶表示素子 | |
| JP2845487B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JPH08146383A (ja) | アクティブマトリックス型液晶表示素子 | |
| JP3934669B2 (ja) | 液晶表示装置 | |
| JP3901715B2 (ja) | 液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |