KR100479312B1 - 액정표시장치 및 그 제조방법 - Google Patents

Abstract

(과제) 액정표시장치에 있어서, 화소 구조로서, 절연막에 의한 단차를 만들지 않고 개개의 화소내에서 액정에 인가하는 전계 강도가 다른 영역을 만들어, 시야각이 넓고, 콘트라스트가 높은 액정표시장치를 제공하는 것을 목적으로 하는 것이다.

(해결수단) 본 발명에 관한 액정표시장치는, 게이트 배선과 소스 배선의 교차부에 형성된 TFT 를 갖고, 적어도 화소 전극 (14,16), 대향 전극 (24), 액정 (26) 등을 갖는 액정표시장치에 대해 적용된다. 그리고 화소 전극은, 화소 전극 (16) 과, 이 화소 전극 (16) 보다 상층에 형성된 절연층보다 더욱 상층에 형성된 화소 전극 (14) 의 2 개로 나누고 있다. 그리고, 화소 전극 (16) 과 화소 전극 (14) 은 서로 중첩되지 않는 영역을 갖고 있다. 또한, 화소 전극 (16) 과 화소 전극 (14) 은 콘택홀 등에 의해 전기적으로 접속되어 있다.

Description

액정표시장치 및 그 제조방법 {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 매트릭스형 액정표시장치에 관한 것으로서, 특히 액정표시장치의 시야각 특성에 관한 기술분야에 속하는 것이다.

액정표시장치 등의 매트릭스형 표시장치는, 통상 박막 트랜지스터 (이하, TFT 라 함) 등이 형성된 박막 트랜지스터 어레이 기판 (이하, TFT 어레이 기판이라 함) 과 컬러필터 및 블랙 매트릭스 등이 설치된 대향 기판인 2 장의 기판을 가지며, 그리고 이들 기판 사이에 액정 등의 표시재료를 끼워 지지하고 있다. 그리고, 이 표시재료에 대해 선택적으로 전압을 인가함으로써 화상표시를 실현하고 있다.

TFT 어레이 기판의 등가회로를 도 17 에 도시한다. 도 17 에 도시한 바와 같이 화소는 매트릭스 형상으로 배치되어 있다. 도 17 에 있어서, G1, G2, G3 는 주사신호선 (이하, 게이트 배선이라 함) 이다. S1, S2, S3 는 영상신호선 (이하, 소스 배선이라 함) 이다. Cs1, Cs2, Cs3 는 유지기간중의 화소전극의 전위를 안정시키기 위한 유지용량 전극선 (이하, Cs 배선이라 함) 이다. 111 내지 133 은 TFT 이다. 이 TFT 는 스위칭 소자로서 기능하고, 화소 전극으로의 전하의 충방전을 제어한다. 211 내지 233 은 유지용량 (이하, Cs 용량이라 함) 으로서, 화소 전극과 Cs 배선 사이에 절연막을 형성함으로써 제작된다. 화소의 전극은 ITO (Indium Tin Oxide) 등의 투명 전극에 의해 형성된다. 311 내지 333 은 대향 전극과 액정 사이에 형성된 액정 용량 (Clc) 이다.

여기서, TFT 의 ON 과 OFF 는, 당해 TFT 의 게이트 전극에 접속된 게이트 배선에 대한 전압 펄스의 인가에 의해 제어한다. 화소 전극은 TFT 를 통해 소스 배선과 접속되어 있다. 이 소스 배선의 신호 레벨의 대소에 따라 화소 전극에 충전되는 전하량이 변화하여 화소 전극의 전위가 설정된다. 그리고, 화소 전극과 대향 전극간의 전압에 따라 액정의 변위량이 변화하고, 이면으로부터의 투과광의 광량을 변경한다. 따라서, 소스 배선의 신호 레벨을 제어함으로써 광학적 신호 변화를 제어하여 영상을 표시하고 있다.

영상의 품질을 높이기 위해서는, 게이트 배선 등의 신호 레벨의 변화에 따른 화소 전위의 변동을 가능한 한 작게 할 필요가 있다. 따라서, 화소 전극에 Cs 용량 (211 내지 233) 을 형성하여 화소의 총용량을 크게 하고 있다. Cs 용량은 대향 전극과 동전위인 Cs 배선과 화소 전극의 사이에 절연막을 두어 형성한다.

이어서, 종래의 TFT 어레이 기판에 있어서의 화소 레이아웃을 도 18 에 도시한다. 또한, 도 18 에 있어서의 화소를 A-A' 방향으로 절단한 경우의 단면도를 도 19 에 도시한다.

도 18 에 있어서, 2 는 게이트 배선, 4 는 반도체 박막, 7 은 소스 배선, 8 은 소스 전극, 9 는 드레인 전극, 11 은 Cs 배선, 14 는 화소 전극이다. 도 19 에 있어서, 1 은 유리 기판, 2 는 TFT 의 게이트 배선, 3 은 게이트 절연막, 5 는 반도체 박막, 8 은 소스 전극, 9 는 드레인 전극, 11 은 Cs 배선, 14 는 화소 전극, 103 은 절연막이다.

여기서, 도 19 를 사용하여 종래의 TFT 어레이 기판의 제조방법에 대해 설명한다. 우선, 유리 기판 (1) 상에 게이트 전극이 되는 금속막을 형성하고, 레지스트 패턴을 현상하여 게이트 배선 (2) 을 형성한다. 레지스트를 제거한 후, 도 19 에 도시한 바와 같이 아래부터 게이트 절연막 (3), i 층 및 n 층으로 이루어진 반도체 박막 (5) 을 형성하고, 레지스트 패턴을 현상하고, 이 반도체 박막 (5) 을 에칭한다. 레지스트를 제거한 후, 화소 전극이 되는 ITO 박막을 형성하고, 레지스트를 현상하여 ITO 막을 에칭함으로써 화소 전극 (14) 을 형성한다. 레지스트를 제거한 후, 금속막을 형성하고, 레지스트 패턴을 현상하여 에칭에 의해 소스 전극 (8) 및 드레인 전극 (9) 을 형성한다. 그리고, TFT 의 백 채널측의 모든 n 층 및 i 층의 일부를 에칭 (백 채널 에치) 하여 절연막 (103) 을 형성한다.

이어서, 종래의 TFT 의 구조와 기능에 대해 예를 들어 설명한다. 도 18 에 도시한 TFT 의 화소 전극 (14) 에 전하를 충전하는 경우, 소스 전극 (8) 에는 9 V 정도의 정의 전압을 인가하고, 게이트 전극 (2) 에는 20 V 전후의 정의 전압을 인가한다. 그럼으로써, TFT 는 ON 상태로 되고, 드레인 전극 (9) 및 화소 전극 (14) 은 9 V 정도까지 충전된다. 그 후, 화소 전극의 전위가 충분히 상승한 시점에서 게이트 전극 (2) 에는 -5 V 정도의 부의 전압을 인가하고, TFT 를 오프시켜 화소에 전하를 가둘 수 있다.

그런데, 액정표시소자의 동작 모드에는 TN (Twisted Nematic) 형에 추가하여 광시야각화를 도모할 수 있는 IPS (In Plane Switching) 형이나 VA (Vertical Alignment) 형 등 여러 가지 동작 모드가 사용되고 있다. 여기서, TN 형 액정표시소자의 노멀리·화이트 (백배경에 흑표시) 모드에 있어서의 액정 인가전압과 투과율의 관계 (V-T 특성) 를 도 20 에 나타낸다. 도 20 에 나타낸 바와 같이, 투과율이 변화하기 시작하는 전압 (임계값 전압 (Vth)) 과, 투과율의 변화가 거의 종료되는 전압 (포화전압 (Vsat)) 의 사이에 예컨대 1 ∼ 2 V 정도의 차이가 있다. TFT 를 스위칭 소자로서 사용한 액티브 매트릭스형 액정표시소자에서는 이 Vth 와 Vsat 사이에 몇개의 전압 레벨을 형성함으로써 계조 표시를 실시한다.

TN 형 액정표시소자에 있어서는, 동작원리상 시야각을 변경할 때의 투과율의 변화가 커서 시야각 범위가 좁다는 문제가 있다. 이 문제를 개선하기 위한 종래 기술에 대해 도면을 사용하여 더욱 상세하게 설명한다.

1 개의 화소에 있어서, 화소 전극과, 액정을 끼워 지지하여 대향하는 대향 전극의 사이에 동일한 전압을 인가하면서 액정에 인가되는 전계 강도가 다른 영역을 형성하는 기술이 제안되어 있다. 이 종래 기술에 있어서는 도 19 에 도시한 바와 같이, 화소 전극 (14) 의 상층에 절연막 (103) 을 형성한 후, 화소 전극 (14) 상에 있어서의 절연막 (103) 을 제거한 영역 (A) 과 남긴 영역 (B) 을 형성한다. 실제로는 TFT 어레이 기판상 및 대향 기판상에는 배향막을 도포하기 때문에, 도 18 에 있어서의 화소 영역상에는 배향막이 형성되어 있고, 이 배향막 부분에서도 전압 강하가 일어나지만, 무시할 수 있는 레벨이기 때문에, 이하의 설명에서 이 배향막에 대해 생략해도 문제는 없다.

화소 전극 (14) 상의 절연막 (103) 을 제거한 영역 (A) 에서는, 화소 전극 (14) 과 대향 전극의 사이에 인가한 전압이 액정에 인가된다. 절연막 (103) 을 남긴 영역 (B) 에서는 절연막 부분에서 전압 강하가 발생하여 화소 전극 (14) 과 대향 전극 사이에 인가한 전압이 그대로 인가되지 않는다. 즉, 화소 전극 (14) 상에 있어서 전극간 인가 전압에 대한 투과율 특성 (V-T 특성) 이 서로 다른 영역 (A,B) 을 1 개의 화소내에 형성한다.

도 20a 에 절연막 (103) 을 제거한 영역 (A) 에 있어서의 화소의 V-T 특성 곡선을 나타낸다. 또한, 도 20b 에 절연막 (103) 을 남긴 영역 (B) 에 있어서의 화소의 V-T 특성 곡선을 나타낸다. 액정표시장치 전체에 비해 각 화소가 충분히 작으면, 화소의 V-T 특성 곡선은 관찰자에게는 도 20a, 도 20b 의 특성의 총합인 도 20c 에 나타낸 바와 같이 비친다. 그 결과, Vth 와 Vsat 의 차이가 실질적으로 확대된다.

Vth 와 Vsat 의 차이의 확대에 따라 계조 표시를 실시하였을 때의 시야각 범위의 협소함도 경감된다. 도 21 에 V-T 특성의 시야각 방향에 의한 변화의 상태를 나타낸다. 도 21a 는 화소 전극상에서 액정에 인가되는 전계 강도가 다른 영역을 형성하지 않은 경우를 나타내고, 도 21b 는 도 18 에 도시한 바와 같이 화소 전극상의 절연막을 일부 제거하여 액정에 인가되는 전계 강도가 다른 영역을 형성한 경우를 나타낸다.

동작 모드가 TN 형인 액정표시소자에서는, 시야각 방향을 변경함으로써 인가 전압과 투과율의 관계가 실선에서 점선과 같이 변화한다. 따라서, 화소 전극상에서 전계 강도가 다른 영역을 형성하지 않은 경우에는, 도 21a 에 나타낸 바와 같이 시야각 방향을 변경하면 투과율도 크게 변화한다. 이에 비하여, 도 21b 에 나타낸 바와 같이 전계 강도가 다른 영역을 형성한 경우에는, 특성이 다른 영역을 1 개의 화소로서 본 경우의 시야각 방향의 변화에 의한 V-T 특성의 전압 시프트 폭이 거의 동일하기 때문에, 인가 전압에 의한 투과율의 변화가 완만한 만큼 시야각 방향에 의한 투과율의 변화가 적어 시야각 범위가 넓어진다.

한편, TN 모드를 사용한 액정표시장치에 대해 시야각을 확대하는 방법으로서 여러 가지 방법이 제안되어 있다. 예컨대, 배향 분할에 의해 화소 내의 액정 분자의 배열 방향, 즉 전압을 가했을 때의 액정 분자의 상승 방향을 달리함으로써 시야각을 확대하는 방법이나 1 개의 화소의 액정에 다른 전압이 인가되는 구조에 의해 전압 휘도 특성의 기울기를 완만하게 하여 시야각을 확대하는 방법이 있다. 나아가 액정과 편광판 사이에 위상차판 등의 광학 보상막을 삽입함으로써 액정에 전압을 인가한 흑표시 상태로 하였을 때의 빛의 새어나옴을 억제하고, 그 결과로서 시야각을 확대하는 방법 등이 있다.

이 시야각 특성에 있어서의 과제로서는 중간조의 계조 반전이 있다. TN 모드에서는 좌우방향 및 상방향에서 계조 반전이 일어나기 어렵고, 하방향에서 계조 반전이 일어나기 쉽다는 특성을 갖는다. 도 22 에 종래의 TN 모드 액정표시장치의 패널 정면에서의 상대 투과율이 100 %, 75 %, 50 %, 25 % 및 흑표시로 되는 전압을 인가한 경우에 있어서의 상하방향의 상대 투과율과 각도의 관계를 나타낸다. 도면에서 알 수 있는 바와 같이, -20 도 정도에서 중간조의 표시를 하였을 때에 상대 휘도 곡선의 교차가 일어나고, 하방향으로부터의 표시가 검은 색으로 찌부러져서 표시 품위가 현저하게 열화됨을 알 수 있다.

상술한 바와 같이 시야각 범위를 넓히기 위해서는, 1 개의 화소 내에서 액정에 인가하는 전계 강도가 다른 영역을 만들 필요가 있다. 이와 같은 영역을 만들기 위해서 화소 전극상의 절연막을 제거한 영역과 남기는 영역을 형성하는 것이 제안되어 있다. 그리고, 시야각 범위를 넓히기 위해서는 복수의 V-T 특성을 총합한 특성 곡선의 기울기를 완만하게 할 필요가 있고, 절연막 두께를 두껍게 형성하고, 또한 이 두꺼운 절연막을 동일 화소 전극상에서 제거할 필요가 있다.

이와 같은 구성을 채택함으로써, 동일 화소 전극상에서 높은 절연막의 단차가 형성된다. 따라서, 패널 프로세스에 있어서 배향막을 도포해도 단차를 메울 수 없어 액정표시장치 개개의 화소 내에 큰 단차가 형성되게 된다. 이 단차부의 측벽 및 측벽 하주변은, 패널 프로세스에 있어서 러빙 등에 의한 배향 처리가 행해지기 어려워지는 점에 기인하여 전압을 인가해도 원하는 방향으로 액정이 배향되기 어려워져서 빛이 새어나오는 원인이 된다. 따라서, 노멀리 화이트 방식의 액정표시장치에 있어서, 흑표시를 하기 위해 충분한 전압을 인가해도 빛이 새어나오기 때문에 흑의 휘도가 높아져서 콘트라스트의 저하를 초래한다는 구조적인 문제가 있었다.

최근, TV 의 디스플레이에서 액정표시장치가 채택되어 높은 콘트라스트에 대한 요구는 점점 높아지고 있다. 한편, 중간조에 있어서 계조 반전이 발생한다는 문제점도 있었다.

본 발명은 이와 같은 종래의 문제를 해결하기 위해 이루어진 것으로서, 화소 구조로서 단차를 줄이고 또한 1 개의 화소 내에서 액정에 인가하는 전계 강도가 다른 영역을 쉽게 만들어 시야각이 넓고, 콘트라스트가 높은 액정표시장치를 실현하는 것을 목적으로 하는 것이다.

본 발명에 관한 액정표시장치는, 게이트 배선 (예컨대, 본 실시형태에서의 게이트 배선 (2)) 과 소스 배선 (예컨대, 본 실시형태에서의 소스 배선 (7)) 의 교차부에 형성된 트랜지스터와, 상기 트랜지스터에 접속된 화소 전극 (예컨대, 본 실시형태에서의 화소 전극 (14,16)) 과, 이 화소 전극에 대향하는 대향 전극 (예컨대, 본 실시형태에서의 대향 전극 (24)) 과, 상기 대향 전극과 상기 화소 전극의 사이에 끼워져 지지되는 액정을 구비하는 액정표시장치로서, 상기 화소 전극은 제 1 화소 전극 (예컨대, 본 실시형태에서의 화소 전극 (16)) 과, 제 1 화소 전극보다 상층에 형성된 절연층 (예컨대, 본 실시형태에서의 게이트 절연막 (3), 층간 절연막 (101)) 보다 더욱 상층에 형성됨과 동시에 상기 제 1 화소 전극과는 중첩되지 않는 영역을 갖는 제 2 화소 전극 (예컨대, 본 실시형태에서의 화소 전극 (14)) 을 구비하고, 상기 제 1 화소 전극과 상기 제 2 화소 전극은 전기적으로 접속된다.

이와 같은 구성에 의해, 시야각 범위의 개선 방법으로서 개개의 화소 내에서 영역에 따라 액정에 인가하는 전계 강도를 변경하기 위하여, 종래와 같이 절연막의 유무 등에 의한 단차 구조를 만들지 않아도 되므로, 단차부 및 단차부의 하주변에 있어서의 액정 배향의 흐트러짐으로 인한 빛의 새어나옴의 발생을 없앨 수 있고, 흑 휘도가 낮고, 콘트라스트가 높고, 또한 시야각 범위가 넓은 액정표시장치를 실현할 수 있다.

여기서, 상술한 액정표시장치에 있어서, 유지기간중의 화소 전위를 안정시키기 위한 축적용량을, 상기 제 2 화소 전극과 유지용량 전극선 (예컨대, 본 실시형태에서의 CS 배선 (11)) 의 사이 및/또는 상기 제 2 화소 전극과 인접하는 전단의 게이트 배선 (예컨대, 본 실시형태에서의 게이트 배선 (2a)) 의 사이에 형성하도록 해도 된다.

또한, 제 1 화소 전극을 게이트 배선과 동일층에 형성하는 것도 바람직하다.

그리고, 게이트 배선의 하층에 절연막 (예컨대, 본 실시형태에서의 절연막 (102)) 을 형성하고, 상기 절연막의 하층에 상기 제 1 화소 전극을 형성하도록 해도 된다.

또한, 상기 게이트 배선의 상층에 제 1 게이트 절연막 (예컨대, 도 12 에서의 게이트 절연막 (3)) 을 형성하고, 상기 제 1 게이트 절연막의 상층에 상기 제 1 화소 전극을 형성하고, 상기 제 1 화소 전극의 상층에 제 2 게이트 절연막 (예컨대, 도 12 에서의 게이트 절연막 (103))) 을 형성하고, 상기 제 2 게이트 절연막의 상층에 층간 절연막 (예컨대, 도 12 에서의 층간 절연막 (101)) 을 형성함과 동시에 상기 층간 절연막의 상층에 상기 제 2 화소 전극을 형성하는 것이 바람직하다.

상기 제 1 화소 전극은, 상기 트랜지스터의 드레인 전극 (예컨대, 본 실시형태에서의 드레인 전극 (9)) 과 동층에 형성하도록 해도 된다.

또한 상기 제 1 화소 전극은, 상기 트랜지스터의 드레인 전극과 직접 접속해도 된다.

그리고 상기 제 2 화소 전극은, 중심부에 개구부를 갖고, 상기 개구부에 있어서 상기 제 1 화소 전극과 대향 전극의 사이에서 상기 절연막, 상기 액정을 끼워 지지하도록 해도 된다.

또한, 본 발명의 다른 액정표시장치 (예컨대, 도 10 에서의 액정표시장치) 는, 게이트 배선과 소스 배선의 교차부에 형성된 트랜지스터와, 상기 트랜지스터의 드레인 전극에 접속된 화소 전극과, 이 화소 전극에 대향하는 대향 전극과, 상기 대향 전극과 상기 화소 전극의 사이에 끼워져 지지되는 액정을 구비하는 액정표시장치에 있어서, 상기 화소 전극은, 제 1 화소 전극과, 상기 제 1 화소 전극보다 상층에 형성된 절연층보다 더욱 상층에 형성됨과 동시에 상기 제 1 화소 전극과는 중첩되지 않는 영역을 갖는 제 2 화소 전극을 구비하고, 상기 제 1 화소 전극 및 상기 제 2 화소 전극을 상기 드레인 전극과 전기적으로 접속하도록 해도 된다.

바람직한 실시형태에 의하면, 상기 제 1 화소 전극에 있어서, 제 2 화소 전극과 중첩되지 않는 영역의 면적이, 표시에 유효한 개구부 면적의 수 % ∼ 수 10 % 인 것이 바람직하다. 또한, 상기 절연층의 막두께가 500 ㎚ 이상으로 하는 것이 바람직하다. 그리고, 화소 전극은 투명 전극으로 하는 것이 바람직하다. 그리고, 상기 제 1 화소 전극과 상기 제 2 화소 전극에 인가되는 전압비가 0.5 : 1.0 ∼ 0.9 : 1.0 인 것이 바람직하다.

또한, 본 발명에 관한 다른 액정표시장치 (예컨대, 도 14 에서의 액정표시장치) 는, 1 쌍의 기판에 액정을 끼워 지지하고, 복수의 화소를 갖는 액정표시장치에 있어서, 1 개의 화소에 대해 다른 전압을 인가하는 수단과, 상기 각 기판의 액정과 접하는 면에 형성되며, 상기 액정을 배향시키는 배향막과, 상기 각 기판의 액정과 접하는 면과 반대측 면에 형성된 편광판과, 상기 편광판과 상기 기판의 사이에 형성되며, 액정의 배향 상태를 고정시키는 광학 보상막을 구비한 것이다. 이와 같은 구성에 의해 중간조의 계조 반전을 억제할 수 있다.

여기서, 액정의 복굴절 (Δn) 과 액정층의 두께 (d) 의 곱이 0.30 ㎛ ≤Δn·d ≤0.50 ㎛ 의 관계를 충족하는 것이 바람직하다.

한편, 본 발명에 관한 액정표시장치의 제조방법은, 게이트 배선과 소스 배선의 교차부에 형성된 트랜지스터와, 상기 트랜지스터에 접속된 화소 전극과, 이 화소 전극에 대향하는 대향 전극과, 상기 대향 전극과 상기 화소 전극의 사이에 끼워져 지지되는 액정을 구비하는 액정표시장치의 제조방법에 있어서, 제 1 화소 전극을 제조하는 단계와, 상기 제 1 화소 전극보다 상층에 절연층을 제조하는 단계와, 상기 절연층보다 더욱 상측에 상기 제 1 화소 전극과는 중첩되지 않는 영역을 갖고, 상기 제 1 화소 전극과 전기적으로 접속된 제 2 화소 전극을 제조하는 단계를 구비한 것이다.

또한, 본 발명에 관한 다른 액정표시장치의 제조방법은, 게이트 배선과 소스 배선의 교차부에 형성된 트랜지스터와, 상기 트랜지스터의 드레인 전극에 접속된 화소 전극과, 이 화소 전극에 대향하는 대향 전극과, 상기 대향 전극과 상기 화소 전극의 사이에 끼워져 지지되는 액정을 구비하는 액정표시장치의 제조방법에 있어서, 상기 드레인 전극에 전기적으로 접속된 제 1 화소 전극을 제조하는 단계와, 상기 제 1 화소 전극보다 상층에 절연층을 제조하는 단계와, 상기 절연층보다 더욱 상측에 상기 제 1 화소 전극과는 중첩되지 않는 영역을 갖고, 상기 드레인 전극과 전기적으로 접속된 제 2 화소 전극을 제조하는 단계를 구비한 것이다.

발명의 실시형태

본 발명에 대해 복수의 실시형태를 설명한다.

실시형태 1

본 발명의 실시형태 1 에 관한 액티브 매트릭스형 액정표시장치는 도 1, 도 2 및 도 3 을 사용하여 설명한다. 도 1 에 TFT 어레이 기판에 있어서의 화소의 평면도를 도시하고, 도 2 에 도 1 에 있어서의 화소를 A-A' 방향으로 절단한 경우의 단면도를 도시하고, 또한 도 3 에 TFT 어레이 기판, 대향 기판, 액정으로 이루어진 액정표시장치의 표시부분의 단면 구조도를 도시한다.

도 1 에 있어서, 2 는 게이트 배선, 4 는 반도체 박막, 7 은 소스 배선, 8 은 소스 전극, 9 는 드레인 전극, 11 은 Cs 배선, 14 는 제 2 층째의 ITO 로 이루어진 화소 전극, 15 는 화소 전극 (14) 과 드레인 전극 (9) 의 콘택, 16 은 제 1 층째의 ITO 로 이루어진 화소 전극, 17 은 제 1 층째의 ITO 로 이루어진 화소 전극 (16) 과 제 2 층째의 ITO 로 이루어진 화소 전극 (14) 의 콘택이다. 그리고, 콘택 (15,17) 은 화소 전극 (14) 의 일부가 연장됨으로써 구성되어 있다.

도 2 에 있어서, 1 은 유리 기판, 3 은 게이트 절연막, 5 는 하층이 진성 반도체층 (이하, i 층), 상층이 n 형 불순물을 갖는 n 층으로 구성되는 반도체 박막, 101 은 층간 절연막이고, 그 외의 부호를 붙인 구성은 도 1 에서 도시한 구성과 동일한 구성이거나 또는 상당하는 부분을 나타내므로 그 설명을 생략한다.

도 3 에 있어서, 21 은 유리 기판, 22 는 차광막, 23 은 컬러필터의 색재, 24 는 ITO 등의 투명 도전막으로 이루어진 대향 전극, 25 는 배향막, 26 은 액정이다. 도 1, 도 2 및 도 3 에 도시된 바와 같이, 본 실시형태에 있어서의 액정표시장치의 화소 전극은 2 개의 화소 전극 (14), 화소 전극 (16) 을 갖고 있다. 이 화소 전극 (14) 은 화소 전극 (16) 보다 상층에 형성된 층간 절연막 (101) 보다 더욱 상층에 형성되어 있다. 또한, 화소 전극 (14) 과 화소 전극 (16) 은 대향 전극측에서 보아 서로 중첩되지 않는 영역을 갖는다. 그리고, 화소 전극 (14) 은 드레인 전극 (9) 과 전기적으로 접속됨과 동시에 화소 전극 (16) 과도 전기적으로 접속되어 있다.

이들 도 1, 도 2 및 도 3 을 사용하여 액정표시장치의 제조방법을 설명한다. 우선, 유리 기판 (1) 상에 금속막을 스퍼터하여 형성하고, 포토리소그래피 및 에칭에 의해 패터닝함으로써 게이트 배선 (2) 과 Cs 배선 (11) 을 형성한다. 이어서, ITO 막을 스퍼터하여 형성하고, 패터닝함으로써 제 1 층째의 ITO 로 이루어진 화소 전극 (16) 을 형성한다. 그 후, 게이트 절연막 (3) 을 형성한다. 또한, 반도체 박막을 형성하고, 패터닝함으로써 TFT 의 반도체 박막 (5) 을 형성한다. 그리고, 금속막을 스퍼터하여 형성하고, 패터닝함으로써 소스 배선 (7), 소스 전극 (8), 드레인 전극 (9) 을 형성한다. 이 패턴 형성 공정에 있어서의 에칭에 의해, 금속 배선 패턴이 없는 부분의 n 형 반도체층과 i 층의 일부를 제거하여 TFT 를 형성한다.

그리고, 절연막 (101) 을 형성한 후, 화소 전극 (14) 과 드레인 전극 (9) 을 접속하는 콘택홀 (15) 및 화소 전극 (14) 과 화소 전극 (16) 을 접속하는 콘택홀 (17) 을 형성한다. 그리고, ITO 를 스퍼터하여 형성하고, 패터닝함으로써 화소 전극 (14) 을 형성한다.

도 3 에 도시된 바와 같이, 화소 전극 (14) 을 형성한 후, 패널 프로세스 공정에 있어서 화소 전극 (14) 의 상층에 배향막 (18) 을 도포한다. 한편, 대향 기판측에도 배향막 (25) 을 도포하고, 액정이 거의 90 도 비틀리도록 배향막 (18,25) 을 배향 처리한다. 그리고, 도 3 에 도시된 바와 같이 액정 (26) 을 끼워 지지하고, 상하 기판의 액정과 접촉하는 면과 반대측에 각 1 장의 편광판을 상호간의 흡수축이 거의 90 도가 되도록 접착하여 노멀리 화이트 모드의 액정표시장치를 조립한다. 또한, 도 3 에 있어서는 화소 전극 (14) 과 화소 전극 (16) 을 접속하는 콘택부 (17) 에 있어서의 콘택부의 단차 (게이트 절연막 (3), 절연막 (101) 에 의한 단차) 가 크기 때문에, 러빙 등에 의한 배향 처리가 양호하게 실시되지 못함으로 인한 빛의 새어나옴이 발생하는 경우가 있고, 이 빛의 새어나옴을 차광하기 위하여 대향 기판측의 유리 기판 (21) 상의 차광막 (22) 과 중첩되는 위치에 콘택부 (17) 를 배치하고 있다.

화소 전극 (14,16) 에 있어서의 ITO 막의 두께는, 예컨대 30 ∼ 150 ㎚ 정도로 얇은 막두께의 범위에서 선택하고, 절연막 (101) 의 두께를 충분히 두껍게 함 (예컨대, 500 ㎚ 이상의 범위에서 선택함) 으로써 화소 전극상의 구조물에 기인하는 요철을 작게 하는 구성으로 하는 것이 바람직하다.

실시형태 2

본 발명의 실시형태 2 에 관한 액티브 매트릭스형 액정표시장치를 도 4 및 도 5 를 사용하여 설명한다. 도 4 는 TFT 어레이 기판에 있어서의 화소의 평면도이고, 도 5 는 도 4 에 있어서의 화소를 A-A' 방향으로 절단한 경우의 단면도이다. 도 4, 도 5 에 있어서 도 1, 도 2 와 동일한 부호를 붙인 구성은, 도 1, 도 2 의 구성과 동일 또는 상당하는 부분를 나타내므로 설명을 생략한다. 도 4, 도 5 에 있어서, 2a 는 인접하는 게이트 배선이다. 이 실시형태 2 에서는, 유지기간중의 화소 전위를 안정시키기 위한 축적용량을 화소 전극 (14) 과 인접하는 전단의 게이트 배선 (2a) 과의 사이에 형성하고 있다.

계속해서, 실시형태 2 에 관한 액정표시장치의 제조방법을 설명한다. 유리 기판 (1) 상에 금속막을 스퍼터하여 형성하고, 포토리소그래피 및 에칭에 의해 패터닝함으로써 게이트 배선 (2 및 2a) 을 형성한다. 이어서, ITO 막을 스퍼터하여 형성하고, 패터닝하여 화소 전극 (16) 을 형성한다. 그리고, 게이트 절연막 (3) 을 형성한다. 또한, 반도체 박막을 형성하고, 패터닝함으로써 TFT 의 반도체 박막 (5) 을 형성한다. 그 후, 금속막을 스퍼터하여 형성하고, 패터닝함으로써 소스 배선 (7), 소스 전극 (8), 드레인 전극 (9) 을 형성한다. 이 패턴 형성 공정에 있어서의 에칭에 의해, 금속 배선 패턴이 없는 부분의 n 형 반도체층과 i 층의 일부를 제거하여 TFT 를 형성한다.

그리고, 절연막 (101) 을 형성한 후, 화소 전극 (14) 과 드레인 전극 (9) 을 접속하는 콘택홀 (15) 및 화소 전극 (14) 과 화소 전극 (16) 을 접속하는 콘택홀 (17) 을 형성한다. 그 후, ITO 를 스퍼터하여 형성하고, 패터닝함으로써 화소 전극 (14) 을 형성한다. 화소 전극 (14) 은 인접하는 전단의 게이트 배선 (2a) 과 그 일부가 겹치도록 패턴을 작성하고, 이들의 중첩부분에서 유지용량을 형성시킨다.

화소 전극 (14,16) 인 ITO 막의 두께는, 예컨대 30 ∼ 150 ㎚ 정도로 얇은 막두께의 범위에서 선택하고, 절연막 (101) 의 두께를 충분히 두껍게 함 (예컨대, 500 ㎚ 이상의 범위에서 선택함) 으로써 화소 전극상의 구조물에 의한 요철을 작게 하는 구성으로 하는 것이 바람직하다.

실시형태 3

본 발명의 실시형태 3 에 관한 액티브 매트릭스형 액정표시장치를 도 6 및 도 7 을 사용하여 설명한다. 도 6 은 TFT 어레이 기판에 있어서의 화소의 평면도이고, 도 7 은 도 6 에 있어서의 화소를 A-A' 방향으로 절단한 경우의 단면도이다.

도 6, 도 7 에 있어서 도 1, 도 2 와 동일한 부호를 붙인 구성은, 도 1, 도 2 의 구성과 동일 또는 상당하는 부분을 나타내므로 설명을 생략한다. 도 6, 도 7 에 있어서, 2a 는 인접하는 게이트 배선이다. 이 실시형태 3 에서는, 유지기간중의 화소 전위를 안정시키기 위한 축적용량을 화소 전극 (14) 과 Cs 배선 (11) 의 사이 및 화소 전극 (14) 과 인접하는 전단의 게이트 배선 (2a) 의 사이에 형성하고 있다.

계속해서, 실시형태 3 에 관한 액정표시장치의 제조방법을 설명한다. 유리 기판 (1) 상에 금속막을 스퍼터하여 형성하고, 포토리소그래피 및 에칭에 의해 패터닝함으로써 게이트 배선 (2 및 2a) 을 형성한다. 이어서, ITO 막을 스퍼터하여 형성하고, 패터닝함으로써 제 1 층째의 ITO 막으로 이루어진 화소 전극 (16) 을 형성한다. 그리고, 게이트 절연막 (3) 을 형성한다. 또한, 반도체 박막을 형성하고, 패터닝함으로써 TFT 의 반도체 박막 (5) 을 형성한다. 이어서, 금속막을 스퍼터하여 형성하고, 패터닝함으로써 소스 배선 (7), 소스 전극 (8), 드레인 전극 (9) 을 형성한다. 이 패턴 형성 공정에 있어서의 에칭에 의해, 금속 배선 패턴이 없는 부분의 n 형 반도체층과 i 층의 일부를 제거하여 TFT 를 형성한다.

그리고, 절연막 (101) 을 형성한 후, 화소 전극 (14) 과 드레인 전극 (9) 을 접속하는 콘택홀 (15) 및 화소 전극 (14) 과 화소 전극 (16) 을 접속하는 콘택홀 (17) 을 형성한다. 그후, ITO 를 스퍼터하여 형성하고, 패터닝함으로써 화소 전극 (14) 을 형성한다. 화소 전극 (14) 은 Cs 배선 (11) 과 인접하는 전단의 게이트 배선 (2a) 과 그 일부가 겹치도록 패턴을 작성하고, 이들의 중첩부분에서 유지용량을 형성시킨다.

실시형태 4

본 발명의 실시형태 4 에 관한 액티브 매트릭스형 액정표시장치를 도 8 의 단면도를 사용하여 설명한다.

도 8 에 있어서 도 1, 도 2, 도 3 과 동일한 부호를 붙인 구성은, 도 1, 도 2, 도 3 의 구성과 동일 또는 상당하는 부분을 나타내므로 설명을 생략한다. 도 8 에 있어서, 102 는 절연막이다. 이 실시형태 4 에서는 게이트 배선 (2) 의 하층에 절연막 (102) 을 형성하고, 절연막 (102) 의 하층에 화소 전극 (16) 을 형성하고 있다. 바람직한 실시형태에 의하면, 절연막 (102) 의 두께는 200 ㎚, 게이트 절연막 (3) 의 두께는 400 ㎚, 층간 절연막 (101) 의 두께는 300 ㎚ 이다.

계속해서, 실시형태 4 에 있어서의 액정표시장치의 제조방법을 설명한다. 유리 기판 (1) 상에 ITO 막을 스퍼터하여 형성하고, 패터닝함으로써 제 1 층째의 ITO 로 이루어진 화소 전극 (16) 을 형성한다. 이어서, 절연막 (102) 을 형성하고, 그 상층에 금속막을 스퍼터하여 형성하고, 포토리소그래피 및 에칭에 의해 패터닝함으로써 게이트 배선 (2) 및 Cs 배선 (11) 을 형성한다. 그리고, 게이트 절연막 (3) 을 형성한다. 또한, 반도체 박막을 형성하고, 패터닝함으로써 TFT 의 반도체 박막 (5) 을 형성한다. 그 상층에 금속막을 스퍼터하여 형성하고, 패터닝함으로써 소스 전극 (8), 드레인 전극 (9) 을 형성한다. 이 패턴 형성 공정에 있어서의 에칭에 의해, 금속 배선 패턴이 없는 부분의 n 형 반도체층과 i 층의 일부를 제거하여 TFT 를 형성한다.

그리고, 절연막 (101) 을 형성한 후, 화소 전극 (14) 과 드레인 전극 (9) 을 접속하는 콘택홀 (15) 및 화소 전극 (14) 과 화소 전극 (16) 을 접속하는 콘택홀 (17) 을 형성한다. 그 후, ITO 를 스퍼터하여 형성하고, 패터닝함으로써 화소 전극 (14) 을 형성한다.

실시형태 5

본 발명의 실시형태 5 에 관한 액티브 매트릭스형 액정표시장치를 도 9 의 단면도를 사용하여 설명한다.

도 9 에 있어서 도 1, 도 2, 도 3 과 동일한 부호를 붙인 구성은, 도 1, 도 2, 도 3 의 구성과 동일 또는 상당하는 부분을 나타내므로 설명을 생략한다. 이 실시형태 5 에서는, 특히 화소 전극 (16) 은 소스 전극 (8) 및 드레인 전극 (9) 과 동층에 형성되어 있다.

계속해서, 실시형태 5 에 관한 액정표시장치의 제조방법을 설명한다. 유리 기판 (1) 상에 금속막을 스퍼터하여 형성하고, 포토리소그래피 및 에칭에 의해 패터닝함으로써 게이트 배선 (2) 및 Cs 배선 (11) 을 형성한다. 이어서, 게이트 절연막 (3) 을 형성한다. 또한, 반도체 박막을 형성하고, 패터닝함으로써 TFT 의 반도체 박막 (5) 을 형성한다. 그리고, ITO 막을 스퍼터하여 형성하고, 패터닝함으로써 제 1 층째의 ITO 로 이루어진 화소 전극 (16) 을 형성한다. 그 상층에 금속막을 스퍼터하여 형성하고, 패터닝함으로써 소스 전극 (8), 드레인 전극 (9) 을 형성한다. 이 패턴 형성 공정에 있어서의 에칭에 의해, 금속 배선 패턴이 없는 부분의 n 형 반도체층과 i 층의 일부를 제거하여 TFT 를 형성한다.

그리고, 절연막 (101) 을 형성한 후, 화소 전극 (14) 과 드레인 전극 (9) 을 접속하는 콘택홀 (15) 및 화소 전극 (14) 과 화소 전극 (16) 을 접속하는 콘택홀 (17) 을 형성한다. 그리고, ITO 를 스퍼터하여 형성하고, 패터닝함으로써 화소 전극 (14) 을 형성한다.

이 예에서는 제 2 층째의 ITO 로 이루어진 화소 전극 (14) 과 제 1 층째의 ITO 로 이루어진 화소 전극 (16) 을 접속하는 콘택홀 (17) 을 형성하여 접속하였다. 그러나, 도 10 에 도시한 바와 같이 제 1 층째의 ITO 로 이루어진 화소 전극 (16) 을 소스 전극 (8) 을 형성한 후에 막형성 및 패터닝하여 드레인 전극 (9) 의 상부까지 제 1 층째의 ITO 로 이루어진 화소 전극 (16) 을 연장시켜 직접 드레인 전극 (9) 과 화소 전극 (16) 을 접속해도 된다.

이 때, 화소 전극 (14) 은 도 10 에 도시한 바와 같이 드레인 전극 (9) 과 접속되도록 해도 되지만, 도 11 에 도시한 바와 같이 화소 전극 (16) 과 접속되도록 해도 된다. 물론, 화소 전극 (14) 은 드레인 전극 (9) 과 화소 전극 (16) 의 쌍방에 접속되는 구성으로 해도 된다.

실시형태 6

본 발명의 실시형태 6 에 관한 액티브 매트릭스형 액정표시장치를 도 12 의 단면도를 사용하여 설명한다.

도 12 에 있어서 도 1, 도 2, 도 3 과 동일한 부호를 붙인 구성은, 도 1, 도 2, 도 3 의 구성과 동일 또는 상당하는 부분을 나타내므로 설명을 생략한다. 이 실시형태 6 에서는, 특히 게이트 배선 (2) 의 상층에 형성한 게이트 절연막 (3) 이 형성되고, 또한 이 게이트 절연막 (3) 의 상층에 화소 전극 (16) 이 형성되어 있다. 이 화소 전극 (16) 의 상층에 게이트 절연막 (103) 이 형성되고, 추가로 당해 게이트 절연막 (103) 의 상층에 층간 절연막 (101) 이 형성되어 있다. 그리고, 층간 절연막 (101) 의 상층에 화소 전극 (14) 이 형성되어 있다.

계속해서, 실시형태 6 에 관한 액정표시장치의 제조방법을 설명한다. 우선, 유리 기판 (1) 상에 금속막을 스퍼터하여 형성하고, 포토리소그래피 및 에칭에 의해 패터닝하여 게이트 배선 (2) 및 Cs 배선 (11) 을 형성한다. 이어서, 제 1 층째의 게이트 절연막 (3) 을 형성한 후, ITO 막을 스퍼터하여 형성하고, 패터닝함으로써 제 1 층째의 ITO 로 이루어진 화소 전극 (16) 을 형성한다. 그리고, 제 2 층째의 게이트 절연막 (103) 을 형성한다. 또한, 반도체 박막을 형성하고, 패터닝함으로써 TFT 의 반도체 박막 (5) 을 형성한다. 이어서, 그 상층에 금속막을 스퍼터하여 형성하고, 패터닝함으로써 소스 전극 (8), 드레인 전극 (9) 을 형성한다. 이 패턴 형성 공정에 있어서의 에칭에 의해, 금속 배선 패턴이 없는 부분의 n 형 반도체층과 i 층의 일부를 제거하여 TFT 를 형성한다.

그리고, 절연막 (101) 을 형성한 후, 화소 전극 (14) 과 드레인 전극 (9) 을 접속하는 콘택홀 (15) 및 화소 전극 (14) 과 화소 전극 (16) 을 접속하는 콘택홀 (17) 을 형성한다. 그리고, 제 2 층째의 ITO 를 스퍼터하여 형성하고, 패터닝함으로써 화소 전극 (14) 을 형성한다.

그리고, 상술한 예에서는 화소 전극에 ITO 등의 투명 전극을 사용한 투과형 액정표시장치에 대해 본 발명을 적용한 예를 설명하였다. 그러나, 이것으로 한정되지 않고, 본 발명은 화소 전극에 알루미늄 (Al) 등의 전극을 사용한 반사형 액정표시장치에 대해 적용할 수도 있다.

또한, 상술한 예에서는 화소 전극 (14) 의 상층에는 배향막 (18) 만이 형성되는 예를 설명하였으나, 이것으로 한정되지 않고 화소 전극 (14) 과 배향막 (18) 의 사이에 절연층이 형성되어 있어도 된다.

상술한 바와 같이, 본 발명의 실시형태에 관한 액정표시장치에서는, 화소 전극을, 1 층째의 투명 전극의 상층에 절연막을 형성하고, 그 상층에 일부의 영역이 1 층째의 투명 전극과 겹치지 않도록 2 층째의 투명 전극을 형성하고, 또한 1 층째와 2 층째의 투명 전극을 콘택홀 등으로 접속하는 구조로 하였기 때문에, 1 층째와 2 층째가 동일한 스위칭 소자 (TFT) 에 접속되므로, 동일한 전위 레벨을 공급할 수 있도록 하여 화소 전극의 전위 레벨을 매우 쉽게 설정할 수 있다.

또한, 본 발명의 실시형태에 관한 액정표시장치에서는, 개개의 화소 전극을, 1 층째의 투명 전극의 상층에 절연막을 형성하고, 그 상층에 일부의 영역이 1 층째의 투명 전극과 겹치지 않도록 2 층째의 투명 전극을 형성하고, 또한 1 층째와 2 층째의 투명 기판을 콘택홀 등으로 접속하는 구조로 하였기 때문에, 대향 전극과의 사이의 액정에 인가하는 전계 강도를 동일 화소상의 영역에 따라 다른 크기의 전계를 쉽게 인가할 수 있으므로, 특성이 다른 복수의 영역을 1 개의 화소로서 본 경우의 시야각 방향의 변화에 의한 V-T 특성의 투과율의 차이를 작게 할 수 있어 시야각 범위를 넓힐 수 있다. 그리고, 종래와 같이 동일 화소 전극상에서 절연막을 남기는 영역과 삭제하는 영역을 만들 이유가 없기 때문에, 절연막의 유무에 따라 경계에 존재했던 구조적 단차에 의한 액정 배향의 흐트러짐으로 인한 빛의 새어나옴 등의 불량 발생을 고려할 필요가 없어지므로, 절연막을 보다 두껍게 할 수 있게 되어 시야각 범위를 넓힐 수 있다.

구체적으로는 도 13a 에 도시한 바와 같이, 제 1 층째의 화소 전극과 제 2 층째의 화소 전극 사이에 형성하는 절연막 두께는, 400 ㎚ 정도에서는 시야각 개선 효과를 거의 얻을 얻을 수 없어 적어도 500 ㎚ ∼ 600 ㎚ 이상 필요하고, 800 ㎚ 정도 이상으로 하면 충분한 시야각 범위 개선 효과를 얻을 수 있다. 이 도 13a 에 있어서, 시야각 개선각은 중간조의 계조반전에 대한 개선 각도를 의미한다. 제 1 층째의 화소 전극과 제 2 층째의 화소 전극의 사이에 형성하는 절연막의 두께는, 통상 TN 모드에 사용되는 액정의 유전율 이방성 및 절연막 재료의 유전율, 그리고 제 2 화소 전극상에 형성되는 절연막의 두께, 유전율의 관계에 따라 변화하는데, 제 1 층째의 화소 전극과 액정을 사이에 두고 대향하는 투명 전극 (24) 의 사이 및 제 2 층째의 화소 전극과 액정을 사이에 두고 대향하는 투명 전극 (24) 의 사이에서 액정층에 인가되는 전압의 전압비로 표시할 수도 있다. 도 13a 에 있어서의 400 ㎚ 는 대략 전압비로는 0.9 : 1.0 에 상당하고, 이보다 상기 전압비가 큰 것이 바람직하다. 또한, 구동 전압, 소비 전력 및 구동 회로의 비용 등에서 상기 전압비의 상한은 0.5 : 1.0 이 바람직하다.

또한 시야각을 넓히기 위해서는, 대향 전극과의 사이의 액정에 인가하는 전계 강도를, 동일 화소상의 영역에 따라 다른 크기의 전계를 인가할 필요가 있고, 제 1 층째의 화소 전극과 대향 전극으로 실행적으로 제어되는 액정의 영역이 개개의 화소에 있어서 어느 정도의 비율로 구성되어 있는지도 고려할 필요가 있다. 이 비는, 화소의 개구부로서 규정되는 영역에 있어서 제 2 층째의 화소 전극이 없고 제 1 층째의 화소 전극이 있는 영역의 면적과, 화소의 개구부로서 규정되는 영역 면적의 비로서 계산할 수 있다. 도 13b 에 도시한 바와 같이 시야각의 개선 효과를 안정되게 얻기 위해서는 적어도 수 % 이상의 면적이 필요한데, 이 비를 크게 해 가면 콘트라스트가 저하되는 경향이 있기 때문에, 시야각 개선 효과와 콘트라스트 저하를 고려하여 표시특성상 최적의 비를 선택할 필요가 있다. 이 비는, 수 % ∼ 수 10 % 정도의 범위에서 선택할 수 있는데, 양호한 시야각 개선 효과와 콘트라스트를 얻기 위해서는 바람직하게는 수 % ∼ 75 % 의 범위인 것이 바람직하다.

또한, 본 발명의 실시형태에 관한 액티브 매트릭스형 액정표시장치에 있어서는, 개개의 화소 전극을, 1 층째의 투명 전극의 상층에 절연막을 형성하고, 그 상층에 일부의 영역이 1 층째의 투명 전극과 겹치지 않도록 2 층째의 투명 전극을 형성하고, 또한 1 층째와 2 층째의 투명 전극을 콘택홀 등으로 접속하는 구조로 하였기 때문에, 종래와 같이 동일 화소 전극상에서 절연막을 남기는 영역과 제거하는 영역을 만들 필요가 없으므로, 화소상의 영역에 따라 액정에 인가하는 전계 강도를 크게 변경하고자 하는 경우에도, 1 층째와 2 층째의 사이에 존재하는 절연막의 막두께를 보다 두껍게 하여 실시할 수 있고, 이 경우에도 절연막 유무의 경계에서 존재했던 구조적 단차에 의한 액정 배향의 흐트러짐으로 인한 빛의 새어나옴이 없어지고, 흑표시의 휘도를 작게 할 수 있으므로 콘트라스트가 높은 표시성능을 갖는 액정표시장치의 실현이 가능해진다.

실시형태 7

본 실시형태 7 에 관한 액정표시장치의 구성을 도 14 에 도시한다. 도면에 있어서, 301a 및 301b 는 편광판, 302a 및 302b 는 디스코틱 액정의 배향 상태를 고정시키는 광학 보상막, 303a 및 303b 는 기판, 304 는 액정, 305a 및 305b 는 상하 기판의 러빙방향, 306 은 백 라이트이다. 액티브 매트릭스를 구동하기 위한 구동회로는 생략하고 있다.

여기서, 광학 보상막 (302a 및 302b) 은 디스코틱 액정의 배향 상태가 고정화된 광학 보상막이다. 이 광학 보상막의 구체적인 구성은, 예컨대 일본 공개특허공보 평8-50204 호, 공개특허공보 평8-50270 호, 공개특허공보 평8-95030 호, 공개특허공보 평8-95034 호, 공개특허공보 평9-5524 호에 개시되어 있다. 이 광학 보상막 (302a 및 302b) 은, 디스코틱 액정을 두께 방향으로 다이렉터의 각도가 연속적으로 변화된 하이브리드 배향을 하고 있는 것으로 생각된다. 따라서, 모든 방향에 대해 리타데이션의 절대치가 제로가 아닌 최소치를 갖고, 그 방위가 광학 보상막의 법선방향에서 5 ∼ 50 도 경사져 있는 것이다 (도 24 참조). 디스코틱 액정은 굴절율의 이방성이 부이다. 즉, 도 25 에 모식적으로 도시한 바와 같이, 원반형상 화합물의 반경방향의 굴절율 (nr) 과 두께방향의 굴절율 (nd) 은 nr ＞ nd 의 관계에 있다. 따라서, 광학 보상막 전체적으로 도 26b 에 도시한 바와 같이 디스코틱 화합물의 경사방향을 x 라 하였을 때, 도 26a 에 도시한 x, y, z 방향의 굴절율을 각각 nx, ny, nz 이라 하면 면내의 굴절율 (nx, ny) 과 두께방향의 굴절율 (nz) 은 nx ＞ ny ＞ nz 의 관계에 있다. 이 다이렉터의 경사진 방향을 필름면에 투영한 방향은 도 14 의 광학 보상막 (302a, 302b) 상에 표시한 화살표와 같다. 또한, 액정 (304) 의 복굴절 (Δn) 과 액정측의 두께 (d)의 곱은 0.30 ㎛ ≤Δn·d ≤0.50 ㎛ 의 관계를 충족하는 것이 바람직함을 확인할 수 있었다. 더욱 바람직하게는 0.34 ㎛ ≤Δn·d ≤0.42 ㎛ 임을 확인할 수 있었다.

그리고, 본 실시형태 7 에 관한 액정표시장치를 적용할 수 있는 액정표시소자의 구체적인 구성은, 실시형태 1 ∼ 6 에서 설명한 구성이 아니어도 무방하며, 단일 화소에 대해 다른 전압을 인가할 수 있는 구조이면 된다. 예컨대, 도 18 및 도 19 에 도시한 종래의 구조, 즉 화소 전극상에 절연막을 형성하고, 화소 전극상의 일부의 절연막을 제거하는 구조에 대해서도 적용할 수 있다. 나아가 2 층의 화소 전극끼리를 접속하지 않고, 하측의 화소 전극에 전위를 부여하고, 상하의 화소 전극이 콘덴서를 형성함으로써, 커플링으로 상측의 화소 전극의 전위가 제어되도록 함으로써, 단일 화소에 대해 다른 전압을 인가할 수 있다. 이 구조에 관해서는 예컨대「Active-Matrix LCDs Using Gray-Scale in Half one Methods」(Kalluri R. Sarma 등 저, Phoenix Technology Center, Honeywell, Inc. Phoenix, AZ SID 89 DIGEST P148∼P150) 에 개시되어 있다.

이어서, 본 실시형태 7 에 관한 액정표시장치의 제조방법에 대해 설명한다. 먼저, 화소 전극을 매트릭스 형상으로 배치한 기판 (303b) 및 대향 전극 (도시생략) 을 형성한 기판 (303a) 에 배향막을 도포하고, 200 ℃ 에서 30 분 열처리하였다. 이어서, 배향막을 액정의 배향방향이 대략 90 도가 되도록 러빙처리하였다. 여기서, 액정의 배향방향이 대략 90 도가 된다는 것은, 상하 기판에 끼워진 액정층의 비틀림 각도가 70 ∼ 100 도의 범위임을 말한다. 액정층의 비틀림각이 상기 범위이면 노멀리 화이트 모드로서 양호한 전압-투과율 응답을 얻을 수 있다. 또한, 액정의 프리틸트각은 3 ∼ 9 도인 것이 바람직하다. 프리틸트각이 3 도보다 낮으면 화소의 표시유효부분에 배향 이상영역이 발생하기 쉬워져서 표시 품질의 열화를 초래한다. 한편, 9 도 이상에서는 백표시 상태에서의 투과율이 저하됨으로써 표시 휘도의 저하가 일어난다. 이어서, 액정층의 두께가 4.3 ㎛ 로 되도록 일측 기판에 플라스틱 비즈로 이루어진 스페이서를 산포하고, 2 장의 기판 (303a 및 303b) 를 포갰다. 이 때 주위의 일부를 제외하고 밀봉재로 둘러싸고, 진공주입법에 의해 액정 (304) 을 주입하였다. 주입한 액정 (304) 은 복굴절율 (Δn) = 0.089 의 것을 사용하였다. 이어서, 기판 (303a 및 303b) 의 각각에 도 14 에 도시한 바와 같은 러빙방향과 디스코틱 액정의 경사방향이 일치하도록 광학 보상막 (302a 및 302b) 이 장착된 편광판 (301a 및 301b) (산리츠사 제조) 을 점착하였다. 편광판의 흡수축은 301a 와 301b 의 사이에서 대략 90 도이다. 또한, 구동회로를 실장하고 백 라이트와 조합하여 노멀리 화이트 모드의 액정표시장치로 하였다.

도 15 에 본 발명의 실시형태에 관한 액정표시장치의 패널 정면에서의 상대 투과율이 100 %, 75 %, 50 %, 25 % 및 흑표시로 되는 전압을 인가하였을 때의 상하방향의 상대 투과율과 각도의 관계를 나타낸다. 도면에 나타낸 바와 같이 하방향의 중간조의 상대 휘도는 약 -50 도까지 교차하고 있지 않고, 이 각도까지 반전이 발생하고 있지 않다.

이것은 도 16 에 나타낸 TN 모드에 동일 화소에 다른 전압인 가해지는 구조를 적용하고, 광학 보상막을 장착하고 있지 않은 경우의 약 -25 도 정도에 비하여 계조 반전이 일어나는 각도가 분명히 하방향으로 넓어져 있다.

또한, 도 23 에 나타낸 TN 모드에 디스코틱 액정의 배향 상태를 고정시킨 광학 보상막을 상하기판과 편광판의 사이에 삽입한 종래의 액정표시장치에서 측정한 결과의 -45 도 정도와 비교하여도 계조 반전이 일어나는 각도가 분명히 하방향으로 넓어져 있다.

이와 같은 결과가 얻어진 이유는 다음과 같이 판단된다. 액정층과 광학 보상막을 조합함으로써 광학 보상이 실행되는데, 흑 또는 중간조를 표시한 상태의 액정표시 패널을 경사방향에서 본 경우에 그 조합에 따라서는 광학 보상이 불가능한 리타데이션이 있다. 그러나, 1 개의 화소내에 2 종류 이상의 전압이 인가되는 구조를 채택함으로써, 계조 휘도 특성의 기울기를 완화시키는 효과가 추가되고, 계조 반전이 일어나는 각도를 하방향으로 넓힐 수 있다.

그리고, 본 발명에 사용할 수 있는 액정은, 액티브 매트릭스 용도로 시판되고 있는 액정 재료이면 된다. 또한, 본 발명의 실시형태 7 에 관한 발명을 구체적으로 본 실시형태 1 ∼ 6 의 액정표시장치에 적용한 경우의 제 1 층째의 화소 전극과 제 2 층째의 화소 전극 사이에 형성하는 절연막 두께는, 도 13a 에 도시된 바와 같이 400 ㎚ 정도에서는 시야각 개선 효과를 거의 얻을 수 없어 적어도 500 ㎚ ∼ 600 ㎚ 이상 필요하며, 800 ㎚ 정도 이상으로 하면 충분한 시야각 범위 개선 효과를 얻을 수 있다.

본 발명에 의하면, 시야각 범위의 개선 방법으로서 개개의 화소 내에서 영역에 따라 액정에 인가하는 전계 강도를 변경하기 때문에, 종래와 같이 절연막의 유무 등에 의한 단차 구조를 만들지 않아도 되므로, 단차부 및 단차부 하주변에 있어서의 액정의 배향 흐트러짐으로 인한 빛의 새어나옴의 발생을 없앨 수 있고, 흑 휘도가 낮고, 콘트라스트가 높고, 또한 시야각 범위가 넓은 액정표시장치를 실현할 수 있다.

도 1 은 본 발명의 실시형태 1 의 액정표시장치에 있어서의 어레이 기판측 화소 평면도.

도 2 는 본 발명의 실시형태 1 의 액정표시장치에 있어서의 어레이 기판측 화소 단면도.

도 3 은 본 발명의 실시형태 1 의 액정표시장치에 있어서의 화소부 단면도.

도 4 는 본 발명의 실시형태 2 의 액정표시장치에 있어서의 어레이 기판측 화소 평면도.

도 5 는 본 발명의 실시형태 2 의 액정표시장치에 있어서의 어레이 기판측 화소 단면도.

도 6 은 본 발명의 실시형태 3 의 액정표시장치에 있어서의 어레이 기판측 화소 평면도.

도 7 은 본 발명의 실시형태 3 의 액정표시장치에 있어서의 어레이 기판측 화소 단면도.

도 8 은 본 발명의 실시형태 4 의 액정표시장치에 있어서의 화소부 단면도.

도 9 는 본 발명의 실시형태 5 의 액정표시장치에 있어서의 화소부 단면도.

도 10 은 본 발명의 실시형태 6 의 다른 액정표시장치에 있어서의 화소부 단면도.

도 11 은 본 발명의 실시형태 6 의 다른 액정표시장치에 있어서의 화소부 단면도.

도 12 는 본 발명의 실시형태 6 의 액정표시장치에 있어서의 화소부 단면도.

도 13 은 본 발명에 관한 액정표시장치에 있어서의 제 1 층째의 화소 전극과 제 2 층째의 화소 전극의 표시에 유효한 면적비와 표시특성, 및 층간 절연막 두께와 표시특성의 일례를 도시한 도면.

도 14 는 본 발명의 실시형태 7 에 관한 액정표시장치의 구성도.

도 15 는 본 발명의 실시형태 7 에 관한 액정표시장치의 투과광 강도의 각도 의존성을 도시한 도면.

도 16 은 동일 화소에 다른 전압이 가해지는 구조에 있어서의 투과광 강도의 각도 의존성을 도시한 도면.

도 17 은 일반적인 TFT-LCD 에 있어서의 TFT-어레이의 등가 회로예를 도시한 도면.

도 18 은 종래의 TFT-LCD 의 액정표시장치에 있어서의 어레이 기판측 화소 평면도.

도 19 는 TFT-LCD 의 액정표시장치에 있어서의 어레이 기판측 화소 단면도.

도 20 은 TFT-LCD 의 액정표시장치에 있어서의 화소 전극과 대향 전극 사이에, 절연막 등을 배치하지 않은 경우와 배치하는 경우 각각의 V-T 특성과, V-T 특성을 총합한 경우의 특성을 설명하는 도면.

도 21 은 TFT-LCD 의 액정표시장치의 시야각에 의한 V-T 특성의 차이의 설명도 및 본 발명과 같은 화소 전극으로 한 경우의 V-T 특성의 차이의 설명도.

도 22 는 종래의 액정표시장치에 있어서의 투과광 강도의 각도 의존성을 나타낸 도면.

도 23 은 종래의 액정표시장치에 있어서의 투과광 강도의 각도 의존성을 나타낸 도면.

도 24 는 리타데이션과 방위각의 관계를 나타낸 도면.

도 25 는 디스코틱 액정의 굴절율에 대해 설명하기 위한 도면.

도 26 은 디스코틱 액정의 굴절율에 대해 설명하기 위한 도면.

* 도면의 주요부분에 대한 부호의 설명 *

1 : 유리 기판 2 : 게이트 배선

2a : 인접하는 게이트 배선 3 : 게이트 절연막

4 : 반도체 박막

5 : i 층 및 n 층으로 이루어진 반도체 박막

7 : 소스 배선 8 : 소스 전극

9 : 드레인 전극 11 : Cs 배선

14 : 제 2 층째의 투명 전극으로 이루어진 화소 전극

15 : 콘택

16 : 제 1 층째의 투명 전극으로 이루어진 화소 전극

17 : 콘택 18 : 어레이 기판측의 배향막

21 : 대향 기판측의 유리 기판 22 : 차광막

23 : 컬러 필터 색재 24 : 투명 전극

25 : 대향 기판측의 배향막 26 : 액정

101 : 절연막 102 : 절연막

103 : 제 2 층째의 게이트 절연막

Claims (17)

1. 게이트 배선과 소스 배선의 교차부에 형성된 트랜지스터, 상기 트랜지스터에 접속된 화소 전극, 상기 화소 전극에 대향하는 대향 전극, 및 상기 대향 전극과 상기 화소 전극의 사이에 끼워져 지지되는 액정을 구비하는 액정표시장치로서,

   상기 화소 전극은, 제 1 화소 전극과, 상기 제 1 화소 전극보다 상층에 형성된 절연층보다 더욱 상층에 형성되는 동시에 상기 제 1 화소 전극과는 중첩되지 않는 영역을 갖는 제 2 화소 전극을 구비하고,

   상기 제 1 화소 전극과 상기 제 2 화소 전극은 전기적으로 접속되고,

   상기 제 1 화소 전극과 상기 대향 전극과의 사이에 끼인 액정에 인가되는 전압과, 상기 제 2 화소 전극과 상기 대향 전극과의 사이에 끼인 액정에 인가되는 전압의 전압비가 0.5 : 1.0 ∼ 0.9 : 1.0 인 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   유지기간 중의 화소 전위를 안정시키기 위한 축적용량이, 상기 제 2 화소 전극과 유지용량 전극선과의 사이, 상기 제 2 화소 전극과 인접하는 전단의 상기 게이트 배선과의 사이, 또는 상기 제 2 화소 전극과 유지용량 전극선과의 사이와 상기 제 2 화소 전극과 인접하는 전단의 상기 게이트 배선과의 사이에 형성된 것을 특징으로 하는 액정표시장치.
3. 제 1 항에 있어서,

   상기 제 1 화소 전극은 상기 게이트 배선과 동층에 형성된 것을 특징으로 하는 액정표시장치.
4. 제 1 항에 있어서,

   상기 게이트 배선의 하층에 절연막이 형성되고, 상기 절연막의 하층에 상기 제 1 화소 전극이 형성된 것을 특징으로 하는 액정표시장치.
5. 제 1 항에 있어서,

   상기 게이트 배선의 상층에 제 1 게이트 절연막이 형성되고, 상기 제 1 게이트 절연막의 상층에 상기 제 1 화소 전극이 형성되고, 상기 제 1 화소 전극의 상층에 제 2 게이트 절연막이 형성되고, 상기 제 2 게이트 절연막의 상층에 층간 절연막이 형성되는 동시에 상기 층간 절연막의 상층에 상기 제 2 화소 전극이 형성된 것을 특징으로 하는 액정표시장치.
6. 제 1 항에 있어서,

   상기 제 1 화소 전극은 상기 트랜지스터의 드레인 전극과 동층에 형성된 것을 특징으로 하는 액정표시장치.
7. 제 6 항에 있어서,

   상기 제 1 화소 전극은 상기 트랜지스터의 드레인 전극과 직접 접속된 것을 특징으로 하는 액정표시장치.
8. 제 1 항에 있어서,

   상기 제 2 화소 전극은 중심부에 개구부를 갖고, 상기 개구부에 있어서 상기 제 1 화소 전극과 상기 대향 전극의 사이에서 상기 절연층, 상기 액정을 끼워 지지하는 것을 특징으로 하는 액정표시장치.
9. 게이트 배선과 소스 배선의 교차부에 형성된 트랜지스터, 상기 트랜지스터의 드레인 전극에 접속된 화소 전극, 상기 화소 전극에 대향하는 대향 전극, 및 상기 대향 전극과 상기 화소 전극의 사이에 끼워져 지지되는 액정을 구비하는 액정표시장치로서,

   상기 화소 전극은, 제 1 화소 전극과, 상기 제 1 화소 전극보다 상층에 형성된 절연층보다 더욱 상층에 형성되는 동시에 상기 제 1 화소 전극과는 중첩되지 않는 영역을 갖는 제 2 화소 전극을 구비하고,

   상기 제 1 화소 전극 및 상기 제 2 화소 전극은 상기 드레인 전극과 전기적으로 접속되고,

   상기 제 1 화소 전극과 상기 대향 전극과의 사이에 끼인 액정에 인가되는 전압과, 상기 제 2 화소 전극과 상기 대향 전극과의 사이에 끼인 액정에 인가되는 전압의 전압비가 0.5 : 1.0 ∼ 0.9 : 1.0 인 것을 특징으로 하는 액정표시장치.
10. 제 1 항 또는 제 9 항에 있어서,

    상기 제 1 화소 전극에 있어서, 상기 제 2 화소 전극과 중첩되지 않는 영역의 면적이, 표시에 유효한 개구부 면적의 수% ∼ 수십% 인 것을 특징으로 하는 액정표시장치.
11. 제 1 항 또는 제 9 항에 있어서,

    상기 절연층의 막두께가 500 ㎚ 이상인 것을 특징으로 하는 액정표시장치.
12. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,

    상기 화소 전극은 투명 전극인 것을 특징으로 하는 액정표시장치.
13. 삭제
14. 1쌍의 기판에 액정을 끼워 지지하고, 복수의 화소를 갖는 액정표시장치로서,

    1개의 화소에 대해 상이한 전압을 인가하는 수단;

    상기 각 기판의 액정과 접하는 면에 형성되며, 상기 액정을 배향시키는 배향막;

    상기 각 기판의 액정과 접하는 면과 반대측의 면에 형성된 편광판; 및

    상기 편광판과 상기 기판의 사이에 형성되며, 상기 액정의 배향 상태를 고정시키는 광학 보상막을 구비하는 것을 특징으로 하는 액정표시장치.
15. 제 14 항에 있어서,

    상기 액정의 복굴절 (Δn) 과 액정층의 두께 (d) 와의 곱이 0.30 ㎛ ≤Δn·d ≤0.50 ㎛ 의 관계를 충족하는 것을 특징으로 하는 액정표시장치.
16. 게이트 배선과 소스 배선의 교차부에 형성된 트랜지스터, 상기 트랜지스터에 접속된 화소 전극, 상기 화소 전극에 대향하는 대향 전극, 및 상기 대향 전극과 상기 화소 전극과의 사이에 끼워져 지지되는 액정을 구비하는 액정표시장치의 제조방법으로서,

    제 1 화소 전극을 제조하는 단계;

    상기 제 1 화소 전극보다 상층에 절연층을 제조하는 단계; 및

    상기 절연층보다 더욱 상층에 상기 제 1 화소 전극과는 중첩되지 않는 영역을 갖고, 상기 제 1 화소 전극과 전기적으로 접속된 제 2 화소 전극을 제조하는 단계를 구비하며,

    상기 제 1 화소 전극과 상기 대향 전극과의 사이에 끼인 액정에 인가되는 전압과, 상기 제 2 화소 전극과 상기 대향 전극과의 사이에 끼인 액정에 인가되는 전압의 전압비가 0.5 : 1.0 ∼ 0.9 : 1.0 인 것을 특징으로 하는 액정표시장치의 제조방법.
17. 게이트 배선과 소스 배선의 교차부에 형성된 트랜지스터, 상기 트랜지스터의 드레인 전극에 접속된 화소 전극, 상기 화소 전극에 대향하는 대향 전극, 및 상기 대향 전극과 상기 화소 전극의 사이에 끼워져 지지되는 액정을 구비하는 액정표시장치의 제조방법으로서,

    상기 드레인 전극에 전기적으로 접속된 제 1 화소 전극을 제조하는 단계;

    상기 제 1 화소 전극보다 상층에 절연층을 제조하는 단계; 및

    상기 절연층보다 더욱 상층에 상기 제 1 화소 전극과는 중첩되지 않는 영역을 갖고, 상기 드레인 전극과 전기적으로 접속된 제 2 화소 전극을 제조하는 단계를 구비하며,

    상기 제 1 화소 전극과 상기 대향 전극과의 사이에 끼인 액정에 인가되는 전압과, 상기 제 2 화소 전극과 상기 대향 전극과의 사이에 끼인 액정에 인가되는 전압의 전압비가 0.5 : 1.0 ∼ 0.9 : 1.0 인 것을 특징으로 하는 액정표시장치의 제조방법.