JPH1152422A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH1152422A JPH1152422A JP21208597A JP21208597A JPH1152422A JP H1152422 A JPH1152422 A JP H1152422A JP 21208597 A JP21208597 A JP 21208597A JP 21208597 A JP21208597 A JP 21208597A JP H1152422 A JPH1152422 A JP H1152422A
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- electrode
- liquid crystal
- black matrix
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Optical Elements Other Than Lenses (AREA)
Abstract
(57)【要約】
【課題】 必要十分な蓄積容量を形成すると共に、蓄積
容量電極と画素電極間の絶縁耐圧の低下や、ブラックマ
トリクスあるいは蓄積容量電極とゲート配線およびソー
ス配線との短絡の発生を防止できる液晶表示装置を提供
する。 【解決手段】 ブラックマトリクス１と蓄積容量電極２
がＴＦＴアレイ基板側に積層された構造を有する液晶表
示装置において、透明絶縁性基板上に導電性材料あるい
は非導電性材料により表示領域に開口部を有するブラッ
クマトリクス１を形成後、ブラックマトリクス１に設け
られた開口部の全ての端面を覆う形状を有すると共に、
上層に形成されるゲート配線３と重なり部分を有しない
蓄積容量電極２をＩＴＯ等の透明導電材料により形成す
る。
容量電極と画素電極間の絶縁耐圧の低下や、ブラックマ
トリクスあるいは蓄積容量電極とゲート配線およびソー
ス配線との短絡の発生を防止できる液晶表示装置を提供
する。 【解決手段】 ブラックマトリクス１と蓄積容量電極２
がＴＦＴアレイ基板側に積層された構造を有する液晶表
示装置において、透明絶縁性基板上に導電性材料あるい
は非導電性材料により表示領域に開口部を有するブラッ
クマトリクス１を形成後、ブラックマトリクス１に設け
られた開口部の全ての端面を覆う形状を有すると共に、
上層に形成されるゲート配線３と重なり部分を有しない
蓄積容量電極２をＩＴＯ等の透明導電材料により形成す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜トランジス
タ（以下、ＴＦＴと称する）をスイッチング素子として
搭載したアクティブマトリクス型液晶表示装置に関する
ものである。
タ（以下、ＴＦＴと称する）をスイッチング素子として
搭載したアクティブマトリクス型液晶表示装置に関する
ものである。
【０００２】
【従来の技術】図６は液晶表示装置の一画素部分の等価
回路を示す図である。図において、２０はＴＦＴ、３は
ゲート配線、１１はソース配線、２１は蓄積容量、２２
は蓄積容量に接続された蓄積容量共通配線、２３は液
晶、２４は液晶容量、２５は対向基板に設けられた対向
電極である。次に従来の液晶表示装置の動作について説
明する。スイッチング素子としてＴＦＴ２０を搭載した
液晶表示装置では、ゲート配線３に電圧を印加しゲート
をオンすることにより、ソース配線１１からの信号を液
晶容量２４および蓄積容量２１に書き込む。その後、ゲ
ートがオフ状態になったときには、蓄積容量２１が電圧
を保持し、液晶２３およびＴＦＴ２０からの漏れ電流に
よる液晶２３に印加された電圧が変動するのを防止す
る。
回路を示す図である。図において、２０はＴＦＴ、３は
ゲート配線、１１はソース配線、２１は蓄積容量、２２
は蓄積容量に接続された蓄積容量共通配線、２３は液
晶、２４は液晶容量、２５は対向基板に設けられた対向
電極である。次に従来の液晶表示装置の動作について説
明する。スイッチング素子としてＴＦＴ２０を搭載した
液晶表示装置では、ゲート配線３に電圧を印加しゲート
をオンすることにより、ソース配線１１からの信号を液
晶容量２４および蓄積容量２１に書き込む。その後、ゲ
ートがオフ状態になったときには、蓄積容量２１が電圧
を保持し、液晶２３およびＴＦＴ２０からの漏れ電流に
よる液晶２３に印加された電圧が変動するのを防止す
る。
【０００３】一方、ＴＦＴの蓄積容量の充電能力の制約
から、蓄積容量には上限値が生じる。必要充分な蓄積容
量を形成するために、例えば、特開平６−３４７８２号
公報および特開平８−１６０４５３号公報では、Ｃｒか
らなるブラックマトリクスをＴＦＴアレイ基板側に形成
すると共に、ＩＴＯ（Indium Tin Oxide）等からなる透
明導電膜を蓄積容量電極として基板全面に形成する方法
が提案されている。また、図７および図８に示すよう
に、ＴＦＴアレイ基板側にブラックマトリクスを形成し
てブラックマトリクスが蓄積容量電極を兼ねた構造とす
ることに加え、ブラックマトリクスと電気的に接続され
たＩＴＯ膜からなる透明電極を表示領域内を通るライン
形状に形成し、蓄積容量電極として蓄積容量を付加する
方法が提案されている。
から、蓄積容量には上限値が生じる。必要充分な蓄積容
量を形成するために、例えば、特開平６−３４７８２号
公報および特開平８−１６０４５３号公報では、Ｃｒか
らなるブラックマトリクスをＴＦＴアレイ基板側に形成
すると共に、ＩＴＯ（Indium Tin Oxide）等からなる透
明導電膜を蓄積容量電極として基板全面に形成する方法
が提案されている。また、図７および図８に示すよう
に、ＴＦＴアレイ基板側にブラックマトリクスを形成し
てブラックマトリクスが蓄積容量電極を兼ねた構造とす
ることに加え、ブラックマトリクスと電気的に接続され
たＩＴＯ膜からなる透明電極を表示領域内を通るライン
形状に形成し、蓄積容量電極として蓄積容量を付加する
方法が提案されている。
【０００４】図７および図８はアクティブマトリクス型
液晶表示装置におけるＴＦＴアレイ基板の一画素部分を
示す平面図および斜視図、図９（ａ）は図７のＡ−Ａ線
に沿った断面図、図９（ｂ）は図７のＢ−Ｂ線に沿った
断面図、図９（ｃ）は図７のＣ−Ｃ線に沿った断面図、
図１０は図７のＤ−Ｄ線に沿った断面図である。図にお
いて、ＴＦＴアレイ基板は、ガラス基板等の透明絶縁性
基板２６上に、Ｃｒ等の導電材料からなるブラックマト
リクス１およびＩＴＯ膜等の透明導電膜からなる蓄積容
量電極２が、重なり領域を有して順次形成され、ブラッ
クマトリクス１および蓄積容量電極２を覆う全面には、
ＳｉＮ等からなる第一の絶縁膜２７が形成されている。
第一の絶縁膜２７上には、ゲート電極４を有するゲート
配線３、および透明導電膜からなる画素電極５が形成さ
れ、ゲート電極４、ゲート配線３および画素電極５上に
は第二の絶縁膜（ゲート絶縁膜）２８が形成されてい
る。第二の絶縁膜２８上には、ソース配線１１、および
ゲート電極４の上方に半導体素子を構成する半導体層
６、エッチングストッパー７、ソース電極９、ドレイン
電極１０が形成されている。また、第二の絶縁膜２８に
は、画素電極５とドレイン電極１０を電気的に接続する
ためのコンタクトホール８が形成されている。そして、
ソース配線１１、ソース電極９およびドレイン電極１０
等を覆う全面には、第三の絶縁膜（パッシベーション
膜）２９が形成され、ＴＦＴアレイ基板が構成される。
また、ＴＦＴアレイ基板の上には、液晶層（図示せず）
を介して対向電極が形成された対向基板（図示せず）が
配置され、液晶表示装置が構成される。
液晶表示装置におけるＴＦＴアレイ基板の一画素部分を
示す平面図および斜視図、図９（ａ）は図７のＡ−Ａ線
に沿った断面図、図９（ｂ）は図７のＢ−Ｂ線に沿った
断面図、図９（ｃ）は図７のＣ−Ｃ線に沿った断面図、
図１０は図７のＤ−Ｄ線に沿った断面図である。図にお
いて、ＴＦＴアレイ基板は、ガラス基板等の透明絶縁性
基板２６上に、Ｃｒ等の導電材料からなるブラックマト
リクス１およびＩＴＯ膜等の透明導電膜からなる蓄積容
量電極２が、重なり領域を有して順次形成され、ブラッ
クマトリクス１および蓄積容量電極２を覆う全面には、
ＳｉＮ等からなる第一の絶縁膜２７が形成されている。
第一の絶縁膜２７上には、ゲート電極４を有するゲート
配線３、および透明導電膜からなる画素電極５が形成さ
れ、ゲート電極４、ゲート配線３および画素電極５上に
は第二の絶縁膜（ゲート絶縁膜）２８が形成されてい
る。第二の絶縁膜２８上には、ソース配線１１、および
ゲート電極４の上方に半導体素子を構成する半導体層
６、エッチングストッパー７、ソース電極９、ドレイン
電極１０が形成されている。また、第二の絶縁膜２８に
は、画素電極５とドレイン電極１０を電気的に接続する
ためのコンタクトホール８が形成されている。そして、
ソース配線１１、ソース電極９およびドレイン電極１０
等を覆う全面には、第三の絶縁膜（パッシベーション
膜）２９が形成され、ＴＦＴアレイ基板が構成される。
また、ＴＦＴアレイ基板の上には、液晶層（図示せず）
を介して対向電極が形成された対向基板（図示せず）が
配置され、液晶表示装置が構成される。
【０００５】
【発明が解決しようとする課題】以上のように、液晶表
示装置において必要十分な蓄積容量を形成する方法とし
ては、従来いくつかの方法が提案されてきたがいずれも
有効ではない。例えば、ＩＴＯ等からなる透明導電膜を
蓄積容量電極として基板全面に形成する方法では、必要
充分な蓄積容量を得るためには、蓄積容量を構成する絶
縁膜の膜厚を変化させる必要があり、特に一画素の大型
化（例えば８０×８０μｍ□が１００×１００μｍ□と
なって約１．６倍になる）に伴い、絶縁膜厚の厚膜化が
必要となり、製造コストを増大させるなどの問題があっ
た。また、図７に示すように、ＴＦＴアレイ基板側にブ
ラックマトリクス１および表示領域内を通るライン形状
に形成した蓄積容量電極２を積層して形成する方法で
は、図１０に示すように、ブラックマトリクス１と蓄積
容量電極２が交差する部分において、ブラックマトリク
ス１と蓄積容量電極２の各々の膜厚が重畳された段差部
３０が生じる。この段差部３０において、上層に形成さ
れる第一の絶縁膜２７の被覆性が十分でなかった場合、
この段差部３０の上方には第一の絶縁膜２７を介して画
素電極５が形成されるため、図１０（ｂ）に示すよう
に、蓄積容量電極２と画素電極５との間の絶縁耐圧が低
下し、液晶表示装置の信頼性および歩留りを低下させる
などの問題があった。
示装置において必要十分な蓄積容量を形成する方法とし
ては、従来いくつかの方法が提案されてきたがいずれも
有効ではない。例えば、ＩＴＯ等からなる透明導電膜を
蓄積容量電極として基板全面に形成する方法では、必要
充分な蓄積容量を得るためには、蓄積容量を構成する絶
縁膜の膜厚を変化させる必要があり、特に一画素の大型
化（例えば８０×８０μｍ□が１００×１００μｍ□と
なって約１．６倍になる）に伴い、絶縁膜厚の厚膜化が
必要となり、製造コストを増大させるなどの問題があっ
た。また、図７に示すように、ＴＦＴアレイ基板側にブ
ラックマトリクス１および表示領域内を通るライン形状
に形成した蓄積容量電極２を積層して形成する方法で
は、図１０に示すように、ブラックマトリクス１と蓄積
容量電極２が交差する部分において、ブラックマトリク
ス１と蓄積容量電極２の各々の膜厚が重畳された段差部
３０が生じる。この段差部３０において、上層に形成さ
れる第一の絶縁膜２７の被覆性が十分でなかった場合、
この段差部３０の上方には第一の絶縁膜２７を介して画
素電極５が形成されるため、図１０（ｂ）に示すよう
に、蓄積容量電極２と画素電極５との間の絶縁耐圧が低
下し、液晶表示装置の信頼性および歩留りを低下させる
などの問題があった。
【０００６】また、Ｃｒ等の導電材料からなるブラック
マトリクス１や蓄積容量電極２上に、第一の絶縁膜２７
や第二の絶縁膜２８を介してゲート配線３およびソース
配線１１が形成されているため、第一絶縁膜２７や第二
絶縁膜２８にピンホールあるいは導電性の異物が存在し
た場合、ブラックマトリクス１や蓄積容量電極２とゲー
ト配線３あるいはソース配線１１が短絡し、表示欠陥を
生じさせるなどの問題があった。
マトリクス１や蓄積容量電極２上に、第一の絶縁膜２７
や第二の絶縁膜２８を介してゲート配線３およびソース
配線１１が形成されているため、第一絶縁膜２７や第二
絶縁膜２８にピンホールあるいは導電性の異物が存在し
た場合、ブラックマトリクス１や蓄積容量電極２とゲー
ト配線３あるいはソース配線１１が短絡し、表示欠陥を
生じさせるなどの問題があった。
【０００７】この発明は、上記のような問題を解決する
ためになされたもので、ブラックマトリクスがＴＦＴア
レイ基板側に形成された液晶表示装置において、必要充
分な蓄積容量を形成すると共に、蓄積容量電極と画素電
極間の絶縁耐圧の低下や、ブラックマトリクスあるいは
蓄積容量電極とゲート配線およびソース配線との短絡の
発生を防止できる液晶表示装置を提供することを目的と
する。
ためになされたもので、ブラックマトリクスがＴＦＴア
レイ基板側に形成された液晶表示装置において、必要充
分な蓄積容量を形成すると共に、蓄積容量電極と画素電
極間の絶縁耐圧の低下や、ブラックマトリクスあるいは
蓄積容量電極とゲート配線およびソース配線との短絡の
発生を防止できる液晶表示装置を提供することを目的と
する。
【０００８】
【課題を解決するための手段】この発明に係わる液晶表
示装置は、透明絶縁性基板と、透明絶縁性基板上に形成
された開口部を有するブラックマトリクスと、ブラック
マトリクスの開口部端面を覆うように形成された透明導
電膜からなる蓄積容量電極と、蓄積容量電極の上部に第
一の絶縁膜を介して形成された制御電極および制御電極
配線と、制御電極および制御電極配線の上部に第二の絶
縁膜を介して形成された半導体層と、半導体層と共に半
導体素子を構成する第一の電極、第一の電極配線および
第二の電極と、第二の電極と電気的に接続され、透明導
電膜からなる画素電極とを有する第一の基板、第一の基
板と共に液晶材料を挟持する第二の基板を備えたもので
ある。
示装置は、透明絶縁性基板と、透明絶縁性基板上に形成
された開口部を有するブラックマトリクスと、ブラック
マトリクスの開口部端面を覆うように形成された透明導
電膜からなる蓄積容量電極と、蓄積容量電極の上部に第
一の絶縁膜を介して形成された制御電極および制御電極
配線と、制御電極および制御電極配線の上部に第二の絶
縁膜を介して形成された半導体層と、半導体層と共に半
導体素子を構成する第一の電極、第一の電極配線および
第二の電極と、第二の電極と電気的に接続され、透明導
電膜からなる画素電極とを有する第一の基板、第一の基
板と共に液晶材料を挟持する第二の基板を備えたもので
ある。
【０００９】また、蓄積容量電極は、ブラックマトリク
スの開口部に対応して設けられる開口部の面積を変える
ことにより蓄積容量を調整するものである。また、ブラ
ックマトリクスは、導電性材料により形成されるもので
ある。または、ブラックマトリクスは、非導電性材料に
より形成されるものである。
スの開口部に対応して設けられる開口部の面積を変える
ことにより蓄積容量を調整するものである。また、ブラ
ックマトリクスは、導電性材料により形成されるもので
ある。または、ブラックマトリクスは、非導電性材料に
より形成されるものである。
【００１０】また、蓄積容量電極は、制御電極と平行に
形成され、かつ制御電極および制御電極配線と重なり領
域を有しない形状である。または、蓄積容量電極は、第
一の電極配線と平行に形成され、かつ第一の電極配線と
重なり領域を有しない形状である。または、蓄積容量電
極は、ブラックマトリクスの開口部に対応する領域以外
は透明絶縁性基板の全面に形成されるものである。また
は、蓄積容量電極は、島状に形成され、制御電極配線お
よび第一の電極配線と重なり領域を有しない形状であ
る。
形成され、かつ制御電極および制御電極配線と重なり領
域を有しない形状である。または、蓄積容量電極は、第
一の電極配線と平行に形成され、かつ第一の電極配線と
重なり領域を有しない形状である。または、蓄積容量電
極は、ブラックマトリクスの開口部に対応する領域以外
は透明絶縁性基板の全面に形成されるものである。また
は、蓄積容量電極は、島状に形成され、制御電極配線お
よび第一の電極配線と重なり領域を有しない形状であ
る。
【００１１】
実施の形態１．以下、この発明の一実施の形態である液
晶表示装置を図について説明する。図１は本発明の実施
の形態１による液晶表示装置においてＴＦＴをスイッチ
ング素子として搭載したＴＦＴアレイ基板の一画素部分
を示す平面図、図２はＴＦＴアレイ基板の製造工程を示
す平面図である。
晶表示装置を図について説明する。図１は本発明の実施
の形態１による液晶表示装置においてＴＦＴをスイッチ
ング素子として搭載したＴＦＴアレイ基板の一画素部分
を示す平面図、図２はＴＦＴアレイ基板の製造工程を示
す平面図である。
【００１２】図において、１はガラス基板等の透明絶縁
性基板上に形成された開口部を有するブラックマトリク
ス、２はブラックマトリクス１の開口部端面を覆うよう
に形成された蓄積容量電極、３は蓄積容量電極２を覆う
ように形成された第一の絶縁膜上に形成された制御電極
（本実施の形態ではゲート電極）４を有する制御電極配
線（本実施の形態ではゲート配線）、５は第一の絶縁膜
上に形成された画素電極、６はゲート配線３および画素
電極５を覆うように形成された第二の絶縁膜を介してゲ
ート電極４の上方に形成された半導体層、７は半導体層
６上に形成されたエッチングストッパー、８は画素電極
５上の第二の絶縁膜に形成されたコンタクトホール、
９、１０はエッチングストッパー７上で互いに間隔をお
いて二つに分割され形成された第一の電極と第二の電極
（本実施の形態ではソース電極とドレイン電極）、１１
はソース電極９に接続された第一の電極配線（本実施の
形態ではソース配線）である。ドレイン電極１０はコン
タクトホール８を介して画素電極５と電気的に接続され
ている。また、ソース配線１１、ソース電極９およびド
レイン電極１０等を覆う全面には、第三の絶縁膜（パッ
シベーション膜）が形成されている。
性基板上に形成された開口部を有するブラックマトリク
ス、２はブラックマトリクス１の開口部端面を覆うよう
に形成された蓄積容量電極、３は蓄積容量電極２を覆う
ように形成された第一の絶縁膜上に形成された制御電極
（本実施の形態ではゲート電極）４を有する制御電極配
線（本実施の形態ではゲート配線）、５は第一の絶縁膜
上に形成された画素電極、６はゲート配線３および画素
電極５を覆うように形成された第二の絶縁膜を介してゲ
ート電極４の上方に形成された半導体層、７は半導体層
６上に形成されたエッチングストッパー、８は画素電極
５上の第二の絶縁膜に形成されたコンタクトホール、
９、１０はエッチングストッパー７上で互いに間隔をお
いて二つに分割され形成された第一の電極と第二の電極
（本実施の形態ではソース電極とドレイン電極）、１１
はソース電極９に接続された第一の電極配線（本実施の
形態ではソース配線）である。ドレイン電極１０はコン
タクトホール８を介して画素電極５と電気的に接続され
ている。また、ソース配線１１、ソース電極９およびド
レイン電極１０等を覆う全面には、第三の絶縁膜（パッ
シベーション膜）が形成されている。
【００１３】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造方法を説明する。まず図２
（ａ）に示すように、透明絶縁性基板上にスパッタ法に
よりＣｒ、Ａｌ、ＭｏあるいはＴｉ等の金属を１００〜
３００ｎｍ程度成膜した後、写真製版法により形成した
ポジレジストあるいはネガレジストを用いてウェットエ
ッチング法によりパターニング後、レジストを除去し、
表示領域に開口部を有するブラックマトリクス１を形成
する。
ＴＦＴアレイ基板の製造方法を説明する。まず図２
（ａ）に示すように、透明絶縁性基板上にスパッタ法に
よりＣｒ、Ａｌ、ＭｏあるいはＴｉ等の金属を１００〜
３００ｎｍ程度成膜した後、写真製版法により形成した
ポジレジストあるいはネガレジストを用いてウェットエ
ッチング法によりパターニング後、レジストを除去し、
表示領域に開口部を有するブラックマトリクス１を形成
する。
【００１４】次に図２（ｂ）に示すように、蒸着法ある
いはスパッタ法によりＩＴＯ等の透明導電材料を５０〜
２００ｎｍ程度成膜した後、写真製版法により形成した
ポジレジストあるいはネガレジストを用いてウェットエ
ッチング法によりパターニング後、レジストを除去し、
蓄積容量電極２を形成する。蓄積容量電極２のパターン
は、ブラックマトリクス１に設けられた開口部の全ての
端面を覆う形状にすると共に、第一の絶縁膜を介して上
層に形成されるゲート配線３と平行方向に形成され、ゲ
ート配線３およびゲート電極４と第一の絶縁膜を介して
重なり部分を有しない。また、蓄積容量電極２の蓄積容
量部に設けられる開口部の面積は、所望する蓄積容量に
基づいて調整する。なお、所望する蓄積容量が得られる
大きさであれば、蓄積容量電極２の蓄積容量部に設けら
れる開口部の形状や個数は任意でよい。次にＣＶＤ法に
よりＳｉＮあるいはＳｉＯ2 等の絶縁材料を３００〜５
００ｎｍ程度成膜し、第一の絶縁膜（図示せず）を形成
する。
いはスパッタ法によりＩＴＯ等の透明導電材料を５０〜
２００ｎｍ程度成膜した後、写真製版法により形成した
ポジレジストあるいはネガレジストを用いてウェットエ
ッチング法によりパターニング後、レジストを除去し、
蓄積容量電極２を形成する。蓄積容量電極２のパターン
は、ブラックマトリクス１に設けられた開口部の全ての
端面を覆う形状にすると共に、第一の絶縁膜を介して上
層に形成されるゲート配線３と平行方向に形成され、ゲ
ート配線３およびゲート電極４と第一の絶縁膜を介して
重なり部分を有しない。また、蓄積容量電極２の蓄積容
量部に設けられる開口部の面積は、所望する蓄積容量に
基づいて調整する。なお、所望する蓄積容量が得られる
大きさであれば、蓄積容量電極２の蓄積容量部に設けら
れる開口部の形状や個数は任意でよい。次にＣＶＤ法に
よりＳｉＮあるいはＳｉＯ2 等の絶縁材料を３００〜５
００ｎｍ程度成膜し、第一の絶縁膜（図示せず）を形成
する。
【００１５】次に図２（ｃ）に示すように、スパッタ法
によりＣｒ、Ａｌ、ＭｏあるいはＴｉ等の金属を１００
〜４００ｎｍ程度成膜した後、写真製版法により形成し
たポジレジストあるいはネガレジストを用いてウェット
エッチング法によりパターニング後、レジストを除去
し、ゲート配線３およびゲート電極４を形成する。次に
図２（ｄ）に示すように、蒸着法あるいはスパッタ法に
よりＩＴＯ等の透明導電材料を５０〜２００ｎｍ程度成
膜した後、写真製版法により形成したポジレジストある
いはネガレジストを用いてウェットエッチング法により
パターニング後、レジストを除去し、画素電極５を形成
する。
によりＣｒ、Ａｌ、ＭｏあるいはＴｉ等の金属を１００
〜４００ｎｍ程度成膜した後、写真製版法により形成し
たポジレジストあるいはネガレジストを用いてウェット
エッチング法によりパターニング後、レジストを除去
し、ゲート配線３およびゲート電極４を形成する。次に
図２（ｄ）に示すように、蒸着法あるいはスパッタ法に
よりＩＴＯ等の透明導電材料を５０〜２００ｎｍ程度成
膜した後、写真製版法により形成したポジレジストある
いはネガレジストを用いてウェットエッチング法により
パターニング後、レジストを除去し、画素電極５を形成
する。
【００１６】次にＣＶＤ法により第二の絶縁膜（図示せ
ず）となるＳｉＮあるいはＳｉＯ2等の絶縁材料を３０
０〜５００ｎｍ程度、アモルファスシリコンを２０〜１
００ｎｍ程度、ＳｉＮあるいはＳｉＯ2 等を２００〜３
００ｎｍ程度連続して成膜した後、写真製版法により形
成したポジレジストあるいはネガレジストを用いて上層
側のＳｉＮ膜あるいはＳｉＯ2 膜等をドライエッチング
法によりパターニング後、レジストを除去し、エッチン
グストッパ７を形成する。続いて、リンイオンを加速電
圧５〜５０ＫｅＶ程度で全面にイオン注入した後、写真
製版法により形成したポジレジストあるいはネガレジス
トを用いてアモルファスシリコン膜をドライエッチング
法によりパターニング後、レジストを除去し、半導体層
６を形成する（図２（ｅ））。次に図２（ｆ）に示すよ
うに、写真製版法により形成したポジレジストあるいは
ネガレジストを用いて第二の絶縁膜をドライエッチング
法によりエッチング後、レジストを除去し、第二の絶縁
膜にコンタクトホール８を形成する
ず）となるＳｉＮあるいはＳｉＯ2等の絶縁材料を３０
０〜５００ｎｍ程度、アモルファスシリコンを２０〜１
００ｎｍ程度、ＳｉＮあるいはＳｉＯ2 等を２００〜３
００ｎｍ程度連続して成膜した後、写真製版法により形
成したポジレジストあるいはネガレジストを用いて上層
側のＳｉＮ膜あるいはＳｉＯ2 膜等をドライエッチング
法によりパターニング後、レジストを除去し、エッチン
グストッパ７を形成する。続いて、リンイオンを加速電
圧５〜５０ＫｅＶ程度で全面にイオン注入した後、写真
製版法により形成したポジレジストあるいはネガレジス
トを用いてアモルファスシリコン膜をドライエッチング
法によりパターニング後、レジストを除去し、半導体層
６を形成する（図２（ｅ））。次に図２（ｆ）に示すよ
うに、写真製版法により形成したポジレジストあるいは
ネガレジストを用いて第二の絶縁膜をドライエッチング
法によりエッチング後、レジストを除去し、第二の絶縁
膜にコンタクトホール８を形成する
【００１７】次に図２（ｇ）に示すように、スパッタ法
により一層目にＣｒ等の金属を１００ｎｍ程度、二層目
にＡｌ等の金属を３００ｎｍ程度連続して成膜した後、
写真製版法により形成したポジレジストあるいはネガレ
ジストを用いてウェットエッチング法によりＡｌ、Ｃｒ
の順にエッチング後、レジストを除去し、ソース配線１
１、ソース電極９およびドレイン電極１０を形成する。
このときドレイン電極１０は、コンタクトホール８を介
して画素電極５と電気的に接続される。最後にＣＶＤ法
によりＳｉＮを２００〜６００ｎｍ程度成膜して第三の
絶縁膜（パッシベーション膜）（図示せず）を形成す
る。以上の工程により形成されたエッチングストッパ型
ＴＦＴを搭載したＴＦＴアレイ基板と、他の透明絶縁性
基板上に対向電極が形成された対向基板の表面に配向膜
を形成後対向させ、この間に液晶を注入してシール材で
封入すると共に、対向するＴＦＴアレイ基板と対向基板
の外側に偏光板を配置することにより液晶パネルを構成
する。なお、ブラックマトリクスは透過率が１％以下の
酸化膜あるいは樹脂等の非導電性材料を用いて形成して
もよい。また、本実施の形態ではエッチングストッパ型
ＴＦＴを搭載した液晶表示装置について説明したが、チ
ャネルエッチ型ＴＦＴ、スタガ型ＴＦＴ、ポリシリコン
ＴＦＴを搭載した場合においても同様である。
により一層目にＣｒ等の金属を１００ｎｍ程度、二層目
にＡｌ等の金属を３００ｎｍ程度連続して成膜した後、
写真製版法により形成したポジレジストあるいはネガレ
ジストを用いてウェットエッチング法によりＡｌ、Ｃｒ
の順にエッチング後、レジストを除去し、ソース配線１
１、ソース電極９およびドレイン電極１０を形成する。
このときドレイン電極１０は、コンタクトホール８を介
して画素電極５と電気的に接続される。最後にＣＶＤ法
によりＳｉＮを２００〜６００ｎｍ程度成膜して第三の
絶縁膜（パッシベーション膜）（図示せず）を形成す
る。以上の工程により形成されたエッチングストッパ型
ＴＦＴを搭載したＴＦＴアレイ基板と、他の透明絶縁性
基板上に対向電極が形成された対向基板の表面に配向膜
を形成後対向させ、この間に液晶を注入してシール材で
封入すると共に、対向するＴＦＴアレイ基板と対向基板
の外側に偏光板を配置することにより液晶パネルを構成
する。なお、ブラックマトリクスは透過率が１％以下の
酸化膜あるいは樹脂等の非導電性材料を用いて形成して
もよい。また、本実施の形態ではエッチングストッパ型
ＴＦＴを搭載した液晶表示装置について説明したが、チ
ャネルエッチ型ＴＦＴ、スタガ型ＴＦＴ、ポリシリコン
ＴＦＴを搭載した場合においても同様である。
【００１８】この発明によれば、ＩＴＯ等の透明導電材
料を用いて形成された蓄積容量電極２の開口部の面積を
変更することにより、容易かつ低コストで必要十分な蓄
積容量を形成できる。また、ブラックマトリクス１の開
口部の端面を、蓄積容量電極２により覆うことにより、
ブラックマトリクス１と蓄積容量電極２の各々の膜厚が
重畳された段差部が生じないため、上層に形成される第
一の絶縁膜の被覆性が改善され、蓄積容量電極２と画素
電極５との間の絶縁耐圧を向上させることができる。ま
た、ブラックマトリクス１を非導電材料を用いて形成す
ることにより、第一の絶縁膜にピンホールあるいは導電
性の異物が存在した場合でも、蓄積容量電極２はゲート
配線３およびゲート電極４の下方には形成されていない
ため、蓄積容量電極２とゲート配線３との短絡を防止で
き、表示欠陥の発生を防止できる。
料を用いて形成された蓄積容量電極２の開口部の面積を
変更することにより、容易かつ低コストで必要十分な蓄
積容量を形成できる。また、ブラックマトリクス１の開
口部の端面を、蓄積容量電極２により覆うことにより、
ブラックマトリクス１と蓄積容量電極２の各々の膜厚が
重畳された段差部が生じないため、上層に形成される第
一の絶縁膜の被覆性が改善され、蓄積容量電極２と画素
電極５との間の絶縁耐圧を向上させることができる。ま
た、ブラックマトリクス１を非導電材料を用いて形成す
ることにより、第一の絶縁膜にピンホールあるいは導電
性の異物が存在した場合でも、蓄積容量電極２はゲート
配線３およびゲート電極４の下方には形成されていない
ため、蓄積容量電極２とゲート配線３との短絡を防止で
き、表示欠陥の発生を防止できる。
【００１９】実施の形態２．図３はこの発明の実施の形
態２を示す液晶表示装置のＴＦＴアレイ基板の一画素部
分の平面図である。なお、図中の符号は実施の形態１に
示した図１と同様であるので説明を省略する。次に、本
実施の形態による液晶表示装置のＴＦＴアレイ基板の製
造方法を説明する。まず実施の形態１と同様の方法によ
り、透明絶縁性基板上にブラックマトリクス１を形成す
る。次に蒸着法あるいはスパッタ法によりＩＴＯ等の透
明導電材料を５０〜２００ｎｍ程度成膜した後、写真製
版法により形成したポジレジストあるいはネガレジスト
を用いてウェットエッチング法によりパターニング後、
レジストを除去し、蓄積容量電極２を形成する。蓄積容
量電極２のパターンは、ブラックマトリクス１に設けら
れた開口部の全ての端面を覆う形状にすると共に、第一
の絶縁膜および第二の絶縁膜を介して上層に形成される
ソース配線１１と平行方向に形成され、ソース配線１１
と第一の絶縁膜および第二の絶縁膜を介して重なり部分
を有しない。また、蓄積容量電極２の蓄積容量部に設け
られる開口部の面積は、所望する蓄積容量に基づいて調
整する。なお、所望する蓄積容量が得られる大きさであ
れば、蓄積容量電極２の蓄積容量部に設けられる開口部
の形状や個数は任意でよい。以降は、実施の形態１と同
様の方法によりＴＦＴアレイ基板を形成する。
態２を示す液晶表示装置のＴＦＴアレイ基板の一画素部
分の平面図である。なお、図中の符号は実施の形態１に
示した図１と同様であるので説明を省略する。次に、本
実施の形態による液晶表示装置のＴＦＴアレイ基板の製
造方法を説明する。まず実施の形態１と同様の方法によ
り、透明絶縁性基板上にブラックマトリクス１を形成す
る。次に蒸着法あるいはスパッタ法によりＩＴＯ等の透
明導電材料を５０〜２００ｎｍ程度成膜した後、写真製
版法により形成したポジレジストあるいはネガレジスト
を用いてウェットエッチング法によりパターニング後、
レジストを除去し、蓄積容量電極２を形成する。蓄積容
量電極２のパターンは、ブラックマトリクス１に設けら
れた開口部の全ての端面を覆う形状にすると共に、第一
の絶縁膜および第二の絶縁膜を介して上層に形成される
ソース配線１１と平行方向に形成され、ソース配線１１
と第一の絶縁膜および第二の絶縁膜を介して重なり部分
を有しない。また、蓄積容量電極２の蓄積容量部に設け
られる開口部の面積は、所望する蓄積容量に基づいて調
整する。なお、所望する蓄積容量が得られる大きさであ
れば、蓄積容量電極２の蓄積容量部に設けられる開口部
の形状や個数は任意でよい。以降は、実施の形態１と同
様の方法によりＴＦＴアレイ基板を形成する。
【００２０】本実施の形態によれば、ＩＴＯ等の透明導
電材料を用いて形成された蓄積容量電極２の開口部の面
積を変更することにより、容易かつ低コストで必要十分
な蓄積容量を形成できる。また、ブラックマトリクス１
の開口部の端面を、蓄積容量電極２により覆うことによ
り、ブラックマトリクス１と蓄積容量電極２の各々の膜
厚が重畳された段差部が生じないため、上層に形成され
る第一の絶縁膜の被覆性が改善され、蓄積容量電極２と
画素電極５との間の絶縁耐圧を向上させることができ
る。また、ブラックマトリクス１を非導電材料を用いて
形成することにより、第一の絶縁膜や第二の絶縁膜にピ
ンホールあるいは導電性の異物が存在した場合でも、蓄
積容量電極２はソース配線１１の下方には形成されてい
ないため、蓄積容量電極２とソース配線１１との短絡を
防止でき、表示欠陥の発生を防止できる。
電材料を用いて形成された蓄積容量電極２の開口部の面
積を変更することにより、容易かつ低コストで必要十分
な蓄積容量を形成できる。また、ブラックマトリクス１
の開口部の端面を、蓄積容量電極２により覆うことによ
り、ブラックマトリクス１と蓄積容量電極２の各々の膜
厚が重畳された段差部が生じないため、上層に形成され
る第一の絶縁膜の被覆性が改善され、蓄積容量電極２と
画素電極５との間の絶縁耐圧を向上させることができ
る。また、ブラックマトリクス１を非導電材料を用いて
形成することにより、第一の絶縁膜や第二の絶縁膜にピ
ンホールあるいは導電性の異物が存在した場合でも、蓄
積容量電極２はソース配線１１の下方には形成されてい
ないため、蓄積容量電極２とソース配線１１との短絡を
防止でき、表示欠陥の発生を防止できる。
【００２１】実施の形態３．図４はこの発明の実施の形
態３を示す液晶表示装置のＴＦＴアレイ基板の一画素部
分の平面図である。なお、図中の符号は実施の形態１に
示した図１と同様であるので説明を省略する。次に、本
実施の形態による液晶表示装置のＴＦＴアレイ基板の製
造方法を説明する。まず実施の形態１と同様の方法によ
り、透明絶縁性基板上にブラックマトリクス１を形成す
る。次に蒸着法あるいはスパッタ法によりＩＴＯ等の透
明導電材料を５０〜２００ｎｍ程度成膜した後、写真製
版法により形成したポジレジストあるいはネガレジスト
を用いてウェットエッチング法によりパターニング後、
レジストを除去し、蓄積容量電極２を形成する。蓄積容
量電極２のパターンは、ブラックマトリクス１に設けら
れた開口部の全ての端面を覆う形状とし、蓄積容量部に
設けられる開口部以外は全面に形成される。また、蓄積
容量電極２の蓄積容量部に設けられる開口部の面積は、
所望する蓄積容量に基づいて調整する。なお、所望する
蓄積容量が得られる大きさであれば、蓄積容量電極２の
蓄積容量部に設けられる開口部の形状や個数は任意でよ
い。以降は、実施の形態１と同様の方法によりＴＦＴア
レイ基板を形成する。
態３を示す液晶表示装置のＴＦＴアレイ基板の一画素部
分の平面図である。なお、図中の符号は実施の形態１に
示した図１と同様であるので説明を省略する。次に、本
実施の形態による液晶表示装置のＴＦＴアレイ基板の製
造方法を説明する。まず実施の形態１と同様の方法によ
り、透明絶縁性基板上にブラックマトリクス１を形成す
る。次に蒸着法あるいはスパッタ法によりＩＴＯ等の透
明導電材料を５０〜２００ｎｍ程度成膜した後、写真製
版法により形成したポジレジストあるいはネガレジスト
を用いてウェットエッチング法によりパターニング後、
レジストを除去し、蓄積容量電極２を形成する。蓄積容
量電極２のパターンは、ブラックマトリクス１に設けら
れた開口部の全ての端面を覆う形状とし、蓄積容量部に
設けられる開口部以外は全面に形成される。また、蓄積
容量電極２の蓄積容量部に設けられる開口部の面積は、
所望する蓄積容量に基づいて調整する。なお、所望する
蓄積容量が得られる大きさであれば、蓄積容量電極２の
蓄積容量部に設けられる開口部の形状や個数は任意でよ
い。以降は、実施の形態１と同様の方法によりＴＦＴア
レイ基板を形成する。
【００２２】本実施の形態によれば、ＩＴＯ等の透明導
電材料を用いて形成された蓄積容量電極２の開口部の面
積を変更することにより、容易かつ低コストで必要十分
な蓄積容量を形成できる。また、ブラックマトリクス１
の開口部の端面を、蓄積容量電極２により覆うことによ
り、ブラックマトリクス１と蓄積容量電極２の各々の膜
厚が重畳された段差部が生じないため、上層に形成され
る第一の絶縁膜の被覆性が改善され、蓄積容量電極２と
画素電極５との間の絶縁耐圧を向上させることができ
る。また、蓄積容量電極２を、蓄積容量部に設けられる
開口部以外は全面に形成することにより、実施の形態１
でソース配線１１下に生じた蓄積容量電極２による段差
や、実施の形態２でゲート配線３下に生じた蓄積容量電
極２による段差が生じないので、第一の絶縁膜の被覆性
が向上し、ゲート配線３やソース配線１１と蓄積容量電
極２との短絡を減少でき、表示欠陥の発生を減少させる
ことができる。
電材料を用いて形成された蓄積容量電極２の開口部の面
積を変更することにより、容易かつ低コストで必要十分
な蓄積容量を形成できる。また、ブラックマトリクス１
の開口部の端面を、蓄積容量電極２により覆うことによ
り、ブラックマトリクス１と蓄積容量電極２の各々の膜
厚が重畳された段差部が生じないため、上層に形成され
る第一の絶縁膜の被覆性が改善され、蓄積容量電極２と
画素電極５との間の絶縁耐圧を向上させることができ
る。また、蓄積容量電極２を、蓄積容量部に設けられる
開口部以外は全面に形成することにより、実施の形態１
でソース配線１１下に生じた蓄積容量電極２による段差
や、実施の形態２でゲート配線３下に生じた蓄積容量電
極２による段差が生じないので、第一の絶縁膜の被覆性
が向上し、ゲート配線３やソース配線１１と蓄積容量電
極２との短絡を減少でき、表示欠陥の発生を減少させる
ことができる。
【００２３】実施の形態４．図５はこの発明の実施の形
態４を示す液晶表示装置のＴＦＴアレイ基板の一画素部
分の平面図である。なお、図中の符号は実施の形態１に
示した図１と同様であるので説明を省略する。次に、本
実施の形態による液晶表示装置のＴＦＴアレイ基板の製
造方法を説明する。まず透明絶縁性基板上にスパッタ法
によりＣｒ、Ａｌ、ＭｏあるいはＴｉ等の導電性材料を
１００〜３００ｎｍ程度成膜した後、写真製版法により
形成したポジレジストあるいはネガレジストを用いてウ
ェットエッチング法によりパターニング後、レジストを
除去し、表示領域に開口部を有するブラックマトリクス
１を形成する。次に蒸着法あるいはスパッタ法によりＩ
ＴＯ等の透明導電材料を５０〜２００ｎｍ程度成膜した
後、写真製版法により形成したポジレジストあるいはネ
ガレジストを用いてウェットエッチング法によりパター
ニング後、レジストを除去し、蓄積容量電極２を形成す
る。蓄積容量電極２のパターンは、ブラックマトリクス
１に設けられた開口部の全ての端面を覆う形状にすると
共に、島状に形成し、ゲート配線３、ゲート電極４およ
びソース配線１１と第一の絶縁膜や第二の絶縁膜を介し
て重なり部分を有しないようにする。また、蓄積容量電
極２の蓄積容量部に設けられる開口部の面積は、所望す
る蓄積容量に基づいて調整する。なお、所望する蓄積容
量が得られる大きさであれば、蓄積容量電極２の蓄積容
量部に設けられる開口部の形状や個数は任意でよい。以
降は、実施の形態１と同様の方法によりＴＦＴアレイ基
板を形成する。
態４を示す液晶表示装置のＴＦＴアレイ基板の一画素部
分の平面図である。なお、図中の符号は実施の形態１に
示した図１と同様であるので説明を省略する。次に、本
実施の形態による液晶表示装置のＴＦＴアレイ基板の製
造方法を説明する。まず透明絶縁性基板上にスパッタ法
によりＣｒ、Ａｌ、ＭｏあるいはＴｉ等の導電性材料を
１００〜３００ｎｍ程度成膜した後、写真製版法により
形成したポジレジストあるいはネガレジストを用いてウ
ェットエッチング法によりパターニング後、レジストを
除去し、表示領域に開口部を有するブラックマトリクス
１を形成する。次に蒸着法あるいはスパッタ法によりＩ
ＴＯ等の透明導電材料を５０〜２００ｎｍ程度成膜した
後、写真製版法により形成したポジレジストあるいはネ
ガレジストを用いてウェットエッチング法によりパター
ニング後、レジストを除去し、蓄積容量電極２を形成す
る。蓄積容量電極２のパターンは、ブラックマトリクス
１に設けられた開口部の全ての端面を覆う形状にすると
共に、島状に形成し、ゲート配線３、ゲート電極４およ
びソース配線１１と第一の絶縁膜や第二の絶縁膜を介し
て重なり部分を有しないようにする。また、蓄積容量電
極２の蓄積容量部に設けられる開口部の面積は、所望す
る蓄積容量に基づいて調整する。なお、所望する蓄積容
量が得られる大きさであれば、蓄積容量電極２の蓄積容
量部に設けられる開口部の形状や個数は任意でよい。以
降は、実施の形態１と同様の方法によりＴＦＴアレイ基
板を形成する。
【００２４】本実施の形態によれば、ＩＴＯ等の透明導
電材料を用いて形成された蓄積容量電極２の開口部の面
積を変更することにより、容易かつ低コストで必要十分
な蓄積容量を形成できる。また、ブラックマトリクス１
の開口部の端面を、蓄積容量電極２により覆うことによ
り、ブラックマトリクス１と蓄積容量電極２の各々の膜
厚が重畳された段差部が生じないため、上層に形成され
る第一の絶縁膜の被覆性が改善され、蓄積容量電極２と
画素電極５との間の絶縁耐圧を向上させることができ
る。また、蓄積容量電極２を構成するＩＴＯは、ブラッ
クマトリクス１を構成するＣｒ、Ａｌ、Ｍｏ、Ｔｉ等に
よる金属膜に比べ表面粗さが大きいため、ＩＴＯ膜上に
形成された絶縁膜の電気的耐圧は、Ｃｒ、Ａｌ、Ｍｏ、
Ｔｉ等による金属膜上に形成された絶縁膜の電気的耐圧
に比べて悪い。そのため、ブラックマトリクス１をＣ
ｒ、Ａｌ、Ｍｏ、Ｔｉ等による金属膜を用いて形成し、
ＩＴＯ膜からなる蓄積容量電極２を島状に形成して、ゲ
ート配線３、ゲート電極４およびソース配線１１の下方
には、ＩＴＯ膜を形成しない構造にすることにより、第
一の絶縁膜の被覆性が向上し、ゲート配線３、ゲート電
極４およびソース配線１１と蓄積容量電極２との短絡を
減少でき、表示欠陥の発生を減少させることができる。
また、ゲート配線３およびソース配線１１下には、蓄積
容量電極２による段差が生じないため、第一の絶縁膜の
被覆性が向上し、ゲート配線３およびソース配線１１
と、導電性を有するブラックマトリクス１を介しての蓄
積容量電極２との短絡を減少でき、表示欠陥の発生を減
少させることができる。
電材料を用いて形成された蓄積容量電極２の開口部の面
積を変更することにより、容易かつ低コストで必要十分
な蓄積容量を形成できる。また、ブラックマトリクス１
の開口部の端面を、蓄積容量電極２により覆うことによ
り、ブラックマトリクス１と蓄積容量電極２の各々の膜
厚が重畳された段差部が生じないため、上層に形成され
る第一の絶縁膜の被覆性が改善され、蓄積容量電極２と
画素電極５との間の絶縁耐圧を向上させることができ
る。また、蓄積容量電極２を構成するＩＴＯは、ブラッ
クマトリクス１を構成するＣｒ、Ａｌ、Ｍｏ、Ｔｉ等に
よる金属膜に比べ表面粗さが大きいため、ＩＴＯ膜上に
形成された絶縁膜の電気的耐圧は、Ｃｒ、Ａｌ、Ｍｏ、
Ｔｉ等による金属膜上に形成された絶縁膜の電気的耐圧
に比べて悪い。そのため、ブラックマトリクス１をＣ
ｒ、Ａｌ、Ｍｏ、Ｔｉ等による金属膜を用いて形成し、
ＩＴＯ膜からなる蓄積容量電極２を島状に形成して、ゲ
ート配線３、ゲート電極４およびソース配線１１の下方
には、ＩＴＯ膜を形成しない構造にすることにより、第
一の絶縁膜の被覆性が向上し、ゲート配線３、ゲート電
極４およびソース配線１１と蓄積容量電極２との短絡を
減少でき、表示欠陥の発生を減少させることができる。
また、ゲート配線３およびソース配線１１下には、蓄積
容量電極２による段差が生じないため、第一の絶縁膜の
被覆性が向上し、ゲート配線３およびソース配線１１
と、導電性を有するブラックマトリクス１を介しての蓄
積容量電極２との短絡を減少でき、表示欠陥の発生を減
少させることができる。
【００２５】
【発明の効果】以上のように、この発明によれば、ＩＴ
Ｏ等の透明導電材料を用いて形成された蓄積容量電極の
蓄積容量部での開口部の面積を変更することにより、必
要十分な蓄積容量を有する液晶表示装置を容易かつ低コ
ストで製造することができる。また、ＴＦＴアレイ基板
側に形成されるブラックマトリクスの表示領域における
開口部の端面を、蓄積容量電極により覆うことにより、
ブラックマトリクスと蓄積容量電極の各々の膜厚が重畳
された段差部が生じないため、上層に形成される第一の
絶縁膜の被覆性が改善され、蓄積容量電極と画素電極５
との間の絶縁耐圧を向上させることができ、信頼性の高
い液晶表示装置を高歩留りで得ることができる。
Ｏ等の透明導電材料を用いて形成された蓄積容量電極の
蓄積容量部での開口部の面積を変更することにより、必
要十分な蓄積容量を有する液晶表示装置を容易かつ低コ
ストで製造することができる。また、ＴＦＴアレイ基板
側に形成されるブラックマトリクスの表示領域における
開口部の端面を、蓄積容量電極により覆うことにより、
ブラックマトリクスと蓄積容量電極の各々の膜厚が重畳
された段差部が生じないため、上層に形成される第一の
絶縁膜の被覆性が改善され、蓄積容量電極と画素電極５
との間の絶縁耐圧を向上させることができ、信頼性の高
い液晶表示装置を高歩留りで得ることができる。
【００２６】また、請求項４および５に係わる発明によ
れば、ブラックマトリクスを非導電材料を用いて形成す
ると共に、ゲート配線およびゲート電極の下方には蓄積
容量電極を設けないことにより、蓄積容量電極とゲート
配線およびゲート電極の間に形成される第一の絶縁膜
に、ピンホールあるいは導電性の異物が存在した場合で
も、蓄積容量電極とゲート配線との短絡を防止でき、表
示欠陥の発生を防止できる。また、請求項４および６に
係わる発明によれば、ブラックマトリクスを非導電材料
を用いて形成すると共に、ソース配線の下方には蓄積容
量電極を設けないことにより、蓄積容量電極とソース配
線の間に形成される第一の絶縁膜および第二の絶縁膜
に、ピンホールあるいは導電性の異物が存在した場合で
も、蓄積容量電極とソース配線との短絡を防止でき、表
示欠陥の発生を防止できる。
れば、ブラックマトリクスを非導電材料を用いて形成す
ると共に、ゲート配線およびゲート電極の下方には蓄積
容量電極を設けないことにより、蓄積容量電極とゲート
配線およびゲート電極の間に形成される第一の絶縁膜
に、ピンホールあるいは導電性の異物が存在した場合で
も、蓄積容量電極とゲート配線との短絡を防止でき、表
示欠陥の発生を防止できる。また、請求項４および６に
係わる発明によれば、ブラックマトリクスを非導電材料
を用いて形成すると共に、ソース配線の下方には蓄積容
量電極を設けないことにより、蓄積容量電極とソース配
線の間に形成される第一の絶縁膜および第二の絶縁膜
に、ピンホールあるいは導電性の異物が存在した場合で
も、蓄積容量電極とソース配線との短絡を防止でき、表
示欠陥の発生を防止できる。
【００２７】また、請求項７に係わる発明によれば、蓄
積容量電極を、蓄積容量部に設けられる開口部以外は全
面に形成することにより、ゲート配線およびソース配線
下には蓄積容量電極による段差が生じないので、ゲート
配線およびソース配線と蓄積容量電極との間に形成され
る絶縁膜の被覆性が向上し、ゲート配線およびソース配
線と蓄積容量電極との短絡を減少でき、表示欠陥の発生
を減少させることができる。
積容量電極を、蓄積容量部に設けられる開口部以外は全
面に形成することにより、ゲート配線およびソース配線
下には蓄積容量電極による段差が生じないので、ゲート
配線およびソース配線と蓄積容量電極との間に形成され
る絶縁膜の被覆性が向上し、ゲート配線およびソース配
線と蓄積容量電極との短絡を減少でき、表示欠陥の発生
を減少させることができる。
【００２８】また、請求項３および８に係わる発明によ
れば、ブラックマトリクスを導電性材料を用いて形成
し、蓄積容量電極をアイランド状に形成して、ゲート配
線、ゲート電極およびソース配線を、蓄積容量電極を構
成するＩＴＯ膜に比べ、表面粗さが小さいＣｒ、Ａｌ、
Ｍｏ、Ｔｉ等による金属膜により形成されたブラックマ
トリクス上に形成することにより、ゲート配線およびソ
ース配線と蓄積容量電極との間に形成される絶縁膜の被
覆性が向上し、ゲート配線、ゲート電極およびソース配
線と蓄積容量電極との短絡を減少でき、表示欠陥の発生
を減少させることができる。また、ゲート配線およびソ
ース配線下には、蓄積容量電極による段差が生じないの
で、ゲート配線およびソース配線と蓄積容量電極との間
に形成される絶縁膜の被覆性が向上し、ゲート配線およ
びソース配線と、導電性を有するブラックマトリクスを
介しての蓄積容量電極との短絡を減少でき、表示欠陥の
発生を減少させることができる。
れば、ブラックマトリクスを導電性材料を用いて形成
し、蓄積容量電極をアイランド状に形成して、ゲート配
線、ゲート電極およびソース配線を、蓄積容量電極を構
成するＩＴＯ膜に比べ、表面粗さが小さいＣｒ、Ａｌ、
Ｍｏ、Ｔｉ等による金属膜により形成されたブラックマ
トリクス上に形成することにより、ゲート配線およびソ
ース配線と蓄積容量電極との間に形成される絶縁膜の被
覆性が向上し、ゲート配線、ゲート電極およびソース配
線と蓄積容量電極との短絡を減少でき、表示欠陥の発生
を減少させることができる。また、ゲート配線およびソ
ース配線下には、蓄積容量電極による段差が生じないの
で、ゲート配線およびソース配線と蓄積容量電極との間
に形成される絶縁膜の被覆性が向上し、ゲート配線およ
びソース配線と、導電性を有するブラックマトリクスを
介しての蓄積容量電極との短絡を減少でき、表示欠陥の
発生を減少させることができる。
【図１】 この発明の実施の形態１による液晶表示装置
におけるＴＦＴアレイ基板を示す平面図である。
におけるＴＦＴアレイ基板を示す平面図である。
【図２】 この発明の実施の形態１による液晶表示装置
におけるＴＦＴアレイ基板の製造工程を示す平面図であ
る。
におけるＴＦＴアレイ基板の製造工程を示す平面図であ
る。
【図３】 この発明の実施の形態２による液晶表示装置
におけるＴＦＴアレイ基板を示す平面図である。
におけるＴＦＴアレイ基板を示す平面図である。
【図４】 この発明の実施の形態３による液晶表示装置
におけるＴＦＴアレイ基板を示す平面図である。
におけるＴＦＴアレイ基板を示す平面図である。
【図５】 この発明の実施の形態４による液晶表示装置
におけるＴＦＴアレイ基板を示す平面図である。
におけるＴＦＴアレイ基板を示す平面図である。
【図６】 液晶表示装置の等価回路を示す図である。
【図７】 従来のこの種液晶表示装置におけるＴＦＴア
レイ基板を示す平面図である。
レイ基板を示す平面図である。
【図８】 従来の液晶表示装置におけるＴＦＴアレイ基
板を示す斜視図である。
板を示す斜視図である。
【図９】 従来の液晶表示装置におけるＴＦＴアレイ基
板を示す断面図である。
板を示す断面図である。
【図１０】 従来の液晶表示装置におけるＴＦＴアレイ
基板を示す断面図である。
基板を示す断面図である。
１ ブラックマトリクス、２ 蓄積容量電極、３ 制御
電極配線（ゲート配線）、４ 制御電極（ゲート電
極）、５ 画素電極、６ 半導体層、７ エッチングス
トッパー、８ コンタクトホール、９ 第一の電極（ソ
ース電極）、１０ 第二の電極（ドレイン電極）、１１
第一の電極配線（ソース配線）。
電極配線（ゲート配線）、４ 制御電極（ゲート電
極）、５ 画素電極、６ 半導体層、７ エッチングス
トッパー、８ コンタクトホール、９ 第一の電極（ソ
ース電極）、１０ 第二の電極（ドレイン電極）、１１
第一の電極配線（ソース配線）。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｚ 21/336
Claims (8)
- 【請求項１】 透明絶縁性基板と、 上記透明絶縁性基板上に形成された開口部を有するブラ
ックマトリクスと、 上記ブラックマトリクスの開口部端面を覆うように形成
された透明導電膜からなる蓄積容量電極と、 上記蓄積容量電極の上部に第一の絶縁膜を介して形成さ
れた制御電極および制御電極配線と、 上記制御電極および制御電極配線の上部に第二の絶縁膜
を介して形成された半導体層と、 上記半導体層と共に半導体素子を構成する第一の電極、
第一の電極配線および第二の電極と、 上記第二の電極と電気的に接続され、透明導電膜からな
る画素電極とを有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えたことを特徴とする液晶表示装置。 - 【請求項２】 蓄積容量電極は、ブラックマトリクスの
開口部に対応して設けられる開口部の面積を変えること
により蓄積容量を調整することを特徴とする請求項１記
載の液晶表示装置。 - 【請求項３】 ブラックマトリクスは、導電性材料によ
り形成されることを特徴とする請求項１または請求項２
記載の液晶表示装置。 - 【請求項４】 ブラックマトリクスは、非導電性材料に
より形成されることを特徴とする請求項１または請求項
２記載の液晶表示装置。 - 【請求項５】 蓄積容量電極は、制御電極と平行に形成
され、かつ上記制御電極および制御電極配線と重なり領
域を有しない形状であることを特徴とする請求項１〜４
のいずれか一項記載の液晶表示装置。 - 【請求項６】 蓄積容量電極は、第一の電極配線と平行
に形成され、かつ上記第一の電極配線と重なり領域を有
しない形状であることを特徴とする請求項１〜４のいず
れか一項記載の液晶表示装置。 - 【請求項７】 蓄積容量電極は、ブラックマトリクスの
開口部に対応する領域以外は透明絶縁性基板の全面に形
成されることを特徴とする請求項１〜４のいずれか一項
記載の液晶表示装置。 - 【請求項８】 蓄積容量電極は、島状に形成され、制御
電極配線および第一の電極配線と重なり領域を有しない
形状であることを特徴とする請求項３記載の液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21208597A JPH1152422A (ja) | 1997-08-06 | 1997-08-06 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21208597A JPH1152422A (ja) | 1997-08-06 | 1997-08-06 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1152422A true JPH1152422A (ja) | 1999-02-26 |
Family
ID=16616632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21208597A Pending JPH1152422A (ja) | 1997-08-06 | 1997-08-06 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1152422A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100479312B1 (ko) * | 2001-02-06 | 2005-03-25 | 어드밴스트 디스플레이 인코포레이티드 | 액정표시장치 및 그 제조방법 |
| KR100493435B1 (ko) * | 2001-12-20 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| JP2007148123A (ja) * | 2005-11-29 | 2007-06-14 | Casio Comput Co Ltd | 液晶表示素子 |
-
1997
- 1997-08-06 JP JP21208597A patent/JPH1152422A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100479312B1 (ko) * | 2001-02-06 | 2005-03-25 | 어드밴스트 디스플레이 인코포레이티드 | 액정표시장치 및 그 제조방법 |
| KR100493435B1 (ko) * | 2001-12-20 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| JP2007148123A (ja) * | 2005-11-29 | 2007-06-14 | Casio Comput Co Ltd | 液晶表示素子 |
| US7714962B2 (en) | 2005-11-29 | 2010-05-11 | Casio Computer Co., Ltd. | Homeotropic alignment type semi-transmissive reflective liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US5162901A (en) | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto | |
| US6310669B1 (en) | TFT substrate having connecting line connect to bus lines through different contact holes | |
| US7205570B2 (en) | Thin film transistor array panel | |
| US7655952B2 (en) | Thin films transistor array panel and manufacturing method thereof | |
| US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| EP0329887B1 (en) | Liquid crystal display device | |
| US7119368B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR100218293B1 (ko) | 박막트랜지스터 액정표시소자 및 그의 제조방법 | |
| KR100322970B1 (ko) | 프린지 필드 구동 액정표시 장치의 제조방법 | |
| JPH01219824A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板 | |
| US6600546B1 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| JP2780681B2 (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| US7023016B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US6734049B2 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| JPH11242241A (ja) | 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法 | |
| JPH1152422A (ja) | 液晶表示装置 | |
| JP2004013003A (ja) | 液晶表示装置 | |
| US20020047948A1 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| KR100236612B1 (ko) | 액티브 매트릭스 액정표시 장치의 보조용량소자 제조 방법 | |
| JPH11218782A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| JP2669512B2 (ja) | アクティブマトリクス基板 | |
| KR100679519B1 (ko) | 액정 표시 장치 |