JP3892882B2 - 半透過型液晶表示装置 - Google Patents

半透過型液晶表示装置 Download PDF

Info

Publication number
JP3892882B2
JP3892882B2 JP2005172132A JP2005172132A JP3892882B2 JP 3892882 B2 JP3892882 B2 JP 3892882B2 JP 2005172132 A JP2005172132 A JP 2005172132A JP 2005172132 A JP2005172132 A JP 2005172132A JP 3892882 B2 JP3892882 B2 JP 3892882B2
Authority
JP
Japan
Prior art keywords
electrode
reflection
liquid crystal
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005172132A
Other languages
English (en)
Other versions
JP2006349729A (ja
Inventor
雄一 升谷
慎吾 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005172132A priority Critical patent/JP3892882B2/ja
Priority to TW095104882A priority patent/TW200643579A/zh
Priority to US11/276,136 priority patent/US7315340B2/en
Priority to CNB2006100594734A priority patent/CN100443967C/zh
Priority to KR1020060052895A priority patent/KR100802460B1/ko
Publication of JP2006349729A publication Critical patent/JP2006349729A/ja
Application granted granted Critical
Publication of JP3892882B2 publication Critical patent/JP3892882B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00Function characteristic
    • G02F2203/09Function characteristic transflective

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

この発明は、画素領域に、バックライト光を透過する透過領域と、周囲光を反射する反射領域とを有する、半透過型液晶表示装置に係る発明である。
半透過型液晶表示装置は、TFT(薄膜トランジスタ)アレイ基板を備えている。そして、当該アレイ基板の各画素には、表示面の背面に設置されたバックライト光を透過させる透過領域と、液晶層に入射してきた周囲光を反射させる反射領域とが、各々形成されている。
上記構成の半透過型液晶表示装置には、反射領域に形成される反射電極と、ソース配線(ソース電極を含む)と、ドレイン電極とを同一層に形成する従来技術が存する(特許文献1)。当該特許文献1に係わる技術を適用することにより、製造工程の簡略化が可能となっている。
上記特許文献1に係わる半透過型液晶表示装置では、ソース配線と反射電極との短絡を防止する必要がある。したがって、同一層内に形成される、ソース配線と反射電極とは、所定の領域(距離)だけ隔てられている。
また、特許文献1に係わる半透過型液晶表示層では、ソース配線と反射電極との間の間隔に着目すると、当該間隔のより下層には、補助容量電極および補助容量配線が形成されている。したがって、当該半透過型液晶表示装置では、TFTアレイ基板と対向して配設される対向基板に設けられた対向電極と、上記補助容量電極および補助容量配線とが対向している。
ところで、特許文献1に係わる半透過型液晶表示装置では、補助容量電極および補助容量配線と、対向電極とは、同電位である。したがって、ソース配線と反射電極との間の間隔(所定の領域(距離))の上層に存する液晶層には、電界が印加されない。そうすると、表示部から入射して、上記間隔の下層に存する上記補助容量電極等で反射する反射光は、電界により抑制することができなくなる。
このように、電界により上記反射光を抑制できなくなるので、特許文献1に係わる半透過型液晶表示装置では、ノーマリホワイトモード(電圧を印加しない際に白表示となるモード)を採用した場合に、黒表示の際に反射率が増加し、反射コントラストを低下させるという問題が生じていた。
当該問題を解決する技術として、特許文献2に係わる半透過型液晶表示装置が存在する。
特許文献2に係わる技術では、ソース配線と反射電極との間の上記間隔の上層に存する液晶層に電界を印加することができるように、反射コントラスト低下防止電極が形成されている。よって、特許文献2に係わる半透過型液晶表示装置では、上記のような反射コントラストの低下を防止できていた。
ここで、反射コントラスト低下防止電極と、透過領域に形成される透過画素電極とは、電気的に接続されている。
特願2004−110299号 特願2004−260873号
ところで、特許文献2に係わる半透過型液晶表示装置において、反射コントラスト低下防止電極と対向電極との間に導電性の異物が混入したような場合、または、製造段階で対向電極に変形が生じた場合等には、対向電極と反射コントラスト低下防止電極とが、短絡し得る。
ここで、上記の通り、反射コントラスト低下防止電極は、透過画素電極と電気的に接続されている。したがって、上記のような場合には、結果として、透過画素電極と対向電極とが、電気的に短絡する可能性が生じる(以下、当該短絡を、面間短絡と称する)。
もし、上記面間短絡が発生したとすると、当該短絡箇所に対応した液晶層に電界が印加されなくなる。透過領域に存する液晶層において当該電界の不印加が生じると、ノーマリホワイトモードのデバイスでは、バックライトの光が表示部から抜けてくる。このように、バックライトの光が表示部から抜けてくると、輝点欠陥と呼ばれる非常に視認性の高い欠陥が生じてしまう。
付け加えると、特許文献2に係わる半透過型液晶表示装置では、反射コントラスト低下防止電極は、反射領域の各画素の境界付近に形成する必要がある。しかし、当該反射コントラスト低下防止電極の形成部分は、一般的にセルギャップが狭い。したがって、特許文献2に係わる半透過型液晶表示装置では、上記異物の混入による面間短絡が生じ易い。
また、当該反射コントラスト低下防止電極の形成部分は、対向基板に形成されるカラーフィルターパターンの境界に近い位置でもある。したがって、特許文献2に係わる半透過型液晶表示装置では、カラーフィルターのパターン異常に起因した(当該カラーフィルターのパターン異常により、対向電極に変形が生じる)面間短絡も生じ易い。
つまり、反射コントラスト低下防止電極の形成位置に起因して、特許文献2に係わる半透過型液晶表示装置では、上記輝点欠陥が生じ易く、歩留まりの低下および、これに起因する製造コストの増加が問題であった。
そこで、本発明は、ソース配線と反射画素電極とが所定の間隔だけ隔てられて同一層に形成され、たとえば反射コントラストの低下防止の観点から、所定の位置に反射コントラスト低下防止電極を備える半透過型液晶表示装置において、反射コントラスト低下防止を維持しつつ、上記輝点欠陥を防止することができる半透過型液晶表示装置を提供することを目的とする。
上記の目的を達成するために、本発明に係る請求項1に記載の半透過型液晶表示装置は、第一の基板と、前記第一の基板と対向して配設され、対向電極を有する第二の基板と、、前記第一の基板と前記第二の基板との間に封入される液晶層とを、備えており、前記第一の基板は、前記第一の基板上に形成される複数のゲート配線と、前記第一の基板上に形成され、平面視において、前記ゲート配線と交差する複数のソース配線と、前記ソース配線と同一層の、前記ゲート配線と前記ソース配線とで区画されている単位画素領域の一部である反射領域において、前記ソース配線と所定の領域だけ隔てられ形成される反射電極と、前記所定の領域中の前記反射電極の上層に形成されており、第一の絶縁膜を介して、平面視で前記反射電極と重複する領域を有する反射コントラスト低下防止電極とを、備えており、前記反射コントラスト低下防止電極は、電気的にフローティング状態である。
本発明の請求項1に記載の半透過型液晶表示装置は、第一の基板と、前記第一の基板と対向して配設され、対向電極を有する第二の基板と、前記第一の基板と前記第二の基板との間に封入される液晶層とを、備えており、前記第一の基板は、前記第一の基板上に形成される複数のゲート配線と、前記第一の基板上に形成され、平面視において、前記ゲート配線と交差する複数のソース配線と、前記ソース配線と同一層の、前記ゲート配線と前記ソース配線とで区画されている単位画素領域の一部である反射領域において、前記ソース配線と所定の領域だけ隔てられ形成される反射電極と、前記所定の領域中の前記反射電極の上層に形成されており、第一の絶縁膜を介して、平面視で前記反射電極と重複する領域を有する反射コントラスト低下防止電極とを、備えており、前記反射コントラスト低下防止電極は、電気的にフローティング状態であるので、第二基板に形成される対向電極と反射コントラスト低下防止電極とが短絡したとしても、透過電極と対向電極とが、電気的に短絡することを防止することができる(つまり、面間短絡を防止することができる)。よって、輝点欠陥と呼ばれる非常に視認性の高い欠陥が生じることを防止することができる。換言すれば、高い歩留まりで本実施の形態に係わる半透過型液晶表示装置を製造することができる。なお、反射コントラスト低下防止電極は、反射電極との間で容量を形成している。したがって、当該容量に基づいて、反射コントラスト低下防止電極に電圧を印加させることができる。よって、前記所定の領域の上方に存する液晶層に、正常に電界を印加することができ、当該所定の領域における反射コントラスト低下を防止することができる。

以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
<実施の形態1>
図1は、本実施の形態に係わる半透過型液晶表示装置が有するTFT(Thin Film Transistor:薄膜トランジスタ)アレイ基板の概略構成を示す、透視平面図である。
図1に示すように、透明絶縁性基板(第一の基板と把握できる。図示せず)上に、ゲート配線2が複数、ストライプ状に配設されている。また、透明絶縁性基板上には、平面視において、当該ゲート配線2と交差するように複数のソース配線3がストライプ状に配設されている。
ここで、ゲート配線2とソース配線3とで区画される領域が画素領域(つまり、単位画素)である。図1に示すように、各単位画素領域(以下、単に画素領域と称する)は、マトリクス状に配置される。
図2は、図1に示したTFTアレイ基板の一画素分を拡大した、透視平面図である。また、図3には、図2で示したTFTアレイ基板100のA−A断面図(ソース電極から反射領域)、B−B断面図(透過領域と反射領域とのコンタクト部分)、およびC−C断面図(TFT部近傍)を、各々図示している。
以下、図2,3に基づいて、本実施の形態に係わる半透過型液晶表示装置(特に、TFTアレイ基板)の構成を説明する。
図2に示すように、各画素は、液晶表示装置内で照射された光を透過させる透過領域(第一の領域と把握できる)Tと、外部から液晶表示装置内に入射してきた周囲光を反射させる反射領域(第二の領域と把握できる)Sとで構成されている。
図2,3から分かるように、ガラス基板等の透明絶縁性基板1上には、第一の導電膜からなるゲート配線2が形成されている。なお、ゲート配線2において、TFT形成部分を特に、ゲート電極部2aと称する。
また、透明絶縁性基板1上には、第一の導電膜からなる補助容量電極4が形成されている。ここで、補助容量電極4は、所定の期間、電圧を保持する機能を有している。また、補助容量電極4は、バックライトからの漏れ光を防止する機能も有している。
また、透明絶縁性基板1上には、ゲート配線2および補助容量電極4等を覆うように、絶縁膜5が形成されている。また、ゲート電極部2a上には、絶縁膜(ゲート絶縁膜と把握できる)5を介して、半導体層である半導体能動膜6およびオーミックコンタクト膜7が形成されている。
上記オーミックコンタクト膜7は、その一部が除去されており、当該オーミックコンタクト膜7は、二つの領域に分割されている。そして、一方の領域において、当該オーミックコンタクト膜7上には、第二の導電膜からなるソース配線3が積層されている。これに対して、他方の領域において、当該オーミックコンタクト膜7上には、第二の導電膜からなるドレイン電極8が積層されている。なお、ソース配線3において、TFT形成部分を特に、ソース電極部と称する。
上記ゲート電極2a、半導体能動膜6、ソース電極部、およびドレイン電極8等により、スイッチング素子であるTFTが構成されている。ここで、ソース電極部を一部に有するソース配線3は、絶縁膜5を介して、ゲート配線2と交差するように配設されている。なお、当該交差部およびソース配線3の形成部分には、耐電圧を向上させるために、半導体能動膜6およびオーミックコンタクト膜7が形成されている。
また、反射領域Sには、ドレイン電極8から延びた反射電極9が形成されている。つまり、ドレイン電極8と反射電極9とは、一体である。よって、反射電極9は、第二の導電膜を用いて形成される。
ここで、反射電極9はその機能から、最表面層は反射率の高い金属膜である必要がある。したがって、第二の導電膜としては、少なくとも最表面層に、当該反射率の比較的に高い金属膜を用いられる。
また、反射電極9とソース配線3とは、同一層内に形成されている。したがって、反射電極9とソース配線3との短絡防止の観点から、反射電極9は、ソース配線3と所定の領域(距離)だけ隔てられ形成される必要がある。なお、好ましくは、ソース配線3と反射電極9との間隔は、5μm〜10μm程度である。
さらに、本実施の形態に係わる液晶表示装置では、上記各構成要素を覆うように、絶縁膜10が形成されている。ここで、反射電極9上の当該絶縁膜10の一部を除去することにより、当該絶縁膜10にコンタクトホール11が形成されている。なお、当該コンタクトホール11の底部からは、反射電極9が露出している。
また、透過領域Tの当該絶縁膜10上には、所定のパターンの透過電極12が形成されている。ここで、当該透過電極12は、透過率の比較的に高い導電膜(以下、透明導電膜と称する)から構成されている。また、透過電極12は、コンタクトホール11を介して、反射電極9と電気的に接続されている。したがって、透過電極12は、ドレイン電極8と電気的に接続されている。
また、ソース配線3と反射電極9との間に存する所定の領域の上方には、上記絶縁膜10を介して、反射コントラスト低下防止電極13が形成されている。なお、平面視において、当該反射コントラスト低下防止電極13は、反射電極9と重複する領域を有している。
ここで、反射コントラスト低下防止電極13は、ソース配線3と反射電極9との間の間隔の上層に存する液晶層に電界を印加することができるようにするための部材であり、当該反射コントラスト低下防止電極13の形成により、反射コントラストの低下を防止することができる。また、反射コントラスト低下防止電極13は、透明性を有する導電膜から形成されている。
また、図2に示すように、反射コントラスト防止電極13は、ソース配線3の配設方向に沿って配設されている。つまり、反射コントラスト防止電極13の配設方向と、ソース配線3の配設方向とは、略平行である。
さらに、本発明に係わる液晶表示装置において、上記反射コントラスト防止電極13は、透過電極12等と電気的に接続されていない。つまり、反射コントラスト防止電極13は、電気的にフローティング状態である。
また、反射コントラスト防止電極13は、図3に示すように、絶縁膜5,10を介して、平面視で補助容量電極4と重複する領域を有している。
次に、本実施の形態に係わる液晶表示装置の製造方法について、図面を用いて具体的に説明する。ここで、以下に示す工程断面図では、図2で示したTFTアレイ基板100のA−A断面(ソース電極から反射領域)、B−B断面(透過領域と反射領域とのコンタクト付近)、およびC−C断面(TFT部付近)に対応する部分を図示している。
はじめに、ガラス基板等の透明絶縁性基板1を洗浄することにより、当該透明絶縁性基板1の表面を浄化する。その後、当該透明絶縁性基板1上に、スパッタリング法等により、第一の導電膜を成膜する。
ここで、第一の導電膜としては、たとえばCr(クロム)、Mo(モリブデン)、Ta(タンタル)、Ti(チタン)またはAl(アルミニウム)からなる薄膜、もしくは、前記の金属のいずれかを主成分とする合金からなる薄膜等を、採用することができる。なお、本実施の形態では、第一の導電膜として、約400nm程度のCr膜を成膜することとする。
ところで、第一の導電膜の形成後、後述する工程において、ドライエッチングによりコンタクトホール11が形成される。また、当該コンタクトホール11内には、電気的接続を得るために、透明導電膜が形成される。当該コンタクトホール11の形成等の際に、第一の導電膜は、酸化される可能性が生じる。
したがって、第一の導電膜としては、表面酸化が生じ難い金属薄膜もしくは、たとえ酸化されたとしても比較的高い導電性を維持することができる金属薄膜等を、採用することが望ましい。
たとえば、第一の導電膜として、Al系の材料を採用する場合には、表面酸化による導電性の劣化を防止するために、表面に窒化Al膜を形成するか、もしくは表面にCr,Mo,Ta,Tiなどの膜を成膜すれば良い。
その後、第一の導電膜に対して写真製版工程を施すことにより、当該第一の導電膜を所定の形状にパターニングする。これにより、図4の平面図および図5の断面図に示すように、透明絶縁性基板1上に、ゲート配線2および補助容量電極4が形成される。
ここで、補助容量電極4は、反射領域Sにおいて、ほぼ全域に形成される。また、透過領域Tにおいては、補助容量電極4は、後に形成されるソース配線3の近辺において、当該ソース配線3に沿って、所定の幅を有する線状に形成される。
なお、上記写真製版工程の一連の流れは、以下の通りである。まず、第一の導電膜が形成された透明絶縁性基板1を洗浄した後、当該透明絶縁性基板1に対して感光性レジストを塗布する。次に、当該レジストの乾燥後、所定のパターンが形成されたマスクを通して、当該レジストを露光し、現像する。これにより、所定のパターンを有するレジストが形成される。当該パターン化されたレジストを加熱硬化させた後、当該レジストをマスクとして、第一の導電膜をエッチングする。その後、上記レジストを剥離する。
なお、上記第一の導電膜のエッチングは、公知のエッチャントを用いて、ウエットエッチング法で行うことができる。たとえば、第一の導電膜がCrで形成されている場合には、第二硝酸セリウムアンモニウムおよび硝酸が混合された水溶液を用いる。
また、第一の導電膜のエッチングにおいては、パターンエッジの段差部における絶縁膜のカバレッジを向上させ、また当該段差部における他の配線との短絡を防止する必要がある。したがって、パターンエッジ断面が台形状のテーパー形状となるように、当該第一の導電膜をエッチングすることが望ましい。
さて次に、ゲート配線2、補助容量電極4を覆うように、透明絶縁性基板1上に、絶縁膜5、半導体能動膜6およびオーミックコンタクト膜7を、当該順に成膜する。ここで、各膜5,6,7の成膜は、たとえば、プラズマCVD(Chemical Vapor Deposition)法等により、行うことができる。
ここで、絶縁膜5は、TFT形成領域において、ゲート絶縁膜として機能する。また、ゲート絶縁膜として機能する絶縁膜5としては、たとえば、SiNx膜、SiOy膜、SiOzNw膜のいずれかの単層、もしくはこれらの膜を含む多層膜等を、採用することができる。ここで、「x」、「y」、「z」、「w」は、それぞれ化学量論組成を表す正数である。
また、絶縁膜5の膜厚は薄すぎる場合には、ゲート配線2とソース配線3とが、両配線2,3の交差部で短絡する可能性が生じる。これに対して、絶縁膜5の膜厚は厚すぎる場合には、TFTのON電流が小さくなり表示特性が低下する。したがって、絶縁膜5の膜厚は、両者のトレードオフの関係により決定される。
また、絶縁膜5は、複数回に分けて成膜することが望ましい。これは、一度に絶縁膜5を成膜したとすると、ピンホール等が発生し、層間ショートが起こるからである。たとえば、膜厚300nm程度のSiN膜を成膜した後に、さらに膜厚100nm程度のSiN膜を積層することにより、膜厚400nm程度の絶縁膜5を形成すれば良い。
また、半導体能動膜6としては、アモルファスシリコン(a−Si)膜、またはポリシリコン(p−Si)膜等を採用することができる。ここで、半導体能動膜6の膜厚が薄すぎると、後述するオーミックコンタクト膜7のドライエッチングの際に、当該半導体能動膜6は消失してしまう。これに対して、半導体能動膜6の膜厚が厚すぎると、TFTのON電流が小さくなる。
したがって、半導体能動膜6の膜厚は、オーミックコンタクト7のドライエッチング時のエッチング量の制御性、およびTFTの所望のON電流値を考慮して、決定する必要がある。たとえば、半導体能動膜6の膜厚は、a−Si膜を採用する場合、150nm程度が望ましい。
また、オーミックコンタクト膜7としては、a−SiにP(リン)を微量にドーピングしたn型a−Si膜、または、p−SiにP(リン)を微量にドーピングしたn型p−Si膜等を、採用することができる。たとえば、オーミックコンタクト膜7の膜厚は、30nm程度である。
そして、各膜6,7に対して写真製版工程を施すことにより、図6の平面図および図7の断面図に示すように、当該半導体能動膜6およびオーミックコンタクト膜7を、所定のパターンにパターニングする。
ここで、半導体能動膜6およびオーミックコンタクト膜7を、少なくともTFT形成領域に残存させるように、所定の形状にてパターニングする。なお、半導体能動膜6およびオーミックコンタクト膜7を、TFT形成領以外に、ゲート配線2とソース配線3とが交差する部分、およびソース配線3が形成される部分にも残存させるように、当該各膜6,7をパターニングしても良い。
上記のように、ソース配線3の部分等にも半導体能動膜6、オーミックコンタクト膜7を残存させることにより、動作時の素子に対する耐電圧を大きくすることができる。
なお、半導体能動膜6およびオーミックコンタクト膜7のパターニングは、公知のガス組成(たとえば、SF6とO2との混合ガスまたは、CF4とO2との混合ガス等)を用いた、ドライエッチング法により行うことができる。
さて次に、上記までの各部分(半導体能動膜6やオーミックコンタクト膜7等)が形成された、透明絶縁性膜1に対して、スパッタリング法等を施す。これにより、当該透明絶縁性膜1上に、第二の導電膜を成膜する。
第二の導電膜としては、図9に示すように、たとえば2層構造の積層膜が採用できる。当該2層構造の場合、第一の薄膜層31は、たとえばクロム、モリブデン、タンタル、チタン等の単体、もしくは前記の元素を主成分とする合金を採用することができる。また、当該第一の薄膜層31上に形成される第二の薄膜層32は、たとえばアルミニウム、銀等の単体、もしくは前記の元素を主成分とする合金を採用することができる。
ここで、第一の薄膜層31は、オーミックコンタクト膜7および絶縁膜5上に、直接成膜される。また、第二の薄膜層32は、上述の通り、第一の薄膜層31上に直接成膜される。
第二の導電膜は、後述するソース配線3、ドレイン電極8および反射電極9等として用いられる。したがって、配線抵抗および表面層の反射特性を考慮して構成することが必要である。当該事項を考慮すると、第二の導電膜としては、膜厚100nm程度のクロム膜から成る第一の薄膜層31と、膜厚300nm程度のAlCu膜から成る第二の薄膜層32とを有する構成が望ましい。以下、説明の便宜上、当該構成の導電膜の場合に限定して話を進める。
次に、第二の導電膜に対して写真製版工程を施すことにより、当該第二の導電膜を所定の形状にパターニングする。これにより、図8,9に示すように、当該第二の導電膜から成る、ソース配線3、ドレイン電極8および反射電極9が各々形成される。
ここで、上述したように、ドレイン電極8と反射電極9とは一体形成されている。つまり、ドレイン電極8と反射電極9とは、同一層内で連続して形成されている。当該構成より、ドレイン電極8と反射電極9とは、同一層内において電気的に接続されていることは、明らかである。
また、反射電極9は、上述の通り、ソース配線3と同一層内の反射領域Sに形成される。また、ソース配線3と反射電極9とは、所定の領域(距離)だけ隔てられている。
なお、上記第二の導電膜のエッチングは、公知のエッチャントを用いた、ウエットエッチング法により行うことができる。
次に、TFT形成部のドレイン電極8とソース電極とを分断する部分領域34(図8,9参照)において、オーミックコンタクト膜7を部分的に、エッチング処理を用いて除去する。これにより、領域34からは、半導体能動膜6が露出される。
ここで、オーミックコンタクト膜7の部分的除去は、上記第二に導電膜の写真製版工程内において実施することができ、公知のガス組成(たとえば、SF6とO2との混合ガスまたは、CF4とO2との混合ガス等)を用いた、ドライエッチング法により行うことができる。
また、第二の導電膜が2層構造の場合では、後述するコンタクトホール11の形成領域35(図8,9参照)において、AlCu膜から成る第二の薄膜層32を部分的に除去する。これにより、当該領域35において、コンタクトエリアが形成される。なお、当該第二の薄膜層32の部分的除去は、以下の方法により行うことができる。
たとえば、上記ソース配線3、ドレイン電極8および反射電極9等のパターニングの際に実施される写真製版工程において、領域35の部分のフォトレジストが薄く仕上がるように、ハーフトーン露光などの露光技術を用いる。そして、領域34におけるオーミックコンタクト膜7のドライエッチングの後、酸素プラズマ等の技術を用いて、フォトレジストの減膜処理を施す。これにより、領域35に存するレジストを部分的に除去することができる。その後、当該フォトレジストをマスクとして、ウエットエッチング処理を施すことにより、領域35において、AlCu膜から成る第二の薄膜層32を部分的に除去することができる。
以上により、領域35では、第二の導電膜として、クロム膜から成る第一の薄膜層31のみが残存する(図9参照)。
ここで、上記ハーフトーン露光のプロセスについて、もう少し詳細に説明する。
上記ハーフトーン露光では、フォトレジストに対して、ハーフトーンマスク(たとえば所定のパターンのクロムに、所望の濃淡を持たせたマスク)を介した露光を行う。また、当該ハーフトーンマスクを用いた露光の際に、露光強度を調整する。これにより、現像されたフォトレジストに、所定の開口部を形成することができると伴に、所定の部分における仕上がり膜厚を制御(減膜)することができる。
その後、上記フォトレジストをマスクとして使用して、当該フォトレジストの開口部から露出している部分(所定の部分の、オーミックコンタクト膜7や第二の導電膜)を除去する。その後、酸素プラズマ処理等を用いて、フォトレジストの前記減膜部分を除去する。その後、減膜部分が除去されたフォトレジストをマスクとして用いて、上記のように、第二の薄膜層32のエッチング処理を施す。
以上のハーフトーン露光技術を採用することにより、1回の写真製版工程において、ソース配線3、ドレイン電極8および反射電極9のパターニングと、オーミックコンタクト膜7の部分的除去を行うことができると伴に、領域35における第二の薄膜層32の部分的除去も行うことができる。
第二の導電膜が、AlCu膜である第二の薄膜層32とクロム膜である第一の薄膜層31とを有する構成の場合において、上記のように、領域35の第二の薄膜層32を部分的に除去するのは、以下の理由による。つまり、後述するコンタクトホール11を介して、後述する透過電極12との良好なコンタクト(コンタクト導電率)を有する第一の薄膜層31(クロム膜)を露出させるためである。
ここで、もし、第二の導電膜として、表面に窒化アルミ合金(AlCuN)等を有する薄膜を成膜したとする。このような場合には、上記積層構造の第二の導電膜と比較して、表面における反射率は、若干低下する。しかし、当該窒化アルミ合金は、後述する透過電極12との良好なコンタクトが可能である。したがって、第二の導電膜として、表面に窒化アルミ合金(AlCuN)等を有する薄膜を成膜した場合には、フォトレジストに対する上記ハーフトーン露光を行う必要はない。
さて次に、ソース配線3、ドレイン電極8および反射電極9等を覆うように、絶縁膜10を透明絶縁性基板1上に成膜する(図9)。ここで、当該絶縁膜10の成膜は、たとえばプラズマCVD法等におり行うことができる。
また、絶縁膜10としては、絶縁膜5と同様に、たとえば、SiNx膜、SiOy膜、SiOzNw膜のいずれかの単層、もしくはこれらの膜を含む多層膜等を、採用することができる。ここで、「x」、「y」、「z」、「w」は、それぞれ化学量論組成を表す正数である。また、絶縁膜10の膜厚は、下層パターンのカバレッジを考慮して決めることが望ましい。たとえば、絶縁膜10として、膜厚500nm程度のSiN膜を採用することができる。
絶縁膜10の成膜後、当該絶縁膜10に対して写真製版工程を施し、領域35の絶縁膜10にコンタクトホール11を形成する。ここで、当該コンタクトホール11の底部からは、積層構造の反射電極9を構成する、第一の薄膜層31が露出している。また、コンタクトホール11の形成は、公知のエッチャントを用いたウエットエッチング法によっても、公知のガス組成を用いたドライエッチング法によっても行うことができる。
さて次に、絶縁膜10等が形成された透明絶縁性基板1上に、たとえばスパッタリング法等により、透明導電膜を成膜する。ここで、透明導電膜としては、ITO(Indium Tin Oxide)やSnO2等を採用することができる。なお、化学的安定性を考慮すると、透明導電膜としてITOを採用することが望ましい。また、ITOは、結晶化ITOまたはアモルファス(a−ITO)のいずれでも採用できる。ただし、a−ITOを採用する場合には、パターニング後結晶化温度(たとえば180℃以上)で加熱して、当該a−ITOを結晶化させる必要がある。なお、透明導電膜として、当該a−ITOを採用する場合には、その膜厚は80nm程度である。
次に、透明導電膜に対して写真製版工程を施すことにより、図2,3に示すように、当該透明導電膜を所定の形状にパターニングする。具体的に、図2,3に示すように、所定の形状の透過電極12および反射コントラスト低下防止電極13を形成する。ここで、反射コントラスト低下防止電極13は、透過電極12等は接続されておらず、電気的にフローティング状態である。
図2に示すように、透過電極12は、透過領域Tに形成される。また、透明導電膜のパターニングの際のズレ等を考慮して、透過領域Tと反射領域Sとの境界付近において、透過電極12は、絶縁膜10を介して反射電極9と、(平面視において)その一部が重なるように形成される。
また、反射領域Sにおいて、透過電極12が反射電極9との上記重複領域を多く有すると、当該反射領域Sにおける反射率が低下する。したがって、反射領域Sにおける透過電極12と反射電極9との重複部分は、反射電極Sと透過領域Tとの極めて境界付近に限定することが望ましい。
また、透過電極12は、コンタクトホール11内に充填されている。つまり、透過電極12は、コンタクトホール11を介して反射電極9と電気的に接続されている。したがって、透過電極12と反射電極9とは、ほぼ同電位である。
また、反射コントラスト低下防止電極13は、ソース配線3と反射電極9との間の所定の領域の上方に形成されており、当該所定の領域における、反射コントラストの低下を防止するための部材である。また、反射コントラスト低下防止電極13は、絶縁膜10を介して、平面視で反射電極9と重複する領域を有している。
また、反射コントラスト低下防止電極13は、図2に示すように、ソース配線3の配設方向に沿って、延設されている。つまり、反射コントラスト低下防止電極13とソース配線3とは、略平行である。
また、反射コントラスト低下防止電極13は、透過電極12との境界側における反射電極9の端部付近から、後述する対向基板に形成されるブラックマトリクスの境界(TFT形成側に存するブラックマトリクスの境界)に対応する位置付近までに至って、配設されている。
また、反射コントラスト低下防止電極13は、絶縁膜5,10を介して、平面視で補助容量電極4と重複する領域を有している。
上述の通り、反射コントラスト低下防止電極13は、電気的にフローティング状態である。しかし、上述の通り、反射コントラスト低下防止電極13は、反射電極9と絶縁膜10を介して、平面視で重複する領域を有している。
したがって、当該反射コントラスト低下防止電極13は、反射電極9との間で形成される容量に基づいて、ソース配線3と反射電極9との間に存する所定の領域における、上記反射コントラスト低下を防止する効果を奏することができる。
つまり、反射電極9との間で形成される容量に基づいて駆動する当該反射コントラスト低下防止電極13と、後述する対向基板との間に電圧を印加することができる。よって、上記所定の領域の上方に存する液晶層に、電界を印加することができ、当該所定の領域における反射コントラストの低下を防止することができる。
なお、本実施の形態では、透過電極12と反射コントラスト低下防止電極13とは、同じ工程、同じ透明導電膜である。しかし、上述の通り、透過電極12と反射コントラスト低下防止電極13とは、電気的に接続されておらず、当該反射コントラスト低下防止電極13は、上述の通り、電気的にフローティング状態である。
したがって、透過電極12と反射コントラスト低下防止電極13とを、別材料、別工程により、形成しても良い。しかし、上述のように、同じ材料(同じ透明導電膜)、同一工程により、両部材12,13を形成することにより、製造工程の簡略化を図ることができる。
さて次に、セル化工程において、上記までの工程により各部分(反射電極9、透過電極12、反射コントラスト低下防止電極13等)が形成されたTFTアレイ基板100に対して、配向膜が塗布される。その後、当該TFTアレイ基板100対して、一定方向にラビング処理が施される。
次に、TFTアレイ基板100と対向して配設される、対向基板(第二の基板と把握できる)の形成方法について説明する。なお、当該対向基板の形成方法では、工程断面図等は省略している。
まず、透明絶縁性基板(図示せず、以降対向基板を構成する各部分は、図示せず)上に、上記画素領域を区画するブラックマトリクスを形成する。そして、当該ブラックマトリクスで区画された領域(画素領域)に、各々カラーフィルターを形成する。
そして、当該カラーフィルターを覆うように、保護膜を形成し、当該保護膜上に対向透明電極を形成する。その後、当該対向透明電極等が形成された対向基板に対して、配向膜が塗布される。その後、当該対向基板に対して、一定方向にラビング処理が施される。
さて、各部分が形成された、TFTアレイ基板100および対向基板が完成したならば、次に、当該TFTアレイ基板100と対向基板とを、互いに配向膜が向かい合うように、重ね合わす。ここで、当該TFTアレイ基板100と対向基板とは、スペーサ(図示せず)を介して、重ね合わされている。その後、TFTアレイ基板100と対向基板の周縁部をシール材により接着する。ここで、TFTアレイ基板100と対向基板との間には、液晶層が封入されている。
TFTアレイ基板100と対向基板との上記重ね合わせにより形成された液晶セルの両面に、偏向板を貼り付ける。その後、背面にバックライトユニットを取付けることにより、本実施の形態に係わる半透過型液晶表示装置が完成する。
なお、上記構成の半透過型液晶表示装置において、TFTアレイ基板100の反射領域Sに対向する部分の対向基板上に、透明有機膜を形成しても良い。こうすることにより、反射領域Sにおける液晶層の厚みが、透過領域Tにおける液晶層の厚みよりも薄くなる。したがって、反射領域Sにおける電気光学的特性と、透過領域における電気光学的特性とを略一致させることができ、より良好な表示が可能となる。
以上のように、本実施の形態に係わる半透過型液晶表示装置では、上記所定の領域における反射コントラスト低下防止の観点から形成された、反射コントラスト低下防止電極13は、透過電極12等と接続しておらず、電気的にフローティング状態である。
したがって、上記のように、反射コントラスト低下防止電極と対向電極との間に導電性の異物が混入したような場合、または、製造段階で対向電極に変形が生じた場合等により、対向電極と反射コントラスト低下防止電極とが短絡したとしても、透過電極12と対向電極とが、電気的に短絡することを防止することができる(つまり、面間短絡を防止することができる)。
つまり、たとえ反射コントラスト低下防止電極13と対向電極との間で、電気短絡が生じたとしても、対応する画素領域の透過領域Tに存する液晶層には、正常に電界を印加させることができる。よって、輝点欠陥と呼ばれる非常に視認性の高い欠陥が生じることを防止することができる。換言すれば、高い歩留まりで本実施の形態に係わる半透過型液晶表示装置を製造することができる。
なお、反射コントラスト低下防止電極13は、上述したように、反射電極9との間で形成される容量に基づいて、電圧を印加させることができる。よって、ソース配線3と反射電極9との間に存する所定の領域においても、対向電極と反射コントラスト低下防止電極13とに所定の電圧を印加することができる。よって、当該所定の領域の上方に存する液晶層に、正常に電界を印加することができ、当該所定の領域における反射コントラスト低下を防止することができる。
<実施の形態2>
上述したように、反射コントラスト低下防止電極13と反射電極9との間で形成される容量に基づいて、当該反射コントラスト低下防止電極13に所定の電圧を印加させている。
一方で、上述したように、実施の形態1に係わる半透過型液晶表示装置は、所定の期間、電圧を保持する機能を有する補助容量電極4を備えている。そして、図3等に示したように、当該補助容量電極4は、絶縁膜5,10を介して、平面視で反射コントラスト低下防止電極13と重複する領域を有する。つまり、補助容量電極4と反射コントラスト低下防止電極13との間でも、容量が形成される。
したがって、反射電極9と反射コントラスト低下防止電極13との間で形成される電気容量C1と、補助容量電極4と反射コントラスト低下防止電極13との間で形成される電気容量C2とから成る容量比(C1/C2)に依存して、反射コントラスト低下防止電極13に印加される電圧値が変動する。そして、当該電圧値の変動は、ソース配線3と反射電極9との間に存する所定の領域の上方に存する液晶層における、反射コントラストの変動として現れる。つまり、上記容量比(C1/C2)の変動に応じて、反射コントラスト低下防止電極13が奏する反射コントラスト効果が変動する。
図10は、上記容量C1と上記容量C2との容量比(C1/C2)と、反射コントラストとの相関をシミュレーションした結果である。ここで、図10において、縦軸は反射コントラスト(arb.unit)であり、横軸は容量比C1/C2である。反射コントラストの縦軸の値が大きいほど、良好な反射コントラストが得られる。
まず、容量比C1/C2の値が、「5」未満の場合に着目する。すると、図10から分かるように、容量比C1/C2の値の減少に伴い(たとえば、容量C1の減少に伴い)、反射コントラスト効果は急激に減少(劣化)する。
次に、容量比C1/C2が、「5」以上の場合に着目する。すると、図10から分かるように、容量比C1/C2の値が多少変動したとしても、良好な反射コントラスト効果は維持できる。
ここで、容量比C1/C2は、次式で与えられる。
C1/C2=S1/S2×{(ε1・d2+ε2・d1)/ε1d2} (1)
(1)式において、ε1は、絶縁膜5の誘電率である。ε2は、絶縁膜10の誘電率である。d1は、絶縁膜5の膜厚である。d2は、絶縁膜10の膜厚である。また、S1は、反射コントラスト低下防止電極13と反射電極9との重なり面積である。S2は、反射コントラスト低下防止電極13と補助容量電極4との重なり面積である。
上記したように、多少容量比C1/C2が変動したとしても、当該変動の影響をさほど受けず、良好な反射コントラスト効果を維持するためには、容量比C1/C2の値が大きいことが望ましい(上記したように、C1/C2≧5であること望ましい)。よって、本実施の形態に係わる半透過型液晶表示装置では、上記容量比C1/C2が5以上となるように設計する。
たとえば、絶縁膜5として膜厚400nmのSiN膜を採用し、絶縁膜10として膜厚500nmのSiN膜を採用し、上記面積S2を所望の値で固定した場合において、容量比C1/C2が5以上となるように、上記面積S1の値を拡大(調整)する。
以上により、当該容量比C1/C2の値を大きくするためには、(1)式より、たとえば、反射コントラスト低下防止電極13と反射電極9との重なり面積S1を大きくすれば良い、ことが分かる。
なお、本実施の形態に係わる半透過型液晶表示装置を設計する場合には、以下のことに留意することが好ましい。
面積S1の上昇のために、反射電極9上方の反射コントラスト低下防止電極13の面積を拡大したとする。しかし、このような場合には、液晶層内に存する導電性の異物などを介した、反射コントラスト低下防止電極13と対向電極との間での短絡の発生率が上昇する。
当該短絡が生じたとしても、上記の通り、透過電極12には正常に電圧が印加される。したがって、該当する画素においてバックライトの光が抜けてくる輝点欠陥は生じない。しかし、当該短絡が生じた場合には、反射コントラスト低下防止電極13に所望の電圧を印加することができない。したがって、反射光により、当該反射コントラスト低下防止電極13の形成領域を観測した場合には、当該領域は、白点として表示(視認)される。
このように、反射電極9上方の反射コントラスト低下防止電極13の面積を必要以上に拡大した場合には、反射コントラスト低下防止電極13と対向電極との短絡の発生率が上昇し、上記白点の観測もされ易くなる。よって、反射電極9上方の反射コントラスト低下防止電極13の面積を拡大には、ある程度の制限を設けることが望ましい。
発明者は、たとえば、絶縁膜5として膜厚400nmのSiN膜を採用し、絶縁膜10として膜厚500nmのSiN膜を採用し、上記面積S2を所望の値で固定した場合において、容量比C1/C2の値が「7」となるように、上記面積S1を調整することにより、良好な反射コントラスト効果を維持することができると共に、上記白点の発生率も減少させることができることを確認した。
以上のように、本実施の形態に係わる半透過型液晶表示装置では、上記容量比C1/C2は、5以上の関係を満たすように構成されている。したがって、反射コントラスト低下防止電極13に起因した、安定した、良好な反射コントラスト効果を維持することができる。
<実施の形態3>
図11は、本実施の形態に係わる半透過型液晶表示装置の構成を示す、平面図である。本実施の形態に係わるTFTアレイ基板150は、実施の形態1に係わるTFTアレイ基板100と、ほぼ同じ構成である。しかし、以下の点において、両TFTアレイ基板100,150は相違する。
以下、相違する構成についてのみ言及し、共通する構成については、ここでの説明は省略する。なお、本実施の形態において、半透過型液晶表示装置を構成するTFTアレイ基板150以外の構成は、実施の形態1と同様である。
一の画素領域の反射領域Sに注目する。すると、図11に示すように、本実施の形態に係わるTFTアレイ基板150では、接続電極40がさらに形成されている。ここで、接続電極40は、反射領域Sに配設されている反射コントラスト低下防止電極13A,13B同士を、電気的に接続する部材である。なお、反射コントラスト低下防止電極13A,13Bは、反射電極9のソース配線3と対向する両端側に、各々形成されている。以下、もう少し詳細に構成を説明する。
一画素領域の反射領域Sに着目すると、図11に示すように、一方の反射コントラスト低下防止電極13Aは、反射電極9の一方端側の、ソース配線3と当該反射電極9との間に存する所定の領域の上方に配設されている。また、他方の反射コントラスト低下防止電極13Bは、反射電極9の他方端側の、ソース配線3と当該反射電極9との間に存する所定の領域の上方に配設されている。
ここで、反射電極9の他方端側とは、反射電極9の一方端側に対向する側である。また、反射コントラスト低下防止電極13Aおよび反射コントラスト低下防止電極13Bは、同一層内に形成されている。
さらに、本実施の形態に係わるTFTアレイ基板150では、図11に示すように、反射コントラスト低下防止電極13Aと反射コントラスト低下防止電極13Bとを電気的に接続する、接続電極40が、さらに配設されている。ここで、接続電極40の幅は、たとえば5μm程度であり、当該接続電極40は、TFTの形成領域付近に形成されている。
なお、接続配線40の形状や形成位置は、特に限定する必要はない(たとえば、上記のように接続電極幅等を限定する必要はない)。ただし、反射コントラスト低下防止電極13A,13Bの電気的なフローティング状態を維持するため、接続電極40は、透過電極12等とは接続していない。
以上のように、本実施の形態に係わるTFTアレイ基板150は、接続電極40を備えているので、以下に示す効果を有する。
つまり、反射コントラスト低下防止電極13A,13Bは、ソース配線3の近傍において、平面視で、当該ソース配線3と平行して配設されている。したがって、反射コントラスト低下防止電極13A,13Bは、ソース配線3からのカップリングノイズの影響を受け易くなる。このように、反射コントラスト低下防止電極13A,13Bがカップリングノイズの影響を受けると、反射領域Sにおいて、クロストークが視認されるという問題が生じる。
しかし、本実施の形態に係わるTFTアレイ基板150では、上記構成の接続電極40が配設されている。具体的に、たとえば、列毎および行毎に極性を反転させるドット反転駆動方式、または、列毎に極性を反転させる列反転駆動方式を用いた半透過型液晶表示装置に、本実施の形態を適用したとする。ここで、当該各方式により、左右のソース配線3が逆位相で極性が反転する。
したがって、上記接続電極40の配設により、反射コントラスト低下防止電極13A,13Bが受けるソース配線3からのカップリングノイズをキャンセルすることができる。よって、反射領域におけるクロストーク減少を抑制することができる。
なお、上述の通り、接続電極40の形状や配置位置は、反射コントラスト低下防止電極13A,13Bのフローティング状態が維持できる限り、特に限定しない。また、反射コントラスト低下防止電極13A,13Bおよび接続電極40の材質も、導電性を有するものであれば良い。また、図11では、接続電極40は、ゲート配線2と略平行な方向に配設されている。しかし、当該配設方向に限定する必要は無く、接続電極40は、ソース配線3と交わる方向に配設されていれば良い。
ただし、接続電極40の材質を反射コントラスト低下防止電極13A,13Bと、同一材質で形成(つまり、接続電極40と反射コントラスト低下防止電極13A,13Bとを一体的に形成)することにより、反射コントラスト低下防止電極13A,13Bと同一工程で、当該接続電極40をも形成することができる。この場合、上述の通り、接続電極40と反射コントラスト低下防止電極13A,13Bとは、一体的である。
<実施の形態4>
図12は、本実施の形態に係わる半透過型液晶表示装置の構成を示す、平面図である。本実施の形態に係わるTFTアレイ基板200は、実施の形態1に係わるTFTアレイ基板100と、ほぼ同じ構成である。しかし、以下の点において、両TFTアレイ基板100,200は相違する。以下、相違する構成についてのみ言及し、共通する構成については、ここでの説明は省略する。
なお、本実施の形態において、半透過型液晶表示装置を構成するTFTアレイ基板200以外の構成は、実施の形態1と同様である。
一の画素領域の反射領域Sに注目する。すると、反射コントラスト低下防止電極45は、反射電極9のソース配線3Aと対向する一方端側から、ソース配線3Bと対向する他方端側にかけて形成されている。つまり、図12に示すように、本実施の形態に係わるTFTアレイ基板200では、反射コントラスト低下防止電極45は、反射電極9の一方端側から、当該一方端側と対向する反射電極9の他方端側にかけて形成されている。また、反射コントラスト低下防止電極45は、平面視で、反射電極9を覆うように形成されている。
一画素領域の反射領域Sに着目すると、図12に示すように、反射コントラスト低下防止電極45は、平面視において、第一の端辺ないし第四の端辺とを備える略矩形状である。
当該反射コントラスト低下防止電極45の第一の端辺45a付近の領域は、ソース配線3Aと当該反射電極9との間に存する所定の領域の上方に配設されている。また、当該反射コントラスト低下防止電極45の第二の端辺45b付近の領域は、ソース配線3Bと当該反射電極9との間に存する所定の領域の上方に配設されている。
また、当該反射コントラスト低下防止電極45の第三の端辺45cは、反射電極9と透過電極12との境界付近に配設されている。また、当該反射コントラスト低下防止電極45の第四の端辺45dは、TFT形成領域付近に配設されている。
なお、実施の形態1で説明したように、反射コントラスト低下防止電極45は、電気的なフローティング状態である。
以上のように、本実施の形態に係わるTFTアレイ基板150は、上記構成の反射コントラスト低下防止電極45を備えている。したがって、実施の形態3で説明したように、反射領域Sにおけるクロストーク減少を抑制することができる。
なお、上記各実施の形態に係わる半透過型液晶表示装置は、たとえば、画像や文字を表示する、OA機器等のアクティブマトリクス方式の液晶表示装置として適用できる。
TFTアレイ基板の概略構成を示す平面図である。 TFTアレイ基板の一画素領域の構成を示す拡大平面図である。 TFTアレイ基板の構成を示す断面図である。 実施の形態1に係わる半透過型液晶表示装置の製造方法を説明するための工程平面図である。 実施の形態1に係わる半透過型液晶表示装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半透過型液晶表示装置の製造方法を説明するための工程平面図である。 実施の形態1に係わる半透過型液晶表示装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半透過型液晶表示装置の製造方法を説明するための工程平面図である。 実施の形態1に係わる半透過型液晶表示装置の製造方法を説明するための工程断面図である。 容量比と反射コントラスト効果との関係を示すシミュレーション結果図である。 実施の形態3に係わるTFTアレイ基板の構成を示す拡大平面図である。 実施の形態4に係わるTFTアレイ基板の構成を示す拡大平面図である。
符号の説明
1 透明絶縁性基板、2 ゲート配線、2a ゲート電極部、3,3A,3B ソース配線、4 補助容量電極、5,10 絶縁膜、6 半導体能動膜、7 オーミックコンタクト膜、9 反射電極、11 コンタクトホール、12 透過電極、13,13A,13B,45 反射コントラスト低下防止電極、40 接続電極、100,150,200 TFTアレイ基板、S 反射領域、T 透過領域。

Claims (6)

  1. 第一の基板と、
    前記第一の基板と対向して配設され、対向電極を有する第二の基板と、
    前記第一の基板と前記第二の基板との間に封入される液晶層とを、
    備えており、
    前記第一の基板は、
    前記第一の基板上に形成される複数のゲート配線と、
    前記第一の基板上に形成され、平面視において、前記ゲート配線と交差する複数のソース配線と、
    前記ソース配線と同一層の、前記ゲート配線と前記ソース配線とで区画されている単位画素領域の一部である反射領域において、前記ソース配線と所定の領域だけ隔てられ形成される反射電極と、
    前記所定の領域中の前記反射電極の上層に形成されており、第一の絶縁膜を介して、平面視で前記反射電極と重複する領域を有する反射コントラスト低下防止電極とを、
    備えており、
    前記反射コントラスト低下防止電極は、電気的にフローティング状態である、
    ことを特徴とする半透過型液晶表示装置。
  2. 前記反射コントラスト低下防止電極は、
    前記ソース配線の配設方向に沿って、延設されている、
    ことを特徴とする請求項1に記載の半透過型液晶表示装置。
  3. 所定の期間、電圧を保持する機能を有しており、第二の絶縁膜を介して、平面視で反射コントラスト低下防止電極と重複する領域を有する、補助容量電極を、さらに備えており、
    前記反射電極と前記反射コントラスト低下防止電極との間で形成される電気容量をC1とし、前記補助容量電極と前記反射コントラスト低下防止電極との間で形成される電気容量をC2とした場合において、
    C1/C2≧5、の関係を満たす、
    ことを特徴とする請求項2に記載の半透過型液晶表示装置。
  4. 前記反射コントラスト低下防止電極は、
    前記反射領域において、前記反射電極の前記ソース配線と対向する両端側に、各々形成されており、
    両前記反射コントラスト低下防止電極は、前記ソース配線と交わる方向に配設された接続電極を介して、各々電気的に接続されている、
    ことを特徴とする請求項2に記載の半透過型液晶表示装置。
  5. 前記接続電極は、
    前記反射コントラスト低下防止電極と、一体的に形成されている、
    ことを特徴とする請求項4に記載の半透過型液晶表示装置。
  6. 前記反射コントラスト低下防止電極は、
    前記反射領域において、前記反射電極の前記ソース配線と対向する一方端側から、前記ソース配線と対向する他方端側にかけて、平面視において、前記反射電極を覆うように形成されている、
    ことを特徴とする請求項1に記載の半透過型液晶表示装置。
JP2005172132A 2005-06-13 2005-06-13 半透過型液晶表示装置 Expired - Fee Related JP3892882B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005172132A JP3892882B2 (ja) 2005-06-13 2005-06-13 半透過型液晶表示装置
TW095104882A TW200643579A (en) 2005-06-13 2006-02-14 Transflective liquid crystal display device
US11/276,136 US7315340B2 (en) 2005-06-13 2006-02-15 Transflective liquid crystal display device
CNB2006100594734A CN100443967C (zh) 2005-06-13 2006-03-13 半透射型液晶显示装置
KR1020060052895A KR100802460B1 (ko) 2005-06-13 2006-06-13 반투과형 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005172132A JP3892882B2 (ja) 2005-06-13 2005-06-13 半透過型液晶表示装置

Publications (2)

Publication Number Publication Date
JP2006349729A JP2006349729A (ja) 2006-12-28
JP3892882B2 true JP3892882B2 (ja) 2007-03-14

Family

ID=37519269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005172132A Expired - Fee Related JP3892882B2 (ja) 2005-06-13 2005-06-13 半透過型液晶表示装置

Country Status (5)

Country Link
US (1) US7315340B2 (ja)
JP (1) JP3892882B2 (ja)
KR (1) KR100802460B1 (ja)
CN (1) CN100443967C (ja)
TW (1) TW200643579A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7985699B2 (en) * 2006-03-22 2011-07-26 Tokyo Electron Limited Substrate processing method and storage medium
JP2008241821A (ja) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp 半透過型液晶表示装置
US9236496B2 (en) * 2011-03-11 2016-01-12 Sharp Kabushiki Kaisha Thin film transistor and display device
AU2012233865B2 (en) 2011-03-28 2014-08-07 Jx Nippon Oil & Energy Corporation Method for manufacturing substrate having textured structure and method for manufacturing organic el elements using same
CN107527925B (zh) 2017-08-25 2019-11-05 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板、显示装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230101A (ja) 1994-02-16 1995-08-29 A G Technol Kk 液晶表示素子およびそれを用いた投射型表示装置
TW347477B (en) * 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
WO1997000463A1 (fr) * 1995-06-16 1997-01-03 Seiko Epson Corporation Dispositif d'affichage a cristaux liquides, son procede de fabrication, et appareil electronique
US6195140B1 (en) * 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region
JP4130490B2 (ja) * 1997-10-16 2008-08-06 三菱電機株式会社 液晶表示装置
JP3907297B2 (ja) 1998-01-27 2007-04-18 三菱電機株式会社 Tftアレイ基板及びその製造方法並びにこのtftアレイ基板を備えた液晶表示装置
JP4167335B2 (ja) 1998-01-30 2008-10-15 シャープ株式会社 液晶表示装置
JPH11295762A (ja) 1998-04-15 1999-10-29 Casio Comput Co Ltd 液晶表示装置
JP3369502B2 (ja) 1999-03-10 2003-01-20 シャープ株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
JP4815659B2 (ja) 2000-06-09 2011-11-16 ソニー株式会社 液晶表示装置
KR100628257B1 (ko) * 2000-10-20 2006-09-27 엘지.필립스 엘시디 주식회사 반사형 및 반투과형 lcd의 구조
KR100709502B1 (ko) 2000-11-15 2007-04-20 엘지.필립스 엘시디 주식회사 반사형 및 투과반사형 액정 표시장치와 그 제조방법
JP2002311448A (ja) * 2001-02-06 2002-10-23 Advanced Display Inc 液晶表示装置及びその製造方法
KR100470020B1 (ko) 2001-06-01 2005-02-04 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP4689900B2 (ja) * 2001-08-22 2011-05-25 Nec液晶テクノロジー株式会社 液晶表示装置
JP2003195329A (ja) 2001-12-27 2003-07-09 Sharp Corp 表示装置およびその製造方法
TWI230304B (en) 2002-03-04 2005-04-01 Sanyo Electric Co Display device with reflecting layer
JP2003344840A (ja) 2002-05-24 2003-12-03 Seiko Epson Corp 液晶装置、およびそれを用いた電子機器
JP4063733B2 (ja) 2002-07-10 2008-03-19 Nec液晶テクノロジー株式会社 半透過型液晶表示装置及びその製造方法
JP4078928B2 (ja) 2002-09-19 2008-04-23 セイコーエプソン株式会社 電気光学装置および電子機器
JP4196645B2 (ja) 2002-11-01 2008-12-17 セイコーエプソン株式会社 液晶表示装置及び電子機器
JP2004163461A (ja) 2002-11-08 2004-06-10 Samsung Electronics Co Ltd カラーフィルター表示板及びその製造方法とそれを含む反射透過型液晶表示装置
CN1166978C (zh) * 2002-11-18 2004-09-15 统宝光电股份有限公司 半透明半反射式液晶显示器构造
JP3964324B2 (ja) 2002-12-27 2007-08-22 三菱電機株式会社 半透過型表示装置の製造方法および半透過型表示装置
JP4167085B2 (ja) 2003-02-07 2008-10-15 株式会社 日立ディスプレイズ 液晶表示装置
TW594169B (en) * 2003-04-17 2004-06-21 Au Optronics Corp In-plane switching mode liquid crystal display
JP3788448B2 (ja) * 2003-07-18 2006-06-21 セイコーエプソン株式会社 カラーフィルタ基板、半透過反射基板、カラーフィルタ基板の製造方法、電気光学装置及び電子機器
TWI226712B (en) * 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
TWI255947B (en) * 2004-01-09 2006-06-01 Chi Mei Optoelectronics Corp Liquid crystal display device
JP4191642B2 (ja) 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
JP4191641B2 (ja) 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
JP4802462B2 (ja) 2004-07-27 2011-10-26 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
JP3861895B2 (ja) * 2004-09-08 2006-12-27 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
CN100363802C (zh) 2004-12-01 2008-01-23 鸿富锦精密工业(深圳)有限公司 液晶显示装置

Also Published As

Publication number Publication date
US20060279676A1 (en) 2006-12-14
KR100802460B1 (ko) 2008-02-14
CN100443967C (zh) 2008-12-17
JP2006349729A (ja) 2006-12-28
KR20060129969A (ko) 2006-12-18
TW200643579A (en) 2006-12-16
US7315340B2 (en) 2008-01-01
CN1881014A (zh) 2006-12-20

Similar Documents

Publication Publication Date Title
JP4191642B2 (ja) 半透過型液晶表示装置およびその製造方法
KR100868771B1 (ko) 액정표시장치
JP4619997B2 (ja) 液晶表示装置とその製造方法
JP4083752B2 (ja) アクティブマトリクス基板及びその製造方法
KR100741537B1 (ko) 반투과형 액정표시장치 및 그 제조방법
KR100287666B1 (ko) 액티브매트릭스기판
KR20020069570A (ko) 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법
JP4191641B2 (ja) 半透過型液晶表示装置およびその製造方法
JP2007304599A (ja) 薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法
JP3892882B2 (ja) 半透過型液晶表示装置
JPH0990425A (ja) 表示装置
JP4115761B2 (ja) アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置
JP4367161B2 (ja) アクティブマトリクス型液晶表示装置及びその製造方法
JP4875702B2 (ja) 半透過型液晶表示装置及びその製造方法
JP4799926B2 (ja) 半透過型tftアレイ基板、および半透過型液晶表示装置
JP5455011B2 (ja) 液晶表示パネル
JP2008241821A (ja) 半透過型液晶表示装置
JP2010231233A (ja) 液晶表示装置用基板及びそれを用いた液晶表示装置
JP2007193373A (ja) 液晶表示装置用基板及びそれを用いた液晶表示装置
KR20070082325A (ko) 박막 트랜지스터 기판 및 이의 제조 방법 및 액정 표시장치
JP2000284323A (ja) アクティブマトリクス型液晶表示装置とその製造方法
JP4205144B2 (ja) アクティブマトリクス基板及びその製造方法
JP2009300636A (ja) 液晶表示パネルおよびその製造方法
KR20070077681A (ko) 박막 트랜지스터, 액정 표시 장치 및 이의 제조 방법
KR20070072116A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20061004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees