JP2007304599A - 薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法 - Google Patents

薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法 Download PDF

Info

Publication number
JP2007304599A
JP2007304599A JP2007126799A JP2007126799A JP2007304599A JP 2007304599 A JP2007304599 A JP 2007304599A JP 2007126799 A JP2007126799 A JP 2007126799A JP 2007126799 A JP2007126799 A JP 2007126799A JP 2007304599 A JP2007304599 A JP 2007304599A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
line
storage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007126799A
Other languages
English (en)
Other versions
JP2007304599A5 (ja
JP5063180B2 (ja
Inventor
Seung-Kyu Lee
承 珪 李
Won-Sang Park
朴　源　祥
Jae-Hyun Kim
宰 賢 金
Yong-Seok Cho
容 ▲ソク▼ 趙
Yong-Suk Yeo
庸 碩 呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007304599A publication Critical patent/JP2007304599A/ja
Publication of JP2007304599A5 publication Critical patent/JP2007304599A5/ja
Application granted granted Critical
Publication of JP5063180B2 publication Critical patent/JP5063180B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】フリッカを防止すると共に反射率を向上させることができる薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法を提供する。
【解決手段】液晶表示パネルは。下部基板上に形成されたゲートライン、ゲートラインと電気的に絶縁状態で交差するデータライン、ゲートライン及びデータラインに接続された薄膜トランジスタ、薄膜トランジスタに接続されゲートラインを遮蔽するように形成された反射電極を含む薄膜トランジスタ基板と、下部基板と対向する上部基板上に形成されたカラーフィルタ及び反射電極と電界を形成する共通電極を含み、薄膜トランジスタ基板と液晶を挟んで対向するカラーフィルタ基板を含む。
【選択図】図２

Description

本発明は薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法に係り、さらに詳しくはフリッカを防止すると共に反射率を向上させることができる薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法に関する。
液晶表示装置は液晶の電気的及び光学的特性を用いて映像を表示する。そのため、液晶表示装置は画素マトリックスを通じて画像を表示する液晶表示パネル(以下、液晶パネル)と、液晶パネルを駆動する駆動回路と、液晶パネルに光を供給するバックライトユニットを備える。このような液晶表示装置は移動通信端末機、携帯用コンピュータ、モニター、液晶テレビなどのように小型表示装置から大型表示装置に至るまで幅広く使用される。
液晶表示装置は、内蔵された光源からの内部光を用いる透過型と、外部光を用いる反射型と、内部光及び外部光の両方を用いる半透過型とに大別される。これらのうち半透過型液晶表示装置は外部光が十分ならば反射モードで、不十分ならばバックライトユニットを用いた透過モードで画像を表示することにより消費電力を節減できる反射型の長所と外部光の制約を受けない透過型の長所を両方有する。
このような半透過型液晶表示装置は、図１に示したように、光学補償ベンド(Optically compensated bend :ＯＣＢ)モードの液晶分子２０を挟んで下部基板１と上部基板１１が対向するように形成される。
下部基板１上には絶縁膜６により覆われたゲートライン４を挟んで第１サブ画素領域の反射電極８及び画素電極１０Ａが第２サブ画素領域の画素電極１０Bと対向するように形成される。
上部基板１１上に各サブ画素領域を区分するブラックマトリックス２と、各サブ画素領域毎に形成されるカラーフィルタ２と、反射領域と透過領域とで異なる厚さを有するオーバーコート層１４と、画素電極１０及び反射電極８と垂直電界を形成する共通電極１２が形成される。
このように上部基板１１上に形成された共通電極１２（または、反射電極８）とゲートライン４との間に形成される電界によって、液晶分子の配列が反射電極８（または、ゲートライン４）の縁部で反転される。これにより、反射電極８の縁部と残り領域の液晶分子１２の配列が異なることとなり、反射電極８の縁部から光が漏れ出てフリッカのように見える問題点がある。特に、光漏れ現象はゲートライン４を挟んで隣り合う画素電極１０Ａ、１０Ｂに相異なる極性のデータ電圧を供給するラインインバージョン方式の場合に目立つ傾向にある。
このような光漏れ現象を防止するため、反射電極８の縁部を遮るようにブラックマトリックス２の面積を第１サブ画素領域と一部重なるように広めると、反射電極８の面積が縮小されることとなり、反射率が低下するという問題点がある。
本発明は前述した問題点を解決するために案出されたもので、その目的はフリッカを防止すると共に反射率を向上させることができる薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法を提供するところにある。
前記技術的課題を達成するため、本発明の実施例による液晶表示パネルは下部基板上に形成されたゲートライン、前記ゲートラインと電気的に絶縁状態で交差するデータライン、前記ゲートライン及びデータラインに接続された薄膜トランジスタ、前記薄膜トランジスタに接続され前記ゲートラインを遮蔽するように形成された反射電極を含む薄膜トランジスタ基板と、前記下部基板と対向する上部基板上に形成されたカラーフィルタ及び前記反射電極と電界を形成する共通電極を含み、前記薄膜トランジスタ基板と液晶を挟んで対向するカラーフィルタ基板を含むことを特徴とする。
ここで、前記液晶表示パネルは前記薄膜トランジスタに接続された画素電極をさらに含むように構成できる。
そして、前記カラーフィルタ基板は前記カラーフィルタ上に一側端及び他側端が前記反射電極と重なるオーバーコート層をさらに含むように構成できる。
また、前記薄膜トランジスタ基板は前記薄膜トランジスタのドレイン電極と電気的に絶縁状態で重なって第１ストレージキャパシタを形成するストレージ電極と、前記ストレージ電極に接続され前記ゲートラインの一側端に隣接した第１ストレージラインと、前記画素電極と電気的に絶縁状態で重なって第２ストレージキャパシタを形成し前記ゲートラインの他側端に隣接した第２ストレージラインをさらに含むように構成できる。
一方、前記第２ストレージラインはデータライン方向に隣接した２つの画素電極と全て重なるように構成できる。
そして、前記薄膜トランジスタ基板は前記データラインより広い幅で前記データラインと重なるシールドパターンをさらに含むように構成できる。
一方、前記薄膜トランジスタ基板は前記薄膜トランジスタのドレイン電極と電気的に絶縁状態で重なって第１ストレージキャパシタを形成するストレージ電極と、前記ストレージ電極に接続され前記ゲートラインの一側端に隣接した第１ストレージラインと、前記画素電極と電気的に絶縁状態で重なって第２ストレージキャパシタを形成し前記ゲートラインの他側端に隣接した第２ストレージラインをさらに含み、前記シールドパターンは前記第２ストレージラインに電気的に接続されるように構成できる。
前記技術的課題を達成するため、本発明に係る薄膜トランジスタ基板は基板上に形成されたゲートラインと、前記ゲートラインと電気的に絶縁状態で交差するデータラインと、前記ゲートライン及びデータラインに接続された薄膜トランジスタと、前記薄膜トランジスタに接続され前記ゲートラインを覆うように形成された反射電極とを備えることを特徴とする。
この際、前記第２ストレージラインは極性が異なるデータ信号が供給される画素電極の間に位置するように構成できる。
前記技術的課題を達成するため、本発明に係る液晶表示パネルの製造方法は下部基板上に形成されたゲートライン、 前記ゲートラインと電気的に絶縁状態で交差するデータライン、 前記ゲートライン及びデータラインに接続された薄膜トランジスタ、前記薄膜トランジスタに接続され前記ゲートラインを遮蔽するように形成された反射電極を含む薄膜トランジスタ基板を設ける段階と、前記下部基板と対向する上部基板上に形成されたカラーフィルタ、前記反射電極と電界を形成する共通電極を含むカラーフィルタ基板を設ける段階と、液晶を挟むように前記薄膜トランジスタ基板とカラーフィルタ基板を結合する段階とを含むことを特徴とする。
ここで、前記薄膜トランジスタ基板を設ける段階は、前記基板上にゲートライン及びデータラインと、そのゲートライン及びデータラインと接続された薄膜トランジスタを形成する段階と、前記薄膜トランジスタを覆うように保護膜を形成する段階と、前記保護膜上に前記薄膜トランジスタと接続された画素電極を形成する段階と、前記ゲートラインと重なる反射電極を形成する段階とを含むように構成できる。
また、前記薄膜トランジスタ基板を設ける段階は、前記薄膜トランジスタのドレイン電極と電気的に絶縁状態で重なって第１ストレージキャパシタを形成するストレージ電極、前記ストレージ電極に接続され前記ゲートラインの一側端に隣接した第１ストレージライン、前記画素電極と電気的に絶縁状態で重なって第２ストレージキャパシタを形成し、前記ゲートラインの他側端に隣接した第２ストレージラインを前記ゲートラインと同一平面上に同一金属で形成する段階をさらに含むように構成できる。
そして、前記薄膜トランジスタ基板を設ける段階は、前記データラインより広い幅で前記データラインと重なるシールドパターンを前記ゲートラインと同一平面上に同一金属で形成する段階をさらに含むように構成できる。
具体的に、前記シールドパターンを形成する段階は前記第２ストレージラインと電気的に接続されるように形成する段階であることが好ましい。
一方、前記カラーフィルタ基板を設ける段階は、前記上部基板上にカラーフィルタを形成する段階と、前記カラーフィルタ上に一側端及び他側端が前記反射電極と重なるオーバーコート層を形成する段階と、前記オーバーコート層が形成された上部基板上に前記共通電極を形成する段階とを含むように構成できる。
前記技術的課題を解決すること以外に、本発明の他の特徴及び利点は添付した図面を参照して実施例に対する詳細な説明を通じて明らかになる。
以上述べたように、本発明に係る薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法は、ゲートラインが反射電極により覆われるように形成される。これにより、本発明に係る薄膜トランジスタ基板、それを含む液晶表示パネル、その製造方法及びその液晶表示パネルの製造方法は、ゲート信号により反射電極の縁部から発生する液晶配列のバラツキ現象を防止することができる。液晶配列のバラツキ現象を防止できることによって、フリッカ発生を防ぐことができ、反射率も向上する。
また、本発明に係る薄膜トランジスタ基板、それを含む液晶表示パネル、その製造方法及びその液晶表示パネルの製造方法は、反射電極、ストレージライン及びシールドパターンを用いて光漏れ現象を防止することにより、別のブラックマトリックスを必要としない。これにより、本発明に係る薄膜トランジスタ基板、それを含む液晶表示パネル、その製造方法及びその液晶表示パネルの製造方法はブラックマトリックスを形成するためのマスク工程が不要なので、工程を単純化することができると共に、コストダウン及び収率を向上させ、また開口率も向上する。
以下、本発明の望ましい実施例を添付した図２〜図１０ｂを参照して詳述する。
図２及び図３は本発明に係る半透過型液晶表示装置の薄膜トランジスタ基板を示す平面図及び断面図である。
図２及び図３に示す薄膜トランジスタ基板１６０は、互いに交差するように形成されたゲートライン１０２及びデータライン１０４と、ゲートライン１０２及びデータライン１０４と接続された薄膜トランジスタ(ＴＦＴ)と、薄膜トランジスタ(ＴＦＴ)と接続され各サブ画素領域(ＳＰＡ)に形成された画素電極１２２と、薄膜トランジスタ(ＴＦＴ)に接続され各サブ画素領域(ＳＰＡ)の反射領域(ＲＡ)と透過領域(ＴＡ)を定義する反射電極１２４と、画素電極に充電されたビデオ信号を安定的に維持できるようにする第１及び第２ストレージキャパシタとを備える。
データライン１０４は薄膜トランジスタ(ＴＦＴ)を通じてデータ信号を画素電極１２２及び反射電極１２４に供給する。ゲートライン１０２は薄膜トランジスタ(ＴＦＴ)のゲート電極１０６にゲート信号を供給する。このようなゲートライン１０２の一側端は第１ストレージライン１３２に隣接して形成され、ゲートライン１０２の他側端は第２ストレージライン１３６に隣接して形成される。
薄膜トランジスタ(ＴＦＴ)はゲートラインに接続されたゲート電極１０６、ゲート絶縁膜１１２を挟んでゲート電極１０６と重なった活性層１１４、データライン１０４に接続され活性層１１４の一側部に接続されたソース電極１０８、活性層１１４の他側部に接続されたドレイン電極１１０を備える。また薄膜トランジスタ(TFT)はソース電極１０８及びドレイン電極１１０と活性層１１４との間のオーミック接触のためのオーミック接触層１１６をさらに備える。ゲート電極１０６はゲートライン１０２と共に下部基板１０１上に同一金属で形成される。活性層１１４及びオーミックコンタクト層１１６は絶縁膜１１２上に積層され、その上にソース電極１０８とドレイン電極１１０がデータライン１０４と同一平面上に同一金属で形成される。そして、薄膜トランジスタ(TFT)はその上に形成された無機保護膜１１８及び有機保護膜１２６を貫通するコンタクトホール１２０を通じて画素電極１２２及び反射電極１２４に接続される。これにより薄膜トランジスタ(TFT)はゲートライン１０２のゲート信号に応答してデータライン１０４のデータ信号を画素電極１２２及び反射電極１２４に供給する。
画素電極１２２は各サブ画素領域(SPA)の有機保護膜１２６上に形成され、コンタクトホール１２０を通じてドレイン電極１１０に接続される。画素電極１２２は透過率が高い透明導電物質で形成され、バックライトユニットからの内部光を透過させる。画素電極１２２のうち第２ストレージライン１３６を挟んで相異なる極性のビデオ信号が充電される第１及び第２画素電極１２２Ａ、１２２Ｂは、互いに影響を与えない程度の間隔で離間して形成することが望ましい。例えば、第１及び第２画素電極１２２A、１２２Bは約７~２０μｍの距離で離間して形成することができる。
反射電極１２４は各サブ画素領域(ＳＰＡ)の反射領域(ＲＡ)に形成され、その下部の画素電極１２２を通じてドレイン電極１１０と接続される。各サブ画素領域(ＳＰＡ)のうち、反射電極１２４が形成された領域は反射領域(ＲＡ)と定義され、反射電極１２４が形成されていない領域は透過領域(ＴＡ)と定義される。反射電極１２４は反射率が高い導電物質で形成され外部光を反射する。反射効率をアップするために反射電極１２４がエンボス表面を有するように形成され、この反射電極１２４の下に位置する有機保護膜１２６の表面も同様にエンボス表面を有するように形成される。また、反射電極１２４の外周部がデータライン１０４の一側部と重なるように形成されると共に、薄膜トランジスタ(ＴＦＴ)と重なるように形成される。この反射電極１２４により薄膜トランジスタ(ＴＦＴ)のチャネル部が保護されるため、別のブラックマトリックスが不要である。そして、反射電極１２４は第１及び第２ストレージライン１３２、１３６の間に位置するゲートライン１０２と重なるように形成されるとともに、ゲートライン１０２に隣接した第２ストレージライン１３６の一側部と重なるように形成される。このようにゲートライン１０２のゲート信号が反射電極１２４により遮蔽されることにより反射電極１２４の全領域で液晶分子配列のバラツキが発生しない。これにより、本発明に係る液晶表示装置は液晶分子配列のバラツキを抑えるための従来のような別のブラックマトリックスが不要なので、従来より反射率が向上する。一方、従来と同じ反射率を維持する場合、本発明に係る液晶表示装置は透過率が従来より約２０％以上向上する。さらに、本発明に係る液晶表示装置は光漏れ現象を防止することによって光漏れ現象によってフリッカを防止できる。
第１及び第２ストレージキャパシタは画素電極１２２に充電されたビデオ信号が次の信号が充電されるまで安定的に維持できるようになる。
第１ストレージキャパシタは画素電極１２２と接続されたドレイン電極１１０がゲート絶縁膜１１２を挟んでストレージ電極１３４と重なって形成される。ここで、ストレージ電極１３４は第１ストレージライン１３２から突出して形成される。
第２ストレージキャパシタは画素電極１２２がゲート絶縁膜１１２、無機保護膜１１８及び有機保護膜１２６を挟んで第２ストレージライン１３６と重なって形成される。ここで、第２ストレージライン１３６はゲートライン１０２と平行である方向に形成され、データライン１２０方向に隣接した２つの画素電極１２２A、１２２Bと全て重なる。
また、第２ストレージライン１３６はデータライン１０４と重なるように形成されたシールドパターン１３８と所定間隔で離間して形成される。このようなシールドパターン１３８は、データライン１０４と広い幅でデータライン１０４と重なって形成することにより、データライン１０４と画素電極１２２との間の光漏れを遮断できる。
一方、シールドパターン１３８は、図４に示したように、データラインと重なるシールド部１３８ａと、ゲートライン１０２と並んで形成される第２ストレージライン部１３８bを含む。ここで、第２ストレージライン部１３８ｂとシールド部１３８ａは電気的に接続され一体型で形成することもできる。シールドパターン１３８には第２ストレージライン部１３８ｂを通じて液晶駆動時基準となる共通電圧またはストレージ電圧が供給される。この場合、シールドパターン１３８はデータライン１０４と画素電極１２２との光漏れを遮断すると共に、データライン１０４のビデオ信号を遮蔽することにより、データライン１０４と画素電極１２２との寄生キャパシタによるカップリング現象を抑えることができる。
また、 シールド部１３８ａと電気的に一体型に形成された第２ストレージライン部１３８ｂは、シールド部１３８により全体的な面積を増加することができる。面積が増加した第２ストレージライン部１３８ｂにより、第２ストレージライン部１３８ｂと画素電極１２２との重畳面積が増加し、第２ストレージキャパシタの容量値も増加する。容量値が増加した第２ストレージキャパシタに半比例するキックバック電圧が小さくなる。この際、ストレージ電極１３４の面積が縮小する場合、容量値が減った第１ストレージキャパシタに対して、増加したキックバック電圧は第２ストレージキャパシタにより減少する。
一方、図３または図４に示された薄膜トランジスタ基板１６０は、図５に示すように、液晶層を挟むように、カラーフィルタ１５２が形成されたカラーフィルタ基板１５０と結合される。ここでは、図３に示された薄膜トランジスタ基板とカラーフィルタ基板が結合され、図５に示す液晶表示パネルを構成する。
カラーフィルタ基板１５０は上部基板１１１上に形成されたカラーフィルタ１５２と、カラーフィルタ１５２上に積層されたオーバーコート層１５４及び共通電極１５６を備える。
カラーフィルタ１５２は上部基板１１１上に赤色(Ｒ)、緑色(Ｇ)、青(Ｂ)サブ画素領域(ＳＰＡ)別に形成され、Ｒ、Ｇ、Ｂサブ画素を定義する。
オーバーコート層１５４は反射領域(RA)で液晶層を２回経由して出射する外部光と、透過領域(ＴＡ)で液晶層を１回経由して出射する内部光の光経路差を補償する。このため、オーバーコート層１５４は、透過領域でカラーフィルタ１５２を露出させる透過ホール１５８を有するように形成される。または、光経路差を補償すると共に、カラーフィルタ１５２間の段差を補償するため、オーバーコート層１５４の一部を貫通する透過ホール１５８を有するように形成される。
また、オーバーコート層１５４の一側端は第２ストレージライン１３６と隣接した反射電極１２４と重なり、オーバーコート層１５４の他側端はストレージ電極１３４と隣接するように形成されると共に、反射電極１２４と重なる。これにより、図１に示した従来の構造に比べて液晶配向が上下対称構造に近くなる。
このようなオーバーコート層１５４上には透明導電物質よりなる共通電極１５６が形成される。
図６ａ〜図１０ｂは本発明に係る薄膜トランジスタ基板の製造方法を示す平面図及び断面図である。ここでは、図２に示された薄膜トランジスタ基板の製造方法を例として説明する。
図６ａ及び図６ｂに示したように、下部基板１０１上にゲートライン１０２、ゲートライン１０２に接続されたゲート電極１０６、ゲートライン１０６に隣接した第１及び第２ストレージライン１３２、１３６、第１ストレージライン１３２に接続されたストレージ電極１３４、第２ストレージライン１３６に隣接したシールドパターン１３８を含む第１導電パターン群が形成される。
具体的に、下部基板１４２上にスパッタリング方法などの蒸着方法を通じてゲート金属層を形成する。ゲート金属層としてはMo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金などのように金属物質が単一層として用いることができ、前述の金属を用いて二重層以上に積層した構造で形成する。次いで、ゲート金属層をフォトリソグラフィ工程及び食刻工程でパターニングすることにより、ゲートライン１０２、ゲート電極１０６、第１及び第２ストレージライン１３２、１３６、ストレージ電極１３４及びシールドパターン１３８を含む第１導電パターン群を形成する。
図７ａ及び図７ｂに示すように、第１導電パターン群が形成された下部基板１０１上にゲート絶縁膜１１２を形成し、その上にデータライン１０４、ソース電極１０８、ドレイン電極１１０を含む第２導電パターン群と、第２導電パターン群に沿ってその下部に重なった活性層１１４及びオーミック接触層１１６を含む半導体パターン群を形成する。このような半導体パターン群と第２導電パターン群は回折露光マスクまたはハーフトーン(Half Tone)を用いた１つのマスク工程で形成することができる。
具体的に、第１導電パターン群が形成された下部基板１０１上にゲート絶縁膜１１２、非晶質シリコン層、不純物(n+またはp+)がドーピングされた非晶質シリコン層、ソース/ドレイン金属層を順に形成する。ゲート絶縁膜１１２としては、酸化シリコン(SiOx)、窒化シリコン(SiNx)などのような無機絶縁物質を用いることができ、ソース/ドレイン金属層としてはMo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金などの金属物質を単一層として用いることができ、また前述の金属を用いた二重層以上を積層した構造とすることができる。そして、ソース/ドレイン金属層上にフォトレジストを塗布した後、回折露光マスクを用いたフォトリソグラフィ工程で、フォトレジストを露光及び現像することにより、段差を有する第１及び第２フォトレジストパターンを形成する。第１フォトレジストパターンは半導体パターン群及び第２導電パターン群が形成される領域に位置するように形成される。第２フォトレジストパターンは第１フォトレジストパターンより薄く、薄膜トランジスタのチャンネルが形成される領域に位置するように形成される。このようなフォトレジストパターンを用いた食刻工程で、ソース/ドレイン金属層をパターニングすることにより、第２導電パターン群と、その下部の半導体パターン群を形成する。この場合、第２導電パターン群のうちソース電極１０８とドレイン電極１１０は電気的に接続した構造を有する。
酸素(Ｏ２)プラズマを用いたアシング工程で、第１フォトレジストパターンが薄くなるように形成し、第２フォトレジストパターンを除去する。次いで、アシングされた第１フォトレジストパターンを用いた食刻工程で、第２フォトレジストパターンの除去により露出された第２導電パターン群と、その下部のオーミック接触層１１６を除去することにより、ソース電極１０８とドレイン電極１１０は分離され、活性層１１４が露出される。
そして、ストリップ工程でソース/ドレイン金属パターン上に残存していた第１フォトレジストパターンを除去する。
図８ａ及び図８ｂに示すように、第２導電パターン群が形成されたゲート絶縁膜１１２上に無機保護膜１１８と、無機保護膜１１８上にエンボス形状の表面を有する有機保護膜１２６を形成する。
具体的に、第２導電パターン群が形成されたゲート絶縁膜１１２上に、無機保護膜１１８を形成する。無機保護膜１１８はゲート絶縁膜のような無機絶縁物質で形成されうる。このような無機保護膜１１８上にエンボス形状の表面を有する有機保護膜１２６を形成する。有機保護膜１２６はアルカリ可溶基を含む樹脂、ＰＡＣ(Photo Active Compound)、溶媒及び添加物(接着力降下剤、界面活性剤など)などよりなる。この無機保護膜１１８と有機保護膜１２６とをフォトリソグラフィ工程と食刻工程でパターニングすることにより、無機保護膜１１８及び有機保護膜１２６を貫通してドレイン電極１１０を露出させるコンタクトホール１２０を形成する。
図９ａ及び図９ｂに示すように、有機保護膜１２６上に画素電極を含む第３導電パターン群を形成する。
具体的に、有機保護膜１２６上にスパッタリングなどの蒸着方法を通じて、エンボス形状を維持するように透明導電層を形成し、その透明導電層をフォトリソグラフィ工程と食刻工程でパターニングすることにより、各サブ画素領域に画素電極１２２を形成する。画素電極１２２は、コンタクトホール１２０を介してドレイン電極１１０に接続される。透明導電層としては、酸化スズ(Tin Oxide : TO)、酸化インジウムスズ(Indium Tin Oxide : ITO)、酸化亜鉛インジウム(Indium Zinc Oxide : IZO)、スズ酸化亜鉛インジウム(Indium Tin Zinc Oxide : ITZO)などを用いることができる。
図１０ａ及び図１０ｂに示すように、第３導電パターン群上に反射電極１２４を含む第４導電パターン群を形成する。
具体的に、画素電極が形成された有機保護膜１２６上に、エンボス形状を維持しつつ反射金属層を積層する。反射金属層としては、Ａｌ、ＩＮｄなどのように反射率が高い金属を用いることができる。次いで、反射金属層をフォトリソグラフィ工程及び食刻工程でパターニングすることにより、各サブ画素領域毎に反射電極１２４を含む第４導電パターン群を形成する。
以上の実施例では半透過型液晶表示装置に本発明を適用したが、反射型液晶表示装置にも適用できる。その場合は、第２ストレージラインを反射電極と重なるように形成しる。また以上の実施例では反射電極を画素電極上に形成したが、これは必須のことではなく、逆順で形成することもでき、同一層に形成することもできる。
以上述べた内容を通じて、当業者ならば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能である。従って、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されることではなく、特許請求の範囲によって定まるべきである。
従来の半透過型液晶表示パネルを示す断面図である。 本発明に係る半透過型液晶表示パネルの薄膜トランジスタ基板を示す平面図である。 図２において線I-I’、II-II’に沿って切り取った薄膜トランジスタ基板を示す断面図である。 図２に示されたシールドパターンの他の形態を示す平面図である。 図３に示した薄膜トランジスタ基板とカラーフィルタ基板を含む液晶表示パネルを示す断面図である。 本発明に係る 薄膜トランジスタの基板製造方法のうち第１導電パターン群の製造方法を説明するための平面図である。 本発明に係る 薄膜トランジスタの基板製造方法のうち第１導電パターン群の製造方法を説明するための断面図である。 本発明に係る薄膜トランジスタ基板の製造方法のうち第２導電パターン群と半導体パターン群の製造方法を説明するための平面図である。 本発明に係る薄膜トランジスタ基板の製造方法のうち第２導電パターン群と半導体パターン群の製造方法を説明するための断面図である。 本発明に係る薄膜トランジスタ基板の製造方法のうち無機保護膜及び有機保護膜の製造方法を説明するための平面図である。 本発明に係る薄膜トランジスタ基板の製造方法のうち無機保護膜及び有機保護膜の製造方法を説明するための断面図である。 本発明に係る薄膜トランジスタ基板の製造方法のうち第３導電パターン群の製造方法を説明するための平面図である。 本発明に係る薄膜トランジスタ基板の製造方法のうち第３導電パターン群の製造方法を説明するための断面図である。 本発明に係る薄膜トランジスタ基板の製造方法のうち第４導電パターン群の製造方法を説明するための平面図である。 本発明に係る薄膜トランジスタ基板の製造方法のうち第４導電パターン群の製造方法を説明するための断面図である。
符号の説明
１０１、１１１：基板
１０２： ゲートライン
１０４：データライン
１０６：ゲート電極
１０８：ソース電極
１１０：ドレイン電極
１１２：ゲート絶縁膜
１１４：活性層
１１６：オーミック接触層
１１８、１２６：保護膜
１２０：コンタクトホール
１２２：画素電極
１２４：反射電極
１３２、１３６：ストレージライン
１３４：ストレージ電極
１３８：シールドパターン
１５０：カラーフィルタ基板
１５２：カラーフィルタ
１５４：オーバーコート層
１５６：共通電極
１５８：透過ホール
１６０：薄膜トランジスタ基板
ＳＰＡ：サブ画素領域
ＴＡ：透過領域
ＲＡ：反射領域

Claims (20)

  1. 下部基板上に形成されたゲートライン、前記ゲートラインと電気的に絶縁状態で交差するデータライン、前記ゲートライン及びデータラインに接続された薄膜トランジスタ、前記薄膜トランジスタに接続され前記ゲートラインを遮蔽するように形成された反射電極を含む薄膜トランジスタ基板と、
    前記下部基板と対向する上部基板上に形成されたカラーフィルタ及び前記反射電極と電界を形成する共通電極を含み、前記薄膜トランジスタ基板と液晶を挟んで対向するカラーフィルタ基板と、
    を含むことを特徴とする液晶表示パネル。
  2. 前記薄膜トランジスタと接続された画素電極をさらに含むことを特徴とする請求項１に液晶表示パネル。
  3. 前記カラーフィルタ基板は、
    前記カラーフィルタ上に一側端及び他側端が前記反射電極と重なるオーバーコート層をさらに含むことを特徴とする請求項１に記載の液晶表示パネル。
  4. 前記薄膜トランジスタ基板は、
    前記薄膜トランジスタのドレイン電極と電気的に絶縁状態で重なって第１ストレージキャパシタを形成するストレージ電極と、
    前記ストレージ電極に接続され前記ゲートラインの一側端に隣接した第１ストレージラインと、
    前記画素電極と電気的に絶縁状態で重なって第２ストレージキャパシタを形成し前記ゲートラインの他側端に隣接した第２ストレージラインをさらに含むことを特徴とする請求項２に記載の液晶表示パネル。
  5. 前記第２ストレージラインは前記データライン方向に隣接した２つの画素電極と全て重なることを特徴とする請求項４に記載の液晶表示パネル。
  6. 前記薄膜トランジスタ基板は、
    前記データラインより広い幅で前記データラインと重なるシールドパターンをさらに含むことを特徴とする請求項２に記載の液晶表示パネル。
  7. 前記薄膜トランジスタ基板は、
    前記薄膜トランジスタのドレイン電極と電気的に絶縁状態で重なって第１ストレージキャパシタを形成するストレージ電極と、
    前記ストレージ電極に接続され前記ゲートラインの一側端に隣接した第１ストレージラインと、
    前記画素電極と電気的に絶縁状態で重なって第２ストレージキャパシタを形成し前記ゲートラインの他側端に隣接した第２ストレージラインをさらに含み、
    前記シールドパターンは前記第２ストレージラインと電気的に接続されることを特徴とする請求項６に記載の液晶表示パネル。
  8. 基板上に形成されたゲートラインと、
    前記ゲートラインと電気的に絶縁状態で交差するデータラインと、
    前記ゲートライン及びデータラインに接続された薄膜トランジスタと、
    前記薄膜トランジスタに接続され前記ゲートラインを遮蔽するように形成された反射電極と、
    を含むことを特徴とする薄膜トランジスタ基板。
  9. 前記薄膜トランジスタに接続された画素電極をさらに含むことを特徴とする請求項８に記載の薄膜トランジスタ基板。
  10. 前記薄膜トランジスタのドレイン電極と電気的に絶縁状態で重なって第１ストレージキャパシタを形成するストレージ電極と、
    前記ストレージ電極に接続され前記ゲートラインの一側端に隣接した第１ストレージラインと、
    前記画素電極と電気的に絶縁状態で重なって第２ストレージキャパシタを形成し前記ゲートラインの他側端に隣接した第２ストレージラインをさらに含むことを特徴とする請求項９に記載の薄膜トランジスタ基板。
  11. 前記第２ストレージラインは前記データライン方向に隣接した２つの画素電極と全て重なることを特徴とする請求項１０に記載の薄膜トランジスタ基板。
  12. 前記データラインより広い幅で前記データラインと重なるシールドパターンをさらに備えることを特徴とする請求項９に記載の薄膜トランジスタ基板。
  13. 前記薄膜トランジスタのドレイン電極と電気的に絶縁状態で重なって第１ストレージキャパシタをなすストレージ電極と、
    前記ストレージ電極に接続され前記ゲートラインの一側端に隣接した第１ストレージラインと、
    前記画素電極と電気的に絶縁状態で重なって第２ストレージキャパシタを形成し前記ゲートラインの他側端に隣接した第２ストレージラインをさらに含み、
    前記シールドパターンは前記第２ストレージラインと電気的に接続されることを特徴とする請求項１２に記載の薄膜トランジスタ基板。
  14. 前記第２ストレージラインは極性が異なるデータ信号が供給される画素電極の間に位置することを特徴とする請求項１０に記載の薄膜トランジスタ基板。
  15. 下部基板上に形成されたゲートライン、前記ゲートラインと電気的に絶縁状態で交差するデータライン、前記ゲートライン及びデータラインと接続された薄膜トランジスタ、前記薄膜トランジスタに接続され前記ゲートラインを遮蔽するように形成された反射電極を含む薄膜トランジスタ基板を用意する段階と、
    前記下部基板と対向する上部基板上に形成されたカラーフィルタ及び前記反射電極と電界を形成する共通電極を含むカラーフィルタ基板を設ける段階と、
    液晶を挟むように前記薄膜トランジスタ基板とカラーフィルタ基板とを結合する段階と、
    を含むことを特徴とする液晶表示パネルの製造方法。
  16. 前記薄膜トランジスタ基板を設ける段階は、
    前記基板上にゲートライン及びデータラインと、前記ゲートライン及びデータラインに接続された薄膜トランジスタとを形成する段階と、
    前記薄膜トランジスタを覆うように保護膜を形成する段階と、
    前記保護膜上に前記薄膜トランジスタと接続された画素電極を形成する段階と、
    前記ゲートラインと重なる反射電極を形成する段階と、
    を含むことを特徴とする請求項１５に記載の液晶表示パネルの製造方法。
  17. 前記薄膜トランジスタ基板を設ける段階は、
    前記薄膜トランジスタのドレイン電極と電気的に絶縁状態で重なって第１ストレージキャパシタを形成するストレージ電極、前記ストレージ電極に接続され前記ゲートラインの一側端に隣接した第１ストレージライン、前記画素電極と電気的に絶縁状態で重なって第２ストレージ キャパシタを形成し前記ゲートラインの他側端に隣接した第２ストレージラインを前記ゲートラインと同一平面上に同一金属で形成する段階をさらに含むことを特徴とする請求項１６に記載の液晶表示パネルの製造方法。
  18. 前記薄膜トランジスタ基板を設ける段階は、
    前記データラインより広い幅で前記データラインと重なるシールドパターンを前記ゲートラインと同一平面上に同一金属で形成する段階をさらに含むことを特徴とする請求項１７に記載の液晶表示パネルの製造方法。
  19. 前記シールドパターンを形成する段階は
    前記第２ストレージラインと電気的に接続されるように形成する段階であることを特徴とする請求項１８に記載の液晶表示パネルの製造方法。
  20. 前記カラーフィルタ基板を設ける段階は、
    前記上部基板上にカラーフィルタを形成する段階と、
    前記カラーフィルタ上に一側端及び他側端が前記反射電極と重なるオーバーコート層を形成する段階と、
    前記オーバーコート層が形成された上部基板上に前記共通電極を形成する段階と、
    を含むことを特徴とする請求項１５に記載の液晶表示パネルの製造方法。
JP2007126799A 2006-05-11 2007-05-11 薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法 Expired - Fee Related JP5063180B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060042595A KR20070109521A (ko) 2006-05-11 2006-05-11 박막트랜지스터 기판, 그를 포함하는 액정 표시 패널, 및그 액정 표시 패널의 제조 방법
KR10-2006-0042595 2006-05-11

Publications (3)

Publication Number Publication Date
JP2007304599A true JP2007304599A (ja) 2007-11-22
JP2007304599A5 JP2007304599A5 (ja) 2010-06-24
JP5063180B2 JP5063180B2 (ja) 2012-10-31

Family

ID=38684286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007126799A Expired - Fee Related JP5063180B2 (ja) 2006-05-11 2007-05-11 薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法

Country Status (4)

Country Link
US (1) US8035108B2 (ja)
JP (1) JP5063180B2 (ja)
KR (1) KR20070109521A (ja)
CN (1) CN101071243A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011227263A (ja) * 2010-04-19 2011-11-10 Casio Comput Co Ltd 液晶表示装置
US20140361256A1 (en) * 2013-06-11 2014-12-11 Samsung Display Co., Ltd. Organic light emitting device including an auxiliary electrode

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846958B1 (ko) * 2007-05-11 2008-07-17 삼성에스디아이 주식회사 액정 표시 장치 및 그 제조 방법
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
TWI381230B (zh) * 2008-01-31 2013-01-01 Hannstar Display Corp 液晶顯示器之畫素結構
RU2457524C2 (ru) * 2008-04-22 2012-07-27 Шарп Кабусики Кайся Жидкокристаллический дисплей
KR101542840B1 (ko) * 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101600887B1 (ko) * 2009-07-06 2016-03-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US8976094B2 (en) 2011-05-05 2015-03-10 Apple Inc. Display edge seal improvement
CN105988251A (zh) * 2015-03-05 2016-10-05 群创光电股份有限公司 显示面板及显示装置
KR102576999B1 (ko) * 2016-07-05 2023-09-12 삼성디스플레이 주식회사 액정표시장치
KR101908383B1 (ko) 2018-04-25 2018-12-11 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004077544A (ja) * 2002-08-09 2004-03-11 Seiko Epson Corp 電気光学装置及び電子機器
JP2005004206A (ja) * 2003-06-10 2005-01-06 Samsung Electronics Co Ltd 反射−透過型アレー基板とこの製造方法及びこれを有する液晶表示装置
JP2006011399A (ja) * 2004-05-21 2006-01-12 Sanyo Electric Co Ltd 液晶表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100339332B1 (ko) * 1999-02-08 2002-06-03 구본준, 론 위라하디락사 멀티도메인 액정표시소자
KR100587217B1 (ko) * 2000-12-29 2006-06-08 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법
JP3895952B2 (ja) * 2001-08-06 2007-03-22 日本電気株式会社 半透過型液晶表示装置及びその製造方法
KR100801153B1 (ko) * 2001-12-31 2008-02-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100439649B1 (ko) 2002-08-14 2004-07-12 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법
TW563258B (en) * 2002-10-01 2003-11-21 Au Optronics Corp Pixel structure and fabricating method thereof
JP4614726B2 (ja) * 2003-11-25 2011-01-19 シャープ株式会社 液晶表示装置
US7379135B2 (en) 2004-05-28 2008-05-27 Fujitsu Limited Transflective liquid crystal display
KR100647774B1 (ko) * 2004-11-04 2006-11-23 엘지.필립스 엘시디 주식회사 폴리 실리콘형 박막 트랜지스터 기판 및 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004077544A (ja) * 2002-08-09 2004-03-11 Seiko Epson Corp 電気光学装置及び電子機器
JP2005004206A (ja) * 2003-06-10 2005-01-06 Samsung Electronics Co Ltd 反射−透過型アレー基板とこの製造方法及びこれを有する液晶表示装置
JP2006011399A (ja) * 2004-05-21 2006-01-12 Sanyo Electric Co Ltd 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011227263A (ja) * 2010-04-19 2011-11-10 Casio Comput Co Ltd 液晶表示装置
US20140361256A1 (en) * 2013-06-11 2014-12-11 Samsung Display Co., Ltd. Organic light emitting device including an auxiliary electrode
US9252384B2 (en) * 2013-06-11 2016-02-02 Samsung Display Co., Ltd. Organic light emitting device including an auxiliary electrode

Also Published As

Publication number Publication date
US8035108B2 (en) 2011-10-11
US20070262315A1 (en) 2007-11-15
KR20070109521A (ko) 2007-11-15
CN101071243A (zh) 2007-11-14
JP5063180B2 (ja) 2012-10-31

Similar Documents

Publication Publication Date Title
JP5063180B2 (ja) 薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法
JP4619997B2 (ja) 液晶表示装置とその製造方法
JP4772599B2 (ja) 液晶表示装置とその製造方法
JP4537946B2 (ja) 液晶表示装置及びその製造方法
JP4925030B2 (ja) 液晶表示装置及びその製造方法
KR101085132B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
JP4532241B2 (ja) 液晶表示パネル及びその製造方法
JP4537929B2 (ja) 液晶表示装置および液晶表示装置の製造方法
JP4439448B2 (ja) 液晶表示装置及びその製造方法
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
JP2000258802A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
KR101127817B1 (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 표시 패널 및 그 제조 방법
JP4764871B2 (ja) 半透過型液晶表示パネル及びその製造方法
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
KR101341774B1 (ko) 액정표시장치 및 그 제조방법
KR20060073378A (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101603224B1 (ko) 반투과형 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR101001453B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20050035685A (ko) 액정표시패널 및 그 제조 방법
JP2007147697A (ja) 電気光学装置および電子機器
KR20050035644A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120807

R150 Certificate of patent or registration of utility model

Ref document number: 5063180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees