KR100802460B1 - 반투과형 액정표시장치 - Google Patents

반투과형 액정표시장치 Download PDF

Info

Publication number
KR100802460B1
KR100802460B1 KR1020060052895A KR20060052895A KR100802460B1 KR 100802460 B1 KR100802460 B1 KR 100802460B1 KR 1020060052895 A KR1020060052895 A KR 1020060052895A KR 20060052895 A KR20060052895 A KR 20060052895A KR 100802460 B1 KR100802460 B1 KR 100802460B1
Authority
KR
South Korea
Prior art keywords
electrode
reflective
reflection
region
film
Prior art date
Application number
KR1020060052895A
Other languages
English (en)
Other versions
KR20060129969A (ko
Inventor
유이치 마수타니
신고 나가노
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20060129969A publication Critical patent/KR20060129969A/ko
Application granted granted Critical
Publication of KR100802460B1 publication Critical patent/KR100802460B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/09—Function characteristic transflective

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 소정의 위치에 반사 콘트라스트 저하 방지 전극을 구비하는 반투과형 액정표시장치에 있어서, 반사 콘트라스트 저하 방지를 유지하면서, 휘점결함을 방지할 수 있는 반투과형 액정표시장치를 제공한다. 소스 배선(3)과 동일층 내의 화소영역의 반사 영역 S에 있어서, 소스 배선(3)과 소정의 영역만큼 떨어져 형성되는 반사 전극(9)을 구비하고 있다. 그리고, 반사 콘트라스트 저하 방지 전극(13)은, 소정의 영역의 위쪽에 형성되고 있으며, 절연막(10)을 통해 평면에서 보아 반사 전극(9)과 중복하는 영역을 가진다. 또한 반사 콘트라스트 저하 방지 전극(13)은, 전기적으로 플로팅 상태이다.
소스 배선, 반사 전극, 반사 콘트라스트 저하 방지 전극

Description

반투과형 액정표시장치{TRANSFLECTIVE LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 TFT어레이 기판의 개략적인 구성을 나타내는 평면도.
도 2는 TFT어레이 기판의 일 화소영역의 구성을 나타내는 확대 평면도.
도 3은 TFT어레이 기판의 구성을 나타내는 단면도.
도 4는 실시예 1에 따른 반투과형 액정표시장치의 제조 방법을 설명하기 위한 공정 평면도.
도 5는 실시예 1에 따른 반투과형 액정표시장치의 제조 방법을 설명하기 위한 공정 단면도.
도 6은 실시예 1에 따른 반투과형 액정표시장치의 제조 방법을 설명하기 위한 공정 평면도.
도 7은 실시예 1에 따른 반투과형 액정표시장치의 제조 방법을 설명하기 위한 공정 단면도.
도 8은 실시예 1에 따른 반투과형 액정표시장치의 제조 방법을 설명하기 위한 공정 평면도.
도 9는 실시예 1에 따른 반투과형 액정표시장치의 제조 방법을 설명하기 위한 공정 단면도.
도 10은 용량비와 반사 콘트라스트 효과와의 관계를 나타내는 시뮬레이션 결과도.
도 11은 실시예 3에 따른 TFT어레이 기판의 구성을 나타내는 확대 평면도.
도 12는 실시예 4에 따른 TFT어레이 기판의 구성을 나타내는 확대 평면도이다.
[도면의 주요부분에 대한 부호의 설명]
1 : 투명절연성 기판 2 : 게이트 배선
2a : 게이트 전극부 3, 3A, 3B : 소스 배선
4 : 보조 용량전극 5, 10 : 절연막
6 : 반도체 능동막 7 : 오믹 콘택막
9 : 반사 전극 11 : 콘택홀
12 : 투과 전극
13, 13A, 13B, 45 : 반사 콘트라스트 저하 방지 전극
40 : 접속 전극 100, 150, 200 : TFT어레이 기판
S : 반사 영역 T : 투과 영역
[기술분야]
본 발명은, 각 화소 영역에 백라이트 빛을 투과하는 투과 영역과, 주위광을 반사하는 반사 영역을 갖는 반투과형 액정표시장치에 관한 발명이다.
[배경기술]
반투과형 액정표시장치는, TFT(박막트랜지스터)어레이 기판을 구비하고 있다. 그리고, 이 어레이 기판의 각 화소에는, 표시면의 배면에 설치된 백라이트 빛을 투과시키는 투과 영역과, 액정층에 입사해 온 주위광을 반사시키는 반사 영역이 각각 형성되어 있다.
상기 구성의 반투과형 액정표시장치에는, 반사 영역에 형성되는 반사 전극과, 소스 배선(소스 전극을 포함한다)과, 드레인 전극을 동일층에 형성하는 종래기술이 존재한다(특허문헌 1). 이 특허문헌 1에 따른 기술을 적용함으로써, 제조 공정의 간략화가 가능하게 되고 있다.
상기 특허문헌 1에 따른 반투과형 액정표시장치에서는, 소스 배선과 반사 전극과의 단락을 방지할 필요가 있다. 따라서, 동일층 내에 형성되는, 소스 배선과 반사 전극은, 소정의 영역(거리)만큼 떨어져 있다.
또한 특허문헌 1에 따른 반투과형 액정표시층에서는, 소스 배선과 반사 전극과의 사이의 간격에 착안하면, 이 간격의 보다 하층에는, 보조 용량전극 및 보조 용량배선이 형성되어 있다. 따라서, 이 반투과형 액정표시장치에서는, TFT어레이 기판과 대향하여 설치되는 대향기판에 설치된 대향전극과, 상기 보조 용량전극 및 보조 용량배선이 대향하고 있다.
그러나, 특허문헌 1에 따른 반투과형 액정표시장치에서는, 보조 용량전극 및 보조 용량배선과, 대향전극은, 동전위이다. 따라서, 소스 배선과 반사 전극과의 사이의 간격(소정의 영역(거리))의 상층에 존재하는 액정층에는, 전계가 인가되지 않는다. 그렇게 하면, 표시부로부터 입사하고, 상기 간격의 하층에 존재하는 상기 보조 용량전극 등에 반사하는 반사광은, 전계에 의해 억제할 수 없게 된다.
이와 같이, 전계에 의해 상기 반사광을 억제할 수 없게 되므로, 특허문헌 1에 따른 반투과형 액정표시장치에서는, 노멀리 화이트 모드(전압을 인가하지 않을 때에 화이트 표시가 되는 모드)를 채용했을 경우에, 블랙 표시 일 때 반사율이 증가하여, 반사 콘트라스트를 저하시킨다는 문제가 있었다.
이 문제를 해결하는 기술로서, 특허문헌 2에 따른 반투과형 액정표시장치가 존재한다.
특허문헌 2에 따른 기술에서는, 소스 배선과 반사 전극과의 사이의 상기 간격의 상층에 존재하는 액정층에 전계를 인가할 수 있도록, 반사 콘트라스트 저하 방지 전극이 형성되어 있다. 따라서, 특허문헌 2에 따른 반투과형 액정표시장치에서는, 상기와 같은 반사 콘트라스트의 저하를 방지할 수 있었다.
여기에서, 반사 콘트라스트 저하 방지 전극과, 투과 영역에 형성되는 투과 화소전극은, 전기적으로 접속되어 있다.
[특허문헌 1] 특원2004-110299호
[특허문헌 2] 특원2004-260873호
[발명의 개시]
그러나, 특허문헌 2에 따른 반투과형 액정표시장치에 있어서, 반사 콘트라스트 저하 방지 전극과 대향전극과의 사이에 도전성의 이물질이 혼입한 경우, 또는, 제조 단계에서 대향전극에 변형이 생겼을 경우 등에는, 대향전극과 반사 콘트라스트 저하 방지 전극이 단락할 수 있다.
여기에서, 상기한 바와 같이, 반사 콘트라스트 저하 방지 전극은, 투과 화소전극과 전기적으로 접속되어 있다. 따라서, 상기와 같을 경우에는, 결과적으로, 투과 화소전극과 대향전극이 전기적으로 단락할 가능성이 생긴다(이하, 이 단락을, 면간 단락이라고 칭한다).
만약, 상기 면간 단락이 발생했다고 하면, 이 단락 장소에 대응한 액정층에 전계가 인가되지 않게 된다. 투과 영역에 존재하는 액정층에 있어서 이 전계의 불인가가 생기면, 노멀리 화이트 모드의 디바이스에서는, 백라이트의 빛이 표시부에서 새어 나온다. 이렇게, 백라이트의 빛이 표시부에서 새어 오면, 휘점결함이라고 불리는 상당히 시인성이 높은 결함이 생겨버린다.
덧붙이면, 특허문헌 2에 따른 반투과형 액정표시장치에서는, 반사 콘트라스트 저하 방지 전극은, 반사 영역의 각 화소의 경계부근에 형성할 필요가 있다. 그러나, 이 반사 콘트라스트 저하 방지 전극의 형성 부분은, 일반적으로 셀 갭이 좁다. 따라서, 특허문헌 2에 따른 반투과형 액정표시장치에서는, 상기 이물질의 혼입에 의한 면간 단락이 생기기 쉽다.
또한 이 반사 콘트라스트 저하 방지 전극의 형성 부분은, 대향기판에 형성되는 컬러 필터 패턴의 경계에 가까운 위치이기도 한다. 따라서, 특허문헌 2에 따른 반투과형 액정표시장치에서는, 컬러 필터의 패턴 이상에 기인한(이 컬러 필터의 패턴 이상에 의해, 대향전극에 변형이 생긴다) 면간 단락도 생기기 쉽다.
즉, 반사 콘트라스트 저하 방지 전극의 형성 위치에 기인하고, 특허문헌 2에 따른 반투과형 액정표시장치에서는, 상기 휘점결함이 생기기 쉬워, 제품 수율의 저하 및 이것에 기인하는 제조 비용의 증가가 문제였다.
그래서, 본 발명은, 소스 배선과 반사 화소전극이 소정의 간격만큼 벌어져 동일층에 형성되고, 예를 들면 반사 콘트라스트의 저하 방지의 관점에서, 소정의 위치에 반사 콘트라스트 저하 방지 전극을 구비하는 반투과형 액정표시장치에 있어서, 반사 콘트라스트 저하 방지를 유지하면서, 상기 휘점결함을 방지할 수 있는 반투과형 액정표시장치를 제공하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
상기의 목적을 달성하기 위하여, 본 발명에 따른 청구항 1에 기재된 반투과형 액정표시장치는, 제1 기판과, 상기 제1 기판과 대향하여 설치되는 제2 기판과, 상기 제1 기판과 상기 제2 기판과의 사이에 봉입되는 액정층을 구비하고 있으며, 상기 제1 기판은, 상기 제1 기판위에 형성되는 복수의 게이트 배선과, 상기 제1 기판위에 형성되고, 평면에서 보아, 상기 게이트 배선과 교차하는 복수의 소스 배선과, 상기 소스 배선과 동일층의, 상기 게이트 배선과 상기 소스 배선으로 구획되어 있는 단위화소영역의 일부인 반사 영역에 있어서, 상기 소스 배선과 소정의 영역만큼 떨어져 형성되는 반사 전극과, 상기 소정의 영역안의 상기 반사 전극의 상층에 형성되고 있으며, 제 1의 절연막을 통해, 평면에서 보아 상기 반사 전극과 중복하는 영역을 가지는 반사 콘트라스트 저하 방지 전극을 구비하고 있고, 상기 반사 콘트라스트 저하 방지 전극은 전기적으로 플로팅 상태이다.
[발명을 실시하기 위한 최선의 형태]
이하, 본 발명을 그 실시예를 나타내는 도면에 의거하여 구체적으로 설명한다.
<실시예 1>
도 1은, 본 실시예에 따른 반투과형 액정표시장치가 가지는 TFT(Thin Film Transistor:박막트랜지스터)어레이 기판의 개략적인 구성을 나타내는, 투시 평면도이다.
도 1에 나타나 있는 바와 같이 투명절연성 기판(제1 기판이라고 파악할 수 있다. 도시 생략)위에 게이트 배선(2)이 복수, 스트라이프 모양으로 설치되어 있다. 또한 투명절연성 기판 위에는, 평면에서 보아, 이 게이트 배선(2)과 교차하도록 복수의 소스 배선(3)이 스트라이프 모양으로 배치되어 있다.
여기에서, 게이트 배선(2)과 소스 배선(3)으로 구획되는 영역이 화소영역 (즉, 단위화소)이다. 도 1에 나타나 있는 바와 같이 각 단위화소영역(이하, 간단히 화소영역이라고 칭한다)은, 매트릭스 모양으로 배치된다.
도 2는, 도 1에 나타낸 TFT어레이 기판의 일 화소분을 확대한 투시 평면도이다. 또한 도 3에는, 도 2에서 나타낸 TFT어레이 기판(100)의 A-A단면도(소스 전극으로 반사 영역), B-B단면도(투과 영역과 반사 영역과의 콘택 부분) 및 C-C단면도(TFT부근방)를, 각각 도시하고 있다.
이하, 도 2, 3에 의거하여 본 실시예에 따른 반투과형 액정표시장치(특히, TFT어레이 기판)의 구성을 설명한다.
도 2에 나타나 있는 바와 같이 각 화소는, 액정표시장치내에서 조사된 빛을 투과시키는 투과 영역(제1 영역이라고 파악할 수 있다) T과, 외부로부터 액정표시장치내에 입사해 온 주위광을 반사시키는 반사 영역(제2 영역이라고 파악할 수 있다) S로 구성되어 있다.
도 2, 3에서 알 수 있는 바와 같이, 유리 기판 등의 투명절연성 기판(1)위에는, 제 1의 도전막으로 이루어지는 게이트 배선(2)이 형성되어 있다. 또한, 게이트 배선(2)에 있어서, TFT형성 부분을 특히, 게이트 전극부(2a)라고 칭한다.
또한 투명절연성 기판(1)위에는, 제 1의 도전막으로 이루어지는 보조 용량전극(4)이 형성되어 있다. 여기에서, 보조 용량전극(4)은, 소정의 기간, 전압을 유지하는 기능을 가지고 있다. 또한 보조 용량전극(4)은, 백라이트로부터의 누설광을 방지하는 기능도 가지고 있다.
또한 투명절연성 기판(1)위에는, 게이트 배선(2) 및 보조 용량전극(4)등을 덮도록, 절연막(5)이 형성되어 있다. 또한 게이트 전극부(2a)위에는, 절연막(게이트 절연막이라고 파악할 수 있다)(5)을 통해, 반도체층인 반도체 능동막(6) 및 오 믹 콘택막(7)이 형성되어 있다.
상기 오믹 콘택막(7)은, 그 일부가 제거되고 있고, 이 오믹 콘택막(7)은, 두개의 영역으로 분할되고 있다. 그리고, 한쪽의 영역에 있어서, 이 오믹 콘택막(7)위에는, 제2 도전막으로 이루어지는 소스 배선(3)이 적층 되어 있다. 이에 대하여 다른 쪽의 영역에 있어서, 이 오믹 콘택막(7)위에는, 제2 도전막으로 이루어지는 드레인 전극(8)이 적층 되어 있다. 또한, 소스 배선(3)에 있어서, TFT형성 부분을 특히, 소스 전극부라고 칭한다.
상기 게이트 전극(2a), 반도체 능동막(6), 소스 전극부 및 드레인 전극(8)등에 의해, 스위칭소자인 TFT가 구성되어 있다. 여기에서, 소스 전극부의 일부를 가지는 소스 배선(3)은, 절연막(5)을 통해, 게이트 배선(2)과 교차하도록 배치되어 있다. 또한, 이 교차부 및 소스 배선(3)의 형성 부분에는, 내전압을 향상시키기 위해서, 반도체 능동막(6) 및 오믹 콘택막(7)이 형성되어 있다.
또한 반사 영역 S에는, 드레인 전극(8)에서 연장한 반사 전극(9)이 형성되어 있다. 즉, 드레인 전극(8)과 반사 전극(9)은 일체이다. 따라서, 반사 전극(9)은, 제2 도전막을 사용하여 형성된다.
여기에서, 반사 전극(9)은 그 기능으로부터, 최표면층은 반사율이 높은 금속막일 필요가 있다. 따라서, 제2 도전막으로서는, 적어도 표면층에, 이 반사율이 비교적으로 높은 금속막이 이용된다.
또한 반사 전극(9)과 소스 배선(3)과는, 동일층내에 형성되어 있다. 따라서, 반사 전극(9)과 소스 배선(3)과의 단락 방지의 관점에서, 반사 전극(9)은, 소 스 배선(3)과 소정의 영역(거리)만큼 떨어져서 형성될 필요가 있다. 또한, 바람직하게는, 소스 배선(3)과 반사 전극(9)과의 간격은, 5㎛∼10㎛정도이다.
또한, 본 실시예에 관계되는 액정표시장치에서는, 상기 각 구성요소를 덮도록, 절연막(10)이 형성되어 있다. 여기에서, 반사 전극(9)상의 이 절연막(10)의 일부를 제거함으로서, 이 절연막(10)에 콘택홀(11)이 형성되어 있다. 또한, 이 콘택홀(11)의 저부로부터는 반사 전극(9)이 노출하고 있다.
또한 투과 영역 T의 이 절연막(10)위에는, 소정의 패턴의 투과 전극(12)이 형성되어 있다. 여기에서, 이 투과 전극(12)은, 투과율이 비교적 높은 도전막(이하, 투명 도전막이라고 칭한다)으로 구성되어 있다. 또한 투과 전극(12)은, 콘택홀(11)을 통해, 반사 전극(9)과 전기적으로 접속되어 있다. 따라서, 투과 전극(12)은, 드레인 전극(8)과 전기적으로 접속되어 있다.
또한 소스 배선(3)과 반사 전극(9) 사이에 존재하는 소정의 영역의 위쪽에는, 상기 절연막(10)을 통해, 반사 콘트라스트 저하 방지 전극(13)이 형성되어 있다. 또한, 평면에서 보아, 이 반사 콘트라스트 저하 방지 전극(13)은, 반사 전극(9)과 중복하는 영역을 가지고 있다.
여기에서, 반사 콘트라스트 저하 방지 전극(13)은, 소스 배선(3)과 반사 전극(9) 사이의 간격의 상층에 존재하는 액정층에 전계를 인가할 수 있도록 하기 위한 부재이며, 이 반사 콘트라스트 저하 방지 전극(13)의 형성에 의해, 반사 콘트라스트의 저하를 방지할 수 있다. 또한 반사 콘트라스트 저하 방지 전극(13)은, 투명성을 가지는 도전막으로 형성되어 있다.
또한 도 2에 나타나 있는 바와 같이 반사 콘트라스트 방지 전극(13)은, 소스 배선(3)의 설치 방향을 따라 설치되어 있다. 즉, 반사 콘트라스트 방지 전극(13)의 설치 방향과, 소스 배선(3)의 설치 방향은 대략 평행하다.
또한, 본 발명에 따른 액정표시장치에 있어서, 상기 반사 콘트라스트 방지 전극(13)은, 투과 전극(12)등과 전기적으로 접속되지 않고 있다. 즉, 반사 콘트라스트 방지 전극(13)은, 전기적으로 플로팅 상태이다.
또한 반사 콘트라스트 방지 전극(13)은, 도 3에 나타나 있는 바와 같이 절연막(5,10)을 통해, 평면에서 보아 보조 용량전극(4)과 중복하는 영역을 가지고 있다.
다음에 본 실시예에 따른 액정표시장치의 제조 방법에 대해서, 도면을 사용해서 구체적으로 설명한다. 여기에서, 이하에 나타내는 공정 단면도에서는, 도 2에서 나타낸 TFT어레이 기판(100)의 A-A단면(소스 전극과 반사 영역), B-B단면(투과 영역과 반사 영역과의 콘택 부근) 및 C-C단면(TFT부 부근)에 대응하는 부분을 도시하고 있다.
우선, 유리 기판등의 투명절연성 기판(1)을 세정함으로써, 이 투명절연성 기판(1)의 표면을 정화한다. 그 후에 이 투명절연성 기판(1)위에, 스퍼터링법 등에 의해, 제 1의 도전막을 성막한다.
여기에서, 제 1의 도전막으로서는, 예를 들면 Cr(크롬), Mo(몰리브덴), Ta(탄탈), Ti(티탄) 또는 Al(알루미늄)으로 이루어지는 박막 또는, 상기의 금속 중 어느 하나를 주성분으로 하는 합금으로 이루어지는 박막 등을 채용할 수 있다. 또 한, 본 실시예에서는, 제 1의 도전막으로서, 약 400nm정도의 Cr막을 성막하는 것으로 한다.
그러나 제 1의 도전막의 형성후, 후술하는 공정에 있어서, 드라이에칭에 의해 콘택홀(11)이 형성된다. 또한 이 콘택홀(11)안에는, 전기적 접속을 얻기 위해서, 투명 도전막이 형성된다. 이 콘택홀(11)의 형성시에, 제 1의 도전막은, 산화될 가능성이 있다.
따라서, 제 1의 도전막으로서는, 표면산화가 생기기 어려운 금속박막 또는 가령 산화되었다고 해도 비교적 높은 도전성을 유지할 수 있는 금속박막 등을, 채용하는 것이 바람직하다.
예를 들면, 제 1의 도전막으로서, Al계의 재료를 채용할 경우에는, 표면산화에 의한 도전성의 열화를 방지하기 위해서, 표면에 질화 Al막을 형성하거나 또는 표면에 Cr, Mo, Ta, Ti등의 막을 성막하면 좋다.
그 후에 제 1의 도전막에 대하여 사진제판공정을 행함으로써, 이 제1 도전막을 소정의 형상으로 패터닝 한다. 이에 따라 도 4의 평면도 및 도 5의 단면도에 나타나 있는 바와 같이, 투명절연성 기판(1)위에, 게이트 배선(2) 및 보조 용량전극(4)이 형성된다.
여기에서, 보조 용량전극(4)은, 반사 영역 S에 있어서, 거의 전역에 형성된다. 또한 투과 영역 T에 있어서는, 보조 용량전극(4')은, 뒤에 형성되는 소스 배선(3)의 부근에 있어서, 이 소스 배선(3)을 따라, 소정의 폭을 가지는 선모양으로 형성된다.
또한, 상기 사진제판공정의 일련의 흐름은 아래와 같다. 우선, 제 1의 도전막이 형성된 투명절연성 기판(1)을 세정한 후, 이 투명절연성 기판(1)에 대하여 감광성 레지스트를 도포한다. 다음에 이 레지스트의 건조후, 소정의 패턴이 형성된 마스크를 통해, 이 레지스트를 노광하고, 현상한다. 이에 따라 소정의 패턴을 가지는 레지스트가 형성된다. 이 패턴화된 레지스트를 가열경화시킨 후, 이 레지스트를 마스크로 사용하여 제 1의 도전막을 에칭한다. 그 후에 상기 레지스트를 박리한다.
또한, 상기 제1 도전막의 에칭은, 공지한 에천트를 사용하여, 습식 엣칭법으로 행할 수 있다. 예를 들면, 제 1의 도전막이 Cr으로 형성되어 있을 경우에는, 제2질산 세륨 암모늄 및 질산이 혼합된 수용액을 사용한다.
또한 제 1의 도전막의 에칭에 있어서는, 패턴 엣지의 단차부에 있어서의 절연막의 커버리지를 향상시키고, 또한 이 단차부에 있어서의 다른 배선과의 단락을 방지할 필요가 있다. 따라서, 패턴 엣지 단면이 사다리꼴 형상의 테이퍼 형상이 되도록, 이 제1 도전막을 에칭하는 것이 바람직하다.
다음에 게이트 배선(2), 보조 용량전극(4)을 덮도록, 투명절연성 기판(1)위에, 절연막(5), 반도체 능동막(6) 및 오믹 콘택막(7)을 이 순서로 성막한다. 여기에서, 각 막 5, 6, 7의 성막은, 예를 들면, 플라즈마 CVD(Chemical Vapor Deposition)법 등에 의해, 행할 수 있다.
여기에서, 절연막(5)은, TFT형성 영역에 있어서, 게이트 절연막으로서 기능한다. 또한 게이트 절연막으로서 기능하는 절연막(5)으로서는, 예를 들면, SiNx 막, SiOy막, SiOzNw막중 어느 하나의 단층 혹은 이들의 막을 포함하는 다층막 등을 채용할 수 있다. 여기에서, 「x」, 「y」, 「z」, 「w」는, 각각 화학량론 조성을 나타내는 정수이다.
또한 절연막(5)의 막두께는 지나치게 얇을 경우에는, 게이트 배선(2)과 소스 배선(3)이, 양쪽 배선(2, 3)의 교차부에서 단락할 가능성이 있다. 이에 대하여 절연막(5)의 막두께는 지나치게 두꺼울 경우에는, TFT의 ON전류가 작아져 표시 특성이 저하한다. 따라서, 절연막(5)의 막두께는, 양자의 트레이드 오프의 관계에 의해 결정된다.
또한 절연막(5)은, 여러번에 나누어서 성막하는 것이 바람직하다. 이것은, 한번에 절연막(5)을 성막했다고 하면, 핀홀 등이 발생하여, 층간 쇼트가 발생하기 때문이다. 예를 들면, 막두께 300nm정도의 SiN막을 성막한 후에, 다시 막두께100nm정도의 SiN막을 적층함으로써, 막두께 400nm정도의 절연막(5)을 형성하면 좋다.
또한 반도체 능동막(6)으로서는, 아모퍼스 실리콘(a-Si)막 또는 폴리실리콘(p-Si)막 등을 채용할 수 있다. 여기에서, 반도체 능동막(6)의 막두께가 지나치게 얇으면, 후술하는 오믹 콘택막(7)의 드라이 에칭시에, 이 반도체 능동막(6)은 소실된다. 이에 대하여 반도체 능동막(6)의 막두께가 지나치게 두꺼우면, TFT의 ON전류가 작아진다.
따라서, 반도체 능동막(6)의 막두께는, 오믹 콘택(7)의 드라이에칭시의 에칭량의 제어성 및 TFT의 원하는 ON전류값을 고려하여 결정할 필요가 있다. 예를 들 면, 반도체 능동막(6)의 막두께는, a-Si막을 채용할 경우, 150nm정도가 바람직하다.
또한 오믹 콘택막(7)으로서는, a-Si에 P(인)을 미량으로 도핑한 n형 a-Si막,또는, p-Si에 P(인)을 미량으로 도핑한 n형 p-Si막 등을 채용할 수 있다. 예를 들면, 오믹 콘택막(7)의 막두께는 30nm정도이다.
그리고, 각막(6, 7)에 대하여 사진제판공정을 행함으로써, 도 6의 평면도 및 도 7의 단면도에 나타나 있는 바와 같이 이 반도체 능동막(6) 및 오믹 콘택막(7)을, 소정의 패턴으로 패터닝한다.
여기에서, 반도체 능동막(6) 및 오믹 콘택막(7)을, 적어도 TFT형성 영역에 잔존시키도록, 소정의 형상으로 패터닝 한다. 또한, 반도체 능동막(6) 및 오믹 콘택막(7)을, TFT형성 영역 이외에, 게이트 배선(2)과 소스 배선(3)이 교차하는 부분 및 소스 배선(3)이 형성되는 부분에도 잔존시키도록, 이 각막(6, 7)을 패터닝 해도 좋다.
상기한 바와 같이, 소스 배선(3)의 부분 등에도 반도체 능동막(6), 오믹 콘택막(7)을 잔존시킴으로써, 동작시의 소자에 대한 내전압을 크게 할 수 있다.
또한, 반도체 능동막(6) 및 오믹 콘택막(7)의 패터닝은, 공지한 가스 조성 (예를 들면, SF6과 O2와의 혼합 가스 또는 CF4와 O2와의 혼합 가스 등)을 이용한 드라이 에칭법에 의해 행할 수 있다.
다음에, 상기까지의 각 부분(반도체 능동막(6)이나 오믹 콘택막(7)등)이 형 성된, 투명 절연성막(1)에 대하여, 스퍼터링법등을 실시한다. 이에 따라 이 투명 절연성막(1)위에, 제2 도전막을 성막한다.
제2 도전막으로서는, 도 9에 나타나 있는 바와 같이 예를 들면 2층구조의 적층막을 채용할 수 있다. 이 2층 구조의 경우, 제 1의 박막층(31)은, 예를 들면 크롬, 몰리브덴, 탄탈, 티탄 등의 단체 혹은 상기의 원소를 주성분으로 하는 합금을 채용할 수 있다. 또한 이 제1 박막층(31)위에 형성되는 제2 박막층(32)은, 예를 들면 알루미늄, 은 등의 단체 혹은 상기의 원소를 주성분으로 하는 합금을 채용할 수 있다.
여기에서, 제 1의 박막층(31)은, 오믹 콘택막(7) 및 절연막(5)위에, 직접 성막된다. 또한 제2 박막층(32)은, 전술한 바와 같이, 제 1의 박막층(31)위에 직접 성막된다.
제2 도전막은, 후술하는 소스 배선(3), 드레인 전극(8) 및 반사 전극(9)등으로서 이용된다. 따라서, 배선 저항 및 표면층의 반사 특성을 고려해서 구성할 필요가 있다. 이 사항을 고려하면, 제2 도전막으로서는, 막두께 100nm정도의 크롬막으로 이루어지는 제1 박막층(31)과, 막두께 300nm정도의 AlCu막으로 이루어지는 제2 박막층(32)을 가지는 구성이 바람직하다. 이하, 설명의 편의상, 이 구성의 도전막의 경우에 한정하여 이야기를 진척시킨다.
다음에 제2 도전막에 대하여 사진제판공정을 행함으로써, 이 제2 도전막을 소정의 형상으로 패터닝 한다. 이에 따라 도 8, 9에 나타나 있는 바와 같이 이 제2 도전막으로 이루어지는 소스 배선(3), 드레인 전극(8) 및 반사 전극(9)이 각각 형성된다.
여기에서, 상기한 바와 같이, 드레인 전극(8)과 반사 전극(9)은 일체 형성되어 있다. 즉, 드레인 전극(8)과 반사 전극(9)은, 동일층 내에서 연속하여 형성되어 있다. 이 구성으로부터, 드레인 전극(8)과 반사 전극(9)은, 동일층 내에 있어서 전기적으로 접속되어 있는 것은 명확하다.
또한 반사 전극(9)은, 전술한 바와 같이, 소스 배선(3)과 동일층 내의 반사 영역 S에 형성된다. 또한 소스 배선(3)과 반사 전극(9)과는, 소정의 영역(거리)만큼 떨어져 있다.
또한, 상기 제2 도전막의 에칭은, 공지한 에천트를 사용한, 습식 엣칭법에 의해 행할 수 있다.
다음에 TFT형성부의 드레인 전극(8)과 소스 전극을 분단하는 부분 영역(34)(도 8, 9참조)에 있어서, 오믹 콘택막(7)을 부분적으로, 에칭 처리를 사용해서 제거한다. 이에 따라 영역(34)에서는, 반도체 능동막(6)이 노출된다.
여기에서, 오믹 콘택막(7)의 부분적 제거는, 상기 제2 도전막의 사진제판공정내에 있어서 실시할 수 있으며, 공지한 조성(예를들면, SF6와 O2와의 혼합 가스 또는 CF4와 O2와의 혼합 가스 등)을 이용한 드라이 에칭법에 의해 행할 수 있다.
또한 제2 도전막이 2층구조의 경우에서는, 후술하는 콘택홀(11)의 형성 영역(35)(도 8, 9참조)에 있어서, AlCu막으로 이루어지는 제2 박막층(32)을 부분적으로 제거한다. 이에 따라 이 영역(35)에 있어서, 콘택 에어리어가 형성된다. 또 한, 이 제2 박막층(32)의 부분적 제거는, 이하의 방법에 의해 행할 수 있다.
예를 들면, 상기 소스 배선(3), 드레인 전극(8) 및 반사 전극(9)등의 패터닝 시에 실시되는 사진제판공정에 있어서, 영역(35)의 부분의 포토레지스트가 얇게 완성되도록, 하프톤 노광 등의 노광 기술을 사용한다. 그리고, 영역(34)에 있어서의 오믹 콘택막(7)의 드라이 에칭 후, 산소 플라즈마 처리 등의 기술을 사용하여, 포토레지스터의 감막 처리를 실시한다. 이에 따라 영역(35)에 존재하는 레지스트를 부분적으로 제거할 수 있다. 그 후 이 포토레지스트를 마스크로 하여, 습식 에칭처리를 실시함으로써, 영역(35)에 있어서, AlCu막으로 이루어지는 제2의 박막층(32)을 부분적으로 제거할 수 있다.
이상에 의해, 영역(35)에서는, 제2 도전막으로서, 크롬막으로 이루어지는 제1 박막층(31)만이 잔존한다(도 9참조).
여기에서, 상기 하프톤 노광의 프로세스에 대해서, 좀더 상세하게 설명한다.
상기 하프톤 노광에서는, 포토레지스트에 대하여, 하프톤 마스크(예를 들면 소정 패턴의 크롬에, 원하는 농담을 갖게 한 마스크)를 통한 노광을 행한다. 또한 이 하프톤 마스크를 사용한 노광시에, 노광 강도를 조정한다. 이에 따라 현상된 포토레지스트에, 소정의 개구부를 형성할 수 있음에 따라, 소정의 부분에 있어서의 완성된 막두께를 제어(감막)할 수 있다.
그 후에 상기 포토레지스트를 마스크로서 사용하고, 이 포토레지스트의 개구부로부터 노출하고 있는 부분(소정 부분의 오믹 콘택막(7)이나 제2의 도전막)을 제거한다. 그 후 산소 플라즈마 처리 등을 사용하여, 포토레지스트의 상기 감막 부 분을 제거한다. 그 후 감막 부분이 제거된 포토 레지스트를 마스크로 하여, 상기와 같이 제 2박막층(32)의 에칭 처리를 실시한다.
이상의 하프톤 노광 기술을 채용함으로써, 1회의 사진제판공정에 있어서, 소스 배선(3), 드레인 전극(8) 및 반사 전극(9)의 패터닝과, 오믹 콘택막(7)의 부분적제거를 행할 수 있음에 따라, 영역(35)에 있어서의 제2 박막층(32)의 부분적 제거도 행할 수 있다.
제2 도전막이, AlCu막인 제2 박막층(32)과 크롬막인 제1 박막층(31)을 가지는 구성의 경우에 있어서, 상기한 바와 같이, 영역(35)의 제2 박막층(32)을 부분적으로 제거하는 것은, 이하의 이유로 따른다. 즉, 후술하는 콘택홀(11)을 통해 후술하는 투과 전극(12)과의 양호한 콘택(콘택 도전율)을 가지는 제1 박막층(31)(크롬막)을 노출시키기 위함이다.
여기에서, 만약에 제2 도전막으로서, 표면에 질화 알루미늄 합금(AlCuN)등을 가지는 박막을 성막했다고 하자. 이러한 경우에는, 상기 적층구조의 제2 도전막과 비교하여, 표면에 있어서의 반사율은, 약간 저하한다. 그러나, 이 질화 알루미늄 합금은, 후술하는 투과 전극(12)과의 양호한 콘택이 가능하다. 따라서, 제2 도전막으로서, 표면에 질화 알루미늄 합금(AlCuN)등을 가지는 박막을 성막했을 경우에는, 포토레지스트에 대한 상기 하프톤 노광을 행할 필요는 없다.
다음에 소스 배선(3), 드레인 전극(8) 및 반사 전극(9)등을 덮도록, 절연막(10)을 투명절연성 기판(1)위에 성막한다 (도 9). 여기에서, 이 절연막(10)의 성막은, 예를 들면 플라즈마 CVD법 등에 의해 행할 수 있다.
또한 절연막(10)으로서는, 절연막(5)과 같이, 예를 들면, SiNx막, SiOy막, SiOzNw막중 어느 단층 혹은 이들의 막을 포함하는 다층막 등을 채용할 수 있다. 여기에서, 「x」, 「y」, 「z」, 「w」는, 각각 화학량론조성을 나타내는 정수이다. 또한 절연막(10)의 막두께는, 하층 패턴의 커버리지를 고려하여 결정하는 것이 바람직하다. 예를 들면, 절연막(10)으로서, 막두께 500nm정도의 SiN막을 채용 할 수 있다.
절연막(10)의 성막후, 이 절연막(10)에 대하여 사진제판공정을 실시하고, 영역(35)의 절연막(10)에 콘택홀(11)을 형성한다. 여기에서, 이 콘택홀(11)의 저부로부터는, 적층구조의 반사 전극(9)을 구성하는, 제 1의 박막층(31)이 노출하고 있다. 또한 콘택홀(11)의 형성은, 공지한 에천트를 사용한 습식 엣칭법에 의하거나, 또는 공지한 가스 조성을 사용한 드라이 에칭법에 의해서 행할 수도 있다.
다음에, 절연막(10) 등이 형성된 투명 절연성 기판(1)위에, 예를 들어 스퍼터링법 등에 의해, 투명 도전막을 성막한다. 여기서 투명 도전막으로서는 ITO(Indium Tin Oxide)나 SnO2등을 채용할 수 있다. 또한, 화학적 안정성을 고려하면, 투명 도전막으로서 ITO를 채용하는 것이 바람직하다. 또한 ITO는, 결정화ITO 또는 아모퍼스(a-ITO)의 어느 것이라도 채용할 수 있다. 단, a-ITO를 채용할 경우에는, 패터닝후 결정화 온도(예를 들면 180℃이상)로 가열하고, 이 a-ITO를 결정화시킬 필요가 있다. 또한, 투명 도전막으로서, 이 a-ITO를 채용할 경우에는, 그 막두께는 80nm정도이다.
다음에 투명 도전막에 대하여 사진제판공정을 행함으로써, 도 2, 3에 나타내는 바와 같이, 이 투명 도전막을 소정의 형상으로 패터닝한다. 구체적으로 도 2, 3가 같이 소정 형상의 투과 전극(12) 및 반사 콘트라스트 저하 방지 전극(13)을 형성한다. 여기에서, 반사 콘트라스트 저하 방지 전극(13)은, 투과 전극(12) 등은 접속되지 않고, 전기적으로 플로팅 상태이다.
도 2에 나타나 있는 바와 같이 투과 전극(12)은, 투과 영역 T에 형성된다. 또한 투명 도전막의 패터닝 시의 어긋남 등을 고려하여 투과 영역 T과 반사 영역 S의 경계부근에 있어서, 투과 전극(12)은, 절연막(10)을 통해 반사 전극(9)과,(평면에서 보아) 그 일부가 겹치도록 형성된다.
또한 반사 영역 S에 있어서, 투과 전극(12)이 반사 전극(9)과의 상기 중복 영역을 크게 가지면, 이 반사 영역 S에 있어서의 반사율이 저하한다. 따라서, 반사 영역 S에 있어서의 투과 전극(12)과 반사 전극(9)과의 중복 부분은, 반사 영역 S과 투과 영역 T과의 극히 경계 부근으로 한정하는 것이 바람직하다.
또한 투과 전극(12)은, 콘택홀(11)안에 충전되어 있다. 즉, 투과 전극(12)은, 콘택홀(11)을 통해 반사 전극(9)과 전기적으로 접속되어 있다. 따라서, 투과 전극(12)과 반사 전극(9)은 거의 동전위이다.
또한 반사 콘트라스트 저하 방지 전극(13)은, 소스 배선(3)과 반사 전극(9)과의 사이의 소정 영역의 위쪽에 형성되고 있으며, 이 소정의 영역에 있어서의, 반사 콘트라스트의 저하를 방지하기 위한 부재이다. 또한 반사 콘트라스트 저하 방지 전극(13)은, 절연막(10)을 통해, 평면에서 보아 반사 전극(9)과 중복하는 영역 을 가지고 있다.
또한 반사 콘트라스트 저하 방지 전극(13)은, 도 2에 나타나 있는 바와 같이 소스 배선(3)의 설치 방향을 따라, 연장하여 설치되어 있다. 즉, 반사 콘트라스트 저하 방지 전극(13)과 소스 배선(3)은 대략 평행하다.
또한 반사 콘트라스트 저하 방지 전극(13)은, 투과 전극(12)과의 경계측에 있어서의 반사 전극(9)의 단부부근에서, 후술하는 대향기판에 형성되는 블랙 매트릭스의 경계(TFT형성측에 존재하는 블랙 매트릭스의 경계)에 대응하는 위치 부근까지에 이르러, 설치되어 있다.
또한 반사 콘트라스트 저하 방지 전극(13)은, 절연막(5, 10)을 통해, 평면에서 보아 보조 용량전극(4)과 중복하는 영역을 가지고 있다.
전술한 바와 같이, 반사 콘트라스트 저하 방지 전극(13)은, 전기적으로 플로팅 상태이다. 그러나 전술한 바와 같이, 반사 콘트라스트 저하 방지 전극(13)은, 반사 전극(9)과 절연막(10)을 통해 평면에서 보아 중복하는 영역을 가지고 있다.
따라서, 이 반사 콘트라스트 저하 방지 전극(13)은, 반사 콘트라스트 저항 방지 전극(13)과, 반사 전극(9) 사이에서 형성되는 용량을 기초로, 소스 배선(3)과 반사 전극(9)과의 사이에 존재하는 소정의 영역에 있어서의, 상기 반사 콘트라스트 저하를 방지하는 효과를 나타낼 수 있다.
즉, 반사 전극(9)과 반사 콘트라스트 저하 방지 전극(13)과의 사이에서 형성되는 용량에 의거하여 구동하는 이 반사 콘트라스트 저하 방지 전극(13)과, 후술하는 대향 기판 사이에 전압을 인가할 수 있으며, 이 소정의 영역에 있어서의 반사 콘트라스트의 저하를 방지할 수 있다.
또한, 본 실시예에서는, 투과 전극(12)과 반사 콘트라스트 저하 방지 전극(13)은, 같은 공정으로 만들어지며, 같은 투명 도전막이다. 그러나 상술가 같이, 투명 전극(12)과 반사 콘트라스트 저하 방지 전극(13)은 전기적으로 접속되지 않으며, 이 반사 콘트라스트 저하 방지 전극(13)은, 전술한 바와 같이, 전기적으로 플로팅 상태이다.
따라서, 투과 전극(12)과 반사 콘트라스트 저하 방지 전극(13)을 별도 재료, 별도 공정에 의해 형성해도 좋다. 그러나, 전술한 바와 같이, 같은 재료(같은 투명 도전막), 동일 공정에 의해, 양 부재(12, 13)를 형성함으로써, 제조 공정의 간략화를 도모할 수 있다.
다음에 셀화 공정에 있어서, 상기까지의 공정에 의해 각 부분(반사 전극(9), 투과 전극(12), 반사 콘트라스트 저하 방지 전극(13)등)이 형성된 TFT어레이 기판(100)에 대하여, 배향막이 도포된다. 그 후에 이 TFT어레이 기판(100) 대하여, 일정 방향에 러빙 처리가 실행된다.
다음에 TFT어레이 기판(100)과 대향하여 설치되는, 대향기판(제2 기판으로 파악할 수 있다)의 형성 방법에 관하여 설명한다. 또한, 이 대향기판의 형성 방법에서는, 공정 단면도 등은 생략하고 있다.
우선, 투명절연성 기판(도시 생략, 이후 대향기판을 구성하는 각 부분은, 도시 생략)위에, 상기 화소영역을 구획하는 블랙 매트릭스를 형성한다. 그리고, 이 블랙 매트릭스로 구획된 영역(화소영역)에, 각각 컬러 필터를 형성한다.
그리고, 이 컬러 필터를 덮도록, 보호막을 형성하고, 이 보호막 위에 대향투명전극을 형성한다. 그 후에 이 대향투명전극 등이 형성된 대향기판에 대하여, 배향막이 도포된다. 그 후에 이 대향기판에 대하여, 일정 방향으로 러빙 처리가 실시된다.
한편 각 부분이 형성된, TFT어레이 기판(100) 및 대향기판이 완성되면, 다음에 이 TFT어레이 기판(100)과 대향기판을 서로 배향막이 마주 보도록 포갠다. 여기에서, 이 TFT어레이 기판(100)과 대향기판은 스페이서(도시 생략)를 통해 포개지고 있다. 그 후에 TFT어레이 기판(100)과 대향기판의 주변부를 씰재에 의해 접착한다. 여기에서, TFT어레이 기판(100)과 대향기판 사이에는 액정층이 봉입되어 있다.
TFT어레이 기판(100)과 대향기판과의 상기 겹침에 의해 형성된 액정 셀의 양면에 편광판을 붙인다. 그 후 배면에 백라이트 유닛을 부착함으로써 본 실시예에 따른 반투과형 액정표시장치가 완성된다.
또한, 상기 구성의 반투과형 액정표시장치에 있어서, TFT어레이 기판(100)의 반사 영역 S에 대향하는 부분의 대향기판 위에, 투명유기막을 형성해도 좋다. 이와 같이 함으로써, 반사 영역 S에 있어서의 액정층의 두께가, 투과 영역 T에 있어서의 액정층의 두께보다도 얇아진다. 따라서, 반사 영역 S에 있어서의 전기광학적특성과, 투과 영역에 있어서의 전기광학적 특성을 대략 일치시킬 수 있고, 보다 양호한 표시가 가능하게 된다.
이상과 같이, 본 실시예에 따른 반투과형 액정표시장치에서는, 상기 소정의 영역에 있어서의 반사 콘트라스트 저하 방지의 관점에서 형성된, 반사 콘트라스트 저하 방지 전극(13)은, 투과 전극(12)등과 접속하지 않고, 전기적으로 플로팅 상태다.
따라서, 상기한 바와 같이, 반사 콘트라스트 저하 방지 전극과 대향전극과의 사이에 도전성의 이물질이 혼입한 경우 또는 제조 단계에서 대향전극에 변형이 생겼을 경우 등에 의해, 대향전극과 반사 콘트라스트 저하 방지 전극이 단락했다고 해도 투과 전극(12)과 대향 전극이 전기적으로 단락하는 것을 방지할 수 있다. (즉, 면간 단락을 방지할 수 있다).
즉, 가령 반사 콘트라스트 저하 방지 전극(13)과 대향전극과의 사이에서, 전기단락이 생겼다고 해도, 대응하는 화소영역의 투과 영역 T에 존재하는 액정층에는, 정상적으로 전계를 인가시킬 수 있다. 따라서, 휘점결함이라고 불리는 대단히 시인성이 높은 결함이 생기는 것을 방지할 수 있다. 바꾸어 말하면, 높은 제품 비율로 본 실시예에 따른 반투과형 액정표시장치를 제조할 수 있다.
또한, 반사 콘트라스트 저하 방지 전극(13)은, 전술한 바와 같이, 반사 콘트라스트 저하 방지 전극(13)과 반사 전극(9) 사이에서 형성되는 용량에 의거하여, 전압을 인가시킬 수 있다. 따라서, 소스 배선(3)과 반사 전극(9)과의 사이에 존재하는 소정의 영역에 있어서도, 대향 전극과 반사 콘트라스트 저하 방지 전극(13)에 소정의 전압을 인가할 수 있다. 따라서 이 소정 영역의 위쪽에 존재하는 액정층에 정상적으로 전계를 인가할 수 있고, 이 소정 영역에 있어서의 반사 콘트라스트 저하를 방지할 수 있다.
<실시예 2>
상기한 바와 같이, 반사 콘트라스트 저하 방지 전극(13)과 반사 전극(9)과의 사이에서 형성되는 용량에 의거하여 이 반사 콘트라스트 저하 방지 전극(13)에 소정의 전압을 인가시키고 있다.
한편, 상기한 바와 같이, 실시예 1에 따른 반투과형 액정표시장치는, 소정의 기간, 전압을 유지하는 기능을 가지는 보조 용량전극(4)을 구비하고 있다. 그리고, 도 3등에 나타나 있는 바와 같이, 이 보조 용량전극(4)은, 절연막(5, 10)을 통해, 평면에서 보아 반사 콘트라스트 저하 방지 전극(13)과 중복하는 영역을 가진다. 즉, 보조 용량전극(4)과 반사 콘트라스트 저하 방지 전극(13)과의 사이에서도 용량이 형성된다.
따라서, 반사 전극(9)과 반사 콘트라스트 저하 방지 전극(13)과의 사이에서 형성되는 전기 용량 C1과, 보조 용량전극(4)과 반사 콘트라스트 저하 방지 전극(13)과의 사이에서 형성되는 전기 용량 C2으로 이루어지는 용량비(C1/C2)에 의존하여, 반사 콘트라스트 저하 방지 전극(13)에 인가되는 전압값이 변동한다. 그리고, 이 전압값의 변동은, 소스 배선(3)과 반사 전극(9)과의 사이에 존재하는 소정의 영역의 위쪽에 존재하는 액정층에 있어서의, 반사 콘트라스트의 변동으로서 나타난다. 즉, 상기 용량비 (C1/C2)의 변동에 따라, 반사 콘트라스트 저하 방지 전극(13)이 발휘하는 반사 콘트라스트 효과가 변동한다.
도 10은, 상기 용량 C1과 상기 용량 C2과의 용량비(C1/C2)와, 반사 콘트라스트와의 상관을 시뮤레이션한 결과이다. 여기에서, 도 10에 있어서, 세로축은 반사 콘트라스트(arb.unit)이며, 가로축은 용량비 C1/C2이다. 반사 콘트라스트의 세로축의 값이 큰 만큼, 양호한 반사 콘트라스트가 얻어진다.
우선, 용량비 C1/C2의 값이, 「5」미만인 경우에 착안한다. 그러면, 도 10에서 알 수 있는 것과 같이, 용량비 C1/C2의 값의 감소에 따라(예를 들면, 용량 C1의 감소에 따라), 반사 콘트라스트 효과는 급격하게 감소(열화)한다.
다음에 용량비 C1/C2가, 「5」이상의 경우에 착안한다. 그러면, 도 10에서 알 수 있는 것과 같이, 용량비 C1/C2의 값이 다소 변동한다고 해도, 양호한 반사 콘트라스트 효과는 유지할 수 있다.
여기에서, 용량비 C1/C2는, 다음식에서 주어진다.
C1 /C2=S1/S2 ×{(ε1·d2 + ε2·d1)/ε1d2) (1)
(1)식에 있어서, ε1은, 절연막(5)의 유전율이다. ε2는, 절연막(10)의 유전율이다. d1은, 절연막(5)의 막두께이다. d2는, 절연막(10)의 막두께이다. 또한 S1은, 반사 콘트라스트 저하 방지 전극(13)과 반사 전극(9)과의 겹친 면적이다. S2는, 반사 콘트라스트 저하 방지 전극(13)과 보조 용량전극(4)과의 겹친 면적이다.
상기한 바와 같이, 다소 용량비 C1/C2가 변동했다고 해도, 이 변동의 영향을 그다지 받지 않고, 양호한 반사 콘트라스트 효과를 유지하기 위해서는, 용량비C1/C2의 값이 큰 것이 바람직하다(상기한 바와 같이, C1/C2≥5인 것 바람직하다). 따라서, 본 실시예에 따른 반투과형 액정표시장치에서는, 상기 용량비 C1/C2가 5 이상이 되도록 설계한다.
예를 들면, 절연막(5)으로서 막두께 400nm의 SiN막을 채용하고, 절연막(10)로서 막두께 500nm의 SiN막을 채용하며, 상기 면적 S2을 원하는 값으로 고정했을 경우에 있어서, 용량비 C1/C2가 5이상이 되도록, 상기 면적 S1의 값을 확대(조정)한다.
이상에 의해 이 용량비 C1/C2의 값을 크게 하기 위해서는, (1)식에 의해, 예를 들면, 반사 콘트라스트 저하 방지 전극(13)과 반사 전극(9)과의 겹친 면적 S1을 크게 하면 좋은 것을 알 수 있다.
또한, 본 실시예에 따른 반투과형 액정표시장치를 설계할 경우에는, 이하에 유의하는 것이 바람직하다.
면적 S1의 상승을 위해서는, 반사 전극(9) 위쪽에 반사 콘트라스트 저하 방지 전극(13)의 면적을 확대했다고 하자. 그러나, 이러한 경우에는, 액정층 내에 존재하는 도전성의 이물질 등을 통한 반사 콘트라스트 저하 방지 전극(13)과 대향전극과의 사이에서의 단락의 발생율이 상승한다.
이 단락이 생겼다고 해도, 상기한 바와 같이, 투과 전극(12)에는 정상적으로 전압이 인가된다. 따라서, 해당하는 화소에 있어서 백라이트의 빛이 새어 나오는 휘점결함은 생기지 않는다. 그러나, 이 단락이 생겼을 경우에는, 반사 콘트라스트 저하 방지 전극(13)에 원하는 전압을 인가할 수 없다. 따라서, 반사광에 의해, 이 반사 콘트라스트 저하 방지 전극(13)의 형성 영역을 관측했을 경우에는, 이 영역은, 하얀 점으로서 표시(시인)된다.
이와 같이, 반사 전극(9) 위쪽에 반사 콘트라스트 저하 방지 전극(13)의 면 적을 필요 이상으로 확대했을 경우에는, 반사 콘트라스트 저하 방지 전극(13)과 대향전극과의 단락의 발생율이 상승하고, 상기 흰점의 관측도 더 쉬워진다. 따라서, 반사 전극(9) 위쪽의 반사 콘트라스트 저하 방지 전극(13)의 면적 확대에 어느 정도의 제한을 두는 것이 바람직하다.
발명자는, 예를 들면, 절연막(5)으로서 막두께 400nm의 SiN막을 채용하고, 절연막(10)으로서 막두께 500nm의 SiN막을 채용하며, 상기 면적 S2을 원하는 값으로 고정한 경우에 있어서, 용량비 C1/C2의 값이 「7」이 되도록, 상기 면적 S1을 조정함으로써, 양호한 반사 콘트라스트 효과를 유지할 수 있음과 동시에, 상기 하얀점의 발생율도 감소시킬 수 있는 것을 확인했다.
이상과 같이, 본 실시예에 따른 반투과형 액정표시장치에서는, 상기 용량비C1/C2는, 5이상의 관계를 충족시키도록 구성되어 있다. 따라서, 반사 콘트라스트 저하 방지 전극(13)에 기인한 안정된 양호한 반사 콘트라스트 효과를 유지할 수 있다.
<실시예 3>
도 11은, 본 실시예에 따른 반투과형 액정표시장치의 구성을 나타내는 평면도이다. 본 실시예에 따른 TFT어레이 기판(150)은, 실시예 1에 따른 TFT어레이 기판(100)과, 거의 같은 구성이다. 그러나, 이하의 점에 있어서, 양쪽 TFT어레이 기판(100, 150)은 상이하다.
이하 상이한 구성에 대해서만 언급하고, 다른 공통되는 구성에 대해서는, 여기에서의 설명은 생략한다. 또한, 본 실시예에 있어서, 반투과형 액정표시장치를 구성하는 TFT어레이 기판(150)이외의 구성은, 실시예 1과 같다.
하나의 화소영역의 반사 영역 S에 주목한다. 그러면, 도 11에 나타나 있는 바와 같이 본 실시예에 따른 TFT어레이 기판(150)에서는, 접속 전극(40)이 더 형성되어 있다. 여기에서, 접속 전극(40)은, 반사 영역 S에 배치되어 있는 반사 콘트라스트 저하 방지 전극(13A, 13B) 끼리를 전기적으로 접속하는 부재이다. 또한, 반사 콘트라스트 저하 방지 전극(13A, 13B)은, 반사 전극(9)의 소스 배선(3)과 대향하는 양단 측에 각각 형성되어 있다. 이하, 더 상세하게 구성을 설명한다.
일 화소영역의 반사 영역 S에 착안하면, 도 11에 나타나 있는 바와 같이 한쪽의 반사 콘트라스트 저하 방지 전극(13A)은, 반사 전극(9)의 한쪽단 측의, 소스 배선(3)과 이 반사 전극(9) 사이에 존재하는 소정 영역의 위쪽에 설치되어 있다. 또한 다른 쪽의 반사 콘트라스트 저하 방지 전극(13B)은, 반사 전극(9)의 다른 쪽 단측의, 소스 배선(3)과 이 반사 전극(9)과의 사이에 존재하는 소정 영역의 위쪽에 설치되어 있다.
여기에서, 반사 전극(9)의 다른 쪽 단측은, 반사 전극(9)의 한쪽단 측에 대향하는 측이다. 또한 반사 콘트라스트 저하 방지 전극(13A) 및 반사 콘트라스트 저하 방지 전극(13B)은 동일층 내에 형성되어 있다.
또한, 본 실시예에 따른 TFT어레이 기판(150)에서는, 도 11에 나타나 있는 바와 같이 반사 콘트라스트 저하 방지 전극(13A)과 반사 콘트라스트 저하 방지 전극(13B)을 전기적으로 접속하는 접속 전극(40)이 더 설치되어 있다. 여기에서, 접속 전극(40)의 폭은, 예를 들면 5㎛정도이며, 이 접속 전극(40)은 TFT의 형성 영역 부근에 형성되어 있다.
또한, 접속 전극(40)의 형상이나 형성 위치는, 특별하게 한정할 필요는 없다.(예를 들면, 상기와 같이 접속 전극폭 등을 한정할 필요는 없다). 단, 반사 콘트라스트 저하 방지 전극(13A, 13B)의 전기적인 플로팅 상태를 유지하기 위해서, 접속 전극(40)은, 투과 전극(12) 등과는 접속하지 않는다.
이상과 같이, 본 실시예에 따른 TFT어레이 기판(150)은, 접속 전극(40)을 구비하고 있으므로, 이하에 나타내는 효과를 가진다.
즉, 반사 콘트라스트 저하 방지 전극(13A, 13B)은, 소스 배선(3)의 근방에 있어서, 평면에서 보아, 이 소스 배선(3)과 평행해서 설치되어 있다. 따라서, 반사 콘트라스트 저하 방지 전극(13A, 13B)은, 소스 배선(3)으로부터의 커플링 노이즈의 영향을 받기 쉬워진다. 이와 같이, 반사 콘트라스트 저하 방지 전극(13A, 13B)이 커플링 노이즈의 영향을 받으면, 반사 영역 S에 있어서, 크로스 토크가 시인된다는 문제가 생긴다.
그러나, 본 실시예에 따른 TFT어레이 기판(150)에서는, 상기 구성의 접속 전극(40)이 설치되어 있다. 구체적으로, 예를 들면, 열마다 또는 행마다 극성을 반전시키는 도트 반전 구동방식 또는 열마다 극성을 반전시키는 열반전 구동방식을 이용한 반투과형 액정표시장치에, 본 실시예를 적용했다고 하자. 여기에서, 이 각 방식에 의해, 좌우의 소스 배선(3)이 역 위상으로 극성이 반전한다.
따라서, 상기 접속 전극(40)의 설치에 의해, 반사 콘트라스트 저하 방지 전극(13A, 13B)이 받는 소스 배선(3)으로부터의 커플링 노이즈를 캔슬할 수 있다. 따라서 반사 영역에 있어서의 크로스 토크 현상을 억제할 수 있다.
또한, 전술한 바와 같이, 접속 전극(40)의 형상이나 배치 위치는, 반사 콘트라스트 저하 방지 전극(13A, 13B)의 플로팅 상태를 유지할 수 있는 한, 특별히 한정하지 않는다. 또한 반사 콘트라스트 저하 방지 전극(13A, 13B) 및 접속 전극(40)의 재질도, 도전성을 가지는 것이면 된다. 또한 도 11에서는, 접속 전극(40)은, 게이트 배선(2)과 대략 평행한 방향에 설치되어 있다. 그러나, 이 설치 방향에 한정할 필요는 없고, 접속 전극(40)은, 소스 배선(3)과 교차하는 방향에 설치되어 있으면 된다.
단, 접속 전극(40)의 재질을 반사 콘트라스트 저하 방지 전극(13A, 13B)과, 동일 재질로 형성(즉, 접속 전극(40)과 반사 콘트라스트 저하 방지 전극(13A, 13B)을 일체로 형성)함으로써, 반사 콘트라스트 저하 방지 전극(13A, 13B)과 동일 공정으로, 이 접속 전극(40)도 형성할 수 있다. 이 경우, 전술한 바와 같이, 접속 전극(40)과 반사 콘트라스트 저하 방지 전극(13A, 13B)은 일체적이다.
<실시예 4>
도 12는, 본 실시예에 따른 반투과형 액정표시장치의 구성을 나타내는 평면도이다. 본 실시예에 따른 TFT어레이 기판(200)은, 실시예 1에 따른 TFT어레이 기판(100)과 거의 같은 구성이다. 그러나, 이하의 점에 있어서, 양쪽 TFT어레이 기판(100, 200)은 상이하다. 이하, 상이한 구성에 대해서만 언급하고 공통되는 구성에 대해서는, 여기에서의 설명은 생략한다.
또한, 본 실시예에 있어서, 반투과형 액정표시장치를 구성하는 TFT어레이 기 판(200)이외의 구성은, 실시예 1과 같다.
하나의 화소영역의 반사 영역 S에 주목한다. 그러면, 반사 콘트라스트 저하 방지 전극(45)은, 반사 전극(9)의 소스 배선(3A)과 대향하는 한쪽단 측에서, 소스 배선(3B)과 대향하는 다른쪽 단측에 걸쳐서 형성되어 있다. 즉, 도 12에 나타나 있는 바와 같이 본 실시예에 따른 TFT어레이 기판(200)에서는, 반사 콘트라스트 저하 방지 전극(45)은, 반사 전극(9)의 한쪽단 측에서, 이 한쪽단 측과 대향하는 반사 전극(9)의 다른쪽 단측에 걸쳐서 형성되어 있다. 또한 반사 콘트라스트 저하 방지 전극(45)은, 평면에서 보아, 반사 전극(9)을 덮도록 형성되어 있다.
일 화소영역의 반사 영역 S에 착안하면, 도 12에 나타나 있는 바와 같이 반사 콘트라스트 저하 방지 전극(45)은, 평면에서 보아, 제 1의 단변 내지 제4의 단변을 구비하는 대략 사각형상이다.
이 반사 콘트라스트 저하 방지 전극(45)의 제 1의 단변(45a)부근의 영역은, 소스 배선(3A)과 이 반사 전극(9)과의 사이에 존재하는 소정의 영역의 위쪽에 설치되어 있다. 또한 이 반사 콘트라스트 저하 방지 전극(45)의 제2 단변(45b)부근의 영역은, 소스 배선(3B)과 이 반사 전극(9)과의 사이에 존재하는 소정의 영역의 위쪽에 설치되어 있다.
또한 이 반사 콘트라스트 저하 방지 전극(45)의 제3 단변(45c)은, 반사 전극(9)과 투과 전극(12)과의 경계부근에 설치되어 있다. 또한 이 반사 콘트라스트 저하 방지 전극(45)의 제4 단변(45d)은, TFT형성 영역부근에 설치되어 있다.
또한, 실시예 1에서 설명한 바와 같이, 반사 콘트라스트 저하 방지 전극(45) 은, 전기적인 플로팅 상태이다.
이상과 같이, 본 실시예에 따른 TFT어레이 기판(200)은, 상기 구성의 반사 콘트라스트 저하 방지 전극(45)을 구비하고 있다. 따라서, 실시예 3에서 설명한 바와 같이, 반사 영역 S에 있어서의 크로스 토크 현상을 억제할 수 있다.
또한, 상기 각 실시예에 따른 반투과형 액정표시장치는, 예를 들면, 화상이나 문자를 표시하는 OA기기 등의 액티브 매트릭스 방식의 액정표시장치로서 적용할 수 있다.
본 발명의 청구항 1에 기재된 반투과형 액정표시장치는, 제1 기판과, 상기 제1 기판과 대향하여 설치되는 제2 기판과, 상기 제1 기판과 상기 제2 기판과의 사이에 봉입되는 액정층을 구비하고 있고, 상기 제1 기판은, 상기 제1 기판위에 형성되는 복수의 게이트 배선과, 상기 제1 기판위에 형성되어, 평면에서 보아, 상기 게이트 배선과 교차하는 복수의 소스 배선과, 상기 소스 배선과 동일층의, 상기 게이트 배선과 상기 소스 배선으로 구획되어 있는 단위화소영역의 일부인 반사 영역에 있어서, 상기 소스 배선과 소정의 영역만큼 떨어져서 형성되는 반사 전극과, 상기 소정 영역 안의 상기 반사 전극의 상층에 형성되고 있으며, 제 1의 절연막을 통해, 평면에서 보아 상기 반사 전극과 중복하는 영역을 가지는 반사 콘트라스트 저하 방지 전극을 구비하고 있고, 상기 반사 콘트라스트 저하 방지 전극은, 전기적으로 플로팅 상태이므로, 제2기판에 형성되는 대향전극과 반사 콘트라스트 저하 방지 전극이 단락했다고 해도, 투과 전극과 대향전극이 전기적으로 단락하는 것을 방지할 수 있다.(즉, 면간 단락을 방지할 수 있다). 따라서, 휘점결함이라고 불리는 대단히 시인성이 높은 결함이 생기는 것을 방지할 수 있다. 바꾸어 말하면, 높은 제품 비율로 본 실시예에 따른 반투과형 액정표시장치를 제조할 수 있다. 또한, 반사 콘트라스트 저하 방지 전극은, 반사 전극과의 사이에서 용량을 형성하고 있다. 따라서, 이 용량에 의거하여 반사 콘트라스트 저하 방지 전극에 전압을 인가시킬 수 있다. 따라서, 상기 소정의 영역의 위쪽에 존재하는 액정층에, 정상적으로 전계를 인가 할 수 있고, 이 소정의 영역에 있어서의 반사 콘트라스트 저하를 방지할 수 있다.

Claims (6)

  1. 제1 기판과,
    상기 제1 기판과 대향하여 설치되는 제2 기판과,
    상기 제1 기판과 상기 제2 기판과의 사이에 봉입되는 액정층을 구비하고 있고,
    상기 제1 기판은,
    상기 제1 기판위에 형성되는 복수의 게이트 배선과,
    상기 제1 기판위에 형성되어, 평면에서 보아 상기 게이트 배선과 교차하는 복수의 소스 배선과,
    상기 소스 배선과 동일층의 상기 게이트 배선과 상기 소스 배선으로 구획되어 있는 단위 화소 영역의 일부인 반사 영역에서, 상기 소스 배선과 떨어져서 형성되는 반사 전극과,
    소스 배선과 반사 전극 사이의 영역 안의 상기 반사 전극의 상층에 형성되고 있고, 제 1의 절연막을 통해 평면에서 보아 상기 반사 전극과 중복하는 영역을 가지는 반사 콘트라스트 저하 방지 전극을 구비하고 있으며,
    상기 반사 콘트라스트 저하 방지 전극은, 전기적으로 플로팅 상태인 것을 특징으로 하는 반투과형 액정표시장치.
  2. 제 1항에 있어서,
    상기 반사 콘트라스트 저하 방지 전극은,
    상기 소스 배선의 배치 방향을 따라 연장하여 설치되어 있는 것을 특징으로 하는 반투과형 액정표시장치.
  3. 제 2항에 있어서,
    전압을 유지하는 기능을 가지고 있고 제2 절연막을 통해 평면에서 보아 상기 반사 콘트라스트 저하 방지 전극과 중복하는 영역을 갖는 보조 용량전극을 더 구비하고 있으며,
    상기 반사 전극과 상기 반사 콘트라스트 저하 방지 전극과의 사이에서 형성되는 전기 용량을 C1으로 하고, 상기 보조 용량전극과 상기 반사 콘트라스트 저하 방지 전극과의 사이에서 형성되는 전기 용량을 C2로 했을 경우에,
    C1/C2≥5의 관계를 충족시키는 것을 특징으로 하는 것을 반투과형 액정표시장치.
  4. 제 2항에 있어서,
    상기 반사 콘트라스트 저하 방지 전극은,
    상기 반사 영역에서, 상기 반사 전극의 상기 소스 배선과 대향하는 양단 측 에 각각 형성되고 있으며,
    양 상기 반사 콘트라스트 저하 방지 전극은, 상기 소스 배선과 교차하는 방향에 설치된 접속 전극을 통해 각각 전기적으로 접속되어 있는 것을 특징으로 하는 반투과형 액정표시장치.
  5. 제 4항에 있어서,
    상기 접속 전극은,
    상기 반사 콘트라스트 저하 방지 전극과 일체로 형성되어 있는 것을 특징으로 하는 반투과형 액정표시장치.
  6. 제 1항에 있어서,
    상기 반사 콘트라스트 저하 방지 전극은,
    상기 반사 영역에서, 상기 반사 전극의 상기 소스 배선과 대향하는 한쪽단 측에서, 상기 소스 배선과 대향하는 다른쪽 단측에 걸쳐서 평면에서 보아, 상기 반사 전극을 덮도록 형성되어 있는 것을 특징으로 하는 반투과형 액정표시장치.
KR1020060052895A 2005-06-13 2006-06-13 반투과형 액정표시장치 KR100802460B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005172132A JP3892882B2 (ja) 2005-06-13 2005-06-13 半透過型液晶表示装置
JPJP-P-2005-00172132 2005-06-13

Publications (2)

Publication Number Publication Date
KR20060129969A KR20060129969A (ko) 2006-12-18
KR100802460B1 true KR100802460B1 (ko) 2008-02-14

Family

ID=37519269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060052895A KR100802460B1 (ko) 2005-06-13 2006-06-13 반투과형 액정표시장치

Country Status (5)

Country Link
US (1) US7315340B2 (ko)
JP (1) JP3892882B2 (ko)
KR (1) KR100802460B1 (ko)
CN (1) CN100443967C (ko)
TW (1) TW200643579A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7985699B2 (en) * 2006-03-22 2011-07-26 Tokyo Electron Limited Substrate processing method and storage medium
JP2008241821A (ja) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp 半透過型液晶表示装置
US9236496B2 (en) * 2011-03-11 2016-01-12 Sharp Kabushiki Kaisha Thin film transistor and display device
KR101552172B1 (ko) 2011-03-28 2015-09-10 제이엑스 닛코닛세키 에네루기 가부시키가이샤 요철 구조를 가지는 기판 제조 방법 및 이것을 사용한 유기 el 소자의 제조 방법
CN107527925B (zh) * 2017-08-25 2019-11-05 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11295762A (ja) 1998-04-15 1999-10-29 Casio Comput Co Ltd 液晶表示装置
KR100261934B1 (ko) * 1995-06-16 2000-07-15 야스카와 히데아키 액정표시소자, 그것의 제조방법 및 전자기기
KR20030072234A (ko) 2002-03-04 2003-09-13 산요덴키가부시키가이샤 반사층을 구비하는 표시 장치
KR100447768B1 (ko) * 1994-09-30 2005-01-31 산요덴키가부시키가이샤 전하유지용보조용량을갖는액정표시장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230101A (ja) 1994-02-16 1995-08-29 A G Technol Kk 液晶表示素子およびそれを用いた投射型表示装置
US6195140B1 (en) 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region
JP4130490B2 (ja) 1997-10-16 2008-08-06 三菱電機株式会社 液晶表示装置
JP3907297B2 (ja) 1998-01-27 2007-04-18 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法並びにこのｔｆｔアレイ基板を備えた液晶表示装置
JP4167335B2 (ja) 1998-01-30 2008-10-15 シャープ株式会社 液晶表示装置
JP3369502B2 (ja) 1999-03-10 2003-01-20 シャープ株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
JP4815659B2 (ja) 2000-06-09 2011-11-16 ソニー株式会社 液晶表示装置
KR100628257B1 (ko) * 2000-10-20 2006-09-27 엘지.필립스 엘시디 주식회사 반사형 및 반투과형 ｌｃｄ의 구조
KR100709502B1 (ko) 2000-11-15 2007-04-20 엘지.필립스 엘시디 주식회사 반사형 및 투과반사형 액정 표시장치와 그 제조방법
JP2002311448A (ja) * 2001-02-06 2002-10-23 Advanced Display Inc 液晶表示装置及びその製造方法
KR100470020B1 (ko) 2001-06-01 2005-02-04 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP4689900B2 (ja) 2001-08-22 2011-05-25 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
JP2003195329A (ja) 2001-12-27 2003-07-09 Sharp Corp 表示装置およびその製造方法
JP2003344840A (ja) 2002-05-24 2003-12-03 Seiko Epson Corp 液晶装置、およびそれを用いた電子機器
JP4063733B2 (ja) 2002-07-10 2008-03-19 Ｎｅｃ液晶テクノロジー株式会社 半透過型液晶表示装置及びその製造方法
JP4078928B2 (ja) 2002-09-19 2008-04-23 セイコーエプソン株式会社 電気光学装置および電子機器
JP4196645B2 (ja) 2002-11-01 2008-12-17 セイコーエプソン株式会社 液晶表示装置及び電子機器
JP2004163461A (ja) 2002-11-08 2004-06-10 Samsung Electronics Co Ltd カラーフィルター表示板及びその製造方法とそれを含む反射透過型液晶表示装置
CN1166978C (zh) * 2002-11-18 2004-09-15 统宝光电股份有限公司 半透明半反射式液晶显示器构造
JP3964324B2 (ja) 2002-12-27 2007-08-22 三菱電機株式会社 半透過型表示装置の製造方法および半透過型表示装置
JP4167085B2 (ja) 2003-02-07 2008-10-15 株式会社 日立ディスプレイズ 液晶表示装置
TW594169B (en) 2003-04-17 2004-06-21 Au Optronics Corp In-plane switching mode liquid crystal display
JP3788448B2 (ja) * 2003-07-18 2006-06-21 セイコーエプソン株式会社 カラーフィルタ基板、半透過反射基板、カラーフィルタ基板の製造方法、電気光学装置及び電子機器
TWI226712B (en) * 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
TWI255947B (en) * 2004-01-09 2006-06-01 Chi Mei Optoelectronics Corp Liquid crystal display device
JP4191641B2 (ja) 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
JP4191642B2 (ja) 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
JP4802462B2 (ja) 2004-07-27 2011-10-26 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
JP3861895B2 (ja) 2004-09-08 2006-12-27 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
CN100363802C (zh) 2004-12-01 2008-01-23 鸿富锦精密工业（深圳）有限公司 液晶显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447768B1 (ko) * 1994-09-30 2005-01-31 산요덴키가부시키가이샤 전하유지용보조용량을갖는액정표시장치
KR100261934B1 (ko) * 1995-06-16 2000-07-15 야스카와 히데아키 액정표시소자, 그것의 제조방법 및 전자기기
JPH11295762A (ja) 1998-04-15 1999-10-29 Casio Comput Co Ltd 液晶表示装置
KR20030072234A (ko) 2002-03-04 2003-09-13 산요덴키가부시키가이샤 반사층을 구비하는 표시 장치

Also Published As

Publication number Publication date
KR20060129969A (ko) 2006-12-18
JP3892882B2 (ja) 2007-03-14
JP2006349729A (ja) 2006-12-28
US7315340B2 (en) 2008-01-01
TW200643579A (en) 2006-12-16
CN1881014A (zh) 2006-12-20
US20060279676A1 (en) 2006-12-14
CN100443967C (zh) 2008-12-17

Similar Documents

Publication Publication Date Title
JP4191642B2 (ja) 半透過型液晶表示装置およびその製造方法
US8871590B2 (en) Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
KR100868771B1 (ko) 액정표시장치
USRE39798E1 (en) Active matrix LCD device with image signal lines having a multilayered structure
US7525626B2 (en) Liquid crystal display and method for manufacturing the same
US7050137B2 (en) Substrate for use in a liquid crystal display and liquid crystal display using the same
KR100741537B1 (ko) 반투과형 액정표시장치 및 그 제조방법
KR100287666B1 (ko) 액티브매트릭스기판
US7133105B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US6184960B1 (en) Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process
US6724453B2 (en) Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device
KR100802460B1 (ko) 반투과형 액정표시장치
JP4646018B2 (ja) 液晶表示装置およびその製造方法
JP4875702B2 (ja) 半透過型液晶表示装置及びその製造方法
KR100360751B1 (ko) 액정 표시장치
JP4799926B2 (ja) 半透過型ｔｆｔアレイ基板、および半透過型液晶表示装置
JP2008241821A (ja) 半透過型液晶表示装置
JP2010231233A (ja) 液晶表示装置用基板及びそれを用いた液晶表示装置
JP2007193373A (ja) 液晶表示装置用基板及びそれを用いた液晶表示装置
JP2003140166A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee