KR100261934B1 - 액정표시소자, 그것의 제조방법 및 전자기기 - Google Patents

Abstract

간단한 프로세스로 액정 패널의 시각 특성 등을 개선할 수 있는 액정 표시 소자, 그것의 제조방법 및 전자기기를 제공하는 것이 목적이다. 제1, 제2의 부화소전극(10, 12)과 보호절연막(60)의 아래편에 설치되는 제1의 제어콘덴서 전극(20)을 포함한다. 그래서 보호절연막(60)을 거쳐서 제1, 제2의 부화소전극(10, 12)과 제1의 제어콘덴서 전극(20)에 의해 제어콘덴서(C1, C2)를 설치함로으서 액정 패널의 시각 특성이 개선된다. 제1의 제어콘덴서 전극(20)은 소스전극과 동일 재료에 의해 형성되기 때문에 프로세스 공정의 증가를 방지할 수 있다. 또한 보호절연막(60)은 게이트 절연막(49) 보다도 얇게 할 수 있기 때문에 제어콘덴서 전극을 소면적화 할 수 있고 개구율 등을 향상할 수 있다.

Description

[발명의 명칭]

액정 표시 소자, 그것의 제조 방법 및 전자 기기

[기술분야]

본 발명은 화소 전극이 복수로 분할된 액정 표시 소자와 그 제조 방법 및 전자 기기에 관한 것이다.

[배경기술]

예를 들면, 플랫 패널 디스플레이 1994 「대형으로 비약하기에 필수인 넓은 시야 각 기술 TFT의 양산 패널 응용의 시작」(1993년 12월 10일, 닛게이 BP사 출판, p166)에 기재되어 있는 바와 같이 액정 패널의 시야 각을 넓히는 기술로서 각종의 방법이 시도되고 있다. 대표적인 것으로서는 (1) 러빙(rubbing) 처리 등의 연구에 의해 액정의 배향을 제어하는 방법, (2) 제어 콘덴서를 사용해서 액정 분자에 인가하는 전압을 제어하는 등의 방법이 알려져 있다.

상술한 (1)의 방법은 동일 방향으로 가지런하게 되어 있는 액정 분자의 방향을 모든 방향에 균등히 하려는 것이다. 그러나 이 방법은 공정이 복잡하고 재현성이 좋지 않은 등의 각종의 문제가 있다.

한편 상기 (2)의 방법으로는 예를 들어, 일본 특허 공개 4-348323, 특허 공개 5-107556, 특허 공개 3-122621 등에 배경 기술이 알려져 있다. 그러나 상기 배경 기술에는 제어 콘덴서(제어 용량), 부가 콘덴서를 형성하기 위해 특별한 전극 형성 공정, 유전체막(절연층) 형성 공정 등을 부가할 필요가 있고 공정이 길어지는 등의 문제가 있었다.

동일한 형태의 상기 (2)의 방법으로서, 예를 들면 일본 특허 공개 6-102537, 특허 공개 5-341318, 특허 공개 6-951444, 특허 공개 5-289108 등의 배경 기술이 알려져 있다. 이들의 배경 기술에서는 게이트 절연막, 차광층 위의 유전체막 등을 사용해서 제어 콘덴서를 형성하고, 이들 게이트 절연막, 유전체막에 핀 홀이 생기면 화소 결함, 선 결함 등을 유발시킨다. 이 때문에 이들의 막 두께를 두껍게 할 필요가 있고, 그 결과, 제어 콘덴서의 단위 면적당 용량이 적어진다. 단위 면적당 용량이 적으면, 필요로 하는 용량을 얻기 위해서 제어 콘덴서의 형성 면적을 크게 할 필요가 있고 그에 따라 액정 패널의 개구율(광 투과 특성) 등이 악화된다. 또한 제어 콘덴서의 형성 면적이 크면 결함 등이 발생하기 쉽다.

또한, 액정 패널에서는 화소 전극에 축적되는 전하를 유지하기 위한 유지 콘덴서(유지 용량)가 필요하고, 위 (2)의 방법에 어떻게 이 유지 콘덴서 형성 기술을 조합시키느냐에 대해서도 큰 기술적인 과제로 된다.

본 발명은 이상으로 상술한 기술적인 과제를 해결하기 위해 이루어진 것이고, 그 목적으로 하는 바는, 간단한 프로세스로 액정 패널의 시각 특성 등을 개선할 수 있는 액정 표시 소자와 그 제조 방법 및 전자 기기를 제공하는 것이다.

[발명의 개시]

상술한 과제를 해결하기 위해 본 발명은, 박막 트랜지스터와, 이 박막 트랜지스터에 접속되고 대향 전극과의 사이에 봉입되는 액정층을 구동하는 화소 전극을 최소한 포함하는 액정 표시 소자로서, 화소 전극을 분할한 제1 내지 제N(N은 2 이상의 정수)의 부화소 전극과 상술한 박막 트랜지스터의 소스 전극을 보호하기 위한 보호 절연막의 아래에 설치되는 제1 내지 제L(L은 정수)의 제어 용량 전극과 보호 절연막을 거쳐서 제(M-1)(M은 정수이고, 1＜MN)의 부화소 전극과 제K(K는 정수이고, 1KL)의 제어 용량 전극에 의해 형성되는 제(I-1)(I는 2 이상의 정수)의 제어 용량과 보호 절연막을 거쳐서 제M의 부화소 전극과 제K의 제어 용량 전극에 의해 형성되는 제I의 제어 용량을 포함하는 것을 특징으로 한다.

또한 본 발명은 박막 트랜지스터와 이 박막 트랜지스터에 접속되어 대향 전극과의 사이에 봉입되는 액정층을 구동하는 화소 전극을 최소한 포함하는 액정 표시 소자의 제조 방법으로서, (A) 제1 내지 제L(L은 정수)의 제어 용량 전극을 형성하는 공정과, (B) 이 제1 내지 제L의 제어 용량 전극의 위에 박막 트랜지스터의 소스 전극을 보호하기 위한 보호 절연막을 형성하는 공정과, (C) 화소 전극을 분할한 제1 내지 제N(N은 2 이상의 정수)의 부화소 전극을 형성하는 공정을 포함하고, 위 공정 (A) 내지 (C)에 의해 보호 절연막을 거쳐서 제(M-1)(M은 정수이고, 1＜MN)의 부화소 전극과, 제K(K는 정수이고, 1KL)의 제어 용량 전극에 의해 형성되는 제(I-1)(I는 2 이상의 정수)의 제어 용량을 형성함과 함께 보호 절연막을 거쳐서 제M의 부화소 전극과, 제K의 제어 용량 전극에 의해 형성되는 제I의 제어 용량을 형성하는 것을 특징으로 한다.

본 발명에 의하면 제(M-1), 제M의 부화소 전극과, 제K의 제어 용량 전극과의 사이에 제(I-1), 제I의 제어 용량이 형성된다. 이에 따라 제(M-1)의 부화소 전극에 부가되는 전압과, 제M의 부화소 전극에 부가되는 전압을 다른 것으로 할 수 있다. 이에 따라 제(M-1), 제M의 부화소 전극의 영역에 있는 액정층의 시각 특성을 다르게 할 수 있다. 그 결과, 이들의 다른 시각 특성이 서로 보간됨으로써 1 화소 전체의 시각 특성을 향상시킬 수 있다. 또한 본 발명에서는 보호 절연막을 유전체로 하여 제(I-1), 제I의 제어 용량이 형성된다. 그래서 게이트 절연막을 유전체로 하는 경우에 비해서 보호 절연막을 유전체로 하는 경우에는 이 보호 절연막의 막 두께를 얇게 할 수 있다. 그 결과 단위 면적당의 용량을 크게 할 수 있고 제어 용량 전극의 면적을 줄일 수 있다. 그 결과, 개구율의 향상 등을 도모할 수 있게 된다. 이 경우 제1 내지 제L의 제어 용량 전극을 소스 전극과 동일 재료에 의해 형성하는 것이 바람직하고 또한 제1 내지 제L의 제어 용량 전극을 소스 전극과 동일 공정에 의해 형성하는 일이 바람직하다. 이에 따라 제어 용량 전극 형성을 위한 새로운 공정을 부가할 필요가 없어지고 제조 비용의 경감, 신뢰성의 향상 등을 도모할 수 있다.

또한 상술한 보호 절연막의 막 두께는 박막 트랜지스터의 게이트 전극의 위에 설치된 게이트 절연막보다 얇은 것이 바람직하고 공정(B)에서 보호 절연막의 막 두께를 박막 트랜지스터의 게이트 전극의 위에 형성되는 게이트 절연막보다 엷게 형성하는 것이 바람직하다. 이에 따라 제어 용량 전극의 면적을 줄일 수 있고 개구율의 향상 등을 도모할 수 있다.

또한 본 발명에서는 제1 내지 제L의 제어 용량 전극을 차광층을 이루는 블랙 매트릭스의 일부로 하여도 좋다. 제어 용량 전극이 차광성의 재료로 형성되는 경우에는 이것을 블랙 매트릭스로 하여 사용함으로써 콘트라스트의 향상 등을 도모할 수 있다.

또한 본 발명에서는 제(M-1)의 부화소 전극과 제M의 부화소 전극과의 사이의 극간 영역의 일부를 피복하도록 또한 제K의 제어 용량 전극과 동일 층에 형성되는 전극과의 거리를 두어 제K의 제어 용량 전극을 형성해도 좋다. 이와 같이 하면 개구율 등의 새로운 향상을 도모할 수 있음과 함께 먼지의 부착 등을 원인으로 하는 제조 불량의 발생 등을 방지할 수 있다.

또한 제1 내지 제N의 부화소 전극의 최소한 1개와 소정의 유지 용량 전극에 의해 형성되는 제1 내지 제J(J는 정수)의 유지 용량을 포함하도록 하여도된다. 이와 같이 유지 용량을 형성함으로써 박막 트랜지스터의 오프 때의 누설 전류 등에 기인하는 전압 저하의 문제를 해결할 수 있다.

이 경우 박막 트랜지스터의 소스 전극에 접속되는 제1의 부화소 전극과 소정의 유지 용량 전극에 의해 형성되는 제1의 유지 용량만을 포함하도록 하여도 좋다. 박막 트랜지스터에 직접 접속되는 제1의 부화소 전극에 유지 용량을 형성함으로써 표시 특성의 향상에 특히 효과가 크기 때문이다.

또한 이 경우 2 이상의 부화소 전극에 대해서 유지 용량을 형성해도 좋다. 이와 같이 하면 2 이상의 부화소 전극의 각각에 대응한 유지 용량을 형성할 수 있고 유지 용량이 형성된 이들의 부화소 전극의 부가 전압 유지 특성을 향상할 수 있다.

또한 이 경우 표시 특성의 향상 등을 위해 유지 용량 전극이 인접하는 박막 트랜지스터에 접속되는 주사선인 것이 바람직하다.

또한 본 발명에서는 제(I-1)의 제어 용량의 최소한 1개를 박막 트랜지스터의 게이트 전극의 위에 설치된 게이트 절연막을 거쳐서 제(M-1)의 부화소 전극과 게이트 절연막의 아래에 설치된 제어 용량 전극에 의해 형성되고 제I의 제어 용량의 최소한 1개를 게이트 절연막을 거쳐서 제M의 부화소 전극과 게이트 절연막의 아래에 설치된 제어 용량 전극에 의해 형성해도 좋다. 이에 따라 보호 절연막의 아래에 설치된 제어 용량 전극과 게이트 절연막의 아래에 설치된 제어 용량 전극을 다른 층으로 형성할 수 있다. 이에 따라 먼지의 부착 등을 원인으로 한 제조 불량의 발생을 줄일 수 있다.

또 본 발명에 관한 전자 기기는 상기 어느 하나의 액정 표시 소자를 갖춘 액정 장치를 포함하는 것을 특징으로 한다. 이와 같이 함으로써 리모트 콘트롤러, 전자계산기, 휴대전화, 휴대형 정보기기, 프로젝터, 개인용 컴퓨터 등의 전자 기기에 사용하는 액정 장치의 개구율의 향상, 시각 특성의 향상, 저비용화 등을 도모할 수 있게 된다.

[도면의 간단한 설명]

제1도는 제1실시예의 평면적 구성을 도시하는 도면.

제2도는 제1도의 A-B 단면을 도시하는 도면.

제3도는 제1실시예의 등가 회로도.

제4도는 배경예의 단면도의 한 예를 도시하는 도면.

제5a 내지 e도는 제1실시예의 제조 프로세스를 설명하기 위한 공정 단면도.

제6a 내지 b도는 블랙 매트릭스를 형성하는 경우의 예에 대해서 설명을 하기 위한 도면.

제7도는 제어 콘덴서 전극의 설치에 대해서 설명하기 위한 도면.

제8도는 제2도의 실시예의 평면적 구성을 도시하는 도면.

제9도는 제8도의 A-B 단면을 도시하는 도면.

제10도는 제2실시예의 등가 회로도.

제11도는 제3실시예의 평면적 구성을 도시하는 도면.

제12도는 제11도의 A-B 단면을 도시하는 도면.

제13도는 제3의 실시예의 등가 회로도.

제14도는 제2실시예와 제3실시예의 조합을 도시하기 위한 도면.

제15도는 제1, 제2의 부화소 전극의 양편에 유지 용량을 형성하는 경우의 예를 도시하는 도면.

제16도는 제15도의 등가 회로도.

제17도는 제1의 부화소 전극만에 유지 용량을 형성하는 경우의 예를 도시하는 도면.

제18도는 제17도의 등가 회로도.

제19도는 제4실시예의 평면적인 구성을 도시하는 도면.

제20도는 제19도의 A-B 단면을 도시하는 도면.

제21도는 전자 기기의 하나인 리모트 콘트롤러의 한 예를 도시하는 도면.

제22도는 전자 기기의 하나인 전자계산기의 한 예를 도시하는 도면.

제23도는 전자 기기의 하나인 휴대전화기의 한 예를 도시하는 도면.

제24도는 전자 기기에 내장되는 액정 장치의 제어 회로의 전체 구성예를 도시하는 도면.

제25도는 전자 기기의 하나인 개인용 휴대형 정보 기기의 한 예를 도시하는 도면.

제26a 내지 c도는 전자 기기의 하나인 액정 프로젝터의 한 예를 도시하는 도면.

[실시예]

다음에 본 발명의 실시예에 대해서 도면을 사용해서 상세히 설명한다.

1. [제1실시예]

제1도는 제1실시예에 관한 액정 표시 소자의 평면적인 구성을 도시하는 도면이고, 제2도는 제1도의 A-B 단면을 도시하는 도면이다.

제1도, 제2도에 도시하는 바와 같이, 이 액정 표시 소자는 박막 트랜지스터(이하 TFT라 칭함)(56)와 제1 및 제2의 부화소 전극(10, 12)으로 분할된 화소 전극을 포함하고, 이 화소 전극에 의해 대향 전극(66) 사이에 봉입되는 액정층(76)을 구동한다. TFT(56)는 게이트 전극(51), 소스 전극(53), 드레인 전극(55), 진성 실리콘막(70), n형 실리콘막(저항층)(72, 73)을 포함한다. 제1의 부화소 전극(10)은 콘택트(54)를 거쳐서 소스 전극(53)에 접속되고 게이트 전극(51), 드레인 전극(55)은 각각 주사선(50), 신호선(52)에 접속된다. 복수의 이들의 주사선(50), 신호선(52)을 매트릭스 형상으로 교차해서 설치함과 함께 교차 위치에 TFT를 설치함으로써 액정 패널(액정 장치)이 구성된다. 제2도에 도시하는 바와 같이, 소스 전극(53) 등의 보호막을 보호 절연막(60)의 아래에는 제1의 제어 콘덴서 전극(20)이 설치되어 있다. 본 실시예에서는 이 제1의 제어 콘덴서 전극(20)을 소스 전극(53)과 동봉 재료에 의해 형성하고 있다. 따라서 제1의 제어 콘덴서 전극(20)의 형성을 위한 새로운 공정을 부가할 필요가 없고 그 결과 제조 공정의 번잡화의 방지, 제조 비용의 저감을 도모할 수 있다. 단, 제1의 제어 콘덴서 전극(20)을 소스 전극(53)과 다른 재료에 의해 형성할 수도 있다.

보호 절연막(60)을 유전체로 하고 제1의 부화소 전극(10)을 상측 전극, 제1의 제어 콘덴서 전극(20)을 하측 전극으로 하여 제어 콘덴서(제어 용량)(C1)가 형성된다. 동일한 형태로 보호 절연막(60)과 제2의 부화소 전극(12)과 제1의 제어 콘덴서 전극(20)에 의해 제어 콘덴서(C2)가 형성된다. 한편 제1의 부화소 전극(10)과 대향 전극(66)에 의해 액정층(76)을 유전체로 한 액정 콘덴서(CLC1)가 형성되고 제2의 부화소 전극(12)과 마주하는 전극(66)에 의해 액정 콘덴서(CLC2)가 형성된다.

제3도에 본 실시예의 등가 회로도를 도시한다. TFT(56)의 소스 전극인 단자(E)에는 액정 콘덴서(CLC1)가 접속된다. 다시 단자(E)에는 제어 콘덴서(C1, C2) 및 액정 콘덴서(CLC2)가 직렬 접속된다. 주사선(50)이 선택되고 TFT(56)가 온으로된 경우의 단자(E)의 전압을 VE로 한 경우 CLC1에는 이 VE가 그대로 부가된다. 한편 단자 F의 전압은 C1, C2, CLC2에 의해 용량 분할되기 때문에 CLC2에는 VF = VEX(C1+C2)/(C1+C2+CLC2)의 전압이 부가된다. 이와 같이 CLC1에 부가되는 전압 VE과 CLC2에 부가되는 VF를 달리함으로써, CLC1, CLC2의 영역에 이는 액정층의 광 투과율을 달리할 수 있게 된다. 이에 따라 이들의 액정층의 시각 특성을 달리할 수가 있고 이들의 다른 시각 특성이 보간함으로써 1 화소 전체(혹은 액정 패널 전체)의 시각 특성을 향상할 수 있다.

본 실시예의 특정은 보호 절연막(60)을 유전체로 하여 제어 콘덴서(C1, C2)를 형성한 점에 있다. 이에 대해 예를 들면 일본 특허 공개 6-102537 등에서도 제4도에 도시하는 바와 같이 게이트 절연막(24)을 유전체로 하여 제어 콘덴서(C2)를 형성하고 있다. 게이트 절연막(249)에 핀 홀 등이 생기면 화소 결함 등이 생기기 때문에 게이트 절연막(249)은 통상 두껍게 할 필요가 있다. 막 두께가 두꺼워지면 단위 면적당의 용량이 적어지기 때문에 제어 콘덴서 전극(221)의 면적(제2부화소 전극(212)과의 겹치는 면적)을 크게 할 필요가 생기고 이에 따라 개구율 등이 악화한다. 이에 대해 본 실시예에서는 보호 절연막(60)을 유전체로 하여 사용하고 있고, 이 보호 절연막(60)은 게이트 절연막보다도 막 두께를 얇게 할 수 있다. 따라서 단위 면적당의 용량을 크게 할 수 있고 제어 콘덴서 전극(20)의 면적을 적게 할 수 있다. 이에 따라 개구율(광투과 특성) 등을 향상시킬 수 있다.

또한 보호 절연막은 게이트 절연막보다 막 두께를 얇게 할 수 있는 이유는 다음과 같다. 즉 게이트 전극과 실리콘 층과의 쇼트를 방지하기 위해서는 게이트 절연막에 핀 홀이 존재해서는 않된다. 따라서 이를 방지하기 위해 게이트 절연막을 두껍게 하는 혹은 게이트 절연막을 2층 구조로 할 필요가 있고, 게이트 절연막은 두꺼워진다. 한편 보호 절연막은 액정층으로부터의 수분 등의 진입을 방지하는 등을 위해서 형성되어 있고 통상은 게이트 절연막 보다 얇아도 좋다.

다음에 제5a도 내지 제5e도에 도시하는 공정 단면도를 사용해서 본 실시예의 액정표시 소자의 제조 프로세스의 한 예에 대해서 설명한다. 먼저 유리 기판(무알카리 기판)(68) 위에 스퍼터링 및 포토에칭에 의해 예를 들면 1300Å 정도의 두께의 Cr(크롬) 등으로 형성되는 게이트 전극(51)을 형성한다(제5a도).

다음에 예를 들면 플라즈마 CVD 법에 의해 실리콘 질화막 SiNx 등으로 형성된 게이트 절연막(49), 진성 실리콘막(70), n형 실리콘막(저항층)(71)을 연속적으로 생성하고 포토에칭에 의해 고립된 섬 형태로 한다(제5b도). 이 경우 게이트 절연막(49), 진성 실리콘막(70), n형 실리콘막(71)의 두께는 각각 예를 들면, 3000Å, 3000Å, 500Å 정도로 된다. 또한 게이트 절연막(49)은 실리콘 질화막 SiNx 아래에 예를 들면 1000Å 정도의 두께의 실리콘 산화막 SiOx를 설치하는 구성으로 하여도 좋다.

다음에 예를 들면 Cr 등으로 형성되는 1300Å 정도의 소스 전극(53), 드레인 전극(55), 제1의 제어 콘덴서 전극(20)을 스퍼터링 및 포토에칭으로 형성하고 다시 n형 실리콘막(72, 73)을 분리하여 소스·드레인 분리를 한다(제5c도). 이와 같이 본 실시예에서는 소스 전극(53) 등과 제1의 제어 콘덴서 전극(20)을 동일 재료로 형성하고 있다. 따라서 제어 콘덴서를 생성하기 위한 새로운 제조 공정을 추가할 필요가 없고, 저비용화가 도모된다. 또한 소스·드레인의 분리 영역에 에지 스토퍼(ES)를 설치하는 방법을 채용해도 좋다.

다음에 소스 전극(53) 등의 보호막을 이루는 보호 절연막(60)을 형성한다(제5d도). 이 보호 절연막(60)은 예를 들면 2000Å 정도의 실리콘 질화막 SiNx 등으로 형성된다. 이와 같이 보호 절연막(60)의 막 두께는 게이트 절연막(49)보다 얇아지기 때문에 제어 콘덴서(C1, C2)(제2도 참조)의 단위 면적 당 용량을 크게 할 수 있고, 이에 따라 개구율 등의 향상이 도모된다. 다음으로 콘택트(54)를 개구하여 예를 들면 ITO(산화인듐막) 등으로 형성되는 500Å 정도의 두께의 제1, 제2의 부화소 전극(10, 12)을 스퍼터링 및 포토에칭에 의해 형성한다(제5e도). 그 후 제2도에 도시하는 바와 같이 배향막(60)을 형성한다. 그와 같이 형성된 TFT측 기판과, 유리 기판(69), 대향 전극(66), 배향막(64) 등으로 형성되는 마주하는 기판으로 액정층(76)을 봉입하고 액정 패널을 완성한다.

본 실시예에 의하면 제어 콘덴서 전극(20)을 차광층을 이루는 블랙 매트릭스의 일부로 할 수 있다. 제6a도에서는 예를 들면 대향 기판에 설치된 블랙 매트릭스(17, 18)와 Cr 등으로 형성되는 제어 콘덴서 전극(20)에 의해 광 누설을 방지하고 콘트라스트의 향상을 도모하고 있다. 본 실시예에 의하면 상술한 바와 같이 단위 면적당의 제어 콘덴서의 용량을 크게 할 수 있기 때문에 제1, 제2의 부화소 전극(10, 12)과 제어 콘덴서 전극(20) 사이의 오버랩을 적게 할 수 있다. 따라서 이 경우에서도 본 실시예에 의하면 개구율 등의 향상이 도모해진다. 또한 제6b도에 도시하는 바와 같이 제어 콘덴서 전극(20)을 완전히 덮도록 블랙 매트릭스(19)를 설치해도 좋고, 블랙 매트릭스를 TFT 측 기판에 설치하는 구성으로 하여도 상관없다.

또한 본 실시예에 의하면 단위 면적당의 제어 콘덴서의 용량을 크게 할 수 있고, 제1의 제어 콘덴서 전극(20)의 면적을 적게 할 수 있다. 이 때문에 제7도에 도시하는 바와 같이, 제1, 제2의 부화소 전극(10, 12) 사이의 극간 영역의 일부를 덮도록 작은 면적의 제1의 제어 콘덴서 전극(20)을 설치할 수 있게 된다. 그와 같이 구성하면 제7c도에 도시하는 거리, 즉 제1의 제어 콘덴서 전극(20)과 신호선(52)과의 사이의 거리를 둘 수 있다. 제1의 제어 콘덴서(20)와 신호선(52)은 본 실시예에서는 동일 재료로 동일 층으로 형성되어 있다. 따라서 거리 C를 충분히 크게 할 수 있으면 먼지의 부착 등을 원인으로 한 제조 불량의 발생을 줄일 수 있다. 즉 본 실시예에 의하면 제1의 제어 콘덴서 전극(20)의 면적을 적게 할 수 있기 때문에 거리 C를 크게 할 수 있고, 먼지 등의 부착을 원인으로 하는 제조불량을 줄일 수 있다. 또한 제4도에 도시하는 바와 같이 제1의 제어 콘덴서 전극이 주사선과 동일 재료로 동일층에 형성되는 경우에는 제7도의 거리 D를 충분히 크게 함으로써 제조 불량을 줄일 수 있다.

2. [제2실시예]

제8도는 제2실시예에 관한 액정 표시 소자의 평면적인 구성을 도시하는 도면이고, 제9도는 제8도의 A-B 단면을 도시하는 도면이다.

제1의 실시예와 다른 것은 제2의 제어 콘덴서 전극(22), 제3의 부화소 전극(14)이 설치되고 제어 콘덴서(C3, C4)가 형성되는 점이다. 이에 의해 제2의 실시예의 등가 회로는 제10도에 도시하는 바와 같이 된다. 단자 E의 전압은 VE로 하면 이 VE와 단자(G)의 전압 VG을 다르게 할 수 있다. 이에 따라 CLC1, CLC2, CLC3의 영역에 있는 액정층의 광 투과율을 다르게 할 수 있고 이들의 액정층의 시각 특성을 다르게 할 수 있다. 그래서 이들의 다른 시각 특성이 서로 보간함으로써 1 화소 전체 (혹은 액정 패널 전체)의 시각 특성을 제1의 실시예에 비해 더욱 향상시킬 수 있다.

여기에서 제8도에는 화소 전극을 3 분할하는 경우의 예가 도시되지만, 4 분할 이상도 가능하다. 즉 본 실시예에 의하면 화소 전극을 제1 내지 제N(N은 2 이상의 정수)의 부화소 전극으로 분할하고 제1 내지 제L(L은 정수)의 제어 콘덴서 전극을 설치할 수 있다.

특히 본 실시예에서는 제어 콘덴서 전극의 면적을 적게 할 수 있기 때문에, 이와 같이 화소 전극을 다수로 분할하여도 개구율 등이 종래에 비해서 그다지 악화되지 않는다. 따라서 본 실시예에 의하면 개구율 등을 그다지 악화되지 않고, 화소 전극을 다수로 분할함으로써 새로운 시각 특성의 향상을 도모할 수 있게 된다.

또한, 제2의 실시예에서도 당연히 제1, 제2의 제어 콘덴서 전극(20, 22)을 제6a도, 제6b도에 도시하는 바와 같이 블랙 매트릭스의 일부로 하거나 또한 제1, 제2의 제어 콘덴서 전극(20, 22) 등을 제7도에 도시하는 바와 같은 패턴 형상으로 할 수 있다.

3. [제3실시예]

제11도는 제3의 실시예에 관한 액정 표시 소자의 평면적인 구성을 도시하는 도면이고 제12도는 제11도의 A-B 단면을 도시하는 도면이다.

제1의 실시예와 다른 것은 인접하는 TFT46에 접속되는 주사선(40)과 제2의 부화소 전극(12) 사이에 유지 용량(CS)이 형성되어 있는 점이다. 유지 용량(CS)을 형성함으로써 제13도의 등가 회로도에서 명백한 바와 같이 TFT(56)의 오프시의 누설 전류에 기인하는 전압 저하의 문제를 해결한다. 이 경우 제2의 부화소 전극(12)을 오버랩시키는 주사선(4/0)은 하나 바로 앞에 선택되는 주사선인 것이 바람직하다. 즉 제11도를 예로 들면 주사선(40, 50)의 순으로 선택 전압이 부가된다. 이와 같이 하면 주사선(40)으로의 선택 전압 부가에 기인하는 전극(12) 등의 전압 변동을 방지할 수 있고 표시 특성을 향상할 수 있다. 물론 부화소 전극에 오버랩시키는 유지 용량 전극은 주사선에 한정되는 것은 아니고 예를 들면 유지 용량을 별도로 형성하고 이 유지 용량 선에 오버랩시켜도 상관없다.

제2실시예와 같이 화소 전극을 다시 다수로 분할하는 경우에는 예를 들면 제14도에 도시하도록 하여 제3의 부화소 전극(14)과 주사선(40)을 오버랩시켜 유지 용량을 형성한다.

또한, 제1, 제2의 부화소 전극(10)의 양편에 유지 용량을 형성하는 경우에는 예를 들면 제15도에 도시하는 바와 같은 패턴 형상으로 한다. 이에 따라 제16도의 등가 회로에 도시하는 바와 같이 유지 용량(CS1, CS2)을 형성할 수 있고 CLS2 뿐만 아니라 CLC1에 부가되는 전압의 유지 특성도 향상된다. 화소 전극을 3분할 이상으로 하는 경우에도 제15도와 같이해서 각각의 부화소 전극에 대응한 유지 용량을 형성할 수 있다.

또한 제17도에 도시하는 바와 같이 제1의 부화소 전극(10)만을 예를 들면 주사선(40)(혹은 유지 용량선)에 오버랩시켜 제1부화소 전극(10)에만 유지 용량을 형성시켜도 좋다. 이에 따라 제18도의 등가 회로에 도시하는 바와 같이 유지 용량 CS1을 형성할 수 있고 CSC1에 부가되는 전압의 유지 특성을 특히 향상시킬 수 있다. 제1ㅣ의 부화소 전극(10)은 TFT의 소스 전극에 직접 결합시키고 이 제1의 부화소 전극(10)에 유지 용량을 설치하는 일이 표시 특성의 향상에 대해서 효과가 크다.

이와 같이 본 실시예에 의하면 제1 내지 제N의 부화소 전극의 최소한 하나와 소기의 유지 용량 전극에 의해 제1 내지 제J(J는 정수)의 유지 용량을 형성시킬 수 있다. 그래서 2 이상의 부화소 전극과 유지 용량 전극 사이에서 유지 용량을 형성하면 위와 같이 유지 용량이 형성된 모든 부화소 전극의 부가 전압 유지 특성을 향상시킬 수 있다.

4. [제4실시예]

제19도는 제4실시예에 관한 액정 표시 소자의 평면적인 구성을 도시하는 도면이고 제20도는 제19도의 A-B 단면을 도시하는 도면이다.

제4실시예에서는 제2실시예(제9도 참조)와 다르고, 제1의 제어 콘덴서 전극(21)에 게이트 절연막(49)의 아래에 설치되어 있다. 즉 게이트 절연막(49)등을 유전체로 하고 제1, 제2의 부화소 전극(10, 12)을 상측 전극, 제1의 제어 콘덴서 전극(21)을 하측 전극으로 하여 제어 콘덴서 C1, C2가 형성된다. 또한 제1의 제어 콘덴서 전극(21)은 주사선(50)과 동일한 공정으로 형성된다.

본 실시예에 의하면 제1의 제어 콘덴서 전극(21)과 제2의 제어 콘덴서 전극(22)을 다른 층으로 형성할 수 있다. 이 때문에 먼지의 부착 등을 원인으로 한 제조 불량의 발생을 줄일 수 있다. 또한 제어 콘덴서(C1, C2)의 유전체의 두께와, C3, C4의 유전체의 두께를 다른 것으로 할 수 있다. 즉 부화소 전극과 제어 콘덴서 전극의 오버랩 면적을 같게 하면서 제어 콘덴서의 용량을 다른 것으로 할 수 있다. 이에 따라 예를 들면, 제어 콘덴서의 용량을 적게 해도 상관이 없는 것은 게이트 절연막 등을 유전체로 하여 제어 콘덴서를 형성하고, 제어 콘덴서의 용량을 크게 할 필요가 있는 것은 보호 절연막을 유전체로 하여 제어 콘덴서를 형성할 수 있다.

또한 제20도에서는 게이트 절연막 등을 유전체로 하는 제어 콘덴서는 C1, C2로 되어 있으나, C3, C4를 게이트 절연막 등을 유전체로 하는 제어 콘덴서로서도 좋다. 즉 본 실시예에서는 복수인 제어 콘덴서의 그룹(C2K-1, C2K)(K는 정수)의 최소한 하나가 게이트 절연막 등을 유전체로 하는 제어 콘덴서면 된다.

5. [제5실시예]

제5의 실시예는 실시예 1 내지 4에서 설명한 액정 표시 소자를 갖춘 액정 장치를 포함하는 전자 기기에 관한 실시예이다.

각종의 전자 기기에 대해서 제21도 내지 제26c도를 사용해서 설명한다.

제21도에서는 마이크로컴퓨터가 에어콘의 리모트 콘트롤러(9100)에 내장되어 있다. 이 콘트롤러(9100)는 에어콘(9000)을 제어하는 것으로 각종의 화상을 표시할 수 있는 액정 장치(액정 패널)(9200)에 에어콘의 동작 상태 등이 표시된다.

제22도에서는 상술한 마이크로컴퓨터가 전자계산기(9300)에 내장되어 있다. 이 전자계산기(9300)는 입력키(9410) 및 액정 장치(9400)를 갖추고 있다.

제23도에서는 마이크로컴퓨터는 휴대전화기(9500)에 내장되어 있다. 이 휴대전화기(9500)는 입력 키(9420) 및 액정 장치(9600)를 갖추고 있다.

상술한 전자 기기는 예를 들면 전지(태양 전지도 포함)를 사용한 휴대용의 전자 기기이다. 이와 같은 전자 기기에 내장되어 있는 액정 장치의 제어 회로의 전체 구성의 개요를 제24도에 도시한다.

제24도의 마이크로컴퓨터(9720)는 제21도에 도시되는 에어콘의 콘트롤러에 내장되는 것이나 제22도, 제23도 등의 전자 기기에도 적용되는 것이다.

제24도에 도시되는 마이크로컴퓨터(9720)는 CPLL 101, 정전압 회로(102), 발진 회로(106), 분주 회로(110), 타이머(111), 입력 회로(9640), 출력 회로(9690), ROM(9670), RAM(9680), 액정 패널 구동 회로(9700), 적외선 출력 콘트롤러(9710) 등을 포함한다.

입력 회로(9640)나 출력 회로(9690)는 예를 들면 입력 키(9410) 등과의 사이의 통신 인터페이스 회로이다. 또한 액정 패널 구동 회로(9700)는 액정 장치(9200) 등을 구동하여 시계 표시나 각종의 상태 표시를 행하도록 하는 회로이다. 또 적외선출력 콘트롤러(9710)는 스위칭 트랜지스터와 Q100을 거쳐서 적외선 발광 다이오드(D1)를 온/오프 구동하는 회로이다.

또한 실시예 1 내지 4에서 설명한 액정 표시 소자를 갖춘 액정 장치는 제25도에 도시하는 바와 같은 전자 기기의 하나인 개인용 휴대형 정보 기기(Personal Digital Assistance)(1000)에도 사용할 수 있다.

이 정보 기기(1000)는 IC 카드(1100), 동시 통역 시스템(1200), 수기용 스크린(1300), 텔레비전 회의 시스템(1400a, 1400b), 지도 정보 시스템(1500), 액정 표시 화면(1660)을 갖는다. 다시 정보 기기(1000)는 입출력 인터페이스 유닛(1600)에서 비디오 카메라(1610), 스피커(1620), 마이크로폰(1630), 입력용 펜(1640), 이어폰(1650)을 갖춘다.

또한 실시예 1 내지 4에서 설명한 액정 표시 소자를 갖춘 액정 장치는 제26a도 내지 제26c도에 도시하는 바와 같은 전자 기기의 하나인 액정 프로젝터(1010)에도 적용이 가능하다. 제26a도에는 투사구(1012)에서 임의의 표시 에리어, 예를 들면 스크린(1016) 위에 원하는 화상을 투사하고 있는 모양이 표시되어 있다. 리모트 콘트롤러(1020)의 선단에는 적외선 발광부(1036)가 설치되고 조작 신호를 액정 프로젝터(1010)로 향해 송신한다. 제26b도, 제26c도에 도시하는 바와 같이 앞면 및 뒷면에는 적외선 수광부(1014a, 1014b)가 설치되어 있기 때문에 조작자는 전방, 후방의 어느 쪽으로부터도 액정 프로젝터(1010)를 원격 조작할 수 있다.

또한 본 발명은 실시예 1 내지 5에 한정되는 것은 아니고 본 발명의 요지의 범위 내에서 각종의 변형 실시가 가능하다.

예를 들면 박막 트랜지스터의 구조는 실시예에서 설명한 것에 한정되지 아니하고 비결정 실리콘 박막 트랜지스터에서 모든 역스가타형(reversed stagger type) 구조 혹은 정스가타형(stagger type) 구조, 폴리(다결정) 실리콘 박막 트랜지스터에서 플레너(planar)형, 정스가타형의 구조 등 각종의 것을 채용할 수 있다.

또한 액정 표시 소자의 제조 프로세스도 실시예에서 설명한 것에 한정되지 아니하고 양극 산화를 사용하는 등의 각종의 방법을 채용할 수 있다.

또한 칼라 필터, 블랙 매트릭스 등을 TFT측 기판에 형성하는 구성도 본 발명의 범위에 포함된다.

본 발명에 의하면 시각 특성의 향상을 도모하면서도 제조 프로세스를 간단하게 할 수 있고, 또한 개구율 등의 향상을 도모할 수도 있게 된다. 이에 따라 고성능으로 저비용의 액정 표시 소자를 제공할 수 있다. 또한 먼지의 부착 등을 원인으로 하는 제조 불량의 발생 등을 방지할 수 있고 신뢰성·제품성의 향상 등을 도모할 수가 있다. 또한 부화소 전극의 유지 전압의 저하를 방지할 수 있고 표시 특성의 향상이 도모된다.

Claims (14)

1. 박막 트랜지스터와, 상기 박막 트랜지스터에 접속되고, 마주하는 전극 사이에 봉입된 액정층을 구동하는 화소 전극을 적어도 포함하는 액정 표시 소자에 있어서, 상기 화소 전극을 분할한 제1 내지 제N(N은 2 이상의 정수)의 부화소 전극과, 상기 박막 트랜지스터의 소스 전극을 보호하기 위한 보호 절연막의 아래에 설치되는 제1 내지 제L(L은 정수)의 제어 용량 전극과, 상기 보호 절연막을 통해, 제(M-1)(M은 정수이고, 1＜MN)의 부화소 전극과, 제K(K는 정수이고, 1KL)의 제어 용량 전극에 의해 형성되는 제(I-1)(I는 2 이상의 정수)의 제어 용량과, 상기 보호 절연막을 통해, 제M의 부화소 전극과, 제K의 제어 용량 전극에 의해 형성되는 제I의 제어 용량을 포함하는 것을 특징으로 하는 액정 표시 소자.
2. 제1항에 있어서, 상기 제1 내지 제L의 제어 용량 전극이, 상기 소스 전극과 동일 재료로 형성된 것을 특징으로 하는 액정 표시 소자.
3. 제1항에 있어서, 상기 보호 절연막의 막 두께가, 상기 박막 트랜지스터의 게이트 전극의 위에 설치된 게이트 절연막보다 얇은 것을 특징으로 하는 액정 표시 소자.
4. 제1항에 있어서, 상기 제1 내지 제L의 제어 용량 전극이, 차광층으로 되는 블랙 매트릭스의 일부로 되는 것을 특징으로 하는 액정 표시 소자.
5. 제1항에 있어서, 상기 제(M-1)의 부화소 전극과 상기 제M의 부화소 전극 사이의 극간 영역의 일부를 덥도록, 또한, 상기 제K의 제어 용량 전극과 같은 층에 형성되는 전극과의 거리를 떨어뜨려, 상기 제K의 제어 용량 전극이 형성되는 것을 특징으로 하는 액정 표시 소자.
6. 제1항에 있어서, 상기 제1 내지 제N의 부화소 전극의 적어도 하나와, 소정의 유지 용량 전극에 의해 형성되는 제1 내지 제J(J는 정수)의 유지 용량을 포함하는 것을 특징으로 하는 액정 표시 소자.
7. 제6항에 있어서, 상기 박막 트랜지스터의 소스 전극에 접속되는 상기 제1의 부화소 전극과, 소정의 유지 용량 전극에 의해 형성되는 상기 제1의 유지 용량만을 포함하는 것을 특징으로 하는 액정 표시 소자.
8. 제6항에 있어서, 2 이상의 부화소 전극에 대하여 상기 유지 용량이 형성되어 있는 것을 특징으로 하는 액정 표시 소자.
9. 제6항에 있어서, 상기 유지 용량 전극이, 인접한 박막 트랜지스터에 접속되는 주사선인 것을 특징으론 하는 액정 표시 소자.
10. 제1항에 있어서, 상기(I-1)의 제어 용량의 적어도 하나가, 상기 박막 트랜지스터의 게이트 전극의 위에 설치된 게이트 절연막을 통해, 제(M-1)의 부화소 전극과, 상기 게이트 절연막의 아래에 설치된 제어 용량 전극에 의해 형성되고, 상기 제I의 제어 용량의 적어도 하나가, 상기 게이트 절연막을 통해, 제M의 부화소 전극과, 상기 게이트 절연막의 아래에 설치된 상기 제어 용량 전극에 의해 형성된 것을 특징으로 하는 액정 표시 소자.
11. 청구항 1 내지 청구항 10 중 어느 한 항의 액정 표시 소자를 갖는 액정 장치를 포함하는 것을 특징으로 하는 전자 기기.
12. 박막 트랜지스터와, 상기 박막 트랜지스터에 접속되고, 마주하는 전극 사이에 봉입된 액정층을 구동하는 화소 전극을 적어도 포함하는 액정 표시 소자의 제조 방법에 있어서, (A) 제1 내지 제L(L은 정수)의 제어 용량 전극을 형성하는 공정과, (B) 상기 제1 내지 제L의 제어 용량 전극의 위에, 상기 박막 트랜지스터의 소스 전극을 보호하기 위한 보호 절연막을 형성하는 공정과, (C) 상기 화소 전극을 분할한 제1 내지 제N(N은 2 이상의 정수)의 부화소 전극을 형성하는 공정을 포함하고, 상기 공정 (A) 내지 (C)에 의해, 상기 보호 절연막을 통해, 제(M-1)(M은 정수이고, 1＜MN)의 부화소 전극과, 제K(K는 정수이고, 1KL)의 제어 용량 전극에 의해 형성되는 제(I-1)(I는 2 이상의 정수)의 제어 용량을 형성함과 함께, 상기 보호 절연막을 통해, 제M의 부화소 전극과, 제K의 제어 용량 전극에 의해 형성되는 제I의 제어 용량을 형성하는 것을 특징으로 하는 액정 표시 소자의 제조 방법.
13. 제12항에 있어서, 상기 제1 내지 제L의 제어 용량 전극을, 상기 소스 전극과 동일 공정에 의해 형성하는 것을 특징으로 하는 액정 표시 소자의 제조 방법.
14. 제12항에 있어서, 상기 공정(B)에서, 상기 보호 절연막의 막 두께를, 상기 박막 트랜지스터의 게이트 전극의 위에 형성되는 게이트 절연막보다 얇게 형성하는 것을 특징으로 하는 액정 표시 소자의 제조 방법.