JP3658849B2 - 液晶表示素子及びその製造方法 - Google Patents
液晶表示素子及びその製造方法 Download PDFInfo
- Publication number
- JP3658849B2 JP3658849B2 JP7766296A JP7766296A JP3658849B2 JP 3658849 B2 JP3658849 B2 JP 3658849B2 JP 7766296 A JP7766296 A JP 7766296A JP 7766296 A JP7766296 A JP 7766296A JP 3658849 B2 JP3658849 B2 JP 3658849B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- control capacitor
- insulating film
- liquid crystal
- capacitor electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示素子に関する。特に画素電極が複数に分割された液晶表示素子に関する。また、本発明は、このような液晶表示素子の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとしている課題】
液晶表示装置において特に５インチ以上のアクティブマトリクス型の液晶表示装置においては、液晶パネルの広視野角技術は高性能表示のための必須技術になってきている。例えば、フラットパネルディスプレイ１９９４「大型への飛躍に必須の広視野角技術ＴＦＴの量産パネルに適用始まる」（１９９３年１２年１０日、日経ＢＰ社出版、Ｐ１６６）に見られるように、液晶パネルの広視野角技術としては様々な方法が試みられている。代表的なものとしては（１）ラビング処理等の工夫により液晶配向を制御する方法、（２）制御コンデンサを用いて液晶分子に印加される電圧を制御する方法などが挙げられる。
【０００３】
上記（１）の方法は、同一方向に揃っている液晶分子の向きを全方向に均一化する方法であるが、しかしこの方法には、工程が複雑になる・再現性が良くない等の様々な問題がある。
【０００４】
一方、上記（２）の手法としては、例えば特開平４−３４８３２３、特開平５−１０７５５６、特開平３−１２２６２１等の従来技術が知られている。しかしながらこれらの従来技術には制御コンデンサ（制御電極）、付加コンデンサを形成するために、特別な電極工程、誘電体膜（絶縁層）形成工程等を付加する必要があり、工程が長くなる等の問題点があった。
【０００５】
同様に上記（２）の手法として、例えば特開平６−１０２５３７、特開平５−３４１３１８、特開平６−９５１４４、特開平５−２８９１０８等の従来技術が知られている。これらの従来技術では、ゲート絶縁膜、遮光層上の誘電体膜等を用いて制御コンデンサを形成されている。これらのゲート絶縁膜、誘電体膜では、ピンホール形成による画素欠陥、線欠陥の防止のために、絶縁膜を２層にするかもしくは膜厚を増加する必要がある。このため制御コンデンサ電極の単位面積当たりの容量が小さくなる。単位面積当たりの容量が小さいと、必要とされる容量を得るためには、制御コンデンサの形成面積を大きくする必要があり、これにより液晶パネルの開口率（光透過特性）等が悪化する。また制御コンデンサの形成面積が大きいと、欠陥等も生じやすくなる。
【０００６】
本発明では以上述べた技術的課題を解決するためになされたものであり、その目的とするところは、簡易なプロセスで液晶パネルの視覚特性を改善できる液晶表示素子及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために本発明は、ゲート絶縁膜を介して配置されたゲート電極を有する薄膜トランジスタと、該薄膜トランジスタに接続され、対向電極との間に封入される液晶層を駆動する画素電極と、を少なくとも含む液晶表示素子であって、前記薄膜トランジスタの上方に形成される当該薄膜トランジスタのソース電極と、前記ソース電極の延長上に形成される第１の制御コンデンサ電極と、前記ソース電極および第１の制御コンデンサ電極と分離して島状に形成された第２の制御コンデンサ電極と、前記薄膜トランジスタ、前記ソース電極ならびに前記第１および第２の制御コンデンサ電極上に形成される保護絶縁膜と、前記保護絶縁膜上に前記画素電極を分割し形成された第１〜第Ｎ（Ｎは４以上の整数）の副画素電極と、を有し、
前記第１の副画素電極は前記薄膜トランジスタのソース電極と接続され、かつ前記保護絶縁膜に形成されたコンタクトホールを介して前記第２の制御コンデンサ電極と接続されてなり、
前記第２の副画素電極は前記第１の制御コンデンサ電極の上方に形成され、前記第３〜第Ｎの副画素電極は前記第２の制御コンデンサ電極の上方に形成され、
前記第２の副画素電極と前記第１の制御コンデンサ電極との間に前記保護絶縁膜を介して形成される第１の制御コンデンサと、前記第３〜第Ｎの副画素電極と前記第２の制御コンデンサ電極との間に前記保護絶縁膜を介して形成される第２〜第（Ｎ−１）の制御コンデンサとを有することを特徴とする。
【００１０】
また、本発明は、ゲート絶縁膜を介して配置されたゲート電極を有する薄膜トランジスタと、該薄膜トランジスタに接続され、対向電極との間に封入される液晶層を駆動する画素電極と、を少なくとも含む液晶表示素子の製造方法であって、
（Ａ）前記薄膜トランジスタのドレイン電極およびソース電極と、前記ソース電極の延長上に形成される第１の制御コンデンサ電極と、前記第１の制御コンデンサ電極と分離して島状に形成された第２の制御コンデンサ電極とを形成する工程と、
（Ｂ）前記薄膜トランジスタ、前記ソース電極ならびに前記第１および第２の制御コンデンサ電極上に保護絶縁膜を形成する工程と、
（Ｃ）前記保護絶縁膜にコンタクトホールを形成する工程と、
（Ｄ）前記画素電極が分割して形成された第１〜第Ｎ（Ｎは４以上の整数）の副画素電極を前記保護絶縁膜上に形成する工程と、を含み、
前記工程（Ａ）〜（Ｄ）により、前記第１の副画素電極は前記薄膜トランジスタのソース電極と接続され、かつ前記保護絶縁膜に形成されたコンタクトホールを介して前記第２の制御コンデンサ電極と接続されてなり、前記第２の副画素電極は前記第１の制御コンデンサ電極の上方に形成され、第３〜第Ｎの副画素電極は前記第２の制御コンデンサ電極の上方に形成され、前記第２の副画素電極と前記第１の制御コンデンサ電極との間に前記保護絶縁膜を介して形成される第１の制御コンデンサと、前記第３〜第Ｎの副画素電極と前記第２の制御コンデンサ電極との間に前記保護絶縁膜を介して形成される第２〜第（Ｎ−１）の制御コンデンサが形成されることを特徴とする。
【００１４】
本発明によれば、第Ｎの副画素電極と第１および第２の制御コンデンサ電極との間に第（Ｎ−１）の制御コンデンサが形成される。制御コンデンサの面積を変化させることにより、第１〜第（Ｎ−１）の副画素電極に印加させる電圧と第Ｎの副画素電極にかかる印加電圧を変化させることができる。これにより第Ｎと第１〜第（Ｎ−１）の副画素電極領域にある液晶層の視覚特性を異ならすことができる。この結果、これらの視覚特性の異なる領域がお互いに補完しあうことによって、１画素全体の視覚特性を向上できる。また本発明は、保護絶縁膜を誘電体として第１〜第（Ｎ−１）の制御コンデンサが形成される。そしてゲート絶縁膜を誘電体として利用する場合に比較して、保護絶縁膜を誘電体とする場合にはこの保護絶縁膜を薄くすることが可能になるので、単位面積当たりの制御コンデンサ容量を大きくすることが可能になる。この結果、制御コンデンサ面積を小さくすることが可能になる。その結果、開口率の向上が可能になる。
【００１５】
また前記第２の制御コンデンサ電極と第１の副画素電極を、保護絶縁膜にコンタクトホールを形成し接続する。これにより各副画素電極上の液晶層の視覚特性を異ならすことが可能である。
【００１７】
この場合、第１および第２の制御コンデンサ電極を前記ソース電極と同一材料で形成する。この場合、第１および第２の制御コンデンサ電極を前記ソース電極を同一工程で形成する。これにより制御コンデンサ電極形成のための新たな工程を追加する必要が無く、製造コストの低減、信頼性の向上につながる。
【００１９】
また本発明では、前記保護絶縁膜の単位面積当たりの容量を、前記薄膜トランジスタのゲート電極上方に設けられたゲート絶縁膜の単位面積当たりの容量より大きくすることが望ましい。これは保護絶縁膜の膜厚がゲート絶縁膜の膜厚より小さくすれば容易に成り立つ。これにより制御コンデンサ電極を小さくすることが可能になり、開口率の向上を図れる。
【００２０】
また本発明では、前記第１および第２の制御コンデンサ電極を遮光層となるブラックマトリクスの一部としても良い。制御コンデンサ電極が遮光層の材料で構成される場合にはこれを前記ブラックマトリクスの一部にして、光漏れを防止しコントラストを防止する。また制御コンデンサ電極が透過性の透明導電膜で形成される場合にも透明導電膜上の液晶層の電界を変化させ、光漏れを防止しコントラストを向上できる。
【００２１】
また本発明では、前記第１および第２の制御コンデンサ電極と同一層に形成される配線電極との距離を離して、かつ副画素電極の隙間の一部を覆うように前記制御コンデンサ電極を形成しても良い。このようにすれば、開口率の向上を図れると共に、ゴミの付着を原因とする製造不良の発生等を防止できる。
【００２２】
【発明の実施の形態】
１．第１の参考例
図１は第１の参考例の平面的構成を示す図であり、図２は図１のＡ−Ｂ断面を示す図である。
【００２３】
図１、図２に示すように、この液晶表示素子は、薄膜トランジスタ（以下、ＴＦＴと呼ぶ）５６と、第１、第２の副画素電極１０、１２に分割された画素電極とを含み、この画素電極により、対向電極６６との間に封入される液晶層７６を駆動する。ＴＦＴ５６は、少なくともゲート電極５１、ソース電極５３、ドレイン電極５５、真性シリコン膜７０、ｎ型シリコン膜７２、７３を含む。また必要ならばエッチングストッパ層７４を含む。第１の副画素電極１０は、コンタクトホール５４を介してソース電極５３に接続される。複数のこれらの走査線５０、信号線５２をマトリクス状に交差して配置すると共に、交差位置にＴＦＴを配置することで、液晶パネルが構成される。
【００２４】
図２に示すように、ソース電極５３等の保護膜となる保護絶縁膜６０の下方には第１の制御コンデンサ電極２０が設けられている。本参考例では、この第１の制御コンデンサ電極２０をソース電極５３の延長上に形成している。従って、第１の制御コンデンサ電極２０の形成のための新たな工程を付加する必要がなく、この結果、製造工程の煩雑さの防止・製造コストの低減を図れる。但し、延長上に形成される制御コンデンサ電極２０をソース電極５３と異なる材料により形成し、さらに前記ソース電極５３と接続することも可能である。
【００２５】
保護絶縁膜６０を誘電体とし、第２の副画素電極１２を上部電極、第１の制御コンデンサ２０を下部電極として制御コンデンサ（制御容量）Ｃ１が形成される。一方、第１の副画素電極１０と対向電極６６とにより、液晶層７６を誘電体とした液晶コンデンサＣＬＣ１が形成され、第２の副画素電極１２と対向電極６６とにより、液晶コンデンサＣＬＣ２が形成される。
【００２６】
図３に、本参考例の等価回路図を示す。ＴＦＴ５６のソース電極である端子Ｅには液晶コンデンサＣＬＣ１が接続される。さらに端子Ｅには、制御コンデンサＣ１及び液晶コンデンサＣＬＣ２が直列接続される。走査線５０が選択されＴＦＴ５６がオンした場合の端子Ｅの電圧をＶＥとした場合、ＣＬＣ１にはこのＶＥがそのまま印加される。一方、端子Ｆの電圧は、Ｃ１、ＣＬＣ２により容量分割されるため、ＣＬＣ２にはＶＦ＝ＶＥ×Ｃ１／（Ｃ１＋ＣＬＣ２）の電圧が印加される。このようにＣＬＣ１に印加される電圧ＶＥと、ＣＬＣ２に印加されるＶＦを異ならさせることで、ＣＬＣ１、ＣＬＣ２の領域にある液晶の光透過率を異ならすことが可能になる。これによりこれらの液晶層の視覚特性を異ならせることができ、これらの異なる視覚特性が互いに補間し合うことで、１画素全体（あるいは液晶パネル全体）の視角特性を向上できる。
【００２７】
本参考例の特徴は、まず保護絶縁膜６０を誘電体として制御コンデンサＣ１を形成した点にある。これに対して特開平６−１０２５３７等の従来例として、図４に平面的構成を示す。また図５に図４のＡ−Ｂ断面図を示す。この時、従来例ではゲート絶縁膜４９を誘電体として制御コンデンサＣ４１を形成している。通常ゲート絶縁膜は基本的にピンホールの形成による画素欠陥の防止のために厚くする必要がある。絶縁膜の膜厚が増加すると、単位面積当たりの容量が小さくなるため制御コンデンサ電極４２０の面積（第２副画素電極１２との重なり面積）を大きくする必要性が生じ、これにより開口率等が悪化する。これに対し、本参考例では保護絶縁膜６０を誘電体として使用している。従って、単位面積当たりの容量を大きくすることが可能になり、制御コンデンサ電極２０の面積を小さくできる。保護絶縁膜の目的は液晶層からの水分等の進入を防ぐ等であり、ゲート絶縁膜の様にピンホールの防止のために厚くする必要が無いためである。
【００２８】
次に、図６（Ａ）〜（Ｅ）に本参考例の製造プロセスを説明するための工程断面図について示す。まずガラス基板（例えば、無アルカリ基板もしくは下地絶縁膜付き無アルカリ基板）６８上に、スパッタリング及びフォトエッチングによって、例えば５００〜２０００オングストローム程度の厚さのＣｒ（クロム）、Ｔａ（タンタル）、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｔｉ（チタニウム）もしくはこれらの合金等からなるゲート電極５１を形成する（図６（Ａ））。
【００２９】
次に例えばプラズマＣＶＤ法、熱ＣＶＤ法等により、シリコン窒化膜ＳｉＮｘを材料とするゲート絶縁膜４９、真性シリコン膜７０、ｎ型シリコン膜７１を連続的に形成し、フォトエッチングにより７０、７１をアイランド化する（図６（Ｂ））。この場合、ゲート絶縁膜４９、真性シリコン膜７０、ｎ型シリコン膜７１の厚さは、各々、例えば２０００〜４０００オングストローム、５００〜３０００オングストローム、２００〜５００オングストローム程度になる。またゲート絶縁膜４９は、シリコン窒化膜ＳｉＮｘの下に例えば５００〜１５００オングストローム程度の厚さのシリコン酸化膜ＳｉＯｘを設けても良いし、ＴａもしくはＡｌもしくはこれらの合金等の熱もしくは陽極酸化膜からなる、ＴａＯｘやＡｌＯｘを５００〜２０００オングストローム設ける構成にしても良い。またこれらの酸化膜を設ける場合にはシリコン窒化膜を１０００〜４０００オングストロームにしても良い。
【００３０】
次に、例えばＣｒ、Ｔａ、Ａｌ、Ｍｏ、Ｔｉもしくはこれらの合金等からなる１０００〜２０００オングストローム程度のソース電極５３、ドレイン電極５５、制御コンデンサ電極２０を、スパッタリング及びフォトエッチングで形成し、更にｎ型シリコン膜７２、７３を分離しソース・ドレイン分離を行う。（図６（Ｃ））。このように本参考例ではソース電極５３等と、制御コンデンサ電極２０とを同一材料で形成している。従って制御コンデンサを生成するための新たの製造工程を追加する必要がなく、低コスト化が図れる。なおソース・ドレインの分離領域にエッチストッパー（ＥＳ）を設ける手法を採用しても良い。
【００３１】
次にソース電極５３等の保護膜となる保護絶縁膜６０を形成する（図６（Ｄ））。この保護絶縁膜６０は、例えば５００〜３０００オングストローム程度、望ましくは水分吸着効果の上昇のために１０００〜３０００オングストローム、望ましくはコスト削減のために１０００〜２０００オングストロームのシリコン窒化膜ＳｉＮｘ、もしくはＡｌ、Ｔａもしくはこれらの合金のスパッタ膜、さらにはＡｌ、Ｔａもしくはこれらの合金の陽極酸化膜等で形成される。このように保護絶縁膜６０の膜厚は、ゲート絶縁膜４６よりも薄くすることが可能なために、制御コンデンサＣ１（図２参照）の単位面積当たりの容量を大きくでき、これにより開口率の向上を図れる。
【００３２】
次にコンタクトホール５４を、例えば制御コンデンサ電極２０とソース電極５３との間、もしくは制御コンデンサ電極２０の延長上に開口し、例えばＩＴＯ（酸化インジウム膜）等からなる５００〜２０００オングストローム程度、望ましくは低コスト化のために５００オングストローム程度の厚さの第１、第２の副画素電極１０、１２を、スパッタリング及びフォトエッチング法にて形成する（図６（Ｅ））。その後、図２に示すように、配向膜６２を形成する。そして、このように形成されたＴＦＴ側基板と、ガラス基板６９、対向電極６６、配向膜６４等からなる対向基板とで、液晶層７６を封入し、液晶パネルを完成する。
【００３３】
本参考例によれば、制御コンデンサ電極２０を、遮光層となるブラックマトリクスの一部とすることができる。図７には本参考例の制御コンデンサ電極と、ブラックマトリクスとの関係について示す。図７（Ａ）では、例えば対向基板に設けられたブラックマトリクス１７と、制御コンデンサ電極２０とにより、光漏れを防止し、コントラストの向上を図っている。本参考例によれば、上記したように単位面積当たりの制御コンデンサの容量を大きくできるため、第２の副画素電極１２と制御コンデンサ電極２０とのオーバラップを小さくできる。従ってこの場合においても、本参考例によれば開口率等の向上が図れる。なお、図７（Ｂ）に示すように、制御コンデンサ電極２０を完全に覆うようにブラックマトリクス１８を設けても良いし、ブラックマトリクスをＴＦＴ基板側に設ける構成にしても構わない。
【００３４】
また本参考例によれば、単位面積当たりの制御コンデンサの容量を大きくでき、制御コンデンサ電極２０の面積を小さくできる。図８には本参考例の信号線と制御コンデンサ電極との関係を示す。本参考例では、第２の副画素電極１２に接続する制御コンデンサ電極２０の面積を小さくすることが可能になる。そしてこのように構成すると、図８のＣに示す距離、即ち制御コンデンサ電極２０と信号線５２との間の距離を離すことが可能になる。制御コンデンサ電極２０はソース電極５３の延長上に構成され、信号線５２と同じ材料で形成されている。従って、本参考例は、例えば従来例の特開平５−２８９１０８のように、ゲート電極を制御コンデンサ電極に使用する例と比べても、電極と配線間の距離が広いため、ゴミの付着等を原因とした製造不良を著しく減少できる。即ち、本参考例によれば制御コンデンサ電極２０の面積を小さくできるため、距離Ｃを大きくでき、ゴミ等の付着を原因とする製造不良を低減できる。これに対し、図４の様にゲート金属を制御コンデンサ電極に用いた場合には制御コンデンサ電極と走査線５０との距離Ｄが極めて近いために上記のような製造不良は問題になる。
【００３５】
２．第２の参考例
図９は、第２の参考例の平面的構成を示す図であり、図１０は、図９のＡ−Ｂ断面を示す図である。
【００３６】
第１の参考例と異なるのは、制御コンデンサ電極２０に透明電極として例えばＩＴＯ膜を５００〜２０００オングストローム使用している点にある。従って、本参考例では第１の参考例に比べて開口率が増加する利点がある。
【００３７】
また本参考例において、制御コンデンサ電極２０上では対向電極６６との間に液晶層７６と保護絶縁膜層６０が形成されている。従って、制御コンデンサ電極２０上には液晶層７６及び保護絶縁膜層６０を誘電体とした、ＣＬＣ３及びＣ２が形成される。これにより第２の参考例の等価回路としては図１１に示すようになる。本参考例ではたとえＣＬＣ２＝ＣＬＣ３になるように設定しても、Ｃ１≠Ｃ２にする事が可能であるため、ＴＦＴ５６がオンした場合の端子Ｅの電圧をＶＥとすると、このＶＥと端子Ｆの電圧ＶＦ、端子Ｇの電圧ＶＧを異ならすことが可能になる。これにより、ＣＬＣ１、ＣＬＣ２、ＣＬＣ３の領域にある液晶層の光透過率を異ならすことができ、これらの液晶層の視覚特性を異ならすことが可能になる。そして、これらの異なる視覚特性が互いに補間し合うことによって、１画素全体（あるいは液晶パネル全体）の視覚特性を第１の参考例に比べて更に向上できる。また、透過電極があることにより光透過率が下がっても本参考例では、第１の参考例と同様に制御コンデンサ電極を小さくすることが可能で、１画素全体の光透過率を向上することができる。このように本参考例では、第１の参考例と同様に制御コンデンサ容量を小さくし、開口率の向上を行い１画素全体の光透過率の向上を行うとともに、さらに視角特性の向上も可能になる。
【００３８】
また、本参考例においても、例えばブラックマトリクスの一部として制御コンデンサ電極２０もしくはその一部を持ってくること、また光漏れの防止のための電極として使用し、コントラストの向上をはかることも可能である。
【００３９】
３．第３の参考例
図１２は第３の参考例の平面的構成について示しており、図１３は、図１２のＡ−Ｂ断面を示す図である。
【００４０】
第１、第２の参考例と異なるのは、制御コンデンサ電極２０に新たに第３の副画素電極１５が設けられ、制御コンデンサＣ４が形成される点である。これにより、この参考例における等価回路は図１４に示すようになる。この時、制御コンデンサ電極と副画素電極間のオーバラップ面積を変化させることによって、制御コンデンサＣ１及び制御コンデンサＣ４の値を変化させ、端子Ｅの電圧ＶＥと端子Ｆの電圧ＶＦと端子Ｉの電圧ＶＩを異ならすことができる。これによりＣＬＣ１、ＣＬＣ２、ＣＬＣ５の領域にある液晶層の光透過率を異ならすことができ、これらの液晶層の視角特性を異ならすことができる。そして、これらの異なる視覚特性がお互いに補間しあうことで、１画素全体あるいは液晶パネル全体の視角特性を第１、第２の参考例に比べてさらに向上できる。
【００４１】
この図１２、１３、１４には画素電極を３分割する場合の例が示されるが、４分割以上にすることも可能である。即ち、本参考例によれば、画素電極を第１〜第Ｎ（Ｎは２以上の整数）の副画素電極に分割し、第１〜第（Ｋ−１）（Ｋは整数で、１＜Ｋ≦Ｎ）の制御コンデンサ電極を設けることができる。そしてこれら第１〜第（Ｋ−１）の制御コンデンサ電極と第１〜第Ｎの副画素電極間に、第１〜第（Ｍ−１）の制御コンデンサを保護絶縁膜を介して形成することができる。そしてこの第１〜第（Ｍ−１）の制御コンデンサの面積、もしくは第１〜第Ｎの副画素の面積を変化させることにより、第１〜第Ｎの各副画素電極上の液晶層にかかる電圧を変化させ視角特性の向上が可能になる。
【００４２】
また、本参考例では第１の参考例と同様制御コンデンサ電極の面積を小さくできるので、このように画素を多数に分割しても開口率が、従来技術に比べてそれほど悪化しない、従って本実施例によれば、開口率をそれほど悪化させずに、画素電極を多数に分割することでさらなる視覚特性の向上を図ることができる。
【００４３】
なお第３の参考例においても、当然に、制御コンデンサ電極２０を図７(Ａ）、（Ｂ）に示すようにブラックマトリクスの一部としたり、さらに図８のＣに示すように制御コンデンサ２０の面積を小さくすることによってＣの距離を信号線５２から離すことが可能である。
【００４４】
４．第１の実施例
図１５は第１の実施例の平面的構成を示す図であり、図１６は、図１５のＡ−
Ｂ断面を示す図である。
【００４５】
第１の参考例、第２の参考例、第３の参考例と異なるのは、第１の副画素電極１０上に、第２の制御コンデンサ電極２２、第３の副画素電極１４が設けられ、制御コンデンサＣ３が形成される点である。また第２の制御コンデンサ電極２２上にコンタクトホール５５を設け、第１の副画素電極１０との間で導通を取る。これによって第４の実施例の等価回路は図１７に示すようになる。そして端子電圧Ｅの電圧をＶＥとすると、例えば、このＶＥと、端子Ｆの電圧ＶＦ、端子Ｈの電圧ＶＨを異ならすことができる。これによりＣＬＣ１、ＣＬＣ２、ＣＬＣ４の領域にある液晶層の光透過率を異ならすことができ、これらの液晶層の視覚特性を異ならすことができる。そして、これらの異なる視覚特性が互いに補完し合うことによって、１画素全体（あるいは液晶パネル全体）の視覚特性を第１の参考例に比べて更に向上できる。
【００４６】
もちろん、コンタクトホール５５を第３の副画素電極１４と第２の制御コンデンサ電極２２の間に設けることも本実施例では十分可能である。この場合、制御コンデンサＣ３は第１の副画素電極１０と制御コンデンサ電極２２との間に設けられる。さらにコンタクトホール５５を使用せずに副画素電極１４、１０下部に第２の制御コンデンサ電極２２を形成することも可能である。
【００４７】
ここで図１５、１６、１７には画素電極を３分割にする場合の例が示されているが、４分割以上にすることも可能である。すなわち本実施例によれば、前記副画素電極１４上にさらに制御コンデンサ電極２３さらに副画素電極１６を形成し、制御コンデンサとコンタクトホールを形成することが可能である。
【００４８】
さらに本実施例では制御コンデンサ電極の面積を小さくできるため、このように画素電極を多層に分割しても開口率が、従来技術に比べてもそれほど悪化しない。従って本実施例によれば、開口率等をそれほど悪化させずに、画素電極を多数に分割することで更なる視覚特性の向上を図ることが可能となる。
【００４９】
さらに本実施例は先の図１２、１３、１４による分割の手段とは独立であるため、第２の制御コンデンサ電極２２と第２の副画素電極１２上を、コンタクトホール５５を介して接続し、第２の制御コンデンサ電極２２と第３の副画素電極１４との間に制御コンデンサＣ３を設けることも可能である。この時には第２の副画素電極上の電圧と第３の副画素電極上の電圧が違うため、更に副画素間の視角特性を異ならすことが可能になる。
【００５０】
さらに本実施例では制御コンデンサ電極をお互いに接続することも可能である。図１８は本実施例の別の平面的構成を示す図である。本構成では制御コンデンサ電極２２、２４をお互いに接続し、第１の副画素電極１０とコンタクトホール５５を介して接続することによりコンタクトホールの削減し、第１の参考例よりさらに視角特性の向上を行いながら、開口率の向上と製造不良の防止が可能になる。
【００５１】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形形態が可能である。
【００５２】
例えば薄膜トランジスタの構造は上記実施例で説明したものとは限らず、アモルファス（非晶質）シリコン薄膜トランジスタにおけるすべての逆スタガー構造、あるいは正スタガー構造、多結晶シリコン薄膜トランジスタにおけるプレーナ、正スタガー構造等、種々のものを採用できる。
【００５３】
また液晶表示素子の製造プロセスも上記実施例で説明したものに限らず、陽極酸化を用いる等の種々の方法を採用可能である。
【００５４】
またカラーフィルタ、ブラックマトリクス等をＴＦＴ基板に形成する構成も本発明の範囲に含まれる。
【００５５】
【発明の効果】
本発明によれば、視角特性の向上を図りながらも、製造プロセスを容易にでき、また開口率の向上を図ることが可能になる。これにより、高性能で低コストの液晶表示素子を提供できる。またゴミの付着等を原因とする製造不良の発生等を防止でき、信頼性、歩留まりの向上等を図ることができる。
【図面の簡単な説明】
【図１】 第１の参考例の平面的構成を示す図である。
【図２】 図１のＡ−Ｂ断面を示す図である。
【図３】 第１の参考例の等価回路図である。
【図４】 従来例の平面的構成を示す図である。
【図５】 図４のＡ−Ｂ断面を示す図である。
【図６】 図６（Ａ）〜（Ｅ）は、第１の参考例の製造プロセスを説明するための工程断面図である。
【図７】 第１の参考例の制御コンデンサ電極とブラックマトリクスの関係について示す図である。
【図８】 第１の参考例の信号線と制御コンデンサ電極の関係を示す図である。
【図９】 第２の参考例の平面的構成を示す図である。
【図１０】 図９のＡ−Ｂ断面を示す図である。
【図１１】 第２の参考例の等価回路図である。
【図１２】 第３の参考例の平面的構成を示す図である。
【図１３】 図１２のＡ−Ｂ断面を示す図である。
【図１４】 第３の参考例の等価回路図である。
【図１５】 第１の実施例の平面的構成を示す図である。
【図１６】 図１５のＡ−Ｂ断面を示す図である。
【図１７】 第１の実施例の等価回路図である。
【図１８】 第１の実施例の別の平面的構成を示す図である。
【符号の説明】
１０ 第１の副画素電極
１２ 第２の副画素電極
１５ 第３の参考例における第３の副画素電極
１４ 第１の実施例における第３の副画素電極
１６ 第１の実施例における第４の副画素電極
２０ 第１の制御コンデンサ電極
２２ 第２の制御コンデンサ電極
２３ 第３の制御コンデンサ電極
２４ 第１の実施例の別の例における第３の制御コンデンサ電極
４２０ 従来例における制御コンデンサ電極
４９ ゲート絶縁膜
５０ 走査線
５１ ゲート電極
５２ 信号線
５３ ソース電極
５４ 第１の副画素電極１０とソース電極５３との間のコンタクトホール
５５ 第１の副画素電極１０と第２の制御コンデンサ電極２２との間のコンタクトホール
５６ ＴＦＴ
５７ ドレイン電極
６０ 保護絶縁膜
６２、６４ 配向膜
６６ 対向電極
６８、６９ ガラス基板
７０ 真性シリコン膜
７１、７２、７３ ｎ型シリコン膜
７６ 液晶層
【発明の属する技術分野】
本発明は液晶表示素子に関する。特に画素電極が複数に分割された液晶表示素子に関する。また、本発明は、このような液晶表示素子の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとしている課題】
液晶表示装置において特に５インチ以上のアクティブマトリクス型の液晶表示装置においては、液晶パネルの広視野角技術は高性能表示のための必須技術になってきている。例えば、フラットパネルディスプレイ１９９４「大型への飛躍に必須の広視野角技術ＴＦＴの量産パネルに適用始まる」（１９９３年１２年１０日、日経ＢＰ社出版、Ｐ１６６）に見られるように、液晶パネルの広視野角技術としては様々な方法が試みられている。代表的なものとしては（１）ラビング処理等の工夫により液晶配向を制御する方法、（２）制御コンデンサを用いて液晶分子に印加される電圧を制御する方法などが挙げられる。
【０００３】
上記（１）の方法は、同一方向に揃っている液晶分子の向きを全方向に均一化する方法であるが、しかしこの方法には、工程が複雑になる・再現性が良くない等の様々な問題がある。
【０００４】
一方、上記（２）の手法としては、例えば特開平４−３４８３２３、特開平５−１０７５５６、特開平３−１２２６２１等の従来技術が知られている。しかしながらこれらの従来技術には制御コンデンサ（制御電極）、付加コンデンサを形成するために、特別な電極工程、誘電体膜（絶縁層）形成工程等を付加する必要があり、工程が長くなる等の問題点があった。
【０００５】
同様に上記（２）の手法として、例えば特開平６−１０２５３７、特開平５−３４１３１８、特開平６−９５１４４、特開平５−２８９１０８等の従来技術が知られている。これらの従来技術では、ゲート絶縁膜、遮光層上の誘電体膜等を用いて制御コンデンサを形成されている。これらのゲート絶縁膜、誘電体膜では、ピンホール形成による画素欠陥、線欠陥の防止のために、絶縁膜を２層にするかもしくは膜厚を増加する必要がある。このため制御コンデンサ電極の単位面積当たりの容量が小さくなる。単位面積当たりの容量が小さいと、必要とされる容量を得るためには、制御コンデンサの形成面積を大きくする必要があり、これにより液晶パネルの開口率（光透過特性）等が悪化する。また制御コンデンサの形成面積が大きいと、欠陥等も生じやすくなる。
【０００６】
本発明では以上述べた技術的課題を解決するためになされたものであり、その目的とするところは、簡易なプロセスで液晶パネルの視覚特性を改善できる液晶表示素子及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために本発明は、ゲート絶縁膜を介して配置されたゲート電極を有する薄膜トランジスタと、該薄膜トランジスタに接続され、対向電極との間に封入される液晶層を駆動する画素電極と、を少なくとも含む液晶表示素子であって、前記薄膜トランジスタの上方に形成される当該薄膜トランジスタのソース電極と、前記ソース電極の延長上に形成される第１の制御コンデンサ電極と、前記ソース電極および第１の制御コンデンサ電極と分離して島状に形成された第２の制御コンデンサ電極と、前記薄膜トランジスタ、前記ソース電極ならびに前記第１および第２の制御コンデンサ電極上に形成される保護絶縁膜と、前記保護絶縁膜上に前記画素電極を分割し形成された第１〜第Ｎ（Ｎは４以上の整数）の副画素電極と、を有し、
前記第１の副画素電極は前記薄膜トランジスタのソース電極と接続され、かつ前記保護絶縁膜に形成されたコンタクトホールを介して前記第２の制御コンデンサ電極と接続されてなり、
前記第２の副画素電極は前記第１の制御コンデンサ電極の上方に形成され、前記第３〜第Ｎの副画素電極は前記第２の制御コンデンサ電極の上方に形成され、
前記第２の副画素電極と前記第１の制御コンデンサ電極との間に前記保護絶縁膜を介して形成される第１の制御コンデンサと、前記第３〜第Ｎの副画素電極と前記第２の制御コンデンサ電極との間に前記保護絶縁膜を介して形成される第２〜第（Ｎ−１）の制御コンデンサとを有することを特徴とする。
【００１０】
また、本発明は、ゲート絶縁膜を介して配置されたゲート電極を有する薄膜トランジスタと、該薄膜トランジスタに接続され、対向電極との間に封入される液晶層を駆動する画素電極と、を少なくとも含む液晶表示素子の製造方法であって、
（Ａ）前記薄膜トランジスタのドレイン電極およびソース電極と、前記ソース電極の延長上に形成される第１の制御コンデンサ電極と、前記第１の制御コンデンサ電極と分離して島状に形成された第２の制御コンデンサ電極とを形成する工程と、
（Ｂ）前記薄膜トランジスタ、前記ソース電極ならびに前記第１および第２の制御コンデンサ電極上に保護絶縁膜を形成する工程と、
（Ｃ）前記保護絶縁膜にコンタクトホールを形成する工程と、
（Ｄ）前記画素電極が分割して形成された第１〜第Ｎ（Ｎは４以上の整数）の副画素電極を前記保護絶縁膜上に形成する工程と、を含み、
前記工程（Ａ）〜（Ｄ）により、前記第１の副画素電極は前記薄膜トランジスタのソース電極と接続され、かつ前記保護絶縁膜に形成されたコンタクトホールを介して前記第２の制御コンデンサ電極と接続されてなり、前記第２の副画素電極は前記第１の制御コンデンサ電極の上方に形成され、第３〜第Ｎの副画素電極は前記第２の制御コンデンサ電極の上方に形成され、前記第２の副画素電極と前記第１の制御コンデンサ電極との間に前記保護絶縁膜を介して形成される第１の制御コンデンサと、前記第３〜第Ｎの副画素電極と前記第２の制御コンデンサ電極との間に前記保護絶縁膜を介して形成される第２〜第（Ｎ−１）の制御コンデンサが形成されることを特徴とする。
【００１４】
本発明によれば、第Ｎの副画素電極と第１および第２の制御コンデンサ電極との間に第（Ｎ−１）の制御コンデンサが形成される。制御コンデンサの面積を変化させることにより、第１〜第（Ｎ−１）の副画素電極に印加させる電圧と第Ｎの副画素電極にかかる印加電圧を変化させることができる。これにより第Ｎと第１〜第（Ｎ−１）の副画素電極領域にある液晶層の視覚特性を異ならすことができる。この結果、これらの視覚特性の異なる領域がお互いに補完しあうことによって、１画素全体の視覚特性を向上できる。また本発明は、保護絶縁膜を誘電体として第１〜第（Ｎ−１）の制御コンデンサが形成される。そしてゲート絶縁膜を誘電体として利用する場合に比較して、保護絶縁膜を誘電体とする場合にはこの保護絶縁膜を薄くすることが可能になるので、単位面積当たりの制御コンデンサ容量を大きくすることが可能になる。この結果、制御コンデンサ面積を小さくすることが可能になる。その結果、開口率の向上が可能になる。
【００１５】
また前記第２の制御コンデンサ電極と第１の副画素電極を、保護絶縁膜にコンタクトホールを形成し接続する。これにより各副画素電極上の液晶層の視覚特性を異ならすことが可能である。
【００１７】
この場合、第１および第２の制御コンデンサ電極を前記ソース電極と同一材料で形成する。この場合、第１および第２の制御コンデンサ電極を前記ソース電極を同一工程で形成する。これにより制御コンデンサ電極形成のための新たな工程を追加する必要が無く、製造コストの低減、信頼性の向上につながる。
【００１９】
また本発明では、前記保護絶縁膜の単位面積当たりの容量を、前記薄膜トランジスタのゲート電極上方に設けられたゲート絶縁膜の単位面積当たりの容量より大きくすることが望ましい。これは保護絶縁膜の膜厚がゲート絶縁膜の膜厚より小さくすれば容易に成り立つ。これにより制御コンデンサ電極を小さくすることが可能になり、開口率の向上を図れる。
【００２０】
また本発明では、前記第１および第２の制御コンデンサ電極を遮光層となるブラックマトリクスの一部としても良い。制御コンデンサ電極が遮光層の材料で構成される場合にはこれを前記ブラックマトリクスの一部にして、光漏れを防止しコントラストを防止する。また制御コンデンサ電極が透過性の透明導電膜で形成される場合にも透明導電膜上の液晶層の電界を変化させ、光漏れを防止しコントラストを向上できる。
【００２１】
また本発明では、前記第１および第２の制御コンデンサ電極と同一層に形成される配線電極との距離を離して、かつ副画素電極の隙間の一部を覆うように前記制御コンデンサ電極を形成しても良い。このようにすれば、開口率の向上を図れると共に、ゴミの付着を原因とする製造不良の発生等を防止できる。
【００２２】
【発明の実施の形態】
１．第１の参考例
図１は第１の参考例の平面的構成を示す図であり、図２は図１のＡ−Ｂ断面を示す図である。
【００２３】
図１、図２に示すように、この液晶表示素子は、薄膜トランジスタ（以下、ＴＦＴと呼ぶ）５６と、第１、第２の副画素電極１０、１２に分割された画素電極とを含み、この画素電極により、対向電極６６との間に封入される液晶層７６を駆動する。ＴＦＴ５６は、少なくともゲート電極５１、ソース電極５３、ドレイン電極５５、真性シリコン膜７０、ｎ型シリコン膜７２、７３を含む。また必要ならばエッチングストッパ層７４を含む。第１の副画素電極１０は、コンタクトホール５４を介してソース電極５３に接続される。複数のこれらの走査線５０、信号線５２をマトリクス状に交差して配置すると共に、交差位置にＴＦＴを配置することで、液晶パネルが構成される。
【００２４】
図２に示すように、ソース電極５３等の保護膜となる保護絶縁膜６０の下方には第１の制御コンデンサ電極２０が設けられている。本参考例では、この第１の制御コンデンサ電極２０をソース電極５３の延長上に形成している。従って、第１の制御コンデンサ電極２０の形成のための新たな工程を付加する必要がなく、この結果、製造工程の煩雑さの防止・製造コストの低減を図れる。但し、延長上に形成される制御コンデンサ電極２０をソース電極５３と異なる材料により形成し、さらに前記ソース電極５３と接続することも可能である。
【００２５】
保護絶縁膜６０を誘電体とし、第２の副画素電極１２を上部電極、第１の制御コンデンサ２０を下部電極として制御コンデンサ（制御容量）Ｃ１が形成される。一方、第１の副画素電極１０と対向電極６６とにより、液晶層７６を誘電体とした液晶コンデンサＣＬＣ１が形成され、第２の副画素電極１２と対向電極６６とにより、液晶コンデンサＣＬＣ２が形成される。
【００２６】
図３に、本参考例の等価回路図を示す。ＴＦＴ５６のソース電極である端子Ｅには液晶コンデンサＣＬＣ１が接続される。さらに端子Ｅには、制御コンデンサＣ１及び液晶コンデンサＣＬＣ２が直列接続される。走査線５０が選択されＴＦＴ５６がオンした場合の端子Ｅの電圧をＶＥとした場合、ＣＬＣ１にはこのＶＥがそのまま印加される。一方、端子Ｆの電圧は、Ｃ１、ＣＬＣ２により容量分割されるため、ＣＬＣ２にはＶＦ＝ＶＥ×Ｃ１／（Ｃ１＋ＣＬＣ２）の電圧が印加される。このようにＣＬＣ１に印加される電圧ＶＥと、ＣＬＣ２に印加されるＶＦを異ならさせることで、ＣＬＣ１、ＣＬＣ２の領域にある液晶の光透過率を異ならすことが可能になる。これによりこれらの液晶層の視覚特性を異ならせることができ、これらの異なる視覚特性が互いに補間し合うことで、１画素全体（あるいは液晶パネル全体）の視角特性を向上できる。
【００２７】
本参考例の特徴は、まず保護絶縁膜６０を誘電体として制御コンデンサＣ１を形成した点にある。これに対して特開平６−１０２５３７等の従来例として、図４に平面的構成を示す。また図５に図４のＡ−Ｂ断面図を示す。この時、従来例ではゲート絶縁膜４９を誘電体として制御コンデンサＣ４１を形成している。通常ゲート絶縁膜は基本的にピンホールの形成による画素欠陥の防止のために厚くする必要がある。絶縁膜の膜厚が増加すると、単位面積当たりの容量が小さくなるため制御コンデンサ電極４２０の面積（第２副画素電極１２との重なり面積）を大きくする必要性が生じ、これにより開口率等が悪化する。これに対し、本参考例では保護絶縁膜６０を誘電体として使用している。従って、単位面積当たりの容量を大きくすることが可能になり、制御コンデンサ電極２０の面積を小さくできる。保護絶縁膜の目的は液晶層からの水分等の進入を防ぐ等であり、ゲート絶縁膜の様にピンホールの防止のために厚くする必要が無いためである。
【００２８】
次に、図６（Ａ）〜（Ｅ）に本参考例の製造プロセスを説明するための工程断面図について示す。まずガラス基板（例えば、無アルカリ基板もしくは下地絶縁膜付き無アルカリ基板）６８上に、スパッタリング及びフォトエッチングによって、例えば５００〜２０００オングストローム程度の厚さのＣｒ（クロム）、Ｔａ（タンタル）、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｔｉ（チタニウム）もしくはこれらの合金等からなるゲート電極５１を形成する（図６（Ａ））。
【００２９】
次に例えばプラズマＣＶＤ法、熱ＣＶＤ法等により、シリコン窒化膜ＳｉＮｘを材料とするゲート絶縁膜４９、真性シリコン膜７０、ｎ型シリコン膜７１を連続的に形成し、フォトエッチングにより７０、７１をアイランド化する（図６（Ｂ））。この場合、ゲート絶縁膜４９、真性シリコン膜７０、ｎ型シリコン膜７１の厚さは、各々、例えば２０００〜４０００オングストローム、５００〜３０００オングストローム、２００〜５００オングストローム程度になる。またゲート絶縁膜４９は、シリコン窒化膜ＳｉＮｘの下に例えば５００〜１５００オングストローム程度の厚さのシリコン酸化膜ＳｉＯｘを設けても良いし、ＴａもしくはＡｌもしくはこれらの合金等の熱もしくは陽極酸化膜からなる、ＴａＯｘやＡｌＯｘを５００〜２０００オングストローム設ける構成にしても良い。またこれらの酸化膜を設ける場合にはシリコン窒化膜を１０００〜４０００オングストロームにしても良い。
【００３０】
次に、例えばＣｒ、Ｔａ、Ａｌ、Ｍｏ、Ｔｉもしくはこれらの合金等からなる１０００〜２０００オングストローム程度のソース電極５３、ドレイン電極５５、制御コンデンサ電極２０を、スパッタリング及びフォトエッチングで形成し、更にｎ型シリコン膜７２、７３を分離しソース・ドレイン分離を行う。（図６（Ｃ））。このように本参考例ではソース電極５３等と、制御コンデンサ電極２０とを同一材料で形成している。従って制御コンデンサを生成するための新たの製造工程を追加する必要がなく、低コスト化が図れる。なおソース・ドレインの分離領域にエッチストッパー（ＥＳ）を設ける手法を採用しても良い。
【００３１】
次にソース電極５３等の保護膜となる保護絶縁膜６０を形成する（図６（Ｄ））。この保護絶縁膜６０は、例えば５００〜３０００オングストローム程度、望ましくは水分吸着効果の上昇のために１０００〜３０００オングストローム、望ましくはコスト削減のために１０００〜２０００オングストロームのシリコン窒化膜ＳｉＮｘ、もしくはＡｌ、Ｔａもしくはこれらの合金のスパッタ膜、さらにはＡｌ、Ｔａもしくはこれらの合金の陽極酸化膜等で形成される。このように保護絶縁膜６０の膜厚は、ゲート絶縁膜４６よりも薄くすることが可能なために、制御コンデンサＣ１（図２参照）の単位面積当たりの容量を大きくでき、これにより開口率の向上を図れる。
【００３２】
次にコンタクトホール５４を、例えば制御コンデンサ電極２０とソース電極５３との間、もしくは制御コンデンサ電極２０の延長上に開口し、例えばＩＴＯ（酸化インジウム膜）等からなる５００〜２０００オングストローム程度、望ましくは低コスト化のために５００オングストローム程度の厚さの第１、第２の副画素電極１０、１２を、スパッタリング及びフォトエッチング法にて形成する（図６（Ｅ））。その後、図２に示すように、配向膜６２を形成する。そして、このように形成されたＴＦＴ側基板と、ガラス基板６９、対向電極６６、配向膜６４等からなる対向基板とで、液晶層７６を封入し、液晶パネルを完成する。
【００３３】
本参考例によれば、制御コンデンサ電極２０を、遮光層となるブラックマトリクスの一部とすることができる。図７には本参考例の制御コンデンサ電極と、ブラックマトリクスとの関係について示す。図７（Ａ）では、例えば対向基板に設けられたブラックマトリクス１７と、制御コンデンサ電極２０とにより、光漏れを防止し、コントラストの向上を図っている。本参考例によれば、上記したように単位面積当たりの制御コンデンサの容量を大きくできるため、第２の副画素電極１２と制御コンデンサ電極２０とのオーバラップを小さくできる。従ってこの場合においても、本参考例によれば開口率等の向上が図れる。なお、図７（Ｂ）に示すように、制御コンデンサ電極２０を完全に覆うようにブラックマトリクス１８を設けても良いし、ブラックマトリクスをＴＦＴ基板側に設ける構成にしても構わない。
【００３４】
また本参考例によれば、単位面積当たりの制御コンデンサの容量を大きくでき、制御コンデンサ電極２０の面積を小さくできる。図８には本参考例の信号線と制御コンデンサ電極との関係を示す。本参考例では、第２の副画素電極１２に接続する制御コンデンサ電極２０の面積を小さくすることが可能になる。そしてこのように構成すると、図８のＣに示す距離、即ち制御コンデンサ電極２０と信号線５２との間の距離を離すことが可能になる。制御コンデンサ電極２０はソース電極５３の延長上に構成され、信号線５２と同じ材料で形成されている。従って、本参考例は、例えば従来例の特開平５−２８９１０８のように、ゲート電極を制御コンデンサ電極に使用する例と比べても、電極と配線間の距離が広いため、ゴミの付着等を原因とした製造不良を著しく減少できる。即ち、本参考例によれば制御コンデンサ電極２０の面積を小さくできるため、距離Ｃを大きくでき、ゴミ等の付着を原因とする製造不良を低減できる。これに対し、図４の様にゲート金属を制御コンデンサ電極に用いた場合には制御コンデンサ電極と走査線５０との距離Ｄが極めて近いために上記のような製造不良は問題になる。
【００３５】
２．第２の参考例
図９は、第２の参考例の平面的構成を示す図であり、図１０は、図９のＡ−Ｂ断面を示す図である。
【００３６】
第１の参考例と異なるのは、制御コンデンサ電極２０に透明電極として例えばＩＴＯ膜を５００〜２０００オングストローム使用している点にある。従って、本参考例では第１の参考例に比べて開口率が増加する利点がある。
【００３７】
また本参考例において、制御コンデンサ電極２０上では対向電極６６との間に液晶層７６と保護絶縁膜層６０が形成されている。従って、制御コンデンサ電極２０上には液晶層７６及び保護絶縁膜層６０を誘電体とした、ＣＬＣ３及びＣ２が形成される。これにより第２の参考例の等価回路としては図１１に示すようになる。本参考例ではたとえＣＬＣ２＝ＣＬＣ３になるように設定しても、Ｃ１≠Ｃ２にする事が可能であるため、ＴＦＴ５６がオンした場合の端子Ｅの電圧をＶＥとすると、このＶＥと端子Ｆの電圧ＶＦ、端子Ｇの電圧ＶＧを異ならすことが可能になる。これにより、ＣＬＣ１、ＣＬＣ２、ＣＬＣ３の領域にある液晶層の光透過率を異ならすことができ、これらの液晶層の視覚特性を異ならすことが可能になる。そして、これらの異なる視覚特性が互いに補間し合うことによって、１画素全体（あるいは液晶パネル全体）の視覚特性を第１の参考例に比べて更に向上できる。また、透過電極があることにより光透過率が下がっても本参考例では、第１の参考例と同様に制御コンデンサ電極を小さくすることが可能で、１画素全体の光透過率を向上することができる。このように本参考例では、第１の参考例と同様に制御コンデンサ容量を小さくし、開口率の向上を行い１画素全体の光透過率の向上を行うとともに、さらに視角特性の向上も可能になる。
【００３８】
また、本参考例においても、例えばブラックマトリクスの一部として制御コンデンサ電極２０もしくはその一部を持ってくること、また光漏れの防止のための電極として使用し、コントラストの向上をはかることも可能である。
【００３９】
３．第３の参考例
図１２は第３の参考例の平面的構成について示しており、図１３は、図１２のＡ−Ｂ断面を示す図である。
【００４０】
第１、第２の参考例と異なるのは、制御コンデンサ電極２０に新たに第３の副画素電極１５が設けられ、制御コンデンサＣ４が形成される点である。これにより、この参考例における等価回路は図１４に示すようになる。この時、制御コンデンサ電極と副画素電極間のオーバラップ面積を変化させることによって、制御コンデンサＣ１及び制御コンデンサＣ４の値を変化させ、端子Ｅの電圧ＶＥと端子Ｆの電圧ＶＦと端子Ｉの電圧ＶＩを異ならすことができる。これによりＣＬＣ１、ＣＬＣ２、ＣＬＣ５の領域にある液晶層の光透過率を異ならすことができ、これらの液晶層の視角特性を異ならすことができる。そして、これらの異なる視覚特性がお互いに補間しあうことで、１画素全体あるいは液晶パネル全体の視角特性を第１、第２の参考例に比べてさらに向上できる。
【００４１】
この図１２、１３、１４には画素電極を３分割する場合の例が示されるが、４分割以上にすることも可能である。即ち、本参考例によれば、画素電極を第１〜第Ｎ（Ｎは２以上の整数）の副画素電極に分割し、第１〜第（Ｋ−１）（Ｋは整数で、１＜Ｋ≦Ｎ）の制御コンデンサ電極を設けることができる。そしてこれら第１〜第（Ｋ−１）の制御コンデンサ電極と第１〜第Ｎの副画素電極間に、第１〜第（Ｍ−１）の制御コンデンサを保護絶縁膜を介して形成することができる。そしてこの第１〜第（Ｍ−１）の制御コンデンサの面積、もしくは第１〜第Ｎの副画素の面積を変化させることにより、第１〜第Ｎの各副画素電極上の液晶層にかかる電圧を変化させ視角特性の向上が可能になる。
【００４２】
また、本参考例では第１の参考例と同様制御コンデンサ電極の面積を小さくできるので、このように画素を多数に分割しても開口率が、従来技術に比べてそれほど悪化しない、従って本実施例によれば、開口率をそれほど悪化させずに、画素電極を多数に分割することでさらなる視覚特性の向上を図ることができる。
【００４３】
なお第３の参考例においても、当然に、制御コンデンサ電極２０を図７(Ａ）、（Ｂ）に示すようにブラックマトリクスの一部としたり、さらに図８のＣに示すように制御コンデンサ２０の面積を小さくすることによってＣの距離を信号線５２から離すことが可能である。
【００４４】
４．第１の実施例
図１５は第１の実施例の平面的構成を示す図であり、図１６は、図１５のＡ−
Ｂ断面を示す図である。
【００４５】
第１の参考例、第２の参考例、第３の参考例と異なるのは、第１の副画素電極１０上に、第２の制御コンデンサ電極２２、第３の副画素電極１４が設けられ、制御コンデンサＣ３が形成される点である。また第２の制御コンデンサ電極２２上にコンタクトホール５５を設け、第１の副画素電極１０との間で導通を取る。これによって第４の実施例の等価回路は図１７に示すようになる。そして端子電圧Ｅの電圧をＶＥとすると、例えば、このＶＥと、端子Ｆの電圧ＶＦ、端子Ｈの電圧ＶＨを異ならすことができる。これによりＣＬＣ１、ＣＬＣ２、ＣＬＣ４の領域にある液晶層の光透過率を異ならすことができ、これらの液晶層の視覚特性を異ならすことができる。そして、これらの異なる視覚特性が互いに補完し合うことによって、１画素全体（あるいは液晶パネル全体）の視覚特性を第１の参考例に比べて更に向上できる。
【００４６】
もちろん、コンタクトホール５５を第３の副画素電極１４と第２の制御コンデンサ電極２２の間に設けることも本実施例では十分可能である。この場合、制御コンデンサＣ３は第１の副画素電極１０と制御コンデンサ電極２２との間に設けられる。さらにコンタクトホール５５を使用せずに副画素電極１４、１０下部に第２の制御コンデンサ電極２２を形成することも可能である。
【００４７】
ここで図１５、１６、１７には画素電極を３分割にする場合の例が示されているが、４分割以上にすることも可能である。すなわち本実施例によれば、前記副画素電極１４上にさらに制御コンデンサ電極２３さらに副画素電極１６を形成し、制御コンデンサとコンタクトホールを形成することが可能である。
【００４８】
さらに本実施例では制御コンデンサ電極の面積を小さくできるため、このように画素電極を多層に分割しても開口率が、従来技術に比べてもそれほど悪化しない。従って本実施例によれば、開口率等をそれほど悪化させずに、画素電極を多数に分割することで更なる視覚特性の向上を図ることが可能となる。
【００４９】
さらに本実施例は先の図１２、１３、１４による分割の手段とは独立であるため、第２の制御コンデンサ電極２２と第２の副画素電極１２上を、コンタクトホール５５を介して接続し、第２の制御コンデンサ電極２２と第３の副画素電極１４との間に制御コンデンサＣ３を設けることも可能である。この時には第２の副画素電極上の電圧と第３の副画素電極上の電圧が違うため、更に副画素間の視角特性を異ならすことが可能になる。
【００５０】
さらに本実施例では制御コンデンサ電極をお互いに接続することも可能である。図１８は本実施例の別の平面的構成を示す図である。本構成では制御コンデンサ電極２２、２４をお互いに接続し、第１の副画素電極１０とコンタクトホール５５を介して接続することによりコンタクトホールの削減し、第１の参考例よりさらに視角特性の向上を行いながら、開口率の向上と製造不良の防止が可能になる。
【００５１】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形形態が可能である。
【００５２】
例えば薄膜トランジスタの構造は上記実施例で説明したものとは限らず、アモルファス（非晶質）シリコン薄膜トランジスタにおけるすべての逆スタガー構造、あるいは正スタガー構造、多結晶シリコン薄膜トランジスタにおけるプレーナ、正スタガー構造等、種々のものを採用できる。
【００５３】
また液晶表示素子の製造プロセスも上記実施例で説明したものに限らず、陽極酸化を用いる等の種々の方法を採用可能である。
【００５４】
またカラーフィルタ、ブラックマトリクス等をＴＦＴ基板に形成する構成も本発明の範囲に含まれる。
【００５５】
【発明の効果】
本発明によれば、視角特性の向上を図りながらも、製造プロセスを容易にでき、また開口率の向上を図ることが可能になる。これにより、高性能で低コストの液晶表示素子を提供できる。またゴミの付着等を原因とする製造不良の発生等を防止でき、信頼性、歩留まりの向上等を図ることができる。
【図面の簡単な説明】
【図１】 第１の参考例の平面的構成を示す図である。
【図２】 図１のＡ−Ｂ断面を示す図である。
【図３】 第１の参考例の等価回路図である。
【図４】 従来例の平面的構成を示す図である。
【図５】 図４のＡ−Ｂ断面を示す図である。
【図６】 図６（Ａ）〜（Ｅ）は、第１の参考例の製造プロセスを説明するための工程断面図である。
【図７】 第１の参考例の制御コンデンサ電極とブラックマトリクスの関係について示す図である。
【図８】 第１の参考例の信号線と制御コンデンサ電極の関係を示す図である。
【図９】 第２の参考例の平面的構成を示す図である。
【図１０】 図９のＡ−Ｂ断面を示す図である。
【図１１】 第２の参考例の等価回路図である。
【図１２】 第３の参考例の平面的構成を示す図である。
【図１３】 図１２のＡ−Ｂ断面を示す図である。
【図１４】 第３の参考例の等価回路図である。
【図１５】 第１の実施例の平面的構成を示す図である。
【図１６】 図１５のＡ−Ｂ断面を示す図である。
【図１７】 第１の実施例の等価回路図である。
【図１８】 第１の実施例の別の平面的構成を示す図である。
【符号の説明】
１０ 第１の副画素電極
１２ 第２の副画素電極
１５ 第３の参考例における第３の副画素電極
１４ 第１の実施例における第３の副画素電極
１６ 第１の実施例における第４の副画素電極
２０ 第１の制御コンデンサ電極
２２ 第２の制御コンデンサ電極
２３ 第３の制御コンデンサ電極
２４ 第１の実施例の別の例における第３の制御コンデンサ電極
４２０ 従来例における制御コンデンサ電極
４９ ゲート絶縁膜
５０ 走査線
５１ ゲート電極
５２ 信号線
５３ ソース電極
５４ 第１の副画素電極１０とソース電極５３との間のコンタクトホール
５５ 第１の副画素電極１０と第２の制御コンデンサ電極２２との間のコンタクトホール
５６ ＴＦＴ
５７ ドレイン電極
６０ 保護絶縁膜
６２、６４ 配向膜
６６ 対向電極
６８、６９ ガラス基板
７０ 真性シリコン膜
７１、７２、７３ ｎ型シリコン膜
７６ 液晶層
Claims (5)
- ゲート絶縁膜を介して配置されたゲート電極を有する薄膜トランジスタと、該薄膜トランジスタに接続され、対向電極との間に封入される液晶層を駆動する画素電極と、を少なくとも含む液晶表示素子であって、前記薄膜トランジスタの上方に形成される当該薄膜トランジスタのソース電極と、前記ソース電極の延長上に形成される第１の制御コンデンサ電極と、前記ソース電極および第１の制御コンデンサ電極と分離して島状に形成された第２の制御コンデンサ電極と、前記薄膜トランジスタ、前記ソース電極ならびに前記第１および第２の制御コンデンサ電極上に形成される保護絶縁膜と、前記保護絶縁膜上に前記画素電極を分割し形成された第１〜第Ｎ（Ｎは４以上の整数）の副画素電極と、を有し、
前記第１の副画素電極は前記薄膜トランジスタのソース電極と接続され、かつ前記保護絶縁膜に形成されたコンタクトホールを介して前記第２の制御コンデンサ電極と接続されてなり、
前記第２の副画素電極は前記第１の制御コンデンサ電極の上方に形成され、前記第３〜第Ｎの副画素電極は前記第２の制御コンデンサ電極の上方に形成され、
前記第２の副画素電極と前記第１の制御コンデンサ電極との間に前記保護絶縁膜を介して形成される第１の制御コンデンサと、前記第３〜第Ｎの副画素電極と前記第２の制御コンデンサ電極との間に前記保護絶縁膜を介して形成される第２〜第（Ｎ−１）の制御コンデンサとを有することを特徴とする液晶表示素子。 - 請求項１に記載の液晶表示素子において、前記保護絶縁膜の単位面積当たりの容量が、前記ゲート絶縁膜の単位面積当たりの容量よりも大きいことを特徴とする液晶表示素子。
- 請求項１または２に記載の液晶表示素子において、前記第１または第２の制御コンデンサ電極の少なくとも一部が、遮光層となるブラックマトリクスの一部になることを特徴とする液晶表示素子。
- ゲート絶縁膜を介して配置されたゲート電極を有する薄膜トランジスタと、該薄膜トランジスタに接続され、対向電極との間に封入される液晶層を駆動する画素電極と、を少なくとも含む液晶表示素子の製造方法であって、
（Ａ）前記薄膜トランジスタのドレイン電極およびソース電極と、前記ソース電極の延長上に形成される第１の制御コンデンサ電極と、前記第１の制御コンデンサ電極と分離して島状に形成された第２の制御コンデンサ電極とを形成する工程と、
（Ｂ）前記薄膜トランジスタ、前記ソース電極ならびに前記第１および第２の制御コンデンサ電極上に保護絶縁膜を形成する工程と、
（Ｃ）前記保護絶縁膜にコンタクトホールを形成する工程と、
（Ｄ）前記画素電極が分割して形成された第１〜第Ｎ（Ｎは４以上の整数）の副画素電極を前記保護絶縁膜上に形成する工程と、を含み、
前記工程（Ａ）〜（Ｄ）により、前記第１の副画素電極は前記薄膜トランジスタのソース電極と接続され、かつ前記保護絶縁膜に形成されたコンタクトホールを介して前記第２の制御コンデンサ電極と接続されてなり、前記第２の副画素電極は前記第１の制御コンデンサ電極の上方に形成され、第３〜第Ｎの副画素電極は前記第２の制御コンデンサ電極の上方に形成され、前記第２の副画素電極と前記第１の制御コンデンサ電極との間に前記保護絶縁膜を介して形成される第１の制御コンデンサと、前記第３〜第Ｎの副画素電極と前記第２の制御コンデンサ電極との間に前記保護絶縁膜を介して形成される第２〜第（Ｎ−１）の制御コンデンサが形成されることを特徴とする液晶表示素子の製造方法。 - 請求項４に記載の液晶表示素子の製造方法において、前記工程（Ｂ）において、前記保護絶縁膜の単位面積当たりの容量が、前記薄膜トランジスタのゲート電極の上方に形成されるゲート絶縁膜の単位面積当たりの容量より大きくなるように形成する事を特徴とする液晶表示素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7766296A JP3658849B2 (ja) | 1996-03-29 | 1996-03-29 | 液晶表示素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7766296A JP3658849B2 (ja) | 1996-03-29 | 1996-03-29 | 液晶表示素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09269509A JPH09269509A (ja) | 1997-10-14 |
| JP3658849B2 true JP3658849B2 (ja) | 2005-06-08 |
Family
ID=13640094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7766296A Expired - Fee Related JP3658849B2 (ja) | 1996-03-29 | 1996-03-29 | 液晶表示素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3658849B2 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3712637B2 (ja) | 2000-08-11 | 2005-11-02 | シャープ株式会社 | 液晶表示装置およびその欠陥修正方法 |
| JP4689900B2 (ja) * | 2001-08-22 | 2011-05-25 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置 |
| TWI271573B (en) * | 2001-08-22 | 2007-01-21 | Advanced Display Kk | Liquid crystal display device and method of producing the same |
| KR20040105934A (ko) | 2003-06-10 | 2004-12-17 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 |
| KR100980016B1 (ko) * | 2003-08-04 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| US20050078253A1 (en) * | 2003-08-04 | 2005-04-14 | Hee-Seop Kim | Liquid crystal display and thin film transistor array panel therefor |
| US7206048B2 (en) | 2003-08-13 | 2007-04-17 | Samsung Electronics Co., Ltd. | Liquid crystal display and panel therefor |
| KR100980018B1 (ko) * | 2003-08-13 | 2010-09-03 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 |
| KR100680103B1 (ko) | 2004-02-02 | 2007-02-28 | 샤프 가부시키가이샤 | 액정 표시 장치 |
| KR20050098631A (ko) * | 2004-04-08 | 2005-10-12 | 삼성전자주식회사 | 액정 표시 장치 및 그에 사용되는 표시판 |
| KR101112537B1 (ko) * | 2004-06-03 | 2012-02-29 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 |
| KR101100877B1 (ko) * | 2004-07-09 | 2012-01-02 | 삼성전자주식회사 | 다중 도메인 표시 장치 및 그에 사용되는 표시판 |
| KR101100878B1 (ko) * | 2004-07-07 | 2012-01-02 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 |
| KR101112539B1 (ko) * | 2004-07-27 | 2012-02-15 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 |
| TW200620675A (en) | 2004-08-04 | 2006-06-16 | Samsung Electronics Co Ltd | Thin film transistor array panel and liquid crystal display |
| KR100670140B1 (ko) | 2004-08-26 | 2007-01-16 | 삼성에스디아이 주식회사 | 커패시터 |
| KR101189266B1 (ko) | 2004-09-24 | 2012-10-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101112543B1 (ko) | 2004-11-04 | 2012-03-13 | 삼성전자주식회사 | 다중 도메인 박막 트랜지스터 표시판 |
| KR101133757B1 (ko) * | 2004-11-25 | 2012-04-09 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2006171342A (ja) * | 2004-12-15 | 2006-06-29 | Sharp Corp | 液晶表示装置 |
| KR20060073826A (ko) | 2004-12-24 | 2006-06-29 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR101240646B1 (ko) * | 2005-09-07 | 2013-03-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101133760B1 (ko) * | 2005-01-17 | 2012-04-09 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| KR101240642B1 (ko) * | 2005-02-11 | 2013-03-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US7936407B2 (en) | 2005-02-24 | 2011-05-03 | Samsung Electronics Co., Ltd. | Array substrate, method of manufacturing the same, display panel having the same, and liquid crystal display apparatus having the same |
| KR101232044B1 (ko) * | 2005-02-24 | 2013-02-12 | 삼성디스플레이 주식회사 | 어레이 기판, 이의 제조방법 및 이를 구비한 표시 패널 |
| JP2006243637A (ja) * | 2005-03-07 | 2006-09-14 | Sharp Corp | 液晶表示装置及びその製造方法 |
| JP4557800B2 (ja) * | 2005-05-24 | 2010-10-06 | シャープ株式会社 | 液晶表示装置 |
| KR101251994B1 (ko) * | 2005-07-01 | 2013-04-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101230304B1 (ko) * | 2005-09-07 | 2013-02-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101430623B1 (ko) * | 2007-01-11 | 2014-08-14 | 삼성디스플레이 주식회사 | 액정표시장치 |
| JP5044273B2 (ja) * | 2007-04-27 | 2012-10-10 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 |
| CN101398587B (zh) * | 2007-09-29 | 2011-02-16 | 北京京东方光电科技有限公司 | 水平电场型液晶显示装置的像素结构 |
| JP5107421B2 (ja) * | 2008-03-31 | 2012-12-26 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| WO2009130826A1 (ja) * | 2008-04-25 | 2009-10-29 | シャープ株式会社 | 液晶表示装置、テレビジョン受像機 |
| JP5486850B2 (ja) * | 2008-06-20 | 2014-05-07 | 三星ディスプレイ株式會社 | 表示板およびこれを含む液晶表示装置およびその製造方法 |
| KR101481690B1 (ko) | 2008-07-23 | 2015-01-12 | 삼성디스플레이 주식회사 | 표시기판, 이의 제조방법 및 이를 갖는 표시장치 |
| EP2343593A4 (en) * | 2008-11-05 | 2012-09-12 | Sharp Kk | ACTIVE MATRIX SUBSTRATE, METHOD FOR MANUFACTURING ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, METHOD FOR MANUFACTURING LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT, AND TELEVISION RECEIVER |
| US8976209B2 (en) | 2009-03-05 | 2015-03-10 | Sharp Kabushiki Kaisha | Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
| JP5387950B2 (ja) * | 2009-03-05 | 2014-01-15 | Ｎｌｔテクノロジー株式会社 | 液晶表示素子及びそれを用いた画像表示装置 |
| WO2010100790A1 (ja) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| WO2010100788A1 (ja) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| US20130147783A1 (en) * | 2010-08-31 | 2013-06-13 | Sharp Kabushiki Kaisha | Pixel circuit and display device |
| KR101230317B1 (ko) * | 2011-11-21 | 2013-02-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101995919B1 (ko) * | 2013-01-30 | 2019-07-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| TWI526763B (zh) * | 2014-05-13 | 2016-03-21 | 友達光電股份有限公司 | 畫素結構、畫素陣列以及顯示面板 |
| CN107238988A (zh) * | 2017-07-24 | 2017-10-10 | 武汉华星光电技术有限公司 | 阵列基板、显示面板和显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3070062B2 (ja) * | 1990-03-29 | 2000-07-24 | ソニー株式会社 | 液晶表示装置及びその製造方法 |
| US5126865A (en) * | 1990-12-31 | 1992-06-30 | Honeywell Inc. | Liquid crystal display with sub-pixels |
| JP3081357B2 (ja) * | 1992-04-15 | 2000-08-28 | 富士通株式会社 | 液晶表示装置及びその製造方法 |
| JPH0682824A (ja) * | 1992-09-02 | 1994-03-25 | Fujitsu Ltd | 液晶パネル |
| JPH0695144A (ja) * | 1992-09-10 | 1994-04-08 | Hosiden Corp | 液晶表示素子 |
| JPH06148681A (ja) * | 1992-11-10 | 1994-05-27 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH07325323A (ja) * | 1994-06-02 | 1995-12-12 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| US6078367A (en) * | 1995-06-16 | 2000-06-20 | Seiko Epson Corporation | Liquid crystal display with sub-pixel electrodes, and control capacitor electrodes forming control capacitors |
| JP3549299B2 (ja) * | 1995-09-06 | 2004-08-04 | 松下電器産業株式会社 | 液晶表示装置 |
-
1996
- 1996-03-29 JP JP7766296A patent/JP3658849B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09269509A (ja) | 1997-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3658849B2 (ja) | 液晶表示素子及びその製造方法 | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| US5771083A (en) | Active matrix substrate and liquid crystal display device | |
| US7209192B2 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
| US5191451A (en) | Active matrix display device having drain electrodes of the pair of tfts being symmetrically formed with respect to the central plane to prevent the flicker due to the different parasitic capacitances | |
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US9335600B2 (en) | Liquid crystal display device and method for fabricating the same | |
| JP2701832B2 (ja) | 液晶表示装置 | |
| KR101112539B1 (ko) | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 | |
| US7417691B2 (en) | Display device having a transistor electrode overlapping and disposed within the boundaries of a capacitor electrode | |
| KR100264391B1 (ko) | 액정디스플레이장치 및 그 제조방법 | |
| JP3957277B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH10213809A (ja) | 液晶表示装置及びその製造方法 | |
| US9761613B2 (en) | TFT array substrate and manufacturing method thereof | |
| JP4703258B2 (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
| JPH1082996A (ja) | 液晶表示パネル | |
| JP2536766B2 (ja) | アクティブマトリックス型表示素子 | |
| JPH04326329A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0358019A (ja) | 液晶表示装置 | |
| JP3819590B2 (ja) | 液晶表示素子ならびに該素子を用いた液晶表示装置、および反射型液晶表示装置 | |
| JP2002122876A (ja) | 液晶表示装置 | |
| JP2950737B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP3250005B2 (ja) | 薄膜トランジスタアレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050119 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050307 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |