JPH06148681A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH06148681A
JPH06148681A JP29995792A JP29995792A JPH06148681A JP H06148681 A JPH06148681 A JP H06148681A JP 29995792 A JP29995792 A JP 29995792A JP 29995792 A JP29995792 A JP 29995792A JP H06148681 A JPH06148681 A JP H06148681A
Authority
JP
Japan
Prior art keywords
electrode
gate
line
drain
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29995792A
Other languages
English (en)
Inventor
Masashi Jinno
優志 神野
Tsutomu Yamada
努 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP29995792A priority Critical patent/JPH06148681A/ja
Publication of JPH06148681A publication Critical patent/JPH06148681A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 ゲートラインおよびドレインラインから離れ
て表示電極を設けているために、開口率が低下し、表示
特性が悪化した。本願はこの開口率を向上するものであ
る。 【構成】 ドレイン電極およびソース電極を含む基板
(10)全面に層間絶縁膜(24)を設け、表示電極
(14)をドレインライン(22)に重ねる。その結
果、ドレインラインおよびゲートラインと表示電極の間
を覆う遮光膜は不要となり、表示領域は、ゲートライン
(11)とドレインライン(22)の側辺で規定され
る。一方、層間絶縁膜(24)の介在による補助容量値
の低下を、層間絶縁膜の除去(I)やゲート絶縁膜上に
補助容量電極を設けることで解決している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶表示装置に関し、特
に開口率を向上させた液晶表示装置に関するものであ
る。
【0002】
【従来の技術】近年、薄膜トランジスタを用いたアクテ
ィブマトリックス型液晶表示装置は、脚光を浴びてお
り、すでに携帯用TV、ビデオモニター、液晶プロジェ
クターとして商品化されている。これらの技術動向を詳
細に説明したものとして、日経BP社が発行した「フラ
ットパネル・ディスプレイ 1991」がある。この中
には、色々な構造の液晶表示装置が開示されているが、
ここではTFTを利用したアクティブ・マトリックス液
晶表示装置で以下に説明をしてゆく。
【0003】このアクティブ・マトリックス液晶表示装
置は、例えば図4の如き構成を有する。先ず透明な絶縁
性基板、例えばガラス基板がある。このガラス基板(5
0)上には、TFTの一構成要素となるゲート(51)
および補助容量電極(52)が、例えばMo−Ta合金
等より形成されている。更に全面にはSiNxから成る
膜(53)が積層されている。続いて前記ゲート(5
1)に対応するSiNx膜(53)上には、アモルファ
ス・シリコン膜(54)およびN+型のアモルファス・
シリコン膜(55)が積層され、この2層のアモルファ
ス・シリコン膜(54),(55)の間には、半導体保
護膜(56)が設けられている。続いてN +型のアモル
ファス・シリコン膜(55)上には、ソース電極(5
7)およびドレイン電極(58)(ここでソースとドレ
インが反対で呼ばれることもある。)が、例えばMoと
Alの積層体で設けられている。更には前記補助容量電
極(52)に対応する前記SiNx膜上に、例えばIT
Oより成る表示電極(59)が設けられ、前記ソース電
極(57)と電気的に接続されている。更には全面にパ
シベーション膜が必要によって設けられ、配向膜が設け
られている。ここではこのパシベーション膜は、都合に
より図面では省略した。
【0004】一方、前記ガラス基板(50)と対向し
て、ガラス基板(60)が設けられ、このガラス基板上
に遮光膜(61)、対向電極(62)および配向膜(6
3)が設けられている。更に、この一対のガラス基板間
に液晶が注入され、液晶表示装置と成る。
【0005】
【発明が解決しようとする課題】図5は、本願の平面図
であり、A−A線に対応する断面図が図1である。図5
において、2点鎖線で示す表示電極(59)は、ゲート
ライン(63)およびドレインライン(64)から短絡
防止のために数μm程度離して内側に設けられ、表示電
極(59)の周辺に無駄なスペースが設けられている。
またこのスペースに位置する液晶は、動作しないため
に、3点鎖線に対応する位置の対向基板(60)に遮光
膜(61)を設けて光漏れを防止している。
【0006】この点から、無駄なスペースの存在によ
り、表示電極の面積減少、つまり開口率が低下し、表示
品位を低下させる問題があった。また開口率を上げるた
めに、前記ゲートライン、ドレインラインと表示電極の
間隔を狭めようとすれば、短絡等が発生し歩留まりの低
下を招く問題があった。一方、遮光膜(61)は、ガラ
ス基板(50)および(60)の貼り合わせの際のずれ
(貼り合わせ精度)を考慮し、表示電極よりも5〜10
μm内側に設けるため、表示領域は益々減少し、更に表
示が暗くなる問題を有していた。
【0007】また補助容量電極(52)もゲートと同一
材料でなり、特にITO等の透明電極以外で形成される
と、この材料により光を遮光するために更に開口率が低
下する問題も有していた。更には、表示電極と補助容量
電極の間に形成される誘電体(ここではゲート絶縁膜)
が厚く形成されると、その分補助容量を形成する電極面
積(補助容量電極面積)を増大する必要が生じ、更に開
口率の低下を招く問題があった。
【0008】
【課題を解決するための手段】本発明は、前述の課題に
鑑みて成され、第1に、ソース電極(23)、ドレイン
電極(21)およびドレインライン(22)を含む絶縁
性基板上に、層間絶縁膜(24)を設け、この層間絶縁
膜(24)の補助容量電極(15)に対応する領域をエ
ッチングまたは除去し、この層間絶縁膜(24)に設け
られた前記表示電極(14)を、ゲートライン(11)
または/およびドレインライン(22)に重畳すること
で解決するものである。
【0009】第2に、ゲートライン(11)と実質平行
に設けられ、ゲート絶縁膜(16)上に設けられた補助
容量電極(30)およびこれと一体の補助容量ライン
と、ソース電極(23)、ドレイン電極(21)、ドレ
インライン(22)および補助容量電極(30)とを含
む前記絶縁性基板上に設けられた層間絶縁膜(24)と
を有し、この層間絶縁膜(24)に設けられた前記表示
電極(14)を、前記ゲートライン(11)または/お
よびドレインライン(22)に重畳させることで解決す
るものである。
【0010】
【作用】第1の手段は、層間絶縁膜(24)をトランジ
スタを含む絶縁基板上に設けることで、この表示電極
(14)とドレインライン(22)の短絡を防止し、層
間絶縁膜(24)の上に直接設けた表示電極(14)を
図2の2点鎖線のようにドレインライン(22)または
/およびゲートライン(11)上にまで延在させること
ができる。またこの層間絶縁膜(24)を設けることに
より補助容量の誘電体としての厚みが増大するために、
その分補助容量電極(15)に対応する層間絶縁膜(2
4)をエッチングまたは除去して、容量の低下によって
必然的に生する補助容量電極の面積増大を防止してい
る。従ってこの構成により、補助容量電極(15)の面
積の増加を防止しつつ、表示領域の拡大を達成でき、光
をどちらの基板(10)、(25)から入射させても開
口率の向上を達成することができる。
【0011】第2の手段は、補助容量電極(30)の面
積増大の防止のために、ゲート絶縁膜(16)の上に、
補助容量電極(30)を設け、表示電極と補助容量電極
(30)の誘電体層を層間絶縁膜(24)のみで構成し
ている。従って第1の実施例と同様に補助容量電極(3
0)の面積の増加を防止しつつ、表示領域の拡大を達成
できる。
【0012】
【実施例】以下に本発明の実施例を説明する。まず図1
(図2のA−A線断面図)および図2を参照しながら第
1の実施例を説明してゆく。先ず、透明な絶縁性基板
(10)があり、この上には、複数本のゲートライン
(11)およびこのゲートライン(11)と実質的に平
行な複数本の補助容量ライン(12)が設けられてい
る。
【0013】このゲートライン(11)は、例えば約1
500ÅのCrより成り、図では一点鎖線で示され左右
に延在されており、このゲートライン(11)から垂直
に突出した領域を設け、これをTFTのゲート(13)
としている。また補助容量ラインは、ゲートライン(1
1)と同時に形成されるため約1500ÅのCrより成
り、後述する表示電極(14)の下層に少なくとも一部
が重畳して設けられ、左右に隣接する補助容量電極(1
5)と一体で構成するために、補助容量ライン(12)
が前記ゲートライン(11)と平行に延在されている。
【0014】また前記ゲート(13)と一体のゲートラ
イン(11)および補助容量電極(15)と一体の補助
容量ライン(12)を覆うゲート絶縁膜(16)と、前
記ゲート(13)に対応するゲート絶縁膜(16)上に
積層されたノンドープの非単結晶シリコン膜(17)
と、このシリコン膜(17)の両端(ソース及びドレイ
ンに対応する領域)に積層されたN+型の非単結晶シリ
コン膜(18),(19)が設けられている。
【0015】前記ゲート絶縁膜は、SiNxより成り前
記ガラス基板表面に約4000Åの厚さで形成される。
またTFTが形成されるゲート絶縁膜上には、例えばノ
ンドープのアモルファスシリコン(以下a−Si層とす
る。)(17)およびN+型にドープされたアモルファ
スシリコン(以下N+a−Si層とする。)(18),
(19)が積層されている。a−Si層(17)は、ゲ
ート(13)よりも狭く設けられ、図2では点線で示さ
れた四角形の領域に、約1000Åの厚さで形成され、
+a−Si層(18),(19)は、この四角形の右
側と左側の2つの領域に、約500Åの厚さで形成され
ている。またa−Si層とN+a−Si層との間には、
約2500ÅのSiNxより成る半導体保護膜(20)
が、点線(17)(a−Si(17))の領域よりも小
さい実線の領域に設けられている。ただし、この半導体
保護膜は、省略される場合もある。
【0016】更には、積層体のドレイン領域と電気的に
接続されたドレイン電極(21)と、このドレイン電極
と一体で前記ゲートライン(11)と直交する方向に延
在された複数本のドレインライン(22)と、積層体の
ソース領域と電気的に接続されたソース電極(23)と
がある。前記ドレイン電極(21)およびこれと一体の
ドレインライン(22)は、図2では実線でなり、Mo
とAlの2層構造で成り、下層のMoは約1000Å、
上層のAlは約7000Åで成っている。またソース電
極(23)は、ドレイン電極と同一工程でなり、ドレイ
ン電極と同じようにMoとAlの2層構成で形成し、後
述の表示電極(14)と電気的に接続されている。
【0017】また全面には、層間絶縁膜(24)が積層
され、補助容量電極(15)と表示電極(14)の重畳
領域あるいはこの領域よりも若干広い領域に対応する層
間絶縁膜(24)がエッチングまたは除去され、この上
に、図2の2点鎖線で示される表示電極(14)が設け
られる。誘電体層として薄く形成した領域は、図2では
層間絶縁膜(24)を薄く残してIの如く設けたが、層
間絶縁膜を完全に除去しても良いし、またはゲート絶縁
膜までエッチングして更に薄くしても良い。
【0018】ここで表示電極(14)とソース電極(2
3)の電気的コンタクトは、Cの部分で達成されてい
る。このコンタクトは、図1のようにソース電極をエッ
チングにより一部突出させ、この突出部を露出させるた
めに、層間絶縁膜(24)をエッチバックして達成され
ている。しかし、突出部の形成をせず、層間絶縁膜にコ
ンタクトホールを形成してソース電極(23)を露出さ
せ、このコンタクトホールに表示電極(14)の一部を
埋め込ませてもよい。また表示電極の断線を考慮して、
Cの部分だけ、ソース電極または表示電極と同時に形成
されない材料を埋め込み、コンタクト部分を平坦化させ
てから表示電極を形成してもよい。
【0019】更には図示を省略したがファイナルパシベ
ーション(必要により設けられる。)、配向膜が形成さ
れ、対向するガラス基板(25)には、対向電極(2
6)および配向膜(27)等が設けられる。図1では、
光が対向基板側から入射される時に必要な遮光膜(2
8)が設けられているが、基板(10)側から光が入射
される場合は、この遮光膜(28)を省略させることも
できる。この場合、ゲートのサイズよりも半導体層(a
−SiやN+a−Si(18)乃至(20))を小さく
する必要がある。
【0020】そしてスペーサを介してこの2枚のガラス
基板の周辺がシールされ、中に液晶が注入されて本装置
が得られる。本発明の特徴は、2つあり、第1点は、図
2の2点鎖線で示した表示電極(14)にある。図から
も判るように、トランジスタ周囲の極近傍を除いて、表
示電極(14)は、ゲートライン(11)とドレインラ
イン(22)と重なって設けてある。つまり層間絶縁膜
(24)を設けることで、ドレインライン(22)と表
示電極(14)との短絡を防止しつつ、ドレインライン
上にまで表示電極を重畳させることができるので、表示
電極をドレインラインとゲートラインに重ねることがで
きる。またゲートライン(11)の上には、ゲート絶縁
膜(16)があり、図8の従来構造においても表示電極
(14)をゲートラインに重ねることが可能であるが、
液晶表示装置は、ゲートラインとドレインライン、ゲー
トラインと表示電極、表示電極と補助容量電極等の短絡
が非常な問題であるために、表示電極をゲートライン上
に設けることはしていなかった。しかし本実施例では、
層間絶縁膜(24)が更に間に設けられるため、ゲート
絶縁膜(16)のピンホールと層間絶縁膜(24)のピ
ンホールは一致せず、表示電極(14)をゲートライン
(11)に重ねることができた。
【0021】従って、従来では、ゲートラインとドレイ
ンラインから若干離れた内側に表示電極を設け、この離
間部からの光漏れのために、対向基板側に位置合わせ精
度も考えて遮光膜が設けられていたが、この離間または
/および遮光膜を省略することができる。図1の第1の
実施例に於て、基板(10)側より光が入射されるもの
とすれば、ゲート領域よりもa−Si(17)、(1
8)、(19)が内側に設けられており、表示電極間の
遮光は、ドレインラインとゲートラインがその働きを機
能するために、ゲートラインおよびドレインラインの側
辺まで表示領域を拡大でき、大幅な開口率の向上の達成
ができる。
【0022】図2は、ドレイン電極(21)とゲートラ
イン(11)、ソース電極(23)とゲートライン(1
1)およびソース、ドレイン電極(21)、(23)と
表示電極(14)によって、光の透過部分(斜線部分)
が形成され、表示品質を低下させるが、ゲートラインや
ソース、ドレイン電極のサイズを大きくすることで無く
すことができる。
【0023】以上、トランジスタが形成された基板(1
0)の方から光を入射させる場合を説明したが、対向基
板(25)側から光を入射させる場合、遮光膜(28)
がトランジスタ形成領域または光の透過部分を覆うよう
に形成すればよく、この場合、遮光膜で若干開口率を低
下させるが以前として従来のものよりも開口率を向上さ
せることができる。
【0024】第2の特徴は、層間絶縁膜(24)のIに
ある。層間絶縁膜に何の対処(エッチング等)もしなけ
れば、補助容量を構成する誘電体は、ゲート絶縁膜と層
間絶縁膜の2層となる。当然誘電体の厚さが増加するの
で容量値は減少する。従って液晶の記憶保持特性を従来
のものと同等またはそれより向上させるためには、補助
容量電極の面積を増大する必要があるが、ここでは層間
絶縁膜(24)、少なくとも補助容量電極(15)と表
示電極(14)の重畳領域に対応する層間絶縁膜をエッ
チングし、誘電体の厚さを薄くすることで補助容量値の
低減を防止し、その結果補助容量電極の面積の拡大化を
防止している。例えば、補助容量電極(15)より1回
り大きく設けてある3点鎖線で示した領域が、エッチン
グされている。従って、層間絶縁膜のエッチングや除去
により、光を遮光する表示電極の面積を従来と同程度ま
たはそれよりも小さくでき、開口率の低減の防止を実現
できる。
【0025】次に第2の実施例を、図3を参照しながら
説明する。ここで本実施例は、第1の実施例とほとんど
同一であるので、異なる部分のみを説明する。つまり補
助容量電極と一体の補助容量ライン(30)を、ゲート
絶縁膜(16)上に設けることで、前実施例で設けたI
を不要とすることができる。つまり補助容量電極と表示
電極(14)の間には層間絶縁膜単層が介在されるだけ
になる。従って層間絶縁膜の厚さにもよるが、補助容量
値の低下を防止できるので、前実施例と同様に補助容量
電極の面積を大きくする必要がなくなり、開口率の向上
に寄与することになる。
【0026】ここで補助容量電極は、ハッチングパター
ンから明らかなように、表示電極とソース電極を接続す
る電極材料と同一になっているが、ソース(ドレイン)
電極と同一材料あるいはN+a−Siと同一材料であっ
てもよい。またドレインライン(22)と補助容量ライ
ンは交差するために下方にクロスオーバーする必要があ
る。
【0027】またソース(ドレイン電極)の上層で且つ
補助容量電極の下層に、もう一層絶縁層を設ければ、前
記クロスオーバーは省略できる。
【0028】
【発明の効果】以上の説明からも明らかなように、トラ
ンジスタ、特にソース電極およびドレイン電極を覆う層
間絶縁膜を設けることで、表示電極をドレインライン上
に重ねることができる。従ってゲートラインおよびドレ
インラインに重なるように表示電極を設けることができ
る。従って表示領域は、トランジスタの近傍を除いて、
ゲートラインとドレインラインの側辺で規定されるの
で、従来から比べ開口率を向上させることができる。特
に補助容量ラインと表示電極との間には、絶縁層が2層
形成されたことになり、この2つの間の短絡低減を更に
向上できる。また層間絶縁膜を設けることによる補助容
量の値の低下は、層間絶縁膜のエッチング(または除
去)、あるいはゲート絶縁膜に補助容量電極を設けるこ
とで防止でき、その結果、補助容量電極の面積拡大を防
止でき、開口率の向上を達成できる。
【0029】また表示電極とドレインライン、表示電極
とゲートラインとの間には、離間部が無いために横方向
の電界が発生せず、リバースチルトドメインの発生が減
少できる。さらにはこのリバースチルトドメインを覆う
ための遮光膜は省略できる。まず第1の実施例で、トラ
ンジスタが形成された基板側から光を入射させるものの
場合、遮光膜は対向基板には敢えて設けることもない。
従って対向基板に遮光膜を設けないと、対向基板とトラ
ンジスタが設けられる基板との張り合わせ精度を考慮し
たマージンを遮光膜のサイズに盛り込む必要がないため
に大幅な開口率の向上を達成できる。
【0030】前例よりも光の強度が大きく、ゲートの遮
光では不十分であるもので、特にプロジェクター等の高
強度の光源を必要とする場合、対向基板側に十分な厚さ
の遮光膜が形成されるため、光の漏れによるリーク電流
の増加もなく開口率の向上を達成できる。しかし、対向
基板との貼り合わせ精度を遮光膜のサイズに盛り込む必
要がある。
【0031】第2の実施例は、前記層間絶縁膜のエッチ
ングや除去工程を省略でき、しかも補助容量の値を同等
とすることができる。
【図面の簡単な説明】
【図1】第1の実施例である液晶表示装置の断面図であ
る。
【図2】第1の実施例である液晶表示装置の平面図であ
る。
【図3】第2の実施例である液晶表示装置の断面図であ
る。
【図4】従来の液晶表示装置の断面図である。
【図5】従来の液晶表示装置の平面図である。
【符号の説明】
10 ガラス基板 11 ゲートライン 13 ゲート 14 表示電極 15 補助容量電極 16 ゲート絶縁膜 17 ノンドープのa−Si 18,19 N+型のa−Si 21 ドレイン電極 22 ドレインライン 23 ソース電極 24 層間絶縁膜 25 対向基板 26 対向電極 27 配向膜 30 第2の実施例の補助容量電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 透明な絶縁性基板上に形成された複数の
    ゲートと、 このゲートと一体または電気的に接続された複数本のゲ
    ートラインと、 このゲートラインと実質平行に設けられ、前記ゲートを
    一構成とするトランジスタと電気的にコンタクトする表
    示電極の下層に設けられた補助容量電極と一体でなる補
    助容量ラインと、 この補助容量ライン、ゲートラインおよびゲートを含む
    前記絶縁性基板全面に設けられたゲート絶縁膜と、 このゲート絶縁膜上に前記ゲートラインと交差する方向
    に設けられた複数本のドレインラインと、 この交点の近傍に形成され、前記ゲート上に積層された
    非単結晶シリコン膜およびこの上に設けられたソース電
    極およびドレイン電極と、 このソース電極と電気的にコンタクトし且つ前記ゲート
    ラインと前記ドレインラインで囲まれた領域に配置され
    た前記表示電極とを少なくとも有する液晶表示装置にお
    いて、 前記ソース電極、ドレイン電極およびドレインラインを
    含む前記絶縁性基板上には、層間絶縁膜が設けられ、こ
    の層間絶縁膜は前記補助容量電極に対応する領域がエッ
    チングまたは除去され、この層間絶縁膜に設けられた前
    記表示電極は、前記ゲートラインまたは/およびドレイ
    ンラインに重畳されることを特徴とする液晶表示装置。
  2. 【請求項2】 透明な絶縁性基板上に形成された複数の
    ゲートと、 このゲートと一体または電気的に接続された複数本のゲ
    ートラインと、 このゲートラインおよびゲートを含む前記絶縁性基板全
    面に設けられたゲート絶縁膜と、 このゲート絶縁膜上に前記ゲートラインと交差する方向
    に設けられた複数本のドレインラインと、 この交点の近傍に形成され、前記ゲート上に積層された
    非単結晶シリコン膜およびこの上に設けられたソース電
    極およびドレイン電極と、 このソース電極と電気的にコンタクトし且つ前記ゲート
    ラインと前記ドレインラインで囲まれた領域に配置され
    た前記表示電極とを少なくとも有する液晶表示装置にお
    いて、 このゲートラインと実質平行に設けられ、前記ゲート絶
    縁膜上に設けられた補助容量電極およびこれと一体の補
    助容量ラインと、 前記ソース電極、ドレイン電極、ドレインラインおよび
    補助容量電極とを含む前記絶縁性基板上に設けられた層
    間絶縁膜とを有し、 この層間絶縁膜に設けられた前記表示電極は、前記ゲー
    トラインまたは/およびドレインラインに重畳されるこ
    とを特徴とする液晶表示装置。
JP29995792A 1992-11-10 1992-11-10 液晶表示装置 Pending JPH06148681A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29995792A JPH06148681A (ja) 1992-11-10 1992-11-10 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29995792A JPH06148681A (ja) 1992-11-10 1992-11-10 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH06148681A true JPH06148681A (ja) 1994-05-27

Family

ID=17879011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29995792A Pending JPH06148681A (ja) 1992-11-10 1992-11-10 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH06148681A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08338998A (ja) * 1995-06-13 1996-12-24 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
WO1997000463A1 (fr) * 1995-06-16 1997-01-03 Seiko Epson Corporation Dispositif d'affichage a cristaux liquides, son procede de fabrication, et appareil electronique
JPH09269509A (ja) * 1996-03-29 1997-10-14 Seiko Epson Corp 液晶表示素子及びその製造方法
JPH10274789A (ja) * 1997-03-28 1998-10-13 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
US7868953B2 (en) 2001-09-26 2011-01-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US7990484B2 (en) 2001-09-26 2011-08-02 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US8304769B2 (en) 2006-03-15 2012-11-06 Sharp Kabushiki Kaisha Active matrix substrate having channel protection film covering transistor channel, and display apparatus and/or, television receiver including same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08338998A (ja) * 1995-06-13 1996-12-24 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
WO1997000463A1 (fr) * 1995-06-16 1997-01-03 Seiko Epson Corporation Dispositif d'affichage a cristaux liquides, son procede de fabrication, et appareil electronique
US6078367A (en) * 1995-06-16 2000-06-20 Seiko Epson Corporation Liquid crystal display with sub-pixel electrodes, and control capacitor electrodes forming control capacitors
JPH09269509A (ja) * 1996-03-29 1997-10-14 Seiko Epson Corp 液晶表示素子及びその製造方法
JPH10274789A (ja) * 1997-03-28 1998-10-13 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
US7868953B2 (en) 2001-09-26 2011-01-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US7990484B2 (en) 2001-09-26 2011-08-02 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US8040446B2 (en) 2001-09-26 2011-10-18 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US8304769B2 (en) 2006-03-15 2012-11-06 Sharp Kabushiki Kaisha Active matrix substrate having channel protection film covering transistor channel, and display apparatus and/or, television receiver including same

Similar Documents

Publication Publication Date Title
US5929948A (en) Black matrix coupled to common electrode through a transparent conductive film
JP3918412B2 (ja) 薄膜半導体装置及び液晶表示装置とこれらの製造方法
JP3654474B2 (ja) アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法
KR100668567B1 (ko) 표시 장치용 기판, 그 제조 방법 및 표시 장치
JPH0816756B2 (ja) 透過型アクティブマトリクス液晶表示装置
JP2760462B2 (ja) アクティブマトリクス基板
JPH10333178A (ja) 液晶表示装置
JP5450802B2 (ja) 表示装置及びその製造方法
US5623350A (en) Liquid crystal display with supplemental capacitors and method for manufacturing the same
JPH06148681A (ja) 液晶表示装置
JP3771456B2 (ja) 液晶表示装置及び薄膜トランジスタの製造方法
JP2870072B2 (ja) 液晶表示装置
JPH06160901A (ja) 液晶表示装置
JPH06160900A (ja) 液晶表示装置
JPH0553146A (ja) 液晶表示装置
JPH1010580A (ja) 表示装置
JPH06130416A (ja) 液晶表示装置
JP2009122299A (ja) 液晶表示装置
JPH09101543A (ja) アクティブマトリクス型液晶表示装置
JPH11218782A (ja) アクティブマトリックス型液晶表示装置
JP3059783B2 (ja) 液晶表示装置
JPS63276031A (ja) 液晶表示装置
JP2714270B2 (ja) 液晶表示装置
JPH10104660A (ja) 液晶表示装置
JP3370463B2 (ja) マトリックス型表示装置