JPH10333178A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH10333178A JPH10333178A JP9137294A JP13729497A JPH10333178A JP H10333178 A JPH10333178 A JP H10333178A JP 9137294 A JP9137294 A JP 9137294A JP 13729497 A JP13729497 A JP 13729497A JP H10333178 A JPH10333178 A JP H10333178A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- opening
- substrate
- display device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 ＴＦＴのしきい値電圧ばらつきの安定化を実
現し、かつ表示品位の優れた液晶表示装置を提供するこ
と。 【解決手段】 液晶表示装置が、第１の基板および第２
の基板と、該第１の基板および第２の基板に挟まれた液
晶層と、該第１の基板と該液晶層との間に設けられたス
イッチング素子と、該第１の基板と該液晶層との間に設
けられた層間絶縁膜と、該層間絶縁膜上に設けられた画
素電極と、該第２の基板と該液晶層との間に設けられた
対向電極と、該スイッチング素子に接続されたゲート信
号線およびソース信号線と、を備えている。さらに、該
層間絶縁膜は第１の開口部および第２の開口部を有して
いる。該画素電極は該第１の開口部を介して該スイッチ
ング素子と電気的に接続しており、さらに、該第２の開
口部は該スイッチング素子上に設けられている。
現し、かつ表示品位の優れた液晶表示装置を提供するこ
と。 【解決手段】 液晶表示装置が、第１の基板および第２
の基板と、該第１の基板および第２の基板に挟まれた液
晶層と、該第１の基板と該液晶層との間に設けられたス
イッチング素子と、該第１の基板と該液晶層との間に設
けられた層間絶縁膜と、該層間絶縁膜上に設けられた画
素電極と、該第２の基板と該液晶層との間に設けられた
対向電極と、該スイッチング素子に接続されたゲート信
号線およびソース信号線と、を備えている。さらに、該
層間絶縁膜は第１の開口部および第２の開口部を有して
いる。該画素電極は該第１の開口部を介して該スイッチ
ング素子と電気的に接続しており、さらに、該第２の開
口部は該スイッチング素子上に設けられている。
Description
【０００１】
【発明の属する技術分野】本発明は液晶等を用いた表示
装置に関し、特に画素電極ごとに設けられた薄膜トラン
ジスタのしきい値特性にばらつきが少ない液晶表示装置
に関する。
装置に関し、特に画素電極ごとに設けられた薄膜トラン
ジスタのしきい値特性にばらつきが少ない液晶表示装置
に関する。
【０００２】
【従来の技術】図６を参照して、スイッチング素子とし
て薄膜トランジスタ（ＴＦＴ）を用いた液晶表示装置の
構成を模式的に説明する。
て薄膜トランジスタ（ＴＦＴ）を用いた液晶表示装置の
構成を模式的に説明する。
【０００３】液晶表示装置５００は、ＴＦＴ５２３、絵
素容量５２２、ゲート信号線５２４、ソース信号線５２
６、補助容量配線５２５、および駆動回路５８０・５９
０を有する。ＴＦＴ５２３および絵素容量５２２はマト
リクス状に形成されている。また、絵素容量５２２は、
保持容量５２０と液晶容量５３０とから構成される。
素容量５２２、ゲート信号線５２４、ソース信号線５２
６、補助容量配線５２５、および駆動回路５８０・５９
０を有する。ＴＦＴ５２３および絵素容量５２２はマト
リクス状に形成されている。また、絵素容量５２２は、
保持容量５２０と液晶容量５３０とから構成される。
【０００４】複数のゲート信号線５２４は、それぞれ第
１の方向（列方向）に沿って延び、一方、複数のソース
信号線５２６は、第１の方向とは直交する第２の方向
（行方向）にそれぞれ延びる。ゲート信号線５２４のそ
れぞれは、対応する列に位置するＴＦＴ５２３のゲート
電極５２４ａに接続されている。また、ソース信号線５
２６のそれぞれは、対応する行に位置するＴＦＴ５２３
のソース電極５０５に接続されている。
１の方向（列方向）に沿って延び、一方、複数のソース
信号線５２６は、第１の方向とは直交する第２の方向
（行方向）にそれぞれ延びる。ゲート信号線５２４のそ
れぞれは、対応する列に位置するＴＦＴ５２３のゲート
電極５２４ａに接続されている。また、ソース信号線５
２６のそれぞれは、対応する行に位置するＴＦＴ５２３
のソース電極５０５に接続されている。
【０００５】ＴＦＴ５２３のドレイン電極５０６は、液
晶容量５３０に含まれる画素電極と、保持容量５２０の
一方の端子とに接続されている。保持容量５２０の他方
の端子は、補助容量配線５２５に接続され、さらに対向
基板上の対向基板１５（図６）と接続される。
晶容量５３０に含まれる画素電極と、保持容量５２０の
一方の端子とに接続されている。保持容量５２０の他方
の端子は、補助容量配線５２５に接続され、さらに対向
基板上の対向基板１５（図６）と接続される。
【０００６】ゲート信号線５２４には駆動回路５８０に
よって走査信号が与えられ、ソース信号線５２６には駆
動回路５９０によってビデオ信号が与えられる。ＴＦＴ
５２３はゲート信号線５２４から入力される走査信号に
応じて、ソース信号線５２６からのビデオ信号を絵素容
量５２２に与える。
よって走査信号が与えられ、ソース信号線５２６には駆
動回路５９０によってビデオ信号が与えられる。ＴＦＴ
５２３はゲート信号線５２４から入力される走査信号に
応じて、ソース信号線５２６からのビデオ信号を絵素容
量５２２に与える。
【０００７】図７および図８を参照して、液晶表示装置
５００の表示領域における構造を具体的に説明する。図
７は、１画素領域に対応する平面図であり、図８は、図
７中に示した線A−A'に沿った断面図である。
５００の表示領域における構造を具体的に説明する。図
７は、１画素領域に対応する平面図であり、図８は、図
７中に示した線A−A'に沿った断面図である。
【０００８】液晶表示装置５００は、アクティブマトリ
クス基板５００ａ、対向基板５００ｂおよびそれらの間
に位置する液晶層５１７を有する。
クス基板５００ａ、対向基板５００ｂおよびそれらの間
に位置する液晶層５１７を有する。
【０００９】アクティブマトリクス基板５００ａの構成
を説明する。アクティブマトリクス基板５００ａは、透
光性を有する絶縁性基板５０１を有する。絶縁性基板５
０１上には、ゲート信号線５２４、ゲート電極５２４ａ
および補助容量配線５２５が形成されている。さらにそ
れらの配線を覆うように絶縁性基板５０１上にゲート絶
縁膜５０３が設けられている。
を説明する。アクティブマトリクス基板５００ａは、透
光性を有する絶縁性基板５０１を有する。絶縁性基板５
０１上には、ゲート信号線５２４、ゲート電極５２４ａ
および補助容量配線５２５が形成されている。さらにそ
れらの配線を覆うように絶縁性基板５０１上にゲート絶
縁膜５０３が設けられている。
【００１０】ゲート絶縁膜５０３上には、ゲート電極５
２４ａと重畳するように半導体層５０４が設けられ、さ
らに半導体層５０４上に、ソース電極５０５およびドレ
イン電極５０６となるｎ+−Si層がそれぞれ設けられて
いる。ｎ+−Si層は互いに半導体層５０４上で分離して
いる。なお、ＴＦＴ５２３は、ゲート電極５２４ａ、ソ
ース電極５０５およびドレイン電極５０６を含む部分で
ある。
２４ａと重畳するように半導体層５０４が設けられ、さ
らに半導体層５０４上に、ソース電極５０５およびドレ
イン電極５０６となるｎ+−Si層がそれぞれ設けられて
いる。ｎ+−Si層は互いに半導体層５０４上で分離して
いる。なお、ＴＦＴ５２３は、ゲート電極５２４ａ、ソ
ース電極５０５およびドレイン電極５０６を含む部分で
ある。
【００１１】ソース電極５０５上には、ソース引出し電
極となるＩＴＯ膜５０７ａと金属層５０８ａとが形成さ
れている。さらにＩＴＯ膜５０７ａと金属層５０８ａと
は、絶縁膜５０３上でゲート信号線５２４（図６）と直
交する方向に沿って延びており、ソース信号線５２６を
構成する。ドレイン電極５０６上には、ドレイン引出し
電極となるＩＴＯ膜５０７ｂと、金属層５０８ｂとが形
成されている。ＩＴＯ膜５０７ｂは後述するコンタクト
ホール５１０の下まで延びており、引出し電極５０７を
形成している。
極となるＩＴＯ膜５０７ａと金属層５０８ａとが形成さ
れている。さらにＩＴＯ膜５０７ａと金属層５０８ａと
は、絶縁膜５０３上でゲート信号線５２４（図６）と直
交する方向に沿って延びており、ソース信号線５２６を
構成する。ドレイン電極５０６上には、ドレイン引出し
電極となるＩＴＯ膜５０７ｂと、金属層５０８ｂとが形
成されている。ＩＴＯ膜５０７ｂは後述するコンタクト
ホール５１０の下まで延びており、引出し電極５０７を
形成している。
【００１２】ＴＦＴ５２３、ソース信号線５２６、およ
び引出し電極５０７を覆って、層間絶縁膜５０９が設け
られている。層間絶縁膜５０９上には、透明導電膜から
なる画素電極５１１が設けられている。さらに層間絶縁
膜５０９上および画素電極５１１上に配向膜５１６が形
成されている。
び引出し電極５０７を覆って、層間絶縁膜５０９が設け
られている。層間絶縁膜５０９上には、透明導電膜から
なる画素電極５１１が設けられている。さらに層間絶縁
膜５０９上および画素電極５１１上に配向膜５１６が形
成されている。
【００１３】層間絶縁膜５０９には、層間絶縁膜５０９
を貫くスルーホール５１０が設けられている。スルーホ
ール５１０を介して、画素電極５１１が引出し電極５０
７に電気的に接続されている。このことによって、画素
電極５１１とＴＦＴ５２３のドレイン電極５０６とが電
気的に接続されている。
を貫くスルーホール５１０が設けられている。スルーホ
ール５１０を介して、画素電極５１１が引出し電極５０
７に電気的に接続されている。このことによって、画素
電極５１１とＴＦＴ５２３のドレイン電極５０６とが電
気的に接続されている。
【００１４】スルーホール５１０の位置は、絶縁性基板
５０１上に設けられた補助容量配線５２５の位置に対応
する。補助容量配線５２５、絶縁膜５０３および引出し
電極５０７の重畳部分が、保持容量５２０を構成する。
５０１上に設けられた補助容量配線５２５の位置に対応
する。補助容量配線５２５、絶縁膜５０３および引出し
電極５０７の重畳部分が、保持容量５２０を構成する。
【００１５】対向基板５００ｂでは、透光性を有する絶
縁性基板５１２上に、カラーフィルタ５１４および遮光
膜５１３が設けられている。カラーフィルタ５１４上お
よび遮光膜５１３上には、対向電極５１５が形成されて
いる。さらに、対向基板１５上には、配向膜５１６が設
けられている。
縁性基板５１２上に、カラーフィルタ５１４および遮光
膜５１３が設けられている。カラーフィルタ５１４上お
よび遮光膜５１３上には、対向電極５１５が形成されて
いる。さらに、対向基板１５上には、配向膜５１６が設
けられている。
【００１６】上述の液晶表示装置５００では、ゲート信
号線５２４およびソース信号線５２６と、画素電極５１
１との間には、層間絶縁膜５０９が設けられている。こ
のため、ゲート信号線５２４およびソース信号線５２６
に、画素電極５１１を重ね合わせることが可能である。
この様な構造は例えば特開昭５８−１７２６８５号公報
に開示されており、この構造によって、開口率が向上す
る効果が知られている。またこの構造によってゲート信
号線・ソース信号線に起因する電界を画素電極５１１が
シールドすることができ、この結果、液晶の配向不良を
抑制できるといった効果も知られている。
号線５２４およびソース信号線５２６と、画素電極５１
１との間には、層間絶縁膜５０９が設けられている。こ
のため、ゲート信号線５２４およびソース信号線５２６
に、画素電極５１１を重ね合わせることが可能である。
この様な構造は例えば特開昭５８−１７２６８５号公報
に開示されており、この構造によって、開口率が向上す
る効果が知られている。またこの構造によってゲート信
号線・ソース信号線に起因する電界を画素電極５１１が
シールドすることができ、この結果、液晶の配向不良を
抑制できるといった効果も知られている。
【００１７】
【発明が解決しようとする課題】上記のようにゲート信
号線・ソース信号線等に対して、画素電極を重畳させた
液晶表示装置を形成するためには、ゲート信号線・ソー
ス信号線等と画素電極との間に形成される寄生容量を低
減する必要がある。
号線・ソース信号線等に対して、画素電極を重畳させた
液晶表示装置を形成するためには、ゲート信号線・ソー
ス信号線等と画素電極との間に形成される寄生容量を低
減する必要がある。
【００１８】寄生容量は、アクティブマトリクス型液晶
表示装置において、シャドーイングと呼ばれる表示品位
問題に大きな影響を与える。シャドーイングはアクティ
ブマトリクス液晶表示装置の駆動方法を工夫することで
低減することができるが、本質的な改善のためには、寄
生容量自体を低減することが望ましい。
表示装置において、シャドーイングと呼ばれる表示品位
問題に大きな影響を与える。シャドーイングはアクティ
ブマトリクス液晶表示装置の駆動方法を工夫することで
低減することができるが、本質的な改善のためには、寄
生容量自体を低減することが望ましい。
【００１９】この観点から、層間絶縁膜として、アクリ
ル樹脂、ポリイミド、ベンゾシクロブテン、フッ素樹脂
等が使用される。これらの材料を用いれば低誘電率（比
誘電率が酸化シリコン膜以下）を有し、かつ２〜５μｍ
の膜厚の絶縁膜が得られるからである。しかしながら、
これらの有機絶縁膜は、不純物として金属イオンを数百
ｐｐｂオーダーで含有している。金属イオンの不純物
は、ＴＦＴのしきい値電圧にばらつきを生じさせ、液晶
表示装置の製造ばらつきを大きくするという問題点があ
った。
ル樹脂、ポリイミド、ベンゾシクロブテン、フッ素樹脂
等が使用される。これらの材料を用いれば低誘電率（比
誘電率が酸化シリコン膜以下）を有し、かつ２〜５μｍ
の膜厚の絶縁膜が得られるからである。しかしながら、
これらの有機絶縁膜は、不純物として金属イオンを数百
ｐｐｂオーダーで含有している。金属イオンの不純物
は、ＴＦＴのしきい値電圧にばらつきを生じさせ、液晶
表示装置の製造ばらつきを大きくするという問題点があ
った。
【００２０】本発明はこのような問題点を鑑みてなされ
たものであり、その目的とするところは、ＴＦＴのしき
い値電圧ばらつきの安定化を実現し、かつ表示品位の優
れた液晶表示装置を提供することにある。
たものであり、その目的とするところは、ＴＦＴのしき
い値電圧ばらつきの安定化を実現し、かつ表示品位の優
れた液晶表示装置を提供することにある。
【００２１】
【課題を解決するための手段】本発明の液晶表示装置
は、第１の基板および第２の基板と、該第１の基板およ
び第２の基板に挟まれた液晶層と、該第１の基板と該液
晶層との間に設けられたスイッチング素子と、該第１の
基板と該液晶層との間に設けられた層間絶縁膜と、該層
間絶縁膜上に設けられた画素電極と、該第２の基板と該
液晶層との間に設けられた対向電極と、該スイッチング
素子に接続されたゲート信号線およびソース信号線と、
を備えた液晶表示装置であって、該層間絶縁膜は第１の
開口部および第２の開口部を有し、該画素電極が該第１
の開口部を介して該スイッチング素子と電気的に接続し
ており、該第２の開口部が該スイッチング素子上に設け
られていて、そのことにより上記目的が達成される。
は、第１の基板および第２の基板と、該第１の基板およ
び第２の基板に挟まれた液晶層と、該第１の基板と該液
晶層との間に設けられたスイッチング素子と、該第１の
基板と該液晶層との間に設けられた層間絶縁膜と、該層
間絶縁膜上に設けられた画素電極と、該第２の基板と該
液晶層との間に設けられた対向電極と、該スイッチング
素子に接続されたゲート信号線およびソース信号線と、
を備えた液晶表示装置であって、該層間絶縁膜は第１の
開口部および第２の開口部を有し、該画素電極が該第１
の開口部を介して該スイッチング素子と電気的に接続し
ており、該第２の開口部が該スイッチング素子上に設け
られていて、そのことにより上記目的が達成される。
【００２２】好ましくは、前記第１の開口部を覆う第１
の遮光体と、前記第２の開口部を覆う第２の遮光体と、
をさらに備え、そのことによって該第１の開口部と該第
２の開口部とが遮光される。
の遮光体と、前記第２の開口部を覆う第２の遮光体と、
をさらに備え、そのことによって該第１の開口部と該第
２の開口部とが遮光される。
【００２３】さらに好ましくは、前記スイッチング素子
は薄膜トランジスタである。
は薄膜トランジスタである。
【００２４】ある実施形態では、前記薄膜トランジスタ
は、前記ゲート信号線と電気的に接続されたゲート電極
と、前記ソース信号線と電気的に接続されたソース電極
と、前記画素電極と電気的に接続されたドレイン電極
と、該ゲート電極に電圧が印加された場合に該ソース電
極と該ドレイン電極とを電気的に接続するチャネル領域
と、を含み、前記第２の開口部は該半導体領域上に設け
られている。
は、前記ゲート信号線と電気的に接続されたゲート電極
と、前記ソース信号線と電気的に接続されたソース電極
と、前記画素電極と電気的に接続されたドレイン電極
と、該ゲート電極に電圧が印加された場合に該ソース電
極と該ドレイン電極とを電気的に接続するチャネル領域
と、を含み、前記第２の開口部は該半導体領域上に設け
られている。
【００２５】好ましくは、前記第１の開口部を覆う第１
の遮光体と、前記第２の開口部を覆う第２の遮光体と、
をさらに備え、そのことによって該第１の開口部と該第
２の開口部とが遮光される。
の遮光体と、前記第２の開口部を覆う第２の遮光体と、
をさらに備え、そのことによって該第１の開口部と該第
２の開口部とが遮光される。
【００２６】ある実施形態では、前記第２の遮光体は前
記ゲート電極である。
記ゲート電極である。
【００２７】他の実施形態では、前記第２の遮光体が前
記第２の基板と前記液晶層との間に形成されている。
記第２の基板と前記液晶層との間に形成されている。
【００２８】さらに他の実施形態では、前記第２の遮光
体が前記第１の基板と前記薄膜トランジスタとの間に形
成されており、該薄膜トランジスタが絶縁膜を介して該
遮光体上に形成されている。
体が前記第１の基板と前記薄膜トランジスタとの間に形
成されており、該薄膜トランジスタが絶縁膜を介して該
遮光体上に形成されている。
【００２９】好ましくは、前記層間絶縁膜が感光性を有
する有機絶縁膜から形成されている。
する有機絶縁膜から形成されている。
【００３０】他の実施形態では、前記ゲート信号線およ
び前記ソース信号線は前記画素電極の周辺部分と前記層
間絶縁膜を介して重なり合う。
び前記ソース信号線は前記画素電極の周辺部分と前記層
間絶縁膜を介して重なり合う。
【００３１】本発明の液晶表示装置は、第１の基板およ
び第２の基板と、該第１の基板および第２の基板に挟ま
れた液晶層と、該第１の基板と該液晶層との間に設けら
れたスイッチング素子と、該第１の基板と該液晶層との
間に設けられた層間絶縁膜と、該層間絶縁膜上に設けら
れた画素電極と、該第２の基板と該液晶層との間に設け
られた対向電極と、該スイッチング素子に接続されたゲ
ート信号線およびソース信号線と、を備えており、該層
間絶縁膜は開口部を有し、該画素電極は該開口部を介し
て該スイッチング素子と電気的に接続しており、該開口
部は該スイッチング素子上に設けられていて、そのこと
により上記目的が達成される。
び第２の基板と、該第１の基板および第２の基板に挟ま
れた液晶層と、該第１の基板と該液晶層との間に設けら
れたスイッチング素子と、該第１の基板と該液晶層との
間に設けられた層間絶縁膜と、該層間絶縁膜上に設けら
れた画素電極と、該第２の基板と該液晶層との間に設け
られた対向電極と、該スイッチング素子に接続されたゲ
ート信号線およびソース信号線と、を備えており、該層
間絶縁膜は開口部を有し、該画素電極は該開口部を介し
て該スイッチング素子と電気的に接続しており、該開口
部は該スイッチング素子上に設けられていて、そのこと
により上記目的が達成される。
【００３２】好ましくは、前記開口部を覆う遮光体をさ
らに備え、そのことによって該開口部が遮光される。
らに備え、そのことによって該開口部が遮光される。
【００３３】さらに好ましくは、前記スイッチング素子
は薄膜トランジスタである。
は薄膜トランジスタである。
【００３４】ある実施形態では、前記薄膜トランジスタ
は、前記ゲート信号線と電気的に接続されたゲート電極
と、前記ソース信号線と電気的に接続されたソース電極
と、前記画素電極と電気的に接続されたドレイン電極
と、該ゲート電極に電圧が印加された場合に該ソース電
極と該ドレイン電極とを電気的に接続するチャネル領域
と、を含み、前記開口部は該チャネル領域上とドレイン
電極上とに設けられている。
は、前記ゲート信号線と電気的に接続されたゲート電極
と、前記ソース信号線と電気的に接続されたソース電極
と、前記画素電極と電気的に接続されたドレイン電極
と、該ゲート電極に電圧が印加された場合に該ソース電
極と該ドレイン電極とを電気的に接続するチャネル領域
と、を含み、前記開口部は該チャネル領域上とドレイン
電極上とに設けられている。
【００３５】好ましくは、前記開口部を覆う遮光体をさ
らに備え、そのことによって該開口部が遮光される。
らに備え、そのことによって該開口部が遮光される。
【００３６】ある実施形態では、、前記遮光体は前記ゲ
ート電極である。
ート電極である。
【００３７】他の実施形態では、前記遮光体が前記第２
の基板と前記液晶層との間に形成されたている。
の基板と前記液晶層との間に形成されたている。
【００３８】さらに他の実施形態では、前記遮光体が前
記第１の基板と前記薄膜トランジスタとの間に形成され
ており、該薄膜トランジスタが絶縁膜を介して該遮光体
上に形成されている。
記第１の基板と前記薄膜トランジスタとの間に形成され
ており、該薄膜トランジスタが絶縁膜を介して該遮光体
上に形成されている。
【００３９】好ましくは、前記層間絶縁膜が感光性を有
する有機絶縁膜から形成されている。
する有機絶縁膜から形成されている。
【００４０】他の実施形態では、前記ゲート信号線およ
び前記ソース信号線は前記画素電極の周辺部分と前記層
間絶縁膜を介して重なり合う。
び前記ソース信号線は前記画素電極の周辺部分と前記層
間絶縁膜を介して重なり合う。
【００４１】以下作用について説明する。
【００４２】本発明によれば、層間絶縁膜をスイッチン
グ素子上で削除するため、スイッチング素子に対する層
間絶縁膜中の金属イオンの影響を除去できる。このた
め、スイッチング素子のしきい値電圧のばらつきの安定
化を実現することができる。
グ素子上で削除するため、スイッチング素子に対する層
間絶縁膜中の金属イオンの影響を除去できる。このた
め、スイッチング素子のしきい値電圧のばらつきの安定
化を実現することができる。
【００４３】層間絶縁膜が除去された開口部の周辺に
は、層間絶縁膜の傾斜面ができる。この結果、傾斜面が
液晶分子の配向に影響を与えて、傾斜面の近傍に液晶の
ドメインが発生する。これに対して、層間絶縁膜の傾斜
面を隠すように遮光体を形成することにより、表示品位
の優れた液晶表示装置を形成することができる。
は、層間絶縁膜の傾斜面ができる。この結果、傾斜面が
液晶分子の配向に影響を与えて、傾斜面の近傍に液晶の
ドメインが発生する。これに対して、層間絶縁膜の傾斜
面を隠すように遮光体を形成することにより、表示品位
の優れた液晶表示装置を形成することができる。
【００４４】
（実施形態１）本発明の実施形態１について説明する。
ここで図１は実施形態１における液晶表示装置１００の
１つの画素領域の平面構成を示す図であり、図２は実施
形態１における液晶表示装置の断面構成を示す図であ
る。
ここで図１は実施形態１における液晶表示装置１００の
１つの画素領域の平面構成を示す図であり、図２は実施
形態１における液晶表示装置の断面構成を示す図であ
る。
【００４５】液晶表示装置１００の構造を説明する。
【００４６】液晶表示装置１００は、アクティブマトリ
クス基板１００ａと、アクティブマトリクス基板１００
ａに対向して位置する対向基板１００ｂとを有する。ア
クティブマトリクス基板１００ａと対向基板１００ｂと
の間には、液晶層１７が挟持されている。
クス基板１００ａと、アクティブマトリクス基板１００
ａに対向して位置する対向基板１００ｂとを有する。ア
クティブマトリクス基板１００ａと対向基板１００ｂと
の間には、液晶層１７が挟持されている。
【００４７】アクティブマトリクス基板１００ａは、絶
縁性基板である第１の基板１を有する。第１の基板１は
可視光に対して透光性を有している。第１の基板１上に
は、ゲート電極２４ａと、ゲート信号線２４と、補助容
量配線１９と、が位置する。ゲート電極２４ａはゲート
信号線２４に電気的に接続されている。補助容量配線１
９は、ゲート絶縁膜３を介して、後述する第１の開口部
１０と重なり合う。また、補助容量配線１９が第１の開
口部１０の底面（基板１側の断面）のエッジ部分から、
幅方向の両側へそれぞれ約５μｍづつはみ出すように、
補助容量配線１９の幅が設定されている。ゲート電極２
４ａと、ゲート信号線２４と、補助容量配線１９とを覆
って、第１の基板１上にゲート絶縁膜３が位置する。
縁性基板である第１の基板１を有する。第１の基板１は
可視光に対して透光性を有している。第１の基板１上に
は、ゲート電極２４ａと、ゲート信号線２４と、補助容
量配線１９と、が位置する。ゲート電極２４ａはゲート
信号線２４に電気的に接続されている。補助容量配線１
９は、ゲート絶縁膜３を介して、後述する第１の開口部
１０と重なり合う。また、補助容量配線１９が第１の開
口部１０の底面（基板１側の断面）のエッジ部分から、
幅方向の両側へそれぞれ約５μｍづつはみ出すように、
補助容量配線１９の幅が設定されている。ゲート電極２
４ａと、ゲート信号線２４と、補助容量配線１９とを覆
って、第１の基板１上にゲート絶縁膜３が位置する。
【００４８】ゲート絶縁膜３上には、ゲート電極２４ａ
と重畳するように半導体層４が設けられている。さらに
半導体層４上に、それぞれソース電極５およびドレイン
電極６となる、２つのｎ+−Si層が位置する。２つのｎ+
−Si層は、互いに半導体層４上で分離していて、このこ
とによって、半導体層４中にチャネル領域４ａが形成さ
れている。チャネル領域４ａは、ゲート電極２４ａに電
圧が印加された場合にソース電極５とドレイン電極６と
を電気的に接続する。なお、ＴＦＴ２３は、ゲート電極
２４ａと、半導体層４と、ソース電極５と、ドレイン電
極６と、を含む部分である。
と重畳するように半導体層４が設けられている。さらに
半導体層４上に、それぞれソース電極５およびドレイン
電極６となる、２つのｎ+−Si層が位置する。２つのｎ+
−Si層は、互いに半導体層４上で分離していて、このこ
とによって、半導体層４中にチャネル領域４ａが形成さ
れている。チャネル領域４ａは、ゲート電極２４ａに電
圧が印加された場合にソース電極５とドレイン電極６と
を電気的に接続する。なお、ＴＦＴ２３は、ゲート電極
２４ａと、半導体層４と、ソース電極５と、ドレイン電
極６と、を含む部分である。
【００４９】ソース電極５上には、ＩＴＯ膜７ａと金属
層８ａとが形成されている。ＩＴＯ膜７ａと金属層８ａ
とは、ソース電極５上でソース引出し電極として機能す
る。さらに、ＩＴＯ膜７ａと金属層８ａとは、絶縁膜３
上でゲート信号線２４とは直交する方向に沿って延び
て、ソース信号線２６を構成する。
層８ａとが形成されている。ＩＴＯ膜７ａと金属層８ａ
とは、ソース電極５上でソース引出し電極として機能す
る。さらに、ＩＴＯ膜７ａと金属層８ａとは、絶縁膜３
上でゲート信号線２４とは直交する方向に沿って延び
て、ソース信号線２６を構成する。
【００５０】ドレイン電極６上には、ＩＴＯ膜７ｂと金
属層８ｂとが形成されている。ＩＴＯ膜７ｂと金属層８
ｂとは、ドレイン電極６上でドレイン引出し電極として
機能する。また、ＩＴＯ膜７ｂは第１の開口部１０の下
まで延びており、このことによって、画素電極１１とド
レイン電極６とを電気的に接続する引出し電極７を形成
する。
属層８ｂとが形成されている。ＩＴＯ膜７ｂと金属層８
ｂとは、ドレイン電極６上でドレイン引出し電極として
機能する。また、ＩＴＯ膜７ｂは第１の開口部１０の下
まで延びており、このことによって、画素電極１１とド
レイン電極６とを電気的に接続する引出し電極７を形成
する。
【００５１】ソース信号線２６と引出し電極７とを覆っ
て、絶縁膜３上に層間絶縁膜９が位置する。また、層間
絶縁膜９上には、透明導電膜からなる画素電極１１が位
置する。さらに層間絶縁膜９上および画素電極１１上に
配向膜１６が位置する。画素電極１１の周辺部分は、ゲ
ート信号線２４およびソース信号線２６のそれぞれの周
辺部に、層間絶縁膜９を介して重畳している。
て、絶縁膜３上に層間絶縁膜９が位置する。また、層間
絶縁膜９上には、透明導電膜からなる画素電極１１が位
置する。さらに層間絶縁膜９上および画素電極１１上に
配向膜１６が位置する。画素電極１１の周辺部分は、ゲ
ート信号線２４およびソース信号線２６のそれぞれの周
辺部に、層間絶縁膜９を介して重畳している。
【００５２】層間絶縁膜９は、それぞれ層間絶縁膜９を
貫く第１の開口部１０と、第２の開口部１８とを有す
る。第１の開口部１０は、第１の基板１上に設けられた
補助容量配線１９の一部に対向する位置に設けられてい
る。また、第２の開口部１８はＴＦＴ２３上に設けられ
ている。
貫く第１の開口部１０と、第２の開口部１８とを有す
る。第１の開口部１０は、第１の基板１上に設けられた
補助容量配線１９の一部に対向する位置に設けられてい
る。また、第２の開口部１８はＴＦＴ２３上に設けられ
ている。
【００５３】第１の開口部１０は、画素電極１１と引出
し電極７とを電気的に接続するスルーホールとして機能
する。このことによって、画素電極１１とＴＦＴ素子２
３のドレイン電極６とが電気的に接続されている。引出
し電極７の末端７ｃは、ゲート絶縁膜３を介して補助容
量配線１９と重畳する。このため、補助容量配線１９
と、絶縁膜３と、引出し電極７との重畳部分が、保持容
量６０を構成する。
し電極７とを電気的に接続するスルーホールとして機能
する。このことによって、画素電極１１とＴＦＴ素子２
３のドレイン電極６とが電気的に接続されている。引出
し電極７の末端７ｃは、ゲート絶縁膜３を介して補助容
量配線１９と重畳する。このため、補助容量配線１９
と、絶縁膜３と、引出し電極７との重畳部分が、保持容
量６０を構成する。
【００５４】図１（ｂ）は、第２の開口部１８の断面と
ＴＦＴ２３とを、基板１および１２の表面と平行な一つ
の平面に投影した図である。図１（ｂ）に示すように、
第２の開口部１８の断面の大きさは、ＴＦＴ２３のソー
ス電極５と、ドレイン電極６と、ソース電極５およびド
レイン電極６に挟まれた半導体層４におけるチャネル領
域４ａとを含む領域よりも大きい。
ＴＦＴ２３とを、基板１および１２の表面と平行な一つ
の平面に投影した図である。図１（ｂ）に示すように、
第２の開口部１８の断面の大きさは、ＴＦＴ２３のソー
ス電極５と、ドレイン電極６と、ソース電極５およびド
レイン電極６に挟まれた半導体層４におけるチャネル領
域４ａとを含む領域よりも大きい。
【００５５】第２の開口部１８をＴＦＴ２３上に設ける
ことによって、ＴＦＴ２３に対する層間絶縁膜９中の金
属イオンの影響を除去できる。ＴＦＴ２３上に、金属イ
オンを含んだ絶縁膜が存在しないからである。このため
ＴＦＴ２３のしきい値電圧のばらつきの安定化を実現す
ることができる。
ことによって、ＴＦＴ２３に対する層間絶縁膜９中の金
属イオンの影響を除去できる。ＴＦＴ２３上に、金属イ
オンを含んだ絶縁膜が存在しないからである。このため
ＴＦＴ２３のしきい値電圧のばらつきの安定化を実現す
ることができる。
【００５６】次に対向基板１００ｂを説明する。
【００５７】対向基板１００ｂは、絶縁性基板である第
２の基板１２を有する。第２の基板１２は可視光に対し
て透光性を有している。第２の基板１２上に遮光体１３
およびカラーフィルタ１４が位置する。遮光体１３は、
第２の開口部１８に対向する。また、遮光体１３が第２
の開口部１８の底面（ＴＦＴ２３側の断面）を囲むエッ
ジ部分から底面内の何れの方向にも約７μｍはみ出すよ
うに、遮光体１３の大きさが設定されている。
２の基板１２を有する。第２の基板１２は可視光に対し
て透光性を有している。第２の基板１２上に遮光体１３
およびカラーフィルタ１４が位置する。遮光体１３は、
第２の開口部１８に対向する。また、遮光体１３が第２
の開口部１８の底面（ＴＦＴ２３側の断面）を囲むエッ
ジ部分から底面内の何れの方向にも約７μｍはみ出すよ
うに、遮光体１３の大きさが設定されている。
【００５８】遮光体１３およびカラーフィルタ１４上に
は、透光性を有する導電膜からなる対向電極１５が設け
られている。さらに、対向基板１５上に、配向膜１６が
形成されている。
は、透光性を有する導電膜からなる対向電極１５が設け
られている。さらに、対向基板１５上に、配向膜１６が
形成されている。
【００５９】上述した構造を有するアクティブマトリク
ス基板１００ａおよび対向基板１００ｂとの間に、液晶
層１７が位置する。液晶層１７は、アクティブマトリク
ス基板１００ａおよび対向基板１００ｂにそれぞれ設け
られた配向層１６と接する。
ス基板１００ａおよび対向基板１００ｂとの間に、液晶
層１７が位置する。液晶層１７は、アクティブマトリク
ス基板１００ａおよび対向基板１００ｂにそれぞれ設け
られた配向層１６と接する。
【００６０】層間絶縁膜９における第１の開口部１０の
表面１０ａと、第２の開口部１８の表面１８ａとは、傾
斜面となる。傾斜面は液晶分子の配向に影響を与える。
この影響を受けて、開口部１０および１８の周辺にドメ
インが発生する。
表面１０ａと、第２の開口部１８の表面１８ａとは、傾
斜面となる。傾斜面は液晶分子の配向に影響を与える。
この影響を受けて、開口部１０および１８の周辺にドメ
インが発生する。
【００６１】補助容量配線１９は、光がドメインを透過
しないように、第１の開口部１０の周辺を遮光する。こ
の場合、補助容量配線１９が第１の開口部１０の底面
（基板１側の断面）のエッジ部分から、幅方向の両側へ
それぞれ約５μｍづつはみ出すように、補助容量配線１
９の幅が設定されていることが好ましい。同様に、遮光
体１３は、光がドメインを透過しないように、第２の開
口部１８の周辺を遮光する。この場合、遮光体１３が第
２の開口部１８の底面（ＴＦＴ２３側の断面）を囲むエ
ッジ部分から底面内の何れの方向にも約７μｍはみ出す
ように、遮光体１３の大きさが設定されていることが好
ましい。
しないように、第１の開口部１０の周辺を遮光する。こ
の場合、補助容量配線１９が第１の開口部１０の底面
（基板１側の断面）のエッジ部分から、幅方向の両側へ
それぞれ約５μｍづつはみ出すように、補助容量配線１
９の幅が設定されていることが好ましい。同様に、遮光
体１３は、光がドメインを透過しないように、第２の開
口部１８の周辺を遮光する。この場合、遮光体１３が第
２の開口部１８の底面（ＴＦＴ２３側の断面）を囲むエ
ッジ部分から底面内の何れの方向にも約７μｍはみ出す
ように、遮光体１３の大きさが設定されていることが好
ましい。
【００６２】次に、図１および図２を参照しながら、本
実施形態における液晶表示装置１００の作製方法を説明
する。
実施形態における液晶表示装置１００の作製方法を説明
する。
【００６３】まず、アクティブマトリクス基板の作製方
法では、透光性を有する絶縁性基板１上にゲート電極２
４ａ、ゲート信号線２４、および補助容量配線１９を形
成し、その上を覆ってゲート絶縁膜３を形成する。ここ
で、補助容量配線１９の幅を設定して、補助容量配線１
９が第１の開口部１０の底面（基板１側の断面）のエッ
ジ部分から、幅方向の両側へそれぞれ約５μｍづつはみ
出すようにする。さらに、ゲート電極２４ａと重畳する
部分に半導体層４を形成する。半導体層４上にソース電
極５およびドレイン電極６となるｎ+−Ｓｉ層を形成す
る。なお、ソース電極５およびドレイン電極６は、半導
体層４上で分離するようにパターニングし、このことに
よって、半導体層４中にチャネル領域４ａを形成する。
法では、透光性を有する絶縁性基板１上にゲート電極２
４ａ、ゲート信号線２４、および補助容量配線１９を形
成し、その上を覆ってゲート絶縁膜３を形成する。ここ
で、補助容量配線１９の幅を設定して、補助容量配線１
９が第１の開口部１０の底面（基板１側の断面）のエッ
ジ部分から、幅方向の両側へそれぞれ約５μｍづつはみ
出すようにする。さらに、ゲート電極２４ａと重畳する
部分に半導体層４を形成する。半導体層４上にソース電
極５およびドレイン電極６となるｎ+−Ｓｉ層を形成す
る。なお、ソース電極５およびドレイン電極６は、半導
体層４上で分離するようにパターニングし、このことに
よって、半導体層４中にチャネル領域４ａを形成する。
【００６４】さらに透光性を有する導電膜であるＩＴＯ
膜をスパッタ法で堆積し、その後パターニングすること
でＩＴＯ膜７ａおよび７ｂを形成し、このことによっ
て、ソース信号線２６の下層部分、ソース引出し電極の
下層部分およびドレイン引き出し電極の下層部分を形成
する。このとき、ＩＴＯ膜７ｂは、ゲート絶縁膜３に覆
われた補助容量配線１９と重畳するように形状をパター
ニングする。ドレイン引出し電極の下層部分から補助容
量配線１９と重畳する位置まで形成されたＩＴＯ膜７ｂ
の部分を、引出し電極７とする。次に金属層をスパッタ
法で堆積し、その後パターニングすることで、金属層８
ａおよび８ｂを形成し、このことによって、ソース信号
線２６の上層部分、ソース引出し電極の上層部分および
ドレイン引き出し電極の上層部分を形成する。
膜をスパッタ法で堆積し、その後パターニングすること
でＩＴＯ膜７ａおよび７ｂを形成し、このことによっ
て、ソース信号線２６の下層部分、ソース引出し電極の
下層部分およびドレイン引き出し電極の下層部分を形成
する。このとき、ＩＴＯ膜７ｂは、ゲート絶縁膜３に覆
われた補助容量配線１９と重畳するように形状をパター
ニングする。ドレイン引出し電極の下層部分から補助容
量配線１９と重畳する位置まで形成されたＩＴＯ膜７ｂ
の部分を、引出し電極７とする。次に金属層をスパッタ
法で堆積し、その後パターニングすることで、金属層８
ａおよび８ｂを形成し、このことによって、ソース信号
線２６の上層部分、ソース引出し電極の上層部分および
ドレイン引き出し電極の上層部分を形成する。
【００６５】このように、本実施形態においてはソース
信号線２６を、金属層（上層部分）と透明導電膜である
ＩＴＯ膜（下層部分）とからなる２層構造とした。この
構造によって、仮にソース信号線２６を構成する金属層
の一部に膜の欠損があったとしても、ＩＴＯ膜が電気的
な接続を維持する。このため、このような構造には、ソ
ース信号線２６の断線を少なくすることができるという
利点がある。
信号線２６を、金属層（上層部分）と透明導電膜である
ＩＴＯ膜（下層部分）とからなる２層構造とした。この
構造によって、仮にソース信号線２６を構成する金属層
の一部に膜の欠損があったとしても、ＩＴＯ膜が電気的
な接続を維持する。このため、このような構造には、ソ
ース信号線２６の断線を少なくすることができるという
利点がある。
【００６６】次に、ソース信号線２６、ＴＦＴ２３、お
よび引出し電極７を覆って、ゲート絶縁膜３上にアクリ
ル樹脂などの感光性樹脂を塗布する。次に、補助容量配
線１９、およびＴＦＴ２３の位置に対応する部分に遮光
部分を有するフォトマスクを介してこの感光性樹脂を露
光する。その後、感光性樹脂をアルカリ現像すること
で、露光しなかった部分を感光性樹脂から取り除く。さ
らに、感光性樹脂を熱硬化することで、第１の開口部１
０と、第２の開口部１８とを有する層間絶縁膜９を形成
する。なお、第１の開口部１０と、第２の開口部１８と
は、層間絶縁膜９を貫通する。
よび引出し電極７を覆って、ゲート絶縁膜３上にアクリ
ル樹脂などの感光性樹脂を塗布する。次に、補助容量配
線１９、およびＴＦＴ２３の位置に対応する部分に遮光
部分を有するフォトマスクを介してこの感光性樹脂を露
光する。その後、感光性樹脂をアルカリ現像すること
で、露光しなかった部分を感光性樹脂から取り除く。さ
らに、感光性樹脂を熱硬化することで、第１の開口部１
０と、第２の開口部１８とを有する層間絶縁膜９を形成
する。なお、第１の開口部１０と、第２の開口部１８と
は、層間絶縁膜９を貫通する。
【００６７】層間絶縁膜９上に、ＩＴＯ膜をスパッタ法
により形成する。その後、ＩＴＯ膜をパターニングする
ことで画素電極１１を形成する。ここで、形成される画
素電極１１の周辺部分が、ゲート信号配線２４およびソ
ース信号配線２６のそれぞれの周辺部と層間絶縁膜９を
介して重畳するように、ＩＴＯ膜をパターニングする。
画素電極１１は第１の開口部１０を介して引き出し電極
７と電気的に接続される。このため、画素電極１１はＴ
ＦＴ２３のドレイン電極６に電気的に接続される。
により形成する。その後、ＩＴＯ膜をパターニングする
ことで画素電極１１を形成する。ここで、形成される画
素電極１１の周辺部分が、ゲート信号配線２４およびソ
ース信号配線２６のそれぞれの周辺部と層間絶縁膜９を
介して重畳するように、ＩＴＯ膜をパターニングする。
画素電極１１は第１の開口部１０を介して引き出し電極
７と電気的に接続される。このため、画素電極１１はＴ
ＦＴ２３のドレイン電極６に電気的に接続される。
【００６８】層間絶縁膜９および画素電極１１上にポリ
イミド等の高分子膜を塗布する。その後、塗布された高
分子膜にラビング処理を行うことで、配向膜１６を形成
する。
イミド等の高分子膜を塗布する。その後、塗布された高
分子膜にラビング処理を行うことで、配向膜１６を形成
する。
【００６９】次に、対向基板１００ｂの作製方法につい
て説明する。
て説明する。
【００７０】透光性を有する絶縁性基板１２（第２の基
板１２）上に遮光体１３となる金属膜をスパッタ法によ
って形成する。その後、金属膜をパターニングすること
によって、遮光体１３を形成する。ここで、最終的に形
成される遮光体１３が、層間絶縁膜９の第２の開口部１
８を覆って位置するように、金属膜をパターニングす
る。さらに、この場合、遮光体１３が第２の開口部１８
の底面（ＴＦＴ２３側の断面）を囲むエッジ部分から底
面内の何れの方向にも約７μｍはみ出すように、金属膜
をパターニングする。
板１２）上に遮光体１３となる金属膜をスパッタ法によ
って形成する。その後、金属膜をパターニングすること
によって、遮光体１３を形成する。ここで、最終的に形
成される遮光体１３が、層間絶縁膜９の第２の開口部１
８を覆って位置するように、金属膜をパターニングす
る。さらに、この場合、遮光体１３が第２の開口部１８
の底面（ＴＦＴ２３側の断面）を囲むエッジ部分から底
面内の何れの方向にも約７μｍはみ出すように、金属膜
をパターニングする。
【００７１】次に第２の基板１２上に感光性カラーレジ
ストを塗布する。その後、感光性カラーレジストを露光
し、現像することにより、赤、緑および青の各カラーフ
ィルタ１４を形成する。１つの色に関するカラーフィル
タ１４は、層間絶縁膜９上に設けられた１つの画素電極
１１に対応する。
ストを塗布する。その後、感光性カラーレジストを露光
し、現像することにより、赤、緑および青の各カラーフ
ィルタ１４を形成する。１つの色に関するカラーフィル
タ１４は、層間絶縁膜９上に設けられた１つの画素電極
１１に対応する。
【００７２】さらに、遮光膜１３およびカラーフィルタ
１４上に、透光性を有する導電膜であるＩＴＯ膜をスパ
ッタ法で付着し、このことによって対向電極１５を形成
する。対向電極１５上には、ポリイミド等の高分子膜を
塗布する。その後、塗布された高分子膜にラビング処理
を施すことで、配向膜１６を形成する。
１４上に、透光性を有する導電膜であるＩＴＯ膜をスパ
ッタ法で付着し、このことによって対向電極１５を形成
する。対向電極１５上には、ポリイミド等の高分子膜を
塗布する。その後、塗布された高分子膜にラビング処理
を施すことで、配向膜１６を形成する。
【００７３】上述のようにして形成したアクティブマト
リクス基板１００ａと、対向基板１００ｂとを、画素電
極１１と対向電極１５とが対向するように貼り合わせ
る。さらにその空隙に、液晶材料を注入することによっ
て液晶層１７を形成する。このような工程によって、液
晶表示装置１００を作製する。
リクス基板１００ａと、対向基板１００ｂとを、画素電
極１１と対向電極１５とが対向するように貼り合わせ
る。さらにその空隙に、液晶材料を注入することによっ
て液晶層１７を形成する。このような工程によって、液
晶表示装置１００を作製する。
【００７４】本実施形態においては、感光性アクリル樹
脂をスピン塗布し、露光、現像、熱硬化のプロセスを経
て層間絶縁膜９を形成した。露光、現像により第１の開
口部１０と、ＴＦＴ２３上の第２の開口部１８とを有す
る層間絶縁膜９を形成する。
脂をスピン塗布し、露光、現像、熱硬化のプロセスを経
て層間絶縁膜９を形成した。露光、現像により第１の開
口部１０と、ＴＦＴ２３上の第２の開口部１８とを有す
る層間絶縁膜９を形成する。
【００７５】第２の開口部１８をＴＦＴ２３上に設ける
ことによって、ＴＦＴ２３に対する層間絶縁膜９中の金
属イオンの影響を除去できる。ＴＦＴ２３上に、金属イ
オンを含んだ絶縁膜が存在しないからである。このため
ＴＦＴ２３のしきい値電圧のばらつきの安定化を実現す
ることができる。
ことによって、ＴＦＴ２３に対する層間絶縁膜９中の金
属イオンの影響を除去できる。ＴＦＴ２３上に、金属イ
オンを含んだ絶縁膜が存在しないからである。このため
ＴＦＴ２３のしきい値電圧のばらつきの安定化を実現す
ることができる。
【００７６】層間絶縁膜が削除される開口部の周辺には
層間絶縁膜の傾斜面ができ、液晶のドメインが発生する
が、これを隠すように遮光体を形成することにより、表
示品位が優れた液晶表示装置を形成することができる。
液晶表示装置１００では、補助容量配線１９は、光がド
メインを透過しないように、第１の開口部１０の周辺を
遮光する。この場合、補助容量配線１９が第１の開口部
１０の底面（基板１側の断面）のエッジ部分から、幅方
向の両側へそれぞれ約５μｍづつはみ出すように、補助
容量配線１９の幅が設定されていることが好ましい。同
様に、遮光体１３は、光がドメインを透過しないよう
に、第２の開口部１８の周辺を遮光する。この場合、遮
光体１３が第２の開口部１８の底面（ＴＦＴ２３側の断
面）を囲むエッジ部分から底面内の何れの方向にも約７
μｍはみ出すように、遮光体１３の大きさが設定されて
いることが好ましい。
層間絶縁膜の傾斜面ができ、液晶のドメインが発生する
が、これを隠すように遮光体を形成することにより、表
示品位が優れた液晶表示装置を形成することができる。
液晶表示装置１００では、補助容量配線１９は、光がド
メインを透過しないように、第１の開口部１０の周辺を
遮光する。この場合、補助容量配線１９が第１の開口部
１０の底面（基板１側の断面）のエッジ部分から、幅方
向の両側へそれぞれ約５μｍづつはみ出すように、補助
容量配線１９の幅が設定されていることが好ましい。同
様に、遮光体１３は、光がドメインを透過しないよう
に、第２の開口部１８の周辺を遮光する。この場合、遮
光体１３が第２の開口部１８の底面（ＴＦＴ２３側の断
面）を囲むエッジ部分から底面内の何れの方向にも約７
μｍはみ出すように、遮光体１３の大きさが設定されて
いることが好ましい。
【００７７】ＴＦＴ２３上の層間絶縁膜の除去を通常の
エッチング法で除去した場合、エッチング時のエッチャ
ントでＴＦＴがダメージを受ける。実施形態１で説明し
た感光性絶縁膜を層間絶縁膜９として用いるとエッチャ
ントを用いたエッチングを行う必要がないので、ＴＦＴ
へのダメージが少ない。
エッチング法で除去した場合、エッチング時のエッチャ
ントでＴＦＴがダメージを受ける。実施形態１で説明し
た感光性絶縁膜を層間絶縁膜９として用いるとエッチャ
ントを用いたエッチングを行う必要がないので、ＴＦＴ
へのダメージが少ない。
【００７８】本実施形態においては、スイッチング素子
として、半導体層４上にチャネル保護層が無いチャネル
エッチ型ＴＦＴを用いた。一方、図３に示すような、半
導体層４上にチャネル保護層４ｂを有するチャネル保護
型ＴＦＴを用いてもよい。また、さらにＴＦＴを保護す
る目的でＴＦＴ上にシリコン窒化膜等を保護膜として形
成しても良い。
として、半導体層４上にチャネル保護層が無いチャネル
エッチ型ＴＦＴを用いた。一方、図３に示すような、半
導体層４上にチャネル保護層４ｂを有するチャネル保護
型ＴＦＴを用いてもよい。また、さらにＴＦＴを保護す
る目的でＴＦＴ上にシリコン窒化膜等を保護膜として形
成しても良い。
【００７９】また、本実施形態では、透過型の液晶表示
装置に本発明を適用したが、反射型の液晶表示装置にも
本発明を適用できることは言うまでもない。反射型の液
晶表示装置を形成するためには、例えば、画素電極１１
に反射板の機能を与えればよい。このための１つの方法
は、画素電極１１を形成するＩＴＯ膜を光反射特性を有
する金属材料に置き換えることである。この場合、第１
の基板は透光性を有していなくてもよい。
装置に本発明を適用したが、反射型の液晶表示装置にも
本発明を適用できることは言うまでもない。反射型の液
晶表示装置を形成するためには、例えば、画素電極１１
に反射板の機能を与えればよい。このための１つの方法
は、画素電極１１を形成するＩＴＯ膜を光反射特性を有
する金属材料に置き換えることである。この場合、第１
の基板は透光性を有していなくてもよい。
【００８０】（実施形態２）本発明の実施形態２につい
て説明する。実施形態２で説明する液晶表示装置２００
は、第２の開口部１８が、ＴＦＴ２３のチャネル領域４
ａ上だけに設けられている点で、実施形態１の液晶表示
装置１００と異なる。
て説明する。実施形態２で説明する液晶表示装置２００
は、第２の開口部１８が、ＴＦＴ２３のチャネル領域４
ａ上だけに設けられている点で、実施形態１の液晶表示
装置１００と異なる。
【００８１】図４は、第２の開口部１８の位置と、ゲー
ト電極２４ａの位置と、ソース電極５の位置と、ドレイ
ン電極６の位置と、金属層８ａの位置と、金属層８ｂの
位置と、を第１の基板１の表面と平行な面内に投影した
図である。図４に示すように、層間絶縁膜９は、ＴＦＴ
２３の半導体層４におけるチャネル領域４ａ上に第２の
開口部１８を有する。
ト電極２４ａの位置と、ソース電極５の位置と、ドレイ
ン電極６の位置と、金属層８ａの位置と、金属層８ｂの
位置と、を第１の基板１の表面と平行な面内に投影した
図である。図４に示すように、層間絶縁膜９は、ＴＦＴ
２３の半導体層４におけるチャネル領域４ａ上に第２の
開口部１８を有する。
【００８２】実施形態２では、ゲート電極２４ａの幅
は、第２の開口部１８の幅よりも大きい。図４に示す平
面において、ゲート電極２４ａの一方のエッジから開口
部１８の一方のエッジまでの距離ｄは約５μｍである。
このような構成にすることで、ゲート電極２４ａが、実
施形態１で説明した遮光体１３の機能をする。ゲート電
極２４ａが第２の開口部１８を遮光できるので、対向基
板に、第２の開口部１８のための遮光体を設ける必要が
ない。
は、第２の開口部１８の幅よりも大きい。図４に示す平
面において、ゲート電極２４ａの一方のエッジから開口
部１８の一方のエッジまでの距離ｄは約５μｍである。
このような構成にすることで、ゲート電極２４ａが、実
施形態１で説明した遮光体１３の機能をする。ゲート電
極２４ａが第２の開口部１８を遮光できるので、対向基
板に、第２の開口部１８のための遮光体を設ける必要が
ない。
【００８３】第２の開口部１８をＴＦＴ２３のチャネル
領域４ａ上に設けることによって、ＴＦＴ２３に対する
層間絶縁膜９中の金属イオンの影響を除去できる。チャ
ネル領域４ａ上に、金属イオンを含んだ絶縁膜が存在し
ないからである。このためＴＦＴ２３のしきい値電圧の
ばらつきの安定化を実現することができる。
領域４ａ上に設けることによって、ＴＦＴ２３に対する
層間絶縁膜９中の金属イオンの影響を除去できる。チャ
ネル領域４ａ上に、金属イオンを含んだ絶縁膜が存在し
ないからである。このためＴＦＴ２３のしきい値電圧の
ばらつきの安定化を実現することができる。
【００８４】また、層間絶縁膜が削除される開口部周辺
は層間絶縁膜の傾斜面ができ、液晶のドメインが発生す
るが、これを隠すように遮光体を形成することにより、
表示品位が優れた液晶表示装置を形成することができ
る。ゲート電極２４ａは、光がドメインを透過しないよ
うに、第２の開口部の周辺を遮光する。この場合、基板
と平行な面上に投影した、ゲート電極２４ａの一方のエ
ッジから開口部１８の一方のエッジまでの距離は、約５
μｍであることが好ましい。このような構成にすること
によって、遮光領域を実施形態１に比べ縮小することが
できる。
は層間絶縁膜の傾斜面ができ、液晶のドメインが発生す
るが、これを隠すように遮光体を形成することにより、
表示品位が優れた液晶表示装置を形成することができ
る。ゲート電極２４ａは、光がドメインを透過しないよ
うに、第２の開口部の周辺を遮光する。この場合、基板
と平行な面上に投影した、ゲート電極２４ａの一方のエ
ッジから開口部１８の一方のエッジまでの距離は、約５
μｍであることが好ましい。このような構成にすること
によって、遮光領域を実施形態１に比べ縮小することが
できる。
【００８５】（実施形態３）本発明の実施形態３につい
て説明する。実施形態３で説明する液晶表示装置３００
は、第２の開口部１８の周辺部分を遮光するための遮光
体がアクティブマトリクス基板３００ａ側に設けられて
いる点で、実施形態１の液晶表示装置１００と異なる。
て説明する。実施形態３で説明する液晶表示装置３００
は、第２の開口部１８の周辺部分を遮光するための遮光
体がアクティブマトリクス基板３００ａ側に設けられて
いる点で、実施形態１の液晶表示装置１００と異なる。
【００８６】図５に示すように、アクティブマトリクス
基板３００ａでは、第１の基板１上に複数の遮光体２１
が位置する。複数の遮光体２１を覆って、第１の基板１
上に絶縁膜２０が位置する。絶縁膜２０上に、ゲート電
極２４ａと、ゲート信号線２４と、補助容量配線１９と
が位置する。さらに、絶縁膜２０上に、ゲート電極２４
ａと、ゲート信号線２４と、補助容量配線１９とを覆っ
て、ゲート絶縁膜３が位置する。その他の構造は、実施
形態１のアクティブマトリクス基板１００ａと同じであ
る。
基板３００ａでは、第１の基板１上に複数の遮光体２１
が位置する。複数の遮光体２１を覆って、第１の基板１
上に絶縁膜２０が位置する。絶縁膜２０上に、ゲート電
極２４ａと、ゲート信号線２４と、補助容量配線１９と
が位置する。さらに、絶縁膜２０上に、ゲート電極２４
ａと、ゲート信号線２４と、補助容量配線１９とを覆っ
て、ゲート絶縁膜３が位置する。その他の構造は、実施
形態１のアクティブマトリクス基板１００ａと同じであ
る。
【００８７】遮光体２１は、絶縁膜２０とゲート絶縁膜
３とを介して第２の開口部１８を覆う。また、遮光体２
１が第２の開口部１８の底面（ＴＦＴ２３側の断面）を
囲むエッジ部分から底面内の何れの方向にも約５μｍは
み出すように、遮光体２１の大きさが設定されている。
このように、アクティブマトリクス基板３００ａに設け
られた遮光体２１が第２の開口部１８を遮光できるの
で、対向基板３００ｂに、第２の開口部１８のための遮
光体を設ける必要がない。
３とを介して第２の開口部１８を覆う。また、遮光体２
１が第２の開口部１８の底面（ＴＦＴ２３側の断面）を
囲むエッジ部分から底面内の何れの方向にも約５μｍは
み出すように、遮光体２１の大きさが設定されている。
このように、アクティブマトリクス基板３００ａに設け
られた遮光体２１が第２の開口部１８を遮光できるの
で、対向基板３００ｂに、第２の開口部１８のための遮
光体を設ける必要がない。
【００８８】次に、アクティブマトリクス基板３００ａ
の作製方法を説明する。絶縁性基板１（第１の基板）上
に遮光膜２１となる金属膜をスパッタ法により形成し、
パターニングする。この場合、遮光体２１が第２の開口
部１８の底面（ＴＦＴ２３側の断面）を囲むエッジ部分
から底面内の何れの方向にも約５μｍはみ出すように、
金属膜をパターニングする。さらに、透光性を有する絶
縁膜２０として、酸化シリコン膜をＣＶＤ法により形成
する。この上にゲート電極２４ａ、ゲート信号線２４、
補助容量配線１９となる金属膜を形成する。その後の作
製方法は実施形態１に示すアクティブマトリクス１００
ａの作製方法と同様である。
の作製方法を説明する。絶縁性基板１（第１の基板）上
に遮光膜２１となる金属膜をスパッタ法により形成し、
パターニングする。この場合、遮光体２１が第２の開口
部１８の底面（ＴＦＴ２３側の断面）を囲むエッジ部分
から底面内の何れの方向にも約５μｍはみ出すように、
金属膜をパターニングする。さらに、透光性を有する絶
縁膜２０として、酸化シリコン膜をＣＶＤ法により形成
する。この上にゲート電極２４ａ、ゲート信号線２４、
補助容量配線１９となる金属膜を形成する。その後の作
製方法は実施形態１に示すアクティブマトリクス１００
ａの作製方法と同様である。
【００８９】第２の開口部１８を遮光するための遮光膜
を対向基板に設ける場合には、アクティブマトリクス基
板と、対向基板とを貼り合わせることによって生じるず
れを遮光マージンに含めなければならない。実施形態３
で説明したように、アクティブマトリクス基板３００ａ
上に、第２の開口部１８を遮光するための遮光体２１を
設けることにより、このようなズレを遮光マージンにい
れる必要がなくなる。このため層間絶縁膜９の傾斜面に
発生する液晶のドメインを遮光する領域を、実施形態１
に比べ縮小することができる。
を対向基板に設ける場合には、アクティブマトリクス基
板と、対向基板とを貼り合わせることによって生じるず
れを遮光マージンに含めなければならない。実施形態３
で説明したように、アクティブマトリクス基板３００ａ
上に、第２の開口部１８を遮光するための遮光体２１を
設けることにより、このようなズレを遮光マージンにい
れる必要がなくなる。このため層間絶縁膜９の傾斜面に
発生する液晶のドメインを遮光する領域を、実施形態１
に比べ縮小することができる。
【００９０】（実施形態４）本発明の実施形態４の液晶
表示装置４００を説明する。液晶表示装置４００は、以
下に説明する点において実施形態１の液晶表示装置１０
０と異なる。
表示装置４００を説明する。液晶表示装置４００は、以
下に説明する点において実施形態１の液晶表示装置１０
０と異なる。
【００９１】図９に示すように、液晶表示装置４００で
は、層間絶縁膜９に設けられた開口部１８は、ＴＦＴ２
３のチャネル領域４ａ上とドレイン電極６上とに位置す
る。この開口部１８は、実施形態１または３で説明した
遮光体を利用して遮光され得る。また、画素電極１１と
ドレイン電極６とは、開口部１８を介して電気的に接続
されている。
は、層間絶縁膜９に設けられた開口部１８は、ＴＦＴ２
３のチャネル領域４ａ上とドレイン電極６上とに位置す
る。この開口部１８は、実施形態１または３で説明した
遮光体を利用して遮光され得る。また、画素電極１１と
ドレイン電極６とは、開口部１８を介して電気的に接続
されている。
【００９２】ゲート絶縁膜３上には、Ｃｓ電極５０が位
置する。このため、Ｃｓ電極５０とソース配線２６とは
同層中に位置する。Ｃｓ電極５０は、ゲート絶縁膜３を
介して、ゲート配線２４ｎに隣接するゲート配線２４ｍ
と重畳する。さらにＣｓ電極５０は、開口部１０を介し
て画素電極１１と電気的に接続している。この構造によ
って、Ｃｓ電極５０と、ゲート絶縁膜３と、ゲート配線
２４ｍとの重畳部分は保持容量を形成している（「Cs O
n Gate」構造）。
置する。このため、Ｃｓ電極５０とソース配線２６とは
同層中に位置する。Ｃｓ電極５０は、ゲート絶縁膜３を
介して、ゲート配線２４ｎに隣接するゲート配線２４ｍ
と重畳する。さらにＣｓ電極５０は、開口部１０を介し
て画素電極１１と電気的に接続している。この構造によ
って、Ｃｓ電極５０と、ゲート絶縁膜３と、ゲート配線
２４ｍとの重畳部分は保持容量を形成している（「Cs O
n Gate」構造）。
【００９３】このため実施形態１〜３とは異なり、補助
容量配線１９と引出し電極７とを設ける必要がない。こ
のような構造によって、ＴＦＴ２３のしきい値電圧のば
らつきが抑制されるだけでなく、液晶表示装置の開口率
もさらに向上する。補助容量配線１９が画素領域の中央
部に形成されていないからである。
容量配線１９と引出し電極７とを設ける必要がない。こ
のような構造によって、ＴＦＴ２３のしきい値電圧のば
らつきが抑制されるだけでなく、液晶表示装置の開口率
もさらに向上する。補助容量配線１９が画素領域の中央
部に形成されていないからである。
【００９４】（実施形態５）本発明の実施形態５の液晶
表示装置６００を説明する。
表示装置６００を説明する。
【００９５】図１０に示すように、液晶表示装置６００
では、層間絶縁膜９に設けられた開口部１８は、ＴＦＴ
２３のチャネル領域４ａ上とドレイン電極６上とに位置
する。この開口部１８は、実施形態１または３で説明し
た遮光体を利用して遮光され得る。また、画素電極１１
とドレイン電極６とは、開口部１８を介して電気的に接
続されている。このような構造によって、ＴＦＴのしき
い値電圧のばらつきを安定させ得る。
では、層間絶縁膜９に設けられた開口部１８は、ＴＦＴ
２３のチャネル領域４ａ上とドレイン電極６上とに位置
する。この開口部１８は、実施形態１または３で説明し
た遮光体を利用して遮光され得る。また、画素電極１１
とドレイン電極６とは、開口部１８を介して電気的に接
続されている。このような構造によって、ＴＦＴのしき
い値電圧のばらつきを安定させ得る。
【００９６】
【発明の効果】本発明の液晶表示装置によれば、ＴＦＴ
上に層間絶縁膜の開口部を設けることによって、ＴＦＴ
に対する層間絶縁膜中の金属イオンの影響を除去でき
る。ＴＦＴ上に、金属イオンを含んだ絶縁膜が存在しな
いからである。このためＴＦＴのしきい値電圧のばらつ
きの安定化を実現することができる。
上に層間絶縁膜の開口部を設けることによって、ＴＦＴ
に対する層間絶縁膜中の金属イオンの影響を除去でき
る。ＴＦＴ上に、金属イオンを含んだ絶縁膜が存在しな
いからである。このためＴＦＴのしきい値電圧のばらつ
きの安定化を実現することができる。
【００９７】さらに、本発明の液晶表示装置によれば、
開口部を覆う位置に遮光体が形成されている。開口部の
周辺では液晶分子のドメインが形成されるが、光がドメ
インを透過しないように、遮光体が光を遮ることができ
る。この結果、表示品位が優れた液晶表示装置が得られ
る。
開口部を覆う位置に遮光体が形成されている。開口部の
周辺では液晶分子のドメインが形成されるが、光がドメ
インを透過しないように、遮光体が光を遮ることができ
る。この結果、表示品位が優れた液晶表示装置が得られ
る。
【図１】（ａ）は、本発明の実施形態１における液晶表
示装置１００の１つの画素領域を示す平面図であり、
（ｂ）は、（ａ）に示されるＴＦＴの拡大平面図であ
る。
示装置１００の１つの画素領域を示す平面図であり、
（ｂ）は、（ａ）に示されるＴＦＴの拡大平面図であ
る。
【図２】図１に示す液晶表示装置１００のA-A'に沿った
断面図である。
断面図である。
【図３】本発明の実施形態１における液晶表示装置１０
０を示す断面図である。
０を示す断面図である。
【図４】本発明の実施形態２における液晶表示装置２０
０に含まれるＴＦＴの位置と第２の開口部の位置との関
係を示す平面図である。
０に含まれるＴＦＴの位置と第２の開口部の位置との関
係を示す平面図である。
【図５】本発明の実施形態３における液晶表示装置３０
０を示す断面図である。
０を示す断面図である。
【図６】従来の液晶表示装置５００の構成を示す模式図
である。
である。
【図７】（ａ）は、従来の液晶表示装置５００の１つの
画素領域を示す平面図であり、（ｂ）は、（ａ）に示さ
れるＴＦＴの拡大平面図である。
画素領域を示す平面図であり、（ｂ）は、（ａ）に示さ
れるＴＦＴの拡大平面図である。
【図８】従来の液晶表示装置を示す断面図である。
【図９】本発明の実施形態４における液晶表示装置４０
０の１つの画素領域を示す平面図である。
０の１つの画素領域を示す平面図である。
【図１０】本発明の実施形態５における液晶表示装置６
００の１つの画素領域を示す平面図である。
００の１つの画素領域を示す平面図である。
１００ 液晶表示装置 １００ａ アクティブマトリクス基板 １００ｂ 対向基板 １７ 液晶層 １ 第１の基板 ３ ゲート絶縁膜 ４ 半導体層 ４ａ 半導体領域 ５ ソース電極 ６ ドレイン電極 １０ 第１の開口部 １１ 画素電極 １２ 第２の基板 １３ 遮光体 １４ カラーフィルタ １５ 対向電極 １８ 第２の開口部 １９ 補助容量配線 ２３ ＴＦＴ ２４ａ ゲート電極 ２４ ゲート信号線 ２６ ソース信号線
Claims (20)
- 【請求項１】 第１の基板および第２の基板と、 該第１の基板および第２の基板に挟まれた液晶層と、 該第１の基板と該液晶層との間に設けられたスイッチン
グ素子と、 該第１の基板と該液晶層との間に設けられた層間絶縁膜
と、 該層間絶縁膜上に設けられた画素電極と、 該第２の基板と該液晶層との間に設けられた対向電極
と、 該スイッチング素子に接続されたゲート信号線およびソ
ース信号線と、を備えた液晶表示装置であって、 該層間絶縁膜は第１の開口部および第２の開口部を有
し、 該画素電極は該第１の開口部を介して該スイッチング素
子と電気的に接続しており、 該第２の開口部は該スイッチング素子上に設けられてい
る液晶表示装置。 - 【請求項２】 前記第１の開口部を覆う第１の遮光体
と、 前記第２の開口部を覆う第２の遮光体と、をさらに備
え、 そのことによって該第１の開口部と該第２の開口部とが
遮光される、請求項１に記載の液晶表示装置。 - 【請求項３】 前記スイッチング素子は薄膜トランジス
タである、請求項１に記載の液晶表示装置。 - 【請求項４】 前記薄膜トランジスタは、 前記ゲート信号線と電気的に接続されたゲート電極と、 前記ソース信号線と電気的に接続されたソース電極と、 前記画素電極と電気的に接続されたドレイン電極と、 該ゲート電極に電圧が印加された場合に該ソース電極と
該ドレイン電極とを電気的に接続するチャネル領域と、
を含み、 前記第２の開口部は該チャネル領域上に設けられてい
る、請求項３に記載の液晶表示装置。 - 【請求項５】 前記第１の開口部を覆う第１の遮光体
と、 前記第２の開口部を覆う第２の遮光体と、をさらに備
え、 そのことによって該第１の開口部と該第２の開口部とが
遮光される、請求項４に記載の液晶表示装置。 - 【請求項６】 前記第２の遮光体は前記ゲート電極であ
る、請求項５に記載の液晶表示装置。 - 【請求項７】 前記第２の遮光体が前記第２の基板と前
記液晶層との間に形成された、請求項５に記載の液晶表
示装置。 - 【請求項８】 前記第２の遮光体が前記第１の基板と前
記薄膜トランジスタとの間に形成されており、該薄膜ト
ランジスタが絶縁膜を介して該遮光体上に形成されてい
る、請求項５に記載の液晶表示装置。 - 【請求項９】 前記層間絶縁膜が感光性を有する有機絶
縁膜から形成された、請求項１から８のいずれかに記載
の液晶表示装置。 - 【請求項１０】 前記ゲート信号線および前記ソース信
号線は前記画素電極の周辺部分と前記層間絶縁膜を介し
て重なり合う、請求項１から９のいずれかに記載の液晶
表示装置。 - 【請求項１１】 第１の基板および第２の基板と、 該第１の基板および第２の基板に挟まれた液晶層と、 該第１の基板と該液晶層との間に設けられたスイッチン
グ素子と、 該第１の基板と該液晶層との間に設けられた層間絶縁膜
と、 該層間絶縁膜上に設けられた画素電極と、 該第２の基板と該液晶層との間に設けられた対向電極
と、 該スイッチング素子に接続されたゲート信号線およびソ
ース信号線と、を備えた液晶表示装置であって、 該層間絶縁膜は開口部を有し、 該画素電極は該開口部を介して該スイッチング素子と電
気的に接続しており、 該開口部は該スイッチング素子上に設けられている液晶
表示装置。 - 【請求項１２】 前記開口部を覆う遮光体をさらに備
え、 そのことによって該開口部が遮光される、請求項１１に
記載の液晶表示装置。 - 【請求項１３】 前記スイッチング素子は薄膜トランジ
スタである、請求項１１に記載の液晶表示装置。 - 【請求項１４】 前記薄膜トランジスタは、 前記ゲート信号線と電気的に接続されたゲート電極と、 前記ソース信号線と電気的に接続されたソース電極と、 前記画素電極と電気的に接続されたドレイン電極と、 該ゲート電極に電圧が印加された場合に該ソース電極と
該ドレイン電極とを電気的に接続するチャネル領域と、
を含み、 前記開口部は該チャネル領域上とドレイン電極上とに設
けられている、請求項１３に記載の液晶表示装置。 - 【請求項１５】 前記開口部を覆う遮光体をさらに備
え、 そのことによって該開口部が遮光される、請求項１４に
記載の液晶表示装置。 - 【請求項１６】 前記遮光体は前記ゲート電極である、
請求項１５に記載の液晶表示装置。 - 【請求項１７】 前記遮光体が前記第２の基板と前記液
晶層との間に形成された、請求項１５に記載の液晶表示
装置。 - 【請求項１８】 前記遮光体が前記第１の基板と前記薄
膜トランジスタとの間に形成されており、該薄膜トラン
ジスタが絶縁膜を介して該遮光体上に形成されている、
請求項１５に記載の液晶表示装置。 - 【請求項１９】 前記層間絶縁膜が感光性を有する有機
絶縁膜から形成された、請求項１１から１８のいずれか
に記載の液晶表示装置。 - 【請求項２０】 前記ゲート信号線および前記ソース信
号線は前記画素電極の周辺部分と前記層間絶縁膜を介し
て重なり合う、請求項１１から１９のいずれかに記載の
液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13729497A JP3269787B2 (ja) | 1997-05-27 | 1997-05-27 | 液晶表示装置 |
| US09/084,095 US6128060A (en) | 1997-05-27 | 1998-05-26 | Liquid crystal display device having openings formed in interlayer insulating layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13729497A JP3269787B2 (ja) | 1997-05-27 | 1997-05-27 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10333178A true JPH10333178A (ja) | 1998-12-18 |
| JP3269787B2 JP3269787B2 (ja) | 2002-04-02 |
Family
ID=15195329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13729497A Expired - Fee Related JP3269787B2 (ja) | 1997-05-27 | 1997-05-27 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6128060A (ja) |
| JP (1) | JP3269787B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008040123A (ja) * | 2006-08-07 | 2008-02-21 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP2011113081A (ja) * | 2009-11-23 | 2011-06-09 | Samsung Mobile Display Co Ltd | 中小型液晶表示装置及びその製造方法 |
| WO2011104791A1 (ja) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
| JP2012093707A (ja) * | 2010-10-22 | 2012-05-17 | Samsung Mobile Display Co Ltd | ディスプレイ装置及びその製造方法 |
| KR101202033B1 (ko) | 2005-11-10 | 2012-11-16 | 엘지디스플레이 주식회사 | 액정 표시장치 및 그 제조 방법 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3418653B2 (ja) * | 1995-09-28 | 2003-06-23 | シャープ株式会社 | アクティブマトリクス型液晶表示装置 |
| JP3599972B2 (ja) | 1997-09-30 | 2004-12-08 | 三洋電機株式会社 | 薄膜トランジスタの製造方法 |
| JPH11111991A (ja) | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| JPH11111994A (ja) | 1997-10-03 | 1999-04-23 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| KR100485232B1 (ko) * | 1998-02-09 | 2005-04-25 | 세이코 엡슨 가부시키가이샤 | 액정 패널, 이를 구비한 전자 기기 및 박막 트랜지스터 어레이 기판 |
| KR100697413B1 (ko) * | 1998-07-30 | 2007-03-19 | 마츠시타 덴끼 산교 가부시키가이샤 | 액정 표시 장치, 영상 디스플레이 장치, 정보 처리 장치, 및 그 제조 방법 |
| JP3216617B2 (ja) * | 1998-10-07 | 2001-10-09 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置及びその製造方法 |
| US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| TW522453B (en) | 1999-09-17 | 2003-03-01 | Semiconductor Energy Lab | Display device |
| JP3420135B2 (ja) * | 1999-10-26 | 2003-06-23 | 日本電気株式会社 | アクティブマトリクス基板の製造方法 |
| KR100586243B1 (ko) * | 2000-02-02 | 2006-06-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| US6552361B1 (en) * | 2000-10-10 | 2003-04-22 | Industrial Technology Research Institute | Thin film transistor device |
| GB0102756D0 (en) * | 2001-02-03 | 2001-03-21 | Koninkl Philips Electronics Nv | Method of improving the conductivity of transparent conductor lines |
| TW200304227A (en) * | 2002-03-11 | 2003-09-16 | Sanyo Electric Co | Top gate type thin film transistor |
| JP4392715B2 (ja) * | 2003-10-03 | 2010-01-06 | 奇美電子股▲ふん▼有限公司 | Ｉｐｓ液晶ディスプレイのアレイ構造及びその製造方法 |
| KR101602635B1 (ko) * | 2009-11-30 | 2016-03-22 | 삼성디스플레이 주식회사 | 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법 |
| US8760595B2 (en) | 2011-09-09 | 2014-06-24 | Lg Display Co., Ltd. | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same |
| GB2494522B (en) * | 2011-09-09 | 2014-04-30 | Lg Display Co Ltd | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same |
| CN102569190B (zh) * | 2012-02-10 | 2014-02-05 | 福建华映显示科技有限公司 | 画素结构及其制作方法 |
| EP2911200B1 (en) * | 2014-02-24 | 2020-06-03 | LG Display Co., Ltd. | Thin film transistor substrate and display using the same |
| US9721973B2 (en) | 2014-02-24 | 2017-08-01 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
| EP2911202B1 (en) | 2014-02-24 | 2019-02-20 | LG Display Co., Ltd. | Thin film transistor substrate and display using the same |
| US10186528B2 (en) | 2014-02-24 | 2019-01-22 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
| US10325937B2 (en) | 2014-02-24 | 2019-06-18 | Lg Display Co., Ltd. | Thin film transistor substrate with intermediate insulating layer and display using the same |
| EP2911199B1 (en) | 2014-02-24 | 2020-05-06 | LG Display Co., Ltd. | Thin film transistor substrate and display using the same |
| US10985196B2 (en) | 2014-02-24 | 2021-04-20 | Lg Display Co., Ltd. | Thin film transistor substrate with intermediate insulating layer and display using the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4470060A (en) * | 1981-01-09 | 1984-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display with vertical non-single crystal semiconductor field effect transistors |
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| US5042918A (en) * | 1988-11-15 | 1991-08-27 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| EP0603866B1 (en) * | 1992-12-25 | 2002-07-24 | Sony Corporation | Active matrix substrate |
| US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
| KR100192347B1 (ko) * | 1996-03-26 | 1999-06-15 | 구자홍 | 액정표시장치의 구조 및 제조방법 |
-
1997
- 1997-05-27 JP JP13729497A patent/JP3269787B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-26 US US09/084,095 patent/US6128060A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101202033B1 (ko) | 2005-11-10 | 2012-11-16 | 엘지디스플레이 주식회사 | 액정 표시장치 및 그 제조 방법 |
| JP2008040123A (ja) * | 2006-08-07 | 2008-02-21 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP2011113081A (ja) * | 2009-11-23 | 2011-06-09 | Samsung Mobile Display Co Ltd | 中小型液晶表示装置及びその製造方法 |
| US9025096B2 (en) | 2009-11-23 | 2015-05-05 | Samsung Display Co., Ltd. | Liquid crystal display device and method of fabrication for the same |
| WO2011104791A1 (ja) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
| JP2012093707A (ja) * | 2010-10-22 | 2012-05-17 | Samsung Mobile Display Co Ltd | ディスプレイ装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3269787B2 (ja) | 2002-04-02 |
| US6128060A (en) | 2000-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3269787B2 (ja) | 液晶表示装置 | |
| US6771346B2 (en) | Liquid crystal display and manufacturing method thereof | |
| JP4266793B2 (ja) | 液晶表示装置用アレイ基板 | |
| US20060138417A1 (en) | Liquid crystal display device and fabricating method thereof | |
| US6208390B1 (en) | Electrode substrate resistant to wire breakage for an active matrix display device | |
| US6011608A (en) | Liquid crystal display panel wherein inorganic film is formed over an inorganic insulating film overlying wirings extending across seal area | |
| JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH08328040A (ja) | アクティブマトリックス液晶ディスプレイデバイス | |
| JPH09325330A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH1124101A (ja) | アクティブ素子アレイ基板およびその製造方法 | |
| JPH05313197A (ja) | アクティブマトリクス基板 | |
| JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JPH10232412A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| KR20060079033A (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 | |
| KR101758834B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| US6765641B1 (en) | Display device | |
| JP4234820B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP4072015B2 (ja) | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 | |
| KR20080047085A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP4722538B2 (ja) | 表示装置 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JP4112672B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP2001092378A (ja) | アクティブマトリクス基板 | |
| KR101366537B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
| JP2845900B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |