KR101202033B1 - 액정 표시장치 및 그 제조 방법 - Google Patents

액정 표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101202033B1
KR101202033B1 KR1020050107620A KR20050107620A KR101202033B1 KR 101202033 B1 KR101202033 B1 KR 101202033B1 KR 1020050107620 A KR1020050107620 A KR 1020050107620A KR 20050107620 A KR20050107620 A KR 20050107620A KR 101202033 B1 KR101202033 B1 KR 101202033B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
forming
channel portion
contact hole
Prior art date
Application number
KR1020050107620A
Other languages
English (en)
Other versions
KR20070050255A (ko
Inventor
박준호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050107620A priority Critical patent/KR101202033B1/ko
Publication of KR20070050255A publication Critical patent/KR20070050255A/ko
Application granted granted Critical
Publication of KR101202033B1 publication Critical patent/KR101202033B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정 표시장치에 관한 것으로, 특히 유기 절연막을 포함하여 고개구율을 달성하는 액정 표시장치의 재료비를 절감하고, 제조 시간을 단축할 수 있으면서 화질을 개선할 수 있는 액정 표시장치 및 그 제조 방법에 관한 것이다.
이 액정 표시장치는 하부 기판상에 형성된 게이트 라인들과; 상기 게이트 라인을 덮는 게이트 절연막과; 상기 게이트 라인들과 절연되게 교차하여 화소 영역을 정의하는 데이터 라인들과; 상기 게이트 라인에 포함된 게이트 전극과, 상기 데이터 라인과 접속된 소스 전극과, 채널부를 사이에 두고 상기 소스 전극과 대향하는 드레인 전극을 포함하는 박막 트랜지스터와; 상기 채널부를 포함한 일정영역을 제외한 박막 트랜지스터의 일정영역, 상기 게이트 절연막, 상기 데이터 라인을 덮는 유기 절연막과; 제1 컨택홀을 통해 상기 제1 전극을 노출시킴과 아울러 상기 유기 절연막 및 상기 박막 트랜지스터 채널부를 덮는 보호막과; 상기 제1 컨택홀을 통해 드레인 전극과 접속되도록 상기 화소 영역에 형성된 화소 전극을 구비한다.

Description

액정 표시장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATING METHOD THEREOF}
도 1은 종래 액정표시장치의 박막 트랜지스터 기판을 간략히 보여주는 평면도.
도 2는 도 1에 도시된 박막 트랜지스터 기판을 I-I'선을 따라 절단하여 보여주는 단면도.
도 3은 본 발명의 실시 예에 따른 액정표시장치의 박막 트랜지스터 기판을 보여주는 평면도.
도 4는 도 3에 도시된 박막 트랜지스터 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ', Ⅴ-Ⅴ' , Ⅵ-Ⅵ' 선을 따라 절단하여 보여주는 단면도.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제5 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 10a 및 도 10b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 다른 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 11a 및 도 11b는 다른 제3 마스크 공정을 통해 형성되는 박막 트랜지스터 기판을 설명하기 위한 평면도 및 단면도.
<도면의 주요 부분에 대한 부호의 설명>
2, 102 : 게이트 라인 4 , 104: 데이터 라인
6, 106 : 박막 트랜지스터 18 , 118 : 화소 전극
23, 123 : 게이트 절연막 8, 108 : 게이트 전극
10, 110 : 소스 전극 12, 112 : 드레인 전극
14, 114 : 채널부 11, 111A : 활성층
25 : 버퍼 절연막 27, 127 : 유기 절연막
29, 129 : 보호막 21, 121 : 하부 기판
본 발명은 액정 표시장치에 관한 것으로, 특히 유기 절연막을 포함하여 고개구율을 달성하는 액정 표시장치의 재료비를 절감하고, 제조 시간을 단축할 수 있으면서 화질을 개선할 수 있는 액정 표시장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시장치는 액정 셀들이 매트릭스형으로 배열되어진 액정 표시패널과 액정 표시패널을 구동하기 위한 구동 회로를 구비한다.
액정 표시패널은 박막 트랜지스터 기판과 칼라 필터 기판이 대향하여 접합된 구조를 가진다. 접합된 박막 트랜지스터 기판과 칼라 필터 어레이 기판은 스페이서에 의해 일정한 셀 갭을 유지하게 되고, 그 셀 갭에는 전계에 따라 빛 투과율 조절을 위한 액정이 채워진다.
칼라 필터 기판은 상부 기판 위에 액정셀 단위로 형성된 칼라 필터, 칼러 필터간의 구분 및 외부광 반사를 위한 블랙 매트릭스, 액정셀들에 공통적으로 기준 전압을 공급하는 공통 전극, 액정 배향을 위한 배향막 등을 구비한다.
도 1은 종래 박막 트랜지스터 기판의 일부분을 나타내는 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 기판을 I-I'선을 따라 절단하여 나타내는 단면도이다. 특히, 도 1 및 도 2에 도시된 박막 트랜지스터 기판은 개구율을 높이기 위해 유기 절연막(27)이 포함된 고 개구율 구조의 박막 트랜지스터 기판을 도시한 것이다.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(21) 위에 형성된 게이트 라인(2) 및 데이터 라인(4), 그 게이트 라인(2)과 데이터 라인(4)의 교차부와 접속된 박막 트랜지스터(6), 게이트 라인(2) 및 데이터 라인(4)의 교차로 정의된 각 화소 영역에 형성되어 박막 트랜지스터(6)와 접속된 화소 전극(18)을 구비한다.
게이트 라인(2)은 게이트 패드를 통해 게이트 드라이버로부터 스캔 신호를 공급받는다. 데이터 라인(4)은 데이터 패드를 통해 데이터 드라이버로부터 비디오 신호를 공급받는다. 이러한 게이트 라인(2) 및 데이터 라인(4)은 게이트 절연막(23)을 사이에 두고 절연되게 교차하여 화소 영역을 정의한다.
박막 트랜지스터(6)는 게이트 라인(2)의 스캔 신호에 응답하여 데이터 라인(4)의 비디오 신호를 화소 전극(18)에 충전되어 유지되게 한다. 이를 위하여 박막 트랜지스터(6)는 게이트 라인(2)에 포함된 게이트 전극(8), 데이터 라인(4)과 접속된 소스전극(10), 소스 전극(10)과 마주하여 화소 전극(18)과 접속된 드레인 전극(12), 게이트 절연막(23)을 사이에 두고 게이트 라인(2)과 중첩되어 소스 전극(10)과 드레인 전극(12) 사이에 채널부(14)를 형성하는 활성층(11), 소스 전극(10)과 드레인 전극(12)과의 오믹 접촉을 위하여 채널부(14)를 제외한 활성층(11) 위에 형성된 오믹 접촉층(13)을 구비한다.
그리고 활성층(11) 및 오믹 접촉층(13)을 포함하는 반도체 패턴은 데이터 라인(4)과도 중첩되게 형성된다.
화소 전극(18)은 각 화소 영역의 버퍼 절연막(25), 유기 절연막(27) 및 보호막(29) 상부에 형성되고 버퍼 절연막(25), 유기 절연막(27) 및 보호막(29)을 관 통하는 제1 컨택홀(16)을 통해 노출된 드레인 전극(12)과 접속된다. 화소 전극(18)은 유전 상수가 작은 유기 절연막(27)에 의해 게이트 라인(2) 및 데이터 라인(4)과 부분적으로 중첩되게 형성되므로 개구율이 증가하게 된다. 이러한 화소 전극(18)은 박막 트랜지스터(6)를 통해 공급된 화소 신호에 의해 칼라필터 기판(미도시)의 공통 전극과 전위차를 발생시킨다. 이 전위차에 의해 유전율 이방성을 갖는 액정이 회전하여 반사 영역과 투과 영역 각각의 액정층을 경유하는 광의 투과율을 조절하므로 상기 비디오 신호에 따라 휘도가 달라지게 된다.
버퍼 절연막(25), 유기 절연막(27) 및 보호막(29)은 각각의 패드부 영역까지 박막 트랜지스터 기판 전반적으로 형성된다.
버퍼 절연막(25)은 SiNx와 같은 무기 절연물질로 형성됨과 아울러 박막 트랜지스터의 채널부(14)와 유기 절연막(27) 사이에 형성되어 그들의 접촉 저항을 줄여준다.
유기 절연막(27)은 아크릴계(acryl) 화합물 , 테프론(Teflon), BCB(benzocyclobutene), 사이토프(Cytop) 또는 PFCB(perfluorocyclobutane) 등과 같은 유전율이 낮은 유기 절연 물질로 형성되어 액정 표시장치의 고개구율을 달성시킨다.
보호막(29)은 유기 절연막(27) 상부에 형성되며, 버퍼 절연막(25)과 마찬가지로 SiNx와 같은 무기 절연물질로 형성된다.
한편, 데이터 및 게이트 패드 영역에는 다수의 테이프 캐리어 패키지(Tape Carrier Package : 이하, "TCP"라 함)가 등 간격으로 부착된다. 이러한 TCP는 액 정패널의 데이터 라인(4)들에 비디오신호를 공급하는 데이터 인쇄 회로 보드와 하부 기판(21) 상의 데이터 패드에 부착되어 데이터 인쇄 회로 보드로부터의 제어신호에 응답하여 비디오신호를 데이터 라인(4)들에 공급하는 데이터 드라이브 집적회로가 실장된 데이터 TCP와, 하부 기판(21) 상의 게이트 패드에 부착되어 인쇄회로 보드로부터의 제어신호에 응답하여 게이트 라인(2)들에 게이트 신호를 공급하는 게이트 드라이브 집적회로가 실장된 게이트 TCP로 나누어진다.
상기의 보호막(29)은 상기의 데이터 및 게이트 패드 영역과 TCP와의 접촉이 용이하도록 한다. 또한 보호막(29)은 화소 전극(18)과 유기 절연막(27) 사이의 접촉이 용이하도록 한다.
이러한 액정 표시 장치의 칼라 필터 기판 및 박막 트랜지스터 기판은 다수의 마스크 공정을 이용하여 형성된다. 하나의 마스크 공정은 박막 증착(코팅) 공정, 세정 공정, 포토리소그래피 공정(이하, 포토 공정), 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 다수의 공정을 포함한다.
특히, 박막 트랜지스터 기판은 동일 재질로 증착되는 버퍼 절연막(25) 및 보호막(29)을 필요로 함에 다수의 증착 공정이 요구된다. 이러한 다수의 증착 공정이 필요함에 따라 액정 표시장치의 제조 시간이 길어지고 액정 표시장치의 재료비 상승의 중요 원인이 되고 있다. 이에 따라, 박막 트랜지스터 기판은 제조 시간을 단축하고 재료비를 줄이는 방향으로 발전하고 있다.
또한, 상기의 유기 절연막(27)이 박막 트랜지스터 기판의 채널부(14)와 직접적으로 접촉됨으로써 상기의 유기 절연막(27)에 포함된 유기물의 채널부(14)의 활 성층과 화학적으로 반응하여 상기 채널부(14)를 오염시킨다. 채널부(14)의 오염은 액정 표시장치의 표시화면에 얼룩을 발생시키는 원인이 되어 액정 표시장치의 화질을 저하시키므로 문제가 된다.
따라서, 본 발명의 목적은 유기 절연막을 포함하여 고개구율을 달성하는 액정 표시장치의 재료비를 절감하고, 제조 시간을 단축할 수 있으면서 화질을 개선할 수 액정 표시장치 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 따른 액정 표시장치는 하부 기판상에 형성된 게이트 라인들과; 상기 게이트 라인을 덮는 게이트 절연막과; 상기 게이트 라인들과 절연되게 교차하여 화소 영역을 정의하는 데이터 라인들과; 상기 게이트 라인에 포함된 게이트 전극과, 상기 데이터 라인과 접속된 소스 전극과, 채널부를 사이에 두고 상기 소스 전극과 대향하는 드레인 전극을 포함하는 박막 트랜지스터와; 상기 채널부, 상기 채널부에 인접한 소스 전극의 일부, 및 상기 채널부에 인접한 드레인 전극의 일부를 제외한 영역과, 상기 게이트 절연막과, 상기 데이터 라인을 덮는 유기 절연막과; 상기 유기 절연막, 상기 채널부, 상기 채널부에 인접한 소스 전극의 일부, 및 상기 채널부에 인접한 드레인 전극의 일부를 덮고, 무기 절연막으로 형성되는 보호막과; 상기 보호막만을 관통하여 상기 드레인 전극을 노출시키는 제1 컨택홀을 통해 상기 드레인 전극과 접속되도록 상기 화소 영역에 형성된 화소 전극을 구비한다.
상기 유기 절연막은 포토 아크릴을 포함하는 것을 특징으로 한다.
또한 본 발명에 따른 액정표시장치의 제조 방법은 하부 기판상에 게이트 라인들 및 상기 게이트 라인에 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 라인 및 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 활성층 및 오믹 접촉층을 포함하는 반도체 패턴과, 상기 게이트 라인과 교차되어 화소 영역을 정의하는 데이터 라인과, 상기 반도체 패턴 위에서 상기 데이터 라인과 접속된 소스 전극과 상기 소스 전극과 대향하는 드레인 전극과 상기 소스 전극 및 드레인 전극 사이에 상기 활성층이 노출되도록 형성된 채널부를 포함하는 박막 트랜지스터를 형성하는 단계와; 상기 게이트 절연막, 반도체 패턴, 데이터 라인 및 상기 박막 트랜지스터를 덮도록 유기 절연막을 형성하는 단계와; 상기 채널부, 상기 채널부에 인접한 소스 전극의 일부, 및 상기 채널부에 인접한 드레인 전극의 일부를 노출시키는 단계와; 상기 유기 절연막, 상기 데이터 라인, 상기 채널부, 상기 채널부에 인접한 소스 전극의 일부, 및 상기 채널부에 인접한 드레인 전극의 일부를 덮고, 무기 절연막으로 보호막을 형성하는 단계와; 상기 보호막만을 관통하여 상기 드레인 전극을 노출시키는 제1 접촉홀을 형성하는 단계와; 상기 드레인 전극과 접속되도록 상기 화소 영역에 화소 전극을 형성하는 단계를 포함한다.
상기 유기 절연막은 포토 아크릴을 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 3 내지 도 9b를 참조하여 상세하게 설명하기로 한다.
액정 표시 장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시장치는 액정 셀들이 매트릭스형으로 배열되어진 액정 표시패널과 액정 표시패널을 구동하기 위한 구동 회로를 구비한다.
액정 표시패널은 박막 트랜지스터 기판과 칼라 필터 기판이 대향하여 접합된 구조를 가진다. 접합된 박막 트랜지스터 기판과 칼라 필터 어레이 기판은 스페이서에 의해 일정한 셀 갭을 유지하게 되고, 그 셀 갭에는 전계에 따라 빛 투과율 조절을 위한 액정이 채워진다.
칼라 필터 기판은 상부 기판 위에 액정셀 단위로 형성된 칼라 필터, 칼러 필터간의 구분 및 외부 광 반사를 위한 블랙 매트릭스, 액정셀들에 공통적으로 기준 전압을 공급하는 공통 전극, 액정 배향을 위한 배향막 등을 구비한다.
도 3은 본 발명의 실시 예에 따른 액정 표시장치 중 유기 절연막을 포함한 박막 트랜지스터 기판의 일부분을 도시한 평면도이고, 도 4는 도 3에 도시된 박막 트랜지스터 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ', Ⅴ-Ⅴ', Ⅵ-Ⅵ'선을 따라 절단하여 도시한 단면도이다. 특히, 도 3 및 도 4에 도시된 박막 트랜지스터 기판은 개구율을 높이기 위하여 유기 절연막(127)이 이용된 고개구율 구조를 도시한 것이다.
도 3 및 도 4에 도시된 박막 트랜지스터 기판은 하부 기판(121) 위에 게이트 절연막(123)을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인(102) 및 데이터 라인(104), 그 게이트 라인(102) 및 데이터 라인(104)와 접속된 박막 트랜지스터(106), 각 화소 영역에 형성되고 박막 트랜지스터(106)와 접속된 화소 전극(118)을 구비한다. 그리고, 박막 트랜지스터 기판은 화소 영역을 가로지르는 공통 라인(132)과 화소 전극(118)의 중첩으로 형성된 스토리지 캐패시터(Cst), 게이트 라인(102)과 접속된 게이트 패드(140), 데이터 라인(104)과 접속된 데이터 패드(160)를 구비한다.
게이트 라인(102)은 게이트 드라이버(미도시)로부터의 스캔 신호를, 데이터 라인(104)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 게이트 라인(102) 및 데이터 라인(104)은 게이트 절연막(123)을 사이에 두고 교차하여 각 화소 영역을 정의한다.
박막 트랜지스터(106)는 게이트 라인(102)의 스캔 신호에 응답하여 데이터 라인(104) 상의 비디오 신호가 화소 전극(118)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102)에 포함된 게이트 전극(108), 데이터 라인(104)과 접속된 소스 전극(110), 소스 전극(110)과 마주하여 화소 전극(118)과 접속된 드레인 전극(112), 게이트 절연막(123)을 사이에 두고 게이트 라인(102)과 중첩되어 소스 전극(110)과 드레인 전극(112) 사이에 채널(114)을 형성하는 활성층(111A), 소스 전극(110) 및 드레인 전극(112)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(111A) 위에 형성된 오믹 접촉층(111B)을 구비한다.
그리고, 활성층(111A) 및 오믹 접촉층(111B)을 포함하는 반도체 패턴(111)은 데이터 라인(104)과도 중첩되게 형성된다.
화소 전극(118)은 각 화소 영역의 유기 절연막(127) 및 보호막(129) 중 적어도 어느 하나의 위에 형성되고, 유기 절연막(127) 및 보호막(129) 중 적어도 어느 하나를 관통하는 제1 컨택홀(116)을 통해 노출된 드레인 전극(112)과 접속된다. 화소 전극(118)은 두꺼운 유기 절연막(127)에 의해 데이터 라인(104)과 부분적으로 중첩되게 형성되므로 개구율이 증가하게 된다. 이러한 화소 전극(38)은 박막 트랜지스터(106)를 통해 공급된 화소 신호에 의해 컬러 필터 기판(미도시)의 공통 전극과 전위차를 발생시킨다. 이 전위차에 의해 유전 이방성을 갖는 액정이 회전하여 액정층을 경유하는 광의 투과율을 조절하므로 상기 비디오 신호에 따라 휘도가 달라지게 된다.
스토리지 캐패시터(Cst)는 화소 전극(118)을 가로지르는 공통 라인(132)과, 제2 컨택홀(136)을 통해 화소 전극(118)과 접속된 스토리지 상부 전극(134)이 게이트 절연막(123)을 사이에 두고 중첩되어 형성된다. 스토리지 상부 전극(134)의 아래에는 반도체 패턴(111)이 더 중첩된다. 이러한 스토리지 캐패시터(Cst)는 화소 전극(118)에 충전된 비디오 신호가 안정적으로 유지되게 한다.
게이트 라인(102)은 게이트 패드(140)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드(140)는 게이트 라인(102)과 접속된 게이트 패드 하부 전극(142), 보호막(129)에서 게이트 절연막(123)까지 관통하는 제3 컨택홀(144)를 통해 노출된 게이트 패드 하부 전극(142)과 접속된 게이트 패드 상부 전극(146)을 구비한다.
데이터 라인(104)은 데이터 패드(160)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드(160)는 데이터 라인(104)과 접속된 데이터 패드 하부 전극(162), 보호막(129)에서 유기 절연막(127)까지 관통하는 제4 컨택홀(164)을 통해 노출된 데이터 패드 하부 전극(162)과 접속된 데이터 패드 상부 전극(168)을 구비한다.
여기서, 유기 절연막(127)은 각각의 패드부 영역까지 박막 트랜지스터 기판 전반적으로 형성되거나, 패드 영역을 제외한 어레이 영역에만 형성될 수 있다.
보호막(129)은 각각의 패드부 영역까지 박막 트랜지스터 기판 전반적으로 형성된다.
보호막(129)으로는 SiNx, SiOx와 같은 무기 절연 물질이 이용된다. 이러한 무기 절연물질은 유전율이 크고, 증착 방법으로 형성되므로 높이를 증가시키기 어려운 단점을 가지고 있다. 이로 인하여 보호막(129)을 사이에 둔 화소 전극(118)과 데이터 라인(104)은 기생 캐패시터로 인한 커플링 효과를 최소화하기 위하여 일정한 수평 간격, 예를 들면 3～5㎛의 수평 간격을 유지해야만 한다. 이 결과, 액정셀의 개구율을 좌우하는 화소 전극(118)의 크기가 줄어들게 되어 개구율이 낮아지게 된다.
유기 절연막(127)은 상기 무기 절연 물질로 형성된 보호막(129)으로 인한 낮은 개구율 문제를 해결하기 위하여 적용된 것으로 상대적으로 유전율이 낮은 유기 절연 물질이 이용된다. 또한, 유기 절연막(127)은 스핀 코팅(Spin Coating) 등으로 비교적 두껍게 형성할 수 있는 장점을 가진다. 이러한 상대적으로 낮은 유전율과 두꺼운 두께를 갖는 유기 절연막(127)에 의해 데이터 라인(104)과 화소 전극(118) 간의 기생 캐패시터 용량이 줄어들게 되므로 화소 전극(118)과 유기 절연막(127)을 사이에 두고 데이터 라인(104)과 중첩되게 형성할 수 있게 된다. 이 결과, 화소 전극의 크기가 증대되어 개구율이 증가하게 된다.
유기 절연막(127)은 아크릴계(acryl) 화합물 , 테프론(Teflon), BCB(benzocyclobutene), 사이토프(Cytop) 또는 PFCB(perfluorocyclobutane) 등과 같은 유전율이 낮은 유기 절연 물질로 형성되어 액정 표시장치의 고개구율을 달성시킨다. 특히, 유기 절연막(127)은 식각 공정을 추가로 요하지 않은 포토 아크릴(photo acryl)로 형성되어 액정 표시장치의 제조 시간과 제조 비용을 절감할 수 있다. 또한 유기 절연막(127)은 박막 트랜지스터의 채널부(114) 상에는 형성되지 않음으로써 유기 절연막(127)에 포함된 유기물이 박막 트랜지스터의 채널부(114)의 활성층과 화학적으로 반응하여 채널부(114) 오염시킴으로써 발생하는 액정 표시장치의 화질 저하를 방지할 수 있다.
보호막(129)은 무기 절연물질로 형성됨과 아울러 박막 트랜지스터의 채널부(114) 및 유기 절연막(127) 상부에 형성되어 박막 트랜지스터의 채널부(114)를 외부로부터 보호한다. 또한 보호막(129)은 화소 전극(118)과 유기 절연막(127) 사이의 접촉이 용이하도록 한다.
한편, 데이터 및 게이트 패드 영역에는 다수의 테이프 캐리어 패키지(Tape Carrier Package : 이하, "TCP"라 함)가 등 간격으로 부착된다. 이러한 TCP는 액정패널의 데이터 라인(104)들에 비디오신호를 공급하는 데이터 인쇄 회로 보드와 하부 기판(121) 상의 데이터 패드에 부착되어 데이터 인쇄 회로 보드로부터의 제어신호에 응답하여 비디오신호를 데이터 라인(104)들에 공급하는 데이터 드라이브 집적회로가 실장된 데이터 TCP와, 하부 기판(121) 상의 게이트 패드에 부착되어 인쇄회로 보드로부터의 제어신호에 응답하여 게이트 라인(102)들에 게이트 신호를 공급 하는 게이트 드라이브 집적회로가 실장된 게이트 TCP로 나누어진다.
상기의 보호막(129)은 상기의 데이터 및 게이트 패드 영역이 상기 TCP와 접촉이 용이하도록 한다.
그리고, 본 발명의 박막 트랜지스터 기판은 공통 라인(132)에 신호를 공급하기 위한 공통 패드(150)를 추가로 구비한다. 공통 패드(150)는 공통 라인(132)과 접속된 공통 패드 하부 전극(152), 보호막(129)에서 게이트 절연막(123)까지 관통하는 제5 컨택홀(154)를 통해 노출된 공통 패드 하부 전극(152)과 접속된 공통 패드 상부 전극(156)을 구비한다.
이러한 구성을 갖는 본 발명의 박막 트랜지스터 기판의 제조 방법은 다음과 같다.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
제1 마스크 공정으로 하부 기판(121) 상에 게이트 라인(102), 게이트 패드 하부 전극(142), 공통 라인(132), 공통 패드 하부 전극(152)을 포함하는 게이트 금속 패턴이 형성된다.
구체적으로, 하부 기판(121) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 증착된다. 게이트 금속층으로는 Mo, Ti, Cu, Al(Nd), Cr, MoW계 등의 금속이 이용된다. 증착된 게이트 금속층은 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 게이트 라인(102), 게이트 패드 하부 전극(142), 공통 라인(132), 공통 패드 하부 전극(152)을 포함하는 게이트 금속 패턴 이 형성된다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
게이트 금속 패턴이 형성된 하부 기판(121) 상에 게이트 절연막(123)이 형성되고, 그 위에 제2 마스크 공정으로 데이터 라인(104), 소스 전극(110), 드레인 전극(112), 데이터 패드 상부 전극(162), 스토리지 상부 전극(134)을 포함하는 소스/드레인 금속 패턴과, 소스/드레인 금속 패턴의 배면을 따라 중첩된 활성층(111A) 및 오믹 접촉층(111B)을 포함하는 반도체 패턴(111)이 형성된다.
구체적으로, 게이트 패턴이 형성된 하부 기판(121) 상에 게이트 절연막(123), 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층, 소스/드레인 금속층이 순차적으로 형성된다. 예를 들면, 게이트 절연막(123), 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층은 PECVD 방법으로, 소스/드레인 금속층은 스퍼터링 방법으로 형성된다. 게이트 절연막(123)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이, 소스/드레인 금속층으로는 Mo, Ti, Cu, Al(Nd), Cr, MoW계 등과 같은 금속이 이용된다.
그리고, 소스/드레인 금속층 위에 회절 노광(하프 톤) 마스크를 이용한 포토리소그래피 공정으로 단차를 갖는 포토레지스트 패턴이 형성된다. 단차를 갖는 포토레지스트 패턴은 박막 트랜지스터의 채널을 형성하기 위한 부분이 다른 부분 보다 얇은 구조를 갖는다. 이러한 포토레지스트 패턴을 이용한 식각 공정으로 데이터 라인(104), 소스 전극(110), 소스 전극(110)과 일체화된 드레인 전극(112), 데이터 패드 상부 전극(162), 스토리지 상부 전극(134)을 포함하는 소스/드레인 패턴과, 그 아래의 반도체 패턴(111)이 형성된다.
이어서, 산소(O2) 플라즈마를 이용한 애싱 공정으로 채널 형성을 위한 포토레지스트 패턴은 제거되고 다른 부분의 포토레지스트 패턴은 얇아지게 된다. 애싱된 포토레지스트 패턴을 이용한 식각 공정으로 노출된 소스/드레인 패턴과, 그 아래의 오믹 접촉층(111B)이 제거됨으로써 소스 전극(110)과 드레인 전극(112)은 분리되고 채널에 해당되는 활성층(111A)이 노출된다. 이때, 애싱된 포토레지스트 패턴을 따라 소스/드레인 패턴의 양측부가 한번 더 식각됨으로써 소스/드레인 패턴과 반도체 패턴(111)은 계단 형태로 일정한 단차를 갖게 된다.
그리고, 스트립 공정으로 소스/드레인 패턴 위에 잔존하던 포토레지스트 패턴이 제거된다.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
제3 마스크 공정으로 소스/드레인 패턴이 형성된 게이트 절연막(123) 상에 1차 제2 컨택홀(136'), 1차 제3 컨택홀(144'), 1차 제4 컨택홀(164'), 1차 제5 컨택홀(154')을 포함하는 1차 컨택홀과 유기 절연막(127)이 형성된다.
구체적으로, 소스/드레인 패턴이 형성된 게이트 절연막(123) 상에 스핀 코팅 등으로 유기 절연막(127)이 형성된다. 유기 절연막(127)으로는 아크릴계(acryl) 화합물, 테프론(Teflon), BCB (benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등과 같은 유기 절연 물질이 이용된다.
그 다음, 제3 마스크를 이용한 포토리소그래피 공정으로 1차 제2 컨택홀(136'), 1차 제3 컨택홀(144'), 1차 제4 컨택홀(164'), 1차 제5 컨택홀(154')을 포함하는 1차 컨택홀이 형성되고, 박막 트랜지스터 채널부(114)를 포함한 인접 영역이 노출되도록 형성된다.
본 발명에서는 특히 유기 절연막(127)으로 포토 아크릴과 같은 감광성 유기 물질을 이용한다. 유기 절연막(127)으로 포토 아크릴과 같은 감광성 유기 물질을 이용한 경우 별도의 건식 식각 공정을 진행하지 않고 제3 마스크를 이용하여 유기 절연막(127)을 노광 및 현상 공정으로 패터닝함으로써 유기 절연막(127)에 1차 컨택홀이 형성되고, 박막 트랜지스터 채널부(114)를 포함한 인접 영역이 노출되도록 형성된다. 구체적으로, 1차 제2 컨택홀(136'), 1차 제3 컨택홀(144'), 1차 제4 컨택홀(164'), 1차 제5 컨택홀(154') 각각은 유기 절연막(127)을 관통하여 스토리지 상부 전극(134), 게이트 패드 하부 전극(142), 데이터 패드 하부 전극(162), 공통 패드 하부 전극(152) 각각을 노출시킨다.
상기와 같이 본 발명에서는 박막 트랜지스터 채널부(114)를 포함한 인접 영역이 노출되도록 유기 절연막(127)이 형성됨으로써 유기 절연막(127)에 포함된 유기물이 박막 트랜지스터의 채널부(114)의 활성층과 화학적으로 반응하여 채널부(14)를 오염시킴으로써 발생하는 액정 표시장치의 화질 저하를 방지할 수 있다.
또한, 본 발명에서는 유기 절연막(127)으로 포토 아크릴(photo acryl)을 사용함으로써 식각 공정을 별도로 진행하지 않고 마스크를 이용한 노광 및 현상 공정 만으로 유기 절연막(127)을 형성할 수 있다. 식각 공정을 진행하지 않고 유기 절연막(127)을 형성함으로써 식각 공정을 통해 노출된 박막 트랜지스터(106)의 손상을 방지할 수 있다.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
제4 마스크 공정으로 1차 컨택홀 및 박막 트랜지스터 노출부가 형성된 유기 절연막(127) 상에 제1 내지 제5 컨택홀(116, 136, 144, 164, 154)을 포함하는 보호막(129)이 형성된다.
구체적으로, 1차 컨택홀 및 박막 트랜지스터 노출부가 형성된 유기 절연막(127) 상에 PECVD 등의 증착 방법으로 보호막(129)이 형성된다. 보호막(129)으로는 게이트 절연막(123)과 같은 무기 절연 물질이 이용된다.
그 다음, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 제1 내지 제4 컨택홀(116, 136, 144, 164)이 형성된다. 제1 내지 제4 컨택홀(116, 136, 144, 164) 각각은 보호막(129)을 관통하여 드레인 전극(112), 스토리지 상부 전극(134), 게이트 패드 하부 전극(142), 데이터 패드 하부 전극(162) 각각을 노출시킨다. 또한, 보호막(129)은 박막 트랜지스터(106)가 유기 절연막(127)으로부터 노출된 부분을 덮도록 형성되어 노출된 박막 트랜지스터(106)를 외부로부터 보호할 수 있다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제5 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
제5 마스크 공정으로 보호막(129) 위에 화소 전극(118), 게이트 패드 상부 전극(146), 데이터 패드 상부 전극(168)을 포함하는 투명 도전 패턴이 형성된다.
구체적으로, 보호막(129) 위에 스퍼터링 등의 증착 방법으로 투명 도전층이 형성된다. 투명 도전 물질로는 ITO, TO, IZO 등과 같은 투명 도전 물질이 이용된다. 이어서, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 투명 도전층이 패터닝됨으로써 화소 전극(118), 게이트 패드 상부 전극(146), 데이터 패드 상부 전극(168)을 포함하는 투명 도전 패턴이 형성된다. 화소 전극(118)은 제1 및 제2 컨택홀(116, 136) 각각을 통해 노출된 드레인 전극(112) 및 스토리지 상부 전극(134)과 접속된다. 게이트 패드 상부 전극(146) 및 데이터 패드 상부 전극(162)은 제3 및 제4 컨택홀(144, 164) 각각을 통해 노출된 게이트 패드 하부 전극(142) 및 데이터 패드 하부 전극(162) 각각과 접속된다.
이와 같이 본 발명에 따른 박막 트랜지스터 기판은 유기 절연막(127)을 채널부(114)를 제외한 영역에 형성함으로써 유기 절연막(127)에 포함된 유기물로부터 채널부(114)가 오염되는 것을 방지할 수 있다.
또한 본 발명에서는 유기 절연막(127)이 채널부(114)를 제외한 영역에 형성됨으로써, 박막 트랜지스터의 채널부와 유기 절연막 사이에 형성되어 그들의 접촉 저항을 줄여주는 버퍼 절연막을 삭제할 수 있어 제조 시간이 단축되고, 재료비가 절감된다.
도 10a 및 도 10b는 전술한 도 7a 및 도 7b의 제3 마스크 공정의 다른 예를 설명하기 위한 평면도 및 단면도를 도시한 것이다.
전술한 바와 같이 본 발명의 유기 절연막(127)은 TCP가 부착되는 패드 영역을 제외한 어레이 영역에만 형성될 수 있다.
이와 같이 어레이 영역에만 유기 절연막(127)이 형성될 경우, 제3 마스크 공정으로 소스/드레인 패턴이 형성된 게이트 절연막(123) 상에 1차 제2 컨택홀(136')과 유기 절연막(127)이 형성된다.
구체적으로, 소스/드레인 패턴이 형성된 게이트 절연막(123) 상에 스핀 코팅 등으로 유기 절연막(127)이 형성된다. 유기 절연막(127)으로는 아크릴계(acryl) 화합물, 테프론(Teflon), BCB (benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등과 같은 유기 절연 물질이 이용된다.
그 다음, 제3 마스크를 이용한 포토리소그래피 공정으로 1차 제2 컨택홀(136')이 형성되고, 박막 트랜지스터 채널부(114)를 포함한 인접 영역이 노출되도록 형성된다.
본 발명에서는 특히 유기 절연막(127)으로 포토 아크릴과 같은 감광성 유기 물질을 이용한다. 유기 절연막(127)으로 포토 아크릴과 같은 감광성 유기 물질을 이용한 경우 별도의 건식 식각 공정을 진행하지 않고 제3 마스크를 이용하여 유기 절연막(127)을 노광 및 현상 공정으로 패터닝함으로써 유기 절연막(127)에 1차 컨택홀이 형성되고, 박막 트랜지스터 채널부(114)를 포함한 인접 영역이 노출되도록 형성된다. 구체적으로, 1차 제2 컨택홀(136')은 유기 절연막(127)을 관통하여 스토리지 상부 전극(134)을 노출시킨다.
상기와 같이 본 발명에서는 박막 트랜지스터 채널부(114)를 포함한 인접 영 역이 노출되도록 유기 절연막(127)이 형성됨으로써 유기 절연막(127)에 포함된 유기물이 박막 트랜지스터의 채널부(114)의 활성층과 화학적으로 반응하여 채널부(14) 오염시킴으로써 발생하는 액정 표시장치의 화질 저하를 방지할 수 있다.
또한, 본 발명에서는 유기 절연막(127)으로 포토 아크릴(photo acryl)을 사용함으로써 식각 공정을 별도로 진행하지 않고 마스크를 이용한 노광 및 현상 공정만으로 유기 절연막(127)을 형성할 수 있다. 식각 공정을 진행하지 않고 유기 절연막(127)을 형성함으로써 식각 공정을 통해 노출된 박막 트랜지스터(106)의 손상을 방지할 수 있다.
이 후, 제4 마스크 공정 및 제5 마스크 공정에 대한 설명은 도 8a 내지 도 9b에서 전술한 바와 동일하므로 생략하기로 한다.
도 11a 및 도 11b는 전술한 도 10a 및 도 10b에 도시된 제3 마스크 공정을 통해 완성된 박막 트랜지스터기판을 도시한 평면도 및 단면도이다.
도 11a 및 도 11b에 도시된 박막 트랜지스터 기판은 도 3 및 도 4에 도시된 박막 트랜지스터 기판과 패드 영역(140, 160, 150)의 구조만 다르다. 이와 같이 패드 영역(140, 160, 150)의 구조가 도 3 및 도 4와 다른 이유는 도 11a 및 도 11b에 도시된 패드 영역(140, 160, 150)에는 제3 마스크 공정에서 유기 절연막(127)이 형성되지 않았기 때문이다.
이와 같이 유기 절연막을 박막 트랜지스터 채널부에 형성시키지 않음으로써 화질 저하를 방지함과 아울러 버퍼 절연막의 형성 공정을 삭제할 수 있는 구조에 대한 본 발명은 마스크 공정 수 및 액정표시장치의 특정 구조에 제한되지 않고, 유 기 절연막을 포함하고 있는 어떠한 공지의 액정표시장치 및 그 제조방법에 이용될 수 있다.
상술한 바와 같이 본 발명에 따른 액정표시장치의 박막 트랜지스터 기판은 유기 절연막을 포함하여 고개구율을 달성함과 아울러 유기 절연막이 채널부를 제외한 영역에 형성됨으로써 유기 절연막에 포함된 유기물로부터 채널부가 오염되는 것을 방지할 수 있다. 이와 같이 본 발명은 채널부의 오염을 방지할 수 있음에 따라 액정표시장치의 화질을 개선할 수 있다.
또한 본 발명에서는 유기 절연막이 박막 트랜지스터의 채널부를 제외한 영역에 형성됨으로써, 박막 트랜지스터의 채널부와 유기 절연막 사이에 형성되어 그들의 접촉 저항을 줄여주는 버퍼 절연막을 삭제할 수 있어 제조 시간이 단축되고, 재료비가 절감된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (22)

  1. 하부 기판상에 형성된 게이트 라인들과;
    상기 게이트 라인을 덮는 게이트 절연막과;
    상기 게이트 라인들과 절연되게 교차하여 화소 영역을 정의하는 데이터 라인들과;
    상기 게이트 라인에 포함된 게이트 전극과, 상기 데이터 라인과 접속된 소스 전극과, 채널부를 사이에 두고 상기 소스 전극과 대향하는 드레인 전극을 포함하는 박막 트랜지스터와;
    상기 채널부, 상기 채널부에 인접한 소스 전극의 일부, 및 상기 채널부에 인접한 드레인 전극의 일부를 제외한 영역과, 상기 게이트 절연막과, 상기 데이터 라인을 덮는 유기 절연막과;
    상기 유기 절연막, 상기 채널부, 상기 채널부에 인접한 소스 전극의 일부, 및 상기 채널부에 인접한 드레인 전극의 일부를 덮고, 무기 절연막으로 형성되는 보호막과;
    상기 보호막만을 관통하여 상기 드레인 전극을 노출시키는 제1 컨택홀을 통해 상기 드레인 전극과 접속되도록 상기 화소 영역에 형성된 화소 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 유기 절연막은 포토 아크릴을 포함하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 화소 영역에는
    상기 게이트 라인과 나란하게 형성된 공통라인과;
    상기 게이트 절연막을 사이에 두고 상기 공통라인과 중첩되게 형성된 스토리지 상부 전극과;
    상기 스토리지 상부 전극을 덮도록 형성된 유기 절연막 및 보호막과;
    상기 유기 절연막 및 보호막을 관통하여 상기 화소 전극과 상기 스토리지 상부 전극을 접속시키는 제2 컨택홀을 포함하는 스토리지 캐패시터를 추가로 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 2 항에 있어서,
    상기 화소 전극은
    상기 데이터 라인과 상기 유기 절연막을 사이에 두고 중첩되도록 형성되는 것을 특징으로 하는 액정표시장치.
  5. 제 2 항에 있어서,
    상기 게이트 라인과 접속된 게이트 패드와;
    상기 데이터 라인과 접속된 데이터 패드를 추가로 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 게이트 패드는
    상기 게이트 라인에서 연장된 게이트 패드 하부 전극과;
    상기 게이트 패드 하부 전극을 덮는 게이트 절연막과;
    상기 게이트 절연막을 덮는 유기 절연막 및 보호막과;
    상기 유기 절연막 및 보호막을 관통하는 제3 컨택홀을 통해 상기 게이트 패드 하부 전극과 접속된 게이트 패드 상부 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  7. 제 5 항에 있어서,
    상기 데이터 패드는
    상기 데이터 라인에서 연장된 데이터 패드 하부 전극과;
    상기 데이터 패드 하부 전극을 덮는 유기 절연막 및 보호막과;
    상기 유기 절연막 및 보호막을 관통하는 제4 컨택홀을 통해 상기 데이터 패드 하부 전극과 접속된 데이터 패드 상부 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  8. 하부 기판상에 게이트 라인들 및 상기 게이트 라인에 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 라인 및 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 활성층 및 오믹 접촉층을 포함하는 반도체 패턴과, 상기 게이트 라인과 교차되어 화소 영역을 정의하는 데이터 라인과, 상기 반도체 패턴 위에서 상기 데이터 라인과 접속된 소스 전극과 상기 소스 전극과 대향하는 드레인 전극과 상기 소스 전극 및 드레인 전극 사이에 상기 활성층이 노출되도록 형성된 채널부를 포함하는 박막 트랜지스터를 형성하는 단계와;
    상기 게이트 절연막, 반도체 패턴, 데이터 라인 및 상기 박막 트랜지스터를 덮도록 유기 절연막을 형성하는 단계와;
    상기 채널부, 상기 채널부에 인접한 소스 전극의 일부, 및 상기 채널부에 인접한 드레인 전극의 일부를 노출시키는 단계와;
    상기 유기 절연막, 상기 데이터 라인, 상기 채널부, 상기 채널부에 인접한 소스 전극의 일부, 및 상기 채널부에 인접한 드레인 전극의 일부를 덮고, 무기 절연막으로 보호막을 형성하는 단계와;
    상기 보호막만을 관통하여 상기 드레인 전극을 노출시키는 제1 접촉홀을 형성하는 단계와;
    상기 드레인 전극과 접속되도록 상기 화소 영역에 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 유기 절연막은 포토 아크릴을 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 게이트 라인을 형성하는 단계는
    상기 게이트 라인과 나란하게 공통라인을 상기 게이트 패턴과 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 반도체 패턴, 상기 데이터 라인 및 상기 박막 트랜지스터를 형성하는 단계는
    상기 공통라인과 중첩되게 스토리지 상부 전극을 상기 반도체 패턴, 상기 데이터 라인 및 상기 박막 트랜지스터와 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 채널부, 상기 채널부에 인접한 소스 전극의 일부, 및 상기 채널부에 인접한 드레인 전극의 일부를 노출시키는 단계는
    상기 스토리지 상부 전극을 노출시키는 1차 제2 컨택홀을 상기 채널부, 상기 채널부에 인접한 소스 전극의 일부, 및 상기 채널부에 인접한 드레인 전극의 일부의 노출과 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  13. 제 12 항에 있어서,
    상기 제1 접촉홀을 형성하는 단계는
    상기 스토리지 상부 전극을 노출시키는 제2 컨택홀을 상기 제1 접촉홀과 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 화소 전극을 형성하는 단계는
    상기 제2 컨택홀에 의한 상기 화소 전극과 상기 스토리지 상부 전극의 접속을 상기 화소 전극과 동시에 형성하는 액정표시장치의 제조 방법.
  15. 제 9 항에 있어서,
    상기 게이트 라인을 형성하는 단계는
    상기 게이트 라인과 접속된 게이트 패드 하부 전극을 상기 게이트 패턴과 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 채널부, 상기 채널부에 인접한 소스 전극의 일부, 및 상기 채널부에 인접한 드레인 전극의 일부를 노출시키는 단계는
    상기 게이트 패드 하부 전극을 노출시키는 1차 제3 컨택홀을 상기 채널부, 상기 채널부에 인접한 소스 전극의 일부, 및 상기 채널부에 인접한 드레인 전극의 일부의 노출과 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제 16 항에 있어서,
    상기 제1 접촉홀을 형성하는 단계는
    상기 게이트 패드 하부 전극을 노출시키는 제3 컨택홀을 상기 제1 접촉홀과 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  18. 제 17 항에 있어서,
    상기 화소 전극을 형성하는 단계는
    상기 제3 컨택홀을 통해 상기 게이트 패드 하부 전극과 접속되도록 게이트 패드 상부 전극을 상기 화소 전극과 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  19. 제 9 항에 있어서,
    상기 데이터 라인을 형성하는 단계는
    상기 데이터 라인과 접속된 데이터 패드 하부 전극을 상기 데이터 라인과 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  20. 제 19 항에 있어서,
    상기 채널부, 상기 채널부에 인접한 소스 전극의 일부, 및 상기 채널부에 인접한 드레인 전극의 일부를 노출시키는 단계는
    상기 데이터 패드 하부 전극을 노출시키는 1차 제4 컨택홀을 상기 채널부, 상기 채널부에 인접한 소스 전극의 일부, 및 상기 채널부에 인접한 드레인 전극의 일부의 노출과 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  21. 제 20 항에 있어서,
    상기 제1 접촉홀을 형성하는 단계는
    상기 데이터 패드 하부 전극을 노출시키는 제4 컨택홀을 상기 제1 접촉홀과 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  22. 제 21 항에 있어서,
    상기 화소 전극을 형성하는 단계는
    상기 제4 컨택홀을 통해 상기 게이트 패드 하부 전극과 접속되도록 데이터 패드 상부 전극을 상기 화소 전극과 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020050107620A 2005-11-10 2005-11-10 액정 표시장치 및 그 제조 방법 KR101202033B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050107620A KR101202033B1 (ko) 2005-11-10 2005-11-10 액정 표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050107620A KR101202033B1 (ko) 2005-11-10 2005-11-10 액정 표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070050255A KR20070050255A (ko) 2007-05-15
KR101202033B1 true KR101202033B1 (ko) 2012-11-16

Family

ID=38273911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050107620A KR101202033B1 (ko) 2005-11-10 2005-11-10 액정 표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101202033B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408687B1 (ko) * 2007-09-18 2014-06-17 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101440432B1 (ko) * 2007-12-24 2014-09-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
CN105511188A (zh) * 2016-02-01 2016-04-20 昆山龙腾光电有限公司 阵列基板和阵列基板的制作方法以及液晶显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333178A (ja) 1997-05-27 1998-12-18 Sharp Corp 液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333178A (ja) 1997-05-27 1998-12-18 Sharp Corp 液晶表示装置

Also Published As

Publication number Publication date
KR20070050255A (ko) 2007-05-15

Similar Documents

Publication Publication Date Title
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101107246B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100561646B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101121620B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
KR101126396B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR101283366B1 (ko) 전기영동 표시장치용 어레이 기판 및 그 제조 방법
KR100870701B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101107245B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100556701B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20070070806A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
KR20040016489A (ko) 액정표시소자 및 그 제조방법
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101066492B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050041362A (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR101202033B1 (ko) 액정 표시장치 및 그 제조 방법
KR100968341B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101273630B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101023276B1 (ko) 액정표시장치 및 그 제조 방법과 검사방법
KR100619624B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101362008B1 (ko) 액정표시패널 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 7