JP4234820B2 - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP4234820B2 JP4234820B2 JP26938198A JP26938198A JP4234820B2 JP 4234820 B2 JP4234820 B2 JP 4234820B2 JP 26938198 A JP26938198 A JP 26938198A JP 26938198 A JP26938198 A JP 26938198A JP 4234820 B2 JP4234820 B2 JP 4234820B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- colorless
- liquid crystal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、「ＴＦＴ（thin film transistor）」という。）を備えた液晶表示装置およびその製造方法に関し、特に、カラーフィルター層をＴＦＴ基板上に設けた液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
（ＴＦＴ基板の配線構成）
図１１に、ＴＦＴ基板を備えた従来の液晶表示装置の回路構成を示す。このＴＦＴ基板には、ゲート配線２とソース配線７で囲まれた領域に対応して画素電極（図示せず。）がマトリクス状に形成されている。そして、この画素電極には、スイッチング素子として機能するＴＦＴ９のドレイン電極（図示せず。）が接続されている。また、このＴＦＴ９のゲート電極（図示せず。）には走査配線として機能するゲート配線２を接続し、ゲート電極に入力されるゲート信号によってＴＦＴ９の駆動を制御する。ＴＦＴ９のソース電極（図示せず。）には信号配線として機能するソース配線７を接続し、ＴＦＴ９の駆動時にＴＦＴ９によってデータ（表示）信号が画素電極に入力される。さらに、ＴＦＴ９のドレイン電極には画素電極と付加容量が接続されており、この付加容量の対向電極はそれぞれ共通配線３に接続され、これにコモン電圧Ｖcomが印加されている。
【０００３】
（薄膜トランジスタと画素電極の構成）
図１２には、画素最上層構造を持った液晶表示装置のＴＦＴ基板上に形成されたＴＦＴ９の断面を示している。
【０００４】
ＴＦＴ基板１上に、ゲート配線２に接続されたゲート電極２ａが形成され、このゲート電極２ａ上にゲート絶縁層４が形成されている。そして、このゲート絶縁層４上にこれと重畳するように半導体層５ａ（この半導体層５ａは、アモルファスシリコン層（ａ−Ｓｉ層）とｎ+アモルファスシリコン層（ｎ+ａ−Ｓｉ層）を有する。）が設けられている。また、この半導体層５ａ上にソース電極７ａとドレイン電極８を形成している。なお、このような構造のＴＦＴ９を逆スタガ型のａ−ＳｉＴＦＴという。ＴＦＴ９、ゲート配線２およびソース配線７を覆って、層間絶縁層１４が形成される。そして、層間絶縁層１４の上には、分離領域２０で分離され、画素電極１６として機能するＩＴＯ（indium tin oxide）の透明導電層がスパッタリング法で形成されている。この画素電極１６は層間絶縁層１４を貫いたコンタクトホール１５によってＴＦＴ９のドレイン電極８に接続されている（層間絶縁層１４を介して、ＴＦＴ９の一部を覆って最上位置に画素電極１６を形成しているので、以下、この構成を「画素最上層構造を有するＴＦＴ」という。）。以上のように、ゲート配線２およびソース配線７と、画素電極１６との間に厚膜の層間絶縁層１４が形成されているので、配線２、７やＴＦＴ９に起因する段差によって、後工程のラビング処理（配向層分子を配向させる処理）でラビング不良（配線段差近傍のラビング処理不十分）による液晶配向不良を無くせる。また、層間絶縁層１４は低誘電率材料（誘電率４．０以下）であって、配線２、７と画素電極とをオーバーラップさせても寄生容量が増加する心配が少ないので、これらをオーバーラップさせることが可能になる（図１２を参照）。よって配線２、７で囲まれた領域ほぼ全面を、表示に寄与する有効画素領域として使用できることになるので、液晶表示装置の開口率を向上できる（例えば、特開昭６３−２７９２２８号公報参照）。
【０００５】
（オンチップカラーフィルター構造）
ＴＦＴ基板１にＴＦＴ９を形成した後にカラーフィルタ層（以下、「ＣＦ層」という。）を形成するＴＦＴ構造（以下、「オンチップＣＦ層構造」という。）は、例えば、特開平８−１２２８２４号公報、特開平８−１７９３７６号公報、特開平９−３１１３２７号公報に開示されている。このオンチップＣＦ層構造の利点は次のとおりである。
【０００６】
液晶材料を介してＴＦＴ基板１に対向する対向基板（図示せず。）上にＣＦ層を設けた構造においては、ＴＦＴ基板１と対向基板の張り合わせ位置のずれによる光漏れを防止するため、ＣＦ層と共に形成されるブラックマトリクス層（以下、これを「ＢＭ層」という）と画素電極をオーバーラップさせて、位置ずれに対する所定のマージンを設けておくことを必要とする。このマージンは通常１０μｍ程度であって、ＢＭ層マージンは液晶表示装置の表示領域を覆うので、これによって液晶表示装置の開口率を低下（約１０％）させてしまう。これに対し、上記オンチップＣＦ層構造においては、ＣＦ層と共にＢＭ層をＴＦＴ基板１に形成するので、ＢＭ層と画素電極のオーバーラップマージンをなくすことができて、マージンが表示領域を覆うことによる開口率低下を回避できる。
【０００７】
【発明が解決しようとする課題】
しかし、特開平８−１２２８２４号公報、特開平８−１７９３７６号公報および特開平９−３１１３２７号公報に開示されたオンチップＣＦ層構造の液晶表示装置については、以下の問題がある。
【０００８】
特開平８−１２２８２４号公報や特開平８−１７９３７６号公報においては、ＢＭ層をＴＦＴ基板１の最下層に形成しており、ＢＭ層と画素電極は近接していないので、ＢＭ層上に配置された画素電極を分離する隙間の部分（以下、この隙間を「分離領域２０」という。）において、斜め方向の光ＬＢ（例えば、隣の画素領域より分離領域２０に入射する光であって、図１２に矢印を付してこの光ＬＢの伝播方向を記載している。）が漏れてしまう。これに比べ、特開平９ー３１１３２７号公報に記載されたオンチップＣＦ層構造の液晶表示装置では、ＣＦ層を２層積み重ねることを提案している。しかし、特開平９−３１１３２７号公報では、ＣＦ層の積層によって、配線２、７の反射を防止することを主として意図しており、２層のＣＦ層でもって光漏れを有効に防止できるか否か不明である。また、ＣＦ層の積層構造に起因してそれの上に形成された画素電極に段差が発生し、これによってこの段差近傍で液晶の配向が乱れて、表示不良を誘発する。特開平９−３１１３２７号公報においては、重なり合う部分を配線２、７幅中心からずらすことで課題を解消できると言及されているものの、段差が存在することに変りなく、段差近傍で液晶の配向乱れによる表示不良を根本的に解消したとは言えない。
【００１４】
請求項１に記載の発明は、共に、画素電極の分離領域における光漏れを確実に防止でき、かつ画素電極の段差をなくしてこれによる表示不良を根本的に解消できるオンチップＣＦ層構造の液晶表示装置の製造方法を提供することを目的とする。ここで、請求項１に記載の発明は、これらの目的に加えて、簡易にＣＦ層を形成を行い得るオンチップＣＦ層構造の液晶表示装置の製造方法も提供することを目的とする。
【００１５】
請求項２に記載の発明は、請求項１に記載の発明の目的に加えて、薄膜トランジスタの特性劣化を確実に防止し得るオンチップＣＦ層構造の液晶表示装置の製造方法を提供することを目的とする。
【００１６】
請求項１に記載の発明は、以上に記載の発明の目的に加えて、隣の画素領域より斜め方向に伝播する光の遮光を確実に行い得るオンチップＣＦ層構造の液晶表示措置の製造方法を提供することを目的とする。
【００１７】
請求項３乃至６に記載の発明は、共に、請求項１乃至２に記載の発明の目的に加えて、簡易にコンタクトホール形成を行い得るオンチップＣＦ層構造の液晶表示装置の製造方法を提供することを目的とする。
【００１８】
請求項７と８に記載の発明は、共に、エッチング処理を効率的に行う得るオンチップＣＦ層構造の液晶表示装置の製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明のうち請求項１に記載の液晶表示装置の製造方法は、基板と、前記基板上に互いに直交して形成されたゲート配線およびソース配線と、前記ゲート配線および前記ソース配線を覆って形成されたゲート絶縁層と、前記ゲート絶縁層上に設けられた薄膜トランジスタと、前記薄膜トランジスタおよび前記ゲート絶縁層を覆って形成された複数の有色絶縁層と、前記複数の有色絶縁層上に形成された無色絶縁層と、前記ゲート配線または前記ソース配線と対向して設けられた分離領域によって分離され、かつ前記無色絶縁層上に形成された複数の画素電極と、前記画素電極の領域内で前記有色絶縁層および前記無色絶縁層に設けられたコンタクトホールとを備えた液晶表示装置であって、前記分離領域と対向した領域には、赤色絶縁層と緑色絶縁層と青色絶縁層とが積み重ねられてなり、前記画素電極と接する前記無色絶縁層の表面は、前記コンタクトホールを設けた領域を除き平坦であり、前記分離領域の前記有色絶縁層の最上層表面と前記基板との距離を、前記無色絶縁層の表面と前記基板との距離に一致させた液晶表示装置の製造方法であって、基板上に互いに直交するゲート配線およびソース配線を配置し、前記ゲート配線と前記ソース配線を覆うように前記基板上にゲート絶縁層を形成し、前記ゲート絶縁層上に薄膜トランジスタを形成し、前記薄膜トランジスタを形成した後に前記基板上に部分的に有色絶縁層を３層積み重ね、前記有色絶縁層が積み重ねられた後に前記基板全面に無色絶縁層を形成し、前記無色絶縁層にコンタクトホールを形成し、前記ゲート配線または前記ソース配線に対向して設けられた分離領域で分離された複数の画素電極を前記無色絶縁層上に形成する液晶表示装置の製造方法であって、前記有色絶縁層は感光性であって、前記有色絶縁層の形成、露光および現像を繰り返すことによって前記基板上に部分的に前記有色絶縁層を３層積み重ね、前記無色絶縁層を形成した後、前記画素電極を形成する前に前記無色絶縁層の表面をエッチバックすることを特徴とする。
【００２０】
ここで、無色絶縁層とは、少なくとも可視領域のどのような波長の光も透過できる絶縁層をいい、有色絶縁層とは、波長に対して所定の光透過率特性を持つ絶縁層をいう。このように有色絶縁層を配置すると、これが遮光層として機能して、分離領域の光漏れを防止する。なお、画素電極と薄膜トランジスタの電気的接続を図るため、コンタクトホールを設けている。
【００２１】
そして、画素電極と接する無色絶縁層の表面を前記コンタクトホールを除き平坦にすれば、分離領域近傍の段差による液晶層の配向の乱れで発生する表示不良を防止できる。
【００２２】
なお、本明細書中で使用される平坦とは、後工程のラビングによって画素電極を介して無色絶縁層上に形成された配向層（図示せず）表面をむら無く均一処理できる程度の表面平滑度合をいい、例えば、微細な表面粗さ、表面うねり、微小なホールやくぼみ等が無色絶縁層の表面に存在しても、これによって上記配向層表面をむら無く均一にラビング処理できる限り平坦と言える。
【００２４】
更に、分離領域の有色絶縁層の最上層表面と基板との距離を、無色絶縁層の表面と基板との距離に一致させると、斜め方向から分離領域に伝播する光も有効に有色絶縁層で遮光できる。
【００２７】
ここで、基板上に有色絶縁層を設けるには、有色絶縁層上にレジスト層形成し、露光、現像および有色絶縁層のエッチングの各工程を繰り返すことで可能であるが、例えば、請求項１に記載の発明のように、有色絶縁層が感光性であって、この有色絶縁層の露光および現像を行うことによっても有色絶縁層を形成することが可能であり、これによってレジスト層形成の工程をなくすことができるという利点がある。また、請求項１に記載の発明のように、無色絶縁層を形成した後、画素電極を形成する前に無色絶縁層の表面をエッチバックすれば、有色絶縁層と画素電極とを近接させることができ、分離領域に伝播する斜め方向の光を有色絶縁層で有効に遮光できる。
【００２８】
また、請求項２に記載の発明のように、薄膜トランジスタを形成した後、有色絶縁層を積み重ねる前に前記基板全面に保護層を形成し、薄膜トランジスタの表面を汚染からより強力に保護しても良い。
【００３０】
更に、請求項３に記載の発明のように、無色絶縁層が感光性であれば、無色絶縁層の露光および現像を行うことによってコンタクトホールを形成でき、無色絶縁層上にレジスト層を形成する工程をなくし得る。
【００３１】
一方、有色絶縁層については、請求項４に記載の発明のように、事前に画素電極の領域内において前記有色絶縁層の形成されない部分を作っておき、この部分に無色絶縁層のコンタクトホールを位置決めしても良く、請求項５に記載の発明のように、画素電極の領域内において、前記無色絶縁層のコンタクトホールをマスクにして有色絶縁層をエッチングしてホールを形成しても良い。後者であれば、エッチング工程が別途必要なものの、基板全面の多数のコンタクトホール（１２インチＳＶＧＡで約１４４万個）の位置合わせが必要でなく、基板製造の容易化につながる。
【００３２】
更には、請求項６に記載の発明のように、有色絶縁層のエッチングの後、画素電極の領域内において無色絶縁層の前記コンタクトホールをマスクにして保護層をエッチングすることもできる。
【００３３】
なお、エッチングの具体的処理として、請求項７に記載の発明のように、保護層のエッチングとエッチバックを大気にさらすことなく連続処理することも、請求項８に記載の発明のように、有色絶縁層のエッチングと保護層のエッチングを大気にさらすことなく連続処理することも可能である。なお、ここでの連続処理とは、同一処理容器内における処理は勿論、処理部材を大気にさらさなければ、他の処理容器でも他の製造装置であっても良い。
【００３４】
【発明の実施の形態】
実施の形態１
以下、本発明の実施の形態１を、図面に基づいて説明する。
【００３５】
各図において、図１は液晶表示装置のＴＦＴ基板の平面図であり、図２は、図１に示された線II−II部分の断面図であり、図３（ａ）〜（ｃ）および図４（ａ）〜（ｂ）は図２のＴＦＴ基板の製造工程を説明する断面図であり、図５は各ＣＦ層の波長に対する光透過率特性を説明する図であり、図６（ａ）〜（ｃ）は図１に示された線VI−VI部分の断面図であって、ソース配線に対するＣＦ層と画素電極の配置構成を示す断面図であり、図７は図１に示された線VII−VII部分の断面図であって、ゲート配線に対するＣＦ層と画素電極の配置を示す断面図である。
【００３６】
図１において、ＴＦＴ基板の配線配置を説明し、図２において、ＴＦＴとＣＦ層の断面配置およびコンタクトホールの断面配置を説明する。ＴＦＴ基板１上にゲート配線２とソース配線７が互いに直交して複数本形成されている。また、画素電極１６はマトリクス状に複数配置され、それぞれ独立に電圧を印加できるようにゲート配線２上とソース配線７上の分離領域２０によって分離されている。但し、図１では簡潔に記載するため、ここでは画素電極１６に点線を付して、これを省略したものとしている。一方、ゲート配線２とソース配線７の交差点の近傍にはＴＦＴ９が形成されている。ＴＦＴ９では、ゲート配線２の一部をゲート電極２ａとして機能させ、これに印加された電圧の制御（オン／オフ）によって、ソース電極７ａの信号をドレイン電極８を介して画素電極１６に伝達する。また、ゲート配線２と平行に、近接した２本のゲート配線２のほぼ中央には、共通配線３を形成する。なお、ドレイン電極８と画素電極１６の間に、層間絶縁層１４を設けているが、ドレイン電極８の一部を共通配線３の上にまで延ばし、共通配線３上の層間絶縁層１４にコンタクトホール１５を形成してドレイン電極８の表面を露出させ、これを画素電極１６に接触させて両電極間の電気接続を行う。また、ドレイン電極８を延ばして、共通配線３上に、共通配線３の方向と平行にドレイン電極８を配置しているので、ドレイン電極８と共通配線３の間にはゲート絶縁層４が設けられ、共通配線３とドレイン電極８の間で保持容量を形成する。
【００３７】
ＴＦＴ９上には、有色絶縁層、即ち、赤、緑、青の３層の各ＣＦ層１１、１２、１３が積み重ねられている。例えば、図２の中央の積み重ねられた各ＣＦ層１１、１２、１３においては、その両側に緑ＣＦ層１２の画素領域と青ＣＦ層１３の画素領域に設けられており、緑ＣＦ層１２と青ＣＦ層１３の一部は互いに、分離領域２０と対向して重なり合うように形成されている。一方、赤ＣＦ層１１は分離領域２０と対向しかつ平行に、分離領域２０の幅よりも幅広に残されている。同様に、図２の右側に積み重ねられた各ＣＦ層１１、１２、１３においては、緑ＣＦ層１３と赤ＣＦ層１１の一部は互いに、分離領域２０と対向して重なり合うように形成され、緑ＣＦ層１２は分離領域２０と対向しかつ平行に、分離領域２０の幅よりも幅広に残されている。なお、有色絶縁層の各ＣＦ層の積層順序は、図示された順序に限られることはなく、順不同である。
【００３８】
更に、各ＣＦ層１１、１２、１３の上には無色絶縁層である層間絶縁層１４が形成され、これによってその上に形成される画素電極１６の平坦化（但し、コンタクトホール１５の部分を除く）が図られている。
【００３９】
図３（ａ）〜（ｃ）および図４（ａ）〜（ｂ）は、オンチップＣＦ層構造を持ったＴＦＴ基板の製造工程を説明する断面図である。この製造工程は、全体で５工程からなり、各工程は次のとおりである。
【００４０】
（イ）第１工程（図３（ａ））：ＴＦＴ基板１上にＣｒ等の金属によってゲート配線２、ゲート電極２ａ、共通配線３、共通電極３ａをスパッタリング法、フォトリソグラフィ法、エッチング法で約４０００Åの厚さで形成し、これらの配線２、７上に窒化シリコン（ＳｉＮ）のゲート絶縁層４をプラズマＣＶＤ法、フォトリソグラフィ法、エッチング法で約４０００Åの厚さで形成する。そして、プラズマＣＶＤ法で、ゲート電極２ａの上に島状にアモルファスシリコン層５（以下、「ａ−Ｓｉ層５」という。）を約１５００Å厚さで、ｎ+アモルファスシリコン層６（以下「ｎ+ａ−Ｓｉ層６」という。）を約３００Å厚さで形成し、Ｃｒのスパッタリング法、フォトリソグラフィ法、エッチング法でドレイン電極８、ソース電極７ａを約４０００Åの厚さで形成する。その後、ＴＦＴ９の中央部のｎ＋ａ−Ｓｉ層６をチャネルエッチして、プラズマＣＶＤ法でＴＦＴ基板１全面に窒化シリコンの保護層１０を約１０００Åの厚さで形成する。但し、層間絶縁層１４によってＴＦＴ９の表面汚染による特性劣化の防止が可能なので、この保護層１０を無くすことも可能であるものの、この保護層１０によってＴＦＴ９の信頼性をより高める得るという利点もある。
【００４１】
（ロ）第２工程（図３（ｂ））：保護層１０上に、赤色画素に対応する領域に約１．５μｍの厚さでもって赤色絶縁層の赤ＣＦ層１１を形成する。ここで、画素領域の他に、この赤ＣＦ層１１を画素電極１６の分離領域２０のＢＭ層として兼用させるため、分離領域２０に対向する領域には、赤ＣＦ層１１を画素領域から延長し、もしくは別の赤ＣＦ層１１を形成している。この赤ＣＦ層１１は、例えば、カラーレジスト法（顔料分散法の一種）によって形成される。この方法は、感光性樹脂に微細化（サブミクロン）した顔料を均一に分散させた有色感光材を用いて、スピンコート塗布、露光、現像でパターンを形成するものである。カラーレジストの材料として、ポリビニルアルコール系の光架橋タイプやアクリル樹脂系の光重合タイプがある。なお、ここではカラーレジスト法を例に、赤ＣＦ層１１の製造方法を説明したが、この方法に限ることなく、例えば、有色フィルムを転写させ、それを露光、現像することによっても製造できる（これをフィルム転写法という。）。
【００４２】
（ハ）第３工程（図３（ｃ））：上記第２工程と同様にして、緑ＣＦ層１２、青ＣＦ層１３を形成する。なお、共通電極３ａとドレイン電極８の一部でもってゲート絶縁層４を介して保持容量を形成する領域においては、その上部にこれら各ＣＦ層１１、１２、１３のホール１７、１８、１９を形成する。
【００４３】
（ニ）第４工程（図４（ａ））：各ＣＦ層１１、１２、１３を形成した後、ＴＦＴ基板１全面に感光性を持った約２〜５μｍの厚さの無色絶縁層（アクリル系透明樹脂）をスピンコート法で塗布する。この層によって、ＴＦＴ９や上記各ＣＦ層１１、１２、１３の重なりによる段差を無くし、この層の上に設ける画素電極をコンタクトホール１５を除いて平坦化させることができる。そして、上記ホール１７、１８、１９と位置を一致させるように、フォトリソグラフィ法でこの層にコンタクトホール１５を設けると共に、表示領域外のＴＦＴ基板１の端面に延びているゲート配線またはソース配線（図示せず。）と外部回路（図示せず。）の対向基板のＩＴＯ（図示せず。）との接続を図るトランスファ電極その他の接続端子（図示せず。）にも無色絶縁層にコンタクトホール（図示せず。）を設ける。その後、この層を充分に焼成させて無色の層間絶縁層１４として機能させる。更に、層間絶縁層１４のコンタクトホール１５をマスクにして、ＴＦＴ９の保護用の保護層１０をエッチングし、ドレイン電極８の表面の一部を露出させる。なお、同時にトランスファー電極その他の端子（図示せず。）のコンタクトホール（図示せず。）の保護層１０もエッチングする。
【００４４】
（ホ）第５工程（図４（ｂ））：コンタクトホール１５を形成した後に、層間絶縁層１４の上に画素電極１６をスパッタリング法により約１０００Åの厚さで形成する。なお、画素電極１６については、既に説明したように、ＴＦＴ基板１上に設けられたゲート配線２とソース配線７上の分離領域２０によって複数に分離され、マトリクス状に配置されている。この分離領域２０に対向して、ゲート配線２またはソース配線７と重なり合った各ＣＦ層１１、１２、１３が共に配置され、これらによって、分離領域２０から漏れる光を遮光できる。上記コンタクトホール１５の内側にも画素電極１６を形成し、ドレイン電極８の表面の一部と画素電極１６を接触させて、これらの電気接続を図っている。画素電極の材質には、ＩＴＯ（indium tin oxide）の他、酸化インジュウムや酸化すずを用いることもできる。
【００４５】
こうして形成した各ＣＦ層１１、１２、１３の重ね合わせによって、分離領域２０の遮光効果を果たすことができ、このことは、図５に示す波長に対する各ＣＦ層１１、１２、１３の光透過率特性でもって説明され得る。例えば、赤ＣＦ層１１では、６２０ｎｍより長波長の光を８０％程度透過する一方、これより短波長の光をほとんど透過せず、青ＣＦ層１３では、５５０ｎｍ以上の長波長の光をほとんど透過せず、緑ＣＦ層では、４５０ｎｍ以下の短波長の光と６００ｎｍ以上の長波長の光をほとんど透過しない。よって赤、緑、青の各ＣＦ層１１、１２、１３を全て重ね合わせれば、いずれの波長の光も遮光でき得ることが分かる。これによって、ゲート配線２またはソース配線７の遮光効果に加えて、各ＣＦ層１１、１２、１３の遮光効果も相まって、より確実に光漏れを回避できる。
【００４６】
更に、ゲート電極２ａと画素電極１６の間には、図２に示すように、約２〜５μｍ厚の層間絶縁層１４を設けているので、層間絶縁層１４の上に設けられた分離領域２０は、その下に形成されたゲート電極２ａと上記厚さ分離れて配置される。このことは、ゲート電極２ａによっては、斜め方向の光（例えば、図１２に示された矢印方向の光ＬＢ）を効果的に遮光できない可能性があるところ、この斜め方向の光に対して、各ＣＦ層１１、１２、１３は分離領域２０と近接して配置されているので、各ＣＦ層１１、１２、１３の光透過率特性に対応して、斜め方向の光をこれで有効に遮光できる得る。
【００４７】
次に、ソース配線７に対する各ＣＦ層１１、１２、１３および隣接する画素電極１６によって挟まれた分離領域２０の具体的な配置について説明する。
【００４８】
まず、図６（ａ）に示される本実施の形態の一例では、ソース配線７の幅Ｗ１を分離領域２０の幅Ｗ３より大きくしている。一方、図６（ｂ）に示される本実施の形態の一例では、ソース配線７の幅Ｗ１を分離領域２０の幅Ｗ３より小さくしている。なお、図６（ａ）と図６（ｂ）に示される実施の形態のいずれも、各ＣＦ層１１、１２、１３の重ね合った領域の幅Ｗ２は、分離領域２０の幅Ｗ３よりも大きくして、これによって上記記載の遮光効果を発揮する。図６（ａ）のように、ソース配線７の幅を分離領域２０の幅より大きくすれば、このソース配線７によって分離領域２０から漏れる光の遮光効果を増すことができるので、各ＣＦ層１１、１２、１３の重ね合わせの遮光と相まってより効果的に光漏れの防止を行い得る。また、図６（ｂ）のように、ソース配線７の幅を分離領域２０の幅より小さくすれば、ソース配線７の遮光効果は犠牲になるが、ソース配線７と画素電極１６とは層間絶縁層１４を介して対向して配置されていないので、ソース配線７と画素電極１６の間で発生する寄生容量を少なくでき、クロストークを無くし得るという効果がある。なお、クロストークとは、非選択画素を駆動してしまう現象をいい、これによってコントラスト等の画質性能が劣化する。
【００４９】
図６（ｃ）に示される本実施の形態の一例では、ソース配線７の一方幅方向にソース配線７を延ばしている。隣接画素によってもたらされる電界の非対称性によって液晶の配向が乱れ、これによる表示不良を緩和できるという効果がある。
【００５０】
ゲート配線２に対する各ＣＦ層１１、１２、１３および隣接する画素電極１６によって挟まれた分離領域２０の配置については、図７に示すように、ゲート配線２の幅Ｌ１と各ＣＦ層１１、１２、１３の重ね合った領域の幅Ｌ２を共に、分離領域２０の幅Ｌ３よりも大きくして遮光効果を増している。なお、ゲート電極２ａとして機能するゲート配線２の領域に形成されたＴＦＴ９の上にも、図２に示すように、各ＣＦ層１１、１２、１３が形成され、分離領域２０で漏れる光の遮光とＴＦＴ基板全面より入射する光を防止し、トランジスタの光リークを無くしている。
【００５１】
実施の形態２
以下、上記実施の形態１で示された製造工程とそれで得られるＴＦＴ基板の変形例を図面に基づいて説明する。
【００５２】
図８（ａ）と（ｂ）は、ＴＦＴ基板の製造工程を説明する断面図であって、上記の第４工程（図４（ａ））の後の工程の断面図ある。なお、上記第１工程（図３（ａ））〜第４工程（図４（ａ））については、本実施の形態のＴＦＴ基板も同じ方法で製造されるので、これらの第１工程〜第４工程の説明を省く。この第４工程の後に行われる第５工程と第６工程は次のとおりである。
【００５３】
（ホ）第５工程（図８（ａ））：保護層１０を層間絶縁層１４をマスクにしてエッチングし、ドレイン電極８の表面の一部を露出させた後に、重ね合わせた各ＣＦ層１１、１２、１３の頂点位置まで層間絶縁層１４を薄くエッチバック処理する。なお、エッチバックとは、薄膜を形成した後に一定程度だけエッチングする薄膜平坦化手法のひとつである。
【００５４】
（ニ）第６工程（図８（ｂ））：エッチバック処理の後、上記図４（ｂ）に記載された方法と同じ方法で画素電極１６を形成し、コンタクトホール１５の部分で画素電極１６とドレイン電極８を電気接続する。
【００５５】
このようにして層間絶縁層１４を形成すると、分離領域２０と積み重ねられた各ＣＦ層１１、１２、１３間には、層間絶縁層１４の厚み方向のすきまが無いので、斜め方向の光を完全に遮光できる。なお、保護層１０のエッチング、層間絶縁層１４のエッチバック処理、有機系残留物の除去（スカム除去）をドライエッチ装置で大気にさらすことなく連続処理できるので、工程数の増加を招くことはない。なお、本実施の形態においても、有色絶縁層の各ＣＦ層の積層順序は、図示された順序に限られることはなく、順不同である。
【００５６】
実施の形態３
以下、上記実施の形態１で示された製造工程の他の変形例を、図面に基づいて説明する。
【００５７】
図９（ａ）と（ｂ）は、ＴＦＴ基板の製造工程の内、各ＣＦ層１１、１２、１３と保護層１０のエッチングについて説明する断面図である。なお、これ以外の製造方法については、上記図３（ａ）〜（ｃ）および図４（ａ）〜（ｂ）に記載された製造方法と同じ方法なので、これらの説明は省いている。各ＣＦ層１１、１２、１３と保護層１０のエッチング工程は次のとおりである。
【００５８】
（Ａ）エッチング工程１（図９（ａ））：層間絶縁層１４にコンタクトホール１５を形成した後、このコンタクトホール１５を持つ層間絶縁層１４をマスクとしてエッチングの準備を行う。
【００５９】
（Ｂ）エッチング工程２（図９（ｂ））：層間絶縁層１４をマスクにして、各ＣＦ層１１、１２、１３と保護層１０を大気にさらすことなく連続エッチングする。
【００６０】
ここで、本実施の形態では、図３（ｂ）に示された各ＣＦ層１１、１２、１３のホール１７、１８、１９を形成することなく、各ＣＦ層１１、１２、１３を保護層１０と共に同時エッチングしている。このようにして形成すると、各ＣＦ層１１、１２、１３のホール１７、１８、１９と層間絶縁層のコンタクトホール１５の位置合わせが必要であった図３および４に記載されたＴＦＴ基板１の製造方法に比べて、この位置合わせを考慮することなく、より容易にＴＦＴ基板１を製造できるという利点がある。なお、本実施の形態においても、有色絶縁層の各ＣＦ層の積層順序は、図示された順序に限られることはなく、順不同である。
【００６１】
実施の形態４
以下、上記実施の形態１と異なる他の実施の形態を、図面に基づいて説明する。
【００６２】
上記分離領域２０の光漏れの他、図１０に示すように、ＴＦＴ基板１の表示領域２３の外側領域であって、配線２、７と外部回路（図示せず。）を接続するＬ字型の端子領域２１の内側の周辺において、環状に光漏れを発生する環状光漏れ領域２２がある。この環状光漏れ領域２２にも各ＣＦ層１１、１２、１３を重ね合わせて形成することによって、これがＢＭ層の代りに遮光効果を発揮する。なお、各ＣＦ層１１、１２、１３は環状光漏れ領域２２に対向して環状に形成され、これらの積み重ねの順番は任意で良い。なお、本実施の形態においても、有色絶縁層の各ＣＦ層の積層順序は、図示された順序に限られることはなく、順不同である。
【００６３】
【発明の効果】
【００６８】
請求項１に記載の発明によれば、画素電極の分離領域における光漏れを確実に防止でき、かつ画素電極の段差をなくしてこれによる表示不良を根本的に解消できるオンチップＣＦ層構造の液晶表示装置の製造方法が得られる。ここで、請求項１に記載の発明によれば、この効果の他、簡易にＣＦ層の形成を行い得る。請求項１に記載の発明によれば、上記の効果の他、隣の画素領域より斜め方向に伝播する光の遮光も確実に行い得る。
【００６９】
請求項２に記載の発明によれば、上記の効果の他、薄膜トランジスタの特性劣化も確実に防止し得る。
【００７１】
請求項３乃至６に記載の発明によれば、上記の効果の他、簡易にコンタクトホール形成を行い得る。
【００７２】
請求項７と８に記載の発明によれば、上記の効果の他、エッチング処理を効率的に行う得る。
【図面の簡単な説明】
【図１】液晶表示装置のＴＦＴ基板の平面図である。
【図２】図１に示された線II−II部分の断面図である。
【図３】（ａ）〜（ｃ）は、ＴＦＴ基板の製造工程を説明する断面図である。
【図４】（ａ）〜（ｂ）は、ＴＦＴ基板の製造工程を説明する断面図である。
【図５】波長に対するＣＦ層の光透過率特性を説明する図である。
【図６】（ａ）〜（ｃ）はそれぞれ、ソース配線に対するＣＦ層と画素電極の配置の一例を示す断面図である。
【図７】ゲート配線に対するＣＦ層と画素電極の配置を示す断面図である。
【図８】（ａ）と（ｂ）は、他の実施の形態におけるＴＦＴ基板の製造工程を説明する断面図である。
【図９】（ａ）と（ｂ）は、他の実施の形態におけるＴＦＴ基板の製造工程を説明する断面図である。
【図１０】表示領域外の光漏れ領域を遮光するという実施の形態を説明する平面図である。
【図１１】従来の液晶表示装置の回路構成を示す図である。
【図１２】従来の画素最上層構造を持ったＴＦＴ基板の断面を示す図である。
【符号の説明】
１ ＴＦＴ基板
２ ゲート配線
３ 共通配線
４ ゲート絶縁層
５ アモルファスシリコン層（ａ−Ｓｉ層）
６ ｎ＋アモルファスシリコン層（ｎ+ａ−Ｓｉ層）
７ ソース配線
８ ドレイン電極
９ ＴＦＴ
１０ 保護層
１１ 赤ＣＦ層
１２ 緑ＣＦ層
１３ 青ＣＦ層
１４ 層間絶縁層
１５ コンタクトホール
１６ 画素電極
１７、１８、１９ ホール
２０ 分離領域
２１ 端子領域
２２ 環状光漏れ領域
２３ 表示領域
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、「ＴＦＴ（thin film transistor）」という。）を備えた液晶表示装置およびその製造方法に関し、特に、カラーフィルター層をＴＦＴ基板上に設けた液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
（ＴＦＴ基板の配線構成）
図１１に、ＴＦＴ基板を備えた従来の液晶表示装置の回路構成を示す。このＴＦＴ基板には、ゲート配線２とソース配線７で囲まれた領域に対応して画素電極（図示せず。）がマトリクス状に形成されている。そして、この画素電極には、スイッチング素子として機能するＴＦＴ９のドレイン電極（図示せず。）が接続されている。また、このＴＦＴ９のゲート電極（図示せず。）には走査配線として機能するゲート配線２を接続し、ゲート電極に入力されるゲート信号によってＴＦＴ９の駆動を制御する。ＴＦＴ９のソース電極（図示せず。）には信号配線として機能するソース配線７を接続し、ＴＦＴ９の駆動時にＴＦＴ９によってデータ（表示）信号が画素電極に入力される。さらに、ＴＦＴ９のドレイン電極には画素電極と付加容量が接続されており、この付加容量の対向電極はそれぞれ共通配線３に接続され、これにコモン電圧Ｖcomが印加されている。
【０００３】
（薄膜トランジスタと画素電極の構成）
図１２には、画素最上層構造を持った液晶表示装置のＴＦＴ基板上に形成されたＴＦＴ９の断面を示している。
【０００４】
ＴＦＴ基板１上に、ゲート配線２に接続されたゲート電極２ａが形成され、このゲート電極２ａ上にゲート絶縁層４が形成されている。そして、このゲート絶縁層４上にこれと重畳するように半導体層５ａ（この半導体層５ａは、アモルファスシリコン層（ａ−Ｓｉ層）とｎ+アモルファスシリコン層（ｎ+ａ−Ｓｉ層）を有する。）が設けられている。また、この半導体層５ａ上にソース電極７ａとドレイン電極８を形成している。なお、このような構造のＴＦＴ９を逆スタガ型のａ−ＳｉＴＦＴという。ＴＦＴ９、ゲート配線２およびソース配線７を覆って、層間絶縁層１４が形成される。そして、層間絶縁層１４の上には、分離領域２０で分離され、画素電極１６として機能するＩＴＯ（indium tin oxide）の透明導電層がスパッタリング法で形成されている。この画素電極１６は層間絶縁層１４を貫いたコンタクトホール１５によってＴＦＴ９のドレイン電極８に接続されている（層間絶縁層１４を介して、ＴＦＴ９の一部を覆って最上位置に画素電極１６を形成しているので、以下、この構成を「画素最上層構造を有するＴＦＴ」という。）。以上のように、ゲート配線２およびソース配線７と、画素電極１６との間に厚膜の層間絶縁層１４が形成されているので、配線２、７やＴＦＴ９に起因する段差によって、後工程のラビング処理（配向層分子を配向させる処理）でラビング不良（配線段差近傍のラビング処理不十分）による液晶配向不良を無くせる。また、層間絶縁層１４は低誘電率材料（誘電率４．０以下）であって、配線２、７と画素電極とをオーバーラップさせても寄生容量が増加する心配が少ないので、これらをオーバーラップさせることが可能になる（図１２を参照）。よって配線２、７で囲まれた領域ほぼ全面を、表示に寄与する有効画素領域として使用できることになるので、液晶表示装置の開口率を向上できる（例えば、特開昭６３−２７９２２８号公報参照）。
【０００５】
（オンチップカラーフィルター構造）
ＴＦＴ基板１にＴＦＴ９を形成した後にカラーフィルタ層（以下、「ＣＦ層」という。）を形成するＴＦＴ構造（以下、「オンチップＣＦ層構造」という。）は、例えば、特開平８−１２２８２４号公報、特開平８−１７９３７６号公報、特開平９−３１１３２７号公報に開示されている。このオンチップＣＦ層構造の利点は次のとおりである。
【０００６】
液晶材料を介してＴＦＴ基板１に対向する対向基板（図示せず。）上にＣＦ層を設けた構造においては、ＴＦＴ基板１と対向基板の張り合わせ位置のずれによる光漏れを防止するため、ＣＦ層と共に形成されるブラックマトリクス層（以下、これを「ＢＭ層」という）と画素電極をオーバーラップさせて、位置ずれに対する所定のマージンを設けておくことを必要とする。このマージンは通常１０μｍ程度であって、ＢＭ層マージンは液晶表示装置の表示領域を覆うので、これによって液晶表示装置の開口率を低下（約１０％）させてしまう。これに対し、上記オンチップＣＦ層構造においては、ＣＦ層と共にＢＭ層をＴＦＴ基板１に形成するので、ＢＭ層と画素電極のオーバーラップマージンをなくすことができて、マージンが表示領域を覆うことによる開口率低下を回避できる。
【０００７】
【発明が解決しようとする課題】
しかし、特開平８−１２２８２４号公報、特開平８−１７９３７６号公報および特開平９−３１１３２７号公報に開示されたオンチップＣＦ層構造の液晶表示装置については、以下の問題がある。
【０００８】
特開平８−１２２８２４号公報や特開平８−１７９３７６号公報においては、ＢＭ層をＴＦＴ基板１の最下層に形成しており、ＢＭ層と画素電極は近接していないので、ＢＭ層上に配置された画素電極を分離する隙間の部分（以下、この隙間を「分離領域２０」という。）において、斜め方向の光ＬＢ（例えば、隣の画素領域より分離領域２０に入射する光であって、図１２に矢印を付してこの光ＬＢの伝播方向を記載している。）が漏れてしまう。これに比べ、特開平９ー３１１３２７号公報に記載されたオンチップＣＦ層構造の液晶表示装置では、ＣＦ層を２層積み重ねることを提案している。しかし、特開平９−３１１３２７号公報では、ＣＦ層の積層によって、配線２、７の反射を防止することを主として意図しており、２層のＣＦ層でもって光漏れを有効に防止できるか否か不明である。また、ＣＦ層の積層構造に起因してそれの上に形成された画素電極に段差が発生し、これによってこの段差近傍で液晶の配向が乱れて、表示不良を誘発する。特開平９−３１１３２７号公報においては、重なり合う部分を配線２、７幅中心からずらすことで課題を解消できると言及されているものの、段差が存在することに変りなく、段差近傍で液晶の配向乱れによる表示不良を根本的に解消したとは言えない。
【００１４】
請求項１に記載の発明は、共に、画素電極の分離領域における光漏れを確実に防止でき、かつ画素電極の段差をなくしてこれによる表示不良を根本的に解消できるオンチップＣＦ層構造の液晶表示装置の製造方法を提供することを目的とする。ここで、請求項１に記載の発明は、これらの目的に加えて、簡易にＣＦ層を形成を行い得るオンチップＣＦ層構造の液晶表示装置の製造方法も提供することを目的とする。
【００１５】
請求項２に記載の発明は、請求項１に記載の発明の目的に加えて、薄膜トランジスタの特性劣化を確実に防止し得るオンチップＣＦ層構造の液晶表示装置の製造方法を提供することを目的とする。
【００１６】
請求項１に記載の発明は、以上に記載の発明の目的に加えて、隣の画素領域より斜め方向に伝播する光の遮光を確実に行い得るオンチップＣＦ層構造の液晶表示措置の製造方法を提供することを目的とする。
【００１７】
請求項３乃至６に記載の発明は、共に、請求項１乃至２に記載の発明の目的に加えて、簡易にコンタクトホール形成を行い得るオンチップＣＦ層構造の液晶表示装置の製造方法を提供することを目的とする。
【００１８】
請求項７と８に記載の発明は、共に、エッチング処理を効率的に行う得るオンチップＣＦ層構造の液晶表示装置の製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明のうち請求項１に記載の液晶表示装置の製造方法は、基板と、前記基板上に互いに直交して形成されたゲート配線およびソース配線と、前記ゲート配線および前記ソース配線を覆って形成されたゲート絶縁層と、前記ゲート絶縁層上に設けられた薄膜トランジスタと、前記薄膜トランジスタおよび前記ゲート絶縁層を覆って形成された複数の有色絶縁層と、前記複数の有色絶縁層上に形成された無色絶縁層と、前記ゲート配線または前記ソース配線と対向して設けられた分離領域によって分離され、かつ前記無色絶縁層上に形成された複数の画素電極と、前記画素電極の領域内で前記有色絶縁層および前記無色絶縁層に設けられたコンタクトホールとを備えた液晶表示装置であって、前記分離領域と対向した領域には、赤色絶縁層と緑色絶縁層と青色絶縁層とが積み重ねられてなり、前記画素電極と接する前記無色絶縁層の表面は、前記コンタクトホールを設けた領域を除き平坦であり、前記分離領域の前記有色絶縁層の最上層表面と前記基板との距離を、前記無色絶縁層の表面と前記基板との距離に一致させた液晶表示装置の製造方法であって、基板上に互いに直交するゲート配線およびソース配線を配置し、前記ゲート配線と前記ソース配線を覆うように前記基板上にゲート絶縁層を形成し、前記ゲート絶縁層上に薄膜トランジスタを形成し、前記薄膜トランジスタを形成した後に前記基板上に部分的に有色絶縁層を３層積み重ね、前記有色絶縁層が積み重ねられた後に前記基板全面に無色絶縁層を形成し、前記無色絶縁層にコンタクトホールを形成し、前記ゲート配線または前記ソース配線に対向して設けられた分離領域で分離された複数の画素電極を前記無色絶縁層上に形成する液晶表示装置の製造方法であって、前記有色絶縁層は感光性であって、前記有色絶縁層の形成、露光および現像を繰り返すことによって前記基板上に部分的に前記有色絶縁層を３層積み重ね、前記無色絶縁層を形成した後、前記画素電極を形成する前に前記無色絶縁層の表面をエッチバックすることを特徴とする。
【００２０】
ここで、無色絶縁層とは、少なくとも可視領域のどのような波長の光も透過できる絶縁層をいい、有色絶縁層とは、波長に対して所定の光透過率特性を持つ絶縁層をいう。このように有色絶縁層を配置すると、これが遮光層として機能して、分離領域の光漏れを防止する。なお、画素電極と薄膜トランジスタの電気的接続を図るため、コンタクトホールを設けている。
【００２１】
そして、画素電極と接する無色絶縁層の表面を前記コンタクトホールを除き平坦にすれば、分離領域近傍の段差による液晶層の配向の乱れで発生する表示不良を防止できる。
【００２２】
なお、本明細書中で使用される平坦とは、後工程のラビングによって画素電極を介して無色絶縁層上に形成された配向層（図示せず）表面をむら無く均一処理できる程度の表面平滑度合をいい、例えば、微細な表面粗さ、表面うねり、微小なホールやくぼみ等が無色絶縁層の表面に存在しても、これによって上記配向層表面をむら無く均一にラビング処理できる限り平坦と言える。
【００２４】
更に、分離領域の有色絶縁層の最上層表面と基板との距離を、無色絶縁層の表面と基板との距離に一致させると、斜め方向から分離領域に伝播する光も有効に有色絶縁層で遮光できる。
【００２７】
ここで、基板上に有色絶縁層を設けるには、有色絶縁層上にレジスト層形成し、露光、現像および有色絶縁層のエッチングの各工程を繰り返すことで可能であるが、例えば、請求項１に記載の発明のように、有色絶縁層が感光性であって、この有色絶縁層の露光および現像を行うことによっても有色絶縁層を形成することが可能であり、これによってレジスト層形成の工程をなくすことができるという利点がある。また、請求項１に記載の発明のように、無色絶縁層を形成した後、画素電極を形成する前に無色絶縁層の表面をエッチバックすれば、有色絶縁層と画素電極とを近接させることができ、分離領域に伝播する斜め方向の光を有色絶縁層で有効に遮光できる。
【００２８】
また、請求項２に記載の発明のように、薄膜トランジスタを形成した後、有色絶縁層を積み重ねる前に前記基板全面に保護層を形成し、薄膜トランジスタの表面を汚染からより強力に保護しても良い。
【００３０】
更に、請求項３に記載の発明のように、無色絶縁層が感光性であれば、無色絶縁層の露光および現像を行うことによってコンタクトホールを形成でき、無色絶縁層上にレジスト層を形成する工程をなくし得る。
【００３１】
一方、有色絶縁層については、請求項４に記載の発明のように、事前に画素電極の領域内において前記有色絶縁層の形成されない部分を作っておき、この部分に無色絶縁層のコンタクトホールを位置決めしても良く、請求項５に記載の発明のように、画素電極の領域内において、前記無色絶縁層のコンタクトホールをマスクにして有色絶縁層をエッチングしてホールを形成しても良い。後者であれば、エッチング工程が別途必要なものの、基板全面の多数のコンタクトホール（１２インチＳＶＧＡで約１４４万個）の位置合わせが必要でなく、基板製造の容易化につながる。
【００３２】
更には、請求項６に記載の発明のように、有色絶縁層のエッチングの後、画素電極の領域内において無色絶縁層の前記コンタクトホールをマスクにして保護層をエッチングすることもできる。
【００３３】
なお、エッチングの具体的処理として、請求項７に記載の発明のように、保護層のエッチングとエッチバックを大気にさらすことなく連続処理することも、請求項８に記載の発明のように、有色絶縁層のエッチングと保護層のエッチングを大気にさらすことなく連続処理することも可能である。なお、ここでの連続処理とは、同一処理容器内における処理は勿論、処理部材を大気にさらさなければ、他の処理容器でも他の製造装置であっても良い。
【００３４】
【発明の実施の形態】
実施の形態１
以下、本発明の実施の形態１を、図面に基づいて説明する。
【００３５】
各図において、図１は液晶表示装置のＴＦＴ基板の平面図であり、図２は、図１に示された線II−II部分の断面図であり、図３（ａ）〜（ｃ）および図４（ａ）〜（ｂ）は図２のＴＦＴ基板の製造工程を説明する断面図であり、図５は各ＣＦ層の波長に対する光透過率特性を説明する図であり、図６（ａ）〜（ｃ）は図１に示された線VI−VI部分の断面図であって、ソース配線に対するＣＦ層と画素電極の配置構成を示す断面図であり、図７は図１に示された線VII−VII部分の断面図であって、ゲート配線に対するＣＦ層と画素電極の配置を示す断面図である。
【００３６】
図１において、ＴＦＴ基板の配線配置を説明し、図２において、ＴＦＴとＣＦ層の断面配置およびコンタクトホールの断面配置を説明する。ＴＦＴ基板１上にゲート配線２とソース配線７が互いに直交して複数本形成されている。また、画素電極１６はマトリクス状に複数配置され、それぞれ独立に電圧を印加できるようにゲート配線２上とソース配線７上の分離領域２０によって分離されている。但し、図１では簡潔に記載するため、ここでは画素電極１６に点線を付して、これを省略したものとしている。一方、ゲート配線２とソース配線７の交差点の近傍にはＴＦＴ９が形成されている。ＴＦＴ９では、ゲート配線２の一部をゲート電極２ａとして機能させ、これに印加された電圧の制御（オン／オフ）によって、ソース電極７ａの信号をドレイン電極８を介して画素電極１６に伝達する。また、ゲート配線２と平行に、近接した２本のゲート配線２のほぼ中央には、共通配線３を形成する。なお、ドレイン電極８と画素電極１６の間に、層間絶縁層１４を設けているが、ドレイン電極８の一部を共通配線３の上にまで延ばし、共通配線３上の層間絶縁層１４にコンタクトホール１５を形成してドレイン電極８の表面を露出させ、これを画素電極１６に接触させて両電極間の電気接続を行う。また、ドレイン電極８を延ばして、共通配線３上に、共通配線３の方向と平行にドレイン電極８を配置しているので、ドレイン電極８と共通配線３の間にはゲート絶縁層４が設けられ、共通配線３とドレイン電極８の間で保持容量を形成する。
【００３７】
ＴＦＴ９上には、有色絶縁層、即ち、赤、緑、青の３層の各ＣＦ層１１、１２、１３が積み重ねられている。例えば、図２の中央の積み重ねられた各ＣＦ層１１、１２、１３においては、その両側に緑ＣＦ層１２の画素領域と青ＣＦ層１３の画素領域に設けられており、緑ＣＦ層１２と青ＣＦ層１３の一部は互いに、分離領域２０と対向して重なり合うように形成されている。一方、赤ＣＦ層１１は分離領域２０と対向しかつ平行に、分離領域２０の幅よりも幅広に残されている。同様に、図２の右側に積み重ねられた各ＣＦ層１１、１２、１３においては、緑ＣＦ層１３と赤ＣＦ層１１の一部は互いに、分離領域２０と対向して重なり合うように形成され、緑ＣＦ層１２は分離領域２０と対向しかつ平行に、分離領域２０の幅よりも幅広に残されている。なお、有色絶縁層の各ＣＦ層の積層順序は、図示された順序に限られることはなく、順不同である。
【００３８】
更に、各ＣＦ層１１、１２、１３の上には無色絶縁層である層間絶縁層１４が形成され、これによってその上に形成される画素電極１６の平坦化（但し、コンタクトホール１５の部分を除く）が図られている。
【００３９】
図３（ａ）〜（ｃ）および図４（ａ）〜（ｂ）は、オンチップＣＦ層構造を持ったＴＦＴ基板の製造工程を説明する断面図である。この製造工程は、全体で５工程からなり、各工程は次のとおりである。
【００４０】
（イ）第１工程（図３（ａ））：ＴＦＴ基板１上にＣｒ等の金属によってゲート配線２、ゲート電極２ａ、共通配線３、共通電極３ａをスパッタリング法、フォトリソグラフィ法、エッチング法で約４０００Åの厚さで形成し、これらの配線２、７上に窒化シリコン（ＳｉＮ）のゲート絶縁層４をプラズマＣＶＤ法、フォトリソグラフィ法、エッチング法で約４０００Åの厚さで形成する。そして、プラズマＣＶＤ法で、ゲート電極２ａの上に島状にアモルファスシリコン層５（以下、「ａ−Ｓｉ層５」という。）を約１５００Å厚さで、ｎ+アモルファスシリコン層６（以下「ｎ+ａ−Ｓｉ層６」という。）を約３００Å厚さで形成し、Ｃｒのスパッタリング法、フォトリソグラフィ法、エッチング法でドレイン電極８、ソース電極７ａを約４０００Åの厚さで形成する。その後、ＴＦＴ９の中央部のｎ＋ａ−Ｓｉ層６をチャネルエッチして、プラズマＣＶＤ法でＴＦＴ基板１全面に窒化シリコンの保護層１０を約１０００Åの厚さで形成する。但し、層間絶縁層１４によってＴＦＴ９の表面汚染による特性劣化の防止が可能なので、この保護層１０を無くすことも可能であるものの、この保護層１０によってＴＦＴ９の信頼性をより高める得るという利点もある。
【００４１】
（ロ）第２工程（図３（ｂ））：保護層１０上に、赤色画素に対応する領域に約１．５μｍの厚さでもって赤色絶縁層の赤ＣＦ層１１を形成する。ここで、画素領域の他に、この赤ＣＦ層１１を画素電極１６の分離領域２０のＢＭ層として兼用させるため、分離領域２０に対向する領域には、赤ＣＦ層１１を画素領域から延長し、もしくは別の赤ＣＦ層１１を形成している。この赤ＣＦ層１１は、例えば、カラーレジスト法（顔料分散法の一種）によって形成される。この方法は、感光性樹脂に微細化（サブミクロン）した顔料を均一に分散させた有色感光材を用いて、スピンコート塗布、露光、現像でパターンを形成するものである。カラーレジストの材料として、ポリビニルアルコール系の光架橋タイプやアクリル樹脂系の光重合タイプがある。なお、ここではカラーレジスト法を例に、赤ＣＦ層１１の製造方法を説明したが、この方法に限ることなく、例えば、有色フィルムを転写させ、それを露光、現像することによっても製造できる（これをフィルム転写法という。）。
【００４２】
（ハ）第３工程（図３（ｃ））：上記第２工程と同様にして、緑ＣＦ層１２、青ＣＦ層１３を形成する。なお、共通電極３ａとドレイン電極８の一部でもってゲート絶縁層４を介して保持容量を形成する領域においては、その上部にこれら各ＣＦ層１１、１２、１３のホール１７、１８、１９を形成する。
【００４３】
（ニ）第４工程（図４（ａ））：各ＣＦ層１１、１２、１３を形成した後、ＴＦＴ基板１全面に感光性を持った約２〜５μｍの厚さの無色絶縁層（アクリル系透明樹脂）をスピンコート法で塗布する。この層によって、ＴＦＴ９や上記各ＣＦ層１１、１２、１３の重なりによる段差を無くし、この層の上に設ける画素電極をコンタクトホール１５を除いて平坦化させることができる。そして、上記ホール１７、１８、１９と位置を一致させるように、フォトリソグラフィ法でこの層にコンタクトホール１５を設けると共に、表示領域外のＴＦＴ基板１の端面に延びているゲート配線またはソース配線（図示せず。）と外部回路（図示せず。）の対向基板のＩＴＯ（図示せず。）との接続を図るトランスファ電極その他の接続端子（図示せず。）にも無色絶縁層にコンタクトホール（図示せず。）を設ける。その後、この層を充分に焼成させて無色の層間絶縁層１４として機能させる。更に、層間絶縁層１４のコンタクトホール１５をマスクにして、ＴＦＴ９の保護用の保護層１０をエッチングし、ドレイン電極８の表面の一部を露出させる。なお、同時にトランスファー電極その他の端子（図示せず。）のコンタクトホール（図示せず。）の保護層１０もエッチングする。
【００４４】
（ホ）第５工程（図４（ｂ））：コンタクトホール１５を形成した後に、層間絶縁層１４の上に画素電極１６をスパッタリング法により約１０００Åの厚さで形成する。なお、画素電極１６については、既に説明したように、ＴＦＴ基板１上に設けられたゲート配線２とソース配線７上の分離領域２０によって複数に分離され、マトリクス状に配置されている。この分離領域２０に対向して、ゲート配線２またはソース配線７と重なり合った各ＣＦ層１１、１２、１３が共に配置され、これらによって、分離領域２０から漏れる光を遮光できる。上記コンタクトホール１５の内側にも画素電極１６を形成し、ドレイン電極８の表面の一部と画素電極１６を接触させて、これらの電気接続を図っている。画素電極の材質には、ＩＴＯ（indium tin oxide）の他、酸化インジュウムや酸化すずを用いることもできる。
【００４５】
こうして形成した各ＣＦ層１１、１２、１３の重ね合わせによって、分離領域２０の遮光効果を果たすことができ、このことは、図５に示す波長に対する各ＣＦ層１１、１２、１３の光透過率特性でもって説明され得る。例えば、赤ＣＦ層１１では、６２０ｎｍより長波長の光を８０％程度透過する一方、これより短波長の光をほとんど透過せず、青ＣＦ層１３では、５５０ｎｍ以上の長波長の光をほとんど透過せず、緑ＣＦ層では、４５０ｎｍ以下の短波長の光と６００ｎｍ以上の長波長の光をほとんど透過しない。よって赤、緑、青の各ＣＦ層１１、１２、１３を全て重ね合わせれば、いずれの波長の光も遮光でき得ることが分かる。これによって、ゲート配線２またはソース配線７の遮光効果に加えて、各ＣＦ層１１、１２、１３の遮光効果も相まって、より確実に光漏れを回避できる。
【００４６】
更に、ゲート電極２ａと画素電極１６の間には、図２に示すように、約２〜５μｍ厚の層間絶縁層１４を設けているので、層間絶縁層１４の上に設けられた分離領域２０は、その下に形成されたゲート電極２ａと上記厚さ分離れて配置される。このことは、ゲート電極２ａによっては、斜め方向の光（例えば、図１２に示された矢印方向の光ＬＢ）を効果的に遮光できない可能性があるところ、この斜め方向の光に対して、各ＣＦ層１１、１２、１３は分離領域２０と近接して配置されているので、各ＣＦ層１１、１２、１３の光透過率特性に対応して、斜め方向の光をこれで有効に遮光できる得る。
【００４７】
次に、ソース配線７に対する各ＣＦ層１１、１２、１３および隣接する画素電極１６によって挟まれた分離領域２０の具体的な配置について説明する。
【００４８】
まず、図６（ａ）に示される本実施の形態の一例では、ソース配線７の幅Ｗ１を分離領域２０の幅Ｗ３より大きくしている。一方、図６（ｂ）に示される本実施の形態の一例では、ソース配線７の幅Ｗ１を分離領域２０の幅Ｗ３より小さくしている。なお、図６（ａ）と図６（ｂ）に示される実施の形態のいずれも、各ＣＦ層１１、１２、１３の重ね合った領域の幅Ｗ２は、分離領域２０の幅Ｗ３よりも大きくして、これによって上記記載の遮光効果を発揮する。図６（ａ）のように、ソース配線７の幅を分離領域２０の幅より大きくすれば、このソース配線７によって分離領域２０から漏れる光の遮光効果を増すことができるので、各ＣＦ層１１、１２、１３の重ね合わせの遮光と相まってより効果的に光漏れの防止を行い得る。また、図６（ｂ）のように、ソース配線７の幅を分離領域２０の幅より小さくすれば、ソース配線７の遮光効果は犠牲になるが、ソース配線７と画素電極１６とは層間絶縁層１４を介して対向して配置されていないので、ソース配線７と画素電極１６の間で発生する寄生容量を少なくでき、クロストークを無くし得るという効果がある。なお、クロストークとは、非選択画素を駆動してしまう現象をいい、これによってコントラスト等の画質性能が劣化する。
【００４９】
図６（ｃ）に示される本実施の形態の一例では、ソース配線７の一方幅方向にソース配線７を延ばしている。隣接画素によってもたらされる電界の非対称性によって液晶の配向が乱れ、これによる表示不良を緩和できるという効果がある。
【００５０】
ゲート配線２に対する各ＣＦ層１１、１２、１３および隣接する画素電極１６によって挟まれた分離領域２０の配置については、図７に示すように、ゲート配線２の幅Ｌ１と各ＣＦ層１１、１２、１３の重ね合った領域の幅Ｌ２を共に、分離領域２０の幅Ｌ３よりも大きくして遮光効果を増している。なお、ゲート電極２ａとして機能するゲート配線２の領域に形成されたＴＦＴ９の上にも、図２に示すように、各ＣＦ層１１、１２、１３が形成され、分離領域２０で漏れる光の遮光とＴＦＴ基板全面より入射する光を防止し、トランジスタの光リークを無くしている。
【００５１】
実施の形態２
以下、上記実施の形態１で示された製造工程とそれで得られるＴＦＴ基板の変形例を図面に基づいて説明する。
【００５２】
図８（ａ）と（ｂ）は、ＴＦＴ基板の製造工程を説明する断面図であって、上記の第４工程（図４（ａ））の後の工程の断面図ある。なお、上記第１工程（図３（ａ））〜第４工程（図４（ａ））については、本実施の形態のＴＦＴ基板も同じ方法で製造されるので、これらの第１工程〜第４工程の説明を省く。この第４工程の後に行われる第５工程と第６工程は次のとおりである。
【００５３】
（ホ）第５工程（図８（ａ））：保護層１０を層間絶縁層１４をマスクにしてエッチングし、ドレイン電極８の表面の一部を露出させた後に、重ね合わせた各ＣＦ層１１、１２、１３の頂点位置まで層間絶縁層１４を薄くエッチバック処理する。なお、エッチバックとは、薄膜を形成した後に一定程度だけエッチングする薄膜平坦化手法のひとつである。
【００５４】
（ニ）第６工程（図８（ｂ））：エッチバック処理の後、上記図４（ｂ）に記載された方法と同じ方法で画素電極１６を形成し、コンタクトホール１５の部分で画素電極１６とドレイン電極８を電気接続する。
【００５５】
このようにして層間絶縁層１４を形成すると、分離領域２０と積み重ねられた各ＣＦ層１１、１２、１３間には、層間絶縁層１４の厚み方向のすきまが無いので、斜め方向の光を完全に遮光できる。なお、保護層１０のエッチング、層間絶縁層１４のエッチバック処理、有機系残留物の除去（スカム除去）をドライエッチ装置で大気にさらすことなく連続処理できるので、工程数の増加を招くことはない。なお、本実施の形態においても、有色絶縁層の各ＣＦ層の積層順序は、図示された順序に限られることはなく、順不同である。
【００５６】
実施の形態３
以下、上記実施の形態１で示された製造工程の他の変形例を、図面に基づいて説明する。
【００５７】
図９（ａ）と（ｂ）は、ＴＦＴ基板の製造工程の内、各ＣＦ層１１、１２、１３と保護層１０のエッチングについて説明する断面図である。なお、これ以外の製造方法については、上記図３（ａ）〜（ｃ）および図４（ａ）〜（ｂ）に記載された製造方法と同じ方法なので、これらの説明は省いている。各ＣＦ層１１、１２、１３と保護層１０のエッチング工程は次のとおりである。
【００５８】
（Ａ）エッチング工程１（図９（ａ））：層間絶縁層１４にコンタクトホール１５を形成した後、このコンタクトホール１５を持つ層間絶縁層１４をマスクとしてエッチングの準備を行う。
【００５９】
（Ｂ）エッチング工程２（図９（ｂ））：層間絶縁層１４をマスクにして、各ＣＦ層１１、１２、１３と保護層１０を大気にさらすことなく連続エッチングする。
【００６０】
ここで、本実施の形態では、図３（ｂ）に示された各ＣＦ層１１、１２、１３のホール１７、１８、１９を形成することなく、各ＣＦ層１１、１２、１３を保護層１０と共に同時エッチングしている。このようにして形成すると、各ＣＦ層１１、１２、１３のホール１７、１８、１９と層間絶縁層のコンタクトホール１５の位置合わせが必要であった図３および４に記載されたＴＦＴ基板１の製造方法に比べて、この位置合わせを考慮することなく、より容易にＴＦＴ基板１を製造できるという利点がある。なお、本実施の形態においても、有色絶縁層の各ＣＦ層の積層順序は、図示された順序に限られることはなく、順不同である。
【００６１】
実施の形態４
以下、上記実施の形態１と異なる他の実施の形態を、図面に基づいて説明する。
【００６２】
上記分離領域２０の光漏れの他、図１０に示すように、ＴＦＴ基板１の表示領域２３の外側領域であって、配線２、７と外部回路（図示せず。）を接続するＬ字型の端子領域２１の内側の周辺において、環状に光漏れを発生する環状光漏れ領域２２がある。この環状光漏れ領域２２にも各ＣＦ層１１、１２、１３を重ね合わせて形成することによって、これがＢＭ層の代りに遮光効果を発揮する。なお、各ＣＦ層１１、１２、１３は環状光漏れ領域２２に対向して環状に形成され、これらの積み重ねの順番は任意で良い。なお、本実施の形態においても、有色絶縁層の各ＣＦ層の積層順序は、図示された順序に限られることはなく、順不同である。
【００６３】
【発明の効果】
【００６８】
請求項１に記載の発明によれば、画素電極の分離領域における光漏れを確実に防止でき、かつ画素電極の段差をなくしてこれによる表示不良を根本的に解消できるオンチップＣＦ層構造の液晶表示装置の製造方法が得られる。ここで、請求項１に記載の発明によれば、この効果の他、簡易にＣＦ層の形成を行い得る。請求項１に記載の発明によれば、上記の効果の他、隣の画素領域より斜め方向に伝播する光の遮光も確実に行い得る。
【００６９】
請求項２に記載の発明によれば、上記の効果の他、薄膜トランジスタの特性劣化も確実に防止し得る。
【００７１】
請求項３乃至６に記載の発明によれば、上記の効果の他、簡易にコンタクトホール形成を行い得る。
【００７２】
請求項７と８に記載の発明によれば、上記の効果の他、エッチング処理を効率的に行う得る。
【図面の簡単な説明】
【図１】液晶表示装置のＴＦＴ基板の平面図である。
【図２】図１に示された線II−II部分の断面図である。
【図３】（ａ）〜（ｃ）は、ＴＦＴ基板の製造工程を説明する断面図である。
【図４】（ａ）〜（ｂ）は、ＴＦＴ基板の製造工程を説明する断面図である。
【図５】波長に対するＣＦ層の光透過率特性を説明する図である。
【図６】（ａ）〜（ｃ）はそれぞれ、ソース配線に対するＣＦ層と画素電極の配置の一例を示す断面図である。
【図７】ゲート配線に対するＣＦ層と画素電極の配置を示す断面図である。
【図８】（ａ）と（ｂ）は、他の実施の形態におけるＴＦＴ基板の製造工程を説明する断面図である。
【図９】（ａ）と（ｂ）は、他の実施の形態におけるＴＦＴ基板の製造工程を説明する断面図である。
【図１０】表示領域外の光漏れ領域を遮光するという実施の形態を説明する平面図である。
【図１１】従来の液晶表示装置の回路構成を示す図である。
【図１２】従来の画素最上層構造を持ったＴＦＴ基板の断面を示す図である。
【符号の説明】
１ ＴＦＴ基板
２ ゲート配線
３ 共通配線
４ ゲート絶縁層
５ アモルファスシリコン層（ａ−Ｓｉ層）
６ ｎ＋アモルファスシリコン層（ｎ+ａ−Ｓｉ層）
７ ソース配線
８ ドレイン電極
９ ＴＦＴ
１０ 保護層
１１ 赤ＣＦ層
１２ 緑ＣＦ層
１３ 青ＣＦ層
１４ 層間絶縁層
１５ コンタクトホール
１６ 画素電極
１７、１８、１９ ホール
２０ 分離領域
２１ 端子領域
２２ 環状光漏れ領域
２３ 表示領域
Claims (8)
- 基板と、前記基板上に互いに直交して形成されたゲート配線およびソース配線と、前記ゲート配線および前記ソース配線を覆って形成されたゲート絶縁層と、
前記ゲート絶縁層上に設けられた薄膜トランジスタと、前記薄膜トランジスタおよび前記ゲート絶縁層を覆って形成された複数の有色絶縁層と、前記複数の有色絶縁層上に形成された無色絶縁層と、前記ゲート配線または前記ソース配線と対向して設けられた分離領域によって分離され、かつ前記無色絶縁層上に形成された複数の画素電極と、前記画素電極の領域内で前記有色絶縁層および前記無色絶縁層に設けられたコンタクトホールとを備えた液晶表示装置であって、前記分離領域と対向した領域には、赤色絶縁層と緑色絶縁層と青色絶縁層とが積み重ねられてなり、
前記画素電極と接する前記無色絶縁層の表面は、前記コンタクトホールを設けた領域を除き平坦であり、前記分離領域の前記有色絶縁層の最上層表面と前記基板との距離を、前記無色絶縁層の表面と前記基板との距離に一致させた液晶表示装置の製造方法であって、
基板上に互いに直交するゲート配線およびソース配線を配置し、前記ゲート配線と前記ソース配線を覆うように前記基板上にゲート絶縁層を形成し、前記ゲート絶縁層上に薄膜トランジスタを形成し、前記薄膜トランジスタを形成した後に前記基板上に部分的に有色絶縁層を３層積み重ね、前記有色絶縁層が積み重ねられた後に前記基板全面に無色絶縁層を形成し、前記無色絶縁層にコンタクトホールを形成し、前記ゲート配線または前記ソース配線に対向して設けられた分離領域で分離された複数の画素電極を前記無色絶縁層上に形成する液晶表示装置の製造方法であって、前記有色絶縁層は感光性であって、前記有色絶縁層の形成、露光および現像を繰り返すことによって前記基板上に部分的に前記有色絶縁層を３層積み重ね、前記無色絶縁層を形成した後、前記画素電極を形成する前に前記無色絶縁層の表面をエッチバックすることを特徴とする液晶表示装置の製造方法。 - 前記薄膜トランジスタを形成した後、前記有色絶縁層を形成する前に前記基板全面に保護層を形成することを特徴とする請求項１記載の液晶表示装置の製造方法。
- 前記無色絶縁層は感光性であって、前記無色絶縁層の露光および現像を行うことによって前記コンタクトホールを形成することを特徴とする請求項１または２記載の液晶表示装置の製造方法。
- 前記画素電極の領域内において、前記有色絶縁層の形成されない部分に位置を合わせて前記コンタクトホールを形成することを特徴とする請求項１、２または３記載の液晶表示装置の製造方法。
- 前記画素電極の領域内において、前記無色絶縁層の前記コンタクトホールをマスクにして前記有色絶縁層をエッチングすることを特徴とする請求項１、２または３記載の液晶表示装置の製造方法。
- 前記有色絶縁層のエッチングの後、前記画素電極の領域内において、前記無色絶縁層の前記コンタクトホールをマスクにして保護層をエッチングすることを特徴とする請求項５記載の液晶表示装置の製造方法。
- 前記保護層のエッチングと前記エッチバックを大気にさらすことなく連続処理することを特徴とする請求項１または２記載の液晶表示装置の製造方法。
- 前記有色絶縁層のエッチングと前記保護層のエッチングを大気にさらすことなく連続処理することを特徴とする請求項６記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26938198A JP4234820B2 (ja) | 1998-09-24 | 1998-09-24 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26938198A JP4234820B2 (ja) | 1998-09-24 | 1998-09-24 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000098422A JP2000098422A (ja) | 2000-04-07 |
| JP4234820B2 true JP4234820B2 (ja) | 2009-03-04 |
Family
ID=17471625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26938198A Expired - Fee Related JP4234820B2 (ja) | 1998-09-24 | 1998-09-24 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4234820B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI248531B (en) * | 2001-03-30 | 2006-02-01 | Au Optronics Corp | Flat panel display and method for forming the same |
| JP2003172946A (ja) | 2001-09-28 | 2003-06-20 | Fujitsu Display Technologies Corp | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
| JP2010231233A (ja) * | 2001-09-28 | 2010-10-14 | Sharp Corp | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
| JP4417072B2 (ja) | 2003-03-28 | 2010-02-17 | シャープ株式会社 | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
| KR100935670B1 (ko) * | 2003-04-04 | 2010-01-07 | 삼성전자주식회사 | 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법 |
| KR100973804B1 (ko) * | 2003-07-24 | 2010-08-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| JP5273384B2 (ja) | 2009-07-09 | 2013-08-28 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| KR102122402B1 (ko) * | 2013-12-31 | 2020-06-15 | 엘지디스플레이 주식회사 | 씨오티 구조 액정표시장치 및 이의 제조방법 |
| JP6707418B2 (ja) * | 2016-08-05 | 2020-06-10 | 株式会社ジャパンディスプレイ | 表示装置、表示装置の製造方法、及び、カラーフィルタ基板 |
| CN109638035B (zh) * | 2018-11-13 | 2021-02-26 | 武汉华星光电半导体显示技术有限公司 | 像素排列结构及有机发光二极管显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2655941B2 (ja) * | 1991-01-30 | 1997-09-24 | シャープ株式会社 | アクティブマトリクス型液晶表示装置およびその製造方法 |
| JP3383047B2 (ja) * | 1992-12-25 | 2003-03-04 | ソニー株式会社 | アクティブマトリクス基板 |
| JP3221206B2 (ja) * | 1994-01-24 | 2001-10-22 | ソニー株式会社 | 表示パネル用半導体装置及びその製造方法 |
| JP3277732B2 (ja) * | 1994-11-24 | 2002-04-22 | ソニー株式会社 | カラー表示装置 |
| JP3150072B2 (ja) * | 1996-10-29 | 2001-03-26 | 松下電器産業株式会社 | 液晶光学素子の製造方法 |
| JP3949759B2 (ja) * | 1996-10-29 | 2007-07-25 | 東芝電子エンジニアリング株式会社 | カラーフィルタ基板および液晶表示素子 |
| JPH1164882A (ja) * | 1997-08-12 | 1999-03-05 | Matsushita Electric Ind Co Ltd | 反射型液晶パネルおよびその製造方法 |
-
1998
- 1998-09-24 JP JP26938198A patent/JP4234820B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000098422A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101085136B1 (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP3269787B2 (ja) | 液晶表示装置 | |
| JP4303214B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4772599B2 (ja) | 液晶表示装置とその製造方法 | |
| KR100372579B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US20060006385A1 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor | |
| US6480255B2 (en) | Substrate of LCD device having external terminals covered with protective film and manufacturing method thereof | |
| KR101002347B1 (ko) | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP4234820B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR101758834B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| JP3782195B2 (ja) | アクティブマトリクス型液晶表示素子及びその製造方法 | |
| KR100940569B1 (ko) | 박막 트랜지스터 기판 | |
| JP2000098367A (ja) | 液晶表示装置およびその製造方法 | |
| JP4112672B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP2004061687A (ja) | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 | |
| KR101366537B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
| KR20000031004A (ko) | 평면 구동 방식의 액정 표시 장치 | |
| KR100552281B1 (ko) | 유기절연막을이용한액정표시장치및그제조방법 | |
| KR101215943B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP2001142097A (ja) | 液晶表示装置とその製造方法 | |
| KR100483525B1 (ko) | 유기절연막을이용한액정표시장치의제조방법 | |
| KR101186514B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20090099301A (ko) | 박막 트랜지스터 기판과 이의 제조 방법 | |
| KR20050068843A (ko) | 칼라 필터를 갖는 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2008032855A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070419 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |