JPH0553146A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0553146A JPH0553146A JP21885891A JP21885891A JPH0553146A JP H0553146 A JPH0553146 A JP H0553146A JP 21885891 A JP21885891 A JP 21885891A JP 21885891 A JP21885891 A JP 21885891A JP H0553146 A JPH0553146 A JP H0553146A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- line
- auxiliary capacitance
- display electrode
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 補助容量電極の段差により生じる表示電極の
断線やクラックを無くす。 【構成】 表示電極を（２４ｏ）と（２４ｕ）に分割
し、この間に、補助容量の構成部（１３），（２３）を
設け、上層電極（２３）により上方の表示電極（２４
ｏ）をソース電極（２５）と接続する。
断線やクラックを無くす。 【構成】 表示電極を（２４ｏ）と（２４ｕ）に分割
し、この間に、補助容量の構成部（１３），（２３）を
設け、上層電極（２３）により上方の表示電極（２４
ｏ）をソース電極（２５）と接続する。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に関し、
特に補助容量電極上のステップカバレージによる歩留り
低下を防止した構造に関するものである。
特に補助容量電極上のステップカバレージによる歩留り
低下を防止した構造に関するものである。
【０００２】
【従来の技術】一般に、液晶表示装置は、カラーＴＶを
中心に開発や量産化が活発に進められている。これらの
技術動向を詳細に説明したものとして、日経ＢＰ社が発
行した「フラットパネル・ディスプレイ １９９１」が
ある。この中には、色々な構造の液晶表示装置が開示さ
れているが、ここではＴＦＴを利用したアクティブ・マ
トリックス液晶表示装置で以下に説明してゆく。
中心に開発や量産化が活発に進められている。これらの
技術動向を詳細に説明したものとして、日経ＢＰ社が発
行した「フラットパネル・ディスプレイ １９９１」が
ある。この中には、色々な構造の液晶表示装置が開示さ
れているが、ここではＴＦＴを利用したアクティブ・マ
トリックス液晶表示装置で以下に説明してゆく。
【０００３】このアクティブ・マトリックス液晶表示装
置は、例えば図５の如き構成を有する。先ず透明な絶縁
性基板、例えばガラス基板（５１）がある。このガラス
基板（５１）上には、ＴＦＴの一構成要素となるゲート
（５２）および補助容量電極（５３）が、例えばＭｏ−
Ｔａ合金等より形成されている。更に全面にはＳｉＮｘ
から成る膜（５４）を積層する。続いて前記ゲート（５
２）に対応するＳｉＮｘ膜（５４）上には、アモルファ
ス・シリコン膜（５５）およびＮ+型のアモルファス・
シリコン膜（５６）が積層され、この２層のアモルファ
ス・シリコン膜（５５），（５６）の間には、半導体保
護膜（５７）が設けられている。続いてＮ+型のアモル
ファス・シリコン膜（５６）上には、それぞれソース電
極（５８）およびドレイン電極（５９）が、例えばＭｏ
とＡｌの積層体で設けられている。更には前記補助容量
電極（５３）に対応する前記ＳｉＮｘ膜（５４）上に、
例えばＩＴＯより成る表示電極（６０）が設けられ、前
記ソース電極（５８）と電気的に接続されている。
置は、例えば図５の如き構成を有する。先ず透明な絶縁
性基板、例えばガラス基板（５１）がある。このガラス
基板（５１）上には、ＴＦＴの一構成要素となるゲート
（５２）および補助容量電極（５３）が、例えばＭｏ−
Ｔａ合金等より形成されている。更に全面にはＳｉＮｘ
から成る膜（５４）を積層する。続いて前記ゲート（５
２）に対応するＳｉＮｘ膜（５４）上には、アモルファ
ス・シリコン膜（５５）およびＮ+型のアモルファス・
シリコン膜（５６）が積層され、この２層のアモルファ
ス・シリコン膜（５５），（５６）の間には、半導体保
護膜（５７）が設けられている。続いてＮ+型のアモル
ファス・シリコン膜（５６）上には、それぞれソース電
極（５８）およびドレイン電極（５９）が、例えばＭｏ
とＡｌの積層体で設けられている。更には前記補助容量
電極（５３）に対応する前記ＳｉＮｘ膜（５４）上に、
例えばＩＴＯより成る表示電極（６０）が設けられ、前
記ソース電極（５８）と電気的に接続されている。
【０００４】一方、図示していないが、前記ガラス基板
（５１）と対向して、ガラス基板が設けられ、このガラ
ス基板上に対向電極が設けられている。更に、この一対
のガラス基板間に液晶が注入され、液晶表示装置と成
る。
（５１）と対向して、ガラス基板が設けられ、このガラ
ス基板上に対向電極が設けられている。更に、この一対
のガラス基板間に液晶が注入され、液晶表示装置と成
る。
【０００５】
【発明が解決しようとする課題】前記補助容量電極（５
３）上には、ＳｉＮｘ膜（５４）がカバーされるが、補
助容量電極（５３）の膜厚やＳｉＮｘ膜（５４）の成膜
条件により段差にクラック等が生じることがある。また
この状態で、表示電極（６０）を形成すると、表示電極
（６０）が補助容量電極（５３）と短絡したり、表示電
極（６０）自身を分断し、歩留りを低下させる問題があ
った。
３）上には、ＳｉＮｘ膜（５４）がカバーされるが、補
助容量電極（５３）の膜厚やＳｉＮｘ膜（５４）の成膜
条件により段差にクラック等が生じることがある。また
この状態で、表示電極（６０）を形成すると、表示電極
（６０）が補助容量電極（５３）と短絡したり、表示電
極（６０）自身を分断し、歩留りを低下させる問題があ
った。
【０００６】
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、透明な絶縁性基板上に複数のゲートライ
ン、このゲートラインと直行して設けられた複数のドレ
インラインおよび前記ゲートライン間にこのゲートライ
ンと平行に設けられた補助容量ラインが形成され、前記
ゲートラインとドレインラインで囲まれた領域にトラン
ジスタと表示電極が設けられて、このトランジスタと表
示電極がマトリックス状に配置された液晶表示装置にお
いて、前記表示電極は、前記補助容量ラインと重畳しな
いように２分割され、この２つの表示電極の間に、絶縁
膜を介して上層電極が形成され、前記補助容量ライン、
絶縁膜および上層電極で補助容量を構成することで解決
するものである。
みて成され、透明な絶縁性基板上に複数のゲートライ
ン、このゲートラインと直行して設けられた複数のドレ
インラインおよび前記ゲートライン間にこのゲートライ
ンと平行に設けられた補助容量ラインが形成され、前記
ゲートラインとドレインラインで囲まれた領域にトラン
ジスタと表示電極が設けられて、このトランジスタと表
示電極がマトリックス状に配置された液晶表示装置にお
いて、前記表示電極は、前記補助容量ラインと重畳しな
いように２分割され、この２つの表示電極の間に、絶縁
膜を介して上層電極が形成され、前記補助容量ライン、
絶縁膜および上層電極で補助容量を構成することで解決
するものである。
【０００７】
【作用】図１の如く、表示電極（２４）を２分割し、こ
の表示電極（２４ｏ），（２４ｕ）間に、補助容量の構
成となる補助容量ライン（１４）および上層電極（２
３）が配置されるので、表示電極が補助容量ラインを覆
うことがない。また上層電極（２３）上には、２分割さ
れた２つの表示電極の一部が載置されており、上層電極
（２３）を介して、トランジスタのソースからの電圧が
印加されている。
の表示電極（２４ｏ），（２４ｕ）間に、補助容量の構
成となる補助容量ライン（１４）および上層電極（２
３）が配置されるので、表示電極が補助容量ラインを覆
うことがない。また上層電極（２３）上には、２分割さ
れた２つの表示電極の一部が載置されており、上層電極
（２３）を介して、トランジスタのソースからの電圧が
印加されている。
【０００８】従って表示電極（２４）自身の機能を損う
ことなく、補助容量を形成できる。
ことなく、補助容量を形成できる。
【０００９】
【実施例】以下に本発明について説明する。図１は液晶
表示装置の中の１セルを示したものであり、図２，図３
および図４は、夫々Ａ−Ａ線，Ｂ−Ｂ線およびＣ−Ｃ線
に沿った断面図である。まず、透明な絶縁性基板（１
０）上に形成されたゲート（１１）、およびこのゲート
（１１）と一体で形成された複数本のゲートライン（１
２）と、このゲートラインと離間して形成された補助容
量電極（１３）、およびこの補助容量電極（１３）と一
体で形成された補助容量ライン（１４）と、実質的に前
記絶縁性基板（１０）の全面に形成された絶縁層（１
５）がある。
表示装置の中の１セルを示したものであり、図２，図３
および図４は、夫々Ａ−Ａ線，Ｂ−Ｂ線およびＣ−Ｃ線
に沿った断面図である。まず、透明な絶縁性基板（１
０）上に形成されたゲート（１１）、およびこのゲート
（１１）と一体で形成された複数本のゲートライン（１
２）と、このゲートラインと離間して形成された補助容
量電極（１３）、およびこの補助容量電極（１３）と一
体で形成された補助容量ライン（１４）と、実質的に前
記絶縁性基板（１０）の全面に形成された絶縁層（１
５）がある。
【００１０】透明な絶縁性基板（１０）は、例えばガラ
スより成る。このガラス基板（１０）上には、ゲート
（１１）、このゲート（１１）と一体のゲートラインが
一点鎖線の如く形成されている。また補助容量電極（１
３）およびこの電極（１３）と一体で成る補助容量ライ
ン（１４）が一点鎖線の如く設けられ、後述する表示電
極領域の間および周辺に、ヨの字の形状に形成され、更
には隣接する補助容量電極（１３）とを接続するため
に、補助容量ライン（１４）が設けられている。また両
者は、例えばＡｌとＭｏより成っているが、Ｔａ，Ｔａ
ＭｏおよびＣｒ−Ｃｕ（Ｆｅが微量入ったもの）等でも
良い。ゲート端子および補助容量端子は、図面では省略
したが、例えばＩＴＯ等より成りガラス基板（１０）の
周辺に設けられ、最終構造として考えると、これらは夫
々電気的に接続されている。またゲート（１１）、ゲー
トライン（１２）、補助容量電極（１３）および補助容
量ライン（１４）を覆うゲート絶縁膜（１５）は、プラ
ズマＣＶＤ法で形成されたＳｉＮｘ膜である。ここで
は、ＳｉＮｘ膜の代りにＳｉＯ2膜を使用しても良い
し、この２つの膜を２層にしても良い。またＳｉＮｘ膜
やＳｉＯ2膜を単独で使う場合、成膜工程を２工程に分
け、２層構造としても良い。
スより成る。このガラス基板（１０）上には、ゲート
（１１）、このゲート（１１）と一体のゲートラインが
一点鎖線の如く形成されている。また補助容量電極（１
３）およびこの電極（１３）と一体で成る補助容量ライ
ン（１４）が一点鎖線の如く設けられ、後述する表示電
極領域の間および周辺に、ヨの字の形状に形成され、更
には隣接する補助容量電極（１３）とを接続するため
に、補助容量ライン（１４）が設けられている。また両
者は、例えばＡｌとＭｏより成っているが、Ｔａ，Ｔａ
ＭｏおよびＣｒ−Ｃｕ（Ｆｅが微量入ったもの）等でも
良い。ゲート端子および補助容量端子は、図面では省略
したが、例えばＩＴＯ等より成りガラス基板（１０）の
周辺に設けられ、最終構造として考えると、これらは夫
々電気的に接続されている。またゲート（１１）、ゲー
トライン（１２）、補助容量電極（１３）および補助容
量ライン（１４）を覆うゲート絶縁膜（１５）は、プラ
ズマＣＶＤ法で形成されたＳｉＮｘ膜である。ここで
は、ＳｉＮｘ膜の代りにＳｉＯ2膜を使用しても良い
し、この２つの膜を２層にしても良い。またＳｉＮｘ膜
やＳｉＯ2膜を単独で使う場合、成膜工程を２工程に分
け、２層構造としても良い。
【００１１】次に、ゲート（１１）を一構成とするＴＦ
Ｔの活性領域（１６）、ソース（１７）、ドレイン（１
８）、ドレインライン（１９）、ドレインライン（１
９）との交差部を除いたゲートライン（１２）上および
補助容量電極（１３）上に設けられたノンドープのアモ
ルファスシリコン層（２０），Ｎ+型のアモルファスシ
リコン層（２１）およびＡｕ層（２２）の３層がある。
この３層は、減圧雰囲気内で連続して形成されるので、
ピンホール等の発生を防止でき、またＡｕ層は、補助容
量電極上にのみ形成され、この電極を跨がないので、上
層電極の断線も防止できる。
Ｔの活性領域（１６）、ソース（１７）、ドレイン（１
８）、ドレインライン（１９）、ドレインライン（１
９）との交差部を除いたゲートライン（１２）上および
補助容量電極（１３）上に設けられたノンドープのアモ
ルファスシリコン層（２０），Ｎ+型のアモルファスシ
リコン層（２１）およびＡｕ層（２２）の３層がある。
この３層は、減圧雰囲気内で連続して形成されるので、
ピンホール等の発生を防止でき、またＡｕ層は、補助容
量電極上にのみ形成され、この電極を跨がないので、上
層電極の断線も防止できる。
【００１２】ＴＦＴの活性領域に於いては、図２の如
く、チャンネルに対応するＮ+型のアモルファスシリコ
ン層（２１）とＡｕ層（２２）は、エッチングにより除
去されている。またゲートライン（１２）に於いては、
ゲート（１１）となる突出部を除き、ドレインライン
（１９）との交差を防止するため、重畳部のアモルファ
スシリコン層（２０）、Ｎ+型のアモルファスシリコン
層（２１）およびＡｕ層（２２）は除去され、補助容量
電極（１３）を一構成とする補助容量ラインも、図３の
如くドレイン（１９）との交差を防止するために、アモ
ルファスシリコン層（２０）、Ｎ+型のアモルファスシ
リコン層（２１）およびＡｕ層（２２）が除去されてい
る。また前記ヨの字の補助容量電極（１３）上には、補
助容量を構成する上層電極として、図４の如く前記３層
（２０），（２１），（２２）が積層されている。この
２点鎖線で示された上層電極（２３）の上端および下端
は、アの矢印で示した部分であるが、下層の補助容量電
極（１３）よりも更に先へ突出し、補助容量電極（１
３）の段差に影響されず平坦な面を作っている。これは
後述の表示電極（２４）とのコンタクトを良好とするた
めに作られている。更に、ソース、ドレイン上に設けら
れた３層（２０），（２１），（２２）は、２点鎖線で
示したソース電極（２５）およびドレイン電極（２６）
となる。
く、チャンネルに対応するＮ+型のアモルファスシリコ
ン層（２１）とＡｕ層（２２）は、エッチングにより除
去されている。またゲートライン（１２）に於いては、
ゲート（１１）となる突出部を除き、ドレインライン
（１９）との交差を防止するため、重畳部のアモルファ
スシリコン層（２０）、Ｎ+型のアモルファスシリコン
層（２１）およびＡｕ層（２２）は除去され、補助容量
電極（１３）を一構成とする補助容量ラインも、図３の
如くドレイン（１９）との交差を防止するために、アモ
ルファスシリコン層（２０）、Ｎ+型のアモルファスシ
リコン層（２１）およびＡｕ層（２２）が除去されてい
る。また前記ヨの字の補助容量電極（１３）上には、補
助容量を構成する上層電極として、図４の如く前記３層
（２０），（２１），（２２）が積層されている。この
２点鎖線で示された上層電極（２３）の上端および下端
は、アの矢印で示した部分であるが、下層の補助容量電
極（１３）よりも更に先へ突出し、補助容量電極（１
３）の段差に影響されず平坦な面を作っている。これは
後述の表示電極（２４）とのコンタクトを良好とするた
めに作られている。更に、ソース、ドレイン上に設けら
れた３層（２０），（２１），（２２）は、２点鎖線で
示したソース電極（２５）およびドレイン電極（２６）
となる。
【００１３】更に、実線の如く、ＩＴＯより成る表示電
極（２４）、ＩＴＯより成るドレインライン（１９）の
断線を防止する救済ライン（２７）がある。表示電極
（２４）は、２つに分割されており、下方の表示電極
（２４ｕ）は、ソース電極（２５）上に一部が重畳し、
また上層電極（２３）下端のアで示した領域の上に一部
が重畳している。また上方の表示電極（２４ｏ）は、上
層電極（２３）上端のアで示した領域の上に一部が重畳
している。
極（２４）、ＩＴＯより成るドレインライン（１９）の
断線を防止する救済ライン（２７）がある。表示電極
（２４）は、２つに分割されており、下方の表示電極
（２４ｕ）は、ソース電極（２５）上に一部が重畳し、
また上層電極（２３）下端のアで示した領域の上に一部
が重畳している。また上方の表示電極（２４ｏ）は、上
層電極（２３）上端のアで示した領域の上に一部が重畳
している。
【００１４】従って、上方の表示電極（２４ｏ）は、下
方の表示電極（２４ｕ）、上層電極（２３）を介してソ
ース電極（２５）と電気的に接続されている。以下は図
示していないが上層には、例えばポリイミド等から成る
配向膜が設けられている。一方、ガラス基板（１０）と
対をなす対向ガラス基板が設けられ、この対向ガラス基
板には、実質的に表示電極を除いた領域に遮光膜が設け
られ、対向電極が設けられる。更には、前述の配向膜が
設けられる。
方の表示電極（２４ｕ）、上層電極（２３）を介してソ
ース電極（２５）と電気的に接続されている。以下は図
示していないが上層には、例えばポリイミド等から成る
配向膜が設けられている。一方、ガラス基板（１０）と
対をなす対向ガラス基板が設けられ、この対向ガラス基
板には、実質的に表示電極を除いた領域に遮光膜が設け
られ、対向電極が設けられる。更には、前述の配向膜が
設けられる。
【００１５】更には、この一対のガラス基板間にスペー
サが設けられ、周辺を封着材で封着し、注入孔より液晶
が注入されて本装置が得られる。
サが設けられ、周辺を封着材で封着し、注入孔より液晶
が注入されて本装置が得られる。
【００１６】
【発明の効果】以上の説明から明らかな通り、表示電極
を２分割し、２つの表示電極の間、表示電極とドレイン
ラインの間および表示電極とゲートラインの間に、補助
容量を構成しているので、表示電極が補助容量電極を覆
うことが無い。そのため、補助容量電極の段差による表
示電極の断線やクラックの発生は、全く無くなる。
を２分割し、２つの表示電極の間、表示電極とドレイン
ラインの間および表示電極とゲートラインの間に、補助
容量を構成しているので、表示電極が補助容量電極を覆
うことが無い。そのため、補助容量電極の段差による表
示電極の断線やクラックの発生は、全く無くなる。
【００１７】また上方の表示電極は、下方の表示電極お
よび上層電極を介してソース電極と電気的に接続され、
上層電極を補助容量の上層電極およびソース電極との接
続手段として使えるので、別途接続手段を形成すること
なく接続できる。
よび上層電極を介してソース電極と電気的に接続され、
上層電極を補助容量の上層電極およびソース電極との接
続手段として使えるので、別途接続手段を形成すること
なく接続できる。
【図１】本発明の液晶表示装置の平面図である。
【図２】図１のＡ−Ａ線における断面図である。
【図３】図１のＢ−Ｂ線における断面図である。
【図４】図１のＣ−Ｃ線における断面図である。
【図５】従来の液晶表示装置の断面図である。
１０ ガラス基板 １１ ゲート １２ ゲートライン １３ 補助容量電極 １４ 補助容量ライン １５ 絶縁層 １６ 活性領域 １７ ソース １８ ドレイン １９ ドレインライン ２０ ノンドープのアモルファスシリコン ２１ Ｎ+型のアモルファスシリコン ２２ Ａｕ層 ２３ 上層電極 ２４ 表示電極 ２５ ソース電極 ２６ ドレイン電極 ２７ 救済ライン
Claims (3)
- 【請求項１】 透明な絶縁性基板上に複数のゲートライ
ン、このゲートラインと直行して設けられた複数のドレ
インラインおよび前記ゲートライン間にこのゲートライ
ンと平行に設けられた補助容量ラインが形成され、前記
ゲートラインとドレインラインで囲まれた領域にトラン
ジスタと表示電極が設けられて、このトランジスタと表
示電極がマトリックス状に配置された液晶表示装置にお
いて、 前記表示電極は、前記補助容量ラインと重畳しないよう
に２分割され、この２つの表示電極の間に、絶縁膜を介
して上層電極が形成され、前記補助容量ライン、絶縁膜
および上層電極で補助容量を構成することを特徴とした
液晶表示装置。 - 【請求項２】 前記上層電極により一方の表示電極と他
方の表示電極が電気的に接続されることを特徴とした請
求項１記載の液晶表示装置。 - 【請求項３】 透明な絶縁性基板上に複数のゲートライ
ン、このゲートラインと直行して設けられた複数のドレ
インラインおよび前記ゲートライン間にこのゲートライ
ンと平行に設けられた補助容量ラインが形成され、前記
ゲートラインとドレインラインで囲まれた領域にトラン
ジスタと表示電極が設けられて、このトランジスタと表
示電極がマトリックス状に配置された液晶表示装置にお
いて、 前記表示電極は、前記ゲートライン、ドレインラインお
よび補助容量ラインで囲まれた領域に、それぞれ設けら
れ前記補助容量ライン上には、絶縁膜を介して上層電極
が設けられ前記一方の表示電極は、隣接して設けられた
トランジスタのソース電極と電気的に接続され、 前記他方の表示電極は、一方の表示電極と電気的に接続
された上層電極を介して、前記トランジスタのソース電
極と電気的に接続されることを特徴とした液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21885891A JPH0553146A (ja) | 1991-08-29 | 1991-08-29 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21885891A JPH0553146A (ja) | 1991-08-29 | 1991-08-29 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553146A true JPH0553146A (ja) | 1993-03-05 |
Family
ID=16726426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21885891A Pending JPH0553146A (ja) | 1991-08-29 | 1991-08-29 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553146A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5839925A (en) * | 1995-09-29 | 1998-11-24 | The Whitaker Corporation | Electrical receptacle terminals |
| JPH11218781A (ja) * | 1998-01-30 | 1999-08-10 | Seiko Epson Corp | 液晶装置及びその製造方法並びに電子機器 |
| US6083033A (en) * | 1998-01-09 | 2000-07-04 | Yazaki Corporation | Electrical connector having terminal distortion preventing structure |
| US6190195B1 (en) | 1998-01-09 | 2001-02-20 | Yazaki Corporation | Electrical connector having terminal distortion preventing structure |
| KR20030020523A (ko) * | 2001-08-29 | 2003-03-10 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 |
| JP2003262881A (ja) * | 2003-01-16 | 2003-09-19 | Seiko Epson Corp | 液晶装置及びその製造方法並びに電子機器 |
| US10355374B2 (en) | 2017-07-05 | 2019-07-16 | Sumitomo Wiring Systems, Ltd. | Terminal fitting |
| US10374348B2 (en) | 2017-07-27 | 2019-08-06 | Sumitomo Wiring Systems, Ltd. | Terminal fitting |
-
1991
- 1991-08-29 JP JP21885891A patent/JPH0553146A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5839925A (en) * | 1995-09-29 | 1998-11-24 | The Whitaker Corporation | Electrical receptacle terminals |
| US6083033A (en) * | 1998-01-09 | 2000-07-04 | Yazaki Corporation | Electrical connector having terminal distortion preventing structure |
| US6190195B1 (en) | 1998-01-09 | 2001-02-20 | Yazaki Corporation | Electrical connector having terminal distortion preventing structure |
| DE19900452C2 (de) * | 1998-01-09 | 2003-11-13 | Yazaki Corp | Verbindergehäuse für eine elektrische Steckverbindung |
| JPH11218781A (ja) * | 1998-01-30 | 1999-08-10 | Seiko Epson Corp | 液晶装置及びその製造方法並びに電子機器 |
| KR20030020523A (ko) * | 2001-08-29 | 2003-03-10 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 |
| JP2003262881A (ja) * | 2003-01-16 | 2003-09-19 | Seiko Epson Corp | 液晶装置及びその製造方法並びに電子機器 |
| US10355374B2 (en) | 2017-07-05 | 2019-07-16 | Sumitomo Wiring Systems, Ltd. | Terminal fitting |
| US10374348B2 (en) | 2017-07-27 | 2019-08-06 | Sumitomo Wiring Systems, Ltd. | Terminal fitting |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028652A (en) | Array substrate for display device and manufacturing method thereof | |
| US5054887A (en) | Active matrix type liquid crystal display | |
| JPH05313197A (ja) | アクティブマトリクス基板 | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP3054491B2 (ja) | 液晶表示装置 | |
| JPH0553146A (ja) | 液晶表示装置 | |
| JPH06160900A (ja) | 液晶表示装置 | |
| JPH08234225A (ja) | 液晶表示装置 | |
| JP3059783B2 (ja) | 液晶表示装置 | |
| JPH06148681A (ja) | 液晶表示装置 | |
| KR100259611B1 (ko) | 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JPH09101543A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0534717A (ja) | 液晶表示装置およびその製造方法 | |
| JP2714270B2 (ja) | 液晶表示装置 | |
| JPH0588199A (ja) | 液晶表示装置 | |
| JPH10133234A (ja) | 液晶表示装置 | |
| JPS63276031A (ja) | 液晶表示装置 | |
| JPH05323376A (ja) | 液晶表示装置 | |
| JP2740380B2 (ja) | 液晶表示装置 | |
| JPH05265039A (ja) | 液晶表示装置 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
| JPH05224236A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH0513067U (ja) | 液晶表示装置 |