KR100611043B1 - 액정 표시장치 제조방법 - Google Patents

액정 표시장치 제조방법 Download PDF

Info

Publication number
KR100611043B1
KR100611043B1 KR1019990062160A KR19990062160A KR100611043B1 KR 100611043 B1 KR100611043 B1 KR 100611043B1 KR 1019990062160 A KR1019990062160 A KR 1019990062160A KR 19990062160 A KR19990062160 A KR 19990062160A KR 100611043 B1 KR100611043 B1 KR 100611043B1
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
drain
gate
gate wiring
Prior art date
Application number
KR1019990062160A
Other languages
English (en)
Other versions
KR20010064044A (ko
Inventor
정유호
김용완
김후성
박덕진
이우채
곽동영
류순성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019990062160A priority Critical patent/KR100611043B1/ko
Publication of KR20010064044A publication Critical patent/KR20010064044A/ko
Application granted granted Critical
Publication of KR100611043B1 publication Critical patent/KR100611043B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

본 발명은 액정 표시장치의 제조공정에 있어서, 마스크의 수를 줄여 제품의 생산 수율과 불량률을 감소시키는 것이다.
특히, 스토리지 캐패시터에서 게이트 배선과 화소전극의 단락으로 발생할 수 있는 불량을 2 중의 게이트 배선 보호전극을 사용하여 개선하는 방법에 관한 것이다.

Description

액정 표시장치 제조방법{Method for fabricating a Liquid crystal display}
도 1은 일반적인 액정 표시장치의 한 화소부에 해당하는 단면을 도시한 단면도.
도 2는 일반적인 액정 표시장치의 한 화소부에 해당하는 평면을 도시한 평면도.
도 3a 내지 도 3e는 도 2의 절단선 A-A 및 B-B를 따른 단면의 공정을 나타내는 공정도.
도 4a 내지 도 4d는 종래 4 마스크의 액정 표시장치의 한 화소부에 해당하는 단면의 제작공정을 도시한 공정도.
도 5a와 도 5b는 도 4d의 스토리지 캐패시터의 제작공정을 도시한 도면.
도 6a 내지 도 7d는 본 발명에 따른 액정 표시장치의 스토리지 캐패시터의 제작 공정을 도시한 공정도.
도 7은 본 발명에 따른 박막 트랜지스터의 단면을 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
200 : 게이트 배선 202 : 게이트 절연막
204 : 순수 반도체층 206 : 불순물 반도체층
208 : 제 1 게이트 배선 보호전극 210 : 제 2 게이트 배선 보호전극
201 : 게이트 전극 220 : 소스 전극
222 : 드레인 전극 214 : 화소전극
212 : 보호막 230 : 드레인 콘택홀
본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정 표시장치(Liquid Crystal Display : LCD)의 제조방법 및 그 제조 방법에 따른 액정 표시장치에 관한 것이다.
특히, 본 발명은 액정 표시장치를 제조하는데 있어서, 사용되는 마스크 수를 줄여 제조하는 방법 및 그 방법에 의해 제조된 액정 표시장치에 관한 것이다.
액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절 하여 화상정보를 표현할 수 있다.
현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정 패널의 단면을 도시한 단면도이다.
액정 패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 개재된 형태로 위치하고 있다.
상기 액정 패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부 기판(4)과 상기 액정층(10)의 분자 배열방향을 변환시킬 수 있는 스위칭 회로가 내장된 하부 기판(2)으로 구성된다.
상기 상부 기판(4)은 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽전극의 역할을 한다. 상기 하부 기판(2)은 스위칭 역할을 하는 박막 트랜지스터(S)와, 상기 박막 트랜지스터(S)로부터 신호를 인가 받고 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다.
상기 화소전극(14)이 형성된 부분을 화소부(P)라고 한다.
그리고, 상기 상부 기판(4)과 하부 기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부 기판(4)과 하부 기판(2)의 가장자리에는 실란트(sealant : 6)로 봉인되어 있다.
상기 도 1에 도시된 하부 기판(2)의 평면도를 나타내는 도 2에서 하부 기판(2)의 작용과 구성을 상세히 설명하면 다음과 같다.
하부 기판(2)에는 화소전극(14)이 형성되어 있고, 상기 화소전극(14)의 수직 및 수평 배열 방향에 따라 각각 데이터 배선(24) 및 게이트 배선(22)이 형성되어 있다.
그리고, 능동행렬 액정 표시장치의 경우, 화소전극(14)의 한쪽 부분에는 상기 화소전극(14)에 전압을 인가하는 스위칭 소자인 박막 트랜지스터(S)가 형성되어 있다. 상기 박막 트랜지스터(S)는 게이트 전극(26), 소스 및 드레인 전극(28, 30)으로 구성되며, 상기 게이트 배선(22)의 일부에는 게이트 전극(26) 부분이 정의되고, 상기 소스 전극(28)은 상기 데이터 배선(24)에 연결되어 있다.
또한, 상기 데이터 배선(24) 및 게이트 배선(22)의 일 끝단에는 각각 데이터 패드(23) 및 게이트 패드(21)가 형성되어, 상기 박막 트랜지스터(S) 및 화소전극(14)을 각각 구동하는 구동회로(미도시)와 연결된다.
그리고, 상기 드레인 전극(30)은 상기 화소전극(14)과 드레인 콘택홀(30')을 통해 전기적으로 연결되어 있다.
또한, 상기 게이트 배선(22)의 일부분에는 스토리지 캐패시터(Cst)가 형성되어 상기 화소전극(14)과 더불어 전하를 저장하는 역할을 수행한다.
상술한 능동행렬 액정 표시장치의 동작을 살펴보면 다음과 같다.
스위칭 박막 트랜지스터(S)의 게이트 전극(26)에 전압이 인가되면, 데이터 신호가 화소전극(14)으로 인가되고, 게이트 전극(26)에 신호가 인가되지 않는 경우에는 화소전극(14)에 전압이 인가되지 않는다.
액정 표시장치를 구성하는 액정 패널의 제조공정은 매우 복잡한 여러 단계의 공정이 복합적으로 이루어져 있다. 특히, 박막 트랜지스터(S)가 형성된 하부 기판은 여러 번의 마스크 공정을 거쳐야 한다.
최종 제품의 성능은 이런 복잡한 제조공정에 의해 결정되는데, 가급적이면 공정이 간단할수록 불량이 발생할 확률이 줄어들게 된다. 즉, 하부 기판에는 액정 표시장치의 성능을 좌우하는 주요한 소자들이 많이 형성되므로, 제조 공정을 단순화하여야 한다.
일반적으로 하부 기판의 제조공정은 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 결정되는 경우가 많다.
예를 들어, 과거 소형 액정 표시장치의 경우는 별로 문제시되지 않았지만, 12인치 이상의 대면적 액정 표시장치의 경우에는 게이트 배선에 사용되는 재질의 고유 저항 값이 화질의 우수성을 결정하는 중요한 요소가 된다. 따라서, 대면적의 액정 표시소자의 경우에는 알루미늄 또는 알루미늄 합금과 같은 저항이 낮은 금속을 사용하는 것이 바람직하다.
한편, 일반적으로 액정 표시장치에 사용되는 박막 트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다.
또한, 상기 역 스태거드형 박막 트랜지스터는 채널 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 구조가 간단한 백 채널 에치형 구조가 적용되는 액정 표시소자 제조공정에 관해 설명한다.
이하, 종래의 능동행렬 액정 표시장치의 제조공정을 도 3a 내지 도 3e를 참조하여 설명한다. 도 3a 내지 도 3e는 설명의 편이를 위해 도 2의 절단선 A-A 및 B-B의 단면도이다.
먼저, 기판(1)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속 박막과 유리기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속막을 증착한다.
도 3a는 상기 금속막 증착 후에 제 1 마스크로 패터닝하여 게이트 전극(26)과 캐패시터 제 1 전극(22)을 형성하는 단계이다. 능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(26) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다. 그리고 상기 게이트 전극(26)과 상기 캐패시터 제 1 전극(22)은 동일 패턴이고, 게이트 배선에 해당하는 부분으로 그 기능상 게이트 전극(26)과 캐패시터 제 1 전극(22)으로 지칭된다.
다음으로, 도 3b를 참조하여 설명하면, 상기 게이트 전극(26) 및 캐패시터 제 1 전극(22) 형성후, 그 상부 및 노출된 기판 전면에 걸쳐 절연막(50)을 증착한다. 또한, 상기 게이트 절연막(50) 상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H : 52)과 불순물이 함유된 비정질 실리콘(n+ a-Si:H : 54)을 증착한다.
상기 반도체 물질 증착 후에 제 2 마스크로 패터닝하여 액티브층(55)과 상기 액티브층과 동일형태의 반도체 아일랜드(53)를 형성한다.
상기 불순물이 함유된 비정질 실리콘(54)은 추후 생성될 금속층과 상기 액티브층(55)과의 접촉저항을 줄이기 위한 목적이다.
이후, 도 3c에 도시된 바와 같이, 금속층을 증착하고 제 3 마스크로 패터닝하여 소스 전극(28) 및 드레인 전극(30)을 형성한다. 상기 소스 및 드레인 전극(28, 30)과 동시에 상기 소스 전극(28)과 연결된 데이터 배선(24)을 형성한다.
또한, 상기 캐패시터 제 1 전극(22) 상부 상기 절연막(50) 상에 상기 캐패시터 제 1 전극(22)의 일부와 겹치게 캐패시터 제 2 전극(58)을 형성한다. 즉, 제 3 마스크 공정에서 데이터 배선(24), 소스 전극(28), 드레인 전극(30), 캐패시터 제 2 전극(58)이 형성되게 된다.
그리고, 상기 소스 및 드레인 전극(28, 30)을 마스크로 하여 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 옴익 접촉층을 제거한다. 만약, 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 옴익 접촉층을 제거하지 않으면 박막 트랜지스터(S)의 전기적 특성에 심각한 문제가 발생할 수 있으 며, 성능에서도 큰 문제가 생긴다.
상기 옴익 접촉층의 제거에는 신중한 주의가 요구된다. 실제 옴익 접촉층의 식각시에는 그 하부에 형성된 액티브층과 식각 선택비가 없으므로 액티브층을 약 500 Å 정도 과식각을 시키는데, 식각 균일도(etching uniformity)는 박막 트랜지스터(S)의 특성에 직접적인 영향을 미친다.
이후, 도 3d에 도시된 바와 같이, 절연막을 증착하고 제 4 마스크로 패터닝하여 액티브층(55)을 보호하기 위해 보호막(56)을 형성한다. 상기 보호막(56)은 액티브층(55)의 불안정한 에너지 상태 및 식각시 발생하는 잔류물질에 의해 박막 트랜지스터 특성에 나쁜 영향을 끼칠 수 있으므로 무기질의 실리콘 질화막(SiNx) 내지는 실리콘 산화막(SiO2)이나 무기질의 BCB(Benzocyclobutene) 등으로 형성한다.
상기 보호막(56)은 높은 광투과율과 내습 및 내구성이 있는 물질의 특성을 요구한다.
상기 보호막(56) 패터닝시 콘택홀을 형성하는 공정이 추가되는데, 데이터 패드 콘택홀(23)과 드레인 콘택홀(30') 및 스토리지 콘택홀(58')을 각각 형성한다.
상기 데이터 패드 콘택홀(23)은 추후공정에서 생성될 투명도전막과 상기 데이터 배선(42)과의 접촉을 위함이고, 상기 드레인 콘택홀(30') 및 상기 스토리지 콘택홀(58')은 화소전극과의 접촉을 위함이다.
도 3e에 도시된 공정은 투명한 도전물질(Transparent Conducting Oxide : TCO)을 증착하고 제 5 마스크로 패터닝하여 화소전극(14)을 형성하는 공정이다. 상 기 투명한 도전물질은 ITO(Indium Tin Oxide)가 주로 쓰인다. 상기 화소전극(14)은 캐패시터 제 2 전극(58)과 접촉되며, 또한, 상기 드레인 전극(30)과 상기 드레인 콘택홀(30')을 통해 전기적으로 접촉하고 있다.
상술한 공정에 의해서 액정 표시장치의 박막 트랜지스터 기판은 완성되게 된다.
상술한 능동 행렬 액정 표시장치의 제조 방법은 기본적으로 사용되는 5 마스크 방법이다. 그러나 박막 트랜지스터를 형성하는 과정에서 게이트 전극을 알루미늄으로 사용할 경우에는 알루미늄 표면에 생길 수 있는 힐락의 문제를 해결하기 위해 적어도 2개의 마스크가 더 필요하다. 따라서, 박막 트랜지스터 기판을 구성하기 위해 적어도 5 내지 6번의 마스크 공정이 필요하다.
액정 표시장치에 사용되는 박막 트랜지스터 기판을 제조하는데 있어서 사용되는 마스크 공정에는 세정, 증착, 베이킹, 식각 등 여러 공정을 수반하고 있다. 따라서, 마스크 공정을 한번만 단축해도, 제조시간은 상당히 많이 줄어들고, 그 만큼 생산 수율과, 제조 원가 측면에서 유리하다.
따라서, 상기와 같은 종래의 액정 표시장치의 제조공정 중에서 마스크 수를 줄이는 액정 표시장치의 제조방법이 연구/개발되었다.
도 4a 내지 도 4d는 액정 표시장치의 제조방법에 있어서, 4번의 마스크만으로 박막 트랜지스터 어레이 패널을 제조하는 공정을 도시한 공정도이다.
먼저, 도 4a는 제 1 금속을 증착하고 제 1 마스크를 사용하여 게이트 전극(102)을 형성하는 단계를 도시하고 있다. 상기 게이트 전극(102) 형성시 인접 게이트 배선(101)도 동시에 형성되는데, 상기 인접 게이트 배선(101)은 추후 스토리지 캐패시터의 일 전극으로서 역할을 하게 된다.
상기 게이트 전극(102)의 형성에 사용되는 상기 제 1 금속은 일반적으로 크롬(Cr), 몰리브덴(Mo) 등이 사용될 수 있다.
도 4b는 상기 제 1 마스크로 패터닝된 제 1 금속(101, 102) 상부 및 노출된 기판 전면에 걸쳐 게이트 절연막(150)과 반도체층(152, 154)을 순서대로 증착하고, 이후, 상기 반도체(152, 154)층 상부 전면에 걸쳐 연속으로 제 2 금속을 증착하고 제 2 마스크로 패터닝한 후, 보호막(158)을 증착하는 단계를 도시한 도면이다. 이 때, 상기 반도체층(152, 154)은 순수 반도체층(152)과 불순물이 함유된 반도체(154)층으로 다시 분류할 수 있다.
즉, 상기 도 4b에 도시된 도면은 여러 가지 공정이 복합적으로 이루어지는데, 제 2 금속을 증착하고, 제 2 마스크로 패터닝하여 소스 및 드레인 전극(110, 108)과 게이트 배선 보호전극(156)을 형성한다.
그리고, 상기 패터닝된 제 2 금속(소스 및 드레인 전극과 게이트 배선 보호전극)을 마스크로 하여 상기 노출된 불순물 반도체층(154)을 제거하여 상기 소스 전극(110) 및 드레인 전극(108) 사이에 채널(Channel)을 형성한다.
더 자세히 설명하면, 제 2 마스크에 의해 패터닝된 소스 및 드레인 전극과 게이트 배선 보호전극을 마스크로 하여 상기 반도체층의 일부인 불순물이 함유된 반도체층(154)을 제거한다.
상기 불순물이 함유된 반도체층(154)을 제거한 후 보호막(158)을 형성한다.
도 4c에 도시된 도면은 4 번의 마스크만으로 액정 표시장치를 제조하는데 있어서 가장 중요한 부분이라 할 수 있는 공정을 도시한 도면이다.
도 4c는 상기 보호막(158)을 제 3 마스크로 패터닝하여 상기 소스 및 드레인 전극(110, 108)과 상기 드레인 전극의 일부분이 노출되도록 드레인 콘택홀(114)을 형성하도록 패터닝한 후, 그 이외의 부분은 모두 식각한다.
이 때, 패터닝된 보호막이 존재하는 영역은 도 4c에 도시된 B영역이 된다. 그리고, 상기 패터닝된 보호막은 채널부(CH) 상부를 덮는다.
또한, 상기 보호막 패터닝 후에 패터닝된 보호막(B)을 제외한 부분에 형성된 제 2 금속층 및 그 하부에 형성된 반도체층을 동시에 식각한다.
그리고, 드레인 전극(108)상부 소정의 위치에 드레인 콘택홀(114)을 형성한다. 상기 드레인 콘택홀(114)은 상기 패터닝된 보호막(B) 상부에서 게이트 절연막 상부까지 연통되게 형성된다.
이 때, 식각되는 부분은 두 개의 영역으로 구분할 수 있다. 즉, 보호막, 순수 반도체층, 게이트 절연막이 식각되는 영역(A)과 보호막, 제 2 금속, 반도체층이 식각되는 영역(C)으로 구분될 수 있다.
즉, 상기 제 3 마스크공정에서 식각되는 영역은 두 부분으로 나눌 수 있다. 즉, A 영역과 C 영역이 그것인데, 최종적으로 식각된 부분만을 중심으로 설명하면, A 영역은 보호막(158)과 순수 반도체층(152) 및 게이트 절연막(150)이 동시에 식각되어 최종적으로 기판(1)이 노출된 영역이고, C 영역은 보호막(158)과 제 2 금속층인 게이트 배선 보호부(156)와 불순물 및 순수 반도체층(154, 152)이 식각되어 최 종적으로 게이트 절연막(150)이 노출된 영역이다.
즉, 다시 설명하면, A 영역과 C 영역은 동시에 식각하다 형성되는 영역으로, C 영역에 최종적으로 게이트 절연막이 노출된 이유는 C 영역의 식각시 제 2 금속층이 식각되게 되는데, 이 때, 제 2 금속층이 그 하부에 형성된 게이트 절연막의 식각을 방지하기 때문이다.
따라서, 상기 게이트 배선(101) 상에는 최종적으로 게이트 절연막(150)이 남게되어, 추후 공정에서 생길 수 있는 게이트 배선(101)의 노출에 의한 게이트 배선(101)의 손상을 방지하였다.
도 4d는 투명 도전막을 증착하고 제 4 마스크로 패터닝하여 화소전극(116)을 형성하는 단계를 도시한 도면이다. 이 때, 상기 드레인 전극(108)과 상기 화소전극(116)과의 접촉은 상기 드레인 콘택홀(114)을 통해 측면접촉(side contact)하게 된다.
상기 화소전극(116)은 게이트 배선(101)과 소정 면적 오버랩 되게 형성되는데, 이는 스토리지 캐패시터(Cst)를 형성하기 위함이다. 즉, 상기 게이트 배선(101)과 상기 화소전극(116)이 겹치는 부분에서 스토리지 캐패시터(Cst)가 형성되게 되는 것이다.
상술한 바와 같이 단 4번의 마스크 공정만으로 액정 표시장치의 제작이 가능하기 때문에 제품의 수율을 향상할 수 있다.
상술한 종래의 액정 표시장치의 제조방법은 4번의 마스크만으로 액정 표시장치를 제조함에 있어서 문제시 될 수 있는 게이트 배선의 식각용액에 의한 노출을 제 2 금속층인 소스/드레인 금속을 사용하여 게이트 배선을 보호함을 특징으로 하였다.
그러나, 도 4d의 스토리지 캐패시터의 제조공정 중에서 불순물에 의한 단락(short) 불량이 발생할 수 있다. 즉, 도 5a와 도 5b를 참조하여 종래 4 마스크의 액정 표시장치의 문제점을 설명하면 다음과 같다.
도 5a는 도 4b의 제 2 마스크 공정 후의 단계를 스토리지 캐패시터(Cst)를 중심으로 도시한 도면이다.
도시된 도면에서와 같이, 제 2 금속층인 게이트 배선 보호전극(156)을 형성할 때, 불순물 반도체층(154) 상부에 이물질(P)이 떨어질 수 있다.
상기 이물질(P)은 상기 게이트 배선 보호전극(156)의 형성에 저해된다. 즉, 상기 이물질(P)을 중심으로 그 주변에는 상기 게이트 배선 보호전극(156)이 형성되지 않게 된다.
상기와 같이 게이트 배선 보호전극(156)이 어느 한 부분에서(즉, 이물질이 형성된 부분) 형성되지 않게 되면 심각한 불량을 유발할 수 있게 된다.
도 5b는 도 4c와 도 4d의 식각공정 및 화소전극 형성과정에서 스토리지 캐패시터(Cst)를 중심으로 도시한 도면(도 4c의 C 영역의 식각부)이다.
도시된 도면에서와 같이, 도 4c의 상기 보호막(158) 및 그 하부의 게이트 배 선 보호전극(156)을 제거할 때, 상기 이물질(P)에 의해 게이트 배선 보호전극(156)이 형성되지 않은 부분에서는 게이트 절연막(150)의 식각 방지막의 역할을 하지 못하게 됨으로 상기 게이트 전극(150)이 식각되게 된다. 따라서, 화소전극(116)을 형성할 때, 상기 식각된 게이트 절연막(150) 부분으로 상기 화소전극(116)과 게이트 배선(101)이 단락(short)되게 된다.
상기와 같이 화소전극(116)과 게이트 배선(101)이 단락 되면, 스토리지 캐패시터의 불량으로 이어지고, 이로 인해 프리커 등의 화질에 치명적인 불량이 유발할 수 있게 된다.
본 발명은 상기와 같은 4 마스크로 제작된 액정 표시장치에서 안정된 제조공정을 확보하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명에서는 기판을 구비하는 제 1 단계와; 상기 기판 상에 제 1 금속층을 증착하고 제 1 마스크로 패터닝하여 게이트 배선을 형성하는 제 2 단계와; 상기 게이트 배선이 형성된 기판의 전면에 걸쳐 게이트 절연막, 순수 반도체층, 불순물 반도체층, 제 2, 3 금속층을 순서대로 증착하는 제 3 단계와; 상기 제 2, 3 금속층을 제 2 마스크로 패터닝하여 소스 및 드레인 전극과, 제 1, 2 게이트 배선 보호부 및 반도체 채널을 형성하는 제 4 단계와; 상기 제 2 마스크로 패터닝된 제 2, 3 금속층 상의 전면에 걸쳐 보호막을 증착하는 제 5 단계와; 상기 보호막을 제 3 마스크로 상기 소스 및 드레인 전극과 상기 채널 부를 덮고, 상기 드레인 전극의 일부분이 노출되도록 패터닝하고, 상기 보호막이 패터닝된 이외의 부분을 식각하는 제 6 단계와; 상기 데이터 배선과 소스 및 드레인 전극을 포함하는 기판 전면에 걸쳐 투명 도전전극을 증착하는 제 7 단계와; 상기 투명 도전전극을 상기 게이트 배선의 일부와 겹치도록 형성하여 스토리지 캐패시터를 형성하고, 드레인 전극과 접촉하도록 제 4 마스크로 패터닝하여 화소전극을 형성하는 제 8 단계를 포함하는 액정 표시장치의 어레이 기판 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명에 따른 액정 표시장치의 제조방법에서는 종래의 4 마스크에 의해 제조되는 액정 표시장치에서 발생할 수 있는 스토리지 캐패시터의 불량을 게이트 배선 보호전극과 소스 및 드레인 전극으로 사용되는 금속층을 2번에 걸쳐 증착함으로서 해결하고자 한다.
따라서, 종래 4 마스크의 액정 표시장치의 제조방법에 있어서, 유사한 공정의 자세한 설명은 생략한다.
그리고, 본 발명은 스토리지 캐패시터부의 불량을 해결하는 것이므로, 스토리지 캐패시터를 중심으로 설명한다.
도 6a 내지 도 6d는 본 발명에 따른 액정 표시장치에서 스토리지 캐패시터를 제작하는 공정을 도시한 공정도이다.
먼저, 도 6a는 기판(1) 상에 제 1 금속층으로 게이트 배선(200)을 형성하는 단계를 도시한 도면이다.
일반적으로 스토리지 캐패시터는 두 개의 전극과 상기 두 전극 사이에 형성된 유전층으로 구성되며, 상기 게이트 배선(200)은 상기 두 개의 전극중 일 전극으로서의 역할을 하게 된다.
도 6b는 상기 게이트 배선(200) 상에 게이트 절연막(202), 순수 반도체층(204), 불순물 반도체층(206), 제 2 금속층, 제 3 금속층을 순차적으로 증착하고, 상기 제 2, 3 금속층을 식각하여 각각 제 1 및 제 2 게이트 배선 보호전극(208, 210)을 형성한다.
상기 제 2, 3 금속층은 도시되지는 않았지만 소스 및 드레인 전극으로 각각 형성된다(도 7에서 설명).
상기 제 1, 2 게이트 배선 보호전극(208, 210)을 형성한 후, 이를 마스크로 하여 상기 제 1 게이트 배선 보호전극(208)과 인접한 불순물 반도체층(206)을 식각한다. 따라서, 상기 제 1, 2 게이트 배선 보호전극(208, 210) 하부를 제외한 부분은 상기 불순물 반도체층(206)이 제거된다.
그리고, 상기 제 2 게이트 배선 보호전극(210) 상에 보호막(212)을 형성한다.
도 6c는 종래 액정 표시장치의 제조방법의 공정을 도시하는 도 4c와 같은 공정으로 스토리지 캐패시터의 유전층을 형성하기 위해 상기 게이트 배선(200) 상부 상기 게이트 절연막(202)을 제외한 부분을 식각한다.
여기서, 본 발명에서는 상기 게이트 배선 보호전극을 형성하기 위해 2 층의 금속을 사용한다.
즉, 제 2 금속층의 형성시 생성될 수 있는 이물질(P1)에 의해 상기 제 1 게이트 배선 보호전극(208)에 생성되는 불량을 제거하기 위해 상기 제 2 금속층 상에 추가적으로 제 3 금속층을 증착하여 제 2 게이트 배선 보호전극(210)을 형성하였다.
또한, 상기 제 2 게이트 배선 보호전극(210)에 이물질(P2)이 형성되더라도 그 하부에 형성된 제 1 게이트 배선 보호전극(208)에 의해 불량이 발생하지 않게 된다.
즉, 다시 설명하면, 단일 금속층으로 게이트 배선 보호전극을 형성하면, 이물질에 의해 도 6c 공정에서 게이트 절연막(202)이 손상될 수 있으나, 본 발명에서는 게이트 배선 보호전극을 2층으로 구성하여, 이물질이 발생하더라도 각 게이트 배선 보호전극이 이를 보완하기 때문에 상기 게이트 절연막(202)은 손상을 입지 않게 된다.
도 6d는 상기 게이트 절연막(202) 상에 화소전극(214)을 형성하는 단계를 도시한 도면이다.
여기서, 상기 게이트 배선(200)과 오버랩되는 상기 화소전극(214)은 스토리지 캐패시터의 타 전극으로서의 기능을 하게된다. 또한, 상기 게이트 배선(200) 상에 형성된 게이트 절연막(202)은 스토리지 캐패시터의 유전층으로서의 기능을 하게 되는 것이다.
그리고, 상기 제 2, 3 금속층의 두께는 500 Å 이상으로 형성하는 것이 바람직하다.
또한, 상기 제 2 금속층을 형성한 후, 상기 제 2 금속층 상에 형성된 이물질을 세정을 통해 제거하고 상기 제 3 금속층을 형성하면 상기 게이트 절연막의 보호효과가 더욱 증대될 것이다.
도 7은 본 발명에 따른 액정 표시장치의 스위칭 소자인 박막 트랜지스터를 도시한 단면도이다.
도시된 도면에서와 같이 기판(1) 상에 제 1 금속층의 게이트 전극(201)이 형성되며, 상기 게이트 전극(201) 상에는 게이트 절연막(202)이 형성된다.
또한, 상기 게이트 전극(201) 상부 상기 게이트 절연막(202) 상에는 액티브층(205)이 형성되며, 상기 액티브층(205) 상에는 제 2, 3 금속층으로 소스 및 드레인 전극(220, 222)이 형성된다.
또한, 상기 소스 및 드레인 전극(220, 222) 상에는 보호막(212)이 형성되며, 상기 드레인 전극(222) 상부 상기 보호막(212)에는 상기 보호막(212)에서 그 하부 게이트 절연막(202) 까지 연통된 드레인 콘택홀(230)이 형성된다.
그리고, 상기 드레인 콘택홀(230)을 통해 상기 드레인 전극(22)과 접촉하는 화소전극(214)이 상기 보호막(212)에 형성된다.
여기서, 상기 소스 및 드레인 전극(220, 222)은 각각 제 2, 3 금속의 2중 금속으로 이루어진다.
또한, 상기 드레인 전극(222)과 상기 화소전극(214)은 상기 드레인 전극(222)을 관통하는 드레인 콘택홀을 통해 상기 드레인 전극(222)의 측면과 접촉하게 된다.
상기 드레인 전극(22)은 2층의 금속으로 형성되기 때문에 측면으로 접촉하는 화소전극의 접촉 면적이 종래의 4 마스크로 제조된 액정 표시장치보다 크게된다.
따라서, 본 발명에 따른 액정 표시장치에서는 상기 드레인 전극과 화소전극과의 접촉저항이 종래의 반 이하로 줄어드는 효과가 있다.
상술한 본 발명의 실시예들로 액정 표시장치를 제작할 경우 다음과 같은 특징이 있다.
첫째, 본 발명의 실시예들에 따른 액정 표시장치의 제조방법에 의해 액정 표시장치를 제작할 경우 4번의 마스크 공정만으로 제작할 수 있기 때문에 제작 시간이 단축된다.
둘째, 박막 트랜지스터 기판을 4번의 마스크로 구성할 수 있기 때문에, 미스-얼라인으로 인한 수율 감소를 방지할 수 있다.
셋째, 액정 표시소자 제작 공정의 감소로 인해 원가절감 효과가 있다.
넷째, 4 번의 마스크 공정으로 액정 표시장치를 제작하기 때문에 생길 수 있는 스토리지 캐패시터의 단락 불량을 제 2, 3 금속층을 이용한 게이트 배선 보호전극을 사용하여 최종적으로 게이트 절연막을 형성시킴으로 인해 이물질에 의한 스토 리지 캐패시터의 불량을 줄일 수 있는 장점이 있다.
다섯째, 본 발명에 따른 액정 표시장치는 화소전극과 드레인 전극의 측면 접촉시 생길 수 있는 접촉저항의 증가를 상기 측면 접촉되는 드레인 전극의 두께를 증가시킴으로 인해 줄일 수 있는 장점이 있다.















Claims (8)

  1. 기판을 구비하는 제 1 단계와;
    상기 기판 상에 제 1 금속층을 증착하고 제 1 마스크로 패터닝하여 게이트 배선을 형성하는 제 2 단계와;
    상기 게이트 배선이 형성된 기판의 전면에 걸쳐 게이트 절연막, 순수 반도체층, 불순물 반도체층, 제 2, 3 금속층을 순서대로 증착하는 제 3 단계와;
    상기 제 2, 3 금속층을 제 2 마스크로 패터닝하여 소스 및 드레인 전극과, 제 1, 2 게이트 배선 보호부 및 반도체 채널을 형성하는 제 4 단계와;
    상기 제 2 마스크로 패터닝된 제 2, 3 금속층 상의 전면에 걸쳐 보호막을 증착하는 제 5 단계와;
    상기 보호막을 제 3 마스크로 상기 소스 및 드레인 전극과 상기 채널부를 덮고, 상기 드레인 전극의 일부분이 노출되도록 패터닝하고, 상기 보호막이 패터닝된 이외의 부분을 식각하는 제 6 단계와;
    상기 데이터 배선과 소스 및 드레인 전극을 포함하는 기판 전면에 걸쳐 투명 도전전극을 증착하는 제 7 단계와;
    상기 투명 도전전극을 상기 게이트 배선의 일부와 겹치도록 형성하여 스토리지 캐패시터를 형성하고, 드레인 전극과 접촉하도록 제 4 마스크로 패터닝하여 화소전극을 형성하는 제 8 단계
    를 포함하는 액정 표시장치의 어레이 기판 제조방법.
  2. 청구항 1의 액정 표시장치 제조방법에 의해 제조된 액정 표시장치의 에레이.
  3. 청구항 1에 있어서,
    상기 투명 도전전극은 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)로 구성된 집단에서 선택된 물질인 액정 표시장치의 어레이 기판 제조방법.
  4. 청구항 1에 있어서,
    상기 스토리지 캐패시터는 게이트 배선을 일 전극으로 하고, 상기 게이트 배선과 겹쳐진 화소전극을 타 전극으로 하며, 상기 게이트 배선과 상기 게이트 배선과 겹쳐진 화소전극에 개재된 게이트 절연막을 유전층으로 하여 구성되는 액정 표시장치의 어레이 기판 제조방법.
  5. 청구항 1에 있어서,
    상기 반도체 채널의 형성은 상기 제 2 금속층의 패터닝 후에 노출된 불순물 반도체층을 제거하는 단계를 더욱 포함하는 액정 표시장치의 어레이 기판 제조방법.
  6. 청구항 1에 있어서,
    상기 제 4 단계의 소스 및 드레인 전극상부 패터닝된 보호막을 제외한 부분의 식각 영역은 패터닝된 제 2, 3 금속층이 존재하는 영역과 존재하지 않는 영역의 두 부분으로 나뉘며, 패터닝된 제 2, 3 금속층이 존재하는 영역은 보호막과 제 2, 3 금속층과 순수 반도체층이 식각되고, 패터닝된 제 2, 3 금속층이 존재하지 않는 영역은 보호막과 불순물 및 순수 반도체층과 게이트 절연막이 식각되는 액정 표시장치의 어레이 기판 제조방법.
  7. 청구항 1에 있어서,
    상기 드레인 전극과 상기 화소전극이 접촉하도록 상기 제 6 단계에서 상기 보호막과 드레인 전극과 불순물 및 순수 반도체층을 연통하는 드레인 콘택홀을 형성하는 단계를 더욱 포함하는 액정 표시장치의 어레이 기판 제조방법.
  8. 청구항 7에 있어서,
    상기 드레인 전극과 화소전극의 접촉은 상기 드레인 전극을 연통하는 드레인 콘택홀을 통해 상기 드레인 콘택홀의 내경에 노출된 드레인 전극의 측면과 접촉하는 액정 표시장치의 어레이 기판 제조방법.
KR1019990062160A 1999-12-24 1999-12-24 액정 표시장치 제조방법 KR100611043B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062160A KR100611043B1 (ko) 1999-12-24 1999-12-24 액정 표시장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062160A KR100611043B1 (ko) 1999-12-24 1999-12-24 액정 표시장치 제조방법

Publications (2)

Publication Number Publication Date
KR20010064044A KR20010064044A (ko) 2001-07-09
KR100611043B1 true KR100611043B1 (ko) 2006-08-09

Family

ID=19629714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062160A KR100611043B1 (ko) 1999-12-24 1999-12-24 액정 표시장치 제조방법

Country Status (1)

Country Link
KR (1) KR100611043B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442490B1 (ko) * 2001-12-22 2004-07-30 엘지.필립스 엘시디 주식회사 액정 표시장치의 제조방법
KR100498543B1 (ko) * 2002-11-07 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940000911A (ko) * 1992-06-30 1994-01-10 이헌조 액정표시소자 및 제조방법
KR970076042A (ko) * 1996-05-30 1997-12-10 김광호 액정 표시 장치 및 제조 방법
KR19990008905A (ko) * 1997-07-04 1999-02-05 구자홍 액티브 매트릭스 기판 및 그 제조방법
KR19990031218A (ko) * 1997-10-09 1999-05-06 구자홍 횡전계 방식 액정표시소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940000911A (ko) * 1992-06-30 1994-01-10 이헌조 액정표시소자 및 제조방법
KR970076042A (ko) * 1996-05-30 1997-12-10 김광호 액정 표시 장치 및 제조 방법
KR19990008905A (ko) * 1997-07-04 1999-02-05 구자홍 액티브 매트릭스 기판 및 그 제조방법
KR19990031218A (ko) * 1997-10-09 1999-05-06 구자홍 횡전계 방식 액정표시소자

Also Published As

Publication number Publication date
KR20010064044A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
US7696026B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US20010013910A1 (en) Array substrate for use in LCD device
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100582599B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP4238960B2 (ja) 薄膜トランジスタの製造方法
US6916675B2 (en) Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device
KR100654158B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100342860B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100632216B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100660809B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
US6549251B2 (en) LCD having barrier layer in same plane as gate electrode and method of fabricating
KR100309210B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100611043B1 (ko) 액정 표시장치 제조방법
KR100488936B1 (ko) 액정표시소자
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100642721B1 (ko) 액정 표시장치 제조방법
KR100333270B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100333272B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정 표시장치
KR100583978B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JPH0618922A (ja) 液晶表示装置
KR100654776B1 (ko) 액정 표시장치
KR920008676Y1 (ko) 박막 트랜지스터
JPH0513067U (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee