KR100632216B1 - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100632216B1
KR100632216B1 KR1019990058109A KR19990058109A KR100632216B1 KR 100632216 B1 KR100632216 B1 KR 100632216B1 KR 1019990058109 A KR1019990058109 A KR 1019990058109A KR 19990058109 A KR19990058109 A KR 19990058109A KR 100632216 B1 KR100632216 B1 KR 100632216B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
gate wiring
liquid crystal
crystal display
Prior art date
Application number
KR1019990058109A
Other languages
English (en)
Other versions
KR20010056591A (ko
Inventor
류순성
김용완
정유호
이우채
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019990058109A priority Critical patent/KR100632216B1/ko
Priority to US09/734,009 priority patent/US6734049B2/en
Publication of KR20010056591A publication Critical patent/KR20010056591A/ko
Priority to US10/810,659 priority patent/US7428024B2/en
Application granted granted Critical
Publication of KR100632216B1 publication Critical patent/KR100632216B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 가로 방향으로 형성된 N 개의 게이트 배선과, 세로 방향으로 상기 N 개의 게이트 배선과 교차하며 형성된 M 개의 데이터 배선과, 상기 게이트 배선 및 데이터 배선으로 이루어지며, N×M의 매트릭스로 구성된 화소영역을 포함하는 액정 표시장치로서,
1) n 번째 게이트 배선에 형성된 게이트 전극과, 2) 상기 게이트 전극과 소정면적 오버랩되고, m 번째 데이터 배선에서 돌출 연장된 소스 전극과, 3) 상기 소스 전극과 대응되는 방향에 형성된 드레인 전극을 포함하는 n×m 번째 박막 트랜지스터와;
(n+1)×m 번째 박막 트랜지스터의 드레인 전극과 접촉하고, 상기 n 번째 게이트 배선과 겹치는(n+1)×m 번째 화소전극과;
상기 (n+1)×m 번째 화소전극과 상기 n 번째 게이트 배선의 겹치는 부분에 개재된 단락 방지부
를 포함하는 액정 표시장치의 어레이 기판을 개시하고 있다.

Description

액정표시장치용 어레이 기판 및 그 제조방법{Array substrate for liquid crystal display device and method of fabricating the same}
도 1은 일반적인 액정 표시장치의 한 화소부에 해당하는 단면을 도시한 단면도.
도 2는 일반적인 액정 표시장치의 한 화소부에 해당하는 평면을 도시한 평면도.
도 3a 내지 도 3e는 도 2의 절단선 A-A 및 B-B를 따른 단면의 공정을 나타내는 공정도.
도 4는 일반적인 액정 표시장치의 공정을 나타내는 순서도.
도 5는 도 3e의 Z 부분을 확대한 도면.
도 6은 본 발명의 실시예에 따른 액정 표시장치의 화소부에 해당하는 평면을 도시한 평면도.
도 7a 내지 도 7d는 도 6의 절단선 Ⅶ-Ⅶ를 따른 단면의 제작공정을 나타내는 공정도.
도 8a화 도 8b는 도 6의 절단선 Ⅷ-Ⅷ를 따른 단면을 도시한 단면도.
도 9와 도 10은 본 발명의 다른 예를 도시한 평면도.
<도면의 주요 부분에 대한 부호의 설명>
101 : 게이트 전극 102 : 게이트 배선
106 : 게이트 패드 107 : 게이트 패드 전극
108 : 게이트 패드 콘택홀 112 : 소스 전극
114 : 드레인 전극 118 : 화소 전극
150 : 캐패시터 전극 200 : 게이트 절연막
202 : 액티브층 122 : 보호막
본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정 표시장치(Liquid Crystal Display : LCD)의 제조방법 및 그 제조 방법에 따른 액정 표시장치에 관한 것이다.
특히, 본 발명은 액정 표시장치를 제조하는데 있어서, 사용되는 마스크 수를 줄여 제조하는 방법 및 그 방법에 의해 제조된 액정 표시장치에 관한 것이다.
액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정 패널의 단면을 도시한 단면도이다.
액정 패널(20)에는 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 개재된 형태로 위치하고 있다.
상기 액정 패널(20)은 색상을 표현하는 컬러필터가 형성된 상부 기판(4)과 상기 액정층(10)의 분자 배열방향을 변환시킬 수 있는 스위칭 회로가 내장된 하부 기판(2)으로 구성된다.
상기 상부 기판(4)에는 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽 전극의 역할을 한다. 상기 하부 기판(2)은 스위칭 역할을 하는 박막 트랜지스터(S)와, 상기 박막 트랜지스터(S)로부터 신호를 인가 받고 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다.
상기 화소전극(14)이 형성된 부분을 화소부(P)라고 한다.
그리고, 상기 상부 기판(4)과 하부 기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부 기판(4)과 하부 기판(2)의 가장자리에는 실란트(sealant : 6)로 봉인되어 있다.
상기 도 1에 도시된 하부 기판(2)의 평면도를 나타내는 도 2에서 하부 기판(2)의 작용과 구성을 상세히 설명하면 다음과 같다.
하부 기판(2)에는 화소전극(14)이 형성되어 있고, 상기 화소전극(14)의 수직 및 수평 배열 방향에 따라 각각 데이터 배선(24) 및 게이트 배선(22)이 형성되어 있다.
그리고, 능동행렬 액정 표시장치의 경우, 화소전극(14)의 한쪽 부분에는 상기 화소전극(14)에 전압을 인가하는 스위칭 소자인 박막 트랜지스터(S)가 형성되어 있다. 상기 박막 트랜지스터(S)는 게이트 전극(26), 소스 및 드레인 전극(28, 30)으로 구성되며, 상기 게이트 배선(22)의 일부에는 게이트 전극(26) 부분이 정의되고, 상기 소스 전극(28)은 상기 데이터 배선(24)에 연결되어 있다.
또한, 상기 데이터 배선(24) 및 게이트 배선(22)의 일 끝단에는 각각 데이터 패드(23) 및 게이트 패드(21)가 형성되어, 상기 박막 트랜지스터(S) 및 화소전극(14)을 각각 구동하는 구동회로(미도시)와 연결된다.
그리고, 상기 드레인 전극(30)은 상기 화소전극(14)과 드레인 콘택홀(30')을 통해 전기적으로 연결되어 있다.
또한, 상기 게이트 배선(22)의 일부분에는 스토리지 캐패시터(Cst)가 형성되어 상기 화소전극(14)과 더불어 전하를 저장하는 역할을 수행한다.
상술한 능동행렬 액정 표시장치의 동작을 살펴보면 다음과 같다.
스위칭 박막 트랜지스터(S)의 게이트 전극(26)에 전압이 인가되면, 데이터 신호가 화소전극(14)으로 인가되고, 게이트 전극(26)에 신호가 인가되지 않는 경우에는 화소전극(14)에 전압이 인가되지 않는다.
액정 표시장치를 구성하는 액정 패널의 제조공정은 매우 복잡한 여러 단계의 공정이 복합적으로 이루어져 있다. 특히, 박막 트랜지스터(S)가 형성된 하부 기판은 여러 번의 마스크 공정을 거쳐야 한다.
최종 제품의 성능은 이런 복잡한 제조공정에 의해 결정되는데, 가급적이면 공정이 간단할수록 불량이 발생할 확률이 줄어들게 된다. 즉, 하부 기판에는 액정 표시장치의 성능을 좌우하는 주요한 소자들이 많이 형성되므로, 제조 공정을 단순화하여야 한다.
일반적으로 하부 기판의 제조공정은 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 결정되는 경우가 많다.
예를 들어, 과거 소형 액정 표시장치의 경우는 별로 문제시되지 않았지만, 12인치 이상의 대면적 액정 표시장치의 경우에는 게이트 배선에 사용되는 재질의 고유 저항 값이 화질의 우수성을 결정하는 중요한 요소가 된다. 따라서, 대면적의 액정 표시소자의 경우에는 알루미늄 또는 알루미늄 합금과 같은 저항이 낮은 금속 을 사용하는 것이 바람직하다.
일반적으로 액정 표시장치에 사용되는 박막 트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다.
또한, 상기 역 스태거드형 박막 트랜지스터는 채널 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 구조가 간단한 백 채널 에치형 구조가 적용되는 액정 표시소자 제조공정에 관해 설명한다.
이하, 종래의 능동행렬 액정 표시장치의 제조공정을 도 3a 내지 도 3e를 참조하여 설명한다. 도 3a 내지 도 3e는 설명의 편이를 위해 도 2의 절단선 A-A 및 B-B의 단면도이다.
먼저, 기판(1)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속 박막과 유리기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속막을 증착한다.
도 3a는 상기 금속막 증착 후에 제 1 마스크로 패터닝하여 게이트 전극(26)과 캐패시터 제 1 전극(22)을 형성하는 단계이다. 능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(26) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다. 그리고 상기 게이트 전극(26)과 상기 캐패시터 제 1 전극(22)은 동일 패턴이고, 게이트 배선에 해당하는 부분으로 그 기능상 게이트 전극(26)과 캐패시터 제 1 전극(22)으로 지칭된다.
다음으로, 도 3b를 참조하여 설명하면, 상기 게이트 전극(26) 및 캐패시터 제 1 전극(22) 형성후, 그 상부 및 노출된 기판 전면에 걸쳐 절연막(50)을 증착한다. 또한, 상기 게이트 절연막(50) 상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H : 52)과 불순물이 함유된 비정질 실리콘(n+ a-Si:H : 54)을 증착한다.
상기 반도체 물질 증착후에 제 2 마스크로 패터닝하여 액티브층(55)과 상기 액티브층과 동일형태의 반도체 아일랜드(53)를 형성한다.
상기 불순물이 함유된 비정질 실리콘(54)은 추후 생성될 금속층과 상기 액티브층(55)과의 접촉저항을 줄이기 위한 목적이다.
이후, 도 3c에 도시된 바와 같이, 금속층을 증착하고 제 3 마스크로 패터닝하여 소스 전극(28) 및 드레인 전극(30)을 형성한다. 상기 소스 및 드레인 전극(28, 30)과 동시에 상기 소스 전극(28)과 연결된 데이터 배선(24)을 형성한다.
또한, 상기 캐패시터 제 1 전극(22) 상부 상기 절연막(50) 상에 상기 캐패시터 제 1 전극(22)의 일부와 겹치게 캐패시터 제 2 전극(58)을 형성한다. 즉, 제 3 마스크 공정에서 데이터 배선(24), 소스 전극(28), 드레인 전극(30), 캐패시터 제 2 전극(58)이 형성되게 된다.
그리고, 상기 소스 및 드레인 전극(28, 30)을 마스크로 하여 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 옴익 접촉층을 제거한다. 만약, 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 옴익 접촉층을 제거하지 않으면 박막 트랜지스터(S)의 전기적 특성에 심각한 문제가 발생할 수 있으며, 성능에서도 큰 문제가 생긴다.
상기 옴익 접촉층의 제거에는 신중한 주의가 요구된다. 실제 옴익 접촉층의 식각시에는 그 하부에 형성된 액티브층과 식각 선택비가 없으므로 액티브층을 약 50 ∼ 100 nm 정도 과식각을 시키는데, 식각 균일도(etching uniformity)는 박막 트랜지스터(S)의 특성에 직접적인 영향을 미친다.
이후, 도 3d에 도시된 바와 같이, 절연막을 증착하고 제 4 마스크로 패터닝하여 액티브층(55)을 보호하기 위해 보호막(56)을 형성한다. 상기 보호막(56)은 액티브층(55)의 불안정한 에너지 상태 및 식각시 발생하는 잔류물질에 의해 박막 트랜지스터 특성에 나쁜 영향을 끼칠 수 있으므로 무기질의 실리콘 질화막(SiNx) 내지는 실리콘 산화막(SiO2)이나 유기질의 BCB(Benzocyclobutene) 등으로 형성한다.
상기 보호막(56)은 높은 광투과율과 내습 및 내구성이 있는 물질의 특성을 요구한다.
상기 보호막(56) 패터닝시 콘택홀을 형성하는 공정이 추가되는데, 데이터 패드 콘택홀(23)과 드레인 콘택홀(30') 및 스토리지 콘택홀(58')을 각각 형성한다.
상기 데이터 패드 콘택홀(23)은 추후공정에서 생성될 투명도전막과 상기 데이터 배선(42)과의 접촉을 위함이고, 상기 드레인 콘택홀(30') 및 상기 스토리지 콘택홀(58')은 화소전극과의 접촉을 위함이다.
도 3e에 도시된 공정은 투명한 도전물질(Transparent Conducting Oxide : TCO)을 증착하고 제 5 마스크로 패터닝하여 화소전극(14)을 형성하는 공정이다. 상기 투명한 도전물질은 ITO(Indium Tin Oxide)가 주로 쓰인다. 상기 화소전극(14)은 캐패시터 제 2 전극(58)과 접촉되며, 또한, 상기 드레인 전극(30)과 상기 드레인 콘택홀(30')을 통해 전기적으로 접촉하고 있다.
상술한 공정에 의해서 액정 표시장치의 박막 트랜지스터 기판은 완성되게 된다.
도 4는 상기 도 3a 내지 도 3e의 제작 공정을 나타내는 흐름도이다.
ST200은 기판을 준비하는 단계로 유리기판(1)을 사용한다. 또한, 유리기판(1)을 세정(Cleaning)하는 공정을 포함한다. 세정은 초기 공정 중에 기판이나 막 표면의 오염, 불순물(Particle)을 사전에 제거하여 불량이 발생하지 않도록 하는 기본 개념 이외에, 증착될 박막의 접착력 강화와 박막 트랜지스터의 특성 향상을 목적으로 한다.
ST210은 금속막을 증착하는 단계로, 알루미늄 내지는 몰리브덴 등을 증착하여 형성한다. 그리고, 리소그래피 기술을 이용하여, 금속막이 테이퍼 형상을 갖도록 게이트 전극 및 캐패시터 제 1 전극을 형성하는 단계이다.
ST220은 절연막과 비정질 실리콘, 불순물이 함유된 비정질 실리콘을 증착하는 단계로, 절연막은 3000Å 정도의 두께로 실리콘 질화막 또는 실리콘 산화막을 증착한다. 상기 절연막 증착 후에 연속으로 비정질 실리콘막과 불순물이 함유된 비 정질 실리콘막을 연속해서 증착한다.
ST230은 크롬이나 크롬합금과 같은 금속을 증착하고 패터닝하여, 소스 전극, 드레인 전극을 형성하는 단계이다.
ST240은 ST230에서 형성된 소스 및 드레인 전극을 마스크로 하여 불순물 반도체층을 제거하여 채널을 형성하는 단계이다.
ST250은 소자들을 보호하기 위한 보호막을 형성하는 단계이다. 상기 보호막은 습기나 외부의 충격에 강한 물질이 사용된다. 상기 공정에서 각각의 소자와 연결되는 매개체로써 콘택홀이 형성된다.
ST260은 투명한 도전전극(TCO)으로 ITO를 증착하고 패터닝하여 화소전극을 형성하는 단계이다. 상기 공정에서 각각의 패드전극이 형성된다.
상술한 능동 행렬 액정 표시장치의 제조 방법은 기본적으로 사용되는 5 마스크 방법이다.
그러나 박막 트랜지스터를 형성하는 과정에서 게이트 전극을 알루미늄계 금속(알루미늄 합금)으로 사용할 경우에는 알루미늄 표면에 힐락으로 인한 문제가 발생할 수 있다.
즉, 도 3e의 Z 부분(스토리지 캐패시터 부분)을 확대한 단면도인 도 5를 참조하여 설명하면 다음과 같다.
캐패시터 제 1 전극(22)이 알루미늄계 금속이면, 상기 캐패시터 제 1 전극(22)의 표면에는 힐락(hillock ; H)이 발생할 수 있다. 상기 힐락(H)은 추후 공정에서 형성된 절연막(50)의 성장을 방해하게 된다.
즉, 상기 힐락(H)이 발생한 부분의 절연막(50)은 비정상 성장하게 된다. 따라서, 상기 비정상으로 성장된 절연막(50) 상에 형성되는 캐패시터 제 2 전극(58)과 상기 캐패시터 제 1 전극(22)은 상기 힐락(H)에 의해 단락(short)되게 되며, 이로 인해 불량이 발생할 수 있다.
따라서, 상기 힐락에 의한 문제를 해결하기 위해 상기 캐패시터 제 1 전극에 양극 산화공정을 추가해야 하기 때문에 적어도 2개의 마스크가 더 필요하다. 따라서, 박막 트랜지스터 기판을 구성하기 위해 적어도 5 내지 6번의 마스크 공정이 필요하다.
액정 표시장치에 사용되는 박막 트랜지스터 기판을 제조하는데 있어서 사용되는 마스크 공정에는 세정, 증착, 베이킹, 식각 등 여러 공정을 수반하고 있다. 따라서, 마스크 공정을 한번만 단축해도, 제조시간은 상당히 많이 줄어들고, 그 만큼 생산 수율과, 제조 원가 측면에서 유리하다.
따라서, 본 발명은 액정표시 장치를 제조하는데 있어서, 사용되는 마스크 공정 수를 단축하는 방법을 제공하고, 제품의 생산수율을 향상하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명에서는 가로 방향으로 형성된 N 개의 게이트 배선과, 세로 방향으로 상기 N 개의 게이트 배선과 교차하며 형성된 M 개의 데이터 배선과, 상기 게이트 배선 및 데이터 배선으로 이루어지며, N×M의 매트릭스로 구성된 화소영역을 포함하는 액정 표시장치로서, 1) n 번째 게이트 배선에 형성된 게이트 전극과, 2) 상기 게이트 전극과 소정면적 오버랩되고, m 번째 데이터 배선에서 돌출 연장된 소스 전극과, 3) 상기 소스 전극과 대응되는 방향에 형성된 드레인 전극을 포함하는 n×m 번째 박막 트랜지스터와; (n+1)×m 번째 박막 트랜지스터의 드레인 전극과 접촉하고, 상기 n 번째 게이트 배선과 겹치는(n+1)×m 번째 화소전극과; 상기 (n+1)×m 번째 화소전극과 상기 n 번째 게이트 배선의 겹치는 부분에 개재된 단락 방지부를 포함하는 액정 표시장치의 어레이 기판을 제공한다.
또한, 본 발명에서는 기판과; 상기 기판 상에 형성되고, 보호막으로 덮히며, 게이트 배선과, 상기 게이트 배선에 정의된 게이트 전극과, 게이트 절연막과, 액티브층과, 소스 및 드레인 전극을 갖는 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인 전극과 접촉하고 상기 게이트 배선의 일부와 겹쳐진 화소전극과; 상기 게이트 배선을 일 전극으로 하고, 상기 게이트 배선과 겹쳐진 화소 전극을 타 전극으로 하며, 상기 게이트 배선과 상기 게이트 배선과 겹쳐진 화소전극에 개재된 게이트 절연막을 유전층으로 하는 스토리지 캐패시터와; 상기 화소전극과 겹치진 게이트 배선의 단차부에 형성된 액티브층 및 그 상에 형성된 보호막으로 구성된 단락 방지부를 포함하는 액정 표시장치의 어레이 기판을 제공한다.
그리고, 본 발명에서는 기판을 구비하는 단계와; 상기 기판 상에 제 1 금속 층을 증착하고 제 1 마스크로 패터닝하여 게이트 배선을 형성하는 단계와; 상기 게이트 배선이 형성된 기판의 전면에 걸쳐 게이트 절연막, 순수 반도체층, 불순물 반도체층, 제 2 금속층을 순서대로 증착하고, 제 2 마스크로 패터닝하여 데이터 배선과, 소스 및 드레인 전극과, 추후 형성될 화소전극과 오버랩될 게이트 배선 부분에 단락 방지부와, 채널을 형성하는 단계와; 패터닝된 제 2 금속층 상의 전면에 걸쳐 절연막을 증착하고, 제 3 마스크로 상기 채널부와 상기 데이터 배선과 소스 및 드레인 전극과 상기 단락 방지부를 덮고, 상기 드레인 전극의 일부가 노출된 드레인 콘택홀을 갖는 보호막을 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극을 포함하는 기판 전면에 걸쳐 투명 도전전극을 증착하고, 제 4 마스크로 상기 투명 도전전극을 상기 단락 방지부가 형성된 게이트 배선과 겹치도록 스토리지 캐패시터를 형성하고, 드레인 전극과 접촉하도록 화소전극을 형성하는 단계를 포함하는 액정 표시장치의 어레이 기판 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 6은 본 발명의 실시예에 따른 액정 표시장치의 평면을 도시한 평면도이다.
도 6에 도시된 도면에서와 같이 본 발명의 실시예에 따른 액정 표시장치의 구성은 일 방향으로 연장된 게이트 배선(102)과 상기 게이트 배선(102)의 가장자리에 형성된 게이트 패드(106)로 구성된다. 상기 게이트 패드(106)는 상기 게이트 패 드를 덮는 게이트 패드전극(107)과 접촉한다.
또한, 상기 일 방향으로 연장된 게이트 배선(102)과 수직한 방향으로는 데이터 배선(120)이 연장되어 형성되며, 상기 데이터 배선(120)의 가장자리에는 데이터 패드(105)가 형성된다. 그리고, 상기 데이터 패드(105)는 상기 데이터 패드(105) 상에 형성된 데이터 패드전극(109)과 접촉하고 있다.
또한, 상기 데이터 배선(120)의 소정의 위치에는 상기 데이터 배선(120)으로부터 소정의 길이로 돌출 연장된 소스전극(112)이 형성되며, 상기 소스전극(112)과 소정 간격 이격되게 드레인 전극(114)이 형성된다.
또한, 상기 게이트 배선(102)에는 상기 게이트 배선(102)과 그 기능을 공유하는 게이트 전극(101)이 형성되며, 상기 게이트 전극(101)과 상기 소스 및 드레인 전극(112, 114)으로 박막 트랜지스터(110)가 구성된다.
그리고, 상기 박막 트랜지스터(110)의 드레인 전극(114) 상부에는 드레인 콘택홀(116)이 형성되며, 상기 드레인 콘택홀(116)을 통해 상기 드레인 전극(114)과 접촉하는 화소전극(118)이 형성된다.
또한, 상기 박막 트랜지스터(110)가 형성된 부분을 제외한 상기 게이트 배선(102)상의 일부는 상기 화소전극(118)으로부터 연장된 캐패시터 전극(150)이 형성되며, 상기 캐패시터 전극(150)과 상기 게이트 배선(102)의 교차부에는 단락 방지부(160)가 형성되어, 단면적인 구조로 상기 게이트 배선(102)과 상기 캐패시터 전극(150)과의 단락을 방지한다.
또한, 보호막(122)이 데이터 배선(120)과 소스 및 드레인 전극(112, 114)을 덮고 있다. 여기서, 상기 드레인 콘택홀(116)은 상기 드레인 전극(114) 상부 상기 보호막(122) 상에 형성된다.
그리고, 상기 보호막(122)은 데이터 배선(120)의 폭보다 작게 형성할 수도 있을 것이다.
이하, 도 6의 본 발명에 따른 액정 표시장치의 제조공정을 도 6의 절단선 Ⅶ-Ⅶ로 자른 단면의 공정도인 도 7a 내지 도 7d를 참조하여 설명하면 다음과 같다.
먼저, 도 7a를 참조하여 본 발명에 따른 액정 표시장치의 제조공정을 상세히 설명한다.
도 7a는 제 1 금속을 증착하고 제 1 마스크를 사용하여 게이트 전극(101)을 형성하는 단계를 도시하고 있다.
상기 게이트 전극(101)의 형성에 사용되는 제 1 금속은 일반적으로 사용되는 크롬(Cr), 몰리브덴(Mo) 등이 사용될 수 있으며, 바람직하게는 알루미늄계 금속을 사용한다. 상기 알루미늄계 금속은 알루미늄-네오듐(AlNd)이다.
도 7b는 데이터 배선(120)과 소스 및 드레인 전극(112, 114)을 형성하는 단계를 도시한 도면이다.
즉, 상기 도 7a에 도시된 게이트 전극(101) 상에 게이트 절연막(200)과 반도체층(202)과 제 2 금속층을 연속으로 증착한 후 , 제 2 마스크로 패터닝하여, 소스 전극(112) 및 드레인 전극(114)을 형성한다. 이후, 패터닝된 제 2 금속층을 마스크로하여 상기 반도체층(202)의 일 부분을 식각하여 채널을 형성한다. 상기 반도체층(202)은 순수 반도체층(202a)과 불순물 반도체층(202b)의 적층으로 구성된 형태이다. 여기서, 상기 채널을 형성할 때 식각되는 반도체층은 상기 불순물 반도체층(202b)이 된다.
도 7c는 보호막(122)을 제 3 마스크로 형성하는 단계를 도시한 도면이다.
상기 보호막(122)은 상기 데이터 배선(120)과 상기 소스 및 드레인 전극(112, 114)부분을 덮는다. 이 때, 상기 보호막(122)에는 상기 드레인 전극(114)의 일 부분이 노출된 드레인 콘택홀(116)이 형성된다.
이후, 도 7d에 도시된 도면에서와 같이 상기 보호막(122)이 형성된 기판(1)의 전면에 걸쳐 투명전극을 증착하고 제 4 마스크에 의해 화소전극(118)을 형성한다.
상기 화소전극(118)은 상기 드레인 콘택홀(116)을 통해 노출된 드레인 전극(114)과 접촉한다.
도 8a는 도 6의 절단선 Ⅷ-Ⅷ로 자른 단면을 도시한 단면도로써, 본 발명에 따른 액정 표시장치의 스토리지 캐패시터부의 단면을 도시한 도면이다.
도 8a에 도시된 도면에서와 같이 본 발명에 따른 액정 표시장치의 스토리지 캐패시터는 일 전극으로 게이트 배선(102)을 사용하고, 타 전극으로 화소전극(118)으로부터 연장된 캐패시터 전극(150)을 사용한다. 그리고, 상기 게이트 배선(102) 상부에 형성된 게이트 절연막(200)을 유전층으로 사용한다.
여기서, 게이트 배선의 가장자리와 캐패시터 전극이 교차하는 단차부(T)에 단락 방지부(160)를 형성하여, 상기 캐패시터 전극(150)과 상기 게이트 배선(102) 과의 단락을 방지하였다.
상기 단차부(T)에서는 상기 게이트 배선(102)의 스트레스 언밸런스(stress unbalance) 및 상기 게이트 절연막(200)의 절연파괴에 대해 취약한 구조를 갖고 있다.
상기와 같이 취약한 4마스크에 의해 제조된 액정 표시장치의 스토리지 캐패시터부의 구조적인 단점을 보완하기 위해 본 발명에서는 상기 단차부(T)에 단락방지부(160)를 형성함으로서 구조적인 결함을 극복하였다.
상기 단락방지부(160)는 순수 반도체와 불순물 반도체로 이루어진 반도체층(202)과 소스 및 드레인 전극(112, 114)을 형성할 때 사용된 제 2 금속층(113)과 보호막(112)으로 구성된다.
여기서, 상기 단락 방지부(160)의 구조 중에서 상기 제 2 금속층(113)은 제거될 수 있다.
즉, 상기 제 2 금속층(113)이 제거된 형태로 상기 단락 방지부(160)를 형성하면, 그 구조는 순수 반도체층(202a)과 보호막(112)의 적층인 형태가 될 것이다. 여기서, 불순물 반도체층(202b)이 없는 이유는 채널 형성시 상기 불순물 반도체층(202b)은 제거되기 때문이다(도 8b 참조).
도 9와 도 10은 상기 스토리지 캐패시터 부분에 단락 방지부를 다른 형태로 구성한 예이다.
즉, 도 9에 도시된 도면에서와 같이 상기 단락 방지부(160)를 게이트 배선(102)과 캐패시터 전극(150)의 교차부에 형성하는 것이 아니라 겹치는 부분에 형성한 예이다. 상기와 같이 상기 게이트 전극(102)과 상기 캐패시터 전극(150)이 겹치는 부분에 난수 발생적으로 단락 방지부(160)를 형성하면, 알루미늄계 금속으로 형성된 상기 게이트 배선(102)의 표면에서 발생할 수 있는 힐락(hillock)에 의한 게이트 절연막의 파괴를 크게 줄일 수 있다.
도 10에 도시된 도면은 상기 단락 방지부(160)를 상기 게이트 전극(102)과 상기 캐패시터 전극(150)의 단차부 및 겹치는 부분의 전체에 걸쳐 형성하였다. 상기와 같이 단락 방지부(160)를 형성하면 상기 게이트 배선(102)의 단차부와 게이트 배선(102) 표면에서 발생한 힐락에 의한 절연막의 절연파괴에 의한 불량을 제거할 수 있다.
상술한 바와 같이 본 발명의 실시예에 따른 액정 표시장치는 4번의 마스크만으로 제조할 수 있다.
또한, 게이트 배선의 가장자리와 캐패시터 전극과 교차되는 부분에 단락방지부를 형성하여 상기 게이트 배선과 캐패시터 전극과의 단락을 방지함을 특징으로 한다.
상술한 본 발명의 실시예들로 액정 표시장치를 제작할 경우 다음과 같은 특징이 있다.
첫째, 본 발명의 실시예들에 따른 액정 표시장치의 제조방법에 의해 액정 표 시장치를 제작할 경우 4번의 마스크 공정만으로 제작할 수 있기 때문에 제작 시간이 단축된다.
둘째, 박막 트랜지스터 기판을 4번의 마스크로 구성할 수 있기 때문에, 미스-얼라인으로 인한 수율 감소를 방지할 수 있다.
셋째, 스토리지 캐패시터부에서 게이트 배선의 표면에서 생성될 수 있는 힐락에 의한 절연막의 파괴를 단락 방지부를 채용함으로서 줄일 수 있는 장점이 있다.

Claims (8)

  1. 가로 방향으로 형성된 N 개의 게이트 배선과, 세로 방향으로 상기 N 개의 게이트 배선과 교차하며 형성된 M 개의 데이터 배선과, 상기 게이트 배선 및 데이터 배선으로 이루어지며, N×M의 매트릭스로 구성된 화소영역을 포함하는 액정 표시장치로서,
    1) n 번째 게이트 배선에 형성된 게이트 전극과, 2) 상기 게이트 전극과 소정면적 오버랩되고, m 번째 데이터 배선에서 돌출 연장된 소스 전극과, 3) 상기 소스 전극과 대응되는 방향에 형성된 드레인 전극을 포함하는 n×m 번째 박막 트랜지스터와;
    (n+1)×m 번째 박막 트랜지스터의 드레인 전극과 접촉하고, 상기 n 번째 게이트 배선과 겹치는(n+1)×m 번째 화소전극과;
    상기 (n+1)×m 번째 화소전극과 상기 n 번째 게이트 배선의 겹치는 부분에 개재된 단락 방지부
    를 포함하는 액정 표시장치의 어레이 기판.
  2. 청구항 1에 있어서,
    상기 박막 트랜지스터는 그 상부에 형성된 보호막을 더욱 포함하며, 상기 드레인 전극과 상기 화소전극과는 상기 박막 트랜지스터의 상부에 형성된 보호막에 드레인 전극의 일부가 노출된 드레인 콘택홀을 통해 접촉하는 액정 표시장치의 어레이 기판.
  3. 청구항 1에 있어서,
    상기 단락 방지부는 n 번째 게이트 배선과 (n+1)×m 번째 화소전극의 단차부에 형성된 액정 표시장치의 어레이 기판.
  4. 청구항 1에 있어서,
    상기 단락 방지부는 n 번째 게이트 배선과 (n+1)×m 번째 화소전극이 겹치는 부분에 다수개로 형성된 액정 표시장치의 어레이 기판.
  5. 청구항 1에 있어서,
    상기 단락 방지부는 n 번째 게이트 배선과 (n+1)×m 번째 화소전극이 겹치는 부분 전체에 형성된 액정 표시장치의 어레이 기판.
  6. 기판과;
    상기 기판 상에 형성되고, 보호막으로 덮히며, 게이트 배선과, 상기 게이트 배선에 정의된 게이트 전극과, 게이트 절연막과, 액티브층과, 소스 및 드레인 전극을 갖는 박막 트랜지스터와;
    상기 박막 트랜지스터의 드레인 전극과 접촉하고, 전단 또는 후단의 게이트 배선의 일부와 겹쳐진 화소전극과;
    상기 게이트 배선을 일 전극으로 하고, 상기 게이트 배선과 겹쳐진 화소 전극을 타 전극으로 하며, 상기 게이트 배선과 상기 게이트 배선과 겹쳐진 화소전극에 개재된 게이트 절연막을 유전층으로 하는 스토리지 캐패시터와;
    상기 화소전극과 겹치진 게이트 배선의 단차부에 형성된 액티브층 및 그 상에 형성된 보호막으로 구성된 단락 방지부
    를 포함하는 액정 표시장치의 어레이 기판.
  7. 청구항 6에 있어서,
    상기 단락 방지부는 상기 보호막과, 상기 소스 및 드레인전극과 동일 금속인 액정 표시장치의 어레이 기판.
  8. 기판을 구비하는 단계와;
    상기 기판 상에 제 1 금속층을 증착하고 제 1 마스크로 패터닝하여 게이트 배선을 형성하는 단계와;
    상기 게이트 배선이 형성된 기판의 전면에 걸쳐 게이트 절연막, 순수 반도체층, 불순물 반도체층, 제 2 금속층을 순서대로 증착하고, 제 2 마스크로 패터닝하여 데이터 배선과, 소스 및 드레인 전극과, 추후 형성될 화소전극과 오버랩될 게이트 배선 부분에 단락 방지부와, 채널을 형성하는 단계와;
    패터닝된 제 2 금속층 상의 전면에 걸쳐 절연막을 증착하고, 제 3 마스크로 상기 채널부와 상기 데이터 배선과 소스 및 드레인 전극과 상기 단락 방지부를 덮고, 상기 드레인 전극의 일부가 노출된 드레인 콘택홀을 갖는 보호막을 형성하는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극을 포함하는 기판 전면에 걸쳐 투명 도전전극을 증착하고, 제 4 마스크로 상기 투명 도전전극을 상기 단락 방지부가 형성된 게이트 배선과 겹치도록 스토리지 캐패시터를 형성하고, 드레인 전극과 접촉하도록 화소전극을 형성하는 단계
    를 포함하는 액정 표시장치의 어레이 기판 제조방법.
KR1019990058109A 1999-12-16 1999-12-16 액정표시장치용 어레이 기판 및 그 제조방법 KR100632216B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990058109A KR100632216B1 (ko) 1999-12-16 1999-12-16 액정표시장치용 어레이 기판 및 그 제조방법
US09/734,009 US6734049B2 (en) 1999-12-16 2000-12-12 Array substrate for liquid crystal display device and the fabrication method of the same
US10/810,659 US7428024B2 (en) 1999-12-16 2004-03-29 Array substrate for liquid crystal display device and the fabrication method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058109A KR100632216B1 (ko) 1999-12-16 1999-12-16 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010056591A KR20010056591A (ko) 2001-07-04
KR100632216B1 true KR100632216B1 (ko) 2006-10-09

Family

ID=19626211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058109A KR100632216B1 (ko) 1999-12-16 1999-12-16 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (2)

Country Link
US (2) US6734049B2 (ko)
KR (1) KR100632216B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
US20050035351A1 (en) * 2003-08-15 2005-02-17 Hung-Jen Chu Device and method for protecting gate terminal and lead
US7071045B2 (en) * 2004-05-06 2006-07-04 Chunghwa Picture Tubes, Ltd. Process of manufacturing thin film transistor
KR20070009013A (ko) * 2005-07-14 2007-01-18 삼성전자주식회사 평판표시장치 및 평판표시장치의 제조방법
US7663728B2 (en) * 2006-03-28 2010-02-16 Tpo Displays Corp. Systems for providing conducting pad and fabrication method thereof
CN100461433C (zh) * 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN104241297B (zh) * 2014-08-25 2017-12-08 京东方科技集团股份有限公司 阵列基板及其制造方法和显示面板
CN107342299A (zh) * 2017-08-30 2017-11-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其制作方法
CN110600424B (zh) * 2019-08-20 2023-08-01 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668649A (en) * 1994-03-07 1997-09-16 Hitachi, Ltd. Structure of liquid crystal display device for antireflection
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
EP1338914A3 (en) * 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US5894136A (en) * 1996-01-15 1999-04-13 Lg Electronics Inc. Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
US5990986A (en) * 1997-05-30 1999-11-23 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof
JP3634138B2 (ja) * 1998-02-23 2005-03-30 株式会社 日立ディスプレイズ 液晶表示装置
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP3134866B2 (ja) * 1999-02-05 2001-02-13 日本電気株式会社 液晶表示装置とその製造方法
US6448579B1 (en) * 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
KR20010056591A (ko) 2001-07-04
US6734049B2 (en) 2004-05-11
US20040179143A1 (en) 2004-09-16
US7428024B2 (en) 2008-09-23
US20020020838A1 (en) 2002-02-21

Similar Documents

Publication Publication Date Title
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US7351621B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
KR100679518B1 (ko) 액정표장치용 어레이기판과 그 제조방법
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100582599B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100611042B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100654158B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100342860B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
US6916675B2 (en) Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device
KR100675088B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100632216B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100660809B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100660812B1 (ko) 액정 표시장치 및 그 제조방법
KR100309210B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100642721B1 (ko) 액정 표시장치 제조방법
KR100333270B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100654777B1 (ko) 액정 표시장치 및 그 제조방법
KR100611043B1 (ko) 액정 표시장치 제조방법
KR100583978B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100675733B1 (ko) 액정 표시장치의 어레이 기판 제조방법
KR20010113266A (ko) 액정표시장치 어레이기판 및 그의 제조방법
KR100654776B1 (ko) 액정 표시장치
KR100333272B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정 표시장치
JPH0850303A (ja) 液晶表示装置用アレイ基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee