JPH04268536A - アクティブマトリクス基板およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、対向基板と貼り合わせ
られて表示装置を構成するアクティブマトリクス基板お
よびその製造方法に関する。

【０００２】

【従来の技術】従来より、液晶表示装置、ＥＬ表示装置
、プラズマ表示装置等においては、マトリクス状に配列
された絵素電極を選択駆動することにより、画面上に表
示パターンが形成される。より具体的には、選択された
絵素電極とこれに対向する対向電極との間に電圧が印加
され、これらの電極の間に介在する液晶等の表示媒体の
光学的変調が行われ、この光学的変調が表示パターンと
して視認される。絵素電極の駆動方式として、個々の独
立した絵素電極を配列し、この絵素電極のそれぞれにス
イッチング素子を連結して駆動するアクティブマトリク
ス駆動方式が知られている。絵素電極を選択駆動するス
イッチング素子としては、ＴＦＴ（薄膜トランジスタ）
素子、ＭＩＭ（金属−絶縁層−金属）素子、ＭＯＳトラ
ンジスタ素子、ダイオード、バリスタ等が一般的に知ら
れている。アクティブマトリクス駆動方式は、高コント
ラストの表示が可能である、表示容量に制約がない、と
いった利点を生かして、液晶テレビジョン、ワードプロ
セッサ、コンピュータの端末表示装置等に実用化されて
いる。

【０００３】図５は従来のアクティブマトリクス基板の
ＴＦＴ１３０形成部における断面構造を示しており、透
光性絶縁基板としてのガラス基板１００上には、ゲート
電極１１０が形成される。該ゲート電極１１０はガラス
基板１００上に配線されるゲートバスラインから分岐し
ており、ガラス基板１００上には該ゲートバスラインと
ソースバスライン（いずれも図示せず）が縦横に配線さ
れ、両バスラインで囲まれる矩形状の領域毎に絵素電極
１４０がマトリクス状に配設される。ゲート電極１１０
はゲートバスラインと同時に形成され、ゲート電極１１
０の上部にはゲート絶縁膜１５０を挟んでソース電極１
３１およびドレイン電極１３２を備えたＴＦＴ１３０が
形成される。

【０００４】以下にこのアクティブマトリクス基板の断
面構造の詳細を説明する。ゲート電極１１０上には、ゲ
ート絶縁膜１５０が形成され、該ゲート絶縁膜１５０上
のゲート電極１１０の上方に相当する部分には、半導体
層１５２がパターン形成される。半導体層１５２上には
、エッチングストッパー層１５７が形成され、該エッチ
ングストッパー層１５７の両側に半導体層１５２に接し
てコンタクト層１５３ａ、１５３ｂがパターン形成され
ている。コンタクト層１５３ａ、１５３ｂの上には、ソ
ース電極１３１およびドレイン電極１３２がそれぞれパ
ターン形成され、これによりＴＦＴ１３０が作成される
。

【０００５】そして、以上のようにして形成されたＴＦ
Ｔ１３０を覆うようにしてガラス基板１００上の全面に
絶縁性保護膜（層間絶縁膜）１５４が形成され、該絶縁
性保護膜１５４上にＩＴＯ（Ｉｎｄｉｕｍ　　Ｔｉｎ　
　Ｏｘｉｄｅ）等の透明導電膜をパターニングしてなる
絵素電極１４０が形成される。絵素電極１４０は絶縁性
保護膜１５４に形成されたコンタクトホール１５１を通
してドレイン電極１３２に電気的に接続されている。

【０００６】

【発明が解決しようとする課題】ところで、この種のア
クティブマトリクス基板においては、アクティブマトリ
クス基板の表面を平坦化するためにも、絶縁性保護膜膜
１５４の膜厚は少なくとも１μｍ以上に設定する必要が
ある。このように透明絶縁膜１５４の膜厚が厚くなると
、コンタクトホール１５１形成部における絵素電極１４
０の段差が大きくなるので、これに起因して絵素電極１
４０が折損し易くなり、断線を頻発するという問題があ
る。

【０００７】このような断線が発生すると、アクティブ
マトリクス基板を液晶表示装置に組み込んだ場合に、絵
素欠陥が発生し、液晶表示装置の表示品位が低下するこ
とになる。

【０００８】絵素電極１４０に上記した断線が発生する
のを防止するためには、コンタクトホール１５１の形状
を上部が拡径されたテーパー状にし、段差部における絵
素電極１４０の形状変化を低減すればよい。しかるに、
コンタクトホール１５１にテーパーを形成するのは容易
でなく、また、コンタクトホール１５１をテーパー状に
パターニングするためには、フォトマスクが必要になる
。このため、工程数が増え、アクティブマトリクス基板
のコストアップを招いていた。

【０００９】本発明はこのような従来技術の欠点を解決
するものであり、コンタクトホールを不要にし、絵素電
極に断線が発生するのを抑止でき、製造効率を向上でき
るアクティブマトリクス基板およびその製造方法を提供
することを目的とする。

【００１０】

【課題を解決するための手段】本発明のアクティブマト
リクス基板は、ゲート電極、該ゲート電極にゲート絶縁
膜と半導体層を介して少なくとも一部が重畳されるドレ
イン電極および該ゲート電極と該半導体層を介して少な
くとも一部が重畳されるソース電極を有し、透光性絶縁
基板上にマトリクス状に形成される薄膜トランジスタ本
体と、該薄膜トランジスタ本体から連設され、該薄膜ト
ランジスタ本体の該ドレイン電極よりも高くなったドレ
イン電極部を有する薄膜トランジスタ分体と、該ドレイ
ン電極部が露出された状態で該薄膜トランジスタ本体お
よび該薄膜トランジスタ分体を覆うようにして該透光性
絶縁基板上に形成される絶縁性保護膜と、該絶縁性保護
膜上に形成され、該ドレイン電極部に電気的に接続され
た絵素電極とを備えてなり、そのことにより、上記目的
が達成される。

【００１１】また、本発明のアクティブマトリクス基板
の製造方法は、突出部同士が重畳するようにしてゲート
バスラインおよびソースバスラインを透光性絶縁基板上
に配線する第１の工程と、該透光性絶縁基板上の重畳部
毎に薄膜トランジスタを形成し、薄膜トランジスタアレ
イを作成する第２の工程と、該透光性絶縁基板上の全面
に絶縁性保護膜を塗布し、焼成する第３の工程と、該絶
縁性保護膜をエッチバックして該薄膜トランジスタのド
レイン電極の一部を該絶縁性保護膜の表面に露出させる
第４の工程と、該ドレイン電極の露出された部分に接続
される絵素電極を該絶縁性保護膜上に形成する第５の工
程とを含んでなり、そのことにより上記目的が達成され
る。

【００１２】

【作用】上記構造のアクティブマトリクス基板によれば
、絶縁性保護膜の表面に露出したドレイン電極部に絵素
電極を重畳すると、ドレイン電極部、すなわち、ドレイ
ン電極と絵素電極が電気的に接続される。従って、コン
タクトホールを形成することなく、ドレイン電極と絵素
電極の電気的な接続が行える。それ故、コンタクトホー
ルに起因する絵素電極の断線を発生することがない。 また、テーパ状のコンタクトホールを形成するためのフ
ォトマスクおよびパターニング工程が不要になる。

【００１３】

【実施例】本発明の実施例について以下に説明する。

【００１４】図１および図２は本発明の一実施例にかか
るアクティブマトリクス基板を示しており、透明のガラ
ス基板（透光性絶縁基板）１上にゲートバスライン１０
およびソースバスライン２０を縦横に配線してなる。ゲ
ートバスライン１０とソースバスライン２０に囲まれた
矩形状の領域には絵素電極４０がマトリクス状に配設さ
れる。

【００１５】ゲートバスライン１０にはゲート電極１１
が分岐され、該ゲート電極１１にはスイッチング素子と
して機能するＴＦＴ３０が形成される。ＴＦＴ３０は、
ゲート電極１１、すなわちゲートバスライン１０、ソー
スバスライン２０および絵素電極４０にそれぞれ電気的
に接続される。

【００１６】図１に示すように、ＴＦＴ３０は、ＴＦＴ
本体３０ａとこれの側方に連設したＴＦＴ分体３０ｂを
備えてなる。ＴＦＴ本体３０ａは、ゲート電極１１、ゲ
ート絶縁膜５０、半導体膜５２、コンタクト層５３ａ、
５３ｂおよびエッチングストッパ層５７をガラス基板１
上に積層し、該コンタクト層５３ａ、５３ｂに接するよ
うにしてソース電極３１およびドレイン電極３２をパタ
ーン形成した構成をとる。

【００１７】一方、ＴＦＴ分体３０ｂは、ドレイン電極
３２の側方に連設されたドレイン電極部３２ｂとガラス
基板１との間に、ガラス基板１側より、ゲート電極１１
から切り離された島１１ｂ、前記ゲート絶縁膜５０、前
記半導体層５２、エッチングストッパ層５７から切り離
された島５７ｂおよび前記コンタクト層５３ｂを積層し
てなる。

【００１８】ガラス基板１上には、ＴＦＴ本体３０ａお
よびＴＦＴ分体３０ｂを覆うようにして絶縁性保護膜５
４が形成され、ドレイン電極部３２ｂの上方に相当する
絶縁性保護膜５４上には絵素電極４０がパターン形成さ
れる。なお、ドレイン電極部３２ｂはドレイン電極３２
よりも高くなっており、絶縁性保護膜５４の表面に露出
する上端に絵素電極４０が電気的に接続された構造にな
っている。

【００１９】次に、上記した構造のアクティブマトリク
ス基板の製造方法について説明する。まず、ガラス基板
１上にスパッタリング法により厚さ３００ｎｍのＴａ膜
を成膜し、次いで、フォトマスクを使用してこのＴａ膜
をパターニングし、ゲート電極１１および該ゲート電極
１１から切り離されたＴａの島１１ｂを形成する。

【００２０】次に、プラズマＣＶＤ法により、厚さ３０
０ｎｍのＳｉＮｘからなるゲート絶縁膜５０をゲート電
極１１および島１１ｂを覆うようにしてガラス基板１の
全面に成膜する。そして、このゲート絶縁膜５０に連続
して厚さ２０ｎｍのａ−Ｓｉ（アモルファスシリコン）
層およびＳｉＮｘからなる厚さ２００ｎｍのエッチング
ストッパ層を積層し、次いで、フォトマスクを用いてこ
れをパターニングしてエッチングストッパ層５７および
これから切り離された島５７ｂを形成する。そして、そ
の後に、フォトマスクを用いて半導体層５２を形成する
。 この半導体層５２はＴＦＴ本体３０ａとＴＦＴ分体３０
ｂにおいて連設している。

【００２１】次いで、プラズマＣＶＤ法によりガラス基
板１の全面にＰ（リン）をドーピングした厚さ４０ｎｍ
のｎ＋ａ−Ｓｉ層を積層し、このｎ＋ａ−Ｓｉ層をフォ
トマスクを用いてパターニングし、コンタクト層５３ａ
、５３ｂを形成する。次に、スパッタリングにより、ガ
ラス基板１の全面に厚さ３００ｎｍのＴｉまたはＭｏの
金属層を形成する。そして、フォトマスクを用いてこの
金属層をパターニングしてソース電極３１およびドレイ
ン電極３２を形成する。このとき同時にドレイン電極部
３２ｂがパターング形成される。これにより、ＴＦＴ本
体３０ａおよびＴＦＴ分体３０ｂからなるＴＦＴ３０が
作成される。

【００２２】次いで、以上のようにして作成されたＴＦ
Ｔ３０を覆うようにして、ガラス基板１の全面に絶縁性
保護膜５４を形成する。ここで、絶縁性保護膜５４は、
ガラス基板１の平坦化を図れるものを使用する必要があ
る。すなわち、そうすることにより、アクティブマトリ
クス基板を液晶表示装置に組み込んだ場合に液晶分子の
配向の乱れを低減でき、表示特性を向上できるからであ
る。それ故、本実施例では、有機系絶縁膜であるポリイ
ミド膜（透明絶縁膜）をスピンコーターによって塗布し
、これを焼成して絶縁性保護膜５４を得る。

【００２３】次いで、絶縁性保護膜５４をドライエッチ
ングによりガラス基板１の全面にわたってエッチバック
し、これにより、後に形成される絵素電極４０と電気的
に接続されるドレイン電極部３２ｂを絶縁性保護膜５４
表面から露出させる。

【００２４】次に、ガラス基板１上の全面に、スパッタ
リング法により厚さ８０ｎｍのＩＴＯ膜からなる透明導
電膜を積層し、該透明導電膜をフォトマスクを用いてパ
ターニングして絵素電極４０を形成する。絵素電極４０
の一端部は図示のようにドレイン電極部３２ｂに電気的
に接続され、これによりＴＦＴ３０と絵素電極４０との
電気的な接続が行われる。その後、ガラス基板１上の全
面に図示しない配向膜等を形成し、これによりアクティ
ブマトリクス基板が作成される。

【００２５】本発明のアクティブマトリクス基板は上記
した構造のものに限定されるものではなく、図３および
図４に示すように、前記したエッチストッパ層５７およ
び島５７ｂを設けない構造のものであってもよい。この
ような構造によれば、製造工程の簡略化およびコストダ
ウンが図れる利点がある。

【００２６】また、上記実施例では、透光性絶縁基板と
してガラス基板を用いたが、石英基板、透明プラスチッ
ク基板を用いることもできる。

【００２７】

【発明の効果】以上の本発明アクティブマトリクス基板
によれば、コンタクトホールを形成することなく、ＴＦ
Ｔのドレイン電極と絵素電極の電気的な接続が行える。 従って、コンタクトホールに起因する絵素電極の断線を
発生することがない。それ故、液晶表示装置に組み込ん
だ場合に絵素欠陥を生じることがないので、液晶表示装
置の表示特性を向上できる。

【００２８】また、コンタクトホールが不要になること
により、アクティブマトリクス基板の平坦化が容易に図
れるので、この点においても、液晶表示装置の表示特性
を向上できる。

【００２９】また、本発明方法によれば、上記した利点
を有するアクティブマトリクス基板を無駄なく、確実に
作成できる。

【図面の簡単な説明】

【図１】本発明の一実施例にかかるアクティブマトリク
ス基板の、図２のＡ−Ａ線に相当する断面図。

【図２】本発明の一実施例にかかるアクティブマトリク
ス基板の平面図。

【図３】アクティブマトリクス基板の変形例を示す断面
図。

【図４】図３で示されるアクティブマトリクス基板の平
面図。

【図５】アクティブマトリクス基板の従来例を示す断面
図。

【符号の説明】

１　　ガラス基板 １０　　ゲートバスライン １１　　ゲート電極 １１ｂ　　島 ２０　　ソースバスライン ３０　　ＴＦＴ ３０ａ　　ＴＦＴ本体 ３０ｂ　　ＴＦＴ分体 ３１　　ソース電極 ３２　　ドレイン電極 ３２ｂ　　ドレイン電極部 ４０　　絵素電極 ５０　　ゲート絶縁膜 ５４　　絶縁性保護膜 ５７　　エッチングストッパ ５７ｂ　　島

Claims (2)

【特許請求の範囲】
1. 【請求項１】ゲート電極、該ゲート電極にゲート絶縁膜
   と半導体層を介して少なくとも一部が重畳されるドレイ
   ン電極および該ゲート電極と該半導体層を介して少なく
   とも一部が重畳されるソース電極を有し、透光性絶縁基
   板上にマトリクス状に形成される薄膜トランジスタ本体
   と、該薄膜トランジスタ本体から連設され、該薄膜トラ
   ンジスタ本体の該ドレイン電極よりも高くなったドレイ
   ン電極部を有する薄膜トランジスタ分体と、該ドレイン
   電極部が露出された状態で該薄膜トランジスタ本体およ
   び該薄膜トランジスタ分体を覆うようにして該透光性絶
   縁基板上に形成される絶縁性保護膜と、該絶縁性保護膜
   上に形成され、該ドレイン電極部に電気的に接続された
   絵素電極とを備えたアクティブマトリクス基板。
2. 【請求項２】突出部同士が重畳するようにしてゲートバ
   スラインおよびソースバスラインを透光性絶縁基板上に
   配線する第１の工程と、該透光性絶縁基板上の重畳部毎
   に薄膜トランジスタを形成し、薄膜トランジスタアレイ
   を作成する第２の工程と、該透光性絶縁基板上の全面に
   絶縁性保護膜を塗布し、焼成する第３の工程と、該絶縁
   性保護膜をエッチバックして該薄膜トランジスタのドレ
   イン電極の一部を該絶縁性保護膜の表面に露出させる第
   ４の工程と、該ドレイン電極の露出された部分に接続さ
   れる絵素電極を該絶縁性保護膜上に形成する第５の工程
   とを含むアクティブマトリクス基板の製造方法。