KR100980018B1 - 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 - Google Patents

다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 Download PDF

Info

Publication number
KR100980018B1
KR100980018B1 KR1020030056067A KR20030056067A KR100980018B1 KR 100980018 B1 KR100980018 B1 KR 100980018B1 KR 1020030056067 A KR1020030056067 A KR 1020030056067A KR 20030056067 A KR20030056067 A KR 20030056067A KR 100980018 B1 KR100980018 B1 KR 100980018B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
formed
pixel electrode
signal line
Prior art date
Application number
KR1020030056067A
Other languages
English (en)
Other versions
KR20050017371A (ko
Inventor
송장근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030056067A priority Critical patent/KR100980018B1/ko
Priority claimed from US10/916,518 external-priority patent/US7206048B2/en
Publication of KR20050017371A publication Critical patent/KR20050017371A/ko
Application granted granted Critical
Publication of KR100980018B1 publication Critical patent/KR100980018B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

절연 기판 위에 형성되어 있는 게이트선, 게이트선과 절연되어 교차하고 있는 데이터선, 게이트선과 데이터선이 교차하여 정의하는 각 화소 영역마다 형성되어 있으며 슬릿을 통하여 분리되어 있는 제1 및 제2 화소 전극, 게이트선, 데이터선 및 제1 및 제2 화소 전극에 3단자가 각각 연결되어 있는 제1 박막 트랜지스터, 제1 화소 전극에 연결되어 있으며 제2 화소 전극과 용량성으로 결합되어 있는 제2 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판과 제2 화소 전극과 중첩하는 도메인 규제 수단인 절개부를 가지는 공통 전극이 형성되어 있는 공통 표시판을 가지는 액정 표시 장치를 마련한다. 이렇게 하면, 휘도를 확보하면서 측면 시인성을 향상된 광시야각 액정 표시 장치를 얻을 수 있으며, 액정 분자의 응답 속도를 빠르게 할 수 있다.
액정표시장치, 수직배향, 절개부, 결합전극, 시인성, 응답속도

Description

다중 도메인 액정 표시 장치 및 그에 사용되는 표시판{LIQUID CRYSTAL DISPLAY HAVING MULTI DOMAIN AND PANEL FOR THE SAME}

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,

도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 대향 표시판의 배치도이고,

도 3은 도 1 및 도 2의 박막 트랜지스터 표시판과 대향 표시판을 포함하는 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고,

도 4, 도 5 및 도 6은 도 3의 액정 표시 장치를 IV-IV'선, V-V' 선 및 VI-VI'을 따라 각각 잘라 도시한 단면도이고,

도 7은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 회로도이고,

도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,

도 9 및 도 10은 도 8에서 IX-IX' 선 및 X-X' 선을 따라 잘라 도시한 단면도이다.

121 게이트선, 124a, 124c 게이트 전극

176 결합 전극, 171 데이터선

173a, 173c 소스 전극, 175a, 175b, 175c 드레인 전극

190a, 190b 화소 전극, 191 슬릿

151, 154a, 154c 비정질 규소층, 270 공통 전극

271 절개부

본 발명은 액정 표시 장치 및 그에 사용되는 표시판에 관한 것이다.

액정 표시 장치는 일반적으로 공통 전극과 색 필터(color filter) 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 표시판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전압을 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 표시판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다.

절개 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 절개 패턴 을 형성하여 이들 절개 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다.

돌기를 형성하는 방법은 상하 표시판에 형성되어 있는 화소 전극과 공통 전극 위에 각각 돌기를 형성해 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.

또 다른 방법으로는, 하부 표시판 위에 형성되어 있는 화소 전극에는 절개 패턴을 형성하고 상부 표시판에 형성되어 있는 공통 전극 위에는 돌기를 형성하여 절개 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 도메인을 형성하는 방식이 있다.

이러한 다중 도메인 액정 표시 장치는 1:10의 대비비를 기준으로 하는 대비비 기준 시야각이나 계조간의 휘도 반전의 한계 각도로 정의되는 계조 반전 기준 시야각은 전 방향 80°이상으로 매우 우수하다. 그러나 정면의 감마(gamma)곡선과 측면의 감마 곡선이 일치하지 않는 측면 감마 곡선 왜곡 현상이 발생하여 TN(twisted nematic) 모드 액정 표시 장치에 비하여도 좌우측면에서 열등한 시인성을 나타낸다. 예를 들어, 도메인 분할 수단으로 절개부를 형성하는 PVA(patterned vertically aligned) 모드의 경우에는 측면으로 갈수록 전체적으로 화면이 밝게 보이고 색은 흰색 쪽으로 이동하는 경향이 있으며, 심한 경우에는 밝은 계조 사이의 간격 차이가 없어져서 그림이 뭉그러져 보이는 경우도 발생한다. 그런데 최근 액정 표시 장치가 멀티 미디어용으로 사용되면서 그림을 보거나 동영상을 보는 일이 증가하면서 시인성이 점점 더 중요시되고 있다.

또한, 돌기나 절개 패턴을 가지는 수직 배향 모드의 액정 표시 장치는 액정의 응답 속도를 줄이는데 있어서 한계가 있다. 그 원인 중의 하나는 구동 전압을 인가할 때, 도메인의 가장자리인 절개 패턴에 인접하게 배열되어 있는 액정 분자들은 프린지 필드에 의해 배향 방향이 결정되어 빠르게 재배열되지만, 도메인의 중앙에 배열되어 있는 액정 분자들은 수직 방향으로 형성된 전계만의 영향으로 특정한 배향 방향이 결정되지 않는다. 따라서, 도메인의 중앙에 위치하는 액정 분자들은 도메인의 외곽에 배열된 액정 분자의 배열에 의한 밀림 또는 충돌에 의해 재배향이 결정되기 때문에 전체적으로 액정 분자의 응답 속도가 느려진다. 이러한 문제점을 해결하기 위해 절개 패턴을 좁을 간격으로 배치할 수 있지만, 화소의 개구율을 저하시키게 된다.

본 발명이 이루고자 하는 기술적 과제는 시인성이 우수한 동시에 액정 분자의 응답 속도를 확보하여 휘도를 향상시킬 수 있는 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판을 제공하는 것이다.

이러한 과제를 해결하기 위하여 본 발명에서는 굽은 모양의 화소 영역을 정의하여 화소 전극을 형성하고, 이러한 화소 전극을 슬릿을 통하여 둘 이상으로 나누고 둘 이상의 서브 화소 전극에 서로 다른 전위가 인가되도록 한다. 이때, 두 서브 화소 전극 중 높은 전위가 인가되는 서브 화소 전극은 액정 분자를 분할 배향하는 도메인 규제 수단에 중첩되어 배치되어 있다.

더욱 상세하게, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 절연 기판 위에 제1 신호선과 제1 신호선과 절연되어 교차하고 있는 제2 신호선이 형성되어 있다. 제1 신호선과 제2 신호선이 교차하여 정의하는 각 화소 영역마다 제1 및 제2 전극과 화소마다 각각 제2 전극에 중첩되어 있는 제3 전극이 형성되어 있다. 각각의 화소에는 제1 및 제2 단자는 제1 신호선 및 제2 신호선에 연결되어 있고, 제3 단자는 제1 및 제2 전극에 공통으로 연결되어 있는 제1 박막 트랜지스터와 제1 및 제2 단자는 이웃하는 제1 신호선 및 제1 전극에 각각 연결되어 있고, 제3 단자는 제3 전극에 연결되어 있는 제2 박막 트랜지스터를 포함한다. 이때, 제2 신호선은 굽은 부분을 포함하여 화소 영역은 굽은 모양을 가지는 것이 바람직하다.

제1 및 제2 전극은 분할된 제1 및 제2 화소 전극이며, 제3 전극은 제2 박막 트랜지스터의 제3 단자에 연결되어 있는 결합 전극이며, 결합 전극은 제2 박막 트랜지스터의 드레인 전극으로부터 연장되어 있는 것이 바람직하다.

제1 화소 전극과 제2 화소 전극은 화소 영역의 모양을 따른 굽은 모양을 가지며, 제1 화소 전극은 제2 화소 전극의 둘레에 위치하며, 제1 신호선과 제2 신호선 사이에 형성되어 있는 게이트 절연막과 제2 신호선과 제1 및 제2 화소 전극 사이에 형성되어 있는 보호막을 더 포함하고, 제2 박막 트랜지스터의 제2 단자는 보호막에 형성되어 있는 접촉구를 통하여 제1 화소 전극과 연결되어 있는 것이 바람직하다,

제1 또는 제2 화소 전극의 가장자리는 상기 보호막을 사이에 두고 제2 신호선과 중첩되어 있으며, 제1 화소 전극의 면적과 제2 화소 전극의 면적은 50:50- 80:20 범위인 것이 바람직하다.

본 발명의 실시예에 따른 액정 표시 장치에는 제1 신호선, 제1 신호선과 절연되어 교차하며, 반복적으로 굽은 부분을 가지고 있는 제2 신호선, 제1 신호선과 제2 신호선이 교차하여 정의하는 각 화소 영역마다 형성되어 있으며, 슬릿을 통하여 서로 분리되어 있는 제1 및 제2 화소 전극, 제1 및 제2 화소 전극과 마주하는 공통 전극을 포함하며, 화소 영역은 제2 신호선의 모양을 따른 굽은 모양을 가지며, 공통 전극의 공통 전압에 대하여 제1 및 제2 화소 전극의 제1 및 제2 화소 전압은 제2 신호선을 통하여 전달되는 화상 신호 전압과 다르다.

제1 화소 전압의 절대값은 제2 화소 전압의 절대값보다 작은 것이 바람직하며, 공통 전극은 절개부로 도메인 규제 수단을 가지며, 슬릿은 도메인 규제 수단과 나란히 배치되어 있는 것이 바람직하다.

제1 화소 전극은 제2 화소 전극의 둘레에 배치되어 있으며, 제2 화소 전극은 도메인 규제 수단과 중첩하는 것이 바람직하며, 제1 화소 전극의 면적과 제2 화소 전극의 면적은 50:50-80:20 범위인 것이 바람직하다.

제1 및 제2 화소 전극에 공통으로 전달되는 화상 신호 전압을 제어하는 제1 박막 트랜지스터 및 제1 화소 전극과 제2 화소 전극은 결합 용량으로 연결하는 제2 박막 트랜지스터를 더 포함할 수 있다. 제2 박막 트랜지스터를 통하여 제1 화소 전극과 연결되어 있고, 제2 화소 전극과 절연 상태로 중첩하고 있는 결합 전극을 더 할 수 있으며, 결합 전극은 제2 박막 트랜지스터의 드레인 전극으로부터 연장되어 있는 것이 바람직하다.

본 발명의 다른 실시예에 따른 액정 표시 장치는, 제1 절연 기판, 제1 절연 기판 위에 형성되어 있으며 제1 및 제2 게이트 전극을 포함하는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 비정질 규소층, 비정질 규소층 위에 형성되어 저항성 접촉층, 게이트 절연막 위에 형성되어 있으며 적어도 일부가 저항성 접촉층 위에 형성되어 있는 제1 소스 전극을 포함하는 데이터선, 적어도 일부가 저항성 접촉층 위에 형성되어 있으며 제1 게이트 전극에 대하여 1 소스 전극과 각각 대향하는 제1 및 제2 드레인 전극, 게이트 절연막 상부에 형성되어 있으며, 제2 게이트 전극을 중심으로 서로 마주하는 제2 소스 전극과 제3 드레인 전극, 게이트 절연막 위에 형성되어 있는 결합 전극, 데이터선, 제2 소스 전극 및 제1 내지 제3 드레인 전극 및 결합 전극 위에 형성되어 있는 보호막, 보호막 위에 형성되어 있으며 제1 드레인 전극과 제2 소스 전극에 연결되어 있는 제1 화소 전극, 제1 화소 전극과 슬릿을 통하여 분리되어 있고, 제2 드레인 전극과 연결되어 있고 결합 전극과 적어도 일부분이 중첩하는 제2 화소 전극, 제1 절연 기판과 대향하고 있는 제2 절연 기판, 제2 절연 기판 위에 형성되어 있는 공통 전극, 제1 기판 및 제2 기판 중의 적어도 하나에 형성되어 있는 제1 도메인 분할 수단, 제1 기판 및 제2 기판 중의 적어도 하나에 형성되어 있으며 제1 도메인 분할 수단과 함께 화소 영역을 다수의 소도메인으로 분할하는 제2 도메인 분할 수단을 포함하고, 슬릿은 제1 및 제2 도메인 분할 수단과 나란히 배치되어 있다.

결합 전극은 제3 드레인 전극으로부터 연장되어 있는 것이 바람직하며, 제1 도메인 분할 수단은 제1 화소 전극과 제2 화소 전극 중의 적어도 하나가 가지는 절 개부이고, 제2 도메인 분할 수단은 공통 전극이 가지는 절개부인 것이 바람직하다.

제1 화소 전극은 제2 화소 전극의 둘레에 배치되어 있으며, 절개부는 제2 화소 전극과 중첩하는 것이 바람직하다.

제1 화소 전극의 면적과 제2 화소 전극의 면적은 50:50-80:20 범위인 것이 바람직하며, 데이터선은 굽은 부분을 가지며, 제1 및 제2 화소 전극은 게이트선과 데이터선이 정의하는 화소 영역의 모양을 따른 굽은 모양으로 형성되어 있는 것이 바람직하다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기 판의 배치도이고, 도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 색 필터 기판의 배치도이고, 도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고, 도 4 내지 도 6은 도 3의 액정 표시 장치를 IV-IV'선, V-V' 선 및 VI-VI' 선을 따라 각각 잘라 도시한 단면도이고, 도 7은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 회로도이다.

본 발명의 실시예에 따른 액정 표시 장치는 하부 표시판(100)과 이와 마주보고 있는 상부 표시판(200) 및 하부 표시판(100)과 상부 표시판(200) 사이에 주입되어 표시판(100, 200)에 수직으로 배향되어 있는 액정 분자를 포함하는 액정층(3)으로 이루어진다. 이때, 각각의 표시판(100, 200)에는 배향막(11, 21)이 형성되어 있으며, 배향막(11, 21)은 액정층(3)의 액정 분자(310)를 표시판(100, 200)에 대하여 수직으로 배향되도록 하는 수직 배향 모드인 것이 바람직하나, 그렇지 않을 수도 있다.

먼저, 하부 표시판의 구성은 다음과 같다.

유리등의 투명한 절연 물질로 이루어진 하부 절연 기판(110) 위에 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있는 제1 및 제2 화소 전극(190a, 190b) 및 결합 전극(176)이 형성되어 있다. 이중 제1 및 제2 화소 전극(190a, 190b)은 제1 박막 트랜지스터(TFT1, 도 6 참조)에 직접 연결되어 함께 화상 신호 전압을 인가 받는데, 제2 화소 전극(190b)은 또한 제1 화소 전극(190a)과 연결되어 있는 제2 박막 트랜지스터(TFT2, 도 7참조)에 연결되어 있는 결합 전극(176)과 중첩하고 있다. 제1 박막 트랜지스터(TFT1)는 주 사 신호를 전달하는 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 제1 및 제2 화소 전극(190a, 190b)에 인가되는 화상 신호를 온(on) 오프(off)한다. 또한, 제2 박막 트랜지스터(TFT2)는 이웃하는 게이트선(121) 및 제1 화소 전극(190a)에 연결되어 주사 신호에 따라 결합 전극(176)에 전달되는 제1 화소 전극(190a)의 화상 신호를 제어한다. 제2 박막 트랜지스터(TFT2)가 온되었을 때, 결합 전극(176)에는 제1 화소 전극(190a)에 전달된 화소 전압이 전달되는데, 결합 전극(176)은 제2 화소 전극(190b)과 중첩하여 용량성으로 결합되어 초기에 전달된 제1 및 제2 화소 전극(190a, 190b)의 화소 전압이 변하게 되며, 이에 대해서는 이후에 구체적으로 설명한다. 이때, 제1 및 제2 화소 전극(190a, 190b)은 절개부(191, 193)를 통하여 분리되어 있고, 결합 전극(176)은 제2 박막 트랜지스터(TFT2)의 한 단자로부터 연장되어 있으며, 제2 화소 전극(192)은 절개부(192)를 가진다. 또, 절연 기판(110)의 아래 면에는 하부 편광판(도시하지 않음)이 부착되어 있다. 여기서, 제1 및 제2 화소 전극(190a, 190b)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있고, 이 경우에는 하부 편광판도 불필요하게 된다.

다음, 상부 표시판의 구성은 다음과 같다.

역시 유리등의 투명한 절연 물질로 이루어진 상부 절연 기판(210)의 아래 면에 화소 영역에 개구부를 가지며 화소 영역 사이에서 누설되는 빛을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색 필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 형성되어 있다. 여기서, 공통 전극(270)에는 절개부(271)가 형성되어 있다. 절개부(271)는 화소 영역에서 프린지 필드를 형성하여 액정 분자를 분할 배향하는 도메인 규제 수단이며, 제1 화소 전극(190a)의 경계에서 형성하는 프린지 필드 또한 액정 분자를 분할 배향하는 도메인 규제 수단이다. 이때, 도메인 규제 수단으로 프린지 필드를 형성하기 위해 공통 전극(270) 및 제1 화소 전극(190a)의 절개부를 이용하였지만, 배향막의 배향력을 경사지도록 유도하여 액정 분자를 분할 배향하기 위한 돌기를 이용할 수도 있다. 블랙 매트릭스(220)는 화소 영역의 둘레 부분뿐만 아니라 공통 전극(270)의 절개부(271)와 중첩하는 부분에도 형성할 수 있으며, 이는 절개부(271)로 인해 발생하는 빛샘을 방지하기 위함이다.

제1 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판에 대하여 도 1, 도 3 내지 도 7을 참조하여 좀 더 상세히 한다.

하부의 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)을 이룬다. 이때, 게이트 전극은 게이트선(121)의 아래위로 확장되어 제1 및 제2 박막 트랜지스터(TFT1, TFT2)의 게이트 전극(124a, 124c)을 포함한다. 게이트선(121)의 한쪽 끝 부분은 외부의 게이트 구동 회로와의 연결을 위하여 넓게 확장되어 접촉부를 이룰 수 있으며, 본 실시예와 같이 접촉부를 가지지 않는 경우에는 기판의 상부에 신호선과 동일한 층으로 직접 형성되어 있는 게이트 구동 회로의 출력단에 게이트선(121)의 끝 부분이 직접 연결되어 있다.

또한, 본 발명의 다른 실시예에서는 게이트선(121)과 동일한 층에 유지 전극 배선이 형성되어 있으며, 유지 전극 배선은 화소 영역의 중앙을 가로질러 가로 방향으로 뻗어 있는 유지 전극선과 그로부터 뻗어 나온 여러 벌의 유지 전극(storage electrode)을 포함한다. 유지 전극선은 화소의 모양을 따른 굽은 모양을 가지는 것이 바람직하며, 한 벌의 유지 전극은 넓은 면적으로 확장되어 이후에 형성되는 제1 및 제2 화소 전극(190a, 190b) 또는 결합 전극(176)과 중첩되어 유지 축전기를 이룬다.

게이트선(121)은 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta, Mo 등의 금속 따위로 만들어진다. 도 4 내지 도 6에 나타난 바와 같이, 본 실시예의 게이트선(121)은 단일층으로 이루어지지만, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 이중층으로 이루어질 수도 있다.

게이트선(121)이 측면은 경사져 있으며 수평면에 대한 경사각은 30-80°인 것이 바람직하다.

게이트선(121)의 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다.

게이트 전극(124a, 124c)의 게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 반도체층(151)은 제1 및 제2 박막 트랜지스터(TFT1, TFT2)의 채널을 형성하는 채널부를 포함하며, 채널부는 제1 박막 트랜지스터(TFT1)의 게이트 전극(124a) 상부에 위치하는 제1 채널부(154a)와 제2 박막 트랜지스터(TFT2)의 게이트 전극(124c) 상부에 위치하는 제2 채널부(154c)를 포함한다. 이때, 반도체(151)는 이후에 형성되는 데이터선(171)을 따라 선형으로 뻗어 있으며, 데이터선(171)과 게이트선(121) 및 유지 전극선(도시하지 않음)이 교차하는 위치에서는 넓은 폭을 가지며, 이들(171, 121)이 교차하는 부분보다 넓은 면적으로 확장되어 있다.

반도체층(151)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 선형의 저항성 접촉 부재(161, ohmic contact)와 섬형의 저항성 접촉 부재(165a, 165b, 163c, 165c)가 형성되어 있다. 저항성 접촉 부재(161) 게이트 전극(124a) 상부의 중앙에 위치하는 소스부 저항성 접촉 부재(163a)를 포함하며, 섬형의 저항성 접촉 부재(163c)는 제2 박막 트랜지스터(TFT2)의 게이트 전극(124c) 상부에 위치하며, 섬형의 저항성 접촉 부재(165a, 165b, 165c)는 게이트 전극(124a, 124c)을 중심으로 소스부 저항성 부재(163a, 163c)와 각각 마주한다.

저항성 접촉층(161, 163c, 165a, 165b, 165c) 및 게이트 절연막(140) 위에는 데이터선(171)과 제2 박막 트랜지스터(TFT2)의 소스 전극(173c)제1 및 제2 박막 트랜지스터(TFT1, TFT2)의 드레인 전극(175a, 175b, 175c)이 형성되어 있다. 데이터선(171)은 길게 뻗어 있으며 게이트선(121)과 교차하고 있으며, 데이터선(171)에 연결되어 있으며 소스부 저항성 접촉 부재(163a)의 상부까지 연장되어 있는 소스 전극(173a)을 가진다. 제1 박막 트랜지스터(TFT1)의 드레인 전극(175a, 175b)은 소스 전극(173a)과 분리되어 있으며 게이트 전극(124a)에 대하여 소스 전극(173a)의 반대쪽 드레인부 저항성 접촉 부재(165a, 165b) 상부에 각각 위치한다. 제2 박막 트랜지스터(TFT2)의 드레인 전극(175c)은 소스 전극(173c)과 분리되어 있으며 게이트 전극(124c)에 대하여 소스 전극(173c)의 반대쪽 소스부 저항성 접촉 부재(165) 상부에 위치한다. 제2 박막 트랜지스터(TFT2)의 드레인 전극(175c)에는 이후의 제2 화소 전극(190b)과 중첩되어 결합 용량(Cbc)을 형성하는 결합 전극(176)이 연결되어 있다. 데이터선(171)의 한쪽 끝 부분(179)은 외부 회로와 연결하기 위한 접촉부이며, 그 폭이 확장되어 있다.

여기서, 데이터선(171)은 화소의 길이를 주기로 하여 반복적으로 굽은 부분과 세로로 뻗은 부분을 가진다. 이 때, 데이터선(171)의 굽은 부분은 두 개의 직선 부분으로 이루어지며, 이들 두 개의 직선 부분 중 하나는 게이트선(121)에 대하여 45도를 이루고, 다른 한 부분은 게이트선(121)에 대하여 -45도를 이룬다. 데이터선(171)의 세로로 뻗은 부분에는 소스 전극(173)이 연결되어 있고, 이 부분이 게이트선(121)과 교차한다. 이때, 데이터선(171)의 굽은 부분은 두 이상일 수 있으며, 다양한 모양을 가질 수 있다.

이 때, 데이터선(171)의 굽은 부분과 세로로 뻗은 부분의 길이의 비는 1:1 내지 9:1 사이(즉, 데이터선(171) 중 굽은 부분이 차지하는 비율이 50%에서 90% 사이)이다.

따라서, 게이트선(121)과 데이터선(171)이 교차하여 이루는 화소는 꺾인 띠 모양을 가진다.

소스 전극(173c), 드레인 전극(175a, 175b) 및 결합 전극(176)은 제1 및 제2 화소 전극(191a, 192b)과 연결되거나 중첩되는 부분이 다각형 모양으로 넓게 확장되어 있는데, 굽은 화소의 모양을 따라 평행사변형 또는 마름모 등의 다양한 모양의 경계선을 가질 수 있다.

데이터선(171)과 소스 전극(173c) 및 드레인 전극(175a, 175b, 175c) 및 노출된 반도체층(154a, 154c) 위에는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 또는 유기 절연 물질 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.

보호막(180)에는 제2 박막 트랜지스터(TFT2)의 소스 전극(173c), 제1 박막 트랜지스터(TFT1)의 드레인 전극(175a, 175b)을 드러내는 접촉구(183c, 185a, 185b)와 데이터선의 폭이 확장되어 있는 끝 부분(179)을 드러내는 접촉구(182)가 형성되어 있다. 또한, 보호막(180)은 게이트선(121)의 끝 부분(도시하지 않음)을 드러내는 접촉구를 게이트 절연막(140)과 함께 가질 수 있으며, 이러한 실시예에서는 게이트선 또한 데이터선과 유사한 접촉부를 가진다.

이때, 접촉구(183c, 185a, 185b, 182)의 측벽은 기판(110) 면에 대하여 30도에서 80도 사이의 완만한 경사를 가지며, 평면적으로 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.

보호막(180) 위에는 접촉구(185a, 185b)를 통하여 제1 박막 트랜지스터(TFT1)의 두 드레인 전극(175a, 175b)과 각각 연결되어 있으며 화소의 모양을 따라 꺾인 띠 모양으로 제1 및 제2 화소 전극(190a, 190b)이 형성되어 있다. 또한, 제1 화소 전극(190a)은 접촉 구멍(183c)을 통하여 제2 박막 트랜지스터(TFT2)의 소스 전극(173c)과 연결되어 있고, 제2 화소 전극(190b)은 제2 박막 트랜지스터(TFT2)의 드레인 전극(175c)과 연결된 결합 전극(176)과 중첩하고 있다. 따라서, 제2 화소 전극(190b)은 제2 박막 트랜지스터(TFT2)에 연결되어 있는 제1 화소 전극(190a)에 전자기적으로 결합(용량성 결합)되어 있다.

제1 화소 전극(190a)과 제2 화소 전극(190b)을 나누는 슬릿(191)이며, 슬릿(191) 또한, 화소의 모양은 따라 굽은 형태를 취하고 있다.

또 보호막(180) 위에는 접촉구(182)를 통하여 데이터선의 끝 부분(179)과 각각 연결되어 있는 데이터 접촉 보조 부재(82)가 형성되어 있다. 물론, 게이트선(121)이 끝 부분에 접촉부를 가지는 실시예에서는 게이트 접촉 보조 부재를 추가할 수 있다. 여기서, 제1 및 제2 화소 전극(190a, 190b) 및 접촉 보조 부재(82)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어져 있다.

이제, 도 3 및 도 4 내지 도 6을 참고로 하여 대향 표시판 표시판에 대하여 설명한다.

하부 절연 기판(110)과 마주하며, 유리등의 투명한 절연 물질로 이루어진 상부 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)가 형성되어 있고, 각각의 화소에는 적, 녹, 청색의 색 필터(230)가 순차적으로 형성되어 있고, 색 필터(230) 위에는 질화 규소 또는 유기 물질로 이루어진 오버코트막(250)이 형 성되어 있다. 오버코트막(250)의 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있으며, 절개부(271)를 가지는 공통 전극(270)이 형성되어 있다.

이 때, 절개부(271)는 제1 화소 전극(190a)의 경계와 함께 프린지 필드를 형성하여 액정 분자를 분할 배향하기 위한 도메인 규제 수단으로서 작용하며 그 폭은 9㎛에서 12㎛ 사이인 것이 바람직하다. 만약 도메인 규제 수단으로 절개부(271) 대신 유기물 돌기를 형성하는 경우에는 폭을 5㎛에서 10㎛ 사이로 하는 것이 바람직하다.

또한, 블랙 매트릭스(220)는 데이터선(171)의 굽은 부분에 대응하는 선형 부분과 데이터선(171)의 세로로 뻗은 부분 및 박막 트랜지스터 부분에 대응하는 부분을 포함한다.

한편, 절개부(271)와 같은 도메인 규제 수단은 화소 전극(190a, 190b)에 비치될 수도 있으며, 돌기 또한 화소 전극(190a, 190b)의 상부에 배치될 수도 있다.

적, 녹, 청의 색 필터(230)는 블랙 매트릭스(220)에 의하여 구획되는 화소 열을 따라 세로로 길게 형성되어 있고 화소의 모양을 따라 주기적으로 구부러져 있다.

절개부(271) 역시 구부러져 있어서 굽은 화소 모양으로 형성되어 있다. 또, 절개부(271)의 양단은 한번 더 구부러져서 한쪽 끝은 게이트선(121)과 나란하고, 절개부(271)는 화소의 중앙에서 좌우로 화소를 부화소로 양분하며, 양분된 부화소를 상하로 양분하는 모양으로 형성되어 있는 분지를 가질 수 있다.

이상과 같은 구조의 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 을 결합하고 그 사이에 액정을 주입하여 액정층을 형성하면 도 3 내지 도 6에서 보는 바와 같이 본 발명의 제1 실시예에 따른 액정 표시 장치의 기본 패널이 이루어진다.

액정층에 포함되어 있는 액정 분자는 화소 전극(190a, 190b)과 공통 전극(270) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 하부 기판(110)과 상부 기판(210)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다.

이때, 도 3 내지 도 6에서 보는 바와 같이, 하부 기판(110)과 상부 기판(210)은 제1 및 제2 화소 전극(190a, 190b)이 색 필터(230)와 대응하여 정확하게 중첩되고, 공통 전극(270)의 절개부(271)는 제2 화소 전극(190b)에 중첩되도록 정렬된다. 이때, 제1 화소 전극(190a)의 경계선 하부에는 유지 전극이 배치될 수 있다.

이러한 액정 표시 장치에서 화소의 액정 분자들은 절개부(271)의 프린지 필드에 의해 복수의 도메인으로 분할 배향된다. 이 때, 화소는 절개부(271))에 의하여 좌우로 양분되며, 부화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 4종류의 도메인으로 분할된다. 도면에서는 부화소가 하나의 꺾인 부분을 중심으로 상하에 배치되어 있는데, 꺾인 부분을 적어도 둘 이상으로 배치할 수도 있다.

이러한 액정 표시 장치의 구조에서 색 필터(230)가 대향 표시판(200)에 배치되어 있지만, 박막 트랜지스터 표시판(100)에 배치할 수 있으며, 이 경우에는 게이 트 절연막(140) 또는 보호막(180)의 하부에 형성될 수 있고, 다른 실시예를 통하여 구체적으로 설명하기로 한다.

액정 표시 장치는 이러한 기본 패널 양측에 편광판, 백라이트, 보상판 등의 요소들을 배치하여 이루어진다. 이 때 편광판은 기본 패널 양측에 각각 하나씩 배치되며 그 투과축은 게이트선(121)에 대하여 둘 중 하나는 나란하고 나머지 하나는 수직을 이루도록 배치한다.

이상과 같은 구조로 액정 표시 장치를 형성하면 액정에 전계가 인가되었을 때 각 도메인 내의 액정이 도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 된다. 그런데 이 방향은 데이터선(171)에 대하여 수직을 이루는 방향이므로 데이터선(171)을 사이에 두고 인접하는 두 화소 전극(191a, 191b) 사이에서 형성되는 측방향 전계에 의하여 액정이 기울어지는 방향과 일치하는 것으로서 측방향 전계가 각 도메인의 액정 배향을 도와주게 된다.

이러한 액정 표시 장치에서는 데이터선(171) 양측에 위치하는 화소 전극에 극성이 반대인 전압을 인가하는 점반전 구동, 열반전 구동, 2점 반전 구동 등의 반전 구동 방법을 일반적으로 사용하므로 측방향 전계는 거의 항상 발생하고 그 방향은 도메인의 액정 배향을 돕는 방향이 된다.

또한, 편광판의 투과축을 게이트선(121)에 대하여 수직 또는 나란한 방향으로 배치하므로 편광판을 저렴하게 제조할 수 있으면서도 모든 도메인에서 액정의 배향 방향이 편광판의 투과축과 45도를 이루게 되어 최고 휘도를 얻을 수 있다.

또한, 이러한 구조의 액정 표시 장치에서 제1 및 제2 화소 전극(190a, 190b) 에는 데이터선(171)을 통하여 전달되는 화상 신호 전압을 제1 박막 트랜지스터(TFT1)를 통하여 동일한 화상 신호 전압을 인가받는데, 제1 화소 전극(190a)과 제2 화소 전극(190b)은 결합 전극(176)을 통한 용량성 결합에 의하여 인가된 전압이 변동된다. 이때, 제1 화소 전극(190a)전압은 데이터선(171)을 통하여 전달된 화상 신호 전압보다 낮고 제2 화소 전극(190b)의 전압은 화상 신호 전압보다 높게 된다. 이와 같이, 하나의 화소 영역 내에서 전압이 다른 두 화소 전극을 배치하면 두 화소 전극이 서로 보상하여 감마 곡선의 왜곡을 줄일 수 있다.

또한, 본 발명의 실시예에서와 같은 구조에서는 제1 화소 전극(190a)과 베2 화소 전극(190b) 사이의 전압차가 0.5-1.5V 범위에서 심하게 발생하지 않아 측면 시인성을 개선하는 동시에 휘도가 감소하는 것을 방지할 수 있었으며, 문자 흐려짐 등의 문제점이 나타나지 않아, 표시 장치의 표시 특성을 확보할 수 있었다.

또한, 도 7에서 보는 바와 같이, 화소의 중앙에 배치되어 있는 제2 화소 전극(190b)의 전압이 화소의 둘레에 배치되어 있는 제1 화소 전극(190a)의 전압보다 높게 형성되기 때문에, 슬릿(191)의 상부에서는 측방향 전기장(lateral field)이 형성된다. 따라서, 절개부(271)에 의해 분할 배향된 도메인의 중앙에 배열되어 있는 액정 분자들은 측방향 전기장에 의해 재배열이 결정되어, 액정 분자의 응답 속도가 빨라진다.

이때, 본 발명의 실시예에 따른 시뮬레이션에서 최적의 조건에서 제1 화소 전극(190a)의 면적과 제2 화소 전극(190b)의 면적의 비율은 50:50-80:20 범위인 것이 바람직하며, 70:30-80:20이 가장 바람직하며, 제1 화소 전극(190a)과 제2 화소 전극(190b) 사이의 간격인 슬릿(191)의 폭은 2-5㎛ 범위인 것이 바람직하다.

한편, 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판은 도 1 내지 도 6과 다른 구조를 가질 수 있으며, 적, 녹, 청의 색 필터를 포함할 수도 있다. 이러한 특징은 택일적으로 가질 수 있으며, 두 가지 특징 가지는 구조에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.

도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 9 및 도 10은 도 9에서 IX-IX' 선 및 X-X' 선을 따라 잘라 도시한 단면도이다.

도 8 내지 도 10에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 내지 도 6에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124a, 124c)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154a, 154c)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163a)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(163c, 165a, 165b, 165c)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 163c, 165a, 165b, 165c) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173a)을 포함하는 복수의 데이터선(171), 제1 박막 트랜지스터의 제1 및 제2 드레인 전극(175a,. 175b), 제2 박막 트랜지스터의 소스 전극(173c) 및 드레인 전극(175c) 및 결합 전극(176)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 복수의 접촉 구멍(182, 185a, 185b, 183c)이 형성되어 있으며, 보호막(180) 위에는 복수의 제1 및 제2 화소 전극(190a, 190b)과 복수의 접촉 보조 부재(82)가 형성되어 있다.

그러나 도 1 내지 도 5에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판에서 반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154a, 154b)를 제외하면 데이터선(171), 제1 및 제2 드레인 전극(175c, 175b), 제2 박막 트랜지스터의 소스 전극(173c) 및 드레인 전극(175c) 및 그 하부의 저항성 접촉 부재(161, 163c, 165a, 165b, 165c)와 실질적으로 동일한 평면 형태를 가지고 있다.

또한, 게이트 전극(124a, 124b)을 가지는 게이트선(121)은 한쪽 끝 부분(129)은 외부 회로와의 연결을 위한 접촉부를 가지며, 보호막(180)의 상부에는 보호막(180) 및 게이트 절연막(140)에 형성되어 있는 접촉구(181)를 통하여 게이트선(121)의 끝 부분에 연결되어 있는 게이트 접촉 부재(129)가 형성되어 있다.

또한, 평탄화 특성을 가지는 유기 절연 물질로 이루어진 보호막(180)의 하부에는 적, 녹 및 청의 색 필터(230)가 화소에 순차적으로 형성되어 있다. 적, 녹, 청의 색 필터(230)는 각각 데이터선(171) 상부에 경계를 두고 있으며 화소 열을 따라 세로로 길게 형성되어 있으며, 서로 이웃하는 색 필터가 데이터선(171) 위에서 서로 부분적으로 중첩되어 있어서 데이터선(171) 위에서 언덕을 이룰 수 있다. 이때, 서로 중첩되어 있는 적, 녹, 청의 색 필터(230)는 서로 이웃하는 화소 영역 사이에서 누설되는 빛을 차단하는 블랙 매트릭스의 기능을 가질 수 있다. 따라서, 본 실시예에 따른 액정 표시 장치용 대향 표시판에는 블랙 매트릭스가 생략되어 공 통 전극(270)만 형성될 수 있다.

이러한 본 액정 표시 장치용 박막 트랜지스터 표시판은 데이터선(171) 및 드레인 전극(175a, 175b. 175c)과 반도체층(151)을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하며, 이러한 감광막 패턴은 박막 트랜지스터의 채널부에 대응하는 부분은 다른 데이터선 및 드레인 전극에 대응하는 부분보다 낮은 두께를 가진다. 이때, 감광막 패턴은 반도체(151)를 패터닝하기 위한 식각 마스크이며, 두꺼운 부분은 데이터선 및 드레인 전극을 패터닝하기 위한 식각 마스크로 사용한다. 이러한 제조 방법은 서로 다른 두 박막을 하나의 감광막 패턴으로 형성하여 제조 비용을 최소화할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 특히, 화소 전극과 공통 전극에 형성하는 절개부의 배치는 여러 다양한 변형이 있을 수 있다.

이상과 같이 화소를 지나는 데이터선을 도메인 규제 수단과 평행하게 배치하여 텍스처의 발생을 최소화하여 화소의 개구율을 확대할 수 있다. 또한, 하나의 화소에 둘 이상으로 다른 전압이 인가되는 화소 전극을 배치함으로써 액정 표시 장치의 측면 시인성을 확보할 수 있으며, 도메인 규제 수단과 높은 전압이 전달되는 화소 전극을 중첩 배치함으로써 액정 분자의 응답속도를 향상시킬 수 있다.

Claims (23)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 제1 신호선,
    상기 제1 신호선과 절연되어 교차하고 있는 제2 신호선,
    상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 각 화소 영역마다 형성되어 있는 제1 및 제2 전극,
    상기 화소마다 각각 형성되어 있으며, 상기 제2 전극에 중첩되어 있는 제3 전극,
    제1 및 제2 단자는 상기 제1 신호선 및 상기 제2 신호선에 연결되어 있고, 제3 단자는 제1 및 제2 전극에 공통으로 연결되어 있는 제1 박막 트랜지스터,
    제1 및 제2 단자는 이웃하는 상기 제1 신호선 및 상기 제1 전극에 각각 연결되어 있고, 제3 단자는 상기 제3 전극에 연결되어 있는 제2 박막 트랜지스터를 포함하며,
    상기 제1 전극과 상기 제2 전극은 분리되어 있으며, 상기 제1 전극은 상기 제2 전극의 둘레에 위치하고,
    상기 제2 신호선은 굽은 부분을 포함하여 상기 화소 영역은 굽은 모양을 가지는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 및 제2 전극은 제1 및 제2 화소 전극이며,
    상기 제3 전극은 상기 제2 박막 트랜지스터의 제3 단자에 연결되어 있는 결합 전극인 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 결합 전극은 상기 제2 박막 트랜지스터의 드레인 전극으로부터 연장되어 있는 박막 트랜지스터 표시판.
  4. 제2항에서,
    상기 제1 화소 전극과 상기 제2 화소 전극은 상기 화소 영역의 모양을 따른 굽은 모양을 가지는 박막 트랜지스터 표시판.
  5. 삭제
  6. 제2항에서,
    상기 제1 신호선과 상기 제2 신호선 사이에 형성되어 있는 게이트 절연막과 상기 제2 신호선과 상기 제1 및 제2 화소 전극 사이에 형성되어 있는 보호막을 더 포함하고,
    상기 제2 박막 트랜지스터의 제2 단자는 상기 보호막에 형성되어 있는 접촉구를 통하여 상기 제1 화소 전극과 연결되어 있는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 제1 또는 상기 제2 화소 전극의 가장자리는 상기 보호막을 사이에 두고 상기 제2 신호선과 중첩되어 있는 박막 트랜지스터 표시판.
  8. 제2항에서,
    상기 제1 화소 전극의 면적과 상기 제2 화소 전극의 면적은 50:50-80:20 범위인 박막 트랜지스터 표시판.
  9. 제1 신호선,
    상기 제1 신호선과 절연되어 교차하며, 반복적으로 굽은 부분을 가지고 있는 제2 신호선,
    상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 각 화소 영역마다 형성되어 있으며, 슬릿을 통하여 서로 분리되어 있는 제1 및 제2 화소 전극,
    상기 제1 및 제2 화소 전극과 마주하는 공통 전극
    을 포함하며,
    상기 화소 영역은 상기 제2 신호선의 모양을 따른 굽은 모양을 가지며, 상기 공통 전극의 공통 전압에 대하여 상기 제1 및 제2 화소 전극의 제1 및 제2 화소 전압은 상기 제2 신호선을 통하여 전달되는 화상 신호 전압과 다르며,
    상기 제1 화소 전극은 상기 제2 화소 전극의 둘레에 배치되어 있으며, 상기 제1 화소 전압의 절대값은 상기 제2 화소 전압의 절대값보다 작은 액정 표시 장치.
  10. 삭제
  11. 제9항에서,
    상기 공통 전극은 절개부로 도메인 규제 수단을 가지며, 상기 슬릿은 상기 도메인 규제 수단과 나란히 배치되어 있는 액정 표시 장치.
  12. 제11항에서,
    상기 제2 화소 전극은 상기 도메인 규제 수단과 중첩하는 액정 표시 장치.
  13. 제9항에서,
    상기 제1 화소 전극의 면적과 상기 제2 화소 전극의 면적은 50:50-80:20 범위인 액정 표시 장치.
  14. 제9항에서,
    상기 제1 및 제2 화소 전극에 공통으로 전달되는 상기 화상 신호 전압을 제어하는 제1 박막 트랜지스터를 더 포함하는 액정 표시 장치.
  15. 제9항에서,
    상기 제1 화소 전극과 상기 제2 화소 전극은 결합 용량으로 연결하는 제2 박막 트랜지스터를 더 포함하는 액정 표시 장치.
  16. 제15항에서,
    상기 제2 박막 트랜지스터를 통하여 상기 제1 화소 전극과 연결되어 있고, 상기 제2 화소 전극과 절연 상태로 중첩하고 있는 결합 전극을 더 포함하는 액정 표시 장치.
  17. 제16항에서,
    상기 결합 전극은 상기 제2 박막 트랜지스터의 드레인 전극으로부터 연장되어 있는 액정 표시 장치.
  18. 제1 절연 기판,
    상기 제1 절연 기판 위에 형성되어 있으며 제1 및 제2 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 비정질 규소층,
    상기 비정질 규소층 위에 형성되어 저항성 접촉층,
    상기 저항성 접촉층 위에 형성되어 있는 제1 소스 전극을 포함하는 데이터선,
    상기 저항성 접촉층 위에 형성되어 있으며 상기 제1 게이트 전극에 대하여 상기 1 소스 전극과 각각 대향하는 제1 및 제2 드레인 전극,
    상기 게이트 절연막 상부에 형성되어 있으며, 상기 제2 게이트 전극을 중심으로 서로 마주하는 제2 소스 전극과 제3 드레인 전극,
    상기 게이트 절연막 위에 형성되어 있는 결합 전극,
    상기 데이터선, 상기 제2 소스 전극 및 제1 내지 제3 드레인 전극 및 상기 결합 전극 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되어 있으며 상기 제1 드레인 전극과 상기 제2 소스 전극에 연결되어 있는 제1 화소 전극,
    상기 제1 화소 전극과 슬릿을 통하여 분리되어 있고, 상기 제2 드레인 전극과 연결되어 있고 상기 결합 전극과 중첩하는 제2 화소 전극,
    상기 제1 절연 기판과 대향하고 있는 제2 절연 기판,
    상기 제2 절연 기판 위에 형성되어 있는 공통 전극,
    상기 제1 기판 및 상기 제2 기판 중의 적어도 하나에 형성되어 있는 제1 도메인 분할 수단,
    상기 제1 기판 및 상기 제2 기판 중의 적어도 하나에 형성되어 있으며 상기 제1 도메인 분할 수단과 함께 화소 영역을 다수의 소도메인으로 분할하는 제2 도메인 분할 수단을 포함하고,
    상기 슬릿은 상기 제1 및 제2 도메인 분할 수단과 나란히 배치되어 있는 액정 표시 장치.
  19. 제18항에서,
    상기 결합 전극은 상기 제3 드레인 전극으로부터 연장되어 있는 액정 표시 장치.
  20. 제18항에서,
    상기 제1 도메인 분할 수단은 상기 제1 화소 전극과 상기 제2 화소 전극 중의 적어도 하나가 가지는 절개부이고,
    상기 제2 도메인 분할 수단은 상기 공통 전극이 가지는 절개부인 액정 표시 장치.
  21. 제20항에서,
    상기 제1 화소 전극은 상기 제2 화소 전극의 둘레에 배치되어 있으며, 상기 절개부는 상기 제2 화소 전극과 중첩하는 액정 표시 장치.
  22. 제18항에서,
    상기 제1 화소 전극의 면적과 상기 제2 화소 전극의 면적은 50:50-80:20 범위인 액정 표시 장치.
  23. 제18항에서,
    상기 데이터선은 굽은 부분을 가지며, 상기 제1 및 제2 화소 전극은 상기 게이트선과 상기 데이터선이 정의하는 화소 영역의 모양을 따른 굽은 모양으로 형성되어 있는 액정 표시 장치.
KR1020030056067A 2003-08-13 2003-08-13 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 KR100980018B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030056067A KR100980018B1 (ko) 2003-08-13 2003-08-13 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
KR1020030056067A KR100980018B1 (ko) 2003-08-13 2003-08-13 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
US10/916,518 US7206048B2 (en) 2003-08-13 2004-08-12 Liquid crystal display and panel therefor
CNB2004100901822A CN100432805C (zh) 2003-08-13 2004-08-13 液晶显示器及其显示面板
TW093124396A TWI373673B (en) 2003-08-13 2004-08-13 Liquid crystal display and panel therefor
TW100115259A TWI428678B (zh) 2003-08-13 2004-08-13 液晶顯示器及其面板
TW103101505A TWI497179B (zh) 2003-08-13 2004-08-13 液晶顯示器及其面板
JP2004235779A JP5057500B2 (ja) 2003-08-13 2004-08-13 多重ドメイン液晶表示装置及びそれに用いられる表示板
US11/682,995 US7773169B2 (en) 2003-08-13 2007-03-07 Liquid crystal display and panel therefor
US12/749,761 US7944515B2 (en) 2003-08-13 2010-03-30 Liquid crystal display and panel therefor
US13/073,505 US8508683B2 (en) 2003-08-13 2011-03-28 Liquid crystal display and panel therefor
JP2011179306A JP5345188B2 (ja) 2003-08-13 2011-08-19 平板表示装置
US13/964,910 US9568797B2 (en) 2003-08-13 2013-08-12 Liquid crystal display and panel therefor
US15/431,220 US10254595B2 (en) 2003-08-13 2017-02-13 Liquid crystal display and panel therefor
US16/352,996 US20190212617A1 (en) 2003-08-13 2019-03-14 Liquid crystal display and panel therefor

Publications (2)

Publication Number Publication Date
KR20050017371A KR20050017371A (ko) 2005-02-22
KR100980018B1 true KR100980018B1 (ko) 2010-09-03

Family

ID=37227092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030056067A KR100980018B1 (ko) 2003-08-13 2003-08-13 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판

Country Status (1)

Country Link
KR (1) KR100980018B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR101427582B1 (ko) * 2007-12-12 2014-08-08 삼성디스플레이 주식회사 표시판 및 이를 포함하는 액정 표시 장치
US8384637B2 (en) 2008-03-05 2013-02-26 Samsung Display Co., Ltd. Liquid crystal display having a wide viewing characteristic and capable of fast driving
KR101931699B1 (ko) 2012-08-07 2018-12-24 삼성디스플레이 주식회사 액정 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269509A (ja) * 1996-03-29 1997-10-14 Seiko Epson Corp 液晶表示素子及びその製造方法
KR20020046621A (ko) * 2000-12-15 2002-06-21 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269509A (ja) * 1996-03-29 1997-10-14 Seiko Epson Corp 液晶表示素子及びその製造方法
KR20020046621A (ko) * 2000-12-15 2002-06-21 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20050017371A (ko) 2005-02-22

Similar Documents

Publication Publication Date Title
US9921447B2 (en) Liquid crystal display and panel therefor
US10254595B2 (en) Liquid crystal display and panel therefor
USRE44166E1 (en) Thin film transistor panel for liquid crystal display
KR101791201B1 (ko) 액정 표시 장치 및 그 제조 방법
US7929069B2 (en) Thin film transistor substrate for a liquid crystal display
US7158201B2 (en) Thin film transistor array panel for a liquid crystal display
US6459465B1 (en) Liquid crystal panel for IPS mode liquid crystal display device and method for fabricating the same
US7826018B2 (en) Liquid crystal display
CN101546073B (zh) 液晶显示器
US7800725B2 (en) Liquid crystal display and substrate thereof
US7483090B2 (en) Liquid crystal display having first and second subpixel electrodes connected to coupling electrode through respective contact holes and third subpixel electrode separated from the first two but capacitively coupled thereto
US7379142B2 (en) Liquid crystal display
US8305540B2 (en) Liquid crystal display having subpixels per color pixel
KR100309918B1 (ko) 광시야각액정표시장치및그제조방법
US8564745B2 (en) Liquid crystal display having more than one color portion within a pixel
US7714970B2 (en) Liquid crystal display device having a pixel including four sub-pixels
KR101133761B1 (ko) 액정 표시 장치
JP4583922B2 (ja) 液晶表示装置及びその製造方法
US7453086B2 (en) Thin film transistor panel
KR101246756B1 (ko) 액정 표시 장치 및 그 제조 방법
US7379143B2 (en) Liquid crystal display having predetermined steepness of light transmittance within a predetermined range on light transmittance gradient for improved visibility
JP3492582B2 (ja) 液晶表示装置及びその製造方法
US7456921B2 (en) Liquid crystal display
KR20140021105A (ko) 액정 표시 장치
US9927659B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 10