JP4689352B2

JP4689352B2 - 表示装置用基板及びそれを備えた液晶表示装置

Info

Publication number: JP4689352B2
Application number: JP2005158065A
Authority: JP
Inventors: 義規田中; 謙一長岡
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-05-30
Filing date: 2005-05-30
Publication date: 2011-05-25
Anticipated expiration: 2025-05-30
Also published as: US20070024786A1; JP2006330633A

Description

本発明は、表示装置用基板及びそれを備えた液晶表示装置に関する。

一般に、液晶表示装置に用いられる薄膜トランジスタ（ＴＦＴ）基板は、透明基板上に形成され、絶縁膜を介して互いに交差するゲートバスライン及びドレインバスラインを有している。またＴＦＴ基板は、両バスラインの各交差部毎にスイッチング素子として配置されたＴＦＴと、ＴＦＴのソース電極に接続され、液晶への電圧印加用の画素電極とを有している。このようなアクティブマトリクス型の液晶表示装置において、近年、視野角特性を改善する手法として、画素電極の一部をＴＦＴのソース電極に対して容量結合することにより、閾値電圧の異なる複数の領域を１画素内に形成する手法がある（容量結合ＨＴ法）。

図１５は、容量結合ＨＴ法が用いられた従来のＴＦＴ基板の２画素分の構成を示している。図１５に示すように、各画素領域は、副画素Ａと副画素Ｂとに分割されている。副画素Ａには画素電極１１６が形成されている。画素電極１１６は、コンタクトホール１２４を介して蓄積容量電極１１９、制御容量電極１２５、及びＴＦＴ１２０のソース電極に電気的に直接接続されている。副画素Ｂには、間隙部１４０により画素電極１１６から分離された画素電極１１７が形成されている。画素電極１１７は、誘電体層を介して制御容量電極１２５に重なる領域を有している。当該領域では、画素電極１１７、制御容量電極１２５、及びそれらの間の誘電体層により制御容量Ｃｃが形成される。画素電極１１７は、制御容量Ｃｃを介した容量結合によりＴＦＴ１２０のソース電極に間接的に接続されている。

副画素Ｂは、副画素Ａと異なる透過率−電圧特性（Ｔ−Ｖ特性）を有している。観察者からは副画素Ａの特性と副画素Ｂの特性が合成されて見えるため、視野角特性を改善できる。これにより、表示画面を斜めから見たときに画像の色が白っぽく変化する「白茶け（ｄｉｓｃｏｌｏｒ）」と言われる現象を抑制できる。

特開２００３−１５６７３１号公報特開２００２−３３３８７０号公報

図１５に示したような構成の場合、１画素単位内で画素電極１１６、１１７が分割される。本来、両画素電極１１６、１１７は間隙部１４０を介して電気的に分離され、両画素電極１１６、１１７には異なる電圧が印加される。ところが、フォトリソグラフィ工程でのパターニングの際にゴミ等によるパターン残りが生じ、図中右側の画素のように両画素電極１１６、１１７が短絡部１４２を介して電気的に接続されてしまう場合がある。この場合、特に斜め方向から表示画面を見ると、通常であれば副画素Ａ、Ｂの光学的特性が合成されて視認されるのに対して、副画素Ａのみの光学的特性として視認されることになる。このため、画素電極１１６、１１７間が短絡した画素は、周囲の画素と異なる電気光学特性を有することになり点欠陥として認識される。

通常このような短絡欠陥は、レーザ光の照射により短絡部１４２を切断して修復される。しかしながら、図１５に示すように短絡部１４２に重なって別層の配線層（蓄積容量バスライン１１８及び蓄積容量電極１１９）が存在する場合には、レーザ光の照射により逆に層間短絡が生じてしまうため、修復が極めて困難であった。

本発明の目的は、短絡欠陥を容易に修復できる表示装置用基板及びそれを備えた液晶表示装置を提供することにある。

上記目的は、基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、前記複数のバスラインの交差位置近傍に形成された薄膜トランジスタと、前記薄膜トランジスタのソース電極に電気的に接続された第１の画素電極と、前記第１の画素電極から分離され、前記ソース電極に容量を介して接続された第２の画素電極と、前記第１の画素電極と前記第２の画素電極とを分離する間隙部とを備えた画素領域と、前記間隙部近傍の前記第１及び／又は第２の画素電極に当該間隙部に沿って形成されたスリット部とを有することを特徴とする表示装置用基板によって達成される。

上記本発明の表示装置用基板において、前記スリット部は、前記間隙部の延伸方向にほぼ平行に延伸していることを特徴とする。

上記本発明の表示装置用基板において、前記間隙部に重なって配置された導電層を有し、前記スリット部は前記導電層の近傍に配置されていることを特徴とする。

また上記目的は、基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、前記複数のバスラインの交差位置近傍に形成された薄膜トランジスタと、前記薄膜トランジスタのソース電極に電気的に接続された第１の画素電極と、前記第１の画素電極から分離され、前記ソース電極に容量を介して接続された第２の画素電極と、前記第１の画素電極と前記第２の画素電極とを分離する間隙部とを備えた画素領域と、前記第１又は第２の画素電極に重畳して配置された導電層と、前記導電層近傍の前記第１及び／又は第２の画素電極に当該導電層に沿って形成されたスリット部とを有することを特徴とする表示装置用基板によって達成される。

上記本発明の表示装置用基板において、前記スリット部は、前記導電層の延伸方向にほぼ平行に延伸していることを特徴とする。

上記本発明の表示装置用基板において、前記スリット部の幅は４μｍ以下であることを特徴とする。

さらに上記目的は、対向配置された一対の基板と、前記一対の基板間に封止された液晶とを備えた液晶表示装置であって、前記一対の基板の一方に、上記本発明の表示装置用基板が用いられていることを特徴とする液晶表示装置によって達成される。

本発明によれば、短絡欠陥を容易に修復できる表示装置用基板及びそれを備えた液晶表示装置を実現できる。

［第１の実施の形態］
本発明の第１の実施の形態による表示装置用基板及びそれを備えた液晶表示装置について図１乃至図６を用いて説明する。図１は、本実施の形態による液晶表示装置の概略構成を示している。図１に示すように、液晶表示装置は、絶縁膜を介して互いに交差して形成されたゲートバスライン及びドレインバスラインと、画素毎に形成されたＴＦＴ及び画素電極とを備えたＴＦＴ基板２を有している。また、液晶表示装置は、ＣＦや共通電極が形成されてＴＦＴ基板２に対向配置された対向基板４を有している。両基板２、４間には液晶が封止され、液晶層（図示せず）が形成されている。

ＴＦＴ基板２には、複数のゲートバスラインを駆動するドライバＩＣが実装されたゲートバスライン駆動回路８０と、複数のドレインバスラインを駆動するドライバＩＣが実装されたドレインバスライン駆動回路８２とが接続されている。これらの駆動回路８０、８２は、制御回路８４から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスラインあるいはドレインバスラインに出力するようになっている。ＴＦＴ基板２のＴＦＴ素子形成面と反対側の面には偏光板８７が配置され、対向基板４の共通電極形成面と反対側の面には、偏光板８６が偏光板８７に対しクロスニコルに配置されている。偏光板８７のＴＦＴ基板２と反対側の面にはバックライトユニット８８が配置されている。

ＴＦＴ基板２には、間隙部を介して互いに分離された第１及び第２の画素電極が画素領域毎にそれぞれ形成されている。第１の画素電極はＴＦＴのソース電極に電気的に接続され、第２の画素電極はＴＦＴのソース電極に容量結合により間接的に接続されている。第１及び／又は第２の画素電極の間隙部近傍には、当該間隙部に沿って延びるスリット部が形成されている。スリット部は、例えば下層の導電層を跨ぐように配置されている。これにより、下層の導電層に重なった短絡部を介して第１及び第２の画素電極が短絡してしまっても、レーザ光照射による修復が可能となる。
以下、本実施の形態による表示装置用基板及びそれを備えた液晶表示装置について、実施例を用いてより具体的に説明する。

（実施例１−１）
図２は、本実施の形態の実施例１−１によるＴＦＴ基板２の２画素分の構成を示している。図２に示すようにＴＦＴ基板２は、図中左右方向に延びる複数のゲートバスライン１２と、ＳｉＮ膜等からなる絶縁膜を介してゲートバスライン１２に交差して形成され、図中上下方向に延びる複数のドレインバスライン１４とを有している。ゲートバスライン１２及びドレインバスライン１４の交差位置近傍には、スイッチング素子として画素毎に形成されたＴＦＴ２０が配置されている。ＴＦＴ２０のドレイン電極２１は、ドレインバスライン１４に電気的に接続されている。またゲートバスライン１２の一部は、ＴＦＴ２０のゲート電極として機能している。ドレインバスライン１４及びドレイン電極２１上の基板全面には、ＳｉＮ膜等からなる保護膜が形成されている。

また、ゲートバスライン１２及びドレインバスライン１４により画定された画素領域を横切って、ゲートバスライン１２に並列して延びる蓄積容量バスライン１８が形成されている。蓄積容量バスライン１８上には、絶縁膜を介して蓄積容量電極１９が画素毎に形成されている。蓄積容量電極１９は、制御容量電極２５を介してＴＦＴ２０のソース電極２２に電気的に接続されている。蓄積容量バスライン１８、蓄積容量電極１９及びそれらの間の絶縁膜により、蓄積容量Ｃｓが形成される。

画素領域は、副画素Ａと副画素Ｂとを有している。副画素Ａは例えば台形状の形状を有し、画素領域の中央部左寄りに配置されている。副画素Ｂは、画素領域のうち副画素Ａの領域を除いた図２中上部、下部及び中央部右側端部に配置されている。副画素Ａ、Ｂの配置は、蓄積容量バスライン１８に対し１画素内でそれぞれほぼ線対称になっている。副画素Ａには画素電極１６が形成され、副画素Ｂには画素電極１７が形成されている。画素電極１６、１７は、例えば共に透明導電膜からなり互いに同層に形成されている。画素電極１６、１７は、透明導電膜が除去された間隙部４０を介して分離されている。例えばＶＡ（垂直配向）モードの液晶表示装置では、間隙部４０が液晶の配向を規制する配向規制用構造物としても機能し、間隙部４０の形成領域が配向分割領域の境界となる。

画素電極１６は、蓄積容量電極１９上の保護膜が開口されたコンタクトホール２４を介して、蓄積容量電極１９、制御容量電極２５及びソース電極２２に電気的に接続されている。一方、画素電極１７は電気的にフローティング状態になっている。画素電極１７は、保護膜を介して制御容量電極２５に対向する領域を有している。当該領域の画素電極１７、制御容量電極２５及びそれらの間の保護膜により、制御容量Ｃｃが形成される。画素電極１７は、制御容量Ｃｃを介した容量結合によりソース電極２２に間接的に接続されている。副画素Ａでは、画素電極１６と、ＴＦＴ基板２に対向して配置される対向基板４上の共通電極と、基板２、４間に封止される液晶層とにより、液晶容量Ｃｌｃ１が形成される。また副画素Ｂでは、画素電極１７と共通電極と液晶層とにより、液晶容量Ｃｌｃ２が形成される。

ＴＦＴ２０がオン状態になって画素電極１６に電圧が印加され、副画素Ａの液晶層に電圧Ｖｐｘ１が印加されるとする。このとき、液晶容量Ｃｌｃ２と制御容量Ｃｃとの容量比に従って電位が分割されるため、副画素Ｂの画素電極１７には画素電極１６とは異なる電圧が印加される。副画素Ｂの液晶層に印加される電圧Ｖｐｘ２は、
Ｖｐｘ２＝（Ｃｃ／（Ｃｌｃ２＋Ｃｃ））×Ｖｐｘ１
となる。ここで、０＜（Ｃｃ／（Ｃｌｃ２＋Ｃｃ））＜１であるため、Ｖｐｘ１＝Ｖｐｘ２＝０以外では｜Ｖｐｘ１｜＞｜Ｖｐｘ２｜となる。このように、本実施の形態による液晶表示装置では、副画素Ａの液晶層に印加される電圧Ｖｐｘ１と、副画素Ｂの液晶層に印加される電圧Ｖｐｘ２とを１画素内で互いに異ならせることができる。これにより、Ｔ−Ｖ特性の歪みが１画素内で分散されるため、斜め方向から見たときに画像の色が白っぽくなる現象を抑制でき、視角特性が改善される。

本実施の形態では、画素電極１６の間隙部４０近傍に、間隙部４０にほぼ平行に沿って延びるスリット部（電極の抜き）４４が形成されている。また間隙部４０と、導電層である蓄積容量電極１９及び蓄積容量バスライン１８とは、一部が重なって配置されている。スリット部４４は、蓄積容量電極１９及び蓄積容量バスライン１８の延伸方向にほぼ垂直に延び、蓄積容量電極１９及び蓄積容量バスライン１８を跨ぐように配置されている。スリット部４４の両端部は、他の導電層に重なっていない。スリット部４４の幅は、液晶配向の乱れを抑制するためにも４μｍ以下であることが望ましい。スリット部４４の幅を４μｍ以下にすることによって、スリット部４４に起因する透過率の低下もほとんど生じない。

ここで、図中右側の画素のように、蓄積容量電極１９及び蓄積容量バスライン１８に重なって短絡部４２が形成されてしまい、画素電極１６、１７が短絡部４２を介して短絡してしまった場合を考える。この場合、例えばスリット部４４両端部近傍であって他の導電層とは重なっていない２箇所の切断部４６にレーザ光を照射して切断し、スリット部４４より外側の画素電極１６を分離する。これによって、他の導電層との間の層間短絡を引き起こすことなく画素電極１６、１７が分離され、短絡欠陥が修復される。

（実施例１−２）
図３は、本実施の形態の実施例１−２によるＴＦＴ基板２の２画素分の構成を示している。図３に示すように、本実施例では、蓄積容量バスライン１８から引き出されて間隙部４０に重なって延びる引き出し電極４８が形成されている。引き出し電極４８の幅は間隙部４０の幅よりも狭く、画素電極１６、１７には重ならないようになっている。引き出し電極４８は、対向基板側の共通電極と同電位に維持される。したがって、引き出し電極４８の形成領域の液晶層には電圧が印加されないため、例えばＶＡモードの液晶表示装置では当該領域の液晶分子は常に基板面に垂直に配向する。配向分割領域の境界となる間隙部４０と引き出し電極４８とを重ねて配置することによって、間隙部４０形成領域近傍での液晶の配向が安定する。

本実施例では、画素電極１６にスリット部４４が設けられ、画素電極１７にスリット部４５が設けられている。スリット部４４、４５は、蓄積容量電極１９及び蓄積容量バスライン１８を跨ぎ、間隙部４０及び引き出し電極４８に沿って延伸している。

図中右側の画素のように、引き出し電極４８に重なって短絡部４２が形成されてしまい、画素電極１６、１７が短絡部４２を介して短絡してしまった場合を考える。この場合、例えば他の導電層とは重なっていない４箇所の切断部４６にレーザ光を照射して切断し、スリット部４４、４５よりそれぞれ外側の画素電極１６、１７を分離し、短絡部４２を電気的に孤立させる。これによって、他の導電層との間の層間短絡を引き起こすことなく画素電極１６、１７が分離され、短絡欠陥が修復される。

（実施例１−３）
図４は、本実施の形態の実施例１−３によるＴＦＴ基板２の２画素分の構成を示している。図４に示すように、本実施例では、副画素Ｂの画素電極１７の画素領域上下２箇所にスリット部４５が形成されている。スリット部４５は、画素電極１７に重畳して配置された制御容量電極２５を跨ぎ、画素電極１７の端部（間隙部４０）と、画素電極１６、１７に重畳して配置された蓄積容量バスライン１８（蓄積容量電極１９）とにほぼ平行に沿って延伸している。

図中右側の画素のように、蓄積容量電極１９及び蓄積容量バスライン１８に重なって比較的大きい短絡部４２が形成されてしまい、画素電極１６、１７が短絡部４２を介して短絡してしまった場合を考える。この場合、例えば他の導電層とは重なっていない４箇所の切断部４６にレーザ光を照射して切断し、短絡部４２近傍の領域を画素電極１７から分離する。これによって、他の導電層との間の層間短絡を引き起こすことなく画素電極１６、１７が分離され、短絡欠陥が修復される。本例では画素電極１７が画素領域の上下で２つに分離されることになるが、分離された２つの画素電極１７はいずれも制御容量電極２５と重なっており、所定の制御容量を介してＴＦＴ２０のソース電極２２に接続されるため問題は生じない。

（実施例１−４）
図５は、本実施の形態の実施例１−４によるＴＦＴ基板２の２画素分の構成を示している。図５に示すように、本実施例では、画素領域のうち蓄積容量バスライン１８より図中上方（及び蓄積容量バスライン１８近傍）が副画素Ａとなっており、蓄積容量バスライン１８より図中下方が副画素Ｂとなっている。副画素Ａに形成され、ＴＦＴ２０のソース電極２２に電気的に接続された画素電極１６は、ゲートバスライン１２にほぼ平行に延びる線状電極１６ａと、線状電極１６ａにほぼ垂直に十字状に交差し、ドレインバスライン１４にほぼ平行に延びる線状電極１６ｂとを有している。また画素電極１６は、線状電極１６ａ又は１６ｂから斜めに分岐し、１画素内でほぼ直交４方向にストライプ状に延びる複数の線状電極１６ｃと、隣り合う線状電極１６ｃ間に形成された微細スリット１６ｄとを有している。さらに画素電極１６は、蓄積容量バスライン１８近傍に形成されたべた電極１６ｅを有している。画素電極１６（べた電極１６ｅ）の間隙部４０近傍には、制御容量電極２５を跨ぎ、間隙部４０と画素電極１６に重畳して配置された蓄積容量バスライン１８とにほぼ平行に沿って延びるスリット部４４が形成されている。

副画素Ｂには、間隙部４０を介して画素電極１６から分離され、ＴＦＴ２０のソース電極２２に制御容量を介して接続された画素電極１７が形成されている。画素電極１７は、ゲートバスライン１２にほぼ平行に延びる線状電極１７ａと、線状電極１７ａにほぼ垂直に交差し、ドレインバスライン１４にほぼ平行に延びる線状電極１７ｂとを有している。また画素電極１７は、線状電極１７ａ又は１７ｂから斜めに分岐し、１画素内でほぼ直交４方向にストライプ状に延びる複数の線状電極１７ｃと、隣り合う線状電極１７ｃ間に形成された微細スリット１７ｄとを有している。

図中右側の画素のように、制御容量電極２５に重なって短絡部４２が形成されてしまい、画素電極１６、１７が短絡部４２を介して短絡してしまった場合を考える。この場合、例えば他の導電層とは重なっていない２箇所の切断部４６にレーザ光を照射して切断し、短絡部４２近傍の領域を画素電極１６から分離する。これによって、他の導電層との間の層間短絡を引き起こすことなく画素電極１６、１７が分離され、短絡欠陥が修復される。

（実施例１−５）
図６は、本実施の形態の実施例１−５によるＴＦＴ基板２の２画素分の構成を示している。図６に示すように、本実施例では、べた電極１６ｅに２つのスリット部４４、４７が形成されている。スリット部４４は、画素電極１６に重畳して配置された蓄積容量バスライン１８の図中下方に配置され、蓄積容量バスライン１８にほぼ平行に沿って延びている。スリット部４７は、蓄積容量バスライン１８の図中上方に配置され、蓄積容量バスライン１８にほぼ平行に沿って延びている。スリット部４４、４７は、共に制御容量電極２５を跨ぐように配置されている。

図中右側の画素のように、制御容量電極２５に重なってスリット部４４を乗り越えた比較的大きい短絡部４２が形成されてしまい、画素電極１６、１７が短絡部４２を介して短絡してしまった場合を考える。この場合、実施例１−４と同様の位置で画素電極１６を切断しても画素電極１６、１７を分離することはできない。このため本例では、スリット部４７の両端部近傍であって他の導電層とは重なっていない２箇所の切断部４６にレーザ光を照射して切断する。これによって、他の導電層との間の層間短絡を引き起こすことなく画素電極１６、１７が互いに分離され、短絡欠陥が修復される。ただし、べた電極１６ｅは画素電極１６から分離されて画素電極１７に接続される。これにより、この画素では画素電極１７がＴＦＴ２０のソース電極２２に電気的に接続され、画素電極１６が制御容量を介してソース電極２２に接続されることになる。

以上説明したように、本実施の形態によれば、容量結合ＨＴ法を用いた液晶表示装置において、導電層に重なって形成された短絡部４２により画素電極１６、１７間に短絡が生じた場合にも、層間短絡を引き起こすことなく短絡欠陥を容易に修復できる。したがって、高品質の液晶表示装置を高い製造歩留りで製造できる。

［第２の実施の形態］
次に、本発明の第２の実施の形態による表示装置用基板及びそれを備えた液晶表示装置について図７乃至図１４を用いて説明する。図７は、本実施の形態の前提となる、容量結合ＨＴ法を用いた従来の画素構造を示している。図７に示すように、画素領域は、副画素Ａと副画素Ｂとを有している。副画素Ａには画素電極１６が形成され、副画素Ｂには画素電極１７が形成されている。画素電極１６は、ＴＦＴ２０のソース電極２２に電気的に直接接続されている。一方、画素電極１７は、容量結合によりソース電極２２に間接的に接続されている。画素電極１６、１７は、間隙部４０を介して分離されている。間隙部４０の幅は１０μｍ程度である。画素電極１６、１７が分離されていることにより、副画素Ａの液晶層に印加される電圧Ｖｐｘ１と、副画素Ｂの液晶層に印加される電圧Ｖｐｘ２とを１画素内で互いに異ならせることができる。これにより階調視角特性が改善され、表示品質が向上する。

しかし、製造プロセス上の問題で画素電極１６、１７にパターン不良が生じた場合、同一画素の画素電極１６、１７が短絡してしまうことがある。この短絡が生じた画素では、画素電極１６、１７の双方がソース電極２２に電気的に直接接続されてしまい、液晶層に印加される電圧が画素全体で同一になってしまう。このため、この画素の光学特性が他の画素と異なることになるため、点欠陥として視認される。この短絡により生じる容量の増加は僅かであるため、検査装置の検出精度を考慮するとアレイ検査での短絡箇所の検出は極めて困難である。この現象について詳細に説明する。アレイ検査装置の欠陥画素の検出原理は、まずＴＦＴ基板上のＴＦＴを順次オン状態にして各画素の画素電極１６に所定の電圧を印加する。これにより、各画素の蓄積容量には所定の電荷が充電される。電荷を所定時間保持させた後、ＴＦＴを再度オン状態にして、各画素に充電された電荷を測定する。正常画素に充電された電荷量に対してあるスライスレベルでオーバーチャージとアンダーチャージの判定を行い、欠陥画素を検出する。

図８は、短絡部４２を介して画素電極１６、１７が短絡した画素構造を示している。図９は、図８のＣ−Ｃ線で切断したＴＦＴ基板の断面構成を示している。画素電極１６、１７が短絡した場合、蓄積容量バスライン１８と画素電極１７とが絶縁膜３０及び保護膜３１を介して重なる領域（図８中、右下がりハッチングで示す）に形成される容量の分だけ蓄積容量が増加し、充電される電荷量が増加する。この領域に形成される容量は、電極面積が狭く電極間隔が広いため極めて小さい。正常画素の容量と比較すると欠陥画素の容量の増加は１０％程度である。この容量差をアレイ検査装置で検出するのは、配線のノイズのばらつき等が存在するため困難である。したがって、画素電極１６、１７が短絡した画素をアレイ検査で特定するのは極めて困難であるという問題があった。

また、蓄積容量バスライン１８が幅太に形成された台形状の領域Ｄ（図７中、左下がりハッチングで示す）は極めて重要な領域であり、一度設計を決めると容易には変更できない。この理由として以下の３つがある。第１の理由は、領域Ｄには副画素Ａの容量を形成する部分と副画素Ｂの容量を形成する部分との双方が存在するという点である。この部分の設計を変えると副画素Ａ、Ｂ間の容量のバランスが崩れてしまう。第２の理由は、領域Ｄには、セルギャップを維持する柱状スペーサが配置されるため、領域Ｄはある一定以上の面積が必要であるという点である。第３の理由は、領域Ｄには副画素Ａの電位と副画素Ｂの電位が存在し、かつ対向基板側に柱状スペーサも存在することから、領域Ｄが液晶の配向を決める重要な領域であるという点である。これらの理由により、領域Ｄの設計を簡単には変更できない。

このように、容量結合ＨＴ法を用いた従来の液晶表示装置は、画素電極１６、１７が短絡しても容量変化が小さいため検出が容易でないという問題を有している。また、容量結合ＨＴ法を用いた従来の液晶表示装置では、領域Ｄの設計を簡単には変更できないという制約もあった。

本実施の形態の目的は、画素電極１６、１７間の短絡を容易に検出できる表示装置用基板及びそれを備えた液晶表示装置を提供することにある。

上記目的は、基板上に形成されたゲートバスラインと、前記ゲートバスラインに絶縁膜を介して交差して形成されたドレインバスラインと、前記ゲートバスラインに並列して形成された蓄積容量バスラインと、前記ゲートバスライン及び前記ドレインバスラインの交差位置近傍に形成された薄膜トランジスタと、前記薄膜トランジスタのソース電極に電気的に接続された第１の画素電極と、前記第１の画素電極から分離され、前記ソース電極に容量を介して接続された第２の画素電極と、前記第１の画素電極と前記第２の画素電極とを分離する間隙部とを備えた画素領域と、前記蓄積容量バスラインから引き出され、前記第２の画素電極との間に重畳容量を形成する引き出し電極とを有することを特徴とする表示装置用基板によって達成される。

上記本実施の形態による表示装置用基板において、前記引き出し電極は、前記間隙部に重なって延伸していることを特徴とする。

上記本実施の形態による表示装置用基板において、前記引き出し電極は、前記第２の画素電極に重なって配置された凸部を有していることを特徴とする。

上記本実施の形態による表示装置用基板において、前記ソース電極に電気的に接続され、前記第２の画素電極との間に容量を形成する制御容量電極と、前記蓄積容量バスラインから引き出されて前記制御容量電極に重なって配置され、前記制御容量電極との間に容量を形成する第２の引き出し電極とをさらに有することを特徴とする。

また上記目的は、対向配置された一対の基板と、前記一対の基板間に封止された液晶とを備えた液晶表示装置であって、前記一対の基板の一方に、上記本実施の形態による表示装置用基板が用いられていることを特徴とする液晶表示装置によって達成される。

上記本実施の形態による液晶表示装置において、前記一対の基板の一方に形成され、前記画素領域の周囲を遮光する遮光膜をさらに有し、前記引き出し電極の少なくとも一部は、前記遮光膜により遮光される領域に配置されていることを特徴とする。

上記本実施の形態による液晶表示装置において、前記一対の基板の少なくとも一方に形成され、前記液晶を配向規制する配向規制用構造物をさらに有し、前記引き出し電極の少なくとも一部は、前記配向規制用構造物に重なって配置されていることを特徴とする。

本実施の形態によれば、画素電極１６、１７間の短絡を容易に検出できる表示装置用基板及びそれを備えた液晶表示装置を実現できる。

（実施例２−１）
図１０は、本実施の形態の実施例２−１によるＴＦＴ基板の１画素の構成を示している。図１０に示すように本実施例では、蓄積容量バスライン１８から引き出されて蓄積容量バスライン１８と同電位に維持される引き出し電極４８が形成されている。引き出し電極４８は、画素電極１６、１７間の間隙部４０に重なって画素領域端部に対し斜めに延伸している。引き出し電極４８を間隙部４０等の配向規制用構造物に重ねて配置することによって、画素の実質的な開口率の低下が抑えられる。引き出し電極４８は、画素電極１７側に基板面内で突出して画素電極１７に重なって配置され、櫛歯状に形成された複数の凸部４９を有している。凸部４９と画素電極１７との間には容量（重畳容量）が形成される。これにより、図７に示した領域Ｄの設計を変更することなく、画素電極１７と蓄積容量バスライン１８との間に容量が形成される。また、間隙部４０に重なるように引き出し電極４８を設けることは、画素電極１６、１７が透明電極のパターン不良により形成された短絡部によって短絡した場合に、その短絡部と引き出し電極４８との間に容量が形成されるため、アレイ検査での欠陥検出に有利に働く。

凸部４９と画素電極１７との重なり領域（図１０中、縦ハッチングで示す）の面積は、副画素Ａ、Ｂの容量比を考慮して調節される。また面積とともに最終保護膜３１の膜厚を変えて、重なり領域に形成される容量を調節することも可能である。

図１１は、本実施例の画素構造において、透明電極のパターン不良により形成された短絡部４２を介し、同一画素内の画素電極１６、１７が短絡してしまった状態を示している。この状態では、短絡部４２と引き出し電極４８とが重なる領域（図１１中、左下がりのハッチングで示す）に、容量Ｃ３が形成される。また、画素電極１７が画素電極１６と同電位になるため、画素電極１７と蓄積容量バスライン１８とが重なる領域（図１１中、右下がりのハッチングで示す）に形成される容量の増加分をＣ２とする。さらに、凸部４９と画素電極１７との間に形成される容量をＣ１とする。従来の画素構造では、画素電極１６、１７が短絡した画素の容量は正常画素よりＣ２だけ増加するのに対し、本実施例では、短絡部４２を介して画素電極１６、１７が短絡した画素の容量は正常画素よりＣ１＋Ｃ２＋Ｃ３だけ増加する。すなわち本実施例によれば、画素電極１６、１７が短絡した画素の容量変化は、従来の画素構造よりＣ１＋Ｃ３だけ大きくなる。したがって、アレイ検査での欠陥検出が容易になり、レーザ光を照射して短絡部４２を切断することにより容易に欠陥修復できる。

図１２は、本実施例によるＴＦＴ基板の構成の変形例を示している。図１２に示すように、本変形例では、引き出し電極４８が副画素Ａの画素電極１６側に突出した凸部５０をさらに有している。凸部５０と画素電極１６の重なり領域には所定の容量が形成される。凸部５０は、副画素Ａ、Ｂの容量バランスを考慮して配置される。このように凸部４９、５０をそれぞれ櫛歯状に形成することが可能である。

凸部４９、５０は、図１２に示すように交互に配置するのが望ましい。なぜなら、画素電極１６、１７が短絡した場合に短絡部４２にレーザ光を照射して切断するための領域を確保する必要があるためである。具体的には、図１１と同じ位置に短絡部４２が形成された場合、本変形例では副画素Ａ側に向かって凸部５０が形成されているため、引き出し電極４８より副画素Ａ側で短絡部４２を切断するのは困難である。なぜなら、レーザ光の照射により凸部５０と画素電極１６とが層間短絡してしまうからである。したがってこの場合には、凸部４９の形成されていない副画素Ｂ側の領域で短絡部４２を切断し、欠陥を修復する。

アレイ検査では、蓄積容量バスライン１８の電位が通常グランドあるいは０Ｖに維持される。しかし、このように蓄積容量バスライン１８の容量に依存する場合は、蓄積容量バスライン１８の電位を通常の０Ｖに維持した場合の画素容量と、蓄積容量バスライン１８にパルス電圧あるいはＤＣ電圧を印加した場合の画素容量とを比較してもよい。画素容量に顕著な差が存在する画素には、画素電極１６、１７間の短絡が生じている。このように、アレイ検査において蓄積容量バスライン１８に所定の電圧を印加することによって、画素容量の差が顕在化し、欠陥画素の特定が容易になる。

（実施例２−２）
図１３は、本実施の形態の実施例２−２によるＴＦＴ基板の１画素の構成を示している。蓄積容量バスライン１８や引き出し電極４８、凸部４９、５０等は、遮光性を有する金属膜により形成されている。このため、これらを用いて画素領域内に容量を形成する場合、画素の開口率が低下してパネル透過率が低下してしまうという問題が生じ得る。この問題を解決するために本実施例では、図１３に示すように、画素電極１６、１７との間の容量Ｃ１を形成する突起５１が、画素領域の周囲等を遮光するために例えば対向基板側に形成される遮光膜（ＢＭ）によって遮光される遮光領域に配置される。ＴＦＴ基板と対向基板とを貼り合わせた後には、突起５１はＢＭに重なって配置される。このように、元々ＢＭでの遮光が必要な領域で凸部５１と画素電極１６、１７とを重ねて容量を形成することによって、パネル透過率の低下を防ぐことができる。

（実施例２−３）
図１４は、本実施の形態の実施例２−３によるＴＦＴ基板の１画素の構成を示している。図１４に示すように、本実施例では、蓄積容量バスライン１８から引き出された第２の引き出し電極５２が形成されている。引き出し電極５２は、ドレインバスライン１４と同層の制御容量電極２５により元々遮光される領域に配置され、制御容量電極２５に沿って延伸している。引き出し電極５２と制御容量電極２５（ソース電極）との間には容量が形成される。このように、元々遮光される領域に引き出し電極５２を配置することによって、パネル透過率の低下を防ぐことができる。しかも、画素電極１６、１７が短絡した場合、蓄積容量バスライン形成層とドレイン層の間に容量が形成される。これにより、蓄積容量バスライン形成層と画素電極形成層との間に容量を形成するよりも容量差が顕著になる。

以上説明したように、本実施の形態によれば、画素電極１６、１７が短絡した画素と正常画素との間に生じる容量差を大きくできる。このため、アレイ検査で欠陥箇所を容易に検出でき、レーザ光を照射して短絡部４２を切断することにより欠陥修復できる。したがって、高品質の液晶表示装置を高い製造歩留りで製造できる。また本実施の形態では、画素の設計において重要な領域Ｄ（図７参照）の構成を変更する必要はない。

本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態ではＶＡモードの液晶表示装置を例に挙げたが、本発明はこれに限らず、ＴＮモード等の他の液晶表示装置にも適用できる。

また、上記実施の形態では透過型の液晶表示装置を例に挙げたが、本発明はこれに限らず、反射型や半透過型等の他の液晶表示装置にも適用できる。

本発明の第１の実施の形態による液晶表示装置の概略構成を示す図である。本発明の第１の実施の形態の実施例１−１による表示装置用基板の２画素分の構成を示す図である。本発明の第１の実施の形態の実施例１−２による表示装置用基板の２画素分の構成を示す図である。本発明の第１の実施の形態の実施例１−３による表示装置用基板の２画素分の構成を示す図である。本発明の第１の実施の形態の実施例１−４による表示装置用基板の２画素分の構成を示す図である。本発明の第１の実施の形態の実施例１−５による表示装置用基板の２画素分の構成を示す図である。本発明の第２の実施の形態の前提となる従来の画素構造を示す図である。画素電極１６、１７が短絡した従来の画素構造を示す図である。従来のＴＦＴ基板の構成を示す断面図である。本発明の第２の実施の形態の実施例２−１による表示装置用基板の１画素の構成を示す図である。本発明の第２の実施の形態の実施例２−１の画素構造において、短絡部４２を介して画素電極１６、１７が短絡してしまった状態を示す図である。本発明の第２の実施の形態の実施例２−１による表示装置用基板の１画素の構成の変形例を示す図である。本発明の第２の実施の形態の実施例２−２による表示装置用基板の１画素の構成を示す図である。本発明の第２の実施の形態の実施例２−３による表示装置用基板の１画素の構成を示す図である。従来の表示装置用基板の構成を示す図である。

符号の説明

２ＴＦＴ基板
４対向基板
１２ゲートバスライン
１４ドレインバスライン
１６、１７画素電極
１６ａ、１６ｂ、１６ｃ、１７ａ、１７ｂ、１７ｃ線状電極
１６ｄ、１７ｄ微細スリット
１６ｅべた電極
１８蓄積容量バスライン
１９蓄積容量電極
２０ＴＦＴ
２１ドレイン電極
２２ソース電極
２４コンタクトホール
２５制御容量電極
３０絶縁膜
３１保護膜
４０間隙部
４２短絡部
４４、４５、４７スリット部
４６切断部
４８、５２引き出し電極
４９、５０、５１凸部
８０ゲートバスライン駆動回路
８２ドレインバスライン駆動回路
８４制御回路
８６、８７偏光板
８８バックライトユニット

Claims

基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記複数のバスラインの交差位置近傍に形成された薄膜トランジスタと、
前記薄膜トランジスタのソース電極に電気的に接続された第１の画素電極と、前記第１の画素電極から分離され、前記ソース電極に容量を介して接続された第２の画素電極と、前記第１の画素電極と前記第２の画素電極とを分離する間隙部とを備えた画素領域と、
前記間隙部近傍の前記第１及び／又は第２の画素電極に当該間隙部に沿って形成されたスリット部と
を有することを特徴とする表示装置用基板。
請求項１記載の表示装置用基板において、
前記スリット部は、前記間隙部の延伸方向にほぼ平行に延伸していること
を特徴とする表示装置用基板。
請求項１又は２に記載の表示装置用基板において、
前記間隙部に重なって配置された導電層を有し、
前記スリット部は前記導電層の近傍に配置されていること
を特徴とする表示装置用基板。
基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記複数のバスラインの交差位置近傍に形成された薄膜トランジスタと、
前記薄膜トランジスタのソース電極に電気的に接続された第１の画素電極と、前記第１の画素電極から分離され、前記ソース電極に容量を介して接続された第２の画素電極と、前記第１の画素電極と前記第２の画素電極とを分離する間隙部とを備えた画素領域と、
前記第１又は第２の画素電極に重畳して配置された導電層と、
前記導電層近傍の前記第１及び／又は第２の画素電極に当該導電層に沿って形成されたスリット部と
を有することを特徴とする表示装置用基板。
請求項４記載の表示装置用基板において、
前記スリット部は、前記導電層の延伸方向にほぼ平行に延伸していること
を特徴とする表示装置用基板。
請求項４又は５に記載の表示装置用基板において、
前記第１及び第２の画素電極は、
基板上に形成されたゲートバスラインからほぼ平行に延びる第１の線状電極と、
前記第１の線状電極にほぼ垂直に十字状に交差し、前記ゲートバスラインに交差して形成されたドレインバスラインにほぼ平行に延びる第２の線状電極と、
前記第１の線状電極及び前記第２の線状電極から斜めに分岐し、１画素内でほぼ直交４方向にストライプ状に延びる複数の第３の線状電極と、
隣り合う前記第３の線状電極間に形成された微細スリットと、を有すること
を特徴とする表示装置用基板。
請求項１乃至６のいずれか１項に記載の表示装置用基板において、
前記スリット部の幅は４μｍ以下であること
を特徴とする表示装置用基板。
対向配置された一対の基板と、前記一対の基板間に封止された液晶とを備えた液晶表示装置であって、
前記一対の基板の一方に、請求項１乃至７のいずれか１項に記載の表示装置用基板が用いられていること
を特徴とする液晶表示装置。