JP5216160B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP5216160B2
JP5216160B2 JP2012500469A JP2012500469A JP5216160B2 JP 5216160 B2 JP5216160 B2 JP 5216160B2 JP 2012500469 A JP2012500469 A JP 2012500469A JP 2012500469 A JP2012500469 A JP 2012500469A JP 5216160 B2 JP5216160 B2 JP 5216160B2
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
region
pixel
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012500469A
Other languages
English (en)
Other versions
JPWO2011102052A1 (ja
Inventor
裕一 居山
明 柴崎
義人 橋本
雅宏 清水
博司 土屋
雄祐 西原
剣 久保木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=44482661&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5216160(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012500469A priority Critical patent/JP5216160B2/ja
Publication of JPWO2011102052A1 publication Critical patent/JPWO2011102052A1/ja
Application granted granted Critical
Publication of JP5216160B2 publication Critical patent/JP5216160B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、互いに間隔を置いて設けられた複数のストライプ状電極を有する画素電極を備えた液晶表示装置に関する。
液晶層を複数のドメインに分割し、ドメイン間で液晶分子の倒れる向きを変えることによって広視野角特性を実現するMVA(Multi-domain Vertical Alignment)駆動の液晶表示装置が広く知られている。また、このようなMVA駆動に用いられるドメインを形成するための配向規制体に、ドメイン間でパターン方向が異なるような複数のストライプ状電極を用いる、いわゆる”Fish Bone”型の画素電極を備えた液晶表示装置がある。
図18に、特許文献1に記載された、複数のストライプ状電極を有する画素電極を備えた液晶表示装置の画素構成を示す。
図18の画素は、互いに隣接する2本のゲートライン2302と、互いに隣接する2本のデータライン2303とに囲まれる領域に形成されている。ゲートライン2302に平行なCsライン2304が画素領域を上下に2分するように設けられており、上半分の領域2311aに設けられた画素電極2311と下半分の領域2311bに設けられた画素電極2311とが互いに画素電極2312によって接続されている。上下の各画素電極2311は、十字状電極と、十字状電極から傾斜して延びる複数のストライプ状電極とからなる。ストライプ状電極の延びる向きは、十字状電極によって区切られる4つの領域のそれぞれで異なっている。
このようなストライプ状電極を備えた画素電極では、ストライプ状電極のみならず、ストライプ状電極間の間隙である微細スリットもが配向規制体として機能し、液晶層に電圧を印加したときに示すように液晶分子がパターンの延伸する方向に沿って配向するという特徴がある。この場合に、図19に示すように、ストライプ状電極101b上では、発生する電界の作用により液晶分子LCmは画素エッジ101e側から十字状電極101aの幹側に向って倒れる。これによって電圧印加時に液晶分子の倒れる向きがドメイン間で四方に分散するため、広い視野角を得ることができる。
しかし、ストライプ状電極および微細スリットを用いる配向規制では、電界による規制力が弱いために、液晶層に急激に電圧を印加すると液晶分子がきれいに配向しない。そのため、製造時に液晶層に印加する電圧を緩慢に変化させ、液晶分子の配向が安定した状態でポリマー配向支持(PVA:Polymer Sustained Alignment)の処理を行う。ポリマー配向支持は、モノマーを配合させた液晶に光照射や加熱を行ってモノマーを重合させることにより、液晶分子のプレチルト角をポリマー中に記憶させる技術である(特許文献2、3等参照)。
日本国公開特許公報「特開2007−249243号公報(公開日:2007年9月27日)」 日本国公開特許公報「特開2003−149647号公報(公開日:2003年5月21日)」 日本国公開特許公報「特開2006−215326号公報(公開日:2006年8月17日)」
上述したストライプ状電極を有する液晶表示装置にポリマー配向支持の処理を行うにあたっては、液晶層に電圧を印加する必要がある。液晶層に電圧を印加するのに、画素電極と共通電極との間に電圧を印加する方法があるが、断線しているソースバスラインなどが存在することにより電圧が印加されない画素があると、ポリマー配向支持の処理が行えない液晶層部分が生じてしまうため、補助容量配線と共通電極との間に電圧を印加するのが好ましい。
しかしながら、図18に示した画素のように、画素電極どうしの境界領域の直下に補助容量配線が設けられていると、図18のA−A’線矢視断面図に相当する図20の断面図に示すように、画素電極101どうしの間隙に、補助容量配線CSLからの漏れ電界Elが発生する。当該断面構成は、マトリクス基板と共通電極COMとの間に液晶層LCが配置された状態を示している。マトリクス基板は、例えば、ガラス基板100上に、補助容量配線CSL、透明絶縁膜(JAS)などを含む絶縁膜102、透明電極(ITO)などからなる画素電極101がこの順に積層されてなる。このような漏れ電界Elが発生すると、図21に示すように、画素中心部付近の液晶分子LCmが画素中心部のほうへ向く一方、補助容量配線CSLの周りの液晶分子LCmが漏れ電界Elの影響を受けて補助容量配線CSL側に向いてしまう。そのため、画素中心部付近の液晶分子LCmと補助容量配線CSLの周りの液晶分子LCmとで、倒れる方向に135°の違いが生じ、液晶分子LCmの配向する方位が乱れてしまう。液晶分子LCmの配向が乱れた箇所は透過率が低下して表示品位が低下する。
図22に、このような配向乱れが生じた画素の写真を示す。当該画素は、フルスペックHDの解像度を有する40型のTV装置用パネルに作り込まれた標準セルである。破線で囲って示すように、直下に補助容量配線CSLが配置された画素エッジ101eにある液晶分子の配向が乱れることにより、当該画素エッジ101eに暗線が生じていることが分かる。
本発明は、上記従来の問題点に鑑みてなされたものであり、その目的は、互いに間隔を置いて設けられた複数のストライプ状電極を有する画素電極を備えた液晶表示装置であって、ポリマー配向支持の処理を行うときの液晶分子の配向乱れを解消することのできる液晶表示装置を実現することにある。
本発明の液晶表示装置は、上記課題を解決するために、
アクティブマトリクス型の液晶表示装置であって、
液晶層と、画素電極と、共通電極と、補助容量配線とを備え、
上記液晶層は、上記画素電極と上記共通電極との間に配置されるように設けられており、
上記画素電極は、領域電極であって、上記領域電極の形成される第1の領域を複数の第2の領域に区切るパターンを有する第1の電極と、各上記第2の領域に上記第1の電極から延伸するように互いに間隔を置いて複数設けられているストライプ状電極とを備えた領域電極を、1つ有し、または、互いに導通しているように2つ以上有し、
上記補助容量配線は、上記補助容量配線が補助容量を形成するように割り当てられた上記画素電極に対して膜厚方向に対向するとともに、上記第1の領域のエッジと膜厚方向に対向した状態で上記エッジに沿って延伸しないように設けられていることを特徴としている。
上記の発明によれば、補助容量配線が、領域電極が形成された領域のエッジに膜厚方向に対向した状態で当該エッジに沿って延伸するようには配置されていないので、ポリマー配向支持の処理を行うときに、補助容量配線から発生して液晶分子の配向を乱すような漏れ電界が無い。従って、液晶分子は目的の配向状態を正常に取る。
以上により、互いに間隔を置いて設けられた複数のストライプ状電極を有する画素電極を備えた液晶表示装置であって、ポリマー配向支持の処理を行うときの液晶分子の配向乱れを解消することのできる液晶表示装置を実現することができるという効果を奏する。
本発明の液晶表示装置は、上記課題を解決するために、
アクティブマトリクス型の液晶表示装置であって、
液晶層と、画素電極と、共通電極と、補助容量配線とを備え、
上記液晶層は、上記画素電極と上記共通電極との間に配置されるように設けられており、
上記画素電極は、領域電極であって、上記領域電極の形成される第1の領域を複数の第2の領域に区切るパターンを有する第1の電極と、各上記第2の領域に上記第1の電極から延伸するように互いに間隔を置いて複数設けられているストライプ状電極とを備えた領域電極を、1つ有し、または、互いに導通しているように2つ以上有し、
上記補助容量配線は、上記補助容量配線が補助容量を形成するように割り当てられた上記画素電極に対して、上記第1の領域のエッジと対向した状態で上記エッジに沿って延伸するように設けられた第1の配線部と、上記第1の配線部から上記第1の領域と対向する領域内で上記第1の配線部と交差する方向に向って延伸する第2の配線部とを有するように設けられていることを特徴としている。
上記の発明によれば、第1の配線部および第2の配線部を備えていることにより、エッジにある液晶分子が第1の配線部に向って倒れようとする一方、第2の配線部の周辺の領域にある液晶分子が第2の配線部に向って倒れようとする。従って、これらの液晶分子はそれらの間の方向に倒れやすくなり、液晶分子が全体として目的の方向に倒れやすくなる。
以上により、互いに間隔を置いて設けられた複数のストライプ状電極を有する画素電極を備えた液晶表示装置であって、ポリマー配向支持の処理を行うときの液晶分子の配向乱れを解消することのできる液晶表示装置を実現することができるという効果を奏する。
本発明の液晶表示装置は、以上のように、
アクティブマトリクス型の液晶表示装置であって、
液晶層と、画素電極と、共通電極と、補助容量配線とを備え、
上記液晶層は、上記画素電極と上記共通電極との間に配置されるように設けられており、
上記画素電極は、領域電極であって、上記領域電極の形成される第1の領域を複数の第2の領域に区切るパターンを有する第1の電極と、各上記第2の領域に上記第1の電極から延伸するように互いに間隔を置いて複数設けられているストライプ状電極とを備えた領域電極を、1つ有し、または、互いに導通しているように2つ以上有し、
上記補助容量配線は、上記補助容量配線が補助容量を形成するように割り当てられた上記画素電極に対して膜厚方向に対向するとともに、上記第1の領域のエッジと膜厚方向に対向した状態で上記エッジに沿って延伸しないように設けられている。
また、本発明の液晶表示装置は、以上のように、
アクティブマトリクス型の液晶表示装置であって、
液晶層と、画素電極と、共通電極と、補助容量配線とを備え、
上記液晶層は、上記画素電極と上記共通電極との間に配置されるように設けられており、
上記画素電極は、領域電極であって、上記領域電極の形成される第1の領域を複数の第2の領域に区切るパターンを有する第1の電極と、各上記第2の領域に上記第1の電極から延伸するように互いに間隔を置いて複数設けられているストライプ状電極とを備えた領域電極を、1つ有し、または、互いに導通しているように2つ以上有し、
上記補助容量配線は、上記補助容量配線が補助容量を形成するように割り当てられた上記画素電極に対して、上記第1の領域のエッジと対向した状態で上記エッジに沿って延伸するように設けられた第1の配線部と、上記第1の配線部から上記第1の領域と対向する領域内で上記第1の配線部と交差する方向に向って延伸する第2の配線部とを有するように設けられている。
以上により、互いに間隔を置いて設けられた複数のストライプ状電極を有する画素電極を備えた液晶表示装置であって、ポリマー配向支持の処理を行うときの液晶分子の配向乱れを解消することのできる液晶表示装置を実現することができるという効果を奏する。
本発明の実施形態を示すものであり、第1の実施例における画素電極および補助容量配線の構成を示す平面図である。 図1の構成による液晶分子の挙動を説明する図である。 図1の構成において第2の電極が存在しない場合の液晶分子の挙動を説明する図である。 図1の構成において第2の電極が存在することによる液晶分子の挙動を説明する図である。 図1の構成において第2の電極が存在しない場合の液晶分子の配向乱れの軽減を説明する図である。 図1の構成において第2の電極が存在する場合の液晶分子の配向乱れの軽減を説明する図である。 本発明の実施形態を示すものであり、第2の実施例における画素電極および補助容量配線の構成を示す平面図である。 図7の構成による液晶分子の挙動を説明する図である。 図7の構成において接続配線が存在しないことによる液晶分子の挙動を説明する図である。 図8の液晶分子の挙動を詳細に説明する図である。 図9の液晶分子の挙動を詳細に説明する図である。 本発明の実施形態を示すものであり、第3の実施例における画素電極および補助容量配線の構成を示す平面図である。 図12の構成による液晶分子の挙動を説明する図である。 図13の構成において第2の電極が存在しない場合の液晶分子の配向乱れの軽減を説明する図である。 図13の構成において第2の電極が存在する場合の液晶分子の配向乱れの軽減を説明する図である。 図15の比較例の構成における液晶分子の配向乱れを説明する図である。 本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。 従来技術を示すものであり、画素の構成を示す平面図である。 従来技術を示すものであり、ストライプ状電極を有する画素電極上での液晶分子の挙動を説明する図である。 図18のA−A’線断面図である。 従来技術を示すものであり、ストライプ状電極を有する画素電極上での液晶分子の挙動の問題を説明する図である。 図21の液晶分子の挙動による配向乱れを説明する図である。
本発明の実施形態について図1〜図17を用いて説明すれば、以下の通りである。
図17に、本実施形態に係る表示装置である液晶表示装置11の構成を示す。
液晶表示装置17は、表示パネル12、フレキシブルプリント基板13、および、コントロール基板14を備えている。
表示パネル12は、ガラス基板上にアモルファスシリコンを用いたTFTを用いて表示領域12a、複数のゲートバスライン(走査信号線)GL…、複数のソースバスライン(データ信号線)SL…、および、複数の補助容量バスライン(補助容量配線)CSL…が作り込まれたアクティブマトリクス型の表示パネルである。多結晶シリコン、CGシリコン、微結晶シリコン、IGZO(In−Ga−Zn−O)などを用いたTFTを用いて表示パネル12を作製することもできる。
表示パネル12は、その他に、ゲートドライバ(走査信号線駆動回路)15およびCsドライバ(補助容量配線駆動回路)17を備えている。なお、ゲートドライバ15とCsドライバ17とはそれぞれ、必ずしも表示パネル12上に設けられている必要はなく、それぞれの専用基板上に設けられたもの、表示パネル12にモノリシックに作り込まれたもの、フレキシブルプリント基板13上に搭載されるものなど、任意の配置形態が可能である。
表示領域12aは、複数の画素PIX…がマトリクス状に配置された領域である。画素PIXはサブピクセルの概念を含む。画素PIXは、画素の選択素子であるTFT21、液晶容量CL、および、補助容量Csを備えている。TFT21のゲート端子はゲートバスラインGLに接続されており、TFT21のソース端子はソースバスラインSLに接続されている。液晶容量CLの一端および補助容量Csの一端は画素電極で構成され、当該画素電極はTFT21のドレインに接続されている。液晶容量CLの他端は共通電極COMで構成されている。補助容量Csの他端は補助容量バスラインCSLで構成されている。液晶層は、MVA駆動を行うために垂直配向された、負の誘電率異方性を有する液晶分子を用いて構成されている。当該液晶層は、液晶表示装置11の製造時にポリマー配向支持の処理が行われたものであり、垂直配向された液晶分子にはポリマーを用いてプレチルト角が付与されている。
複数のゲートバスラインGL…はゲートバスラインGL1・GL2・GL3・…・GLnからなる。第i行(iは1≦i≦nの整数)のゲートバスラインGLiは、ゲートドライバ15の第i行用の出力に接続されている。複数のソースバスラインSL…はソースバスラインSL1・SL2・SL3・…・SLmからなる。第j列(jは1≦j≦mの整数)のソースバスラインSLjは、後述するソースドライバ16の第j列用の出力に接続されている。また、複数の補助容量バスラインCSL…は補助容量バスラインCSL1・CSL2・CSL3・…・CSLnからなる。第i行(iは1≦i≦nの整数)の補助容量バスラインCSLiは、Csドライバ17の各iに共通の出力に接続された形態のものでもよいし、Csドライバ17の第i行用の出力に接続された形態のものでもよく、補助容量Csの他端に与える補助容量電圧の形式に応じて、適宜、配置形態が決められる。
ゲートドライバ15は、ゲートバスラインGL…のそれぞれに順次ゲートパルス(走査パルス)を供給する。Csドライバ17は、補助容量バスラインCSL…のそれぞれに補助容量電圧を供給する。
フレキシブルプリント基板13は、ソースドライバ16を備えている。ソースドライバ16はソースバスラインSL…のそれぞれにデータ信号を供給する。ソースドライバ16は、表示パネル12に表示領域12aとモノリシックに作り込まれていてもよい。コントロール基板14はフレキシブルプリント基板13に接続されており、ゲートドライバ15およびソースドライバ16に必要な信号や電源を供給する。コントロール基板14から出力されたゲートドライバ15へ供給する信号および電源は、フレキシブルプリント基板13を介して表示パネル12上からゲートドライバ15へ供給される。
次に、本実施形態における画素PIXの各実施例について以下に説明する。
図1に、本実施例に係る画素PIXが備える画素電極1と、補助容量バスラインCSLとの構成を表す平面図を示す。
画素電極1は領域電極2を備えている。ここでは画素電極1は領域電極2からなっているが、その他の部分をさらに備えていてもよい。また、ここでは画素電極1は透明電極ITOで形成されているが、材料は任意でよい。
領域電極2は、十字状電極(第1の電極)3、複数のストライプ状電極4…、および、外縁電極(第2の電極)5を備えている。
十字状電極3は、領域電極2が形成されている領域(第1の領域)を、領域R1・R2・R3・R4という4つの領域(第2の領域)に区切る十字状の配線パターンを有している。ここで、十字状電極3は、ロウ方向に延伸する幹電極3aとコラム方向に延伸する幹電極3bとを備えている。幹電極3aは領域電極2の中央部に、特に補助容量バスラインCSLとの対向面積が大きくなるように幹幅が広げられた補助容量電極パッド3cを備えている。また、この補助容量電極パッド3cのような面積の大きな箇所に、画素PIXの選択素子であるTFT21のドレインとのコンタクトホールを介した接続箇所を形成するようにしてもよい。なお、各第2の領域はMVA駆動のドメインとして設けられるので、第1の電極が第1の領域を区切る数はドメイン構成に応じて適宜決定されればよく、一般に複数でよい。従って、第1の電極は十字状に限らず、第1の領域を2分割する2分割線パターン、第1の領域を3分割するスター状パターンなどの任意の分割パターンをとることが可能である。
ストライプ状電極4…は、十字状電極3から画素エッジ側に向って延伸するように、互いに間隔を置いて設けられている。ここでは、領域R1〜R4のうちの2つにおいてコラム方向(例えば上向きを正方向とする)に対して45°の角度をなして傾斜するとともに、残りの2つにおいてコラム方向に対して135°の角度をなして傾斜するように、かつ、コラム方向およびロウ方向に隣接する当該領域どうしで傾斜角度が異なるように配置されている。上記間隔が設けられる領域も第1の領域に含まれる。また、傾斜角度は任意であり、傾斜していないドメインが任意数含まれていてもよい。
補助容量バスラインCSLは、図1に破線で示すように、画素電極1との間で補助容量Csを形成するように当該画素電極1に割り当てられており、割り当てられた画素電極1の領域において、幹線部CSLaと支線部CSLbとを備えている。幹線部CSLaは、十字状電極3の幹電極3aと対向するようにロウ方向に延伸している。支線部CSLbは、十字状電極3の幹電極3bと対向するようにコラム方向に延伸している。幹線部CSLaと支線部CSLbとは、十字状電極3の交差部と膜厚方向に対向する位置において互いに接続されている。補助容量バスラインCSLと十字状電極3とが対向していることにより補助容量Csが形成されている。補助容量バスラインCSLは、補助容量電極パッド3cと対向している箇所を含むように、領域電極2の中央付近に線幅が広げられた幅広部を備えている。
上述のように補助容量バスラインCSLは、割り当てられた画素電極1に対して、領域電極2が形成された領域の、補助容量バスラインCSLの延伸方向に沿ったエッジ2e・2e’以外にある部分と膜厚方向に対向するように、すなわち上記エッジの膜厚方向への投影とオーバーラップするように設けられている。これに対して、従来の構成では、図20に示すように、補助容量配線CSLがその延伸方向に沿った画素電極101のエッジと膜厚方向に対向するような位置に設けられていた。
なお、エッジ2eは従来、補助容量バスラインCSLが対向して配置されていたエッジであり、エッジ2e’はエッジ2eの対辺をなすエッジであって本実施例では図17のTFT21およびゲートバスラインGLが配置される側のエッジである。
外縁電極5は、領域電極2が形成されている領域の全体の外縁をなす電極である。領域電極2における十字状電極3と各ストライプ状電極4とは、上記外縁において外縁電極5に接続されている。外縁電極5は必ずしも設けられていなくてよい。
上記の構成の画素電極1および補助容量バスラインCSLの構成によれば、補助容量バスラインCSLが、領域電極2が形成された領域のエッジに膜厚方向に対向した状態で当該エッジに沿って延伸するようには配置されていないので、ポリマー配向支持の処理を行うときに、補助容量バスラインCSLから発生して液晶分子LCmの配向を乱すような漏れ電界が無い。従って、図2に示すように、液晶分子LCmは、揃って領域電極2の中心部へ向って倒れる、といったように目的の配向状態を正常に取る。
また、画素電極1は外縁電極5を備えているので、液晶分子LCmの配向をより一層揃った状態にすることができる。図3に示すように、外縁電極5が存在しない場合には、領域電極2のエッジ付近の液晶分子LCm’が領域電極2のエッジに対して垂直な方向に倒れてしまう場合がある。この場合には、領域電極2のエッジ付近の液晶分子LCm’が、画素中央付近の液晶分子LCmとは異なって45°あるいは135°の傾斜角度からずれて倒れることとなるため、透過率損が大きくなって透過率が低下する。図4に示すように、外縁電極5が設けられていると、十字状電極3およびストライプ状電極4のエッジどうしが接続されることとなるため、領域電極2のエッジが電界に及ぼす影響が弱くなる。これにより、領域電極2のエッジ付近の液晶分子LCm’は、図3の場合よりも、画素中央付近の液晶分子LCmと同じ45°あるいは135°の傾斜方向に倒れやすくなる。そのため、透過率損が小さくなって透過率が上昇する。
図5に、エッジ2eに沿って補助容量バスラインCSLが配置されないことにより画素エッジ1eにおける液晶分子の配向性が向上する様子を写真で示す。この画素は、本実施例の画素構成を採用し、図22と同様の装置条件で作製されたものである。但し、外縁電極5は形成されていない。画素エッジ1eにおける配向乱れを示す暗線は、図22の画素エッジ101eにおけるものよりも減少している。
さらに図6に、図5の画素に外縁電極5を付加した構成の画素において液晶分子の配向性が向上する様子を写真で示す。画素エッジ1eにおける配向乱れはより一層軽減されており、配向乱れを示す暗線は、図5のものよりもさらに減少している。
本実施例では実施例1の変形例の構成について説明する。
図7に、第1の変形例に係る画素PIXが備える画素電極1と、補助容量バスラインCSLとの構成を表す平面図を示す。
画素電極1は図1の画素電極1と同じ構成であり、その詳細な構成の説明は省略する。
補助容量バスラインCSLは、図1の補助容量バスラインCSLにおいて、支線部CSLbを支線部(接続配線)CSLb’としたものである。支線部CSLb’は、互いにコラム方向に隣接する2つの画素PIXの各画素電極1に割り当てられている異なる補助容量バスラインCSLに備えられた支線部CSLb’どうしが画素電極1どうしの境界である画素境界1fで接続されるように設けられたものである。支線部CSLb’は幹電極3bと膜厚方向に対向するように設けられている。
上記の構成により、図8に示すように、当該2つの画素PIXの画素電極1の間の領域1fにある液晶分子LCmが、安定的に支線部CSLb’側に向って倒れる。このとき、画素境界1fの上下に存在する2つのドメインのうちの一方のドメインにおける液晶分子LCmが45°の方向に倒れ、他方のドメインにおける液晶分子LCmが135°の方向に倒れるならば、領域1fおける液晶分子LCmはこれらの角度の中間となる90°の方向に安定して倒れやすい。これは、図10に示すように、画素境界1fに支線部CSLbが設けられていると、画素境界の液晶分子LCmが周囲の液晶分子LCmとともに倒れる方位を所定の向きに変えることができるからである。
一方、図9に示すように、支線部CSLb’どうしが接続される構成を有していない場合には、領域1fにおける液晶分子LCmの倒れる向きが定まらないため、液晶分子LSmが反対方向(270°の方向)に向く可能性がある。従って、この構成では、図11に示すように、領域1fにおける液晶分子LCmの向きが定まりにくく、液晶分子LCmは配向しにくい。
次に、第2の変形例について説明する。
第2の変形例は、図2の構成において、例えば、2つの領域電極1の幹電極3bどうしを接続するとともに、いずれか一方の補助容量配線CSLの少なくとも幹線部CSLaを取り除くことにより、1つの画素電極を領域電極2を2つ備えた構成としたものである。支線部CSLb’は有っても無くてもよいが、幹線部CSLaが無いほうの領域電極2に支線部CSLb’を割り当てて設ける場合には、割り当てられた補助容量バスラインCSLに接続すればよい。
この構成によっても、実施例1と同様に、補助容量バスラインCSLが、領域電極2が形成された領域の特定のエッジに膜厚方向に対向しながら上記特定のエッジに沿って延伸するようには配置されていないので、ポリマー配向支持の処理を行うときに、補助容量バスラインCSLから発生して液晶分子LCmの配向を乱すような漏れ電界が無い。
なお、この例では、画素電極は領域電極2を2つ備えているが、一般に複数の領域電極2を互いに導通しているように備えていればよい。
また、任意数の領域電極2と、領域電極2の構成を取らない他の任意の構成の電極とが互いに導通して1つの画素電極を構成していてもよい。
図12に、本実施例に係る画素PIXが備える画素電極31と、補助容量バスラインCSLとの構成を表す平面図を示す。
画素電極31は領域電極32を備えている。ここでは画素電極31は領域電極32からなっているが、その他の部分をさらに備えていてもよい。また、ここでは画素電極31は透明電極ITOで形成されているが、材料は任意でよい。
領域電極32は、十字状電極(第1の電極)3、複数のストライプ状電極4…、および、外縁電極(第2の電極)6を備えている。
十字状電極3は、領域電極32が形成されている領域(第1の領域)を、領域R1・R2・R3・R4という4つの領域(第2の領域)に区切る十字状のパターンを有している。ここで、十字状電極3は、ロウ方向に延伸する幹電極3aとコラム方向に延伸する幹電極3bとを備えている。幹電極3aは領域電極32の中央部に、特に補助容量バスラインCSLとの対向面積が大きくなるように幹幅が広げられた補助容量電極パッド3cを備えている。また、この補助容量電極パッド3cのような面積の大きな箇所に、画素PIXの選択素子であるTFT21のドレインとのコンタクトホールを介した接続箇所を形成するようにしてもよい。なお、各第2の領域はMVA駆動のドメインとして設けられるので、第1の電極が第1の領域を区切る数はドメイン構成に応じて適宜決定されればよく、一般に複数でよい。従って、第1の電極は十字状に限らず、第1の領域を2分割する2分割線パターン、第1の領域を3分割するスター状パターンなどの任意の分割パターンをとることが可能である。
ストライプ状電極4…は、十字状電極3から画素エッジ側に向って延伸するように、互いに間隔を置いて設けられている。ここでは、領域R1〜R4のうちの2つにおいてコラム方向(例えば上向きを正方向とする)に対して45°の角度をなして傾斜するとともに、残りの2つにおいてコラム方向に対して135°の角度をなして傾斜するように、かつ、コラム方向およびロウ方向に隣接する当該領域どうしで傾斜角度が異なるように配置されている。上記間隔が設けられる領域も第1の領域に含まれる。また、傾斜角度は任意であり、傾斜していないドメインが任意数含まれていてもよい。
補助容量バスラインCSLは、図12に破線で示すように、画素電極31との間で補助容量Csを形成するように当該画素電極31に割り当てられており、割り当てられた画素電極31の領域において、幹線部CSLa、支線部(第2の配線部)CSLb、および、支線部(第1の配線部)CSLcを備えている。幹線部CSLaは、十字状電極3の幹電極3aと対向するようにロウ方向に延伸している。支線部CSLbは、十字状電極3の幹電極3bと対向するように、幹線部CSLaからエッジ32eに向ってコラム方向に延伸している。エッジ32eは、従来、補助容量バスラインCSLの延伸方向に沿ったエッジであり、従来は補助容量バスラインCSLが対向するように設けられていたエッジである。エッジ32eの対辺をなすエッジ32e’は、本実施例では図17のTFT21およびゲートバスラインGLが配置される側のエッジである。支線部CSLcは、エッジ32eと膜厚方向に対向した状態でエッジ32eに沿って延伸するように設けられている。なお、支線部CSLbは、一般に、領域電極2が形成されている領域と対向する領域内で支線部CSLcと交差する方向に向って延伸していればよい。
幹線部CSLaは、補助容量電極パッド3cと対向している箇所を含むように、領域電極2の中央付近に線幅が広げられた幅広部を備えている。
外縁電極6は、領域電極2が形成されている領域の、支線部CSLcが対向するエッジ32e以外の外縁をなすコの字状の電極である。領域電極2における十字状電極3と各ストライプ状電極4とは、上記外縁において外縁電極6に接続されている。外縁電極6は必ずしも設けられていなくてよい。
上記の構成の画素電極31および補助容量バスラインCSLの構成によれば、補助容量バスラインCSLが、エッジ32eに対向した状態で延伸する支線部CSLcと、支線部CSLcから交差する方向に延伸する支線部CSLbとを備えている。従って、図13に示すように、エッジ32eにある液晶分子LCm2が支線部CSLcに向って倒れようとする一方、支線部CSLbの周辺の領域32gにある液晶分子LCm1が支線部CSLbに向って倒れようとする。従って、結果として、液晶分子LCm1・LCm2はそれらの間の方向に倒れやすくなり、液晶分子LCm1・LCm2を含めて液晶分子LCmはそれ目的の方向に倒れやすくなる。
図14に、画素エッジ31eにおいて液晶分子の配向性が向上する様子を写真で示す。この画素は、本実施例の画素構成を採用し、図22と同様の装置条件で作製されたものである。但し、外縁電極6は形成されていない。画素エッジ31eにおける配向乱れを示す暗線は、図22の画素エッジ101eにおけるものよりも減少している。
さらに図15に、図14の画素に外縁電極6を付加した構成の画素において液晶分子の配向性が向上する様子を写真で示す。十字状電極3およびストライプ状電極4のエッジどうしが接続されることとなるため、領域電極32のエッジが電界に及ぼす影響が弱くなる。これにより、領域電極32のエッジ付近の液晶分子は目的の傾斜方向に倒れやすくなる。そのため、透過率損が小さくなって透過率が上昇する。また、エッジ32eに外縁電極があると支線部CSLcの影響によって配向乱れが生じやすいので、エッジ32eに外縁電極を設けないようにしている。従って、画素エッジ31eにおける配向乱れはより一層軽減されており、配向乱れを示す暗線は、図14のものよりもさらに減少している。図16には、比較のために、エッジ32eにも外縁電極を設けて領域電極2の全体の外縁を電極で取り囲んだエッジ32e’を有するようにした画素エッジ31e’における配向状態を示す。エッジ32e’に外縁電極を設けたことから図15のものよりも配向乱れが大きくなるため、透過率損が増加して透過率が低下している。
以上、各実施形態について説明した。
以上に述べたように、
本発明の液晶表示装置は、
アクティブマトリクス型の液晶表示装置であって、
液晶層と、画素電極と、共通電極と、補助容量配線とを備え、
上記液晶層は、上記画素電極と上記共通電極との間に配置されるように設けられており、
上記画素電極は、領域電極であって、上記領域電極の形成される第1の領域を複数の第2の領域に区切るパターンを有する第1の電極と、各上記第2の領域に上記第1の電極から延伸するように互いに間隔を置いて複数設けられているストライプ状電極とを備えた領域電極を、1つ有し、または、互いに導通しているように2つ以上有し、
上記補助容量配線は、上記補助容量配線が補助容量を形成するように割り当てられた上記画素電極に対して膜厚方向に対向するとともに、上記第1の領域のエッジと膜厚方向に対向した状態で上記エッジに沿って延伸しないように設けられていることを特徴としている。
上記の発明によれば、補助容量配線が、領域電極が形成された領域のエッジに膜厚方向に対向した状態で当該エッジに沿って延伸するようには配置されていないので、ポリマー配向支持の処理を行うときに、補助容量配線から発生して液晶分子の配向を乱すような漏れ電界が無い。従って、液晶分子は目的の配向状態を正常に取る。
以上により、互いに間隔を置いて設けられた複数のストライプ状電極を有する画素電極を備えた液晶表示装置であって、ポリマー配向支持の処理を行うときの液晶分子の配向乱れを解消することのできる液晶表示装置を実現することができるという効果を奏する。
本発明の液晶表示装置は、
上記領域電極は、上記第1の領域の全体の外縁をなす第2の電極を有し、
上記領域電極における上記第1の電極と各上記ストライプ状電極とは、上記外縁において上記第2の電極に接続されていることを特徴としている。
上記の発明によれば、第2の電極が設けられていると、第1の電極およびストライプ状電極のエッジどうしが接続されることとなるため、領域電極のエッジが電界に及ぼす影響が弱くなる。これにより、領域電極のエッジ付近の液晶分子は目的の傾斜方向に倒れやすくなる。そのため、透過率損が小さくなって透過率が上昇する。従って、画素エッジにおける配向乱れはより一層軽減され、配向乱れがさらに減少するという効果を奏する。
本発明の液晶表示装置は、
上記補助容量配線は、上記第1の電極と膜厚方向に対向するように設けられていることを特徴としている。
上記の発明によれば、補助容量配線と第1の電極との間で補助容量を形成することができるという効果を奏する。
本発明の液晶表示装置は、
互いに異なる上記補助容量配線が割り当てられた隣接する2つの上記画素電極どうしで、互いの上記補助容量配線が、上記2つの上記画素電極と膜厚方向に対向する領域を通る接続配線によって接続されていることを特徴としている。
上記の発明によれば、画素境界に接続配線が設けられることにより、画素境界の液晶分子が周囲の液晶分子とともに倒れる方位を所定の向きに変えることができるため、当該液晶分子が安定的に所定の向きに倒れるようにすることができるという効果を奏する。
本発明の液晶表示装置は、
上記接続配線は、上記2つの上記画素電極の上記第1の電極と膜厚方向に対向するように設けられていることを特徴としている。
上記の発明によれば、接続配線と第1の電極との間で補助容量を形成することができるという効果を奏する。
本発明の液晶表示装置は、
アクティブマトリクス型の液晶表示装置であって、
液晶層と、画素電極と、共通電極と、補助容量配線とを備え、
上記液晶層は、上記画素電極と上記共通電極との間に配置されるように設けられており、
上記画素電極は、領域電極であって、上記領域電極の形成される第1の領域を複数の第2の領域に区切るパターンを有する第1の電極と、各上記第2の領域に上記第1の電極から延伸するように互いに間隔を置いて複数設けられているストライプ状電極とを備えた領域電極を、1つ有し、または、互いに導通しているように2つ以上有し、
上記補助容量配線は、上記補助容量配線が補助容量を形成するように割り当てられた上記画素電極に対して、上記第1の領域のエッジと対向した状態で上記エッジに沿って延伸するように設けられた第1の配線部と、上記第1の配線部から上記第1の領域と対向する領域内で上記第1の配線部と交差する方向に向って延伸する第2の配線部とを有するように設けられていることを特徴としている。
上記の発明によれば、第1の配線部および第2の配線部を備えていることにより、エッジにある液晶分子が第1の配線部に向って倒れようとする一方、第2の配線部の周辺の領域にある液晶分子が第2の配線部に向って倒れようとする。従って、これらの液晶分子はそれらの間の方向に倒れやすくなり、液晶分子が全体として目的の方向に倒れやすくなる。
以上により、互いに間隔を置いて設けられた複数のストライプ状電極を有する画素電極を備えた液晶表示装置であって、ポリマー配向支持の処理を行うときの液晶分子の配向乱れを解消することのできる液晶表示装置を実現することができるという効果を奏する。
本発明の液晶表示装置は、
上記第2の配線部は、上記第1の電極と膜厚方向に対向していることを特徴としている。
上記の発明によれば、補助容量配線と第2の配線部との間で補助容量を形成することができるという効果を奏する。
本発明の液晶表示装置は、
上記領域電極は、上記第1の領域の、上記エッジ以外の外縁をなす第2の電極を有し、
上記領域電極における上記第1の電極と各上記ストライプ状電極とは、上記外縁において上記第2の電極に接続されていることを特徴としている。
上記の発明によれば、第2の電極が設けられていると、第1の電極およびストライプ状電極のエッジどうしが接続されることとなるため、領域電極のエッジが電界に及ぼす影響が弱くなる。これにより、領域電極のエッジ付近の液晶分子は目的の傾斜方向に倒れやすくなる。そのため、透過率損が小さくなって透過率が上昇する。また、第1の配線部が設けられたエッジに第2の電極を設けないようにすることにより、第2の配線の影響によって配向乱れが生じることを回避することができる。
従って、画素エッジにおける配向乱れはより一層軽減され、配向乱れがさらに減少するという効果を奏する。
本発明の液晶表示装置は、
上記液晶層は、負の誘電率異方性を有するとともにポリマーを用いてプレチルト角が付与された液晶分子を有していることを特徴としている。
上記の発明によれば、ポリマー配向支持の処理を、液晶分子の配向乱れを起すことなく行うことができ、電界による規制力の弱さを補ったきれいな配向を実現することができるという効果を奏する。
本発明の液晶表示装置は、
上記第1の電極のパターンは、ロウ方向およびコラム方向に延伸する配線パターンであり、
上記ストライプ状電極は上記第1の電極に対して傾斜する方向に延伸していることを特徴としている。
上記の発明によれば、各第2の領域をMVA駆動のためのドメインとして機能させることができるという効果を奏する。
本発明の液晶表示装置は、
上記領域電極において、上記第1の電極を挟んでロウ方向およびコラム方向に隣接する上記第2領域どうしでは、上記ストライプ状電極の延伸方向が互いに異なることを特徴としている。
上記の発明によれば、各第2の領域をMVA駆動のための独立したドメインとして機能させることができるという効果を奏する。
本発明は上記の実施形態に限定されるものではなく、上記実施形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施形態に含まれる。
本発明は、アクティブマトリクス型の表示装置に好適に使用することができる。
1、31 画素電極
2、32 領域電極
3 十字状電極(第1の電極)
4 ストライプ状電極
5、6 外縁電極(第2の電極)
11 液晶表示装置
2e、32e エッジ
R1、R2、R3、R4 領域(第2の領域)
LC 液晶層
COM 共通電極
Cs 補助容量
CSL 補助容量バスライン(補助容量配線)
CSLc 支線部(第1の配線部)
CSLb 支線部(第2の配線部)
CSLb’ 支線部(接続配線)

Claims (7)

  1. アクティブマトリクス型の液晶表示装置であって、
    液晶層と、画素電極と、共通電極と、補助容量配線とを備え、
    上記液晶層は、上記画素電極と上記共通電極との間に配置されるように設けられており、
    上記画素電極は、領域電極であって、上記領域電極の形成される第1の領域を複数の第2の領域に区切るパターンを有する第1の電極と、各上記第2の領域に上記第1の電極から延伸するように互いに間隔を置いて複数設けられているストライプ状電極とを備えた領域電極を、1つ有し、または、互いに導通しているように2つ以上有し、
    上記補助容量配線は、上記補助容量配線が補助容量を形成するように割り当てられた上記画素電極に対して膜厚方向に対向するとともに、上記第1の領域のエッジと膜厚方向に対向した状態で上記エッジに沿って延伸しないように設けられており、
    互いに異なる上記補助容量配線が割り当てられた隣接する2つの上記画素電極どうしで、互いの上記補助容量配線が、上記2つの上記画素電極と膜厚方向に対向する領域を通る接続配線によって接続されていることを特徴とする液晶表示装置。
  2. 上記領域電極は、上記第1の領域の全体の外縁をなす第2の電極を有し、
    上記領域電極における上記第1の電極と各上記ストライプ状電極とは、上記外縁において上記第2の電極に接続されていることを特徴とする請求項1に記載の液晶表示装置。
  3. 上記補助容量配線は、上記第1の電極と膜厚方向に対向するように設けられていることを特徴とする請求項1または2に記載の液晶表示装置。
  4. 上記接続配線は、上記2つの上記画素電極の上記第1の電極と膜厚方向に対向するように設けられていることを特徴とする請求項1から3のいずれか一項に記載の液晶表示装置。
  5. 上記液晶層は、負の誘電率異方性を有するとともにポリマーを用いてプレチルト角が付与された液晶分子を有していることを特徴とする請求項1から4のいずれか一項に記載の液晶表示装置。
  6. 上記第1の電極のパターンは、ロウ方向およびコラム方向に延伸する配線パターンであり、
    上記ストライプ状電極は上記第1の電極に対して傾斜する方向に延伸していることを特徴とする請求項1から5のいずれか一項に記載の液晶表示装置。
  7. 上記領域電極において、上記第1の電極を挟んでロウ方向およびコラム方向に隣接する上記第2の領域どうしでは、上記ストライプ状電極の延伸方向が互いに異なることを特徴とする請求項に記載の液晶表示装置。
JP2012500469A 2010-02-16 2010-12-20 液晶表示装置 Active JP5216160B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012500469A JP5216160B2 (ja) 2010-02-16 2010-12-20 液晶表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010031631 2010-02-16
JP2010031631 2010-02-16
JP2012500469A JP5216160B2 (ja) 2010-02-16 2010-12-20 液晶表示装置
PCT/JP2010/072931 WO2011102052A1 (ja) 2010-02-16 2010-12-20 液晶表示装置

Publications (2)

Publication Number Publication Date
JPWO2011102052A1 JPWO2011102052A1 (ja) 2013-06-17
JP5216160B2 true JP5216160B2 (ja) 2013-06-19

Family

ID=44482661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012500469A Active JP5216160B2 (ja) 2010-02-16 2010-12-20 液晶表示装置

Country Status (3)

Country Link
US (1) US8847863B2 (ja)
JP (1) JP5216160B2 (ja)
WO (1) WO2011102052A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312374B2 (en) * 2012-10-01 2019-06-04 Sharp Kabushiki Kaisha Circuit board and display device
KR102076758B1 (ko) * 2013-08-12 2020-02-13 삼성디스플레이 주식회사 액정 표시 장치
KR102106947B1 (ko) * 2013-09-13 2020-05-07 삼성디스플레이 주식회사 액정 표시 장치
CN105572999B (zh) * 2016-03-18 2018-04-06 京东方科技集团股份有限公司 显示面板及显示装置
CN106527006A (zh) * 2016-12-30 2017-03-22 惠科股份有限公司 像素结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003149647A (ja) * 2001-08-31 2003-05-21 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP2009151204A (ja) * 2007-12-21 2009-07-09 Sharp Corp 液晶表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3536006B2 (ja) * 2000-03-15 2004-06-07 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法
JP3877129B2 (ja) * 2000-09-27 2007-02-07 シャープ株式会社 液晶表示装置
TW588171B (en) 2001-10-12 2004-05-21 Fujitsu Display Tech Liquid crystal display device
JP4714187B2 (ja) 2001-10-12 2011-06-29 シャープ株式会社 液晶表示装置
KR100564218B1 (ko) * 2003-12-11 2006-03-28 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 기판 및 그 제조 방법
KR101112544B1 (ko) * 2004-12-03 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4628802B2 (ja) * 2005-01-20 2011-02-09 シャープ株式会社 液晶表示装置
JP4523848B2 (ja) 2005-02-04 2010-08-11 シャープ株式会社 液晶表示装置
US7639333B2 (en) * 2005-04-06 2009-12-29 Samsung Electronics Co., Ltd. Display panel and liquid crystal display apparatus including the same
JP4557800B2 (ja) * 2005-05-24 2010-10-06 シャープ株式会社 液晶表示装置
JP4689352B2 (ja) * 2005-05-30 2011-05-25 シャープ株式会社 表示装置用基板及びそれを備えた液晶表示装置
TWI348064B (en) * 2006-05-19 2011-09-01 Au Optronics Corp Pixel structure and liquid crystal display panel
US7961266B2 (en) * 2006-07-07 2011-06-14 Sharp Kabushiki Kaisha Array substrate, a correcting method thereof, and a liquid crystal display device
CN101438204B (zh) * 2006-08-08 2011-04-27 夏普株式会社 Tft基板、具备该基板的液晶显示面板和液晶显示装置、以及tft基板的制造方法
TWI328701B (en) * 2006-11-01 2010-08-11 Au Optronics Corp Pixel sturctur and repairing method thereof
JP4569836B2 (ja) * 2007-02-23 2010-10-27 ソニー株式会社 液晶装置
KR101498623B1 (ko) * 2008-06-25 2015-03-04 엘지전자 주식회사 휴대 단말기 및 그 제어방법
JP5122654B2 (ja) * 2008-11-19 2013-01-16 シャープ株式会社 アクティブマトリクス基板、液晶表示パネル、液晶表示装置、アクティブマトリクス基板の製造方法、液晶表示パネルの製造方法、及び、液晶表示パネルの駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003149647A (ja) * 2001-08-31 2003-05-21 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP2009151204A (ja) * 2007-12-21 2009-07-09 Sharp Corp 液晶表示装置

Also Published As

Publication number Publication date
JPWO2011102052A1 (ja) 2013-06-17
US8847863B2 (en) 2014-09-30
US20120306731A1 (en) 2012-12-06
WO2011102052A1 (ja) 2011-08-25

Similar Documents

Publication Publication Date Title
JP5190583B2 (ja) 液晶表示装置
JP5253585B2 (ja) 液晶表示装置
JP4820866B2 (ja) 液晶表示装置
JP4979701B2 (ja) 液晶表示装置
JP5134011B2 (ja) 液晶表示装置
JP4628802B2 (ja) 液晶表示装置
WO2009130908A1 (ja) 液晶表示装置
WO2007114471A1 (ja) 液晶表示装置
WO2013054828A1 (ja) 液晶表示装置
JP5216160B2 (ja) 液晶表示装置
JP2006330633A (ja) 表示装置用基板及びそれを備えた液晶表示装置
US8102495B2 (en) Display substrate and display panel having the same
US20110141001A1 (en) Liquid crystal display device
CN102576162A (zh) 显示装置
US7599036B2 (en) In-plane switching active matrix liquid crystal display apparatus
JP2009109767A (ja) 液晶表示装置
US9989815B2 (en) Liquid crystal display device
US20070268435A1 (en) Multi-domain vertically aligned liquid crystal display device
JP5113295B2 (ja) 液晶表示装置
WO2011016554A1 (ja) 液晶表示装置
JP5307230B2 (ja) 液晶表示装置
WO2014034786A1 (ja) アクティブマトリクス基板および液晶表示装置
KR20160044691A (ko) 액정 표시 장치
JP2008203676A (ja) 液晶表示装置
US20100225861A1 (en) Liquid crystal display panel and liquid crystal display device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

R150 Certificate of patent or registration of utility model

Ref document number: 5216160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3