WO2014034786A1 - アクティブマトリクス基板および液晶表示装置 - Google Patents

アクティブマトリクス基板および液晶表示装置 Download PDF

Info

Publication number
WO2014034786A1
WO2014034786A1 PCT/JP2013/073164 JP2013073164W WO2014034786A1 WO 2014034786 A1 WO2014034786 A1 WO 2014034786A1 JP 2013073164 W JP2013073164 W JP 2013073164W WO 2014034786 A1 WO2014034786 A1 WO 2014034786A1
Authority
WO
WIPO (PCT)
Prior art keywords
bus line
liquid crystal
pixel
electrode
active matrix
Prior art date
Application number
PCT/JP2013/073164
Other languages
English (en)
French (fr)
Inventor
吉田　昌弘
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2014034786A1 publication Critical patent/WO2014034786A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement

Definitions

  • the present invention relates to an active matrix substrate and a liquid crystal display device using the same.
  • Active matrix liquid crystal display devices using thin film transistors (TFTs) as switching elements are used for thin televisions, display devices for personal computers and smartphones, and the like.
  • TFTs thin film transistors
  • As a liquid crystal display device having a wide viewing angle characteristic a vertical alignment mode VA (Vertical Alignment) mode, a lateral electric field mode IPS (In-Plane-Switching) mode, and an FFS (Fringe Field Switching) mode are used.
  • VA Vertical Alignment
  • IPS In-Plane-Switching
  • FFS Frringe Field Switching
  • VA mode liquid crystal display device there is known an MVA (Multi-domain Vertical Alignment) mode liquid crystal display device in which a plurality of domains having different liquid crystal alignment directions are formed in one pixel.
  • MVA Multi-domain Vertical Alignment
  • CPA Continuous Pinwheel Alignment
  • Patent Document 1 describes a liquid crystal display device that includes a plurality of protruding structures in a pixel region and operates in a VA mode.
  • the projecting structure disposed in the pixel region is used for regulating the alignment of liquid crystal molecules.
  • a part of the protruding structure functions as a columnar spacer and is used to maintain a cell gap (the thickness of the liquid crystal layer).
  • Patent Document 2 discloses an MVA mode liquid crystal having pixel electrodes formed with a plurality of fine slits or cuts extending in 45 ° direction, 135 ° direction, 225 ° direction, and 315 ° direction (all azimuth angles).
  • a display device is described.
  • the pixel electrode having such a shape is called a fishbone pixel electrode or a comb-like pixel electrode.
  • liquid crystal molecules can be aligned in parallel to the slits when a voltage is applied, so that a quadrant alignment structure can be realized.
  • Patent Document 2 discloses a configuration in which a projecting structure is provided at a substantially central portion of a pixel.
  • the protruding structure is used for regulating the alignment of liquid crystal molecules and for maintaining a cell gap (the thickness of the liquid crystal layer) as a spacer.
  • JP 2005-309239 A International Publication No. 2011/096390 JP 2008-26430 A JP 2003-91012 A JP 2000-206564 A
  • Patent Document 3 shows a configuration in which a conductive layer is provided below a pixel electrode through an insulating layer having a relative dielectric constant of 4 or more in an IPS mode liquid crystal display device.
  • This conductive layer is formed using, for example, a transparent conductive material such as ITO, and is used to form an auxiliary capacitor.
  • Patent Document 3 also discloses a configuration in which a reflective electrode made of aluminum or the like is provided as a lower conductive layer in a part of a pixel region. In this manner, by providing a reflective electrode in part of a pixel, a reflective / transmissive display device can be obtained.
  • a reflective liquid crystal display device can be obtained by providing a reflective electrode over the entire pixel region via an insulating layer below the transparent pixel electrode.
  • Patent Document 4 discloses a reflective liquid crystal display device including a transparent pixel electrode provided on the liquid crystal layer side and a reflective electrode provided on a lower layer of the transparent pixel electrode through a color filter that is an insulator. ing. In the display device described in Patent Document 4, the transparent pixel electrode and the reflective electrode are electrically connected, and the same voltage is applied to these through the TFT.
  • Patent Document 5 discloses a reflective liquid crystal display device having a transparent pixel electrode provided on the liquid crystal layer side and a reflective film provided thereunder via an insulating layer.
  • the reflective film is insulated from the transparent pixel electrode and the TFT.
  • These transparent pixel electrodes and reflective films may be formed so as to overlap with part of the gate signal lines and data signal lines when viewed from the normal direction of the substrate.
  • the reflective film has a planar shape separated for each pixel, like the pixel electrode, and is considered to have a gap between the pixels. Further, this reflective film is not formed so as to cover the TFT. Further, the reflective film is provided independently (in a floating state), and no signal is given to the reflective film.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a reflective liquid crystal display device with good display quality and an active matrix substrate used therefor.
  • An active matrix substrate is an active matrix substrate used in a reflective display device having a plurality of pixels, the substrate, a gate bus line provided on the substrate, and the gate bus line.
  • a source bus line extending in a direction intersecting with the gate bus line, a TFT provided in the vicinity of the intersection of the gate bus line and the source bus line, and a first layer covering the TFT 1 insulating layer; a first conductive layer provided on the first insulating layer, the first conductive layer having a reflective surface; and the translucency provided on the first conductive layer
  • the first conductive layer includes a portion covering a channel region of the TFT.
  • the active matrix substrate is provided with a display region in which the plurality of pixels are provided and a frame region located outside the display region, and the gate bus is provided in the frame region.
  • the three wires are electrically insulated from each other.
  • an end portion of the pixel electrode overlaps at least one of the gate bus line and the source bus line.
  • the contact hole is located substantially at the center of the pixel electrode.
  • the first conductive layer includes a first opening provided at a position corresponding to the contact hole and a second opening provided between two adjacent pixels, and the gate bus line. And a slit-like second opening provided at a position not overlapping the source bus line.
  • the contact hole is formed between two adjacent pixels.
  • the first conductive layer has an opening formed so as to integrally cover the contact hole and the gap between the pixels at a position corresponding to the contact hole.
  • two gate bus lines are provided for a first pixel column including a plurality of pixels arranged along a first direction.
  • One source bus line is provided for two adjacent columns in the second pixel column composed of a plurality of pixels arranged along the second direction intersecting the direction.
  • the pixel electrode is a fishbone electrode, a plurality of first branches extending along the first electrode direction, a plurality of second branches extending along the second electrode direction, and a third A plurality of third branch portions extending along the electrode direction; and a plurality of fourth branch portions extending along the fourth electrode direction, the first electrode direction, the second electrode direction, and the third electrode direction.
  • the fourth electrode direction is different from each other.
  • the gate bus line extends across a plurality of pixels
  • the source bus line extends along a boundary between two adjacent pixels
  • the first conductive layer includes the gate. The entire bus line is covered and the source bus line is covered.
  • the gate bus line and the source bus line both extend across a plurality of pixels, and the first conductive layer does not overlap with either the gate bus line or the source bus line.
  • a slit-shaped opening is provided along the boundary between two adjacent pixels.
  • the active layer of the TFT includes an oxide semiconductor.
  • a reflective liquid crystal display device includes any one of the active matrix substrates described above, a counter substrate provided to face the active matrix substrate, and the active matrix substrate and the counter substrate.
  • a reflective liquid crystal display device including a liquid crystal layer provided therebetween, wherein the counter substrate includes a counter electrode facing the pixel electrode with the liquid crystal layer interposed therebetween, and the counter electrode; The first conductive layer is electrically connected.
  • the columnar spacer disposed between the active matrix substrate and the counter substrate and defining a cell gap, and an alignment control protrusion for regulating the alignment of liquid crystal molecules in the liquid crystal layer, the columnar At least one of the spacer and the alignment regulating protrusion is provided at a position overlapping the contact hole.
  • a reflective liquid crystal display device with good display quality can be provided.
  • FIG. 3 is a plan view illustrating a pixel configuration in a display area of the liquid crystal display device of Embodiment 1.
  • FIG. (A) shows the area
  • (b) mainly shows components other than the reflective electrode layer on a TFT substrate,
  • (c) is the reflective electrode layer on a TFT substrate.
  • (D) shows the component on a counter substrate.
  • FIG. 4 is a cross-sectional view along the line A-A ′ shown in FIG.
  • FIG. 6 is a plan view showing an overall configuration of an active matrix substrate according to a modification of the first embodiment.
  • 4A and 4B are diagrams showing a configuration of an active matrix substrate according to a modification of Embodiment 1, wherein FIG. 5A mainly shows a configuration on a TFT substrate, and FIG. 5B shows a configuration on a counter substrate.
  • FIG. 6 is a plan view showing a pixel configuration in a display region of a liquid crystal display device of Embodiment 4.
  • FIG. (A) shows the configuration of a region corresponding to approximately one pixel in FIG. 10,
  • (b) mainly shows components other than the reflective electrode layer on the TFT substrate, and
  • (c) shows the configuration on the TFT substrate.
  • the structure of a reflective electrode layer is shown,
  • (d) shows the structure on a counter substrate.
  • FIG. 10 is a plan view showing a pixel configuration in a display area of a liquid crystal display device of Embodiment 5.
  • (A) mainly shows components other than the reflective electrode layer on the TFT substrate in FIG. 14, (b) shows the configuration of the reflective electrode layer on the TFT substrate, and (c) shows the configuration on the counter substrate.
  • the configuration is shown. It is a top view which shows the structure on a counter substrate in the case of using a 4 color filter.
  • FIG. 1 shows the overall configuration of an active matrix substrate (TFT substrate) 110 included in the liquid crystal display device of Embodiment 1, and FIG. 2 shows a plurality of pixels Px provided in the liquid crystal display device 100.
  • 3A shows a region corresponding to substantially one pixel in FIG. 2
  • FIG. 4 shows a cross section taken along the line AA ′ shown in FIG.
  • FIG. 3B mainly shows components other than the reflective electrode layer 16 on the TFT substrate 110 in the region corresponding to FIG. 3A
  • FIG. 3C shows the reflective electrode layer on the TFT substrate 110.
  • FIG. 3D shows the components on the counter substrate 130.
  • the liquid crystal display device 100 includes a TFT substrate 110, a counter substrate 130, and a liquid crystal layer 120 held between the pair of substrates.
  • the liquid crystal layer 120 is formed using a liquid crystal material having negative dielectric anisotropy ( ⁇ ⁇ 0), and no voltage is applied by a vertical alignment film (not shown) provided on the TFT substrate 110 and the counter substrate 130. It is a vertical alignment type liquid crystal layer in which liquid crystal molecules are sometimes aligned in the normal direction of the substrate.
  • the liquid crystal display device 100 is a reflective liquid crystal display device that performs display using reflection of external light (ambient light), and can perform display without a light source such as a backlight. Further, as will be described later, an alignment regulating structure is provided for each pixel, and the liquid crystal display device 100 performs display in a CPA mode in which the alignment direction of the liquid crystal is continuously different within one pixel when a voltage is applied.
  • a display region (pixel arrangement region) R1 and a non-display region (frame region) R2 located outside thereof are formed.
  • a plurality of pixels arranged in a matrix are provided in the display region R1, and an image, a video, or the like is displayed by controlling the alignment state of liquid crystal molecules for each pixel.
  • the frame region R2 is provided with a seal portion for sealing the liquid crystal material between the substrates, wirings and terminals connected to an external drive circuit, and the like, and is a region that does not contribute to display.
  • the display area R1 of the TFT substrate 110 is provided with a gate bus line 2, a source bus line 4, a pixel electrode 18, a TFT 8, and the like.
  • the gate bus lines 2 extend so as to cross the pixel columns PR arranged in the horizontal direction.
  • each pixel Px has a vertically long shape (for example, 25 ⁇ m wide ⁇ 75 ⁇ m long), and the gate bus line 2 extends so as to cross the longer side of the pixel Px.
  • the pixel Px does not necessarily have a vertically long planar shape, but preferably has an aspect ratio of 1 or more.
  • the source bus line 4 extends in a direction (vertical direction) orthogonal to the gate bus line 2. In the present embodiment, the source bus line 4 is provided along the boundary between the pixel columns PC arranged in the vertical direction.
  • a gate driver 2D connected to the gate bus line 2 via a wiring (first wiring) is provided in the frame region R2 located on the lower side.
  • a data driver 4D connected to the source bus line 4 via a wiring (second wiring) is provided in the frame region R2 located on the lower side.
  • the gate driver 2D is formed directly (monolithically) on the TFT substrate 110, and is connected to a driving device provided outside the TFT substrate 110 via a gate driver driving wiring 2 '.
  • the data driver 4D is realized by an IC chip mounted on the TFT substrate 110, for example.
  • a trunk wiring (third wiring) 6 for the reflective electrode is provided in the frame region R2.
  • the third wiring 6 is used for applying a predetermined voltage to a reflective electrode layer 16 (see FIG. 4) described later.
  • the third wiring 6 may be used together with the reflective electrode layer 16 to apply a common voltage to the counter electrode 32 (see FIG. 2) provided on the counter substrate 130.
  • the reflective electrode layer 16 and the counter electrode 32 are electrically connected, and the same signal is given to them through the third wiring 6.
  • separate signals may be applied to the reflective electrode layer 16 and the counter electrode 32, and in this case, the third wiring 6 is insulated from the counter electrode 32.
  • the frame region R2 includes the first wiring connected to the gate bus line 2, the second wiring connected to the source bus line 4, and the reflective electrode layer 16.
  • the third wirings connected to each other are provided so as to be insulated from each other. Separate signals can be applied to the first to third wirings.
  • the TFT substrate 110 is configured using a transparent substrate 10 formed of glass or the like.
  • the film 20 (for example, SiOx film, SiNx film, laminated film of SiOx film and SiNx film), the source bus line 4 and the source electrode 14 formed on the gate insulating film 20, and the source electrode 14 are provided at a distance.
  • a drain electrode 15 and the like are formed.
  • the gate bus line 2 and the source bus line 4 extend in different directions (typically, a horizontal direction and a vertical direction), and a TFT 8 is formed in the vicinity of the intersection.
  • the source electrode 14 and the drain electrode 15 of the TFT 8 are connected to the semiconductor layer 13 disposed above the gate electrode 12 with the gate insulating layer 20 interposed therebetween in a state of being separated from each other.
  • a predetermined voltage is applied to the gate electrode 12 to turn on the TFT 8
  • the source electrode 14 and the drain electrode 15 are conducted through the semiconductor layer 13.
  • the semiconductor layer 13 is typically provided in an island shape, and forms a channel region of the TFT 8 between the source electrode 14 and the drain electrode 15.
  • the semiconductor layer 13 may be formed from various materials, and may be formed from, for example, amorphous silicon, polysilicon, microcrystalline silicon, or an oxide semiconductor.
  • an In—Ga—Zn—O-based amorphous oxide semiconductor containing In, Ga, and Zn at a ratio of 1: 1: 1 is preferably used.
  • the ratio of In, Ga, and Zn is not limited to the above, and may be appropriately selected.
  • another oxide semiconductor film can be used instead of the In—Ga—Zn—O semiconductor film.
  • the semiconductor layer 13 is made of an InGaO 3 (ZnO) 5 film, magnesium zinc oxide (Mg x Z n1-x O), cadmium zinc oxide (Cd x Zn 1-x O), cadmium oxide (CdO), or the like. It may be formed. In addition, it may be formed using ZnO to which one or a plurality of impurity elements are added among a group 1 element, a group 13 element, a group 14 element, a group 15 element or a group 17 element. An impurity element may not be added to ZnO. ZnO may be in an amorphous state, a polycrystalline state, or a microcrystalline state in which an amorphous state and a polycrystalline state are mixed.
  • ZnO may be in an amorphous state, a polycrystalline state, or a microcrystalline state in which an amorphous state and a polycrystalline state are mixed.
  • Amorphous In—Ga—Zn—O-based semiconductors have the advantage that they can be manufactured at low temperatures and can achieve high mobility. Note that a crystalline In—Ga—Zn—O-based semiconductor may be used instead of the amorphous In—Ga—Zn—O-based semiconductor.
  • a crystalline In—Ga—Zn—O-based semiconductor layer a crystalline In—Ga—Zn—O-based semiconductor layer in which the c-axis is oriented substantially perpendicular to the layer surface is preferable.
  • Such a crystal structure of the In—Ga—Zn—O-based semiconductor layer is disclosed in, for example, Japanese Patent Application Laid-Open No. 2012-134475.
  • the active matrix substrate 110 is provided with a passivation layer (for example, a SiOx film, a SiNx film, a laminated film of a SiOx film and a SiNx film) 22 that is an insulating layer covering the TFT 8, and a passivation layer 22.
  • a planarizing layer (for example, a photosensitive organic film) 24 that is an insulating layer is provided.
  • the passivation layer 22 is provided to protect the TFT 8.
  • the planarization layer 24 is typically formed thicker than the passivation layer 22 and is provided to level the unevenness of the substrate surface. As will be described later, the surface of the planarization layer 24 may have fine irregularities in order to form irregularities on the surface of the reflective electrode layer 16.
  • the passivation layer 22 and the planarization layer 24 may be collectively referred to as a first insulating layer 23.
  • a reflective electrode layer 16 made of a conductive material having reflectivity is provided on the first insulating layer 23 .
  • the reflective electrode layer 16 is covered with a second insulating layer (for example, a SiNx film or a SiOx film) 26, and a transparent pixel electrode 18 is formed on the second insulating layer 26.
  • the transparent pixel electrode 18 is formed using a transparent conductive material such as ITO or IZO.
  • the transparent pixel electrode 18 and the reflective electrode layer 16 are insulated, and an auxiliary capacitor (storage capacitor) Ccs is formed by the pixel electrode 18, the reflective electrode layer 16, and the second insulating layer 26.
  • the auxiliary capacitor Ccs is provided in parallel with the liquid crystal capacitor Clc, and is used to hold a voltage applied to the liquid crystal layer 120 during the off-period of the TFT 8.
  • the drain electrode 15 of the TFT 8 is connected to the pixel electrode 18 through the contact hole 19 at the drain connection portion 15 ′.
  • the contact hole 19 is provided so as to penetrate the first insulating layer 23 and the second insulating layer 26.
  • the contact hole 19 is provided so as to pass inside the opening 16Hc (see FIG. 3C) of the reflective electrode layer 16.
  • the contact hole 19 is formed so as to pass through the opening 16Hc of the reflective electrode layer 16, the reflective electrode layer 16, the pixel electrode 18 and the TFT 8 (drain electrode 15) are electrically insulated. Has been.
  • a vertical alignment film (not shown) in contact with the liquid crystal layer 120 is formed on the pixel electrode 18.
  • the vertical alignment film regulates the alignment so that the long axis of the liquid crystal molecules contained in the liquid crystal layer 120 is aligned substantially perpendicular to the substrate surface when no voltage is applied.
  • a counter substrate 130 disposed on the viewer side is provided so as to face the TFT substrate 110 described above.
  • FIG. 3D shows components on the counter substrate 130.
  • the counter substrate 130 is configured using a transparent substrate 30 formed of glass or the like.
  • a black matrix BM that is a light shielding member, a color A filter CF, a counter electrode 32 formed of a transparent conductive material, and the like are provided.
  • a vertical alignment film (not shown) is also provided on the counter substrate 130 so as to be in contact with the liquid crystal layer 120.
  • color filters of the same color are provided for pixel columns PC (see FIG. 2) extending in the vertical direction, and color filters of different colors are arranged in different pixel columns PC adjacent in the horizontal direction.
  • RGB red
  • G green
  • B blue
  • color filters are respectively provided for the three pixel columns PC arranged in the horizontal direction, and the three color pixel columns PC ( R), PC (G), and PC (B) are arranged in order.
  • the black matrix BM corresponds to the boundary portion of the color filters having different colors, that is, in the present embodiment, in the vertical direction along the boundary of each vertical pixel column PC. It is provided to extend.
  • the black matrix BM is formed from, for example, a black resin or a metal film.
  • the counter electrode 32 is typically provided for the entire display area, that is, corresponding to the entire pixel. However, the present invention is not limited to this, and the counter electrode 32 may be divided into a plurality of blocks.
  • the opposing substrate 130 is provided with a protrusion structure 34B as an orientation control structure.
  • the protruding structure 34B is provided at a substantially central portion of each pixel.
  • the liquid crystal molecules of the liquid crystal layer 120 are radially aligned around the protrusion structure 34B, that is, around the center portion of the pixel.
  • the protruding structure 34B as the alignment regulating structure, liquid crystal molecules in one pixel can be radially aligned when a voltage is applied, so that viewing angle characteristics can be improved.
  • a protruding structure (columnar spacer) 34A for controlling the thickness (cell gap) of the liquid crystal layer 120 is provided at the boundary between four pixels adjacent vertically and horizontally.
  • the protruding structure 34A functions as a columnar spacer or a sub-columnar spacer formed lower than the columnar spacer.
  • the protruding structure 34A provided as the columnar spacer has a height of, for example, 3.2 ⁇ m and functions to maintain the cell gap.
  • the sub-columnar spacer is a lower spacer and has a height of, for example, 2.7 ⁇ m.
  • the sub-columnar spacer functions to maintain the cell gap only when an external pressure is generated, and is preferably used for maintaining the cell thickness in a liquid crystal display device having a touch panel or the like, for example.
  • a lower (that is, smaller volume) sub-columnar spacer it is possible to reduce the generation of vacuum bubbles in the cell caused by the difference in shrinkage between the liquid crystal layer and the spacer when the temperature changes. .
  • the protruding structure 34B provided at the center of the pixel has the tip in the liquid crystal layer 120 and is not in contact with the TFT substrate 110.
  • the protruding structure 34B (also referred to as a rivet) provided as the orientation restricting structure has a height of 0.7 ⁇ m, for example.
  • an opening may be provided in the counter electrode 32 at a substantially central portion of the pixel.
  • the opening provided in the protruding structure 34B or the counter electrode 32 may be referred to as an alignment regulating structure.
  • the liquid crystal display device operating in the CPA mode when a voltage is applied, the liquid crystal molecules of the liquid crystal layer 120 exhibit a radial alignment state centering on the alignment regulating structure.
  • the protruding structure 34B provided in the center of the pixel may serve not only for alignment control but also as a spacer.
  • the protruding structure 34B serves as a cell gap. Have a corresponding height.
  • the protruding structure 34B is typically provided at a position overlapping the contact hole 19 provided in the center of the pixel when viewed from the substrate normal direction. For this reason, when the protruding structure 34B is also used as a spacer, the size of the contact hole 19 is desirably set so that the protruding structure 34B does not fall.
  • the cross-sectional shape (the shape when viewed from the substrate normal direction) of the columnar spacers and the protrusion structures 34A and 34B may be a regular octagon or other polygons, and may be a circle or an ellipse.
  • the protruding structure 34 preferably has a frustum shape, and preferably has a smaller area on the upper bottom surface (on the TFT substrate 110 side) than on the lower bottom surface (on the counter substrate 130 side). That is, the angle formed by the surface of the counter substrate 130 and the side surface of the protruding structure 34 is preferably smaller than 90 degrees.
  • the relative dielectric constant of the protrusion structure 34B is preferably smaller than the relative dielectric constant of the liquid crystal material forming the liquid crystal layer 120. This is to prevent the tilt direction of the liquid crystal molecules that the side wall shape of the columnar spacers and rivets promotes from reversing the direction in which the electric field tends to tilt the liquid crystal.
  • the black matrix BM has a light-shielding portion that covers a region corresponding to the columnar spacer 34A.
  • the black matrix BM also has a light shielding portion that covers the source bus line 4. This light shielding portion is used in order to avoid color mixing when a bonding displacement between the TFT substrate 110 and the counter substrate 130 occurs.
  • the response speed of the liquid crystal molecules in the region far from the protrusion structure 34 tends to be low, and this is likely to cause afterimages. Therefore, it is possible to take measures against afterimages by shielding the peripheral area of the pixel with the light shielding portion.
  • the black matrix BM, the columnar spacer 34A, the protruding structure 34B, and the like provided on the counter substrate 130 may have a form other than the form shown in FIG. 7A and 7B show a liquid crystal display device 102 according to a modification.
  • a columnar spacer 34A is provided at the center of the pixel.
  • the columnar spacer 34A is used for alignment regulation while maintaining the cell gap.
  • the pixel around which the columnar spacer 34A is arranged and the pixel where the protruding structure 34B is arranged may have different displays around the arrangement portion, and may be visually recognized as rough. Therefore, it is preferable that these areas do not contribute to display.
  • the black matrix BM has a band-shaped portion that passes through the central portion of each pixel in addition to the portion extending along the source bus line 4 (that is, along the boundary of the color filter). You may have.
  • the band-shaped light shielding regions are arranged so as to pass through the central portion of each pixel, display contribution regions having substantially the same size are formed vertically in one pixel. Thereby, since the uniformity of orientation within the pixel is maintained, it is possible to make it difficult for the viewing angle to be biased.
  • the liquid crystal molecules in the liquid crystal layer 120 have a pretilt angle close to 90 ° (for example, 85 ° to less than 90 °: when no voltage is applied) by the pair of vertical alignment films (not shown).
  • the pretilt angle refers to an angle formed by the major axis direction of the liquid crystal molecules with respect to the main surface of the substrate.
  • an optical element such as a ⁇ / 4 phase difference plate (quarter wavelength plate) or a linearly polarizing plate provided on the observer side. Is placed.
  • ambient light that has passed through the counter substrate 130 and the optical element is incident on the liquid crystal layer 120, reflected by the reflective electrode layer 16, and then emitted from the liquid crystal display device 100, thereby performing display.
  • the reflective electrode layer 16 is used to reflect light incident from the outside of the liquid crystal display device 100. For this reason, the surface of the reflective electrode layer 16 is formed to have a predetermined reflectivity.
  • the reflective electrode layer 16 is disposed so as to face the transparent pixel electrode 18 via the dielectric layer 26, and is also used to form an auxiliary capacitor (storage capacitor).
  • the potential of the reflective electrode layer 16 is controlled to a potential different from that of the pixel electrode 18 (for example, the same potential as that of the counter electrode), whereby the holding voltage applied to the liquid crystal layer 120 is suitably set. Maintained.
  • the reflective electrode layer 16 integrally covers the edges on both sides of the gate bus line 2 (that is, covers the gate bus line 2 completely) and the edges on both sides of the source bus line 4 integrally. It includes a second portion 16S (that completely covers the source bus line 4) and a main portion (third portion) 16M that overlaps the transparent pixel electrode 18 and functions as a reflective electrode. As can be seen from the drawing, they are connected to each other, and the first portion 16G, the second portion 16S, and the main portion 16M are integrally formed in a region other than the openings Hc and Hs described later. Yes. In this configuration, the reflective electrode layer 16 is provided so as to cover the TFT 8.
  • edges on both sides of the gate bus line 2 correspond to the two sides that define the line width of the gate bus line 2 extending along a predetermined direction, and the edges on both sides of the source bus line 4 are in the predetermined direction. It corresponds to two sides that define the line width of the source bus line 4 extending along the line.
  • the reflective electrode layer 16 has a contact hole opening (first opening) 16Hc formed at a position corresponding to the contact hole 19 and a slit-shaped opening formed between pixels adjacent vertically. (Second opening) 16Hs is provided.
  • the opening 16Hc is formed larger than the contact hole 19, and the reflective electrode layer 16 and the pixel electrode 18 (or the drain of the TFT 8) are insulated.
  • the slit-shaped opening 16Hs is provided at a position where it does not overlap with the gate bus line 2 and the source bus line 4 at the pixel boundary.
  • the reflective electrode layer 16 is preferably formed using a metal material having a relatively high conductivity.
  • a metal material for forming the reflective electrode layer 16 for example, aluminum (Al), silver (Ag), nickel (Ni), platinum (Pt), chromium (Cr), or the like can be used. If the surface of the reflective electrode layer 16 is formed of these metal materials, it is preferable because reflected light suitable for use in display can be obtained.
  • the reflective electrode layer 16 may be formed by laminating metal films.
  • the reflective electrode layer 16 is formed of a laminated film including a lower Mo film (thickness 50 nm) and an upper Al film (thickness 100 nm). May be.
  • planarizing layer 24 When a photosensitive organic film is used as the planarizing layer 24, 5% to 30% (atomic%) is added to the lower Mo layer in order to increase the adhesion strength between the planarizing layer 24 and the reflective electrode layer 16. It is preferable that a certain amount of nitrogen is contained.
  • a transparent conductive layer can be laminated on the uppermost layer of the reflective electrode layer 16. The total film thickness is set in the range of 20 nm to 450 nm, for example.
  • the reflective electrode layer 16 having high conductivity it is possible to suppress signal delay that may occur when a voltage is applied to the reflective electrode layer 16 over the entire display region. In particular, when the size of the display area is large, signal delay is likely to occur. Therefore, it is advantageous to form the reflective electrode layer 16 from a material having high conductivity.
  • the reflective electrode layer 16 is provided with a portion (first portion) 16G that covers the gate bus line 2. For this reason, the electric field between the pixel electrode 18 and the gate bus line 2 can be shielded by the first portion 16G. Thereby, the parasitic capacitance that can occur between the gate bus line 2 and the pixel electrode 18 can be reduced.
  • the reflective electrode layer 16 is provided with a portion (second portion) 16S that covers the source bus line 4. For this reason, the electric field between the pixel electrode 18 and the source bus line 4 can be shielded by the second portion 16S. Thereby, the parasitic capacitance that can occur between the source bus line 4 and the pixel electrode 18 can be reduced.
  • the dielectric constant of the first insulating layer 23 is small, and the first insulating layer 23 is formed thick. It is preferable that In the present embodiment, the planarizing film 24 constituting the first insulating layer 23 is formed of a photosensitive acrylic resin (thickness: 3.0 ⁇ m) having a dielectric constant of 3.4.
  • FIGS. 5A and 5B are diagrams schematically showing the uneven pattern formed on the surface of the reflective electrode layer 16.
  • the surface of the reflective electrode layer 16 has a concavo-convex pattern similar to the concavo-convex pattern formed on the surface of the first insulating layer 23 serving as the base. Since the unevenness is formed on the surface of the reflective electrode layer 16, the intensity of the reflected light can be made uniform in the surface, and reflected light suitable for display can be obtained.
  • the surface 23S of the first insulating layer 23 is provided with a concave portion 23S1 and a convex portion 23S2.
  • a circular convex pattern with a diameter of 8 ⁇ m is formed, but it may have a size with a diameter of 6 ⁇ m to 12 ⁇ m, for example.
  • a polygon may be sufficient instead of a circle.
  • the shortest distance between adjacent circles is set to 2 ⁇ m, but is not limited to this.
  • the convex portion 23S2 includes a region 34S for arranging the columnar spacer 34A.
  • the contact hole 19 is a region where the first insulating layer 23 does not exist as described above.
  • the surface 23S of the first insulating layer 23 (that is, the surface of the reflective electrode layer 16) is further improved by forming an uneven pattern for obtaining reflected light suitable for use in display. Display quality is obtained.
  • a reflective electrode 16 to which a common signal can be input is disposed between the pixel electrode 18 and the gate bus line 2.
  • a reflective electrode 16 to which a common signal can be input is disposed between the pixel electrode 18 and the source bus line 4.
  • An auxiliary capacitor (storage capacitor) is formed using the pixel electrode 18 and the reflective electrode layer 16.
  • the reflective electrode layer 16 is formed below the pixel electrode 18, and the pixel electrode 18 is formed of a transparent conductive material in the same manner as the counter electrode 32.
  • the reflective electrode layer 16 includes at least a metal material (Al, Ag, Ni, Pt, Cr) and is formed with a wide area (almost the entire pixel region).
  • the columnar spacer (or sub-columnar spacer) 34A is disposed at the boundary between the four pixels.
  • An opening (second opening) 16Hs of the reflective electrode layer 16 is formed at a position corresponding to the gap between the pixel electrodes 18 adjacent in the vertical direction.
  • the following advantages can be obtained. Since the parasitic capacitance between the pixel electrode 18 and the gate bus line 2 can be reduced, flicker is suppressed. Since the parasitic capacitance between the pixel electrode 18 and the source bus line 4 can be reduced, shadowing is suppressed. Further, for the purpose of low power consumption, even when a driving method that inverts the polarity of each pixel for each frame and a low-frequency driving method are used together, it is possible to suppress display defects in which a monochrome screen becomes a gradation display. Since a large auxiliary capacitance corresponding to the size of the pixel electrode 18 can be obtained, the flicker and shadowing can be further suppressed.
  • the counter electrode 32 when the counter electrode 32 is formed on the counter substrate 130, the counter electrode 32 needs to be formed of a transparent material such as ITO or IZO.
  • a configuration in which the pixel electrode itself is formed of a reflective electrode is known, but in this case, image sticking is likely to occur due to a DC voltage component resulting from a difference in work function between the counter electrode 32 and the pixel electrode 18 (for example, Japanese Patent Application Laid-Open (JP-A) 2002-189460).
  • JP-A Japanese Patent Application Laid-Open
  • Display unevenness due to signal rounding (signal delay) of the reflective electrode layer 16 as an auxiliary capacitance electrode (common electrode) can be reduced.
  • the roughness which is visually recognized by the alignment defect resulting from the columnar spacer 34A can be reduced.
  • -Afterimage based on poor alignment between upper and lower pixels when operating in normally black by removing the reflective electrode 18 in the pixel region that does not contribute to display (that is, by providing a slit-like opening 16Hs) (Afterimages that can occur when switching from video display to full black display) can be suppressed.
  • an afterimage may occur because the response of the liquid crystal becomes slow due to the influence of the electric field between the gate bus line extending through the pixel boundary and the pixel electrode.
  • an electric field generated between the pixel electrode 18 and the reflective electrode layer 16 may affect the response of the liquid crystal. Therefore, the reflective electrode layer 16 opens the opening 16Hs at the pixel boundary. It may be preferable to have it. In the case of normally white (for example, a modification of the fourth embodiment shown in FIG. 13), an improvement in contrast ratio can be expected.
  • FIG. 6 shows a configuration of a TFT substrate 112 according to a modification of the first embodiment.
  • the gate driver 2D ' is composed of an IC chip or the like mounted on the substrate.
  • an arbitrary configuration can be adopted as the overall configuration of the display panel such as a peripheral circuit configuration.
  • a form in which the data driver and the gate driver are integrally formed may be used.
  • FIGS. 8A to 8D are diagrams for explaining the configuration of the liquid crystal display device 200 according to the second embodiment.
  • 8A shows a configuration of a region corresponding to approximately one pixel
  • FIG. 8B mainly shows components other than the reflective electrode layer 16 on the TFT substrate 210
  • FIG. 8C shows a TFT.
  • the configuration of the reflective electrode layer 16 on the substrate 210 is shown
  • FIG. 8D shows the configuration on the counter substrate 230.
  • the main difference between the liquid crystal display device 200 of the present embodiment and the liquid crystal display device 100 of the first embodiment (operating in the CPA mode) is that the fishbone type pixel electrode 28 is used as the pixel electrode, and in the MVA mode. It is a point to display.
  • the same referential mark is attached
  • the fishbone pixel electrode 28 provided on the TFT substrate 210 is counterclockwise with the right direction in the horizontal direction (the direction in which the gate bus line 2 extends) set to 0 °.
  • the fishbone pixel electrode 28 When expressed by an azimuth angle taking a positive angle, it has a plurality of elongated electrode portions (branches) 28b extending to 45 °, 135 °, 225 °, and 315 °, respectively.
  • elongated notches (slits) 28c extending in the corresponding directions are provided.
  • the fishbone pixel electrode 28 has a backbone (stem) 28a extending along the vertical direction (the direction in which the source bus line 4 extends) in the center of the pixel.
  • Each of the elongated electrode portions 28b is connected to the spine portion 28a.
  • the extending direction of the elongated electrode portion 28b (or the slit 28c) is different from each other in each of the four regions A1 to A4 obtained by dividing the pixel into 4 ⁇ 2 ⁇ 2.
  • four liquid crystal alignment regions (liquid crystal domains) A1 to A4 corresponding to the four regions A1 to A4 are formed in one pixel.
  • the alignment states of the liquid crystal molecules are substantially the same, and in different domains, the alignment states of the liquid crystal molecules are different from each other.
  • the liquid crystal molecules are aligned in the direction in which the slit 28c extends.
  • the liquid crystal molecules are aligned so that the upper ends of the liquid crystal molecules are tilted toward the inside of the pixel.
  • the counter substrate 230 of the liquid crystal display device 200 is provided with a protruding structure 34A (34B) at the center of the pixel.
  • the protruding structure 34A (34B) functions as a columnar spacer and also functions as an orientation control structure.
  • the protruding structures 34A that function as columnar spacers do not need to be provided for all pixels, and may be provided only for some pixels. That is, only a part of the protruding structure 34A (34B) may have a height that functions as a columnar spacer.
  • these are collectively referred to as a protrusion structure 34.
  • the protruding structure 34 is a regular eight having four sides substantially perpendicular to the alignment directions (azimuth angles 45 °, 135 °, 225 °, and 315 °) of the liquid crystal molecules in the domains A1 to A4. It has a planar view shape (cross section) such as a square shape. Furthermore, it has a frustum shape in which the angle formed by the surface of the counter substrate 130 and the side surface of the protruding structure 34 is smaller than 90 degrees.
  • the orientation regulating direction (direction in which the liquid crystal molecules are to be tilted) is a direction perpendicular to the side surface of the protruding structure 34.
  • the liquid crystal molecules around the protrusion structure 34 try to align toward the protrusion structure 34, but the side surface of the protrusion structure 34 has a surface perpendicular to the alignment direction.
  • the direction of orientation regulation and the direction of orientation regulation by the domains A1 to A4 coincide (or they are close to each other).
  • the alignment direction of the boundary region of the domains A1 to A4 where the alignment direction of the liquid crystal molecules is unstable can be directed to the protruding structure 34. Thereby, the disorder of orientation hardly occurs, and a display with good brightness, contrast ratio, or viewing angle characteristics can be obtained.
  • an auxiliary capacitance wiring (auxiliary capacitance electrode) 66 formed in the same process using the same material in the same layer as the gate bus line 2 and the gate electrode 12 is provided.
  • the auxiliary capacitance line 66 is formed so as to extend along the gate bus line 2 at the substantially central portion of the pixel.
  • the auxiliary capacitance line 66 has a portion (auxiliary capacitance electrode) that overlaps with the drain connection portion 15 ′ connected to the drain of the TFT 8, and is interposed between the drain connection portion 15 ′, the auxiliary capacitance electrode, and these.
  • An additional storage capacitor is formed by the gate insulating layer 20 (see FIG. 4).
  • the reflective electrode layer 16 provided on the TFT substrate 210 of the liquid crystal display device 200 is formed over the entire pixel array region, as in the liquid crystal display device 100 of the first embodiment. ing.
  • an opening 16Hc provided at a position corresponding to the contact hole 19 provided in the center of the pixel and a slit-like opening 16Hs provided between the vertically adjacent pixels are provided.
  • the reflective electrode layer 16 is controlled to the same voltage as the counter electrode 32, and an auxiliary capacitance can be formed between the reflective electrode layer 16 and the pixel electrode 28.
  • an auxiliary capacitance formed using the auxiliary capacitance wiring 66 is also obtained, and the same voltage as that of the reflective electrode 16 and the counter electrode 32 may be applied to the auxiliary capacitance wiring 66.
  • PSA Polymer Sustained Alignment
  • the PSA technique is a technique for forming an alignment sustaining layer for regulating the alignment direction of liquid crystal molecules when no voltage is applied.
  • the alignment maintaining layer is a polymer layer obtained by forming a liquid crystal cell and then photopolymerizing a photopolymerizable monomer (or oligomer) premixed in a liquid crystal material, typically with a voltage applied to the liquid crystal layer. Formed as.
  • the alignment maintaining layer allows the liquid crystal when no voltage is applied to maintain (store) the pretilt angle and the alignment direction in a direction slightly inclined (for example, 2 ° to 3 °) from the direction perpendicular to the substrate surface. Thereby, the response speed of the liquid crystal alignment at the time of voltage application can be improved. Moreover, the return of the orientation when the panel surface is pressed with a finger can be accelerated.
  • the alignment direction of the liquid crystal molecules promoted by the slits 28c of the pixel electrode 28 and the alignment direction of the liquid crystal molecules promoted by the protruding structure 34 are preferably the same.
  • the liquid crystal alignment can be more reliably maintained at a desired alignment, so that the occurrence of roughness and unevenness caused by the PSA process in the manufactured liquid crystal display device can be suppressed.
  • the response speed can be improved, in particular, the alignment abnormality caused when the liquid crystal panel surface is pressed with a finger or the like can be returned to the normal alignment more quickly.
  • the PSA technique can be implemented not only in combination with the fishbone type pixel electrode 28 but also in the CPA mode liquid crystal display device 100 of the first embodiment, and the effect of improving the response speed can be obtained.
  • FIG. 9A to 9D show a liquid crystal display device 300 according to the third embodiment.
  • FIG. 9A shows a configuration of a region corresponding to approximately one pixel
  • FIG. 9B mainly shows components other than the reflective electrode layer 36 on the TFT substrate 310
  • FIG. 9C shows the configuration on the TFT substrate 310.
  • the configuration of the reflective electrode layer 36 is shown, and (d) shows the configuration on the counter substrate 330.
  • the same referential mark is attached
  • first gate bus line 12A and second gate bus line 12B are provided for one horizontal pixel column.
  • the source bus line 4A is connected in common to the two pixels arranged on the left and right sides of the source bus line 4A.
  • a pixel PxA (left pixel in the figure) arranged on the right side of the source bus line 4A is connected to the first gate bus line 12A, and a data signal is transmitted from the source bus line 4A to the pixel electrode 18A via the TFT 8A. Is granted.
  • the pixel PxB (right pixel in the figure) arranged on the left side of the source bus line 4A is connected to the second gate bus line 12B, and data is transferred from the source bus line 4A to the pixel electrode 18B via the TFT 8B.
  • a signal is given.
  • the illustrated form is an example, and other forms may be adopted as long as different gate bus lines are connected to the two left and right pixels commonly connected to one source bus line 4A.
  • the left pixel PxA and the right pixel PxB shown in FIG. 9A are connected to the same first gate bus line 12A, and two pixels adjacent to the outside in the horizontal direction of these two pixels are the second gate. It may be connected to the bus line 12B.
  • the number of source bus lines 4A and the number of source drivers can be reduced, so that the manufacturing cost can be reduced. Further, in the frame region R2, the number of wirings connected to the source bus line 4A can be reduced, and the region for providing these wirings can be narrow, so that the frame region can be narrowed.
  • the positions of the contact holes 19A and 19B in the pixel are different depending on the pixel.
  • the positions of the contact holes 19A and 19B are different as described above, the relative positions of the protruding structure 34 provided as the columnar spacer in the counter substrate 330 (FIG. 9D) and the contact holes 19A and 19B are different.
  • the contact hole 19A is positioned at the lower right of the protruding structure 34, and the contact hole 19B is positioned at the upper left of the protruding structure 34.
  • FIG. 9C shows the reflective electrode layer 36 provided on the TFT substrate 310. Similar to the reflective electrode layer 16 of the liquid crystal display device 100 of Embodiment 1, the reflective electrode layer 36 is provided in common to a plurality of pixels so as to cover the entire pixel array region. In addition, openings 36AHc and 36BHc are provided at positions corresponding to contact holes 19A and 19B provided in the center of the pixel. Further, slit-shaped openings 36Hs provided between vertically adjacent pixels are provided, but in the liquid crystal display device 300 of the present embodiment, the source bus lines 4A are provided every two pixels. The slit-shaped opening 36Hs is also formed to extend over two pixels. Also in this case, the slit-like opening 36Hs is the same as in the first embodiment in that it is formed so as not to overlap the source bus line 4A and the gate bus line 2.
  • FIG. 10 and FIGS. 11A to 11D show a liquid crystal display device 400 of the fourth embodiment.
  • FIG. 10 shows a plurality of pixels Px provided in the liquid crystal display device 400.
  • 11A shows a configuration of a region corresponding to approximately one pixel in FIG. 10, and
  • FIG. 11B mainly shows components other than the reflective electrode layer 16 on the TFT substrate 410.
  • FIG. ) Shows the configuration of the reflective electrode layer 16 on the TFT substrate 410, and
  • FIG. 11D shows the configuration on the counter substrate 430.
  • Components similar to those in the first to third embodiments are denoted by the same reference numerals and description thereof is omitted.
  • the contact hole 19 is disposed at substantially the center of the pixel.
  • the contact hole 49 is formed at another position (an end portion of the pixel electrode). May be.
  • FIG. 1 an example of a vertical alignment mode using a fishbone pixel electrode 48 is shown.
  • a contact hole 49 used to connect the pixel electrode 48 and the drain electrode 15 of the TFT 8 is formed at an end of the pixel electrode 48 (a gap portion between the pixel electrodes 48 adjacent vertically).
  • the first opening (position corresponding to a contact hole) 16Hc and the second opening (pixel electrode gap portion) 16Hs of the reflective electrode 16 which are separately formed in the second embodiment are integrally formed. Yes.
  • a larger opening 46Hc is formed in the reflective electrode 46.
  • the opening 46Hc of the reflective electrode 46 integrally and in a large size, it is possible to reduce defective formation of the second opening 16Hs that is slit-shaped (for example, about 4 to 6 ⁇ m in width) in the second embodiment. .
  • the auxiliary capacitance wiring 66 is formed on the TFT substrate 410 in the gap portion between the pixel electrodes 48 adjacent in the vertical direction.
  • the auxiliary capacitance line 66 is formed in the same layer as the gate bus line 2 and is covered with the gate insulating film 20.
  • a storage capacitor is formed through the gate insulating film 20 between the storage capacitor wiring 66 and the drain connection portion 15 ′ provided at the pixel end portion from the drain electrode 15 of the TFT 8 through the extension portion 15 a.
  • the extended portion 15 a is preferably provided along the backbone of the fishbone pixel electrode 48. This is because the spine portion corresponds to the boundary of the liquid crystal domain and is a portion where it is difficult to obtain a desired orientation state.
  • FIGS. 12A and 12B show the uneven pattern formed on the first insulating layer 23.
  • the surface 23S of the first insulating layer 23 is provided with a recess 23S1 and a protrusion 23S2.
  • the convex portion 23S2 includes a region 34S for arranging the columnar spacer 34A.
  • the distance between the display contributing portions of the pixel electrodes 48 that are vertically adjacent to each other is larger than that in the first embodiment. Therefore, the columnar spacer 34A (FIG. 11D) may be disposed in this portion. it can.
  • auxiliary capacity wiring 66 since an additional auxiliary capacity is obtained by the auxiliary capacity wiring 66, display defects such as flicker and shadowing can be effectively suppressed.
  • the electric field between the pixel electrode 48 and the reflective electrode layer 46 may affect the orientation, and the second insulating layer 26 (see FIG. 4) is formed thick, or the first insulating layer As in the case of 23, it may be preferable to use an organic film having a low dielectric constant. In this case, the auxiliary capacitance is reduced, but the smaller amount can be supplemented by the auxiliary capacitance by the auxiliary capacitance wiring 66.
  • FIGS. 13A and 13B show configurations of a liquid crystal display device 402 and an active matrix substrate 412 according to a modification.
  • the liquid crystal display device 402 is a TN mode liquid crystal display device that performs display using a horizontal alignment type liquid crystal layer (and a horizontal alignment film).
  • the liquid crystal molecules have a slight tilt angle when no voltage is applied, and are substantially horizontal. It operates in normally white.
  • the columnar spacer 34A is disposed at the boundary of four pixels. In the case of operating in the TN mode, the columnar spacer 34A is not used for controlling the alignment of liquid crystal molecules. Therefore, it is preferable to provide the columnar spacer 34A in a pixel boundary region having a small contribution to display.
  • the reflective electrode layer 46 has an opening 46Hc that integrally covers the contact hole 49 and the gap between the pixels, as in the embodiment shown in FIG. Yes. Further, since an additional auxiliary capacity is obtained by the auxiliary capacity wiring 66, display defects such as flicker and shadowing can be effectively suppressed.
  • FIG. 14 and FIGS. 15A to 15C are diagrams for explaining the configuration of the liquid crystal display device 500 of the fifth embodiment.
  • a mode in which vertically long pixels corresponding to RGB three colors are provided is shown, but in this embodiment, a mode in which pixels having a substantially square shape are provided is shown.
  • FIG. 14 shows a pixel configuration of the liquid crystal display device 500
  • FIG. 15A shows components other than the reflective electrode layer 56 on the TFT substrate 510
  • FIG. 15B shows a reflective electrode layer on the TFT substrate 510
  • FIG. 15C shows a configuration on the counter substrate 530.
  • the same components as those in the first to fourth embodiments are denoted by the same reference numerals and the description thereof is omitted.
  • the liquid crystal display device 500 is a monochrome (black and white) liquid crystal display device having no color filter, and operates in the CPA mode. For this reason, as shown in FIG. 15C, the counter substrate 530 is not provided with a color filter, and the alignment regulating protrusion 34B (or the counter electrode) is provided at a substantially central portion of each pixel. 32 notch portions) are provided.
  • an island-shaped black matrix BM is selectively formed at the boundary between four pixels (in this specification, such an island-shaped light-shielding portion is also included for convenience.
  • a black matrix
  • the reflective electrode layer 56 in order to suppress the afterimage, in the reflective electrode layer 56, not only the slit-shaped openings 56Hs1 are provided in the gap between the pixel electrodes adjacent in the vertical direction, but also the slit-shaped openings 56Hs2 in the gap between the pixel electrodes adjacent in the horizontal direction. It is preferable to provide a (third opening). As in the other embodiments, an opening 56Hc is provided at a position corresponding to the contact hole 19, and the reflective electrode layer 56 and the pixel electrode 58 are insulated.
  • the source bus line 4 is disposed under the third opening 56Hs2, a parasitic capacitance is formed between the source bus line 4 and the pixel electrode 58, which may adversely affect the display. is there.
  • the surface of the source bus line 4 that is generally formed of a metal wiring becomes a reflective film, which may reduce the contrast in a specific direction.
  • the source bus line 4 is disposed so as to be covered with the pixel electrode 18 (and a region other than the opening of the reflective electrode layer 56).
  • the gate bus line 2 is also disposed so as to be covered with the pixel electrode 18 (and the region other than the opening of the reflective electrode layer 56).
  • the black matrix BM is arranged to avoid color mixture that occurs between adjacent pixels.
  • the black matrix BM can be arranged similarly in a monochrome display device.
  • the aperture ratio may be reduced when the substrates are misaligned.
  • the monochrome display device as described above, by providing the slit-like opening along the pixel boundary in the reflective electrode layer 56 without providing the black matrix BM along the pixel boundary, It is preferable to limit the area contributing to display.
  • the TFT substrate 510 shown in FIG. 15A can be used not only in a reflective liquid crystal display device but also in a microcapsule electrophoretic electronic paper.
  • the electronic paper is typically composed of a TFT substrate, a counter substrate (observer side substrate) disposed opposite to the TFT substrate, and a microcapsule layer held between them.
  • the microcapsule layer includes a large number of microcapsules, and each microcapsule is formed of a transparent resin having a diameter of several tens to several hundreds of ⁇ m.
  • the microcapsules contain positively charged white particles and negatively charged black particles dispersed in a transparent dispersion medium. Display can be performed by applying a positive or negative voltage to the microcapsule layer and causing the white particles and black particles in the microcapsule to be electrophoresed.
  • the counter substrate When applied to electronic paper, the counter substrate may be formed using a resin base material (plastic substrate).
  • the electronic paper can be manufactured, for example, by disposing a microcapsule layer on a counter substrate by coating and attaching the microcapsule layer to the TFT substrate 510. Note that in the case of using for electronic paper, fine unevenness may not be formed on the surface of the interlayer insulating layer (first insulating layer 23) provided on the TFT substrate 510.
  • color display can be performed by arranging a color filter layer on the counter substrate of the electronic paper.
  • the color filter layer is not formed, monochrome display is performed, but the light utilization efficiency is higher than when color display is performed.
  • the TFT substrate 510 may be manufactured using a plastic substrate, and flexible electronic paper having a thickness of about 0.5 mm can be obtained.
  • a multi-primary color reflective liquid crystal display device can be configured by providing color filters of four colors (RGB + White, RGB + Yellow, etc.) in the counter substrate 532.
  • the slit-shaped second opening 56Hs1 and the third opening 56Hs2 may not be provided. However, these openings 56Hs1 and 56Hs2 may be provided on the assumption that bonding displacement occurs.
  • the color filter CF and the black matrix BM may be provided not on the counter substrate but on the TFT substrate.
  • a protrusion structure used as an alignment regulating protrusion or a columnar spacer may be provided on the TFT substrate.
  • the pixel is arranged in a line in the horizontal direction and the vertical direction.
  • the pixel arrangement may be a delta arrangement.
  • the delta arrangement is employed, the pixel arrangement is shifted by half the pixel pitch for each horizontal pixel column, and the source bus line extends in a crank shape.
  • the reflective electrode layer may be formed so as to have a portion used as the reflective electrode and a portion covering the source bus line and the gate bus line.
  • a slit-like opening may be provided in a portion that does not overlap with the source bus line and the gate bus line.
  • the liquid crystal display device is used as, for example, a small and high-definition liquid crystal display device used for a smartphone or electronic paper.
  • a small and high-definition liquid crystal display device used for a smartphone or electronic paper.
  • a low-cost, thin, narrow frame, low power consumption module (a module without a backlight) can be realized.

Abstract

　アクティブマトリクス基板（１１０）は、基板（１０）上に設けられたゲートバスライン（２）およびソースバスライン（４）と、ＴＦＴ（８）と、ＴＦＴを覆う第１絶縁層（２３）と、第１絶縁層上に設けられた第１導電層であって表面が反射性を有する第１導電層（１６）と、第１導電層上に設けられた透光性を有する第２絶縁層（２６）と、第２絶縁層上に設けられた透光性を有する第２導電層（１８）とを備え、第１導電層は、複数の画素に対して共通に設けられており、ゲートバスラインの両側のエッジを一体的に覆う第１部分（１６Ｇ）と、ソースバスラインの両側のエッジを一体的に覆う第２部分（１６Ｓ）と、画素電極（１８）によって覆われる第３部分（１６Ｍ）とを含む。

Description

アクティブマトリクス基板および液晶表示装置
　本発明は、アクティブマトリクス基板およびそれを用いる液晶表示装置に関する。
　薄型テレビジョン、あるいは、パーソナルコンピュータやスマートフォン用の表示装置などに、薄膜トランジスタ（ＴＦＴ）をスイッチング素子に用いるアクティブマトリクス型の液晶表示装置が利用されている。広視野角特性を有する液晶表示装置としては、垂直配向モードであるＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モードや、横電界モードであるＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モードを利用した液晶表示装置などが開発されている。
　ＶＡモードの液晶表示装置として、液晶の配向方向が互いに異なる複数のドメインが１画素内に形成される、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モードの液晶表示装置が知られている。また、画素中心部に形成されたリベット等を中心として、液晶の配向方向を１画素内で連続的に異ならせる、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ　Ｐｉｎｗｈｅｅｌ　Ａｌｉｇｎｍｅｎｔ）モードの液晶表示装置も知られている。
　特許文献１には、複数の突起状構造物を画素領域内に備え、ＶＡモードで動作する液晶表示装置が記載されている。画素領域内に配置されている突起状構造物は、液晶分子の配向を規制するために利用される。また、突起状構造物の一部は柱状スペーサとしても機能し、セルギャップ（液晶層の厚さ）を維持するために用いられる。
　特許文献２には、４５°方向、１３５°方向、２２５°方向、および３１５°方向（いずれも方位角）に延びる複数の微細なスリットまたは切り込みが形成された画素電極を有する、ＭＶＡモードの液晶表示装置が記載されている。このような形状を有する画素電極は、フィッシュボーン型画素電極または櫛歯状画素電極などと呼ばれる。フィッシュボーン型画素電極を用いれば、電圧印加時に、スリットに対して平行に液晶分子を配向させることができるので、４分割配向構造を実現することができる。
　また、特許文献２には、画素の略中央部に突起状構造体を設ける構成が開示されている。突起状構造体は、液晶分子の配向を規制するためや、スペーサとしてセルギャップ（液晶層の厚さ）を維持するために用いられる。
特開２００５－３０９２３９号公報 国際公開第２０１１／０９６３９０号 特開２００８－２６４３０号公報 特開２００３－９１０１２号公報 特開２０００－２０６５６４号公報
　アクティブマトリクス基板（ＴＦＴ基板）において、透明画素電極の下層に、絶縁層を介して、別の導電層を設ける構成が知られている。特許文献３には、ＩＰＳモードの液晶表示装置において、画素電極の下層に比誘電率が４以上の絶縁層を介して導電層を設ける構成が示されている。この導電層は、例えば、ＩＴＯなどの透明導電性材料を用いて形成され、補助容量を形成するために用いられる。また、特許文献３には、画素領域の一部に、下層導電層としてアルミニウムなどからなる反射電極を設ける構成も開示されている。このように画素の一部に反射電極を設けることによって、反射透過型の表示装置を得ることができる。
　また、透明画素電極の下層において、絶縁層を介して反射電極を画素領域全体にわたって設けることによって、反射型の液晶表示装置を得ることもできる。特許文献４には、液晶層側に設けられた透明画素電極と、絶縁体であるカラーフィルタを介して透明画素電極の下層に設けられた反射電極とを備える反射型の液晶表示装置が開示されている。特許文献４に記載の表示装置では、透明画素電極と反射電極とが電気的に接続されており、これらには、ＴＦＴを介して同じ大きさの電圧が印加される。
　特許文献５には、液晶層側に設けられた透明画素電極と、その下に絶縁層を介して設けられた反射膜とを有する、反射型の液晶表示装置が開示されている。特許文献５に記載の液晶表示装置では、上記の反射膜は、透明画素電極やＴＦＴとは絶縁されている。これらの透明画素電極や反射膜は、基板法線方向から見たときに、ゲート信号線やデータ信号線の一部と重なるように形成されることもある。
　ただし、特許文献５において、反射膜は、画素電極と同様に、画素ごとに分離した平面形状を有しており、画素間において間隙を有していると考えられる。また、この反射膜は、ＴＦＴを覆うようには形成されていない。さらに、反射膜は、独立して（フローティング状態で）設けられており、反射膜に対して信号が付与されることはない。
　このような場合に、画素電極の周囲部において、画素電極と、信号線／走査線との間に寄生容量が形成され易く、この寄生容量が原因で表示品位の劣化が生じるおそれがあった。
　本発明は、上記課題を解決するためになされたものであり、表示品位が良好な反射型の液晶表示装置およびこれに用いられるアクティブマトリクス基板を提供することをその目的とする。
　本発明の実施形態によるアクティブマトリクス基板は、複数の画素を有する反射型の表示装置に用いられるアクティブマトリクス基板であって、基板と、前記基板上に設けられたゲートバスラインと、前記ゲートバスラインに対して電気的に絶縁され、前記ゲートバスラインと交差する方向に延びるソースバスラインと、前記ゲートバスラインと前記ソースバスラインとの交差部近傍に設けられたＴＦＴと、前記ＴＦＴを覆う第１絶縁層と、前記第１絶縁層上に設けられた第１導電層であって、表面が反射性を有する第１導電層と、前記第１導電層上に設けられた透光性を有する第２絶縁層と、前記第２絶縁層上に設けられた透光性を有する第２導電層であって、前記第１および第２絶縁層に形成されたコンタクトホールを通って前記ＴＦＴに電気的に接続され、かつ、前記第１導電層とは電気的に絶縁されている第２導電層とを備え、前記第２導電層は、前記複数の画素のそれぞれに対して設けられた複数の画素電極を含んでおり、前記第１導電層は、前記複数の画素に対して共通に設けられており、前記第１導電層が、前記ゲートバスラインの両側のエッジを一体的に覆う第１部分と、前記ソースバスラインの両側のエッジを一体的に覆う第２部分と、前記第１部分と前記第２部分とに隣接し、前記画素電極によって覆われる第３部分とを含む。
　ある実施形態において、前記第１導電層は、前記ＴＦＴのチャネル領域を覆う部分を含む。
　ある実施形態において、上記のアクティブマトリクス基板には、前記複数の画素が設けられた表示領域と、前記表示領域の外側に位置する額縁領域とが設けられており、前記額縁領域において、前記ゲートバスラインに接続された第１配線と、前記ソースバスラインに接続された第２配線と、前記第１導電層に接続された第３配線とを有し、前記第１配線、第２配線および第３配線は、互いに対して電気的に絶縁されている。
　ある実施形態において、前記画素電極の端部が、前記ゲートバスラインおよび前記ソースバスラインのうちの少なくとも一方と重なる。
　ある実施形態において、前記コンタクトホールが、前記画素電極の略中央に位置している。
　ある実施形態において、前記第１導電層は、前記コンタクトホールに対応する位置に設けられた第１開口部と、隣接する２つの画素間に設けられた第２開口部であって前記ゲートバスラインおよび前記ソースバスラインと重ならない位置に設けられたスリット状の第２開口部とを有する。
　ある実施形態において、前記コンタクトホールが、隣接する２つの画素間に形成されている。
　ある実施形態において、前記第１導電層は、前記コンタクトホールに対応する位置において、前記コンタクトホールと前記画素間の間隙とを一体的に覆うように形成された開口部を有する。
　ある実施形態において、上記のアクティブマトリクス基板では、第１の方向に沿って配置された複数の画素からなる第１の画素列に対して２本のゲートバスラインが設けられており、前記１の方向と交差する第２の方向に沿って配置された複数の画素からなる第２の画素列における隣接する２列に対して１本のソースバスラインが設けられている。
　ある実施形態において、前記画素電極は、フィッシュボーン電極であり、第１電極方向に沿って延びる複数の第１枝部と、第２電極方向に沿って延びる複数の第２枝部と、第３電極方向に沿って延びる複数の第３枝部と、第４電極方向に沿って延びる複数の第４枝部とを有し、前記第１電極方向、前記第２電極方向、前記第３電極方向、および前記第４電極方向は互いに異なる方向である。
　ある実施形態において、前記ゲートバスラインは、複数の画素を横切って延びており、前記ソースバスラインは、隣接する２画素間の境界に沿って延びており、前記第１導電層は、前記ゲートバスラインの全体を覆い、かつ、前記ソースバスラインの全体を覆うように形成されている。
　ある実施形態において、前記ゲートバスラインおよび前記ソースバスラインは、いずれも複数の画素を横切って延びており、前記第１導電層には、前記ゲートバスラインおよび前記ソースバスラインのいずれとも重ならないスリット状の開口部が、隣接する２画素間の境界に沿うようにして設けられている。
　ある実施形態において、前記ＴＦＴの活性層は酸化物半導体を含む。
　本発明の実施形態による反射型の液晶表示装置は、上記のいずれかのアクティブマトリクス基板と、前記アクティブマトリクス基板と対向するように設けられた対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層とを備える反射型液晶表示装置であって、前記対向基板は、前記液晶層を挟んで前記画素電極と対向する対向電極を有しており、前記対向電極と、前記第１導電層とが電気的に接続されている。
　ある実施形態において、前記アクティブマトリクス基板と前記対向基板との間に配置されセルギャップを規定する柱状スペーサと、前記液晶層における液晶分子の配向を規制するための配向制御突起とを備え、前記柱状スペーサおよび前記配向規制突起のうちの少なくともいずれかは、前記コンタクトホールと重なる位置に設けられている。
　本発明の実施形態によるアクティブマトリクス基板を用いれば、表示品位が良好な反射型の液晶表示装置を提供することができる。
本発明の実施形態１による液晶表示装置のアクティブマトリクス基板の全体構成を示す平面図である。 実施形態１の液晶表示装置の表示領域における画素構成を示す平面図である。 （ａ）は、図２における略１画素に対応する領域を示し、（ｂ）はＴＦＴ基板上の反射電極層以外の構成要素を主に示し、（ｃ）は、ＴＦＴ基板上の反射電極層の構成を示し、（ｄ）は、対向基板上の構成要素を示す。 図３（ａ）に示すＡ－Ａ’線に沿った断面図である。 反射電極層の表面（または第１絶縁層の表面）に形成された凹凸のパターンを模式的に示す平面図であり、（ａ）は、ＴＦＴ基板上の構成を示す平面図であり、（ｂ）は、第１絶縁層上の凹凸パターンを示す平面図である。 実施形態１の変形例によるアクティブマトリクス基板の全体構成を示す平面図である。 実施形態１の変形例によるアクティブマトリクス基板の構成を示す図であり、（ａ）はＴＦＴ基板上の構成を主に示し、（ｂ）は対向基板上の構成を示す。 本発明の実施形態２による液晶表示装置の構成を説明する平面図であり、（ａ）は、略１画素に対応する領域の構成を示し、（ｂ）は、ＴＦＴ基板上の反射電極層以外の構成要素を主に示し、（ｃ）は、ＴＦＴ基板上の反射電極層の構成を示し、（ｄ）は、対向基板上の構成を示す。 本発明の実施形態３による液晶表示装置の構成を説明する平面図であり、（ａ）は、略１画素に対応する領域の構成を示し、（ｂ）は、ＴＦＴ基板上の反射電極層以外の構成要素を主に示し、（ｃ）は、ＴＦＴ基板上の反射電極層の構成を示し、（ｄ）は、対向基板上の構成を示す。 実施形態４の液晶表示装置の表示領域における画素構成を示す平面図である。 （ａ）は、図１０における略１画素に対応する領域の構成を示し、（ｂ）は、ＴＦＴ基板上の反射電極層以外の構成要素を主に示し、（ｃ）は、ＴＦＴ基板上の反射電極層の構成を示し、（ｄ）は、対向基板上の構成を示す。 反射電極層の表面（または第１絶縁層の表面）に形成された凹凸のパターンを模式的に示す平面図であり、（ａ）は、ＴＦＴ基板上の構成を示す平面図であり、（ｂ）は、第１絶縁層上の凹凸パターンを示す平面図である。 実施形態４の変形例によるアクティブマトリクス基板の構成を示す図であり、（ａ）は略１画素に対応する領域の構成を示し、（ｂ）はＴＦＴ基板上の構成を示す。 実施形態５の液晶表示装置の表示領域における画素構成を示す平面図である。 （ａ）は、図１４におけるＴＦＴ基板上の反射電極層以外の構成要素を主に示し、（ｂ）は、ＴＦＴ基板上の反射電極層の構成を示し、（ｃ）は、対向基板上の構成を示す。 ４色カラーフィルタを用いる場合の対向基板上の構成を示す平面図である。
　以下、図面を参照しながら本発明の実施形態を説明するが、本発明はこれらの実施形態に限定されない。
（実施形態１）
　図１は、実施形態１の液晶表示装置が備えるアクティブマトリクス基板（ＴＦＴ基板）１１０の全体構成を示し、図２は、液晶表示装置１００に設けられた複数の画素Ｐｘを示す。また、図３（ａ）は、図２における略１画素に対応する領域を示し、図４は、図３（ａ）に示すＡ－Ａ’線に沿った断面を示す。図３（ｂ）は、図３（ａ）に対応する領域におけるＴＦＴ基板１１０上の反射電極層１６以外の構成要素を主に示し、図３（ｃ）は、ＴＦＴ基板１１０上の反射電極層１６の構成を示し、図３（ｄ）は、対向基板１３０上の構成要素を示す。
　図４に示すように、液晶表示装置１００は、ＴＦＴ基板１１０と、対向基板１３０と、これら一対の基板の間に保持された液晶層１２０とを有している。液晶層１２０は、負の誘電異方性（Δε＜０）を有する液晶材料を用いて形成されており、ＴＦＴ基板１１０および対向基板１３０上に設けられた図示しない垂直配向膜によって、電圧無印加時に液晶分子が基板法線方向に配向する垂直配向型の液晶層である。
　液晶表示装置１００は、外光（周囲光）の反射を利用して表示を行う反射型の液晶表示装置であり、バックライトなどの光源を備えていなくても表示を行うことが可能である。また、後述するように、画素ごとに配向規制構造が設けられており、液晶表示装置１００は、電圧印加時に液晶の配向方向を１画素内で連続的に異ならせるＣＰＡモードで表示を行う。
　図１に示すように、ＴＦＴ基板１１０（および液晶表示装置１００）には、表示領域（画素配置領域）Ｒ１と、その外側に位置する非表示領域（額縁領域）Ｒ２とが形成されている。表示領域Ｒ１には、マトリクス状に配列された複数の画素が設けられており、画素ごとに液晶分子の配向状態を制御することによって画像や映像などが表示される。一方、額縁領域Ｒ２は、液晶材料を基板間に封止するためのシール部や、外部駆動回路と接続される配線や端子などが設けられており、表示に寄与しない領域である。
　図１および図２に示すように、本実施形態の液晶表示装置１００において、ＴＦＴ基板１１０の表示領域Ｒ１には、ゲートバスライン２、ソースバスライン４、画素電極１８やＴＦＴ８などが設けられている。ＴＦＴ基板１１０において、ゲートバスライン２は、水平方向に並ぶ画素列ＰＲを横切るように延びている。本実施形態では、各画素Ｐｘが縦長の形状（例えば、横２５μｍ×縦７５μｍ）を有しており、ゲートバスライン２は、画素Ｐｘの長い方の辺を横切るように延びている。画素Ｐｘは、必ずしも縦長の平面形状を有していなくてもよいが、縦横比が１以上であることが好ましい。また、ソースバスライン４は、ゲートバスライン２と直交する方向（垂直方向）に延びている。本実施形態では、ソースバスライン４は、垂直方向に並ぶ画素列ＰＣの境界に沿って設けられている。
　図１に示すように、ＴＦＴ基板１１０の左右の辺に位置する額縁領域Ｒ２には、ゲートバスライン２に配線（第１配線）を介して接続されたゲートドライバ２Ｄが設けられており、また、下辺に位置する額縁領域Ｒ２には、ソースバスライン４に配線（第２配線）を介して接続されたデータドライバ４Ｄが設けられている。ゲートドライバ２Ｄは、ＴＦＴ基板１１０上に直接的に（モノリシックに）形成されており、ゲートドライバ駆動配線２’を介して、ＴＦＴ基板１１０の外側に設けられた駆動装置に接続されている。データドライバ４Ｄは、例えば、ＴＦＴ基板１１０上に実装されたＩＣチップによって実現されている。
　さらに、額縁領域Ｒ２には、反射電極用の幹配線（第３配線）６が設けられている。この第３配線６は、後述する反射電極層１６（図４参照）に所定の電圧を印加するために用いられる。また、第３配線６は、反射電極層１６とともに、対向基板１３０に設けられた対向電極３２（図２参照）に共通電圧を印加するために用いられても良い。この場合、反射電極層１６と対向電極３２とは電気的に接続され、第３配線６を介してこれらには同じ信号が与えられる。ただし、反射電極層１６と対向電極３２とにそれぞれ別個の信号が付与されても良く、この場合には、上記の第３配線６は、対向電極３２とは絶縁される。
　このように、本実施形態の液晶表示装置１００において、額縁領域Ｒ２には、ゲートバスライン２に接続された第１配線、ソースバスライン４に接続された第２配線、および、反射電極層１６に接続された第３配線が、互いに対して絶縁されるように設けられている。第１～第３配線には、それぞれ別個の信号を付与することができる。
　以下、図２～図４を参照しながら、表示領域Ｒ２におけるＴＦＴ基板１１０の構成をより詳細に説明する。図４に示すように、ＴＦＴ基板１１０は、ガラスなどから形成される透明基板１０を用いて構成されており、透明基板１０上には、ゲートバスライン２およびゲート電極１２、これらを覆うゲート絶縁膜２０（例えば、ＳｉＯｘ膜、ＳｉＮｘ膜、ＳｉＯｘ膜とＳｉＮｘ膜の積層膜）、ゲート絶縁膜２０上に形成されたソースバスライン４およびソース電極１４、ソース電極１４と間隔を開けて設けられたドレイン電極１５などが形成されている。
　ゲートバスライン２とソースバスライン４とは異なる方向（典型的には、水平方向と垂直方向）に延びており、これらの交差部近傍においてＴＦＴ８が形成されている。ＴＦＴ８のソース電極１４とドレイン電極１５とは、ゲート絶縁層２０を挟んでゲート電極１２の上方に配置された半導体層１３に対して、互いに離間した状態で接続されている。ゲート電極１２に所定の電圧を印加してＴＦＴ８をオン状態にしたとき、ソース電極１４とドレイン電極１５とが半導体層１３を介して導通する。
　半導体層１３は、典型的には、島状に設けられており、ソース電極１４とドレイン電極１５との間においてＴＦＴ８のチャネル領域を形成する。半導体層１３は、種々の材料から形成されていてよく、例えば、アモルファスシリコン、ポリシリコン、微結晶シリコン、あるいは酸化物半導体などから形成され得る。
　酸化物半導体としては、Ｉｎ、ＧａおよびＺｎを１：１：１の割合で含むＩｎ－Ｇａ－Ｚｎ－Ｏ系のアモルファス酸化物半導体が好適に用いられる。ただし、Ｉｎ、ＧａおよびＺｎの割合は上記に限定されず適宜選択されてよい。また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ半導体膜の代わりに、他の酸化物半導体膜を用いることもできる。
　例えば、半導体層１３は、ＩｎＧａＯ3（ＺｎＯ）5膜、酸化マグネシウム亜鉛（ＭｇxＺn1-xＯ）、又は、酸化カドミウム亜鉛（ＣｄxＺｎ1-xＯ）、酸化カドミウム（ＣｄＯ）などから形成されていてよい。また、１族元素、１３族元素、１４族元素、１５族元素又は１７族元素等のうち一種、又は複数種の不純物元素が添加されたＺｎＯを用いて形成されていてもよい。ＺｎＯには不純物元素が添加されていなくてもよい。また、ＺｎＯは、非晶質（アモルファス）状態、多結晶状態又は非晶質状態と多結晶状態が混在する微結晶状態であってもよい。
　アモルファスＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体は、低温で製造でき、また、高い移動度を実現できるという利点を有する。ただし、アモルファスＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体に代えて、結晶性を有するＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体を用いても良い。結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層が好ましい。このようなＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体層の結晶構造は、例えば、特開２０１２－１３４４７５号公報に開示されている。
　図４に示すように、アクティブマトリクス基板１１０には、ＴＦＴ８を覆う絶縁層であるパッシベーション層（例えば、ＳｉＯｘ膜、ＳｉＮｘ膜、ＳｉＯｘ膜とＳｉＮｘ膜の積層膜）２２と、パッシベーション層２２上に設けられた絶縁層である平坦化層（例えば、感光性有機膜）２４とが設けられている。パッシベーション層２２は、ＴＦＴ８を保護するために設けられている。また、平坦化層２４は、典型的にはパッシベーション層２２よりも厚く形成され、基板面の凹凸をならすために設けられている。なお、後述するように、平坦化層２４の表面は、反射電極層１６の表面に凹凸を形成するために、微細な凹凸を有していても良い。本明細書では、パッシベーション層２２および平坦化層２４をまとめて第１絶縁層２３と呼ぶことがある。
　第１絶縁層２３上には、反射性を有する導電性材料からなる反射電極層１６が設けられている。反射電極層１６は、第２絶縁層（例えば、ＳｉＮｘ膜やＳｉＯｘ膜）２６によって覆われており、第２絶縁層２６上には、透明画素電極１８が形成されている。透明画素電極１８は、ＩＴＯやＩＺＯなどの透明導電性材料を用いて形成されている。
　透明画素電極１８と反射電極層１６とは絶縁されており、画素電極１８、反射電極層１６、および、第２絶縁層２６によって、補助容量（蓄積容量）Ｃｃｓが形成されている。この補助容量Ｃｃｓは、液晶容量Ｃｌｃと並列に設けられており、ＴＦＴ８がオフ期間の間に、液晶層１２０に印加される電圧を保持するために利用される。
　ＴＦＴ８のドレイン電極１５は、ドレイン接続部１５’においてコンタクトホール１９を通って画素電極１８に接続されている。コンタクトホール１９は、第１絶縁層２３と、第２絶縁層２６とを貫通するように設けられている。また、コンタクトホール１９は、反射電極層１６の開口部１６Ｈｃ（図３（ｃ）参照）の内側を通るように設けられている。このようにコンタクトホール１９が、反射電極層１６の開口部１６Ｈｃ内を通るように形成されているので、反射電極層１６と、画素電極１８およびＴＦＴ８（ドレイン電極１５）とは、電気的に絶縁されている。
　画素電極１８上には、液晶層１２０と接する垂直配向膜（図示せず）が形成されている。垂直配向膜は、液晶層１２０に含まれる液晶分子の長軸が電圧無印加時に基板面に対して略垂直に配向するように配向規制する。
　以上に説明したＴＦＴ基板１１０と対向するようにして、観察者側に配置される対向基板１３０が設けられている。図３（ｄ）は、対向基板１３０上の構成要素を示す。
　図４および図３（ｄ）に示すように、対向基板１３０は、ガラスなどから形成される透明基板３０を用いて構成され、この透明基板３０上には、遮光部材であるブラックマトリクスＢＭ、カラーフィルタＣＦ、透明導電性材料から形成される対向電極３２などが設けられている。また、対向基板１３０上においても液晶層１２０と接するように垂直配向膜（図示せず）が設けられている。
　本実施形態では、垂直方向に沿って延びる画素列ＰＣ（図２参照）について同じ色のカラーフィルタが設けられており、水平方向に沿って隣接する異なる画素列ＰＣでは異なる色のカラーフィルタが配されている。より具体的には、水平方向に並ぶ３つの画素列ＰＣに対して、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタがそれぞれ設けられており、３色の画素列ＰＣ（Ｒ）、ＰＣ（Ｇ）、ＰＣ（Ｂ）が順番に並んでいる。
　図３（ｄ）に示すように、ブラックマトリクスＢＭは、色の異なるカラーフィルタの境界部に対応するように、すなわち、本実施形態では、各垂直画素列ＰＣの境界に沿って、垂直方向に延びるようにして設けられている。ブラックマトリクスＢＭは、例えば、黒色樹脂または金属膜から形成される。このようにブラックマトリクスＢＭを設けることで、ＴＦＴ基板１１０と対向基板１３０とを貼り合わせる工程において貼り合わせズレが生じた場合や、斜め方向から見た場合の混色を抑制することができる。ただし、輝度、すなわち、画素の開口率（表示に有効な反射面積）を優先する場合は、ブラックマトリクスＢＭを設けない構成としてもよい。
　対向電極３２は、典型的には、表示領域全体に対して、すなわち、画素全体に対応して設けられている。ただし、これに限られず、対向電極３２が、複数のブロックに分割して設けられていてもよい。
　さらに、ＣＰＡモードでの動作を行うために、対向基板１３０には、配向制御構造としての突起構造体３４Ｂが設けられている。突起構造体３４Ｂは、各画素の略中央部分に設けられている。これにより、電圧印加時において、液晶層１２０の液晶分子が突起構造体３４Ｂの周りに、すなわち、画素中央部分の周りに放射状に配向する。このようにして、配向規制構造としての突起構造体３４Ｂを用いることによって、電圧印加時に１画素内の液晶分子を放射状に配向させることができるので、視野角特性を向上させることができる。
　また、上下左右に隣接する４つの画素の境界部において、液晶層１２０の厚さ（セルギャップ）を制御するための突起構造体（柱状スペーサ）３４Ａが設けられている。この突起構造体３４Ａは、柱状スペーサ、または、柱状スペーサよりも低く形成されたサブ柱状スペーサとしての機能を持つ。柱状スペーサとして設ける突起構造体３４Ａは、例えば、３．２μｍの高さを有し、セルギャップを維持するように機能する。これに対し、サブ柱状スペーサは、より低いスペーサであり、例えば２．７μｍの高さを有する。サブ柱状スペーサは、外部からの圧力が生じた場合にのみ、セルギャップを維持するように機能し、例えば、タッチパネル等を有する液晶表示装置においてセル厚維持のために好適に利用される。また、より低い（すなわち、より体積の小さい）サブ柱状スペーサを設けることによって、温度変化時における液晶層とスペーサとの収縮率の違いが原因で生じる、セル内における真空気泡の発生を低減し得る。
　一方、画素の中央部に設けられた突起構造体３４Ｂは、その先端部を液晶層１２０中に有しており、ＴＦＴ基板１１０と接していない。配向規制構造として設ける突起構造体３４Ｂ（リベットとも呼ばれる）は、例えば、０．７μｍの高さを有する。
　また、液晶分子の配向を制御するために、必ずしも突起構造体３４Ｂを設ける必要はなく、画素の略中央部において対向電極３２に開口部を設けるようにしても良い。本明細書において、突起構造体３４Ｂまたは対向電極３２中に設けた開口部を、配向規制構造と呼ぶことがある。ＣＰＡモードで動作する液晶表示装置において、電圧印加時に、液晶層１２０の液晶分子は、配向規制構造を中心として放射状の配向状態を示す。
　本実施形態において、画素中央部に設けられた突起構造体３４Ｂは、配向制御のためにだけでなく、スペーサとしての機能を兼ねていても良く、この場合には突起構造体３４Ｂがセルギャップに対応する高さを有する。突起構造体３４Ｂは、典型的には、画素中央部に設けられたコンタクトホール１９と、基板法線方向から見たときに重なる位置に設けられている。このため、突起構造体３４Ｂをスペーサとしても用いる場合には、コンタクトホール１９のサイズは、突起構造体３４Ｂが落ち込まないようなサイズとすることが望ましい。
　柱状スペーサや突起構造体３４Ａ、３４Ｂの断面形状（基板法線方向から見たときの形状）は、正八角形その他の多角形であってもよく、円形、楕円形などであってもよい。突起構造体３４は錐台形状であることが好ましく、下底面（対向基板１３０側）の面積より、上底面（ＴＦＴ基板１１０側）の面積が小さい方が好ましい。すなわち、対向基板１３０の表面と、突起構造体３４の側面のなす角度が９０度より小さい方が好ましい。
　また、突起構造体３４Ｂの比誘電率は、液晶層１２０を形成する液晶材料の比誘電率より小さい方が好ましい。これは、柱状スペーサやリベットの側面形状が促す液晶分子の傾斜方位と、電界が液晶を傾斜させようとする方位とが逆にならないようにするためである。
　図３（ｄ）からわかるように、ブラックマトリクスＢＭは、柱状スペーサ３４Ａに対応する領域を覆う遮光部分を有している。また、ブラックマトリクスＢＭは、ソースバスライン４を覆う遮光部分も有している。この遮光部分は、ＴＦＴ基板１１０と対向基板１３０との貼り合わせズレが生じた際などに混色が生じるのを避けるために用いられる。また、突起構造体３４から遠い領域（画素の周縁領域）における液晶分子の応答速度は低くなりがちであるので、残像発生の原因となりやすい。したがって、上記の遮光部分によって画素の周縁領域を遮光しておけば残像対策を講じることができる。
　ただし、対向基板１３０に設けられるブラックマトリクスＢＭ、柱状スペーサ３４Ａ、突起構造体３４Ｂなどは、図３（ｄ）に示す形態以外の形態であってもよい。図７（ａ）および（ｂ）に、変形例の液晶表示装置１０２を示す。
　図７（ａ）および（ｂ）に示す形態では、柱状スペーサ３４Ａが、画素の中央部に設けられている。この柱状スペーサ３４Ａは、セルギャップの維持とともに配向規制のために利用される。
　ここで、柱状スペーサ３４Ａが配置された画素と、突起構造体３４Ｂが配置された画素とでは、その配置部周囲の表示が異なる場合があり、ざらつきとして視認される場合がある。そのため、これらの領域を表示に寄与しないようすることが好ましい。
　そこで、図７（ｂ）に示すように、ブラックマトリクスＢＭは、ソースバスライン４に沿って（すなわち、カラーフィルタの境界に沿って）延びる部分以外に、各画素の中央部を通る帯状の部分を有していてもよい。このように、帯状の遮光領域を各画素の中央部を通るように配置すれば、１画素内に、略同じ大きさの表示寄与領域が上下に形成される。これにより、画素内における配向の均等性が維持されるので、視野角の偏りを生じにくくすることができる。
　再び図４を参照する。上述のように、一対の垂直配向膜（図示せず）によって、液晶層１２０における液晶分子は、９０°に近いプレチルト角（例えば、８５°以上～９０°未満：電圧無印加時）を有するように配向される。ここで、プレチルト角とは、基板主面に対して液晶分子の長軸方向が形成する角度をいう。また、対向基板１３０の外側（観察者側）において、典型的には、λ／４位相差板（４分の１波長板）や、その観察者側に設けられた直線偏光板などの光学素子が配置される。液晶表示装置１００では、対向基板１３０および光学素子を通過した周囲光が液晶層１２０に入射し、反射電極層１６で反射された後、液晶表示装置１００から出射されることで表示が行われる。
　次に、図３（ｃ）などを参照しながら、反射電極層１６の構成をさらに説明する。
　反射電極層１６は、液晶表示装置１００の外部から入射した光を反射するために用いられる。このため、反射電極層１６の表面は、所定の反射性を有するように形成されている。また、反射電極層１６は、透明画素電極１８に対して誘電体層２６を介して対向するように配置されており、補助容量（蓄積容量）を形成するためにも用いられる。ＴＦＴのオフ期間中に、反射電極層１６の電位は、画素電極１８とは異なる電位（例えば、対向電極と同電位）に制御され、これにより、液晶層１２０に印加される保持電圧が好適に維持される。
　反射電極層１６は、ゲートバスライン２の両側のエッジを一体的に覆う（すなわち、ゲートバスライン２を完全に覆う）第１部分１６Ｇと、ソースバスライン４の両側のエッジを一体的に覆う（すなわち、ソースバスライン４を完全に覆う）第２部分１６Ｓと、透明画素電極１８と重なり反射電極として機能する主要部分（第３部分）１６Ｍとを含んでいる。図からわかるように、これらは互いに対して接続されており、後述する開口部Ｈｃ、Ｈｓ以外の領域において、第１部分１６Ｇ、第２部分１６Ｓ、および主要部分１６Ｍは、一体的に形成されている。この構成において、反射電極層１６は、ＴＦＴ８を覆うように設けられている。なお、ゲートバスライン２の両側のエッジは、所定方向に沿って延びるゲートバスライン２の線幅を規定する２つの辺に対応しており、ソースバスライン４の両側のエッジは、所定方向に沿って延びるソースバスライン４の線幅を規定する２つの辺に対応している。
　また、反射電極層１６には、コンタクトホール１９に対応する位置に形成されたコンタクトホール用の開口部（第１開口部）１６Ｈｃと、上下に隣接する画素間に形成されたスリット状の開口部（第２開口部）１６Ｈｓとが設けられている。開口部１６Ｈｃは、コンタクトホール１９よりも大きく形成されており、反射電極層１６と、画素電極１８（あるいはＴＦＴ８のドレイン）とは絶縁される。また、スリット状の開口部１６Ｈｓは、画素の境界において、ゲートバスライン２およびソースバスライン４と重ならない位置に設けられている。
　反射電極層１６は、比較的高い導電率を有する金属材料を用いて形成することが好ましい。反射電極層１６を形成する材料としては、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、ニッケル（Ｎｉ）、白金（Ｐｔ）およびクロム（Ｃｒ）などを用いることができる。反射電極層１６の表面が、これらの金属材料から形成されていれば、表示に用いるために好適な反射光が得られるので好適である。また、反射電極層１６は、金属膜を積層することによって形成されていてもよく、例えば、下層のＭｏ膜（厚さ５０ｎｍ）と上層のＡｌ膜（厚さ１００ｎｍ）とからなる積層膜から形成されていてもよい。なお、平坦化層２４として、感光性有機膜を用いる場合には、平坦化層２４と反射電極層１６との密着強度を高めるために、下層のＭｏ層に５％～３０％（原子％）程度の窒素が含有されていることが好ましい。また、反射電極層１６の最上層に、透明導電層を積層することも可能である。なお、膜厚の合計は、例えば、２０ｎｍ～４５０ｎｍの範囲に設定される。
　導電性の高い反射電極層１６を用いることで、反射電極層１６に電圧を印加するときに生じ得る信号の遅延を、表示領域全体にわたって抑制することができる。特に、表示領域のサイズが大きい場合には、信号の遅延が生じやすいため、反射電極層１６を導電性が高い材料から形成することが有利である。
　上記のように、反射電極層１６には、ゲートバスライン２を覆う部分（第１部分）１６Ｇが設けられている。このため、画素電極１８とゲートバスライン２との間の電界を、第１部分１６Ｇによってシールドできる。これにより、ゲートバスライン２と画素電極１８との間に生じ得る寄生容量を低減することができる。
　また、反射電極層１６には、ソースバスライン４を覆う部分（第２部分）１６Ｓが設けられている。このため、画素電極１８とソースバスライン４との間の電界を、第２部分１６Ｓによってシールドできる。これにより、ソースバスライン４と画素電極１８との間に生じ得る寄生容量を低減することができる。
　また、反射電極層１６とゲートバスライン２／ソースバスライン４との間の寄生容量を低減するためには、第１絶縁層２３の誘電率が小さく、また、第１絶縁層２３が厚く形成されていることが好ましい。本実施形態では、第１絶縁層２３を構成する平坦化膜２４を、誘電率が３．４の感光性を有するアクリル樹脂（厚さ３．０μｍ）で形成している。
　図５（ａ）および（ｂ）は、反射電極層１６の表面に形成された凹凸のパターンを模式的に示す図である。反射電極層１６の表面は、その下地となる第１絶縁層２３の表面に形成された凹凸パターンと同様の凹凸パターンを有している。反射電極層１６の表面に凹凸が形成されていることで、反射光の強度を面内で均一にすることができ、表示に適した反射光を得ることができる。
　第１絶縁層２３の表面２３Ｓには、凹部２３Ｓ１と、凸部２３Ｓ２とが設けられている。本実施形態では直径８μｍの円形の凸部パターンが形成されているが、例えば、直径６μｍ～１２μｍのサイズを有していても良い。また、円形ではなく多角形でもよい。また、隣接する円形の最短距離は２μｍに設定されているが、これに限定されない。なお、凸部２３Ｓ２には、柱状スペーサ３４Ａを配置するための領域３４Ｓが含まれている。また、コンタクトホール１９は、上述したように第１絶縁層２３が存在しない領域である
。
　このように、第１絶縁層２３の表面２３Ｓ（すなわち、反射電極層１６の表面）において、表示に用いるのに適切な反射光を得るための凹凸パターンを形成しておくことで、より向上した表示品位が得られる。
　以上に説明した液晶表示装置１００において、下記の構成が実現されている。
・画素電極１８と、ゲートバスライン２との間に、共通信号が入力され得る反射電極１６が配置されている。
・画素電極１８と、ソースバスライン４との間に、共通信号が入力され得る反射電極１６が配置されている。
・画素電極１８と反射電極層１６とを用いて補助容量（蓄積容量）が形成されている。
・反射電極層１６を、画素電極１８の下層に形成しており、画素電極１８は、対向電極３２と同様に透明導電性材料から形成される。
・反射電極層１６は、少なくとも金属材料（Ａｌ、Ａｇ、Ｎｉ、Ｐｔ、Ｃｒ）を含み、かつ、広い面積（ほぼ画素領域全域）で形成される。
・柱状スペーサ（またはサブ柱状スペーサ）３４Ａは、４つの画素の境界部分に配置されている。
・上下方向に隣接する画素電極１８の間隙部に対応する位置に、反射電極層１６の開口部（第２開口部）１６Ｈｓが形成されている。
　このような構成によって、下記に示す利点が得られる。
・画素電極１８－ゲートバスライン２間の寄生容量を小さくできるため、フリッカが抑制される。
・画素電極１８－ソースバスライン４間の寄生容量を小さくできるため、シャドーイングが抑制される。また、低消費電力を目的として、フレーム毎に各画素の極性を反転させる駆動方式と低周波駆動方式とを併用する場合にも、単色画面がグラデーション表示となる表示不良を抑制できる。
・画素電極１８のサイズに対応した、大きい補助容量を得ることができるため、上記フリッカやシャドーイングをさらに抑制できる。また、低周波駆動（たとえば一般的な６０Ｈｚ駆動に対して１～５Ｈｚ駆動）を行った場合でも、液晶容量に対して、大きな補助容量を形成しているため、フリッカやシャドーイング等を抑制することができる。なお、大きい補助容量が形成されている場合には、ＴＦＴ８のサイズを大きくすることが好ましい。しかし、ＴＦＴ８が大きくなるとＴＦＴ８における電極間の寄生容量が大きくなりフリッカの原因となる。そこで、ＴＦＴ８のサイズを小さくするためには、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体等の電子移動度の高いチャネル材料を用いてＴＦＴ８を構成することが好ましい。
・反射型表示装置１００において、対向電極３２を対向基板１３０に形成する場合は、対向電極３２をＩＴＯやＩＺＯなどの透明材料で形成する必要がある。一般に画素電極自体を反射電極で形成する構成が知られているが、この場合、対向電極３２と画素電極１８との仕事関数に違いに起因する直流電圧成分により、焼き付きが生じやすい（例えば特開２００２－１８９４６０号公報）。これに対し、液晶表示装置１００では、画素電極１８を対向電極３２と同じ透明材料で形成することができるため、焼き付きが生じにくい。
・補助容量電極（共通電極）としての反射電極層１６の信号なまり（信号遅延）に起因する表示ムラを低減できる。
・柱状スペーサ３４Ａに起因する配向不良によって視認されるザラツキを軽減できる。
・画素領域内における、表示に寄与しにくい領域の反射電極１８を取り除く（すなわち、スリット状開口部１６Ｈｓを設ける）ことによって、ノーマリブラックで動作させる場合における、上下画素間の配向不良に基づく残像（映像表示から全面黒表示に切り替えたときに生じ得る残像）を抑制できる。従来の反射／半透過型表示装置では、画素の境界を延びるゲートバスラインと画素電極との間の電界の影響によって、液晶の応答が遅くなるために、残像が生じる場合があった。液晶表示装置１００においても、画素電極１８と反射電極層１６との間に生じる電界が、液晶の応答性に影響する可能性があるので、画素の境界部において反射電極層１６が開口部１６Ｈｓを有していることが好ましい場合がある。また、ノーマリホワイト（例えば、図１３に示す実施形態４の変形例）の場合は、コントラスト比の向上が見込める。
　図６は、実施形態１の変形例のＴＦＴ基板１１２の構成を示す。このＴＦＴ基板１１２では、ゲートドライバ２Ｄ’が、基板上に実装されたＩＣチップなどから構成されている。このように、周辺回路構成等などの表示パネルの全体構成としては、任意の構成を採用することができる。例えば、図６に示す形態以外に、データドライバとゲートドライバとが一体的に形成される形態であっても良い。一体型のドライバをＴＦＴ基板の一辺のみに配置することによって表示パネルの３辺の額縁領域の幅を狭くすることができる。
（実施形態２）
　図８（ａ）～（ｄ）は、実施形態２の液晶表示装置２００の構成を説明するための図である。図８（ａ）は、略１画素に対応する領域の構成を示し、図８（ｂ）はＴＦＴ基板２１０上の反射電極層１６以外の構成要素を主に示し、図８（ｃ）はＴＦＴ基板２１０上の反射電極層１６の構成を示し、図８（ｄ）は対向基板２３０上の構成を示す。
　本実施形態の液晶表示装置２００が、実施形態１の液晶表示装置１００（ＣＰＡモードで動作）と異なる主な点は、画素電極として、フィッシュボーン型画素電極２８が用いられており、ＭＶＡモードで表示を行う点である。なお、実施形態１と同様の構成要素については同じ参照符号を付すとともに説明を省略する。
　図８（ａ）および（ｂ）に示すように、ＴＦＴ基板２１０に設けられたフィッシュボーン型画素電極２８は、水平方向（ゲートバスライン２の延びる方向）の右向きを０°として反時計回りに正の角度をとる方位角で表わすと、４５°、１３５°、２２５°、および３１５°のそれぞれに延びる複数の細長電極部分（枝部）２８ｂを有している。細長電極部分２８ｂの間には、対応する方向に延びる細長い切り欠き（スリット）２８ｃが設けられている。また、フィッシュボーン型画素電極２８は、画素の中央部を垂直方向（ソースバスライン４の延びる方向）に沿って延びる背骨部（幹部）２８ａを有している。細長電極部分２８ｂのそれぞれは背骨部２８ａに接続されている。
　細長電極部分２８ｂ（またはスリット２８ｃ）の延びる方向は、画素を縦横２×２に４等分することによって得られる４領域Ａ１～Ａ４のそれぞれで互いに異なっている。これによって、電圧印加時には、１つの画素内において、４領域Ａ１～Ａ４に対応する４つの液晶配向領域（液晶ドメイン）Ａ１～Ａ４が形成される。液晶ドメイン内では液晶分子の配向状態がほぼ同等であるとともに、異なるドメインでは液晶分子の配向状態が互いに異なる。
　より具体的には、フィッシュボーン型画素電極２８と対向電極３２（図４参照）との間に電圧が印加されたとき、それぞれのドメインＡ１～Ａ４において、液晶分子は、スリット２８ｃの延びる方向に平行、且つ、液晶分子の上端部が画素の内側に向って倒れるように配向する。
　また、図８（ｄ）に示すように、液晶表示装置２００の対向基板２３０には、画素中央部に突起構造体３４Ａ（３４Ｂ）が設けられている。突起構造体３４Ａ（３４Ｂ）は、柱状スペーサとして機能し、かつ、配向制御構造体として機能する。ここで、柱状スペーサとして機能する突起構造体３４Ａは、全ての画素に対して設けられている必要はなく、一部の画素においてのみ設けられていて良い。つまり、突起構造体３４Ａ（３４Ｂ）のうちの一部のみが柱状スペーサとして機能する高さを有する形態であってよい。以下では、これらをまとめて突起構造体３４と呼ぶ。
　本実施形態において、突起構造体３４は、各ドメインＡ１～Ａ４における液晶分子の配向方向（方位角４５°、１３５°、２２５°、３１５°）のそれぞれに対して略垂直な４辺を有する正八角形等の平面視形状（断面）を有している。さらに、対向基板１３０の表面と、突起構造体３４の側面のなす角度が９０度より小さい錐台形を有している。
　突起構造体３４の側面にも垂直配向膜が形成されるため、突起構造体３４自体によっても液晶分子に対する配向規制力が働く。その配向規制の方向（液晶分子を倒そうとする方向）は突起構造体３４の側面に垂直な方向である。
　突起構造体３４の周囲の液晶分子は、突起構造体３４に向って配向しようとするが、突起構造体３４の側面がその配向方向に垂直な面を有しているため、突起構造体３４による配向規制の方向とドメインＡ１～Ａ４による配向規制の方向とが一致する（あるいは両者が近い方向となる）。さらに、液晶分子の配向方向が不安定なドメインＡ１～Ａ４の境界領域（すなわち背骨部２８ａ上の液晶分子）の配向方向を、突起構造体３４に向けることができる。これにより、配向の乱れが生じにくく、明るさ、コントラスト比、または視野角特性の良好な表示が得られる。
　また、液晶ドメインＡ１～Ａ４のそれぞれで明るさが異なることも防止され、ザラツキ等の発生が防止され、高品質の表示を提供することができる。このように、画素領域の中心の周りに画素電極２８によって複数のドメインが規定される場合において、画素領域の中心に突起構造体３４を配置すると、配向の乱れが比較的生じにくい。
　本実施形態のＴＦＴ基板２１０において、ゲートバスライン２およびゲート電極１２と同層において同材料を用いて同工程で形成された補助容量配線（補助容量電極）６６が設けられている。補助容量配線６６は、ゲートバスライン２に沿って、画素の略中央部を延びるように形成されている。また、補助容量配線６６は、ＴＦＴ８のドレインに接続されたドレイン接続部１５’と重なる部分（補助容量電極）を有し、ドレイン接続部１５’と、補助容量電極と、これらの間に介在するゲート絶縁層２０（図４参照）によって、追加の補助容量が形成されている。
　また、図８（ｃ）に示すように、液晶表示装置２００のＴＦＴ基板２１０に設けられた反射電極層１６は、実施形態１の液晶表示装置１００と同様に、画素配列領域の全体にわたって形成されている。また、画素中央部に設けられたコンタクトホール１９に対応する位置に設けられた開口部１６Ｈｃと、上下に隣接する画素間に設けられたスリット状の開口部１６Ｈｓが設けられている。
　前述のように、反射電極層１６は、対向電極３２と同じ電圧に制御され、画素電極２８との間に補助容量を形成することができる。また、本実施形態では、補助容量配線６６を用いて形成される補助容量も得られる構成であり、補助容量配線６６には、反射電極１６や対向電極３２と同じ電圧が印加されてよい。
　次に、ＰＳＡ（Ｐｏｌｙｍｅｒ　Ｓｕｓｔａｉｎｅｄ　Ａｌｉｇｎｍｅｎｔ）技術を用いる形態を説明する。
　ＰＳＡ技術は、電圧無印加時の液晶分子の配向方向を規制するための配向維持層（Ａｌｉｇｎｍｅｎｔ　Ｓｕｓｔａｉｎｉｎｇ　Ｌａｙｅｒ）を形成する技術である。配向維持層は、液晶セルを形成した後、液晶材料に予め混合しておいた光重合性モノマー（またはオリゴマー）を典型的には液晶層に電圧を印加した状態で光重合することによってポリマー層として形成される。配向維持層によって、電圧無印加時の液晶に、基板面に垂直な方向から若干（例えば２°～３°）傾いた方向のプレチルト角と、配向方位とを維持（記憶）させることができる。これにより、電圧印加時における液晶配向の応答速度を向上させることができる。また、パネル表面を指押しした際の配向の戻りを速くすることができる。
　本実施形態のように、画素電極２８のスリット２８ｃが促す液晶分子の配向方向と、突起構造体３４の促す液晶分子の配向方向とは、同様であることが好ましい。この場合には、ＰＳＡ処理を行う際に、より確実に、液晶配向を所望の配向に維持することができるので、製造した液晶表示装置におけるＰＳＡ処理が原因で生じるざらつきやムラの発生を抑制できる。また、応答速度を改善することができるので、特に、液晶パネル面を、指等で押した場合に生じる配向異常を、より早く正常な配向に戻すことができる。このため、タッチパネル等を液晶パネルの表面に設置する場合や、また、赤外線方式のセンサ等を液晶パネルの観察者側に設置した場合、液晶パネル面が指等で押される場合において好適である。
　なお、ＰＳＡ技術は、フィッシュボーン型画素電極２８との組み合わせだけでなく、実施形態１のＣＰＡモードの液晶表示装置１００においても実施可能であり、応答速度向上の効果を得ることができる。
（実施形態３）
　図９（ａ）～（ｄ）は、実施形態３の液晶表示装置３００を示す。図９（ａ）は、略１画素に対応する領域の構成を示し、（ｂ）はＴＦＴ基板３１０上の反射電極層３６以外の構成要素を主に示し、（ｃ）はＴＦＴ基板３１０上の反射電極層３６の構成を示し、（ｄ）は対向基板３３０上の構成を示す。なお、実施形態１および２と同様の構成要素については同じ参照符号を付すとともに説明を省略する。
　図９（ａ）および（ｂ）に示すように、液晶表示装置３００では、１水平画素列に対して２本のゲートバスライン（第１ゲートバスライン１２Ａ、第２ゲートバスライン１２Ｂ）が設けられており、また、ソースバスライン４Ａは、ソースバスライン４Ａの左右に配置された２画素に対して共通に接続されている。
　ソースバスライン４Ａの右側に配置される画素ＰｘＡ（図における左側の画素）は、第１ゲートバスライン１２Ａに接続されており、ＴＦＴ８Ａを介して、ソースバスライン４Ａから画素電極１８Ａにデータ信号が付与される。また、ソースバスライン４Ａの左側に配置される画素ＰｘＢ（図における右側の画素）は、第２ゲートバスライン１２Ｂに接続されており、ＴＦＴ８Ｂを介して、ソースバスライン４Ａから画素電極１８Ｂにデータ信号が付与される。なお、図示する形態は例であり、一本のソースバスライン４Ａに共通に接続される左右の２画素に対して、異なるゲートバスラインが接続されている限り、他の形態を取り得る。つまり、図９（ａ）に示す左側画素ＰｘＡおよび右側画素ＰｘＢが、同じ第１ゲートバスライン１２Ａに接続され、かつ、これらの２画素の水平方向外側に隣接する２つの画素が、第２ゲートバスライン１２Ｂに接続されていてもよい。
　この液晶表示装置３００によれば、ソースバスライン４Ａの本数、および、ソースドライバの数を減らすことができるので、製造コストを低減することができる。また、額縁領域Ｒ２において、ソースバスライン４Ａに接続される配線の数を少なくすることができ、この配線を設けるための領域が狭くても済むので、額縁領域の狭小化を実現し得る。
　また、図９（ａ）および（ｂ）に示したように、本実施形態の液晶表示装置３００では、画素によって画素内におけるコンタクトホール１９Ａ、１９Ｂの位置が異なっている。このようにコンタクトホール１９Ａ、１９Ｂの位置が異なる場合、対向基板３３０（図９（ｄ））において柱状スペーサとして設けられた突起構造体３４と、コンタクトホール１９Ａ、１９Ｂとの相対位置が異なり、例えば、基板法線方向から見たときに、コンタクトホール１９Ａは突起構造体３４の右下に位置し、コンタクトホール１９Ｂは突起構造体３４の左上に位置することになる。このような配置関係を有している場合、基板の貼り合わせずれなどによって、コンタクトホール１９Ａ、１９Ｂと、突起構造体３４との位置ずれが生じたときにも、突起構造体３４の接地面積が変動しにくいという利点がある。
　図９（ｃ）は、ＴＦＴ基板３１０に設けられた反射電極層３６を示す。反射電極層３６は、実施形態１の液晶表示装置１００の反射電極層１６と同様に、画素配列領域の全体にわたるように複数の画素に共通に設けられている。また、画素中央部に設けられたコンタクトホール１９Ａ、１９Ｂに対応する位置に開口部３６ＡＨｃ、３６ＢＨｃを有する。さらに、上下に隣接する画素間に設けられたスリット状の開口部３６Ｈｓが設けられているが、本実施形態の液晶表示装置３００では、ソースバスライン４Ａが２画素ごとに設けられているので、スリット状の開口部３６Ｈｓも、２画素にわたって延びるように形成されている。この場合にも、スリット状の開口部３６Ｈｓがソースバスライン４Ａおよびゲートバスライン２と重ならないように形成されている点で、実施形態１と同様である。
（実施形態４）
　図１０および図１１（ａ）～（ｄ）は、実施形態４の液晶表示装置４００を示す。図１０は、液晶表示装置４００に設けられた複数の画素Ｐｘを示す。図１１（ａ）は、図１０における略１画素に対応する領域の構成を示し、図１１（ｂ）はＴＦＴ基板４１０上の反射電極層１６以外の構成要素を主に示し、図１１（ｃ）はＴＦＴ基板４１０上の反射電極層１６の構成を示し、図１１（ｄ）は対向基板４３０上の構成を示す。なお、実施形態１～３と同様の構成要素については同じ参照符号を付すとともに説明を省略する。
　実施形態１の液晶表示装置１００では、画素のほぼ中央にコンタクトホール１９が配置されていたが、液晶表示装置４００のように、コンタクトホール４９は、別の位置（画素電極の端部）に形成されていてもよい。
　なお、本実施形態では、実施形態２と同様に、フィッシュボーン型の画素電極４８を用いた垂直配向モードの例を示す。画素電極４８とＴＦＴ８のドレイン電極１５との接続に用いられるコンタクトホール４９は、画素電極４８の端部（上下に隣接する画素電極４８の間隙部分）に形成されている。この構成において、実施形態２では別個に形成されていた、反射電極１６の第１開口部（コンタクトホール相当位置）１６Ｈｃと第２開口部（画素電極間隙部分）１６Ｈｓとが、一体に形成されている。これにより、本実施形態では、より大きな開口部４６Ｈｃが反射電極４６に形成されている。このように、反射電極４６の開口部４６Ｈｃを一体で大きく形成することで、実施形態２ではスリット状（例えば、幅が４～６μｍ程度）であった第２開口部１６Ｈｓの形成不良を低減できる。
　また、ＴＦＴ基板４１０には、補助容量配線６６が、上下に隣接する画素電極４８の間隙部分において形成されている。補助容量配線６６は、ゲートバスライン２と同層に形成されており、ゲート絶縁膜２０によって覆われている。この補助容量配線６６と、ＴＦＴ８のドレイン電極１５から延長部分１５ａを介して画素端部に設けられたドレイン接続部１５’との間に、ゲート絶縁膜２０を介して補助容量が形成されている。なお、延長部分１５ａは、フィッシュボーン型画素電極４８の背骨部に沿って設けられていることが好ましい。背骨部は、液晶ドメインの境界に対応しており、所望の配向状態が得られにくい部分であるからである。
　図１２（ａ）および（ｂ）は、第１絶縁層２３上に形成された凹凸パターンを示す。本実施形態においても、図５（ａ）および（ｂ）に示した形態と同様に、第１絶縁層２３の表面２３Ｓには、凹部２３Ｓ１と、凸部２３Ｓ２とが設けられている。凸部２３Ｓ２には、柱状スペーサ３４Ａを配置するための領域３４Ｓが含まれている。
　液晶表示装置４００においては、上下に隣接する画素電極４８の表示寄与部分の距離が、実施形態１の場合より広くなるので、この部分に柱状スペーサ３４Ａ（図１１（ｄ））を配置することができる。
　また、補助容量配線６６によって、追加の補助容量が得られるので、フリッカ、シャドーイングなどの表示不良を効果的に抑止することができる。
　また、ＰＳＡ処理を行う場合、画素電極４８と反射電極層４６との間の電界が配向に影響する場合があり、第２絶縁層２６（図４参照）を厚く形成したり、第１絶縁層２３と同様に低誘電率の有機膜を用いることが好ましい場合もある。この場合、補助容量が小さくなるが、小さくなる分を、補助容量配線６６による補助容量で補うことができる。
　図１３（ａ）および（ｂ）は、変形例の液晶表示装置４０２およびアクティブマトリクス基板４１２の構成を示す。液晶表示装置４０２は、水平配向型の液晶層（および水平配向膜）を用いて表示を行うＴＮモードの液晶表示装置であり、電圧無印加時に液晶分子が僅かなチルト角を有して略水平に配向しておりノーマリホワイトで動作する。
　この構成において、柱状スペーサ３４Ａは、４つの画素の境界に配置されている。ＴＮモードで動作する場合、柱状スペーサ３４Ａを、液晶分子の配向制御のために用いることはないので、表示への寄与が小さい画素境界の領域に設けることが好ましい。
　本変形例の液晶表示装置４０２においても、反射電極層４６は、図１１（ｃ）に示した形態と同様に、コンタクトホール４９および画素間の間隙を一体的に覆う開口部４６Ｈｃを有している。また、補助容量配線６６によって追加の補助容量が得られるので、フリッカ、シャドーイングなどの表示不良を効果的に抑止することができる。
（実施形態５）
　図１４および図１５（ａ）～（ｃ）は、実施形態５の液晶表示装置５００の構成を説明するための図である。上記の実施形態１～４では、ＲＧＢ３色に対応した縦長の画素が設けられる形態を示したが、本実施形態では略正方形の形状を有する画素が設けられる形態を示す。
　図１４は、液晶表示装置５００の画素構成を示し、図１５（ａ）はＴＦＴ基板５１０上の反射電極層５６以外の構成要素を示し、図１５（ｂ）はＴＦＴ基板５１０上の反射電極層５６の構成を示し、図１５（ｃ）は対向基板５３０上の構成を示す。なお、実施形態１～４と同様の構成要素については同じ参照符号を付すとともに説明を省略する。
　液晶表示装置５００は、カラーフィルタを有しないモノクロ（白黒）の液晶表示装置であり、ＣＰＡモードで動作する。このため、図１５（ｃ）に示すように、対向基板５３０には、カラーフィルタが設けられておらず、また、各画素の略中央部には、配向規制用の突起３４Ｂ（または、対向電極３２の切り欠き部）が設けられている。
　モノクロの表示装置では、混色のおそれが無いため、隣接する画素電極に対応する位置に、積極的にブラックマトリクスＢＭを形成する必要が無い。そこで、図１５（ｃ）に示すように、本実施形態では、４つの画素の境界部分において選択的に島状のブラックマトリクスＢＭ（本明細書では、便宜上、このような島状の遮光部もブラックマトリクスと呼ぶ）を形成している。
　ここで、残像抑制のため、反射電極層５６において、縦方向に隣接する画素電極の間隙にスリット状開口部５６Ｈｓ１設けるだけでなく、横方向に隣接する画素電極の間隙にもスリット状開口部５６Ｈｓ２（第３開口部）を設けることが好ましい。なお、他の実施形態と同様に、コンタクトホール１９に対応する位置にも開口部５６Ｈｃが設けられており、反射電極層５６と画素電極５８とは絶縁されている。
　ここで、第３開口部５６Ｈｓ２の下にソースバスライン４が配置されていると、ソースバスライン４と画素電極５８との間に寄生容量が形成されるので、表示に悪影響を及ぼす可能性がある。また、一般に金属配線で形成されるソースバスライン４の表面が反射膜となって、特定方向でのコントラストが低下する可能性がある。このために、本実施形態では、ソースバスライン４は、画素電極１８（および反射電極層５６の開口部以外の領域）によって覆われるように配置されている。同様に、ゲートバスライン２も、画素電極１８（および反射電極層５６の開口部以外の領域）によって覆われるように配置されている。
　なお、実施形態１～４では、隣接する画素間で生じる混色を避けるためのブラックマトリクスＢＭが配置されていたが、モノクロ表示装置においても同様にブラックマトリクスＢＭを配置する対応が可能である。しかし、画素の境界に沿ってブラックマトリクスＢＭを設ける場合、基板の貼り合わせズレが生じたときに開口率低下が生じるおそれがある。このため、モノクロ表示装置においては、上述のように、画素の境界に沿ってブラックマトリクスＢＭを設けることなく、反射電極層５６において、画素の境界に沿ってスリット状の開口部を設けることによって、表示に寄与する領域を制限することが好ましい。
　また、図１５（ａ）に示すＴＦＴ基板５１０は、反射型液晶表示装置において用いられるだけでなく、マイクロカプセル型電気泳動方式の電子ペーパにおいても用いられ得る。電子ペーパは、典型的には、ＴＦＴ基板と、これに対向して配置される対向基板（観察者側基板）と、これらの間に保持されたマイクロカプセル層とによって構成されている。マイクロカプセル層には、多数のマイクロカプセルが含まれており、各マイクロカプセルは数十～数百μｍ径の透明樹脂から形成されている。また、マイクロカプセルの内部には、透明な分散媒中に分散された、正に帯電した白色粒子と、負に帯電した黒色粒子とが含まれている。マイクロカプセル層に正または負の電圧を印加し、マイクロカプセル内の白色粒子および黒色粒子を電気泳動させることによって表示を行うことができる。
　電子ペーパに適用する場合、対向基板を樹脂基材（プラスチック基板）を用いて形成してもよい。電子ペーパは、例えば、マイクロカプセル層をコーティングにより対向基板上に配設し、これをＴＦＴ基板５１０と貼り合わせるようして作製することができる。なお、電子ペーパに用いる場合には、ＴＦＴ基板５１０に設けられる層間絶縁層（第１絶縁層２３）の表面に微細な凹凸を形成しなくてもよい。
　また、電子ペーパの対向基板にカラーフィルタ層を配置することによってカラー表示を行うこともできる。カラーフィルタ層を形成しない場合は、モノクロ表示となるが、カラー表示を行う場合と比べて光利用効率が高くなる。また、ＴＦＴ基板５１０をプラスチック基板を用いて作製してもよく、厚さ０．５ｍｍ程度の可撓性を有する電子ペーパを得ることもできる。
　次に、図１６を参照しながら、４色カラーフィルタを用いる形態を説明する。図１６に示すように、対向基板５３２において、４色（ＲＧＢ＋ＷｈｉｔｅやＲＧＢ＋Ｙｅｌｌｏｗなど）のカラーフィルタを設けることによって、多原色の反射型液晶表示装置を構成することもできる。
　４色カラーフィルタを用いる場合、隣接する画素境界には、混色を避けるためのブラックマトリクスＢＭを配置することが好ましい。また、反射電極層５６（図１５（ｂ）参照）において、スリット状の第２開口部５６Ｈｓ１および第３開口部５６Ｈｓ２は設けなくても良い。ただし、貼り合わせズレが生じた場合を想定して、これらの開口部５６Ｈｓ１、５６Ｈｓ２を設けておいてもよい。
　以上、本発明の実施形態を説明したが、その他の種々の態様であってよい。例えば、カラーフィルタＣＦやブラックマトリクスＢＭを、対向基板上ではなく、ＴＦＴ基板上に設けても良い。また、配向規制突起または柱状スペーサなどとして利用される突起構造体が、ＴＦＴ基板上に設けられていても良い。
　また、上記には、画素が、水平方向および垂直方向において一列に並んでいる形態を説明したが、画素配列はデルタ配列であっても良い。デルタ配列を採用する場合、１水平画素列ごとに画素ピッチの半分だけ画素の配列がずれ、ソースバスラインがクランク状に延びる。この場合、反射電極として用いられる部分と、ソースバスラインおよびゲートバスラインを覆う部分とを有するように反射電極層を形成すればよい。また、ソースバスラインおよびゲートバスラインと重ならない部分において、スリット状の開口部を設けても良い。
　本発明の実施形態による液晶表示装置は、例えば、スマートフォンや電子ペーパに利用される小型・高精細の液晶表示装置として利用される。特に、電子書籍/電子辞書等の用途として、低コスト、薄型、狭額縁、低消費電
力モジュール（バックライト無しのモジュール）を実現し得る。
　２　ゲートバスライン
　４　ソースバスライン
　６　補助容量電極幹配線
　８　ＴＦＴ（薄膜トランジスタ）
　１０　透明基板
　１２　ゲート電極
　１４　ソース電極
　１５　ドレイン電極
　１５’　ドレイン接続部
　１６　反射電極層
　１８、２８　画素電極
　１９　コンタクトホール
　２０　ゲート絶縁層
　２２　パッシベーション層（第１絶縁層）
　２４　平坦化層（第１絶縁層）
　２６　第２絶縁層
　３０　透明基板
　３２　対向電極
　３４Ａ　柱状スペーサ
　３４Ｂ　配向制御用突起（または電極開口部）
　６６　補助容量配線
　１００　液晶表示装置
　１１０　ＴＦＴ基板
　１２０　液晶層
　１３０　対向基板
　ＰＲ　水平画素列
　ＰＣ　垂直画素列
　ＢＭ　ブラックマトリクス（遮光部材）

Claims (15)

  1. 　複数の画素を有する反射型の表示装置に用いられるアクティブマトリクス基板であって、
    　基板と、
    　前記基板上に設けられたゲートバスラインと、
    　前記ゲートバスラインに対して電気的に絶縁され、前記ゲートバスラインと交差する方向に延びるソースバスラインと、
    　前記ゲートバスラインと前記ソースバスラインとの交差部近傍に設けられたＴＦＴと、
    　前記ＴＦＴを覆う第１絶縁層と、
    　前記第１絶縁層上に設けられた第１導電層であって、表面が反射性を有する第１導電層と、
    　前記第１導電層上に設けられた透光性を有する第２絶縁層と、
    　前記第２絶縁層上に設けられた透光性を有する第２導電層であって、前記第１および第２絶縁層に形成されたコンタクトホールを通って前記ＴＦＴに電気的に接続され、かつ、前記第１導電層とは電気的に絶縁されている第２導電層と
    　を備え、
    　前記第２導電層は、前記複数の画素のそれぞれに対して設けられた複数の画素電極を含んでおり、前記第１導電層は、前記複数の画素に対して共通に設けられており、
    　前記第１導電層が、
    　　前記ゲートバスラインの両側のエッジを一体的に覆う第１部分と、
    　　前記ソースバスラインの両側のエッジを一体的に覆う第２部分と、
    　　前記第１部分と前記第２部分とに隣接し、前記画素電極によって覆われる第３部分と
    　を含む、アクティブマトリクス基板。
  2. 　前記第１導電層は、前記ＴＦＴのチャネル領域を覆う部分を含む、請求項１に記載のアクティブマトリクス基板。
  3. 　前記基板上において、前記複数の画素が設けられた表示領域と、前記表示領域の外側に位置する額縁領域とが設けられており、
    　前記額縁領域において、前記ゲートバスラインに接続された第１配線と、前記ソースバスラインに接続された第２配線と、前記第１導電層に接続された第３配線とを有し、前記第１配線、第２配線および第３配線は、互いに対して電気的に絶縁されている、請求項１または２に記載のアクティブマトリクス基板。
  4. 　前記画素電極が、前記ゲートバスラインおよび前記ソースバスラインのうちの少なくとも一方と重なる、請求項１から３のいずれかに記載のアクティブマトリクス基板。
  5. 　前記コンタクトホールが、前記画素電極の略中央に位置している請求項１から４のいずれかに記載のアクティブマトリクス基板。
  6. 　前記第１導電層は、前記コンタクトホールに対応する位置に設けられた第１開口部と、隣接する２つの画素間に設けられた第２開口部であって前記ゲートバスラインおよび前記ソースバスラインと重ならない位置に設けられたスリット状の第２開口部とを有する、請求項５に記載のアクティブマトリクス基板。
  7. 　前記コンタクトホールが、隣接する２つの画素間に形成されている請求項１から４のいずれかに記載のアクティブマトリクス基板。
  8. 　前記第１導電層は、前記コンタクトホールに対応する位置において、前記コンタクトホールと前記画素間の間隙とを一体的に覆うように形成された開口部を有する請求項７に記載のアクティブマトリクス基板。
  9. 　第１の方向に沿って配置された複数の画素からなる第１の画素列に対して２本のゲートバスラインが設けられており、
    　前記第１の方向と交差する第２の方向に沿って配置された複数の画素からなる第２の画素列における隣接する２列に対して１本のソースバスラインが設けられている、請求項１から８のいずれかに記載のアクティブマトリクス基板。
  10. 　前記画素電極は、フィッシュボーン電極であり、第１電極方向に沿って延びる複数の第１枝部と、第２電極方向に沿って延びる複数の第２枝部と、第３電極方向に沿って延びる複数の第３枝部と、第４電極方向に沿って延びる複数の第４枝部とを有し、前記第１電極方向、前記第２電極方向、前記第３電極方向、および前記第４電極方向は互いに異なる方向である、請求項１から９のいずれかに記載のアクティブマトリクス基板。
  11. 　前記ゲートバスラインは、複数の画素を横切って延びており、前記ソースバスラインは、隣接する２画素間の境界に沿って延びており、
    　前記第１導電層は、前記ゲートバスラインの全体を覆い、かつ、前記ソースバスラインの全体を覆うように形成されている、請求項１から１０のいずれかに記載のアクティブマトリクス基板。
  12. 　前記ゲートバスラインおよび前記ソースバスラインは、いずれも複数の画素を横切って延びており、
    　前記第１導電層には、前記ゲートバスラインおよび前記ソースバスラインのいずれとも重ならないスリット状の開口部が、隣接する２画素間の境界に沿うようにして設けられている、請求項１から１０のいずれかに記載のアクティブマトリクス基板。
  13. 　前記ＴＦＴの活性層は酸化物半導体を含む請求項１から１２のいずれかに記載のアクティブマトリクス基板。
  14. 　請求項１から１３のいずれかに記載のアクティブマトリクス基板と、
    　前記アクティブマトリクス基板と対向するように設けられた対向基板と、
    　前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層と
    　を備える反射型液晶表示装置であって、
    　前記対向基板は、前記液晶層を挟んで前記画素電極と対向する対向電極を有しており、
    　前記対向電極と、前記第１導電層とが電気的に接続されている、反射型液晶表示装置。
  15. 　前記アクティブマトリクス基板と前記対向基板との間に配置されセルギャップを規定する柱状スペーサと、
    　前記液晶層における液晶分子の配向を規制するための配向制御突起とを備え、
    　前記柱状スペーサおよび前記配向規制突起のうちの少なくともいずれかは、前記コンタクトホールと重なる位置に設けられている、請求項１４に記載の反射型液晶表示装置。
PCT/JP2013/073164 2012-08-30 2013-08-29 アクティブマトリクス基板および液晶表示装置 WO2014034786A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012190430 2012-08-30
JP2012-190430 2012-08-30

Publications (1)

Publication Number Publication Date
WO2014034786A1 true WO2014034786A1 (ja) 2014-03-06

Family

ID=50183591

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/073164 WO2014034786A1 (ja) 2012-08-30 2013-08-29 アクティブマトリクス基板および液晶表示装置

Country Status (1)

Country Link
WO (1) WO2014034786A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7449207B2 (ja) 2019-12-13 2024-03-13 シャープ株式会社 液晶表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195350A (ja) * 2001-12-27 2003-07-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP2007316329A (ja) * 2006-05-25 2007-12-06 Sharp Corp 液晶表示装置及びその製造方法
JP2009156896A (ja) * 2007-12-25 2009-07-16 Seiko Epson Corp 反射型液晶装置、投射型表示装置および電子機器
WO2011152138A1 (ja) * 2010-06-02 2011-12-08 シャープ株式会社 表示パネル、表示装置、およびその駆動方法
WO2012077527A1 (ja) * 2010-12-10 2012-06-14 シャープ株式会社 半導体装置および半導体装置の製造方法、ならびに液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195350A (ja) * 2001-12-27 2003-07-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP2007316329A (ja) * 2006-05-25 2007-12-06 Sharp Corp 液晶表示装置及びその製造方法
JP2009156896A (ja) * 2007-12-25 2009-07-16 Seiko Epson Corp 反射型液晶装置、投射型表示装置および電子機器
WO2011152138A1 (ja) * 2010-06-02 2011-12-08 シャープ株式会社 表示パネル、表示装置、およびその駆動方法
WO2012077527A1 (ja) * 2010-12-10 2012-06-14 シャープ株式会社 半導体装置および半導体装置の製造方法、ならびに液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7449207B2 (ja) 2019-12-13 2024-03-13 シャープ株式会社 液晶表示装置

Similar Documents

Publication Publication Date Title
JP5408912B2 (ja) 液晶表示パネル
US10288955B2 (en) Liquid crystal display device
US9612490B2 (en) Liquid crystal display
US10698545B2 (en) Display device with position input function
US9658499B2 (en) Liquid crystal display device comprising a second common electrode opposed to a first slit and having a potential identical to a potential of a first common electrode
US9523900B2 (en) Liquid crystal display device
WO2011024703A1 (ja) 液晶表示装置
JP5460123B2 (ja) 液晶表示装置
JP6069362B2 (ja) 液晶ディスプレイ
US20100328558A1 (en) Liquid crystal display device
JP5912668B2 (ja) 液晶ディスプレイ
US8610856B2 (en) Liquid crystal display device
US9568781B2 (en) Liquid crystal display device
US10890815B2 (en) Display apparatus
US10025137B2 (en) Liquid crystal display device having transmitting region and reflecting region
US9703163B2 (en) Liquid crystal display
US20120105418A1 (en) Liquid crystal display device
US20150124207A1 (en) Liquid crystal display device
US20160103371A1 (en) Liquid crystal display device
WO2014034786A1 (ja) アクティブマトリクス基板および液晶表示装置
CN103250199B (zh) 有源矩阵基板以及显示装置
JP5202938B2 (ja) 液晶表示装置
US11003031B2 (en) Display apparatus
JP2007139859A (ja) 液晶表示装置
JP4711439B2 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13833386

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13833386

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP