JP5912668B2 - 液晶ディスプレイ - Google Patents

液晶ディスプレイ Download PDF

Info

Publication number
JP5912668B2
JP5912668B2 JP2012045872A JP2012045872A JP5912668B2 JP 5912668 B2 JP5912668 B2 JP 5912668B2 JP 2012045872 A JP2012045872 A JP 2012045872A JP 2012045872 A JP2012045872 A JP 2012045872A JP 5912668 B2 JP5912668 B2 JP 5912668B2
Authority
JP
Japan
Prior art keywords
liquid crystal
bus lines
insulating film
bus line
gate bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012045872A
Other languages
English (en)
Other versions
JP2013182127A (ja
Inventor
吉田 昌弘
昌弘 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012045872A priority Critical patent/JP5912668B2/ja
Publication of JP2013182127A publication Critical patent/JP2013182127A/ja
Application granted granted Critical
Publication of JP5912668B2 publication Critical patent/JP5912668B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、液晶ディスプレイに関する。より詳しくは、複数の画素に共通の信号(以下、共通信号とも言う。)を供給する透明な共通電極を含むアレイ基板を備える液晶ディスプレイに好適な液晶ディスプレイに関するものである。
液晶ディスプレイは、複数の画素が配列された表示部と、その周囲の額縁部とを含む液晶パネルを備え、表示部において液晶分子の電気光学特性を利用して映像を表示する装置であり、携帯電話、ノートパソコン、液晶テレビ等の機器に広く普及している。そのような液晶ディスプレイとしては、アクティブマトリクス駆動方式の液晶ディスプレイがよく知られている。この方式の液晶ディスプレイに含まれる液晶パネルは、アクティブマトリクス基板(以下、アレイ基板とも言う。)を備え、アレイ基板は、通常、表示部に対応する領域(以下、表示領域とも言う。)内に、バスライン等の配線と、画素電極と、薄膜トランジスタ(TFT)等のスイッチング素子とを有する。バスラインとしては、通常、ソースバスライン及びゲートバスラインが設けられる。
液晶ディスプレイの主要な液晶モードとしては、誘電率異方性が負の液晶分子に対して基板面に垂直方向の電界を印加して該液晶分子の配向を制御する垂直配向(VA:Vertical Alignment)モードと、誘電率異方性が正又は負の液晶分子に対して基板面に水平方向(平行な方向)の電界(横電界)を印加して該液晶分子の配向を制御する水平配向モードとが知られている。また、水平配向モードの液晶ディスプレイの一種として、フリンジフィールドスイッチング(FFS:Fringe Field Switching)方式の液晶ディスプレイが提案されている。FFS方式の液晶ディスプレイは、液晶層にフリンジ電界(横電界と縦電界の両成分を含む斜め電界)を印加することによって表示を行う。
FFS方式の液晶ディスプレイとしては、例えば、表示領域の全サブ画素に跨って形成される共通電極の抵抗を低くした液晶表示パネルが開示されている(例えば、特許文献1参照。)。
また、透過率の低下を招くドメイン領域を減少させることが可能な画素構造を有するFFS方式の液晶装置が開示されている(例えば、特許文献2参照。)。
また、画素電極と、この画素電極との間に電界を生じせしめる対向電極とを備え、前記対向電極は、積層絶縁膜を介して画素電極の上層に形成され、前記積層絶縁膜は、薄膜トランジスタのゲート絶縁膜を一部とする絶縁膜、無機材料層と有機材料層の順次積層体からなる保護膜からなり、前記対向電極は、一方向に延在し該一方向に交差する方向に並設される複数の帯状電極からなるとともに、前記画素電極は、画素領域の大部分の領域に形成される透光性の平面状電極からなる液晶表示装置が開示されている(例えば、特許文献3参照。)。
更に、スリット状開口を有する共通電極の抵抗値を小さくし、フリッカ及びクロストークを低減したFFS方式の液晶パネルが開示されている(例えば、特許文献4参照。)。
そして、単一の工程で複数のコンタクトホールを同時に形成することができる、平坦化膜上に画素電極及び共通電極を配置したFFSモードの液晶ディスプレイが開示されている(例えば、特許文献5参照。)。
特開2011−53443号公報 特開2007−248999号公報 特開2002−221736号公報 特開2010−8758号公報 特開2008−180928号公報
特許文献2には、横長のサブ画素と、共通電極とを備えるFFS方式の液晶ディスプレイが開示されているが、ここでは、共通電極は、ITO等の透明導電材料から形成された部分のみからなる。そのため、共通電極の抵抗が比較的大きい。したがって、フリッカ、クロストーク等の表示不良が発生することがある。特許文献5に記載の技術においても、同様の課題がある。
特許文献1に記載の発明の目的は、そのような表示不良の発生を抑制することである。そして、特許文献1の図2、5に示されるように、共通電極に相当する上電極23を低抵抗化するために、ゲートバスラインに相当する走査線12と同じ層に、走査線12と平行にコモン線13Aを形成し、コンタクトホールを通して上電極23をコモン線13Aに接続している。しかしながら、コンタクトホールの形成部は、遮光領域となってしまうので、開口率が低下してしまう。特に画素サイズが小さくなるほど開口率の低下は顕著になる。また、コンタクトホールは、上電極13及び信号線14(ソースバスラインに相当)の間の層間絶縁膜(パッシベーション膜18及び層間樹脂膜19の積層膜)と、ゲート絶縁膜16とを貫通する必要があるため、そのサイズが大きくなる。したがって、開口率が更に低下してしまう。
開口率の低下を抑制する観点からは、表示領域内におけるコンタクトホールの形成位置は、表示に寄与しない領域(例えば、ブラックマトリクス又はバスラインの形成領域)内に設定されることが好ましい。しかしながら、特許文献1に記載の液晶表示パネルでは、走査線12上、すなわちコモン線13Aの走査線12との交差部上にコンタクトホールを配置しようとしても、コモン線13Aが信号線14の下にあるため配置することができない。
本発明は、上記現状に鑑みてなされたものであり、開口率の大幅な減少を抑制しながら、クロストークの発生を抑制できる液晶ディスプレイを提供することを目的とするものである。
本発明者は、上記現状に鑑みて、開口率の大幅な減少を抑制しながら、クロストークの発生を抑制できる液晶ディスプレイについて種々検討したところ、表示領域内において共通電極を配線(以下、コモンバスラインとも言う。)に接続する技術に着目した。そして、コモンバスラインをソースバスラインと同じ絶縁膜上に設け、ソースバスライン及びコモンバスライン上に別の絶縁膜を介して共通電極を設け、この上側の絶縁膜にコンタクトホールを形成し、このコンタクトホールを通して共通電極をコモンバスラインに接続することにより、このコンタクトホールをゲートバスライン上に配置できることを見いだした。また、コモンバスライン及び共通電極の間にゲート絶縁膜を配置する必要がなく、上記コンタクトホールのサイズを小さくできることを見いだした。更に、独立して駆動される1以上の構成単位を各々含む複数の画素を行方向及び列方向に配列し、構成単位の行方向のピッチを構成単位の列方向のピッチと実質的に同じにするか、又は、それより大きくし、ゲートバスラインを行方向に設け、ソースバスラインを列方向に設け、コモンバスラインを列方向に設けることにより、コモンバスライン自身に起因して開口率が大きく減少するのを防止できることを見いだした。以上の結果、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明のある側面は、表示部と、前記表示部内に行方向、及び、列方向に配列された複数の画素とを含む液晶パネルを備える液晶ディスプレイであって、前記複数の画素は各々、独立して駆動される1以上の構成単位を含み、前記構成単位の前記行方向のピッチは、前記構成単位の前記列方向のピッチと実質的に同じか、又は、それより大きく、前記液晶パネルは、アレイ基板と、前記アレイ基板に対向する対向基板とを含み、前記アレイ基板は、複数のゲートバスラインと、前記複数のゲートバスライン上に設けられた第一の絶縁膜と、前記第一の絶縁膜上に各々設けられた、複数のソースバスライン、及び、配線(コモンバスライン)と、前記複数のソースバスライン、及び、前記配線(コモンバスライン)上に設けられた第二の絶縁膜と、前記第二の絶縁膜上に設けられた透明な共通電極とを含み、前記複数のゲートバスラインは、前記行方向に延在し、前記複数のソースバスラインは、前記列方向に延在し、前記配線(コモンバスライン)は、前記列方向に延在し、前記共通電極は、前記表示部に対応する領域(表示領域)内において、前記第二の絶縁膜に形成されたコンタクトホールを通して前記配線(コモンバスライン)に接続される液晶ディスプレイ(以下、本発明に係る液晶ディスプレイとも言う。)である。
本発明に係る液晶ディスプレイは、このような構成要素を必須として含む限り、その他の構成要素により特に限定されるものではない。
なお、「前記構成単位の前記行方向のピッチは、前記構成単位の前記列方向のピッチと実質的に同じ」とは、より具体的には、前記構成単位の前記行方向の前記ピッチに対する前記構成単位の前記列方向の前記ピッチの比率(以下、構成単位のアスペクト比とも言う。)が0.8以上、1.2以下であることを意味し、構成単位のアスペクト比は、0.87以上、1.13以下であることが好ましい。
前記構成単位の前記行方向の前記ピッチが前記構成単位の前記列方向の前記ピッチよりも大きい場合は、構成単位のアスペクト比は特に限定されず、適宜、設定すればよいが、この場合、構成単位のアスペクト比は、0.26以上、0.4以下であることが好ましく、0.29以上、0.38以下であることがより好ましい。
また、前記複数のゲートバスラインの延在方向は、必ずしも前記行方向に厳密に一致する必要はなく、両者のなす角は、0.1°以下(好適には0.03°以下)であってもよく、前記複数のソースバスラインの延在方向は、必ずしも前記列方向に厳密に一致する必要はなく、両者のなす角は、0.1°以下(好適には0.03°以下)であってもよく、前記配線(コモンバスライン)の延在方向は、必ずしも前記列方向に厳密に一致する必要はなく、両者のなす角は、0.1°以下(好適には0.03°以下)であってもよい。更に、各ゲートバスラインの延在方向と、各ソースバスラインの延在方向とのなす角は、必ずしも厳密に90°である必要はなく、両者のなす角は、0.1°以下(好適には0.03°以下)であってもよい。なお、バスラインの延在方向とは、バスラインの表示領域内における始点と終点とを結ぶ直線の方向を意味し、始点及び終点とは、表示領域の互いに対向する2つの端部において、互いに対応する場所にある2つの点を意味する。したがって、各バスラインは、表示領域内において直線状でも非直線状でもよく、例えば、表示領域内においてジグザグに折れ曲がっていてもよい。
また、前記共通電極は、必ずしも完全に光を透過する、すなわち、その可視光の透過率が100%である必要はなく、ある程度以上の透光性を有すればよい。具体的には、前記共通電極の光透過率は、400nm〜700nmの波長全域で20%以上であってもよいが、400nm〜700nmの波長全域で80%以上(より好適には90%以上)であることが好ましい。なお、前記共通電極の光透過率の上限については特に限定されず、適宜、設定することができる。前記共通電極の光透過率は、400nm〜700nmの波長全域で100%未満であってもよい。
前記行方向及び前記列方向は、それぞれ、液晶ディスプレイの画面を正面視したときの横方向及び縦方向に対応してもよい。
前記第一及び第二の絶縁膜の各々の機能は特に限定されないが、前記第一の絶縁膜は、通常は、ゲート絶縁膜及び/又は層間絶縁膜として機能し、前記第二の絶縁膜は、通常は、層間絶縁膜として機能する。
本発明に係る液晶ディスプレイにおける好ましい実施形態について以下に説明する。なお、以下の好ましい実施形態は、適宜、互いに組み合わされてもよく、以下の2以上の好ましい実施形態を互いに組み合わせた実施形態もまた、好ましい実施形態の一つである。
前記コンタクトホールは、ゲートバスライン上に存在しても存在しなくてもよいが、開口率を向上する観点からは、前記コンタクトホールは、前記アレイ基板を平面視したときに、前記複数のゲートバスラインの少なくとも一つに重畳するように配置される形態(以下、形態(1)とも言う。)が好ましい。
他方、前記コンタクトホールは、前記アレイ基板を平面視したときに、前記複数のゲートバスラインに重畳しないように配置されてもよい。このように、コンタクトホールをゲートバスライン間の領域内に配置することによって、コモンバスラインのゲートバスラインとの交差部の面積を小さくすることができる。また、後述するように、コモンバスラインの共通電極と接触していない部分をゲートバスライン上において突出させる必要がない。したがって、コモンバスライン及びゲートバスラインの負荷を小さくでき、その結果、低消費電力化が可能である。
前記形態(1)において、前記複数のゲートバスラインは、前記アレイ基板を平面視したときに、前記コンタクトホールが重畳しないゲートバスラインを含み、前記配線(コモンバスライン)は、前記コンタクトホールが重畳する前記ゲートバスライン上と、前記コンタクトホールが重畳しない前記ゲートバスライン上とにおいて前記行方向に突出した平面形状を有することが好ましい。これにより、コンタクトホールが重畳するゲートバスラインにかかる負荷と、コンタクトホールが重畳しないゲートバスラインにかかる負荷との差を小さくすることができる。その結果、輝度ムラ及びフリッカの発生を抑制でき、これらに起因する表示品位の低下を低減することができる。なお、これらのゲートバスライン間において負荷が互いに異なると、走査信号の遅延差が生じ、液晶層に印加される電圧が異なることとなり、その結果、輝度ムラが発生する可能性がある。また、ゲートバスラインとそれに隣接する画素電極との間の寄生容量に差が生じ、その結果、フリッカが生じる可能性がある。
前記対向基板は、柱状のスペーサを含み、前記スペーサは、前記液晶パネルを平面視したときに、前記コンタクトホールに重畳しないように配置されることが好ましい。これにより、スペーサの機能を充分に発揮することができる。なお、前記スペーサは、メインスペーサでもよいし、サブスペーサでもよい。
前記複数の画素は各々、前記構成単位を複数含み、前記複数の構成単位の色は、互いに異なり、前記コンタクトホールは、前記複数の構成単位の中で最も視感度の大きい構成単位に対応する領域を除く領域内に配置されてもよい。これにより、最も視感度の大きい構成単位の開口率を、他の色の構成単位の開口率よりも大きくすることができる。したがって、表示画面の輝度の低下を抑制することができる。なお、各画素が複数の構成単位を含む場合、複数の構成単位は、個々に独立して駆動されることになる。
前記アレイ基板は、前記共通電極上に設けられた第三の絶縁膜と、前記第三の絶縁膜上に設けられた画素電極とを更に含み、前記第二の絶縁膜は、有機絶縁膜を含んでもよい。これにより、第二の絶縁膜の膜厚を容易に厚くでき、各ソースバスラインと、共通電極との間の寄生容量を小さくすることができる。したがって、これらのバスライン及び電極の負荷を小さくすることができ、その結果、低消費電力化が可能である。
前記構成単位の前記行方向の前記ピッチが前記構成単位の前記列方向の前記ピッチより大きい場合、本発明に係る液晶ディスプレイは、前記アレイ基板上に実装されたドライバチップを更に備え、前記ドライバチップは、前記複数のゲートバスライン、及び、前記複数のソースバスラインに接続され、前記表示部に対応する前記領域(表示領域)外であって前記複数のゲートバスラインの延在方向上に配置されてもよい。これにより、表示領域の上下の領域を縮小することができる。したがって、この形態は、デジタルカメラ等、表示画面の右又は左に額縁部の収容スペースがある機器に好適である。
本発明によれば、開口率の大幅な減少を抑制しながら、クロストークの発生を抑制できる液晶ディスプレイを実現することができる。
実施形態1の液晶ディスプレイに含まれる液晶パネルの平面模式図である。 実施形態1の液晶ディスプレイに含まれる液晶パネルの表示部に対応する領域を拡大して示す平面模式図である。 実施形態1の液晶ディスプレイに含まれるアレイ基板の表示領域を示す平面模式図であり、共通電極を除く部材を示す図である。 実施形態1の液晶ディスプレイに含まれるアレイ基板の表示領域を示す別の平面模式図であり、共通電極を示す図である。 実施形態1の液晶ディスプレイに含まれる対向基板の表示部に対応する領域を示す平面模式図である。 実施形態1の液晶ディスプレイに含まれる液晶パネルの表示部に対応する領域を拡大して示す別の平面模式図である。 図6中のA1−A2線における断面模式図である。 図6中のB1−B2線における断面模式図である。 実施形態1の液晶ディスプレイに含まれる別の液晶パネル(変形例)の平面模式図である。 実施形態2の液晶ディスプレイに含まれる液晶パネルの表示部に対応する領域を拡大して示す平面模式図である。 実施形態2の液晶ディスプレイに含まれるアレイ基板の表示領域を示す平面模式図であり、共通電極を除く部材を示す図である。 実施形態2の液晶ディスプレイに含まれるアレイ基板の表示領域を示す別の平面模式図であり、共通電極を示す図である。 実施形態2の液晶ディスプレイに含まれる対向基板の表示部に対応する領域を示す平面模式図である。 実施形態3の液晶ディスプレイに含まれる液晶パネルの表示部に対応する領域を拡大して示す平面模式図である。 実施形態3の液晶ディスプレイに含まれるアレイ基板の表示領域を示す平面模式図であり、共通電極を除く部材を示す図である。 実施形態3の液晶ディスプレイに含まれるアレイ基板の表示領域を示す別の平面模式図であり、共通電極を示す図である。 実施形態3の液晶ディスプレイに含まれる対向基板の表示部に対応する領域を示す平面模式図である。 実施形態3の液晶ディスプレイに含まれる液晶パネルの表示部に対応する領域を拡大して示す別の平面模式図である。 図18中のC1−C2線における断面模式図である。 図18中のD1−D2線における断面模式図である。 実施形態4の液晶ディスプレイに含まれる液晶パネルの平面模式図である。 実施形態5の液晶ディスプレイに含まれる液晶パネルの表示部に対応する領域を拡大して示す平面模式図である。 実施形態5の液晶ディスプレイに含まれるアレイ基板の表示領域を示す平面模式図であり、共通電極を除く部材を示す図である。 実施形態5の液晶ディスプレイに含まれるアレイ基板の表示領域を示す別の平面模式図であり、共通電極を示す図である。 実施形態5の液晶ディスプレイに含まれる対向基板の表示部に対応する領域を示す平面模式図である。
以下に実施形態を掲げ、本発明を図面に参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
(実施形態1)
図1〜9を参照して、実施形態1の液晶ディスプレイについて説明する。まず、図1を参照して、実施形態1の液晶ディスプレイの全体の構造について説明する。
実施形態1の液晶ディスプレイは、アクティブマトリクス駆動方式、かつ、透過型の液晶ディスプレイであり、図1に示すように、液晶パネル1と、液晶パネル1の後方に配置されたバックライト(図示せず)と、液晶パネル1及びバックライトユニットを駆動及び制御する制御部(図示せず)と、液晶パネル1を制御部に接続するフレキシブル基板(図示せず)とを備えている。
液晶パネル1は、画像を表示する表示部2を含み、表示部2には、複数の画素3が配置されている。画素3は、行方向及び列方向にマトリクス状に配置されている。各画素3は、複数色(例えば、赤、緑及び青の3色)の横長のサブ画素4から構成され、各画素3内でサブ画素4は、列方向に配置されている。同色のサブ画素4は、行方向に並んで配置されており、表示部2全体でみるとサブ画素4は、ストライプ状に配置されている。サブ画素4は、上記構成単位に相当し、本実施形態においては、各画素3は、互いに色が異なる複数の構成単位を含む。
サブ画素4のピッチは、列方向よりも行方向の方が大きくなるように設定されている。より具体的には、サブ画素4の行方向のピッチは、60μm〜600μmであり、サブ画素4の列方向のピッチは、20μm〜200μmである。また、サブ画素4の行方向のピッチに対するサブ画素4の列方向のピッチの比率は、0.29〜0.38である。画素3のピッチは特に限定されないが、通常、行方向におけるピッチが列方向におけるピッチと実質的に同じになるように設定されている。より具体的には、画素3の行方向及び列方向のピッチは各々、60μm〜600μmである。また、画素3の行方向のピッチに対する画素3の列方向のピッチの比率は、0.87〜1.13である。例えば、サブ画素のピッチは、75μm×25μmであってもよく、画素のピッチは、75μm×75μmであってもよく、この場合、6.5型のフルハイビジョン(1920×1080画素)のディスプレイを実現することができる。
液晶パネル1は、アクティブマトリクス基板(アレイ基板)10と、アレイ基板10に対向する対向基板50と、基板10、50の間に設けられた液晶層(図示せず)と、アレイ基板10の液晶層側の表面上に設けられた水平配向膜(図示せず)と、対向基板50の液晶層側の表面上に設けられた水平配向膜(図示せず)と、アレイ基板10上に実装され、ソースドライバとして機能するドライバチップ5とを有している。アレイ基板10は、液晶ディスプレイの背面側に設けられ、対向基板50は、観察者側に設けられている。各基板10、50の液晶層とは反対側の表面上には、偏光板(図示せず)が貼り付けられている。これらの偏光板は、通常はクロスニコルに配置されている。ドライバチップ5は、アレイ基板10の対向基板50に対向しない領域、すなわち対向基板50からはみ出した領域(以下、張り出し領域とも言う。)にCOG(Chip On Glass)技術により実装されている。
アレイ基板10は、表示部2に対応する領域(表示領域)7と、表示領域7の周囲の領域(額縁領域)8とを含んでいる。アレイ基板10は、表示領域7の左右にモノリシックに形成され、ゲートドライバとして機能するドライバ回路6と、張り出し領域内に形成された端子26、27、28、29、30と、表示領域7を縦断するように設けられたソースバスライン12及びコモンバスライン17と、表示領域7を横断するように設けられたゲートバスライン13と、額縁領域8内に各々形成された引き出し線18、19と、表示領域7を囲むように額縁領域8内に形成された共通幹配線16と、額縁領域8内に形成された入力配線25とを有している。ゲートバスライン13は、右側のドライバ回路6の出力部に接続されたゲートバスライン13と、左側のドライバ回路6の出力部に接続されたゲートバスライン13とを含み、これらは交互に配置されている。端子26、28、30が設けられた領域(図1中の太い二点鎖線で囲まれた領域)にフレキシブル基板が実装されている。ドライバ回路6の入力部には、フレキシブル基板、端子26及び引き出し線19を介して制御部から各種信号及び電力が供給される。各ソースバスライン12は、対応する引き出し線18及び端子27を介して、ドライバチップ5の出力部に接続されている。ドライバチップ5の入力部には、フレキシブル基板、端子28、入力配線25及び端子29を介して、制御部から各種信号及び電力が入力される。共通幹配線16には、フレキシブル基板及び端子30を介して、制御部から共通信号が入力される。なお、共通信号とは、全ての画素に共通して印加される信号である。コモンバスライン17は、額縁領域8内において共通幹配線16に接続されており、コモンバスライン17には、共通幹配線16から共通信号が印加される。
次に、図1〜8を参照して、実施形態1の液晶ディスプレイの画素3の構造について主に説明する。
画素3を構成するサブ画素4は、ソースバスライン12及びゲートバスライン13によって区画される領域(以下、サブ画素領域とも言う。)に対応している。
ソースバスライン12及びコモンバスライン17は、列方向に延在し、ゲートバスライン13は、行方向に延在している。また、コモンバスライン17は、ソースバスライン12と平行に配置されており、これらのバスライン12、17は、ゲートバスライン13と交差しており、バスライン12、13、17は、格子状に配置されている。
アレイ基板10は、全てのサブ画素領域、すなわち表示領域7を覆うように形成された透明な共通電極15と、ソースバスライン12及びゲートバスライン13に接続されたTFT20と、TFT20に接続された透明な画素電極14とを有している。TFT20及び画素電極14は、各サブ画素領域に設けられている。共通電極15には、各サブ画素領域内において、互いに平行なスリット(細長い開口)15Sが形成されている。共通電極15は、額縁領域8内において、共通幹配線16上に形成されたコンタクトホール36を通して共通幹配線16に接続されており、共通電極15には、共通幹配線16から共通信号が印加される。
液晶層中の液晶分子(通常はネマチック液晶)は、電圧無印加時、スリット15Sに対して所定の角度をなす方向に、かつ基板10、50の表面に対して平行に配向している。例えば、液晶分子の長軸と、スリット15Sとのなす角は、7°に設定される。
画素電極14は、およそ長方形状の輪郭を有し、その長辺がゲートバスライン13の延在方向に沿っている。
TFT20は、スイッチング素子として機能し、半導体層21、ゲート電極22、ソース電極23及びドレイン電極24を含んでいる。ゲートバスライン13の一部がゲート電極22として機能し、ソースバスライン13の一部がソース電極23として機能している。ドレイン電極24は、画素電極14をTFT20に接続し、ソース電極は、ソースバスライン13をTFT20に接続している。TFT20がオン状態の時、半導体層21内にチャネルが形成される。
アレイ基板10は、ガラス基板、プラスチック基板等の透明な絶縁基板11を有しており、ゲートバスライン13は、絶縁基板11上に設けられている。ゲートバスライン13は、モリブデン(Mo)、チタン(Ti)、アルミニウム(Al)、銅(Cu)、これらの合金等の材料を含む導電膜から形成されている。なお、ゲートバスライン13は、これらの導電膜の積層膜から形成されてもよい。
ゲートバスライン13上には、上記第一の絶縁膜に相当するゲート絶縁膜31が形成されており、半導体層21は、ゲート絶縁膜31上に設けられている。ゲート絶縁膜31は、窒化シリコン、酸化シリコン等の無機絶縁材料を含む絶縁膜から形成されている。なお、ゲート絶縁膜31は、これらの絶縁膜の積層膜を用いて形成されてもよい。半導体層21の材料としては、例えば、シリコン等の14属元素の半導体、酸化物半導体等が挙げられるが、なかでも酸化物半導体が好適である。酸化物半導体は、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、アルミニウム(Al)及びシリコン(Si)からなる群より選ばれる少なくとも一種の元素と、酸素(O)とを含むことが好ましく、In、Ga、Zn及びOを含むことがより好ましい。酸化物半導体を用いた場合は、アモルファスシリコンを用いた場合に比べて、TFT20の移動度を高くすることができる。そのため、精細度が高くなったとしても、すなわち、構成単位(本実施形態ではサブ画素4)当たりのTFT20のオン時間が短くなったとしても、液晶層に充分に電圧を印可することができる。また、酸化物半導体を用いた場合は、アモルファスシリコンを用いた場合に比べて、TFT20のオフ状態でのリーク電流を減少することができる。そのため、高精細度の場合もそうでない場合も、低周波駆動、停止期間を設ける駆動等の駆動を採用でき、その結果、消費電力を低減することができる。なお、半導体層21の結晶性は特に限定されず、半導体層21は、単結晶、多結晶、非晶質、又は、微結晶であってもよく、これらの2種以上の結晶構造を含んでもよい。
ドレイン電極24、ソースバスライン12及びコモンバスライン17は、ゲート絶縁膜31上の同じ導電層(以下、ソース層とも言う。)に設けられている。ドレイン電極24の一部とソースバスライン12の一部とは、半導体層21上に重畳するようにして半導体層21に接触している。ソース層は、Mo、Ti、Al、Cu、これらの合金等の材料を含む導電膜から形成されている。なお、ソース層は、これらの導電膜の積層膜から形成されてもよい。
画素電極14もまたゲート絶縁膜31上に形成されており、その一部がドレイン電極24上に重畳するようにしてドレイン電極24に接触している。画素電極14の材料としては、例えば、インジウム酸化スズ(ITO:Indium Tin Oxide)、酸化インジウム亜鉛(IZO:Indium Zinc Oxide)等の透明導電材料が挙げられる。
ソース層及び画素電極14上には、上記第二の絶縁膜に相当する層間絶縁膜32が形成されている。層間絶縁膜32は、窒化シリコン、酸化シリコン等の無機絶縁材料を含む絶縁膜から形成されている。なお、層間絶縁膜32は、これらの絶縁膜の積層膜を用いて形成されてもよい。層間絶縁膜32には、コモンバスライン17上においてコンタクトホール33が形成されている。層間絶縁膜32の膜厚は、保持容量及びフリンジ電界を考慮すると小さいことが好ましく、他方、寄生容量を考慮すると大きいことが好ましく、具体的には、例えば、0.2μm〜0.8μmである。
共通電極15は、層間絶縁膜32上に形成されており、層間絶縁膜32のコンタクトホール33を通してコモンバスライン17に接続されている。共通電極15の材料としては、例えば、ITO、IZO等の透明導電材料が挙げられる。このように、共通電極15は、比較的抵抗が大きい透明導電材料から形成されるが、共通電極15には、表示領域7内においても、比較的抵抗の小さいコモンバスライン17から共通信号が印加される。したがって、クロストークの発生を抑制することができる。
なお、共通幹配線16のソースバスライン12及びコモンバスライン17に交差する部分(以下、下層部とも言う。)16aは、ゲートバスライン13と同じ導電層に設けられており、その他の部分(以下、上層部とも言う。)16bは、ソース層に設けられている。そして、これらの部分は、共通電極15を介して互いに接続されている。より詳細には、共通電極15は、ゲート絶縁膜31及び層間絶縁膜32を貫通するコンタクトホール37を通して下層部16aに接続され、層間絶縁膜32を貫通するコンタクトホール38を通して上層部16bに接続されている。
また、コモンバスライン17は、上層部16bと一体的に形成されることによって上層部16bに接続され、ゲート絶縁膜31を貫通するコンタクトホール39を通して下層部16aに接続されている。
ゲートバスライン13には、ドライバ回路6から所定のタイミングで走査信号がパルス的に供給され、走査信号は、線順次方式により、各TFT20に印加される。TFT20は、走査信号の入力により一定期間だけオン状態になる。TFT20がオン状態の間、画素電極14には、ソースバスライン12及びTFT20を介して、画像信号が所定のタイミングでドライバチップ5から印加される。他方、共通電極15には、共通信号が印加される。そのため、画素電極14に画像信号が印加されると、画素電極14及び共通電極15の間に放物線状に電気力線が発生し、液晶層には画像信号に応じたフリンジ電界が発生する。そして、このフリンジ電界により液晶分子(通常は、正の誘電率異方性を有する。)の配向が制御され、その結果、各サブ画素4の光透過率が制御される。このようにして多数のサブ画素4が個々に独立して駆動され、表示部2に画像が表示されることになる。また、共通電極15は、画素電極14と対になり、液晶層を駆動する対向電極として機能する。
また、共通電極15は、画素電極14と重畳しており、両電極14、15の間には層間絶縁膜32が介在している。更に、共通電極15には共通信号が印加される。したがって、画素電極14に画像信号が印加されると、これらの透明な部材によって保持容量が形成される。このように、画素電極14及び共通電極15は、保持容量用の電極としても機能する。また、層間絶縁膜32は、サブ画素領域内において、パッシベーション膜及び保持容量の誘電体として機能する。
対向基板50は、バスラインに対向する領域を遮光するように形成されたブラックマトリクス(BM)51と、BM51で区画された領域、すなわち、BM51の開口を覆うように形成された複数色のカラーフィルタとを有している。各色のカラーフィルタは、行方向に帯状に形成され、行方向に並ぶ複数の開口を覆っている。画素3が赤、緑及び青の3色のサブ画素4から構成される場合は、赤色のサブ画素に対応する複数の開口を覆うように赤色のカラーフィルタ52Rが形成され、緑色のサブ画素に対応する複数の開口を覆うように緑色のカラーフィルタ52Gが形成され、青色のサブ画素に対応する複数の開口を覆うように青色のカラーフィルタ52Bが形成される。また、全てのカラーフィルタ(例えばカラーフィルタ52R、52G、52B)を覆うオーバーコート膜が形成されてもよい。BM51の形成領域内には、カラーフィルタ又はオーバーコート膜上に、柱状のメインスペーサ53と、メインスペーサ53よりも高さが低い柱状のサブスペーサ54とが形成されている。スペーサ53、54が異なる色のカラーフィルタ間の境界上に配置されないように、少なくとも一色のカラーフィルタ(図5では、赤色のカラーフィルタ52R)は、部分的に突出した平面形状を有している。
スペーサ53、54は、いずれもセル厚を保持するための部材である。メインスペーサ53は、基本的には常時、アレイ基板10上に押え付けられ、上記機能を発揮している。他方、サブスペーサ54は、液晶パネル1の表面が加圧された時、例えば、表面が指で押された時に機能するスペーサである。すなわち、サブスペーサは、常圧下ではアレイ基板10に押え付けられていない。液晶パネル1の耐荷重特性を向上する観点からは、メインスペーサ53の密度(単位面積当たりのメインスペーサ53の数)が高い(多い)ほど好ましいが、密度を高くすると液晶パネル1を低温の環境下においた時に液晶層内に気泡が生じることがある。この現象は、低温発泡とも呼ばれ、低温環境下で液晶層の収縮にセル厚が追従できない場合に発生する。このように、耐荷重特性と低温発泡とはトレードオフの関係にある。そこで、メインスペーサ53に加えてサブスペーサ54を配置し、メインスペーサ53の密度が高くなるのを防止している。
本実施形態においては、コモンバスライン17及びソースバスライン12は、同じゲート絶縁膜31上に設けられ、共通電極15は、層間絶縁膜32を介してコモンバスライン17上に設けられ、また、層間絶縁膜32に設けられたコンタクトホール33を通してコモンバスライン17に接続されている。そして、開口率の低下の原因となるコンタクトホール33は、表示に寄与しない、コモンバスライン17のゲートバスライン13との交差部上に設けられている。したがって、コモンバスライン17に起因して開口率が大幅に減少するのを防止することができる。また、コモンバスライン17とソースバスライン12を同じ工程で一緒に形成することができるため、アレイ基板の製造工程が増加するのを防止することができる。そのため、本実施形態によれば、開口率を大きく低下させることなく、クロストークが防止された表示品位のよい液晶ディスプレイを安価に提供できる。
また、仮にコモンバスライン17をソースバスライン12ではなくゲートバスライン13と同じ層に設けた場合には、共通電極15とコモンバスライン17との間には、層間絶縁膜32とゲート絶縁膜31との2つの絶縁膜が存在することとなり、コンタクトホール33の深さが深くなり、コンタクトホール33のサイズが大きくなってしまう。しかしながら、本実施形態においては、コモンバスライン17及びソースバスライン12は、同じゲート絶縁膜31上に設けられ、共通電極15とコモンバスライン17との間には、層間絶縁膜32のみが存在している。そのため、上記の場合に比べて、コンタクトホール33の深さを浅くでき、コンタクトホール33のサイズを小さくすることができ、このことが開口率の向上に貢献している。また、コンタクトホール33の形成不良も低減することができる。
また、仮に特許文献1に記載のように縦長のサブ画素を含む液晶ディスプレイにおいてコモンバスラインをソースバスラインと同じソース層に平行に設けた場合は、サブ画素の長辺に沿ってコモンバスラインが配置されることとなり、コモンバスライン自体が開口率の低下に大きく影響してしまう。他方、本実施形態の液晶ディスプレイは、横長のサブ画素4から構成される画素3を備えるため、サブ画素4の長辺ではなく短辺にコモンバスライン17が沿っている。したがって、コモンバスライン17自身に起因して開口率が大きく減少するのを防止することができる。
なお、本実施形態において、コンタクトホール33は、コモンバスライン17のゲートバスライン13との各交差部上に設けられてもよいが、コンタクトホール33の配置場所と個数は特に限定されず、各々、適宜設定すればよい。図2に示したように全ての交差部上にコンタクトホール33を設けない場合は、コンタクトホール33に起因する透過率低下の影響を少なくするため、コンタクトホール33は、視感度の相対的に高いサブ画素4に対応する領域を避けて配置されることが好ましく、視感度の相対的に低いサブ画素4に対応する領域内に配置されることが好ましい。画素3が赤、緑及び青の3色のサブ画素4から構成される場合は、緑色が最も視感度が高く、青色が最も視感度が低いため、コンタクトホール33は、赤色及び青色のサブ画素領域の境界上に形成されることが好ましい。この場合、赤色及び青色のサブ画素4の開口率が、緑色のサブ画素4の開口率よりも小さくなる。しかしながら、緑色が最も視感度が高いため、コンタクトホール33を緑色のサブ画素領域内に配置した場合に比べて、表示画面の輝度の低下を抑制することができる。
また、図2に示したように全ての交差部上にコンタクトホール33を設けない場合は、コモンバスライン17は、コンタクトホール33が重畳するゲートバスライン13上と、コンタクトホール33が重畳しないゲートバスライン13上とにおいて行方向に突出した平面形状を有することが好ましい。これにより、コモンバスライン17のゲートバスライン13に重畳する(対向する)複数の部分の面積を、互いに同程度にすることができる。したがって、コンタクトホール33が重畳するゲートバスライン13にかかる負荷と、コンタクトホール33が重畳しないゲートバスライン13にかかる負荷との差を小さくすることができる。その結果、輝度ムラ及びフリッカの発生を抑制でき、これらに起因する表示品位の低下を低減することができる。
また、共通電極15は、アレイ基板10の最上層に設けられ、アレイ基板10の表面を形成している。そのため、アレイ基板10上に形成される水平配向膜にラビング不良が発生するのを防止する観点からは、共通電極15の膜厚は、できるだけ薄く設定されることが好ましい。しかしながら、そうすると共通電極15の抵抗は更に増加してしまう。したがって、本実施形態において、表示領域7内でコモンバスライン17から共通電極15に共通信号を印加することの技術的な意義は非常に大きい。また、本実施形態によれば、共通電極15の薄膜化が可能であるので、クロストークの抑制と、ラビング不良の抑制との両立が可能である。
更に、メインスペーサ53及びサブスペーサ54は、液晶パネル1を平面視したときに、コンタクトホール33に重畳しないように配置されている。したがって、メインスペーサ53の受け手となるアレイ基板10のメインスペーサ53に対応する部分の表面を平坦にすることができ、メインスペーサ53をアレイ基板10上に充分に押え付けることができる。すなわち、メインスペーサ53の機能を充分に発揮することができる。また、サブスペーサ54は、上述のように、液晶パネル1の表面が加圧された時にセル厚を適切に保持するために配置されているので、その受け手、すなわちアレイ基板10の表面は平坦で、かつ、サブスペーサ54に近いことが好ましい。したがって、サブスペーサ54がコンタクトホール33に重畳しないことによって、サブスペーサ54の機能を充分に発揮することができる。なお、コンタクトホール33の内部にスペーサ53、54を配置することも可能ではあるが、その場合、スペーサ53、54の高さを高くする、すなわち、その体積を大きくする必要があり、上述の低温発泡が生じやすくなる。
そして、本実施形態の液晶ディスプレイは、横長のサブ画素4を備えるため、縦長のサブ画素を備える場合に比べて、ソースバスライン12の本数を削減することができる。そのため、図1に示したように、ゲートドライバとしてドライバ回路6をアレイ基板10上にモノリシックに形成することで、アレイ基板10上に実装されるチップの数を少なくでき、コストダウンが図れる。
他方、本実施形態では、図9に示すように、ドライバ回路6の代わりに、同様の機能を持つドライバチップ9をアレイ基板10上に実装してもよい。
(実施形態2)
図10〜13を参照して、実施形態2の液晶ディスプレイについて説明する。実施形態2の液晶ディスプレイは、画素の構造が異なることを除いて、実施形態1の液晶ディスプレイとほぼ同じである。
本実施形態の液晶ディスプレイに含まれるアレイ基板は、図10〜12に示すように、ゲートバスライン213と、ソースバスライン212と、TFT220と、ソースバスライン212と同じソース層に設けられたコモンバスライン217と、画素電極214と、ソース層上の層間絶縁膜(図示せず)と、層間絶縁膜上の共通電極215とを有している。共通電極215には、各サブ画素領域内において、互いに平行なスリット(細長い開口)215Sが形成されている。共通電極215は、層間絶縁膜に形成されたコンタクトホール233を通してコモンバスライン217に接続されている。
本実施形態の液晶ディスプレイに含まれる対向基板は、図10、13に示すように、BM251と、複数色のカラーフィルタ(例えば、赤色のサブ画素に対応する、BM251の複数の開口を覆うように形成された赤色のカラーフィルタ252R、緑色のサブ画素に対応する、BM251の複数の開口を覆うように形成された緑色のカラーフィルタ252G、及び、青色のサブ画素に対応する、BM251の複数の開口を覆うように形成された青色のカラーフィルタ252B)と、メインスペーサ253と、サブスペーサ254とを有している。また、全てのカラーフィルタ(例えばカラーフィルタ252R、252G、252B)を覆うオーバーコート膜が形成されてもよい。
本実施形態では、コンタクトホール233は、アレイ基板を平面視したときに、ゲートバスライン213に重畳しないように配置されている。すなわち、コンタクトホール233を、コモンバスライン217のゲートバスライン213との交差部を避けて形成している。そのため、この交差部の面積を小さくすることができる。また、実施形態1のコモンバスライン17のように、コモンバスライン217の共通電極215と接触していない部分をゲートバスライン213上において突出させる必要がない。したがって、コモンバスライン217及びゲートバスライン213の負荷を小さくでき、その結果、低消費電力化が可能である。
なお、本実施形態において、コンタクトホール233は、全てのサブ画素領域内に設けられてもよいが、コンタクトホール233の配置場所と個数は特に限定されず、各々、適宜設定すればよい。図10に示したように全てのサブ画素領域内にコンタクトホール233を設けない場合は、コンタクトホール233に起因する透過率低下の影響を少なくするため、コンタクトホール233は、視感度の相対的に高いサブ画素を避けて配置されることが好ましく、視感度の相対的に低いサブ画素に対応する領域内に配置されることが好ましい。画素が赤、緑及び青の3色のサブ画素から構成される場合は、緑色が最も視感度が高く、青色が最も視感度が低いため、コンタクトホール233は、青色のサブ画素領域内に形成されることが好ましい。この場合、青色のサブ画素の開口率が、緑色及び赤色のサブ画素の開口率よりも小さくなる。しかしながら、緑色が最も視感度が高いため、コンタクトホール233を緑色のサブ画素領域内に配置した場合に比べて、表示画面の輝度の低下を抑制することができる。
また、メインスペーサ253及びサブスペーサ254は、本実施形態の液晶パネルを平面視したときに、コンタクトホール233に重畳しないように配置されている。したがって、メインスペーサ253及びサブスペーサ254の機能を充分に発揮することができる。
(実施形態3)
図14〜20を参照して、実施形態3の液晶ディスプレイについて説明する。実施形態3の液晶ディスプレイは、画素の構造が異なることを除いて、実施形態1の液晶ディスプレイとほぼ同じである。
本実施形態の液晶ディスプレイに含まれるアレイ基板は、図14〜16、18〜20に示すように、絶縁基板311と、絶縁基板311上のゲートバスライン313と、ゲートバスライン313を覆うゲート絶縁膜331と、ゲート絶縁膜331上のソースバスライン312及びコモンバスライン317と、ゲートバスライン313及びソースバスライン312に接続されたTFT320と、TFT320を覆う層間絶縁膜332と、層間絶縁膜332上の共通電極315と、共通電極315上の第二の層間絶縁膜334と、層間絶縁膜334上の画素電極314とを有している。層間絶縁膜334は、上記第三の絶縁膜に相当する。
TFT320は、半導体層321、ゲート電極322、ソース電極323及びドレイン電極324を含んでいる。ゲートバスライン313の一部がゲート電極322として機能し、ソースバスライン312の一部がソース電極323として機能している。
層間絶縁膜332は、無機絶縁膜332aと、無機絶縁膜332a上に積層された有機絶縁膜332bとを含む。無機絶縁膜332aの材料としては、例えば、窒化シリコン、酸化シリコン等の無機絶縁材料が挙げられる。有機絶縁膜332bの材料としては、例えば、感光性アクリル樹脂等の感光性樹脂が挙げられる。有機絶縁膜332bの誘電率は、例えば、3.0〜3.6であり、有機絶縁膜332bの膜厚は、例えば、1μm〜3μmである。層間絶縁膜332には、コモンバスライン317上において、無機絶縁膜332a及び有機絶縁膜332bを貫通するコンタクトホール333が形成されている。また、層間絶縁膜332には、ドレイン電極324上において、無機絶縁膜332a及び有機絶縁膜332bを貫通する開口332cが形成されている。なお、層間絶縁膜332は、無機絶縁膜332aを含んでいなくてもよい。
層間絶縁膜334は、窒化シリコン、酸化シリコン等の無機絶縁材料を含む絶縁膜から形成されている。なお、層間絶縁膜334は、これらの絶縁膜の積層膜を用いて形成されてもよい。層間絶縁膜334には、層間絶縁膜332の開口332a内において開口334aが形成されている。そして、開口332a及び開口334aが画素電極314をドレイン電極324に接続するためのコンタクトホール335として機能している。
共通電極315には、画素電極314との間でリークしないようにするため、コンタクトホール335に対応する位置に開口315aが形成されている。開口315aを除いて、共通電極315にはスリット等の抜き部(共通電極315がない部分)が形成されていない。共通電極315は、層間絶縁膜332上、かつ、層間絶縁膜334の下に、表示領域を覆うように形成されている。共通電極315は、層間絶縁膜332のコンタクトホール333を通してコモンバスライン317に接続されている。
画素電極314は、およそ長方形状の輪郭を有し、画素電極314には、互いに平行なスリット(細長い開口)314Sが形成されている。
本実施形態の液晶ディスプレイに含まれる対向基板は、図14、17に示すように、BM351と、複数色のカラーフィルタ(例えば、赤色のサブ画素に対応する、BM351の複数の開口を覆うように形成された赤色のカラーフィルタ352R、緑色のサブ画素に対応する、BM351の複数の開口を覆うように形成された緑色のカラーフィルタ352G、及び、青色のサブ画素に対応する、BM351の複数の開口を覆うように形成された青色のカラーフィルタ352B)と、メインスペーサ353と、サブスペーサ354とを有している。また、全てのカラーフィルタ(例えばカラーフィルタ352R、352G、352B)を覆うオーバーコート膜が形成されてもよい。
本実施形態において、コモンバスライン317及びソースバスライン312は、同じゲート絶縁膜331上に設けられ、共通電極315は、層間絶縁膜332を介してコモンバスライン317上に設けられ、また、層間絶縁膜332に設けられたコンタクトホール333を通してコモンバスライン317に接続されている。そして、開口率の低下の原因となるコンタクトホール333は、コモンバスライン317のゲートバスライン313との交差部上に設けられている。したがって、本実施形態によれば、開口率を大きく低下させることなく、クロストークの発生を防止できる液晶ディスプレイを安価に提供できる。
また、ソース層と共通電極315との間の層間絶縁膜332は、有機絶縁膜332bを含んでいる。したがって、層間絶縁膜332の膜厚を容易に厚くでき、各ソースバスライン312と、共通電極315との間の寄生容量を小さくすることができる。したがって、これらのバスライン及び電極の負荷を小さくすることができ、その結果、低消費電力化が可能である。
また、共通電極315がアレイ基板の最上層に設けられていないので、実施形態1の共通電極15に比べて、膜厚を大きくすることができ、その結果、抵抗を更に小さくすることができる。したがって、本実施形態は、実施形態1に比べて、クロストークの抑制に対してより有利な形態である。
(実施形態4)
図21を参照して、実施形態4の液晶ディスプレイについて説明する。実施形態4の液晶ディスプレイは、額縁部の構造が異なることを除いて、実施形態1の液晶ディスプレイとほぼ同じである。
本実施形態の液晶ディスプレイは、表示部402内に配列された複数の画素を含み、各画素は、複数色(例えば、赤、緑及び青の3色)の横長のサブ画素から構成されている。
本実施形態の液晶ディスプレイに含まれるアレイ基板410は、図21に示すように、表示領域407を縦断するように設けられたソースバスライン412及びコモンバスライン417と、表示領域407を横断するように設けられたゲートバスライン413と、額縁領域408内に各々形成された引き出し線418、419と、表示領域407を囲むように額縁領域408内に形成された共通幹配線416とを有している。
アレイ基板410の額縁領域408上には、ソースドライバ及びゲートドライバとして機能するドライバチップ405が実装されている。各ソースバスライン412は、対応する引き出し線418を介して、ドライバチップ405の出力部に接続されている。引き出し線418は、ソースバスライン412と同じ導電層に設けられた引き出し線418と、ゲートバスライン413と同じ導電層に設けられた引き出し線418とを含み、これらは交互に配置されている。そのため、引き出し線418間の間隔を非常に狭くすることができる。各ゲートバスライン413は、対応する引き出し線419を介して、ドライバチップ405の別の出力部に接続されている。引き出し線419は、ソースバスライン412と同じ導電層に設けられた引き出し線419と、ゲートバスライン413と同じ導電層に設けられた引き出し線419とを含み、これらは交互に配置されている。そのため、引き出し線419間の間隔を非常に狭くすることができる。
本実施形態において、ドライバチップ405は、ゲートバスライン413の延在方向上に配置されている。また、本実施形態の液晶ディスプレイは、横長のサブ画素を備えているため、縦長のサブ画素を備える場合に比べてソースバスラインの数を削減することができる。したがって、表示領域407の上下の領域を縮小することができる。互いに異なる導電層に設けられた二種類の引き出し線418を交互に配置することも、この領域の縮小化に貢献している。本実施形態は、デジタルカメラ等、表示画面の右又は左に額縁部の収容スペースがある機器に好適である。
(実施形態5)
図22〜25を参照して、実施形態5の液晶ディスプレイについて説明する。実施形態5の液晶ディスプレイは、画素の構造が異なることを除いて、実施形態1の液晶ディスプレイとほぼ同じである。
本実施形態の液晶ディスプレイは、図22に示すように、表示部内に配列された複数の画素503を含み、画素503は、行方向及び列方向にマトリクス状に配置されている。各画素503は、複数色のサブ画素に分割されておらず、本実施形態では、モノクロ画面が表示される。本実施形態では、画素503が上記構成単位に相当し、各画素503は、1つの構成単位を含む。
また、画素503のピッチは、行方向におけるピッチが列方向におけるピッチと実質的に同じになるように設定されている。より具体的には、画素503の行方向及び列方向のピッチは各々、35μm〜600μmである。また、画素503の行方向のピッチに対する画素503の列方向のピッチの比率は、0.87〜1.13である。例えば、画素のピッチは、50μm×50μmであってもよい。
本実施形態の液晶ディスプレイに含まれるアレイ基板は、図22〜24に示すように、ゲートバスライン513と、ソースバスライン512と、TFT520と、ソースバスライン512と同じソース層に設けられたコモンバスライン517と、画素電極514と、ソース層上の層間絶縁膜(図示せず)と、層間絶縁膜上の共通電極515とを有している。共通電極515には、各画素に対応する領域(以下、画素領域とも言う。)内において、互いに平行なスリット(細長い開口)515Sが形成されている。共通電極515は、層間絶縁膜に形成されたコンタクトホール533を通してコモンバスライン517に接続されている。
本実施形態の液晶ディスプレイに含まれる対向基板は、図22、25に示すように、BM551と、メインスペーサ553と、サブスペーサ554とを有している。なお、BM551には、画素に対応して開口551aが形成されているが、開口551a内には、カラーフィルタは形成されていない。他方、BM551及び開口551aを覆うオーバーコート膜は形成されてもよい。
本実施形態において、コモンバスライン517は、ソースバスライン512と同じソース層に設けられ、共通電極515は、層間絶縁膜を介してコモンバスライン517上に設けられ、また、層間絶縁膜に設けられたコンタクトホール533を通してコモンバスライン517に接続されている。そして、開口率の低下の原因となるコンタクトホール533は、コモンバスライン517のゲートバスライン513との交差部上に設けられている。したがって、本実施形態によれば、開口率を大きく低下させることなく、クロストークの発生を防止できる液晶ディスプレイを安価に提供できる。
また、仮に特許文献1に記載のように縦長のサブ画素を含む液晶ディスプレイにおいてコモンバスラインをソースバスラインと同じソース層に平行に設けた場合は、上述したように、コモンバスライン自体が開口率の低下に大きく影響してしまう。他方、本実施形態の液晶ディスプレイは、行方向におけるピッチが列方向におけるピッチと実質的に同じである画素503を備えるため、サブ画素の長辺に沿ってコモンバスラインが配置した場合に比べ、コモンバスライン517自身に起因する開口率の減少幅を小さくすることができる。
なお、本実施形態において、コンタクトホール533は、コモンバスライン517のゲートバスライン513との各交差部上に設けられてもよいが、コンタクトホール533の配置場所と個数は特に限定されず、各々、適宜設定すればよい。図22に示したように全ての交差部上にコンタクトホール533を設けなくてもよい。
また、コモンバスライン517は、コンタクトホール533が重畳するゲートバスライン513上と、コンタクトホール533が重畳しないゲートバスライン513上とにおいて行方向に突出した平面形状を有してもよい。これにより、コンタクトホール533が重畳するゲートバスライン513にかかる負荷と、コンタクトホール533が重畳しないゲートバスライン513にかかる負荷との差を小さくすることができる。その結果、輝度ムラ及びフリッカの発生を抑制でき、これらに起因する表示品位の低下を低減することができる。
また、メインスペーサ553及びサブスペーサ554は、本実施形態の液晶パネルを平面視したときに、コンタクトホール533に重畳しないように配置されている。したがって、メインスペーサ553及びサブスペーサ554の機能を充分に発揮することができる。
なお、本実施形態においては、各画素503に対応させてカラーフィルタを配置することで各画素503をサブ画素として機能させ、カラー表示を行ってもよい。この場合、例えば、2×2のマス目(グリッド)が形成されるように配置された4つの画素503に対応させて4色(例えば、赤、緑、青及び白の4色、又は、赤、緑、青及び黄の4色)のカラーフィルタを配置し、この4つの画素503をサブ画素として機能させ、そして、この4つのサブ画素により1つの画素を構成してもよい。この場合も、サブ画素の行方向及び列方向のピッチは各々、35μm〜600μmに設定され、また、サブ画素の行方向のピッチに対するサブ画素の列方向のピッチの比率は、0.87〜1.13に設定される。
なお、実施形態1〜5においては、全てのソースバスラインに平行にコモンバスラインを設けたが、コモンバスラインの本数は特に限定されず、適宜、設定すればよい。例えば、表示領域の中心部を通る1本のコモンバスラインのみを設け、表示領域の中心部においてコモンバスラインと共通電極の間の層間絶縁膜に1つのコンタクトホールを形成し、このコンタクトホールを通して共通電極をコモンバスラインに接続してもよい。このように、共通電極をコモンバスラインに接続するためのコンタクトホールは、表示領域内に少なくとも1つあればよく、共通電極は、表示領域内の少なくとも一箇所でコモンバスラインに接続されればよい。
また、実施形態1〜5においては、表示領域内において全てのバスラインを直線状に設けたが、各バスラインは、表示領域内において、適宜、折れ曲がっていてもよい。例えば、ゲートバスラインは、表示領域内において、ジグザグに折れ曲がっていてもよく、また、ゲートバスラインと平行となるように共通電極又は画素電極のスリットもV字状に折れ曲がっていてもよい。更に、各バスラインを直線状としたままで、共通電極又は画素電極のスリットをV字状に形成してもよい。
また、実施形態1〜5においては、絶縁基板と半導体層の間にゲート電極が配置された、所謂ボトムゲート型のTFTが設けられていたが、各TFTのタイプは特に限定されず、適宜、設定することができる。例えば、絶縁基板とゲート電極の間に半導体層が配置され、ゲート電極上に層間絶縁膜を介してソース電極及びドレイン電極が配置された、所謂プレーナ型のTFTを設けてもよい。この場合、ゲート電極上の層間絶縁膜が上記第一の絶縁膜に相当することになる。
また、実施形態1〜5は、適宜、互いに組み合わされてもよく、例えば、実施形態4の額縁部の構造を他の実施形態に適用してもよい。
また、実施形態1〜5では、FFS方式の液晶ディスプレイについて説明したが、各ディスプレイの表示方式は特に限定されず、適宜、設定することができる。例えば、TN(Twisted Nematic)方式、MVA(Multi−Domein Vertical Alignment)方式、櫛歯構造を各々有する共通電極及び画素電極を用いた面内スイッチング(IPS:In−Plane Switching)方式、TBA(Transverse Bend Alignment)方式等の表示方式であってもよい。なお、TBA方式においては、液晶層は、負の誘電率異方性を有するネマチック液晶分子を含み、該液晶分子は、電圧無印加時、垂直配向し、アレイ基板は、一対の電極(例えば、櫛歯構造を各々有する共通電極及び画素電極)を含み、該電極の間に発生する横電界によって液晶分子をベンド状に配向させる。なかでも、実施形態1〜5の液晶ディスプレイの表示方式としては、透明な共通電極と、透明な画素電極と、両電極間の誘電体とを備え(以下、このような構造を透明Cs構造とも言う。)、これらの部材によって保持容量が形成される表示方式が好適であり、そのような表示方式としては、例えば、透明Cs構造を備えたCPA(Continuous Pinwheel Alignment)方式が挙げられる。なお、透明Cs構造を備えたCPA方式においては、液晶層は、負の誘電率異方性を有するネマチック液晶分子を含み、該液晶分子は、電圧無印加時、垂直配向し、アレイ基板は、透明な共通電極と、該共通電極上の層間絶縁膜と、該層間絶縁膜上の透明な画素電極とを備え、対向基板は、画素電極に対向する透明な対向電極と、該対向電極上に設けられた点状の突起(リベット)とを備え、該画素電極と該対向電極との間に発生する縦電界によって突起を中心に液晶分子を放射状に配向させる。
また、実施形態1〜5では、透過型の液晶ディスプレイについて説明したが、各液晶ディスプレイの液晶パネルは、外光を反射することで表示を行う反射表示部を備えていてもよい。
なお、実施形態1〜5において、液晶ディスプレイの駆動方法は特に限定されず、一般的な方法を適宜、選択することができる。例えば、実施形態1〜4の液晶ディスプレイは、特許文献2に記載の方法により駆動されてもよい。
1:液晶パネル
2:表示部
3:画素
4:サブ画素
5、9:ドライバチップ
6:ドライバ回路
7:表示領域
8:額縁領域
10:アレイ基板
11:絶縁基板
12:ソースバスライン
13:ゲートバスライン
14:画素電極
15:共通電極
15S:スリット
16:共通幹配線
16a:下層部
16b:上層部
17:コモンバスライン
18、19:引き出し線
20:TFT
21:半導体層
22:ゲート電極
23:ソース電極
24:ドレイン電極
25:入力配線
26、27、28、29、30:端子
31:ゲート絶縁膜
32:層間絶縁膜
33、36、37、38、39:コンタクトホール
50:対向基板
51:ブラックマトリクス(BM)
52R:赤色のカラーフィルタ
52G:緑色のカラーフィルタ
52B:青色のカラーフィルタ
53:メインスペーサ
54:サブスペーサ

Claims (6)

  1. 表示部と、前記表示部内に行方向、及び、列方向に配列された複数の画素とを含む液晶パネルを備える液晶ディスプレイであって、
    前記複数の画素は各々、独立して駆動される3以上の構成単位を含み、
    前記構成単位は各々、画素電極と、前記画素電極に接続された薄膜トランジスタとを含み、
    前記各画素内において、前記3以上の構成単位は、互いに異なる色のカラーフィルタを含み、かつ、前記列方向に配置され、
    前記構成単位の前記行方向のピッチは、前記構成単位の前記列方向のピッチより大きく、
    前記液晶パネルは、アレイ基板と、前記アレイ基板に対向する対向基板とを含み、
    前記アレイ基板は、複数のゲートバスラインと、
    前記複数のゲートバスライン上に設けられた第一の絶縁膜と、
    前記第一の絶縁膜上に各々設けられた、複数のソースバスライン、及び、配線と、
    前記複数のソースバスライン、及び、前記配線上に設けられた第二の絶縁膜と、
    前記第二の絶縁膜上に設けられた透明な共通電極と、
    前記画素電極と、
    前記薄膜トランジスタとを含み、
    前記複数のゲートバスラインは、前記行方向に延在し、
    前記複数のソースバスラインは、前記列方向に延在し、
    前記薄膜トランジスタは各々、前記複数のゲートバスラインのいずれか、及び、前記複数のソースバスラインのいずれかと接続され、
    前記配線は、前記列方向に延在し、
    前記共通電極は、前記表示部に対応する領域内において、前記第二の絶縁膜に形成されたコンタクトホールを通して前記配線に接続され、
    前記コンタクトホールは、前記アレイ基板を平面視したときに、前記複数のゲートバスラインの少なくとも一つに重畳するように配置され、
    前記複数のゲートバスラインは、前記アレイ基板を平面視したときに、前記コンタクトホールが重畳しないゲートバスラインを含み、
    前記配線は、前記コンタクトホールが重畳する前記ゲートバスライン上と、前記コンタクトホールが重畳しない前記ゲートバスライン上とにおいて前記行方向に突出した平面形状を有する液晶ディスプレイ。
  2. 表示部と、前記表示部内に行方向、及び、列方向に配列された複数の画素とを含む液晶パネルを備える液晶ディスプレイであって、
    前記複数の画素は各々、独立して駆動される1以上の構成単位を含み、
    前記構成単位は各々、画素電極と、前記画素電極に接続された薄膜トランジスタとを含み、
    前記構成単位の前記行方向のピッチは、前記構成単位の前記列方向のピッチと実質的に同じであり、
    前記液晶パネルは、アレイ基板と、前記アレイ基板に対向する対向基板とを含み、
    前記アレイ基板は、複数のゲートバスラインと、
    前記複数のゲートバスライン上に設けられた第一の絶縁膜と、
    前記第一の絶縁膜上に各々設けられた、複数のソースバスライン、及び、配線と、
    前記複数のソースバスライン、及び、前記配線上に設けられた第二の絶縁膜と、
    前記第二の絶縁膜上に設けられた透明な共通電極と、
    前記画素電極と、
    前記薄膜トランジスタとを含み、
    前記複数のゲートバスラインは、前記行方向に延在し、
    前記複数のソースバスラインは、前記列方向に延在し、
    前記薄膜トランジスタは各々、前記複数のゲートバスラインのいずれか、及び、前記複数のソースバスラインのいずれかと接続され、
    前記配線は、前記列方向に延在し、
    前記共通電極は、前記表示部に対応する領域内において、前記第二の絶縁膜に形成されたコンタクトホールを通して前記配線に接続され、
    前記コンタクトホールは、前記アレイ基板を平面視したときに、前記複数のゲートバスラインの少なくとも一つに重畳するように配置され、
    前記複数のゲートバスラインは、前記アレイ基板を平面視したときに、前記コンタクトホールが重畳しないゲートバスラインを含み、
    前記配線は、前記コンタクトホールが重畳する前記ゲートバスライン上と、前記コンタクトホールが重畳しない前記ゲートバスライン上とにおいて前記行方向に突出した平面形状を有する液晶ディスプレイ。
  3. 前記液晶ディスプレイは、前記アレイ基板上に実装されたドライバチップを更に備え、
    前記ドライバチップは、前記複数のゲートバスライン、及び、前記複数のソースバスラインに接続され、前記表示部に対応する前記領域外であって前記複数のゲートバスラインの延在方向上に配置される請求項1記載の液晶ディスプレイ。
  4. 前記対向基板は、柱状のスペーサを含み、
    前記スペーサは、前記液晶パネルを平面視したときに、前記コンタクトホールに重畳しないように配置される請求項1〜のいずれかに記載の液晶ディスプレイ。
  5. 前記複数の画素は各々、前記構成単位を複数含み、
    前記複数の構成単位の色は、互いに異なり、
    前記コンタクトホールは、前記複数の構成単位の中で最も視感度の大きい構成単位に対応する領域を除く領域内に配置される請求項1〜のいずれかに記載の液晶ディスプレイ。
  6. 前記アレイ基板は、前記共通電極上に設けられた第三の絶縁膜を更に含み、
    前記画素電極は、前記第三の絶縁膜上に設けられ、
    前記第二の絶縁膜は、有機絶縁膜を含む請求項1〜のいずれかに記載の液晶ディスプレイ。
JP2012045872A 2012-03-01 2012-03-01 液晶ディスプレイ Active JP5912668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012045872A JP5912668B2 (ja) 2012-03-01 2012-03-01 液晶ディスプレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012045872A JP5912668B2 (ja) 2012-03-01 2012-03-01 液晶ディスプレイ

Publications (2)

Publication Number Publication Date
JP2013182127A JP2013182127A (ja) 2013-09-12
JP5912668B2 true JP5912668B2 (ja) 2016-04-27

Family

ID=49272804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012045872A Active JP5912668B2 (ja) 2012-03-01 2012-03-01 液晶ディスプレイ

Country Status (1)

Country Link
JP (1) JP5912668B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103472615B (zh) * 2013-09-22 2015-12-02 京东方科技集团股份有限公司 一种电连接结构及其制造方法、阵列基板
US20170219899A1 (en) * 2014-08-07 2017-08-03 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate
CN112740308B (zh) * 2018-09-28 2022-12-06 夏普株式会社 显示装置
KR102647450B1 (ko) * 2018-12-18 2024-03-14 엘지디스플레이 주식회사 액정표시패널
CN113741105B (zh) * 2020-05-29 2022-11-25 京东方科技集团股份有限公司 阵列基板及其驱动方法和显示装置
TWI753660B (zh) * 2020-11-19 2022-01-21 友達光電股份有限公司 顯示面板
CN114911102B (zh) * 2022-04-08 2024-08-16 上海天马微电子有限公司 显示面板及其制造方法和显示设备
WO2024011597A1 (zh) * 2022-07-15 2024-01-18 京东方科技集团股份有限公司 显示面板和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004117538A (ja) * 2002-09-24 2004-04-15 Sanyo Electric Co Ltd 液晶表示装置
JP4717672B2 (ja) * 2006-03-17 2011-07-06 ソニー株式会社 液晶装置及び電子機器
JP4449953B2 (ja) * 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP2008177466A (ja) * 2007-01-22 2008-07-31 Epson Imaging Devices Corp 表示装置およびその表示装置を備えた電子機器
US8743305B2 (en) * 2008-03-05 2014-06-03 Sharp Kabushiki Kaisha Liquid crystal display device utilizing storage capacitor lines
JP2010060967A (ja) * 2008-09-05 2010-03-18 Epson Imaging Devices Corp 液晶表示装置及び電子機器
JP5247477B2 (ja) * 2009-01-09 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶表示装置
JP5209085B2 (ja) * 2011-06-03 2013-06-12 シャープ株式会社 液晶表示装置

Also Published As

Publication number Publication date
JP2013182127A (ja) 2013-09-12

Similar Documents

Publication Publication Date Title
JP5912668B2 (ja) 液晶ディスプレイ
JP4002105B2 (ja) 液晶表示装置
JP3971778B2 (ja) 表示装置
JP6116220B2 (ja) 液晶表示パネル
KR101896377B1 (ko) 베젤이 최소화된 액정표시소자
JP6105602B2 (ja) 表示装置のアレイ基板、カラーフィルター基板およびその製造方法
US9612490B2 (en) Liquid crystal display
JP5918280B2 (ja) 液晶ディスプレイ
JP4057579B2 (ja) 水平配列型(ips)の液晶表示素子及びその製造方法
KR20080072173A (ko) 액정 표시 패널
US9036121B2 (en) Liquid crystal display panel and liquid crystal display device
WO2014103917A1 (ja) 液晶ディスプレイ
JP2007058007A (ja) 液晶装置および電子機器
JP2010271442A (ja) 液晶表示装置
KR101626361B1 (ko) 액정표시소자
US20150116620A1 (en) Display device
JP5429776B2 (ja) 液晶表示パネル
JP5247477B2 (ja) 液晶表示装置
US20160187747A1 (en) Liquid crystal display device
JP2019128429A (ja) 液晶表示装置
WO2010103676A1 (ja) アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器
KR20090054194A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
JP2014186135A (ja) 液晶表示装置
KR101971143B1 (ko) 액정표시장치 및 그 제조방법
WO2014034786A1 (ja) アクティブマトリクス基板および液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160401

R150 Certificate of patent or registration of utility model

Ref document number: 5912668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150