JP2008177466A - 表示装置およびその表示装置を備えた電子機器 - Google Patents

Abstract

【課題】静電破壊防止用保護素子が大型化するのを抑制するとともに、静電破壊防止用保護素子の静電破壊防止機能を向上させることが可能な表示装置を提供する。
【解決手段】この表示装置１は、ガラス基板２と、ガラス基板２上に配置された信号線２１および走査線２２と、信号線２１および走査線２２の少なくとも一方に接続された静電破壊防止用保護素子３０とを備える。そして、静電破壊防止用保護素子３０は、ガラス基板２上に互いに所定の間隔を隔てて形成され、Ｎ⁻型低濃度不純物領域３１ａを有する複数の低温ポリシリコン層３１ｂと、隣接する低温ポリシリコン層３１ｂのＮ⁻型低濃度不純物領域３１ａ同士を電気的に接続するとともに、低温ポリシリコン層３１ｂのＮ⁻型低濃度不純物領域３１ａに接触するように形成された金属配線３１ｃとを有する抵抗領域３１を含む。
【選択図】図２

Description

本発明は、表示画面を備えた電子機器などに搭載されて用いられる表示装置およびその表示装置を備えた電子機器に関し、特に、静電破壊防止用保護素子を備えた表示装置およびその表示装置を備えた電子機器に関する。

従来、静電破壊防止用保護素子を備えた表示装置が知られている（たとえば、特許文献１参照）。

上記特許文献１に記載の静電破壊防止用保護素子を備えた表示装置では、互いに交差するようにガラス基板に配置された走査線（ゲート線）および信号線の交差位置にアモルファスシリコン層を能動層として用いた薄膜トランジスタを含む画素が配置されており、走査線および信号線の端部には、アモルファスシリコン層を能動層として用いた薄膜トランジスタからなる静電破壊防止用保護素子が形成されている。この静電破壊防止用保護素子は、薄膜トランジスタのゲートとドレインとを電気的に接続したダイオードにより構成されている。また、アモルファスシリコンの電子移動度は、約６００℃以下の比較的低温で塗布により形成された低温ポリシリコンの電子移動度に比べて２桁程度小さい。このため、低温ポリシリコンを用いた薄膜トランジスタからなる静電破壊防止用保護素子よりも、アモルファスシリコンを用いた薄膜トランジスタからなる静電破壊防止用保護素子の方が大きい抵抗を有するので、上記特許文献１に記載の表示装置では、静電破壊防止用保護素子の静電破壊防止機能を向上させることが可能となる。

その一方、上記特許文献１に記載の静電破壊防止用保護素子を備えた表示装置では、画素のトランジスタとしても、抵抗の大きいアモルファスシリコン層を能動層として用いた薄膜トランジスタを用いているため、画素の薄膜トランジスタの抵抗が大きくなる。このため、画素の薄膜トランジスタの抵抗を小さくするために、画素の保持容量の大きさを大きくする必要があるので、画素の開口率（光を通す面積）が小さくなるという不都合がある。

従来では、このような不都合を防止するために、画素のトランジスタとして、アモルファスシリコンを用いた薄膜トランジスタに比べて抵抗が小さい低温ポリシリコンを用いた薄膜トランジスタが用いられる。このように、画素のトランジスタとして、低温ポリシリコンからなる薄膜トランジスタを用いる場合、静電破壊防止用保護素子としても低温ポリシリコンからなる薄膜トランジスタが用いられる。

再公表公開ＷＯ９７／１３１７７号公報

しかしながら、静電破壊防止用保護素子を抵抗の小さい低温ポリシリコンからなる薄膜トランジスタにより構成する場合には、静電破壊防止用保護素子の静電破壊防止機能が低下するという問題点がある。また、抵抗の小さい低温ポリシリコンを用いた薄膜トランジスタにより静電破壊防止用保護素子を形成する場合、抵抗の大きいアモルファスシリコンを用いた薄膜トランジスタを用いる場合に比べて、低温ポリシリコンを用いた薄膜トランジスタを数多く形成する必要がある。このため、静電破壊防止用保護素子が大型化するという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、静電破壊防止用保護素子が大型化するのを抑制するとともに、静電破壊防止用保護素子の静電破壊防止機能を向上させることが可能な表示装置およびその表示装置を備えた電子機器を提供することである。

課題を解決するための手段および発明の効果

上記目的を達成するために、この発明の一の局面における表示装置は、基板と、基板上に配置された信号線および走査線と、信号線および走査線の少なくとも一方に接続された静電破壊防止用保護素子とを備え、静電破壊防止用保護素子は、基板上に互いに所定の間隔を隔てて形成され、第１低濃度不純物領域を有する複数の第１半導体層と、隣接する第１半導体層同士を電気的に接続するとともに、第１半導体層の第１低濃度不純物領域に接触するように形成された第１金属配線とを有する抵抗領域を含む。

この第１の局面による表示装置では、上記のように、第１半導体層に第１低濃度不純物領域を設けることによって、第１半導体層の第１低濃度不純物領域の抵抗を、高濃度の不純物領域を含む半導体層の抵抗よりも大きくすることができるので、複数の第１半導体層と第１金属配線とを有する抵抗領域の抵抗を大きくすることができる。また、第１金属配線を第１半導体層の第１低濃度不純物領域に接触するように形成することによって、第１金属配線を高濃度不純物領域に接触するように形成する場合に比べて、第１金属配線と第１半導体層とのコンタクト抵抗を大きくすることができる。これらの結果、静電破壊防止用保護素子の抵抗領域の抵抗を大きくすることができるので、静電破壊防止用保護素子の静電破壊防止機能を向上させることができる。また、複数の第１半導体層と第１金属配線とを有する抵抗領域の抵抗の大きさを大きくすることができるので、第１半導体層の数を少なくすることができる。これにより、静電破壊防止用保護素子が大型化するのを抑制することができる。

上記第１の局面による表示装置において、好ましくは、第１金属配線は、複数の第１半導体層のそれぞれに対して２つ以上のコンタクト部を介して接触するように形成されている。このように構成すれば、第１金属配線と第１半導体層とのコンタクト部の１つが大電流（サージ電流）により破壊された場合にも、他のコンタクト部により第１金属配線と第１半導体層との電気的な接続を維持することができるので、コンタクト部が１つの場合に比べて静電破壊防止用保護素子の寿命を長くすることができる。

上記第１の局面による表示装置において、好ましくは、第１半導体層と第１金属配線とは、第１半導体層の長手方向と、第１金属配線の長手方向とが交差するように、電気的に接続されている。このように構成すれば、第１半導体層の長手方向と、金属配線の長手方向とが同じ方向になるようにコンタクト部を介して電気的に接続する場合に比べて、抵抗領域の全長を小さくすることができるので、静電破壊防止用保護素子が大型化するのをより抑制することができる。

上記第１の局面による表示装置において、好ましくは、静電破壊防止用保護素子は、信号線および走査線の少なくとも一方と、抵抗領域との間に配置されたダイオードをさらに含む。このように構成すれば、抵抗領域により、流れる電流を制限することができるとともに、ダイオードにより、流れる電流の整流を行うことができるので、容易に静電破壊を防止することができる。

この場合、好ましくは、ダイオードは、ポリシリコン層からなる第２半導体層を能動層として用いた薄膜トランジスタのゲート電極と、ドレイン領域とを電気的に接続することにより形成されている。このように構成すれば、たとえば、低温で形成可能なポリシリコン層を能動層として用いた薄膜トランジスタからなるダイオードを形成することができるので、耐熱性がそれほど高くないガラス基板上にも、ダイオードを容易に形成することができる。

上記ダイオードが、薄膜トランジスタのゲート電極とドレイン領域とを電気的に接続することにより形成されている表示装置において、好ましくは、複数の第１半導体層は、ポリシリコン層からなり、複数の第１半導体層を構成するポリシリコン層と、ダイオードの第２半導体層を構成するポリシリコン層とは、同一の層からなる。このように構成すれば、第１半導体層を構成するポリシリコン層とダイオードを構成する薄膜トランジスタのポリシリコン層とを同時に形成することができるので、表示装置の製造プロセスを簡略化することができる。

上記ポリシリコン層を能動層として用いた薄膜トランジスタからなるダイオードを含む表示装置において、好ましくは、ダイオードを構成する薄膜トランジスタの第２半導体層のソース領域およびドレイン領域は、高濃度不純物領域と、第２低濃度不純物領域とを有し、第２低濃度不純物領域の不純物濃度と、第１半導体層の第１低濃度不純物領域の不純物濃度とは、実質的に同じである。このように構成すれば、第１半導体層の第１低濃度不純物領域と、第２半導体層のソース領域およびドレイン領域を構成する第２低濃度不純物領域とを同時に形成することができるので、これによっても、表示装置の製造プロセスを簡略化することができる。

上記ダイオードが、薄膜トランジスタのゲート電極とドレイン領域とを電気的に接続することにより形成されている表示装置において、好ましくは、ダイオードを構成する薄膜トランジスタのソース領域と、静電破壊防止用保護素子の抵抗領域を構成する第１半導体層の第１低濃度不純物領域とを接続するための第２金属配線をさらに備える。このように構成すれば、第２金属配線と第１半導体層の第１低濃度不純物領域とのコンタクト抵抗を大きくすることができるので、静電破壊防止用保護素子の抵抗領域の抵抗をより大きくすることができる。

上記静電破壊防止用保護素がダイオードを含む表示装置において、好ましくは、静電破壊防止用保護素子の抵抗領域は、第１抵抗領域と、第２抵抗領域とを有し、第１抵抗領域と第２抵抗領域とは、電気的に並列に接続されており、第１抵抗領域および第２抵抗領域には、それぞれ、ダイオードが、極性が異なるように電気的に接続されている。このように構成すれば、正極性のサージ電流および負極性のサージ電流を、第１抵抗領域および第２抵抗領域に接続されるダイオードの一方を介して第１抵抗領域および第２抵抗領域に流すことができるので、正極性のサージ電流および負極性のサージ電流の両方から表示装置を保護することができる。

上記第１の局面による表示装置において、好ましくは、第１半導体層と、第１半導体層の第１低濃度不純物領域に接触するように形成された金属配線とによってショットキー接合が形成されている。このように構成すれば、第１半導体層と金属配線との間に電気的な障壁（ショットキー障壁）を形成することができるので、第１半導体層と金属配線とのコンタクト抵抗をさらに大きくすることができる。これにより、静電破壊防止用保護素子の抵抗領域の抵抗をさらに大きくすることができる。

この発明の第２の局面による電子機器は、請求項１〜１０のいずれか１項に記載の表示装置を備える。このように構成すれば、静電破壊防止用保護素子が大型化するのを抑制するとともに、静電破壊防止用保護素子の静電破壊防止機能を向上させることが可能な表示装置を備えた電子機器を得ることができる。

以下、本発明の実施形態を図面に基づいて説明する。

図１は、本発明の一実施形態による表示画面を備えた携帯電話機、デジタルスチルカメラなどの電子機器に搭載されて用いられる表示装置の構成を示した図である。図２は、本発明の一実施形態による静電破壊防止用保護素子の平面図である。図３は、図２の１００−１００線に沿った断面図である。図４は、図２の２００−２００線に沿った断面図である。図５は、図２の３００−３００線に沿った断面図である。図６は、本発明の一実施形態による静電破壊防止用保護素子の回路図である。図７は、本発明の一実施形態によるガラス基板上に形成された複数の低温ポリシリコン層を示した平面図である。図１〜図７を参照して、本発明の一実施形態による表示装置１の構造について説明する。

本実施形態による表示装置１では、図１に示すように、ガラス基板２の表面上に、ドライバーＩＣ部１０と、表示部２０と、静電破壊防止用保護素子３０とが形成されている。なお、ガラス基板２は、本発明の「基板」の一例である。また、ドライバーＩＣ部１０は、信号線２１と走査線（ゲート線）２２とを駆動する機能を有する。表示部２０には、複数の信号線２１と、複数の走査線２２とが互いに直交するように配置されており、信号線２１と走査線２２とは、ドライバーＩＣ部１０に接続されている。信号線２１と走査線２２とが交差する位置には、画素４０がマトリクス状に配置されている。なお、図１の表示部２０には、簡略化のために１画素分の構成のみを示している。各々の画素４０は、ｎチャネルトランジスタ４１と、画素電極４２と、画素電極４２に対向配置された対向電極４３と、画素電極４２と対向電極４３との間に挟持された液晶４４と、補助容量４５とによって構成されている。そして、ｎチャネルトランジスタ４１のドレイン領域Ｄは、信号線２１に接続されているとともに、ソース領域Ｓは、画素電極４２と補助容量４５の一方の電極とに接続されている。また、ｎチャネルトランジスタ４１のゲートＧは走査線２２に接続されている。

また、静電破壊防止用保護素子３０の一方端３０ａは、信号線２１または走査線２２に接続されているとともに、他方端３０ｂは、共通端子５０ａまたは５０ｂに接続されている。なお、共通端子５０ａおよび５０ｂは、本発明の「端子」の一例である。また、共通端子５０ａおよび共通端子５０ｂは、ドライバーＩＣ部１０に接続されている。

また、図２および図６に示すように、静電破壊防止用保護素子３０は、２つの抵抗領域３１および抵抗領域３２と、２つのダイオード３３およびダイオード３４とによって構成されている。なお、抵抗領域３１は、本発明の「第１抵抗領域」の一例であり、抵抗領域３２は、本発明の「第２抵抗領域」の一例である。

抵抗領域３１には、図２および図３に示すように、ガラス基板２上に所定の間隔を隔てて形成され、全体にＮ⁻型低濃度不純物領域３１ａが形成された複数の低温ポリシリコン層３１ｂ（図７参照）と、隣接する低温ポリシリコン層３１ｂのＮ⁻型低濃度不純物領域３１ａ同士を電気的に接続するＡｌからなる金属配線３１ｃとが形成されている。低温ポリシリコン層３１ｂは、約４０ｎｍ〜約５０ｎｍの厚みを有する。なお、Ｎ⁻型低濃度不純物領域３１ａは、本発明の「第１低濃度不純物領域」の一例である。また、低温ポリシリコン層３１ｂは、本発明の「第１半導体層」の一例である。また、金属配線３１ｃは、本発明の「第１金属配線」の一例である。

ここで、本実施形態では、Ｎ⁻型低濃度不純物領域３１ａは、低濃度（約１．０×１０^１３ｃｍ^−３〜約１．０×１０^１４ｃｍ^−３）の不純物濃度を有する。

また、本実施形態では、図４に示すように、金属配線３１ｃは、２股形状を有しており、各々のＮ⁻型低濃度不純物領域３１ａと、金属配線３１ｃとは、２つのコンタクト部３１ｄを介して電気的に接続されている。

また、本実施形態では、図４および図５に示すように、低温ポリシリコン層３１ｂのＮ⁻型低濃度不純物領域３１ａとＡｌからなる金属配線３１ｃとが接触する部分（コンタクト部３１ｄ）には、ショットキー接合が形成されている。なお、ショットキー接合とは、金属と半導体との間で、整流作用を示す接合を意味し、接合部にショットキー接合が存在すると、コンタクト抵抗が大きくなる。また、Ａｌからなる金属配線３１ｃのＮ⁻型低濃度不純物領域３１ａと接触する部分には、アルミスパイクを抑制するために、モリブデンが含まれている。アルミスパイクとは、Ａｌとポリシリコンとの接触部分で、シリコンがＡｌに拡散してしまい、そのシリコンの抜けた部分にＡｌが析出する現象を意味する。

また、本実施形態では、図２に示すように、Ｎ⁻型低濃度不純物領域３１ａと金属配線３１ｃとは、Ｎ⁻型低濃度不純物領域３１ａの長手方向Ｘ１と、金属配線３１ｃの長手方向Ｘ２とが互いに直交するように、コンタクト部３１ｄを介して電気的に接続されている。これにより、２つのＮ⁻型低濃度不純物領域３１ａと１つの金属配線３１ｃとが、平面的に見て、Ｕ字形状に接続されている。また、図６に示すように、抵抗領域３１の一方端３１１ａは、ダイオード３３を構成する薄膜トランジスタのソース領域Ｓに接続されるとともに、他方端３１１ｂは、共通端子５０ａに電気的に接続されている。

なお、図２示した抵抗領域３２のＮ⁻型低濃度不純物領域３２ａ、金属配線３２ｃおよびコンタクト部３２ｄの構成は、それぞれ、上記した抵抗領域３１のＮ⁻型低濃度不純物領域３１ａ、金属配線３１ｃおよびコンタクト部３１ｄと同様である。

また、図２に示すように、ダイオード３３は、信号線２１と抵抗領域３１との間に形成されている。また、ダイオード３４は、共通端子５０ａと抵抗領域３２との間に形成されている。

また、図３に示すように、ダイオード３３は、ガラス基板２の表面上に形成された約４０ｎｍ〜約５０ｎｍの厚みを有する低温ポリシリコンからなる能動層３３ａと、ゲート電極３３ｂ（ゲートＧ）と、ドレイン領域Ｄおよびソース領域Ｓとから構成される薄膜トランジスタにより形成されている。また、ダイオード３３は、図６に示すように、薄膜トランジスタのゲートＧ（ゲート電極３３ｂ）とドレイン領域Ｄとを電気的に接続することにより整流作用を有するように形成されている。

また、図３に示すように、ダイオード３３の能動層３３ａには、所定の間隔を隔ててソース領域Ｓおよびドレイン領域Ｄが形成されており、このソース領域Ｓおよびドレイン領域Ｄは、Ｎ^＋型高濃度不純物領域３３１ａと、抵抗領域３１のＮ⁻型低濃度不純物領域３１ａと同じ低濃度（約１．０×１０^１３ｃｍ^−３〜約１．０×１０^１４ｃｍ^−３）のＮ型の不純物濃度を有するＮ⁻型低濃度不純物領域３３２ａとからなるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有する。なお、Ｎ⁻型低濃度不純物領域３３２ａは、本発明の「第２低濃度不純物領域」の一例である。また、図２に示すように、ダイオード３４の能動層３４ａには、所定の間隔を隔ててソース領域Ｓおよびドレイン領域Ｄが形成されており、このソース領域Ｓおよびドレイン領域Ｄは、図示しないＮ^＋型高濃度不純物領域と、抵抗領域３２のＮ⁻型低濃度不純物領域３２ａと同じ低濃度（約１．０×１０^１３ｃｍ^−３〜約１．０×１０^１４ｃｍ^−３）のＮ型の不純物濃度を有する図示しないＮ⁻型低濃度不純物領域とからなるＬＤＤ構造を有する。

また、図２に示すように、ダイオード３３と抵抗領域３１とは、２つのコンタクト部３３１ｄを介して金属配線３３ｄにより電気的に接続されている。なお、金属配線３３ｄは、本発明の「第２金属配線」の一例である。また、ダイオード３３と信号線２１とは、２つのコンタクト部３３１ｃを介してＡｌからなる金属配線３３ｃにより電気的に接続されている。また、ダイオード３３を構成する薄膜トランジスタのゲートＧ（ゲート電極３３ｂ）（図６参照）と、ドレイン領域（Ｄ）（図６参照）とは、２つのコンタクト部３３１ｂおよび２つのコンタクト部３３１ｃを介して金属配線３３ｃにより電気的に接続されている。

なお、ダイオード３４の能動層３４ａ、ゲート電極３４ｂ、金属配線３４ｃ、３４ｄ、コンタクト部３４１ｃおよび３４１ｄの構成は、上記ダイオード３３の能動層３３ａ、ゲート電極３３ｂ、金属配線３３ｃ、３３ｄ、コンタクト部３３１ｃおよび３３１ｄと同様である。

また、図７に示すように、抵抗領域３１のＮ⁻型低濃度不純物領域３１ａ、抵抗領域３２のＮ⁻型低濃度不純物領域３２ａ、ダイオード３３を構成する能動層３３ａおよびダイオード３４を構成する能動層３４ａは、ガラス基板２の表面上に形成された同一の低温ポリシリコン層をパターニングすることにより形成されている。また、抵抗領域３１のＮ⁻型低濃度不純物領域３１ａ、抵抗領域３２のＮ⁻型低濃度不純物領域３２ａ、ダイオード３３のＮ⁻型低濃度不純物領域３３２ａ（図３参照）およびダイオード３４の図示しないＮ⁻型低濃度不純物領域は同一のイオン注入工程により形成されるので、同じ不純物濃度を有する。

また、図６に示すように、抵抗領域３１とダイオード３３とは、電気的に直列に接続されており、抵抗領域３２とダイオード３４とは、電気的に直列に接続されている。また、電気的に直列に接続された抵抗領域３１およびダイオード３３と、抵抗領域３２およびダイオード３４とは、電気的に並列に接続されている。また、ダイオード３３とダイオード３４とは、互いの方向性（極性）が異なるように配置されている。具体的には、ダイオード３３のアノード（薄膜トランジスタのドレイン領域Ｄ）は、金属配線３３ｃにより、信号線２１側に接続されるとともに、ダイオード３４のアノード（薄膜トランジスタのドレイン領域Ｄ）は、金属配線３４ｃにより、共通端子５０ａに接続されている。これにより、双方向性の静電破壊防止用保護素子３０が構成されている。

なお、走査線２２と共通端子５０ｂとの間に配置される静電破壊防止用保護素子３０の構成は、図２において、信号線２１と共通端子５０ａとを、それぞれ、走査線２２と共通端子５０ｂとに置き換えた構成と同様である。

次に、図６を用いて、本実施形態による静電破壊防止用保護素子３０の動作について説明する。

たとえば、図６に示す信号線２１側に正極性のサージ電圧が印加された場合、正極性のサージ電圧によって、ダイオード３３を構成する薄膜トランジスタのゲートＧ（ゲート電極３３ｂ）が開いて薄膜トランジスタがオン状態となる。これにより、正極性のサージ電流は、大きな抵抗を有する抵抗領域３１を通過して共通端子５０ａに流れるとともに、ダイオード３４のゲートＧ（ゲート電極３４ｂ）にも流れる。その結果、ダイオード３４を構成する薄膜トランジスタのゲートＧ（ゲート電極３４ｂ）が開いて薄膜トランジスタがオン状態となる。これにより、正極性のサージ電流は、信号線２１から抵抗体３２にも流れるので、これによっても、正極性のサージ電流は、共通端子５０ａに流れる。これにより、信号線２１側に印加された正極性のサージ電流に対して表示装置１を構成する画素４０などの素子を保護することができる。

また、信号線２１側に負極性のサージ電圧が印加された場合、負極性のサージ電流が抵抗体３２を流れるとともに、負極性のサージ電圧によってダイオード３４を構成する薄膜トランジスタのゲートＧ（ゲート電極３４ｂ）が開いて薄膜トランジスタがオン状態となる。これにより、負極性のサージ電流は、抵抗領域３２を通過してダイオード３３のゲートＧ（ゲート電極３３ｂ）に流れる。その結果、ダイオード３３のゲートＧ（ゲート電極３３ｂ）が開いてダイオード３３を構成する薄膜トランジスタがオン状態になる。これにより、負極性のサージ電流は、信号線２１から抵抗体３１にも流れる。その結果、負極性のサージ電流は、共通端子５０ａに流れる。これにより、信号線２１側に印加された負極性のサージ電流に対して表示装置１を構成する画素４０などの素子を保護することができる。

本実施形態では、上記のように、低温ポリシリコン層３１ｂ（３２ｂ）にＮ⁻型低濃度不純物領域３１ａ（３２ａ）を形成することによって、低温ポリシリコン層３１ｂ（３２ｂ）の抵抗を、高濃度の不純物領域を含む低温ポリシリコン層の抵抗よりも大きくすることができるので、複数の低温ポリシリコン層３１ｂ（３２ｂ）と金属配線３１ｃ（３２ｃ）とを有する抵抗領域３１（３２）の抵抗を大きくすることができる。また、金属配線３１ｃ（３２ｃ）を低温ポリシリコン層３１ｂ（３２ｂ）のＮ⁻型低濃度不純物領域３１ａ（３２ａ）に接触するように形成することによって、金属配線３１ｃ（３２ｃ）を高濃度不純物領域に接触するように形成する場合に比べて、金属配線３１ｃ（３２ｃ）と低温ポリシリコン層３１ｂ（３２ｂ）のＮ⁻型低濃度不純物領域３１ａ（３２ａ）とのコンタクト抵抗を大きくすることができる。これらの結果、静電破壊防止用保護素子３０の抵抗領域３１（３２）の抵抗を大きくすることができるので、静電破壊防止用保護素子３０の静電破壊防止機能を向上させることができる。また、複数の低温ポリシリコン層３１ｂ（３２ｂ）と金属配線３１ｃ（３２ｃ）とを有する抵抗領域３１（３２）の抵抗の大きさを大きくすることができるので、低温ポリシリコン層３１ｂ（３２ｂ）の数を少なくすることができる。これにより、静電破壊防止用保護素子３０が大型化するのを抑制することができる。

また、本実施形態では、上記のように、金属配線３１ｃ（３２ｃ）を、複数の低温ポリシリコン層３１ｂ（３２ｂ）のそれぞれに対して２つのコンタクト部３１ｄ（３２ｄ）を介して接触するように構成することによって、金属配線３１ｃ（３２ｃ）と低温ポリシリコン層３１ｂ（３２ｂ）との２つのコンタクト部３１ｄ（３２ｄ）の内の１つが大電流（サージ電流）により破壊された場合にも、もう１つのコンタクト部３１ｄ（３２ｄ）により金属配線３１ｃ（３２ｃ）と低温ポリシリコン層３１ｂ（３２ｂ）との電気的な接続を維持することができるので、コンタクト部３１ｄ（３２ｄ）が１つの場合に比べて静電破壊防止用保護素子３０の寿命を長くすることができる。

また、本実施形態では、上記のように、低温ポリシリコン層３１ｂ（３２ｂ）と金属配線３１ｃ（３２ｃ）とを、低温ポリシリコン層３１ｂ（３２ｂ）の長手方向と、金属配線３１ｃ（３２ｃ）の長手方向とが直交するように、電気的に接続するように構成することによって、低温ポリシリコン層３１ｂ（３２ｂ）の長手方向と、金属配線３１ｃ（３２ｃ）の長手方向とが同じ方向になるように電気的に接続する場合に比べて、抵抗領域３１（３２）の全長を小さくすることができるので、静電破壊防止用保護素子３０の全長が大型化するのをより抑制することができる。

また、本実施形態では、上記のように、静電破壊防止用保護素子３０が、信号線２１（共通端子５０ａ）と抵抗領域３１（３２）との間に配置されたダイオード３３（３４）を含むように構成することによって、抵抗領域３１（３２）により、流れる電流を制限することができるとともに、ダイオード３３（３４）により、流れる電流の整流を行うことができるので、容易に静電破壊を防止することができる。

また、本実施形態では、上記のように、ダイオード３３を、低温ポリシリコン層を能動層３３ａとして用いた薄膜トランジスタのゲートＧ（ゲート電極３３ｂ）と、ドレイン領域Ｄとを金属配線３３ｃにより電気的に接続することにより形成することによって、低温で形成可能な低温ポリシリコン層を能動層３３ａとして用いた薄膜トランジスタからなるダイオード３３を形成することができるので、耐熱性がそれほど高くないガラス基板２上にも、ダイオード３３を容易に形成することができる。同様に、ダイオード３４を、低温ポリシリコン層を能動層３４ａとして用いた薄膜トランジスタのゲートＧ（ゲート電極３４ｂ）と、ドレイン領域Ｄとを金属配線３４ｃにより電気的に接続することにより形成することによって、低温で形成可能な低温ポリシリコン層を能動層３４ａとして用いた薄膜トランジスタからなるダイオード３４を形成することができるので、耐熱性がそれほど高くないガラス基板２上にも、ダイオード３４を容易に形成することができる。

また、本実施形態では、上記のように、抵抗領域３１を構成する複数の低温ポリシリコン層３１ｂと、抵抗領域３２を構成する複数の低温ポリシリコン層３２ｂと、ダイオード３３を構成する低温ポリシリコン層からなる能動層３３ａと、ダイオード３４を構成する低温ポリシリコン層からなる能動層３４ａとを、同一の層から構成することによって、抵抗領域３１を構成する低温ポリシリコン層３１ｂと、抵抗領域３２を構成する低温ポリシリコン層３２ｂと、ダイオード３３を構成する低温ポリシリコン層からなる能動層３３ａと、ダイオード３４を構成する低温ポリシリコン層からなる能動層３４ａとを同時に形成することができるので、表示装置１の製造プロセスを簡略化することができる。

また、本実施形態では、上記のように、Ｎ⁻型低濃度不純物領域３１ａと、Ｎ⁻型低濃度不純物領域３２ａと、能動層３３ａのＮ⁻型低濃度不純物領域３３２ａと、能動層３４ａの図示しないＮ⁻型低濃度不純物領域とに注入されるＮ型の不純物濃度は、実質的に同じになるように構成することによって、Ｎ⁻型低濃度不純物領域３１ａと、Ｎ⁻型低濃度不純物領域３２ａと、能動層３３ａのＮ⁻型低濃度不純物領域３３２ａと、能動層３４ａの図示しないＮ⁻型低濃度不純物領域とを同時にイオン注入により形成することができるので、これによっても、表示装置１の製造プロセスを簡略化することができる。

また、本実施形態では、上記のように、ダイオード３３を構成する薄膜トランジスタのソース領域Ｓと、静電破壊防止用保護素子３０の抵抗領域３１を構成するＮ⁻型低濃度不純物領域３１ａとを接続するための金属配線３１ｃを備えることによって、金属配線３１ｃと低不純物濃度を有するＮ⁻型低濃度不純物領域３１ａとのコンタクト抵抗を大きくすることができるので、静電破壊防止用保護素子３０の抵抗領域３１の抵抗をより大きくすることができる。同様に、ダイオード３４を構成する薄膜トランジスタのソース領域Ｓと、静電破壊防止用保護素子３０の抵抗領域３２を構成するＮ⁻型低濃度不純物領域３２ａとを接続するための金属配線３２ｃを備えることによって、金属配線３２ｃと低不純物濃度を有するＮ⁻型低濃度不純物領域３２ａとのコンタクト抵抗を大きくすることができるので、静電破壊防止用保護素子３０の抵抗領域３２の抵抗をより大きくすることができる。

また、本実施形態では、上記のように、抵抗領域３１と抵抗領域３２とを、電気的に並列に接続するとともに、抵抗領域３１と抵抗領域３２とに、それぞれ、極性が異なるダイオード３３およびダイオード３４を電気的に接続するように構成することによって、正極性のサージ電流および負極性のサージ電流を、ダイオード３３および３４の少なくとも一方を介して抵抗領域３１と抵抗領域３２とに流すことができるので、正極性のサージ電流および負極性のサージ電流の両方から表示装置１を保護することができる。

また、本実施形態では、上記のように、低温ポリシリコン層３１ｂ（３２ｂ）のＮ⁻型低濃度不純物領域３１ａ（３２ａ）と、金属配線３１ｃ（３２ｃ）とをコンタクト部３１ｄ（３２ｄ）を介して接触させることによって、低温ポリシリコン層３１ｂ（３２ｂ）のＮ⁻型低濃度不純物領域３１ａ（３２ａ）と金属配線３１ｃ（３２ｃ）との間にショットキー接合が形成されるので、低温ポリシリコン層３１ｂ（３２ｂ）のＮ⁻型低濃度不純物領域３１ａ（３２ａ）と金属配線３１ｃ（３２ｃ）との間に電気的な障壁（ショットキー障壁）を形成することができる。これにより、低温ポリシリコン層３１ｂ（３２ｂ）のＮ⁻型低濃度不純物領域３１ａ（３２ａ）と金属配線３１ｃ（３２ｃ）とのコンタクト抵抗をさらに大きくすることができる。その結果、静電破壊防止用保護素子３０の抵抗領域３１（３２）の抵抗をさらに大きくすることができる。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記実施形態では、ダイオードと、低温ポリシリコン層のＮ⁻型低濃度不純物領域および金属配線からなる抵抗領域とによって、静電破壊防止用保護素子を構成する例を示したが、本発明はこれに限らず、静電破壊防止用保護素子を、Ｎ⁻型低濃度不純物領域および金属配線からなる抵抗領域のみによって構成してもよい。

また、上記実施形態では、低温ポリシリコン層に、Ｎ⁻型低濃度不純物領域を形成する例を示したが、本発明はこれに限らず、低温ポリシリコン層に、たとえばホウ素（Ｂ）を注入することによりＰ⁻型低濃度不純物領域を形成してもよい。

また、上記実施形態では、低温ポリシリコン層にＮ⁻型低濃度不純物領域を形成する例を示したが、本発明はこれに限らず、低温ポリシリコン層以外の、たとえば高温ポリシリコン層にＮ⁻型低濃度不純物領域を形成してもよい。

また、上記実施形態では、全体にＮ⁻型低濃度不純物領域が形成された複数の低温ポリシリコン層を形成する例を示したが、本発明はこれに限らず、低温ポリシリコン層の少なくとも表面に、Ｎ⁻型低濃度不純物領域が形成されていればよい。

また、上記実施形態では、Ｎ⁻型低濃度不純物領域の不純物の濃度が約１．０×１０^１４ｃｍ^−３である例を示したが、本発明はこれに限らず、不純物濃度が約１．０×１０^１４ｃｍ^−３とは異なるＮ⁻型低濃度不純物領域を形成してもよい。

また、上記実施形態では、各Ｎ⁻型低濃度不純物領域と金属配線とを２つのコンタクト部によって電気的に接続する例を示したが、本発明はこれに限らず、各Ｎ⁻型低濃度不純物領域と、金属配線とを３つ以上のコンタクト部によって電気的に接続してもよい。

また、上記実施形態では、薄膜トランジスタのゲートＧとドレイン領域Ｄとを電気的に接続することによりダイオードを形成する例を示したが、本発明はこれに限らず、薄膜トランジスタを用いることなく、ダイオードを形成してもよい。

また、上記実施形態では、Ａｌからなる金属配線を用いる例を示したが、本発明はこれに限らず、Ａｌ以外のＣｕなどの金属からなる金属配線を用いてもよい。

本発明の一実施形態による表示装置の構成を示した図である。 本発明の一実施形態による静電破壊防止用保護素子の平面図である。 図２の１００−１００線に沿った断面図である。 図２の２００−２００線に沿った断面図である。 図２の３００−３００線に沿った断面図である。 本発明の一実施形態による静電破壊防止用保護素子の回路図である。 本発明の一実施形態によるガラス基板上に形成された複数の低温ポリシリコン層を示した平面図である。

符号の説明

２ ガラス基板（基板）
２１ 信号線
２２ 走査線
３０ 静電破壊防止用保護素子
３１ 抵抗領域（第１抵抗領域）
３１ａ、３２ａ Ｎ⁻型低濃度不純物領域（第１低濃度不純物領域）
３１ｂ、３２ｂ 低温ポリシリコン層（第１半導体層）
３１ｃ、３２ｃ 金属配線（第１金属配線）
３１ｄ、３２ｄ コンタクト部
３２ 抵抗領域（第２抵抗領域）
３３、３４ ダイオード
３３ａ、３４ａ 能動層
３３ｂ、３４ｂ ゲート電極
３３ｃ、３４ｃ 金属配線
３３ｄ、３４ｄ 金属配線（第２金属配線）
５０ａ、５０ｂ 共通端子（端子）
３３２ａ Ｎ⁻型低濃度不純物領域（第２低濃度不純物領域）

Claims (11)

1. 基板と、
   前記基板上に配置された信号線および走査線と、
   前記信号線および前記走査線の少なくとも一方に接続された静電破壊防止用保護素子とを備え、
   前記静電破壊防止用保護素子は、前記基板上に互いに所定の間隔を隔てて形成され、第１低濃度不純物領域を有する複数の第１半導体層と、隣接する前記第１半導体層同士を電気的に接続するとともに、前記第１半導体層の前記第１低濃度不純物領域に接触するように形成された第１金属配線とを有する抵抗領域を含む、表示装置。
2. 前記第１金属配線は、前記複数の第１半導体層のそれぞれに対して２つ以上のコンタクト部を介して接触するように形成されている、請求項１に記載の表示装置。
3. 前記第１半導体層と前記第１金属配線とは、前記第１半導体層の長手方向と、前記第１金属配線の長手方向とが交差するように、電気的に接続されている、請求項１または２に記載の表示装置。
4. 前記静電破壊防止用保護素子は、前記信号線および前記走査線の少なくとも一方と、前記抵抗領域との間に配置されたダイオードをさらに含む、請求項１〜３のいずれか１項に記載の表示装置。
5. 前記ダイオードは、ポリシリコン層からなる第２半導体層を能動層として用いた薄膜トランジスタのゲート電極と、ドレイン領域とを電気的に接続することにより形成されている、請求項４に記載の表示装置。
6. 前記複数の第１半導体層は、ポリシリコン層からなり、
   前記複数の第１半導体層を構成するポリシリコン層と、前記ダイオードの第２半導体層を構成するポリシリコン層とは、同一の層からなる、請求項５に記載の表示装置。
7. 前記ダイオードを構成する前記薄膜トランジスタの前記第２半導体層のソース領域およびドレイン領域は、高濃度不純物領域と、第２低濃度不純物領域とを有し、
   前記第２低濃度不純物領域の不純物濃度と、前記第１半導体層の前記第１低濃度不純物領域の不純物濃度とは、実質的に同じである、請求項５または６に記載の表示装置。
8. 前記ダイオードを構成する前記薄膜トランジスタのソース領域と、前記静電破壊防止用保護素子の抵抗領域を構成する前記第１半導体層の第１低濃度不純物領域とを接続するための第２金属配線をさらに備える、請求項５〜７のいずれか１項に記載の表示装置。
9. 前記静電破壊防止用保護素子の前記抵抗領域は、第１抵抗領域と、第２抵抗領域とを有し、
   前記第１抵抗領域と前記第２抵抗領域とは、電気的に並列に接続されており、
   前記第１抵抗領域および前記第２抵抗領域には、それぞれ、前記ダイオードが、極性が異なるように電気的に接続されている、請求項４〜８のいずれか１項に記載の表示装置。
10. 前記第１半導体層と、前記第１半導体層の前記第１低濃度不純物領域に接触するように形成された前記金属配線とによってショットキー接合が形成されている、請求項１〜９のいずれか１項に記載の表示装置。
11. 請求項１〜１０のいずれか１項に記載の表示装置を備える、電子機器。

Images