CN104701303A - 一种显示装置、阵列基板及其制作方法 - Google Patents

一种显示装置、阵列基板及其制作方法 Download PDF

Info

Publication number
CN104701303A
CN104701303A CN201510146216.3A CN201510146216A CN104701303A CN 104701303 A CN104701303 A CN 104701303A CN 201510146216 A CN201510146216 A CN 201510146216A CN 104701303 A CN104701303 A CN 104701303A
Authority
CN
China
Prior art keywords
substrate
lead wire
metal lead
antistatic unit
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510146216.3A
Other languages
English (en)
Other versions
CN104701303B (zh
Inventor
樊浩原
朱亚文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510146216.3A priority Critical patent/CN104701303B/zh
Publication of CN104701303A publication Critical patent/CN104701303A/zh
Application granted granted Critical
Publication of CN104701303B publication Critical patent/CN104701303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示技术领域,尤其涉及一种显示装置、阵列基板及其制作方法。该显示装置包括基板,以及位于基板上的源漏电极层,所述源漏电极层由低电阻材料制成;基板四周环绕设置防静电单元,所述防静电单元材料为重掺杂的低温多晶硅,所述防静电单元接地设置。本发明提供的显示装置、阵列基板及其制作方法,通过在基板四周环绕设置由重掺杂的低温多晶硅制作的防静电单元,由于重掺杂的低温多晶硅既具有一定的电阻性能,又具有导电性能,能够起到吸引电流、消耗电流、导走电流的作用,最大程度地保障阵列基板的电路安全,提高最终产品的质量品质。

Description

一种显示装置、阵列基板及其制作方法
技术领域
本发明涉及显示技术领域,尤其涉及一种显示装置、阵列基板及其制作方法。
背景技术
低温多晶硅薄膜晶体管液晶显示器LTPS-TFT LCD(LowTemperature Poly-silicon Thin Film Transistor Liquid Crystal Display)是利用准分子激光作为热源,激光经过投射系统后,产生能量均匀分布的激光光束,投射于非晶硅结构的玻璃基板上,当非晶硅结构玻璃基板吸收准分子激光的能量后,会转变成为多晶硅结构,因整个处理过程都是在600℃以下完成,故一般玻璃基板皆可适用。
LTPS-TFT LCD具有高分辨率、反应速度快、高亮度、高开口率等优点,加上由于LTPS-TFT LCD的硅结晶排列较a-Si有次序,使得电子移动率相对高100倍以上,可以将外围驱动电路同时制作在玻璃基板上,达到系统整合的目标、节省空间及驱动IC的成本。
同时,由于驱动IC线路直接制作于面板上,可以减少组件的对外接点,增加可靠度、维护更简单、缩短组装制程时间及降低EMI特性,进而减少应用系统设计时程及扩大设计自由度。
由于LTPS-TFT LCD液晶显示器具有高分辨率、高色彩饱和度、成本低廉的优势,被寄予厚望成为新一波的显示器。藉由其高电路整合特性与低成本的优势,在中小尺寸显示面板的应用上有着绝对的优势。
但在实际测试中发现,现有的LTPS-TFT LCD液晶显示器在防静电测试中表现非常不好,静电容易击穿电路,为了克服该缺陷,很多产品在产品四周增加了一层防静电层,用以将静电导出。但是由于S/D层一般用低电阻材料完成(例如TI/AL),静电保护线路也容易被击毁,起不到防静电的作用。
发明内容
(一)要解决的技术问题
本发明的目的在于提供一种显示装置、阵列基板及其制作方法,以克服现有技术中的阵列基板电路容易被静电击穿,防静电效果较差的缺陷。
(二)技术方案
为解决上述问题,本发明一方面提供一种阵列基板,包括基板,以及位于基板上的源漏电极层,所述源漏电极层由低电阻材料制成;
所述基板四周环绕设置防静电单元,所述防静电单元材料为重掺杂的低温多晶硅;
所述防静电单元接地设置。
优选地,所述基板的四周间隔设置金属引线,所述金属引线与防静电单元电连接。
优选地,所述金属引线的数量为四个,其分为两组均匀地分布在基板相对应的两侧上。
优选地,所述金属引线的数量为八个,其分为四组均匀地分布在基板的四边上。
另一方面,本发明还提供一种显示装置,包括上述的阵列基板。
再一方面,本发明还提供一种阵列基板的制作方法,包括:
在基板上形成源漏电极的图形,
在完成上述步骤的基板的四周环绕设置防静电单元,所述防静电单元材料为重掺杂的低温多晶硅,所述防静电单元接地设置。
优选地,所述基板的四周间隔设置金属引线,所述金属引线与防静电单元电连接。
优选地,所述金属引线的数量为四个,其分为两组均匀地分布在基板相对应的两侧上。
优选地,所述金属引线的数量为八个,其分为四组均匀地分布在基板的四边上。
(三)有益效果
本发明提供一种显示装置、阵列基板及其制作方法,通过在基板四周环绕设置由重掺杂的低温多晶硅制作的防静电单元,由于重掺杂的低温多晶硅既具有一定的电阻性能,又具有导电性能,能够起到吸引电流、消耗电流、导走电流的作用,最大程度地保障阵列基板的电路安全,提高最终产品的质量品质。
附图说明
图1为本发明实施例阵列基板结构示意图;
图2为本发明实施例阵列基板另一结构示意图;
图3为本发明实施例阵列基板制作方法流程图。
其中:
1:基板;2:防静电单元;3:金属引线。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
如图1所示,本发明提供一种阵列基板,包括基板1,以及位于基板上的源漏电极层,源漏电极层由低电阻材料制成,该低电阻材料可以为铝、钛等。
所述基板1四周环绕设置防静电单元2,所述防静电单元材料为重掺杂的低温多晶硅;防静电单元接地设置。
采用重掺杂的低温多晶硅作为防静电单元2,由于重掺杂的低温多晶硅既具有一定的电阻性能,又具有导电性能,能够起到吸引电流、消耗电流、导走电流的作用,最大程度地保障阵列基板的电路安全。
参考图2,为了进一步吸引静电,保护阵列基板的电路安全,优选在基板的四周间隔设置金属引线3,所述金属引线3与防静电单元2电连接,通过金属引线3可将静电导入防静电单元中,通过防静电单元将静电消除或传导出去。
其中,该金属引线3可以为铜线、铝线等金属线。
在实际应用中,该金属引线3的数量为四个,其分为两组均匀地分布在基板1相对应的两侧上,通过金属引线3可以将基板1上的静电导入防静电单元2中,通过防静电单元2将静电消除或传导出去。
另外,该金属引线3的数量还可以为八个,其分为四组均匀地分布在基板1的四边上,通过金属引线3可以将基板上的静电导入防静电单元2中,通过防静电单元2将静电消除或传导出去。
需要说明的是,该金属引线3的具体数量,可根据具体应用情况而定。
通过在基板四周环绕设置由重掺杂的低温多晶硅制作的防静电单元,由于重掺杂的低温多晶硅既具有一定的电阻性能,又具有导电性能,能够起到吸引电流、消耗电流、导走电流的作用,最大程度地保障阵列基板的电路安全,提高最终产品的质量品质。
另外,本发明实施例提供一种显示装置,包括上述的阵列基板,该显示装置可以为手机、平板电脑、液晶电视、掌上电脑、电子书或其他电子产品。
如图3所示,本发明还提供一种阵列基板的制作方法,其包括:
步骤S1、在基板上形成源漏电极的图形;
步骤S2、在完成上述步骤的基板的四周环绕设置防静电单元,所述防静电单元材料为重掺杂的低温多晶硅,所述防静电单元接地设置。
其中,所述基板的四周间隔设置金属引线,所述金属引线与防静电单元电连接。通过金属引线可将静电导入防静电单元中,通过防静电单元将静电消除或传导出去。
具体的,所述金属引线的数量为四个,其分为两组均匀地分布在基板相对应的两侧上。
或者,所述金属引线的数量为八个,其分为四组均匀地分布在基板的四边上。
需要说明的是,该金属引线的具体数量,可根据具体应用情况而定。
通过在基板四周环绕设置由重掺杂的低温多晶硅制作的防静电单元,由于重掺杂的低温多晶硅既具有一定的电阻性能,又具有导电性能,能够起到吸引电流、消耗电流、导走电流的作用,最大程度地保障阵列基板的电路安全,提高最终产品的质量品质。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本发明的保护范围。

Claims (9)

1.一种阵列基板,其特征在于,包括基板,以及位于基板上的源漏电极层,所述源漏电极层由低电阻材料制成;
所述基板四周环绕设置防静电单元,所述防静电单元材料为重掺杂的低温多晶硅;
所述防静电单元接地设置。
2.如权利要求1所述的阵列基板,其特征在于,所述基板的四周间隔设置金属引线,所述金属引线与防静电单元电连接。
3.如权利要求2所述的阵列基板,其特征在于,所述金属引线的数量为四个,其分为两组均匀地分布在基板相对应的两侧上。
4.如权利要求2所述的阵列基板,其特征在于,所述金属引线的数量为八个,其分为四组均匀地分布在基板的四边上。
5.一种显示装置,其特征在于,包括权利要求1-4任一项所述的阵列基板。
6.一种阵列基板的制作方法,其特征在于,包括:
在基板上形成源漏电极的图形,
在完成上述步骤的基板的四周环绕设置防静电单元,所述防静电单元材料为重掺杂的低温多晶硅,所述防静电单元接地设置。
7.如权利要求6所述的制作方法,其特征在于,所述基板的四周间隔设置金属引线,所述金属引线与防静电单元电连接。
8.如权利要求7所述的制作方法,其特征在于,所述金属引线的数量为四个,其分为两组均匀地分布在基板相对应的两侧上。
9.如权利要求7所述的制作方法,其特征在于,所述金属引线的数量为八个,其分为四组均匀地分布在基板的四边上。
CN201510146216.3A 2015-03-30 2015-03-30 一种显示装置、阵列基板及其制作方法 Active CN104701303B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510146216.3A CN104701303B (zh) 2015-03-30 2015-03-30 一种显示装置、阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510146216.3A CN104701303B (zh) 2015-03-30 2015-03-30 一种显示装置、阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN104701303A true CN104701303A (zh) 2015-06-10
CN104701303B CN104701303B (zh) 2018-02-02

Family

ID=53348258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510146216.3A Active CN104701303B (zh) 2015-03-30 2015-03-30 一种显示装置、阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN104701303B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106405959A (zh) * 2016-10-13 2017-02-15 武汉华星光电技术有限公司 一种液晶面板的静电防护结构
CN106909004A (zh) * 2017-03-15 2017-06-30 武汉华星光电技术有限公司 一种黏结垫、显示面板、显示装置及其静电保护方法
CN108828858A (zh) * 2018-05-29 2018-11-16 武汉华星光电技术有限公司 一种显示器件的隔离子层的制作方法、彩膜基板和显示面板
CN110416271A (zh) * 2019-07-31 2019-11-05 云谷(固安)科技有限公司 Oled显示面板及其制作方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161744A (en) * 1977-05-23 1979-07-17 Varo Semiconductor, Inc. Passivated semiconductor device and method of making same
US6229183B1 (en) * 1999-10-04 2001-05-08 Winbond Electronics Corporation ESD damage immunity buffer
US20050173727A1 (en) * 2004-02-11 2005-08-11 Chartered Semiconductor Manufacturing Ltd. Triggered silicon controlled rectifier for RF ESD protection
JP2008177466A (ja) * 2007-01-22 2008-07-31 Epson Imaging Devices Corp 表示装置およびその表示装置を備えた電子機器
CN101345235A (zh) * 2008-08-25 2009-01-14 广州南科集成电子有限公司 带静电保护功能的led芯片及制造方法
US20090085174A1 (en) * 2007-09-27 2009-04-02 Shuichi Noda Structural body and manufacturing method thereof
CN103296021A (zh) * 2012-06-29 2013-09-11 上海天马微电子有限公司 Tft阵列基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161744A (en) * 1977-05-23 1979-07-17 Varo Semiconductor, Inc. Passivated semiconductor device and method of making same
US6229183B1 (en) * 1999-10-04 2001-05-08 Winbond Electronics Corporation ESD damage immunity buffer
US20050173727A1 (en) * 2004-02-11 2005-08-11 Chartered Semiconductor Manufacturing Ltd. Triggered silicon controlled rectifier for RF ESD protection
JP2008177466A (ja) * 2007-01-22 2008-07-31 Epson Imaging Devices Corp 表示装置およびその表示装置を備えた電子機器
US20090085174A1 (en) * 2007-09-27 2009-04-02 Shuichi Noda Structural body and manufacturing method thereof
CN101345235A (zh) * 2008-08-25 2009-01-14 广州南科集成电子有限公司 带静电保护功能的led芯片及制造方法
CN103296021A (zh) * 2012-06-29 2013-09-11 上海天马微电子有限公司 Tft阵列基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106405959A (zh) * 2016-10-13 2017-02-15 武汉华星光电技术有限公司 一种液晶面板的静电防护结构
CN106405959B (zh) * 2016-10-13 2019-09-27 武汉华星光电技术有限公司 一种液晶面板的静电防护结构
CN106909004A (zh) * 2017-03-15 2017-06-30 武汉华星光电技术有限公司 一种黏结垫、显示面板、显示装置及其静电保护方法
CN106909004B (zh) * 2017-03-15 2020-07-03 武汉华星光电技术有限公司 一种黏结垫、显示面板、显示装置及其静电保护方法
CN108828858A (zh) * 2018-05-29 2018-11-16 武汉华星光电技术有限公司 一种显示器件的隔离子层的制作方法、彩膜基板和显示面板
CN110416271A (zh) * 2019-07-31 2019-11-05 云谷(固安)科技有限公司 Oled显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN104701303B (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
CN202631914U (zh) 一种阵列基板及显示装置
US9500924B2 (en) Array substrate and liquid crystal display device
CN104022126A (zh) 一种阵列基板、其制作方法及显示装置
CN104701303A (zh) 一种显示装置、阵列基板及其制作方法
US9817290B2 (en) TFT substrate and display device
CN203871327U (zh) 一种阵列基板及显示装置
US9478566B2 (en) Array substrate, LCD device and driving method
US20180348586A1 (en) Array substrate and repair method, display panel and display apparatus
CN103456744A (zh) 阵列基板及其制备方法、显示装置
CN103296021A (zh) Tft阵列基板
CN103926769A (zh) 一种阵列基板、显示面板及显示器
CN103700629A (zh) 一种阵列基板及其制备方法、显示装置
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
CN102945846A (zh) 阵列基板及其制造方法、显示装置
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
CN204315573U (zh) 一种阵列基板、显示面板和显示装置
CN102446913A (zh) 阵列基板及其制造方法和液晶显示器
CN103681692A (zh) 一种阵列基板及其制作方法、显示装置
CN103268049B (zh) 阵列基板及其制备方法、液晶面板和显示装置
US10361317B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
CN106449664A (zh) 一种显示面板以及电子设备
CN102522411B (zh) 薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法
CN105097898B (zh) 一种薄膜晶体管、阵列基板及显示装置
US9759961B2 (en) Array substrate, display panel and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant