CN102522411B - 薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法 - Google Patents

Abstract

本发明涉及平板显示技术领域，尤其涉及一种薄膜晶体管。该薄膜晶体管形成于一具有第一表面的基板上，包括第一栅极、第一栅绝缘层、第一有源块、第一阻挡块、第一源极、第一漏极及第一钝化层，第一栅极形成于第一表面上，第一栅绝缘层形成于第一栅极上，并覆盖第一栅极，第一有源块设置于第一栅极上方的第一栅绝缘层上，第一阻挡块设置于第一有源块上，第一源极和第一漏极间隔设置于第一有源块上，并覆盖部分第一阻挡块和部分第一栅绝缘层，第一阻挡块在第一栅绝缘层上形成第一阻挡层，第一有源块在第一栅绝缘层上形成第一有源层，第一阻挡层在第一有源层制成之前形成于第一有源块上，第一钝化层设置于第一阻挡块上，其上设有第一通孔。

Description

薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法

技术领域

本发明涉及平板显示技术领域，尤其涉及一种薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法。

背景技术

薄膜晶体管(TFT)被广泛应用于平板显示器件，比如目前最为常见的液晶显示器(LCD)。

目前实际销售的基于TFT技术的平板显示产品中，使用的TFT器件基本上属于两类：非晶硅薄膜晶体管(a-SiTFT)和多晶硅薄膜晶体管。对于后者，根据其制造工艺的不同，又可以分为低温多晶硅薄膜晶体管(LTPSTFT)和高温多晶硅薄膜晶体管(HTPSTFT)，分别适用于中小尺寸显示器件和微小尺寸显示器件(如投影图像源)等。

相对于非晶硅薄膜晶体管来说，低温多晶硅薄膜晶体管具有诸多优点，如其迁移率比非晶硅薄膜晶体管高两个数量级，可以较小尺寸的器件实现较强的驱动能力，提高显示器件开口率，也更适用于需要电流驱动的有源矩阵有机发光二极管显示面板；又如其阈值电压比较稳定，可满足有源矩阵有机发光二极管显示面板的稳定性要求，并成为驱动有源矩阵有机发光二极管显示面板的理想选择；再如，非晶硅薄膜晶体管只能形成N型器件，而低温多晶硅薄膜晶体管却可以形成P型与N型两种互补型薄膜晶体管，这使得利用低温多晶硅薄膜晶体管在玻璃基板上形成电路比较灵活，也成为事实上的做法，从而达到简化外围驱动电路的目的。总而言之，低温多晶硅薄膜晶体管因具有诸多优点，使其在高分辨率、电路集成、显示器件集成方面具有广泛应用。但相对于非晶硅薄膜晶体管来说，低温多晶硅薄膜晶体管的制作工艺比较复杂，一般而言，非晶硅薄膜晶体管采用4或5道掩模板光刻工艺，而低温多经过薄膜晶体管通常需要采用9道掩模板光刻工艺，其工艺复杂性的增加使得采用低温多晶硅薄膜晶体管驱动的显示器件的制作成本上升，其良品率下降，影响了低温多晶硅驱动的显示器件的竞争力。

近来，兼有非晶硅和低温多晶硅的优点，氧化物半导体越来越多地被用作薄膜晶体管的有源层。但氧化物半导体在制作过程中容易受到制作过程中加热、刻蚀等工艺影响或者暴露于空气中，导致其性能恶化，无法如预期地实现薄膜晶体管的性能。

发明内容

有鉴于此，有必要提供一种采用氧化物半导体作有源层且性能稳定的薄膜晶体管。

此外，还有必要提供一种使用上述薄膜晶体管的阵列基板。

另外，还有必要提供一种使用上述薄膜晶体管的阵列基板制作方法。

一种阵列基板包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管及多个像素电极，所述多条扫描线和多条信号线相互交叉在所述第一表面上定义出多个像素区域，所述多个薄膜晶体管分别设置于所述多个像素区域内，每一像素区域内至少设有一个所述薄膜晶体管，且每一所述薄膜晶体管分别与一所述扫描线和信号线直接或间接电性连接，所述薄膜晶体管包括第一栅极、第一栅绝缘层、第一有源块、第一阻挡块、第一源极、第一漏极及第一钝化层，所述第一栅极形成于所述基板的第一表面上，所述第一栅绝缘层形成于所述第一栅极上，并覆盖所述第一栅极及扫描线，所述第一有源块设置于所述第一栅极上方的第一栅绝缘层上，所述第一阻挡块设置于所述第一有源块上，所述第一源极和第一漏极间隔设置于所述第一有源块上，并覆盖部分所述第一阻挡块和部分第一栅绝缘层，所述第一阻挡块在所述第一栅绝缘层上形成第一阻挡层，所述第一有源块在所述第一栅绝缘层上形成第一有源层，所述第一阻挡层在所述第一有源层制成之前形成于所述第一有源块上，所述第一钝化层设置于所述第一阻挡块上，其上设有多个第一通孔，所述多个薄膜晶体管的第一有源块形成一第一有源层图案，所述多个薄膜晶体管的第一阻挡块形成一第一阻挡层图案；每一所述像素电极位于一像素区域内，且像素电极设置于所述第一钝化层之上，通过所述第一通孔与一所述第一漏极电性连接。

一种如上所述的阵列基板的制作方法，包括以下步骤：提供一具有第一表面的基板；在所述基板上形成第一栅极及扫描线；在所述第一栅极及扫描线上形成第一栅绝缘层，所述第一栅绝缘层至少完全覆盖所述第一栅极及扫描线；在所述第一栅绝缘层上形成第一有源层图案和第一阻挡层图案，所述第一有源层图案由一第一有源层制成，第一阻挡层图案由一第一阻挡层制成，所述第一阻挡层在所述第一有源层图案制成之前形成于所述第一有源层上，所述第一有源层包括多个第一有源块，所述第一阻挡层包括多个第一阻挡块；在所述第一阻挡块、第一有源块上形成第一源极、第一漏极及信号线；在所述第一源极、第一漏极及信号线上形成第一钝化层，并在所述第一钝化层上形成多个第一通孔；在第一钝化层上形成多个像素电极，每一像素电极通过所述第一通孔与一第一漏极电性连接。

本发明提供的所述阵列基板的制作方法中，形成所述第一有源层图案和第一阻挡层图案的步骤具体包括以下步骤：在第一栅绝缘层上形成一第一有源层；在所述第一有源层上形成一第一阻挡层；在所述第一阻挡层上形成一第二光刻胶层，并经一第二掩膜对所述第二光刻胶层进行光刻，得到一第二光刻胶图案；利用第二光刻胶图案对第一阻挡层进行刻蚀，得到所述第一阻挡层图案；在所述第一阻挡层图案上形成一第三光刻胶层，并经一第三掩膜对所述第三光刻胶层进行光刻，得到一第三光刻胶图案；利用第三光刻胶图案对第一有源层进行刻蚀，得到所述第一有源层图案。

一种阵列基板包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管及多个像素电极，所述多条扫描线和多条信号线相互交叉在所述第一表面上定义出多个像素区域，所述多个薄膜晶体管分别设置于所述多个像素区域内，每一像素区域内至少设有一个所述薄膜晶体管，且每一所述薄膜晶体管分别与一所述扫描线和信号线直接或间接电性连接，所述薄膜晶体管包括第二栅极、第二栅绝缘层、第二有源块、第二阻挡块、第二源极、第二漏极及第二钝化层，所述第二栅极形成于所述基板的第一表面上，所述第二栅绝缘层形成于所述第二栅极上，并覆盖所述第二栅极，所述第二源极和第二漏极间隔设置于所述第二栅极之上的第二栅绝缘层上，并覆盖所述第二栅极边缘外的部分第二栅绝缘层；所述第二阻挡块设置于所述第二有源块上，且所述第二阻挡块与第二有源块位于所述第二栅极上，并覆盖所述第二源极和第二漏极之间的第二栅绝缘层部分，覆盖所述第二源极和第二漏极之间的第二栅绝缘层部分边缘的所述第二源极和第二漏极的一部分，所述第二阻挡块在所述第二栅绝缘层上形成第二阻挡层，所述第二有源块在所述第二栅绝缘层上形成第二有源层，所述第二阻挡层在所述第二有源层制成之前形成于所述第二有源块上；所述多个薄膜晶体管的第二有源块形成一第二有源层图案，所述多个薄膜晶体管的第二阻挡块形成一第二阻挡层图案；所述第二钝化层形成于所述第二阻挡层图案上，并完全覆盖所述第二阻挡层图案，并覆盖所述第二源极、第二漏极、信号线以及未被所述第二阻挡层图案、第二源极、第二漏极、信号线覆盖的第二栅绝缘层，所述第二钝化层上设有多个第二通孔；每一所述像素电极位于一像素区域内，且所述像素电极设置于所述第二钝化层之上，通过所述第二通孔与一所述第二漏极电性连接。

一种薄膜晶体管，形成于一具有第一表面的基板上，包括第一栅极、第一栅绝缘层、第一有源块、第一阻挡块、第一源极、第一漏极及第一钝化层，所述第一栅极形成于所述基板的第一表面上，所述第一栅绝缘层形成于所述第一栅极上，并覆盖所述第一栅极，所述第一有源块设置于所述第一栅极上方的第一栅绝缘层上，所述第一阻挡块设置于所述第一有源块上，所述第一阻挡块由第一阻挡层形成于所述第一栅绝缘层上，所述第一有源块由第一有源层形成于所述第一栅绝缘层上，所述第一阻挡层在所述第一有源块制成之前形成于所述第一有源层上，所述第一源极和第一漏极间隔设置于所述第一有源块上，并覆盖部分所述第一阻挡块和部分第一栅绝缘层，所述第一钝化层设置于所述第一阻挡块上，其上设有第一通孔，所述第一有源块由氧化物半导体材料制成，且其在所述第一表面上的投影覆盖所述第一阻挡块在所述第一表面上的投影的一部分。所述第一有源块由一第一有源层经光刻蚀刻工艺制成，第一阻挡块由一第一阻挡层经光刻蚀刻工艺制成，且第一有源层形成于所述第一栅绝缘层上，并完全覆盖所述第一栅绝缘层，第一阻挡层形成于所述第一有源层上，并完全覆盖所述第一有源层；所述第一阻挡块的边缘与第一有源块之间形成一第一台阶结构，且所述第一台阶结构在所述第一表面上的投影被所述第一栅极在所述第一表面上的投影所覆盖；所述第一有源块的边缘与所述第一栅绝缘层之间形成一第二台阶结构，第二台阶结构在所述第一表面上的投影未被所述第一栅极在所述第一表面上的投影所覆盖。

一种薄膜晶体管，形成于一具有第一表面的基板上，包括第二栅极、第二栅绝缘层、第二有源块、第二阻挡块、第二源极、第二漏极及第二钝化层，所述第二栅极形成于所述基板的第一表面上，所述第二栅绝缘层形成于所述第二栅极上，并覆盖所述第二栅极，所述第二源极和第二漏极间隔设置于所述第二栅极之上的第二栅绝缘层上，并覆盖所述第二栅极边缘外的部分第二栅绝缘层；所述第二阻挡块设置于所述第二有源块上，所述第二阻挡块由第二阻挡层形成于所述第二栅绝缘层上，所述第二有源块由第二有源层形成于所述第二栅绝缘层上，所述第二阻挡层在所述第二有源块制成之前形成于所述第二有源层上，且所述第二阻挡块与第二有源块位于所述第二栅极上，并覆盖所述第二源极和第二漏极之间的第二栅绝缘层部分，覆盖所述第二源极和第二漏极之间的第二栅绝缘层部分边缘的所述第二源极和第二漏极的一部分；所述第二钝化层形成于所述第二阻挡块上，并完全覆盖所述第二阻挡块，并覆盖所述第二源极、第二漏极以及未被所述第二阻挡块、第二源极、第二漏极覆盖的第二栅绝缘层；所述第二有源块由一第二有源层经光刻蚀刻工艺制成，第二阻挡块由一第二阻挡层经光刻蚀刻工艺制成，且第二有源层和第二阻挡层先后形成于所述第二源极、第二漏极上，并所述第二有源层完全覆盖所述第二源极、第二漏极，并覆盖未被所述第二源极、第二漏极覆盖的第二栅绝缘层，所述第二阻挡层完全覆盖所述第二有源层；所述第二有源层由氧化物半导体材料制成；所述第二源极和第二漏极与第二栅极边缘外的部分第二栅绝缘层之间形成第三台阶结构，所述第三台阶结构的投影未被所述第二栅极所覆盖；所述第二阻挡块和第二有源块与所述第二源极和第二漏极之间形成第四台阶结构，第四台阶结构的投影被所述第二栅极的投影所覆盖。

本发明提供的薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法中，所述每一薄膜晶体管的第一有源块位于所述第一源极和第一漏极之间的部分被所述第一阻挡块覆盖，且在所述第一有源块位于所述第一源极和第一漏极之间的部分在所述阵列基板的制作过程中，一直被所述第一阻挡块覆盖，其至始至终未与外界环境接触，因此，其导电性能得以保持，并不会受外界环境影响而发生改变。所述每一薄膜晶体管的第二有源块位于所述第二源极和第二漏极之间的部分被所述第二阻挡块覆盖，且在所述第二有源块位于所述第二源极和第二漏极之间的部分在所述阵列基板的制作过程中，一直被所述第二阻挡块覆盖，其至始至终未与外界环境接触，因此，其导电性能得以保持，并不会受外界环境影响而发生改变。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1为本发明提供的一较佳实施方式的阵列基板的示意图。

图2为图1所示阵列基板的第一实施方式的A-A向剖面示意图。

图3a至3g为图1所示阵列基板的制作流程图。

图4a至4f为图1所示阵列基板的另一较佳实施方式的制作流程图。

图5为图3a至3g所示的阵列基板的制作方法流程示意图。

图6为图4a至4f所示的阵列基板的制作方法流程示意图。

具体实施方式

为说明本发明提供的薄膜晶体管及其制作方法、使用该薄膜晶体管的阵列基板，以下结合说明书附图进行详细阐述。

请同时参阅图1和图2，其为本发明提供的一较佳实施方式的阵列基板的示意图以及所述阵列基板沿A-A向的剖面示意图。所述阵列基板100包括具有第一表面111的基板110、形成于基板110的第一表面111上的多条扫描线120、多条信号线130、多个薄膜晶体管140以及多个像素电极150。所述基板110为透明材料如玻璃、树脂制成，且第一表面为一连续且光滑的平面或曲面。

所述多条扫描线120之间等间隔平行排列，所述多条信号线130之间等间隔平行排列，且所述多条扫描线110和多条信号线130之间相互交叉在所述第一表面上定义出多个像素区域200。所述多个薄膜晶体管140分别设置于所述多个像素区域200内，且每一所述薄膜晶体管140分别与一扫描线110和信号线130电性连接。该多个像素电极150分别设置于多个像素区域200内，并每一像素电极150电性连接位于同一像素区域200内的所述薄膜晶体管140。在本实施方式中，所述多条扫描线120和多条信号线130至少由金属或金属合金制成，在其他实施方式中，所述多条扫描线120和多条信号线130还可以包括透明导电材料，即所述多条扫描线120和多条信号线130包括至少两层结构，一为金属或金属合金层，一为透明导电材料层。所述像素电极150由透明导电材料制成，所述透明导电材料可以是氧化铟锡、氧化铟锡或其化合物。

请同时参阅图3a至3g，其为图2所示阵列基板的制作流程图。在本实施方式中，仅以制作一个薄膜晶体管为例进行说明。

请参阅图3a，在所述阵列基板100的基板110上，形成第一栅极141及扫描线120(参阅图1，本实施方式的阵列基板的制作流程图中均未示出)，然后在所述第一栅极141及扫描线120上形成第一栅绝缘层142。所述第一栅绝缘层142完全覆盖所述第一栅极141及扫描线120，并覆盖未被所述第一栅极141及扫描线120覆盖的第一表面111。在其他实施方式中，所述第一栅绝缘层142仅覆盖所述第一栅极141及扫描线120，并不覆盖未被所述第一栅极141及扫描线120覆盖的第一表面111。所述第一栅极141采用金属或金属合金材料制成，所述第一栅绝缘层142采用透明绝缘材料如氮化硅或氧化硅制成。所述第一栅极141及扫描线120的制作步骤如下：首先，采用所述金属或金属合金材料形成一第一导电层；然后在所述第一导电层上涂布一第一光刻胶层，并经一第一掩膜对所述第一光刻胶层进行光刻，得到第一光刻胶图案。利用所述第一光刻胶图案对所述第一导电层进行刻蚀，得到多个薄膜晶体管的所述第一栅极141及多条扫描线120。

请参阅图3b，在所述第一栅绝缘层142上形成第一有源层143和第一阻挡层144。所述第一有源层143由氧化物半导体材料经沉积工艺制成，所述第一阻挡层144采用与所述第一栅绝缘层142相同的材料制成。

请参阅图3c，在所述第一阻挡层144上涂布一第二光刻胶层，所述第二光刻胶层完全覆盖所述第一阻挡层144，并经一第二掩膜对所述第二光刻胶层进行光刻，得到第二光刻胶图案。利用所述第二光刻胶图案对所述第一阻挡层144进行刻蚀，得到第一阻挡层图案145。所述第一阻挡层图案145包括多个第一阻挡块145a，每一第一阻挡块145a覆盖位于每一薄膜晶体管140的第一栅极141上方的部分第一有源层143和第一栅绝缘层142，即所述第一阻挡块145a在所述第一表面111上的投影的一部分被所述第一栅极141在所述第一表面111上的投影所覆盖。

请参阅图3d，在所述第一阻挡层图案145上涂布一第三光刻胶层，所述第三光刻胶层完全覆盖所述第一阻挡层图案145及第一有源层143。然后，经一第三掩膜对所述第三光刻胶层进行光刻，得到第三光刻胶图案。利用所述第三光刻胶图案对所述第一有源层143进行光刻，得到第一有源层图案146。所述第一有源层图案146包括多个第一有源块146a，所述第一有源块146a覆盖位于每一薄膜晶体管140的第一栅极141上方的第一栅绝缘层142，且其跨度大于所述第一栅极141的跨度，即其所述第一表面111上的投影覆盖所述第一栅极141在所述第一表面上的投影的一部分。所述第一阻挡块145a的边缘与所述第一有源块146a之间形成一第一台阶结构145b，且所述第一台阶结构145b在所述第一表面111上的投影被所述第一栅极141在所述第一表面111上的投影所覆盖。所述第一有源块146a的边缘与所述第一栅绝缘层142之间形成一第二台阶结构146b，所述第二台阶结构146b在所述第一表面111上的投影未被所述第一栅极141在所述第一表面111上的投影所覆盖。图3c和3d中，两次光刻工艺可以利用一灰阶掩膜一次光刻替换，进而减少一次光刻工艺，简化工艺，降低成本，同时提高良品率。

请参阅图3e，在所述第一阻挡层图案145及第一有源层图案146上形成以第二导电层，所述第二导电层由金属或金属合金材料经沉积工艺制成，所述第二导电层完全覆盖所述第一阻挡层图案145及第一有源层图案146，并覆盖未被所述第一阻挡层图案145及第一有源层图案146覆盖的第一栅绝缘层142。然后，在所述第二导电层上涂布一地四光刻胶层，并经一第四掩膜对所述第四光刻胶层进行光刻，得到第四光刻胶图案。利用所述第四光刻胶图案对所述第二导电层进行光刻，得到多条信号线130及每一所述薄膜晶体管140的第一源极147a和第一漏极147b。同一所述薄膜晶体管140的第一源极147a和第一漏极147b间隔设置于所述第一有源块146a上，并覆盖部分第一阻挡块145a、第一有源块146a边缘的第一栅绝缘层142。所述信号线130与扫描线120相互交叉将所述第一表面111分割成多个所述像素区域200，所述第一源极147a与一所述信号线130电性连接。所述第一台阶结构145b和第二台阶结构146b可以有效防止形成于其上的第一源极147a和第一漏极147b发生断线。

请参阅图3f，在所述第一源极147a、第一漏极147b及信号线130上形成一第一钝化层148，所述第一钝化层148至少完全覆盖所述第一源极147a、第一漏极147b及信号线130。然后，在所述第一钝化层148上涂布一第五光刻胶层，并经一第五掩膜对所述第五光刻胶层进行一次光刻，得到第五光刻胶图案。利用所述第五光刻胶图案对所述第一钝化层148进行蚀刻，在所述第一钝化层148上形成多个第一通孔148a。所述第一通孔148a与所述每一薄膜晶体管140的第一漏极147b一部分相对应，并暴露出所述第一漏极147b的一部分。所述第一钝化层148采用与第一栅绝缘层142相同的材料经沉积工艺制成。所述第一台阶结构145b和第二台阶结构146b可以有效防止形成于所述第一源极147a和第一漏极147b上的的第一钝化层148发生断层，防止所述第一源极147a与所述像素电极150之间电性连接，影响阵列基板的良品率。

请参阅图3g，在所述第一钝化层148上形成一第三导电层，所述第三导电层完全覆盖所述第一钝化层148以及通过所述第一通孔148a暴露出的所述第一漏极147b的一部分。然后，在所述第三导电层上涂布一第六光刻胶层，并经一第六掩膜对所述第六光刻胶层进行光刻，得到一第六光刻胶图案。利用所述第六光刻胶图案对所述第三导电层进行蚀刻，得到位于每一像素区域200内的像素电极150，且每一像素电极150通过所述第一通孔148a与位于同一像素区域200内的薄膜晶体管140的第一漏极147b电性连接。所述第三导电层150由透明导电材料经薄膜沉积工艺制成。

在上述阵列基板100的制作过程中，所述每一薄膜晶体管140的第一有源块146a位于所述第一源极147a和第一漏极147b之间的部分被所述第一阻挡块145覆盖，且在所述第一有源块146位于所述第一源极147a和第一漏极147b之间的部分在所述阵列基板100的制作过程中，一直被所述第一阻挡块145覆盖，其至始至终未与外界环境接触，因此，其导电性能得以保持，并不会受外界环境影响而发生改变。

请同时参阅图4a至4f，其为图1所示阵列基板的另一较佳实施方式的制作流程图。在本实施方式中，仅以制作一个薄膜晶体管为例进行说明。

请参阅图4a，在所述阵列基板100的基板310上，形成第二栅极341及扫描线120(参阅图1，本实施方式的阵列基板的制作流程图中均未示出)，然后在所述第二栅极341及扫描线120上形成第二栅绝缘层342。所述第二栅绝缘层342完全覆盖所述第二栅极341及扫描线120，并覆盖未被所述第二栅极341及扫描线120覆盖的第一表面311。在其他实施方式中，所述第二栅绝缘层342仅覆盖所述第二栅极341及扫描线120，并不覆盖未被所述第二栅极341及扫描线120覆盖的第一表面311。所述第二栅极341采用金属或金属合金材料制成，所述第二栅绝缘层342采用透明绝缘材料如氮化硅或氧化硅制成。所述第二栅极341及扫描线120的制作步骤如下：首先，采用所述金属或金属合金材料形成一第四导电层；然后在所述第四导电层上涂布一第七光刻胶层，并经一第七掩膜对所述第七光刻胶层进行光刻，得到第七光刻胶图案。利用所述第七光刻胶图案对所述第四导电层进行刻蚀，得到多个薄膜晶体管的所述第二栅极341及多条扫描线120。

请参阅图4b，在所述第二栅绝缘层142上形成第五导电层，所述第五导电层完全覆盖所述第二栅绝缘层142。然后，在所述第五导电层上涂布一第八光刻胶层，并经一第八掩膜对所述第八光刻胶层进行光刻，得到第八光刻胶图案。利用所述第八光刻胶图案对所述第五导电层进行蚀刻，得到每一所述薄膜晶体管的第二源极347a和第二漏极347b、信号线130(参阅图1，本实施方式的制作流程中均为示出所述信号线130)。所述第二源极347a和第二漏极347b间隔设置于所述第二栅极341上方的第二栅绝缘层342上，并覆盖所述第二栅极341边缘外的部分第二栅绝缘层342。所述第五导电层采用金属或金属合金材料经薄膜沉积工艺制成。所述第二源极347a和第二漏极347b与第二栅极341边缘外的部分第二栅绝缘层342之间形成第三台阶结构347c。所述第三台阶结构347c的投影未被所述第二栅极342所覆盖。

请参阅图4c，在所述第二源极347a、第二漏极347b、信号线130上依次形成一第二有源层343和一第二阻挡层344。所述第二有源层343完全覆盖所述第二源极347a、第二漏极347b、信号线130，并覆盖未被所述第二源极347a、第二漏极347b、信号线130覆盖的第二栅绝缘层342。所述第二阻挡层344完全覆盖所述第二有源层343。所述第二有源层343由氧化物半导体材料经沉积工艺制成，所述第二阻挡层344采用与第二栅绝缘层342相同的材料制成。

请参阅图4d，在所述第二阻挡层344上涂布一第九光刻胶层，并经一第九掩膜对所述第九光刻胶层进行光刻，得到第九光刻胶图案。利用所述第九光刻胶图案对上所述第二阻挡层344和第二有源层343进行刻蚀，得到第二阻挡层图案345和第二有源层图案346。所述第二阻挡层图案345包括多个第二阻挡块345a，所述第二有源层图案346包括多个第二有源块346a，所述第二阻挡块345a完全覆盖所述第二有源块346a，且所述第二阻挡块345a和第二有源块346a位于每一所述第二栅极341上，并覆盖所述第二源极347a和第二漏极347b之间的第二栅绝缘层342部分，覆盖第二源极347a和第二漏极347b之间的第二栅绝缘层342部分边缘的第二源极347a和第二漏极347b的一部分。所述第二阻挡块345a和第二有源块346a与所述第二源极347a和第二漏极347b之间形成第四台阶结构346b。所述第四台阶结构346b的投影被所述第二栅极342的投影所覆盖。

请参阅图4e，在所述第二阻挡层图案345上形成一第二钝化层348，所述第二钝化层完全覆盖所述第二阻挡层图案345，并覆盖所述第二源极347a、第二漏极347b、信号线130以及未被所述第二阻挡层图案345、第二源极347a、第二漏极347b、信号线130覆盖的第二栅绝缘层342。在所述第二钝化层348上涂布一第十光刻胶层，并经一第十掩膜对所述第十光刻胶层进行一次光刻，得到第十光刻胶图案。利用所述第十光刻胶图案对所述第二钝化层348进行蚀刻，在所述第二钝化层348上形成多个第二通孔348a。所述第二通孔348a与所述每一薄膜晶体管140的第二漏极347b一部分相对应，并暴露出所述第二漏极147b的一部分。所述第二钝化层348采用与所述第二栅绝缘层342相同的材料经沉积工艺制成。所述第三台阶结构347c与第四台阶结构346b可以有效防止所述第二钝化层348出现断层。

请参阅图4f，在所述第二钝化层348上形成一第六导电层，所述第六导电层完全覆盖所述第二钝化层348以及通过所述第二通孔348a暴露出的所述第二漏极347b的一部分。然后，在所述第六导电层上涂布一第十一光刻胶层，并经一第十一掩膜对所述第十一光刻胶层进行光刻，得到一第十一光刻胶图案。利用所述第十一光刻胶图案对所述第六导电层进行蚀刻，得到位于每一像素区域200内的像素电极150，且每一像素电极150通过所述第二通孔348a与位于同一像素区域200内的薄膜晶体管140的第二漏极347b电性连接。所述第六导电层由透明导电材料经薄膜沉积工艺制成。

在上述阵列基板100的制作过程中，所述每一薄膜晶体管140的第二有源块346a位于所述第二源极347a和第二漏极347b之间的部分被所述第二阻挡块345a覆盖，且在所述第二有源块346a位于所述第二源极347a和第二漏极347b之间的部分在所述阵列基板100的制作过程中，一直被所述第二阻挡块345a覆盖，其至始至终未与外界环境接触，因此，其导电性能得以保持，并不会受外界环境影响而发生改变。

请参阅图5，其为图3a至3g所示的阵列基板的制作方法流程示意图。所述阵列基板的制作方法，包括下列步骤：

步骤S1：提供一具有一第一表面的基板。所述基板由透明材料如树脂、玻璃制成，所述第一表面为表面光滑且连续的平面或曲面。

步骤S2：在所述基板的第一表面上形成第一栅极及扫描线。采用金属或金属合金材料形成一第一导电层，在所述第一导电层上涂布一第一光刻胶层，并经一第一掩膜对所述第一光刻胶层进行光刻，得到第一光刻胶图案。利用所述第一光刻胶图案对所述第一导电层进行刻蚀，得到多个薄膜晶体管的所述第一栅极及多条扫描线。

步骤S3：在所述第一栅极及扫描线上形成第一栅绝缘层，所述第一栅绝缘层完全覆盖所述第一栅极及扫描线。在其他实施方式中，所述第一栅绝缘层仅覆盖所述第一栅极及扫描线，并不覆盖未被所述第一栅极及扫描线覆盖的第一表面。所述第一栅绝缘层采用透明绝缘材料如氮化硅或氧化硅制成。

步骤S4：在所述第一栅绝缘层上形成第一有源层图案和第一阻挡层图案，其具体步骤如下：在所述第一栅绝缘层上形成第一有源层和第一阻挡层。所述第一有源层由氧化物半导体材料经沉积工艺制成，所述第一阻挡层采用与所述第一栅绝缘层相同的材料制成。在所述第一阻挡层上涂布一第二光刻胶层，所述第二光刻胶层完全覆盖所述第一阻挡层，并经一第二掩膜对所述第二光刻胶层进行光刻，得到第二光刻胶图案。利用所述第二光刻胶图案对所述第一阻挡层进行刻蚀，得到第一阻挡层图案。所述第一阻挡层图案包括多个第一阻挡块，所述第一阻挡块覆盖位于每一薄膜晶体管的第一栅极上方的部分第一有源层，即所述第一阻挡块在所述第一表面上的投影的一部分被所述第一栅极在所述第一表面上的投影所覆盖。在所述第一阻挡层图案上涂布一第三光刻胶层，所述第三光刻胶层完全覆盖所述第一阻挡层图案及第一有源层。然后，经一第三掩膜对所述第三光刻胶层进行光刻，得到第三光刻胶图案。利用所述第三光刻胶图案对所述第一有源层进行光刻，得到第一有源层图案。所述第一有源层图案包括多个第一有源块，所述第一有源块覆盖位于每一薄膜晶体管的第一栅极上方的第一栅绝缘层，且其在所述扫描线方向的跨度大于所述第一栅极在该方向的跨度，即其所述第一表面上的投影覆盖所述第一栅极在所述第一表面上的投影的一部分。上述两次光刻工艺可以利用一灰阶掩膜一次光刻替换，进而减少一次光刻工艺，简化工艺，降低成本，同时提高良品率。

步骤S5：在所述第一有源块、第一阻挡块上形成第一源极、第一漏极及信号线。在所述第一阻挡层图案及第一有源层图案上形成以第二导电层，所述第二导电层由金属或金属合金材料经沉积工艺制成，所述第二导电层完全覆盖所述第一阻挡层图案及第一有源层图案，并覆盖未被所述第一阻挡层图案及第一有源层图案覆盖的第一栅绝缘层。然后，在所述第二导电层上涂布一地四光刻胶层，并经一第四掩膜对所述第四光刻胶层进行光刻，得到第四光刻胶图案。利用所述第四光刻胶图案对所述第二导电层进行光刻，得到多条信号线及每一所述薄膜晶体管的第一源极和第一漏极。同一所述薄膜晶体管的第一源极和第一漏极间隔设置于所述第一有源块上，并覆盖部分第一阻挡块、第一有源块边缘的第一栅绝缘层。所述信号线与扫描线相互交叉将第一表面分割成多个所述像素区域，所述第一源极与一所述信号线电性连接。

步骤S6：在所述第一源极、第一漏极及信号线上形成第一钝化层，并在所述第一钝化层上设置多个第一通孔。所述第一钝化层至少完全覆盖所述第一源极、第一漏极及信号线。然后，在所述第一钝化层上涂布一第五光刻胶层，并经一第五掩膜对所述第五光刻胶层进行一次光刻，得到第五光刻胶图案。利用所述第五光刻胶图案对所述第一钝化层进行蚀刻，在所述第一钝化层上形成多个第一通孔。所述第一通孔与所述每一薄膜晶体管的第一漏极一部分相对应，并暴露出所述第一漏极的一部分。所述第一钝化层采用与第一栅绝缘层相同的材料经沉积工艺制成。

步骤S7：在所述第一钝化层上形成多个像素电极，每一像素电极通过一第一通孔与一所述第一漏极电性连接。在所述第一钝化层上形成一第三导电层，所述第三导电层完全覆盖所述第一钝化层以及通过所述第一通孔暴露出的所述第一漏极的一部分。然后，在所述第三导电层上涂布一第六光刻胶层，并经一第六掩膜对所述第六光刻胶层进行光刻，得到一第六光刻胶图案。利用所述第六光刻胶图案对所述第三导电层进行蚀刻，得到位于每一像素区域内的像素电极，且每一像素电极通过所述第一通孔与位于同一像素区域内的薄膜晶体管的第一漏极电性连接。第三导电层由透明导电材料经薄膜沉积工艺制成。

在上述阵列基板的制作方法中，所述每一薄膜晶体管的第一有源块位于所述第一源极和第一漏极之间的部分被所述第一阻挡块覆盖，且在所述第一有源块位于所述第一源极和第一漏极之间的部分在所述阵列基板的制作过程中，一直被所述第一阻挡块覆盖，其至始至终未与外界环境接触，因此，其导电性能得以保持，并不会受外界环境影响而发生改变。

请参阅图6，其为图4a至4f所示的阵列基板的制作方法流程示意图。所述阵列基板的制作方法，包括下列步骤：

步骤M1：提供一具有一第一表面的基板。所述基板由透明材料如树脂、玻璃制成，所述第一表面为表面光滑且连续的平面或曲面。

步骤M2：在所述基板的第一表面上形成第二栅极及扫描线。采用金属或金属合金材料形成一第四导电层，在所述第四导电层上涂布一第七光刻胶层，并经一第七掩膜对所述第七光刻胶层进行光刻，得到第七光刻胶图案。利用所述第七光刻胶图案对所述第四导电层进行刻蚀，得到多个薄膜晶体管的所述第二栅极及多条扫描线。

步骤M3：在所述第二栅极及扫描线上形成第二栅绝缘层，所述第二栅绝缘层完全覆盖所述第二栅极及扫描线。在其他实施方式中，所述第二栅绝缘层仅覆盖所述第二栅极及扫描线，并不覆盖未被所述第二栅极及扫描线覆盖的第一表面。所述第二栅绝缘层采用透明绝缘材料如氮化硅或氧化硅制成。

步骤M4：在所述第二栅绝缘层上形成第二源极、第二漏极及信号线，其具体步骤如下：在所述第二栅绝缘层上形成第五导电层，所述第五导电层完全覆盖所述第二栅绝缘层。然后，在所述第五导电层上涂布一第八光刻胶层，并经一第八掩膜对所述第八光刻胶层进行光刻，得到第八光刻胶图案。利用所述第八光刻胶图案对所述第五导电层进行蚀刻，得到每一所述薄膜晶体管的第二源极和第二漏极、信号线。所述第二源极和第二漏极间隔设置于所述第二栅极上方的第二栅绝缘层上，并覆盖所述第二栅极边缘外的部分第二栅绝缘层。所述第五导电层采用金属或金属合金材料经薄膜沉积工艺制成。

步骤M5：在第二源极、第二漏极及信号线上形成第一有源层图案和第一遮挡层图案，其具体步骤如下：在所述第二源极、第二漏极、信号线上依次形成一第二有源层和一第二阻挡层。所述第二有源层完全覆盖所述第二源极、第二漏极、信号线，并覆盖未被所述第二源极、第二漏极、信号线覆盖的第二栅绝缘层。所述第二阻挡层完全覆盖所述第二有源层。所述第二有源层由氧化物半导体材料经沉积工艺制成，所述第二阻挡层采用与第二栅绝缘层相同的材料制成。在所述第二阻挡层上涂布一第九光刻胶层，并经一第九掩膜对所述第九光刻胶层进行光刻，得到第九光刻胶图案。利用所述第九光刻胶图案对上所述第二阻挡层和第二有源层进行刻蚀，得到第二阻挡层图案和第二有源层图案。所述第二阻挡层图案完全覆盖所述第二有源层图案，且所述第二阻挡层图案和第二有源层图案分别包括多个第二阻挡块和多个第二有源块，每一所述第二阻挡块和第二有源块位于所述第二栅极上，并覆盖所述第二源极和第二漏极之间的第二栅绝缘层部分，覆盖所述第二源极和第二漏极之间的第二栅绝缘层部分边缘的所述第二源极和第二漏极的一部分。

步骤M6：在第二阻挡层图案上形成第二钝化层，在所述第二钝化层上设置多个第二通孔，其具体步骤如下：所述第二钝化层完全覆盖所述第二阻挡层图案，并覆盖所述第二源极、第二漏极、信号线以及未被所述第二阻挡层图案、第二源极、第二漏极、信号线覆盖的第二栅绝缘层。在所述第二钝化层上涂布一第十光刻胶层，并经一第十掩膜对所述第十光刻胶层进行一次光刻，得到第十光刻胶图案。利用所述第十光刻胶图案对所述第二钝化层进行蚀刻，在所述第二钝化层上形成多个第二通孔。所述第二通孔与所述每一薄膜晶体管的第二漏极一部分相对应，并暴露出所述第二漏极的一部分。所述第二钝化层采用与所述第二栅绝缘层相同的材料经沉积工艺制成。

步骤M7：在第二钝化层上形成多个像素电极，每一像素电极通过一第二通孔与一第二漏极电性连接，其具体步骤如下：在所述第二钝化层上形成一第六导电层，所述第六导电层完全覆盖所述第二钝化层以及通过所述第二通孔暴露出的所述第二漏极的一部分。然后，在所述第六导电层上涂布一第十一光刻胶层，并经一第十一掩膜对所述第十一光刻胶层进行光刻，得到一第十一光刻胶图案。利用所述第十一光刻胶图案对所述第六导电层进行蚀刻，得到位于每一像素区域内的像素电极，且每一像素电极通过所述第二通孔与位于同一像素区域内的薄膜晶体管的第二漏极电性连接。所述第六导电层由透明导电材料经薄膜沉积工艺制成。

在上述阵列基板的制作方法中，所述每一薄膜晶体管的第二有源块位于所述第二源极和第二漏极之间的部分被所述第二阻挡块覆盖，且在所述第二有源块位于所述第二源极和第二漏极之间的部分在所述阵列基板的制作过程中，一直被所述第二阻挡块覆盖，其至始至终未与外界环境接触，因此，其导电性能得以保持，并不会受外界环境影响而发生改变。

以上为本发明提供的薄膜晶体管及其制作方法、使用所述薄膜晶体管的阵列基板及其制作方法的较佳实施方式，并不能理解为对本发明权利保护范围的限制，本领域的技术人员应该知晓，在不脱离本发明构思的前提下，还可做多种改进或替换，所有的该等改进或替换都应该在本发明的权利保护范围内，即本发明的权利保护范围应以权利要求为准。

Claims (10)

1.一种阵列基板，包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管及多个像素电极，所述多条扫描线和多条信号线相互交叉在所述第一表面上定义出多个像素区域，所述多个薄膜晶体管分别设置于所述多个像素区域内，每一像素区域内至少设有一个所述薄膜晶体管，且每一所述薄膜晶体管分别与一所述扫描线和信号线直接或间接电性连接，所述薄膜晶体管包括第一栅极、第一栅绝缘层、第一有源块、第一阻挡块、第一源极、第一漏极及第一钝化层，所述第一栅极形成于所述基板的第一表面上，所述第一栅绝缘层形成于所述第一栅极上，并覆盖所述第一栅极及扫描线，所述第一有源块设置于所述第一栅极上方的第一栅绝缘层上，所述第一阻挡块设置于所述第一有源块上，所述第一源极和第一漏极间隔设置于所述第一有源块上，并覆盖部分所述第一阻挡块和部分第一栅绝缘层，所述第一阻挡块在所述第一栅绝缘层上形成第一阻挡层，所述第一有源块在所述第一栅绝缘层上形成第一有源层，所述第一阻挡层在所述第一有源层制成之前形成于所述第一有源块上，所述第一钝化层设置于所述第一阻挡块上，其上设有多个第一通孔，所述多个薄膜晶体管的第一有源块形成一第一有源层图案，所述多个薄膜晶体管的第一阻挡块形成一第一阻挡层图案；每一所述像素电极位于一像素区域内，且像素电极设置于所述第一钝化层之上，通过所述第一通孔与一所述第一漏极电性连接。

2.如权利要求1所述的阵列基板，其特征在于：所述第一有源块由氧化物半导体材料制成，且其在所述第一表面上的投影覆盖所述第一阻挡块在所述第一表面上的投影的一部分，所述第一阻挡块的边缘与第一有源块之间形成一第一台阶结构，且所述第一台阶结构在所述第一表面上的投影被所述第一栅极在所述第一表面上的投影所覆盖；所述第一有源块的边缘与所述第一栅绝缘层之间形成一第二台阶结构，所述第二台阶结构在所述第一表面上的投影未被所述第一栅极在所述第一表面上的投影所覆盖。

3.如权利要求2所述的阵列基板，其特征在于：所述第一有源层图案由一第一有源层经光刻蚀刻工艺制成，第一阻挡层图案由一第一阻挡层经光刻蚀刻工艺制成，且第一有源层形成于所述第一栅绝缘层上，并完全覆盖所述第一栅绝缘层，第一阻挡层形成于所述第一有源层上，并完全覆盖所述第一有源层，所述第一阻挡层在所述第一有源层图案制成之前形成于所述第一有源层上。

4.一种如权利要求1所示的阵列基板的制作方法，包括以下步骤：

提供一具有第一表面的基板；

在所述基板上形成第一栅极及扫描线；

在所述第一栅极及所述扫描线上形成第一栅绝缘层，所述第一栅绝缘层至少完全覆盖所述第一栅极及所述扫描线；

在所述第一栅绝缘层上形成第一有源层图案和第一阻挡层图案，所述第一有源层图案由一第一有源层制成，第一阻挡层图案由一第一阻挡层制成，所述第一阻挡层在所述第一有源层图案制成之前形成于所述第一有源层上，所述第一有源层包括多个第一有源块，所述第一阻挡层包括多个第一阻挡块；

在所述第一阻挡块、所述第一有源块上形成第一源极、第一漏极及信号线；

在所述第一源极、所述第一漏极及所述信号线上形成第一钝化层，并在所述第一钝化层上形成多个第一通孔；

在第一钝化层上形成多个像素电极，每一所述像素电极通过所述第一通孔与一所述第一漏极电性连接。

5.如权利要求4所述的阵列基板的制作方法，其特征在于：形成所述第一有源层图案和第一阻挡层图案的步骤具体包括以下步骤：

在第一栅绝缘层上形成一第一有源层；

在所述第一有源层上形成一第一阻挡层；

在所述第一阻挡层上形成一第二光刻胶层，并经一第二掩膜对所述第二光刻胶层进行光刻，得到一第二光刻胶图案；

利用第二光刻胶图案对第一阻挡层进行刻蚀，得到所述第一阻挡层图案；

在所述第一阻挡层图案上形成一第三光刻胶层，并经一第三掩膜对所述第三光刻胶层进行光刻，得到一第三光刻胶图案；

利用第三光刻胶图案对第一有源层进行刻蚀，得到所述第一有源层图案。

6.一种阵列基板，包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管及多个像素电极，所述多条扫描线和多条信号线相互交叉在所述第一表面上定义出多个像素区域，所述多个薄膜晶体管分别设置于所述多个像素区域内，每一像素区域内至少设有一个所述薄膜晶体管，且每一所述薄膜晶体管分别与一所述扫描线和信号线直接或间接电性连接，所述薄膜晶体管包括第二栅极、第二栅绝缘层、第二有源块、第二阻挡块、第二源极、第二漏极及第二钝化层，所述第二栅极形成于所述基板的第一表面上，所述第二栅绝缘层形成于所述第二栅极上，并覆盖所述第二栅极，所述第二源极和第二漏极间隔设置于所述第二栅极之上的第二栅绝缘层上，并覆盖所述第二栅极边缘外的部分第二栅绝缘层；所述第二阻挡块设置于所述第二有源块上，且所述第二阻挡块与第二有源块位于所述第二栅极上，并覆盖所述第二源极和第二漏极之间的第二栅绝缘层部分，覆盖所述第二源极和第二漏极之间的第二栅绝缘层部分边缘的所述第二源极和第二漏极的一部分，所述第二阻挡块在所述第二栅绝缘层上形成第二阻挡层，所述第二有源块在所述第二栅绝缘层上形成第二有源层，所述第二阻挡层在所述第二有源层制成之前形成于所述第二有源块上；所述多个薄膜晶体管的第二有源块形成一第二有源层图案，所述多个薄膜晶体管的第二阻挡块形成一第二阻挡层图案；所述第二钝化层形成于所述第二阻挡层图案上，并完全覆盖所述第二阻挡层图案，并覆盖所述第二源极、第二漏极、信号线以及未被所述第二阻挡层图案、第二源极、第二漏极、信号线覆盖的第二栅绝缘层，所述第二钝化层上设有多个第二通孔；每一所述像素电极位于一像素区域内，且所述像素电极设置于所述第二钝化层之上，通过所述第二通孔与一所述第二漏极电性连接。

7.如权利要求6所述的阵列基板，其特征在于：所述第二有源层图案由一第二有源层经光刻蚀刻工艺制成，第二阻挡层图案由一第二阻挡层经光刻蚀刻工艺制成，且第二有源层和第二阻挡层先后形成于所述第二源极、第二漏极、信号线上，并所述第二有源层完全覆盖所述第二源极、第二漏极、信号线，并覆盖未被所述第二源极、第二漏极、信号线覆盖的第二栅绝缘层，所述第二阻挡层完全覆盖所述第二有源层；所述第二有源层由氧化物半导体材料制成；所述第二源极和第二漏极与第二栅极边缘外的部分第二栅绝缘层之间形成第三台阶结构，所述第三台阶结构的投影未被所述第二栅极所覆盖；所述第二阻挡块和第二有源块与所述第二源极和第二漏极之间形成第四台阶结构，所述第四台阶结构的投影被所述第二栅极的投影所覆盖。

8.一种薄膜晶体管，其形成于一具有第一表面的基板上，包括第一栅极、第一栅绝缘层、第一有源块、第一阻挡块、第一源极、第一漏极及第一钝化层，所述第一栅极形成于所述基板的第一表面上，所述第一栅绝缘层形成于所述第一栅极上，并覆盖所述第一栅极，所述第一有源块设置于所述第一栅极上方的第一栅绝缘层上，所述第一阻挡块设置于所述第一有源块上，所述第一阻挡块由第一阻挡层形成于所述第一栅绝缘层上，所述第一有源块由第一有源层形成于所述第一栅绝缘层上，所述第一阻挡层在所述第一有源块制成之前形成于所述第一有源层上，所述第一源极和第一漏极间隔设置于所述第一有源块上，并覆盖部分所述第一阻挡块和部分第一栅绝缘层，所述第一钝化层设置于所述第一阻挡块上，其上设有第一通孔，所述第一有源块由氧化物半导体材料制成，且其在所述第一表面上的投影全部或部分覆盖所述第一阻挡块在所述第一表面上的投影。

9.如权利要求8所述的薄膜晶体管，其特征在于：所述第一有源块由一第一有源层经光刻蚀刻工艺制成，第一阻挡块由一第一阻挡层经光刻蚀刻工艺制成，且第一有源层形成于所述第一栅绝缘层上，并完全覆盖所述第一栅绝缘层，第一阻挡层形成于所述第一有源层上，并完全覆盖所述第一有源层；所述第一阻挡块的边缘与第一有源块之间形成一第一台阶结构，且所述第一台阶结构在所述第一表面上的投影被所述第一栅极在所述第一表面上的投影所覆盖；所述第一有源块的边缘与所述第一栅绝缘层之间形成一第二台阶结构，第二台阶结构在所述第一表面上的投影未被所述第一栅极在所述第一表面上的投影所覆盖。

10.一种薄膜晶体管，其形成于一具有第一表面的基板上，包括第二栅极、第二栅绝缘层、第二有源块、第二阻挡块、第二源极、第二漏极及第二钝化层，所述第二栅极形成于所述基板的第一表面上，所述第二栅绝缘层形成于所述第二栅极上，并覆盖所述第二栅极，所述第二源极和第二漏极间隔设置于所述第二栅极之上的第二栅绝缘层上，并覆盖所述第二栅极边缘外的部分第二栅绝缘层；所述第二阻挡块设置于所述第二有源块上，所述第二阻挡块由第二阻挡层形成于所述第二栅绝缘层上，所述第二有源块由第二有源层形成于所述第二栅绝缘层上，所述第二阻挡层在所述第二有源块制成之前形成于所述第二有源层上，且所述第二阻挡块与第二有源块位于所述第二栅极上，并覆盖所述第二源极和第二漏极之间的第二栅绝缘层部分，覆盖所述第二源极和第二漏极之间的第二栅绝缘层部分边缘的所述第二源极和第二漏极的一部分；所述第二钝化层形成于所述第二阻挡块上，并完全覆盖所述第二阻挡块，并覆盖所述第二源极、第二漏极以及未被所述第二阻挡块、第二源极、第二漏极覆盖的第二栅绝缘层；所述第二有源块由一第二有源层经光刻蚀刻工艺制成，第二阻挡块由一第二阻挡层经光刻蚀刻工艺制成，且第二有源层和第二阻挡层先后形成于所述第二源极、第二漏极上，并所述第二有源层完全覆盖所述第二源极、第二漏极，并覆盖未被所述第二源极、第二漏极覆盖的第二栅绝缘层，所述第二阻挡层完全覆盖所述第二有源层；所述第二有源层由氧化物半导体材料制成；所述第二源极和第二漏极与第二栅极边缘外的部分第二栅绝缘层之间形成第三台阶结构，所述第三台阶结构的投影未被所述第二栅极所覆盖；所述第二阻挡块和第二有源块与所述第二源极和第二漏极之间形成第四台阶结构，第四台阶结构的投影被所述第二栅极的投影所覆盖。