TWI726348B - 半導體基板 - Google Patents

半導體基板 Download PDF

Info

Publication number
TWI726348B
TWI726348B TW108123501A TW108123501A TWI726348B TW I726348 B TWI726348 B TW I726348B TW 108123501 A TW108123501 A TW 108123501A TW 108123501 A TW108123501 A TW 108123501A TW I726348 B TWI726348 B TW I726348B
Authority
TW
Taiwan
Prior art keywords
metal oxide
oxide semiconductor
semiconductor pattern
drain
source
Prior art date
Application number
TW108123501A
Other languages
English (en)
Other versions
TW202103237A (zh
Inventor
林威廷
王鼎
鄭君丞
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108123501A priority Critical patent/TWI726348B/zh
Priority to CN202010013803.6A priority patent/CN111146212B/zh
Priority to US16/783,045 priority patent/US11121261B2/en
Publication of TW202103237A publication Critical patent/TW202103237A/zh
Application granted granted Critical
Publication of TWI726348B publication Critical patent/TWI726348B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Abstract

一種半導體基板，包括基板、第一金屬氧化物半導體層、第一絕緣層、第一導電層、第二絕緣層、第二導電層及第二金屬氧化物半導體層。第一電晶體包括第一金屬氧化物半導體層的第一金屬氧化物半導體圖案、第一導電層的第一閘極、第二導電層的第一源極和第二導電層的第一汲極。第二電晶體包括第一金屬氧化物半導體層的第二金屬氧化物半導體圖案、第一導電層的第二閘極、第二導電層的第二源極、第二導電層的第二汲極和第二金屬氧化物半導體層的第三金屬氧化物半導體圖案。

Description

半導體基板
本發明是有關於一種半導體基板，且特別是有關於一種具有多種電晶體的半導體基板。
近年來，各種顯示裝置的應用迅速發展，而薄膜電晶體係一種廣泛應用於顯示技術的半導體元件，例如：應用在液晶顯示器（liquid crystal display，LCD）、有機發光二極體（organic light emitting diode, OLED）顯示器、微型發光二極體（µLED；mini-LED）顯示器及電子紙（electronic paper, E-paper）等顯示器中。
目前業界使用的薄膜電晶體可根據使用之半導體層的材料來做區分，包括非晶矽薄膜電晶體（amorphous silicon TFT, a-Si TFT）、多晶矽薄膜電晶體（poly silicon TFT）及金屬氧化物半導體薄膜電晶體（metal oxide semiconductor TFT）。其中，金屬氧化物半導體薄膜電晶體的金屬氧化物半導體材料一般為非晶相（amorphous）結構，故較沒有應用於大尺寸面板上均勻性不佳的問題，且可利用多種方式成膜，例如濺鍍（sputter）、旋塗（spin-on）及印刷（inkjet printing）等方式。由於金屬氧化物半導體薄膜電晶體的載子遷移率可較非晶矽薄膜電晶體高數倍以上且具有上述製程優勢，故目前市場上已有一些應用金屬氧化物半導體薄膜電晶體的商品上市。
然而，金屬氧化物半導體薄膜電晶體的載子遷移率雖高，但仍有其極限。當金屬氧化物半導體薄膜電晶體應用於特定電路而需提供高電流輸出時，需增加金屬氧化物半導體薄膜電晶體的佈局（layout）面積方能實現。此舉造成高解析度顯示器的畫素佈局設計困難。
本發明提供一種半導體基板，性能佳。
本發明一實施例的半導體基板，包括基板、第一金屬氧化物半導體層、第一絕緣層、第一導電層、第二絕緣層、第二導電層以及第二金屬氧化物半導體層。第一金屬氧化物半導體層設置於基板上。第一金屬氧化物半導體層包括第一金屬氧化物半導體圖案及第二金屬氧化物半導體圖案。第一絕緣層設置於第一金屬氧化物半導體層上。第一導電層設置於第一絕緣層上。第一導電層包括第一閘極及第二閘極。第二絕緣層設置於第一導電層上。第二導電層設置於第二絕緣層上。第二導電層包括第一源極、第一汲極、第二源極及第二汲極。第一源極及第一汲極各自電性連接至第一金屬氧化物半導體層的第一金屬氧化物半導體圖案。第一電晶體包括第一金屬氧化物半導體圖案、第一閘極、第一源極和第一汲極。第二源極及第二汲極各自電性連接至第一金屬氧化物半導體層的第二金屬氧化物半導體圖案。第二金屬氧化物半導體層設置於第二絕緣層上。第二金屬氧化物半導體層包括第三金屬氧化物半導體圖案。第二源極及第二汲極各自電性連接至第二金屬氧化物半導體層的第三金屬氧化物半導體圖案。第二電晶體包括第一金屬氧化物半導體層的第二金屬氧化物半導體圖案、第二閘極、第二源極、第二汲極和第二金屬氧化物半導體層的第三金屬氧化物半導體圖案。特別是，第一電晶體的第一源極與第一電晶體的第一閘極不重疊，第一電晶體的第一汲極與第一電晶體的第一閘極不重疊，第二電晶體的第二源極與第二電晶體的第二閘極部分重疊，且第二電晶體的第二汲極與第二電晶體的第二閘極部分重疊。
本發明一實施例的半導體基板，包括基板、第一電晶體及第二電晶體。第一電晶體設置於基板上。第一電晶體具有第一金屬氧化物半導體圖案、第一閘極、第一源極和第一汲極，且第一源極及第一汲極各自電性連接至第一金屬氧化物半導體圖案。第二電晶體設置於基板上。第二電晶體具有第二金屬氧化物半導體圖案、第一絕緣層、第二閘極、第二絕緣層、第二源極、第二汲極和第三金屬氧化物半導體圖案。第一絕緣層設置於第二金屬氧化物半導體圖案上。第二閘極設置於第一絕緣層上。第二絕緣層設置於第二閘極上。第二源極、第二汲極和第三金屬氧化物半導體圖案設置於第二絕緣層上。第二源極及第二汲極各自電性連接至第二金屬氧化物半導體圖案，且第二源極及第二汲極各自電性連接至第三金屬氧化物半導體圖案。第一電晶體的第一汲極電性連接至第二電晶體的第二閘極。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。再者，“電性連接”或“耦合”係可為二元件間存在其它元件。
本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
圖1A至圖1F為本發明一實施例之半導體基板的製造流程的剖面示意圖。
請參照圖1A，首先，提供一基板110。基板110主要是用以承載半導體基板100（標示於圖1F）的元件。舉例而言，在本實施例中，基板110的材料可以是玻璃、石英、有機聚合物、或是不透光/反射材料（例如：導電材料、晶圓、陶瓷、或其它可適用的材料）、或是其它可適用的材料。
請參照圖1A，接著，可選擇性地在基板110上形成緩衝層120。然而，本發明不限於此，根據其它實施例，也可省略緩衝層120的設置。
請參照圖1A，接著，在基板110上形成第一金屬氧化物半導體層130。第一金屬氧化物半導體層130包括彼此隔開的第一金屬氧化物半導體圖案131及第二金屬氧化物半導體圖案132。
舉例而言，在本實施例中，第一金屬氧化物半導體層130的材料可以是氧化銦鎵鋅（Indium Gallium Zinc Oxide，IGZO）。然而，本發明不限於此，根據其它實施例，第一金屬氧化物半導體層130的材料也可以是其它金屬氧化物半導體，例如但不限於：氧化銦錫鋅（Indium Tin Zinc Oxide，ITZO）、氧化鋅（ZnO）、氧化錫（SnO）、氧化銦鋅（Indium-Zinc Oxide，IZO）、氧化鎵鋅（Gallium-Zinc Oxide， GZO）、氧化鋅錫（Zinc-Tin Oxide，ZTO）或氧化銦錫（Indium-Tin Oxide，ITO）。
請參照圖1B，接著，於第一金屬氧化物半導體層130上形成第一絕緣層140及第一導電層150。第一絕緣層140設置於第一金屬氧化物半導體層130上。第一絕緣層140包括彼此隔開且分別設置於第一金屬氧化物半導體圖案131及第二金屬氧化物半導體圖案132上的第一絕緣圖案141及第二絕緣圖案142。第一導電層150設置於第一絕緣層140上。第一導電層150包括彼此隔開且分別設置於第一絕緣圖案141及第二絕緣圖案142上的第一閘極151及第二閘極152。
第一金屬氧化物半導體圖案131具有源極預定區131a’、汲極預定區131b’和通道區131c，其中第一閘極151遮蔽通道區131c，第一閘極151未遮蔽源極預定區131a’和汲極預定區131b’，且通道區131c連接於源極預定區131a’與汲極預定區131b’之間。第二金屬氧化物半導體圖案132具有源極預定區132a’、汲極預定區132b’和通道區132c，其中第二閘極152遮蔽通道區132c，第二閘極152未遮蔽源極預定區132a’和汲極預定區132b’，且通道區132c連接於源極預定區132a’與汲極預定區132b’之間。
舉例而言，在本實施例中，第一導電層150及第一絕緣層140可利用一光阻層（未繪示）為遮罩來形成，而使第一導電層150與第一絕緣層140在垂直投影方向z上可達成自對準（self-aligned）的效果。也就是說，在本實施例中，第一閘極151及第二閘極152可分別與第一絕緣圖案141及第二絕緣圖案142切齊，但本發明不以此為限。
在本實施例中，第一絕緣層140的材料可以是無機材料（例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層）、有機材料或上述之組合。
在本實施例中，基於導電性的考量，第一導電層150的材料可以是金屬。然而，本發明不限於此，根據其他實施例，第一導電層150的材料也可以是其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。
請參照圖1C，接著，形成第二絕緣材料層160’，以覆蓋第一導電層150、第一絕緣層140及第一金屬氧化物半導體層130。
請參照圖1B及圖1C，在本實施例中，形成第二絕緣材料層160’時，可同時對第一金屬氧化物半導體層130進行局部改質處理程序，以降低源極預定區131a’、汲極預定區131b’、源極預定區132a’和汲極預定區132b’的阻值，並使源極預定區131a’、汲極預定區131b’、源極預定區132a’和汲極預定區132b’分別轉變為源極區131a、汲極區131b、源極區132a和汲極區132b。
舉例而言，在本實施例中，第二絕緣材料層160’可以是含氫的氮化矽，當第二絕緣材料層160’與第一金屬氧化物半導體層130接觸時，第二絕緣材料層160’中的氫會使第一金屬氧化物半導體層130中的載子濃度上升，使得第一金屬氧化物半導體層130與第二絕緣材料層160’接觸的部分（即源極預定區131a’、汲極預定區131b’、源極預定區132a’與汲極預定區132b’）被轉變為近似於導體的源極區131a、汲極區131b、源極區132a和汲極區132b。
也就是說，在本實施例中，第一金屬氧化物半導體層130與第二絕緣材料層160’接觸的部分（即源極區131a、汲極區131b、源極區132a和汲極區132b）為改質區而具有較低的電阻率，第一金屬氧化物半導體層130之未與第二絕緣材料層160’接觸的部分（即通道區131c和通道區132c）則為本質（Intrinsic）區而具有較高的電阻率與半導體特性。
然而，本發明不限於此，根據其它實施例，也可使用其它方法使源極預定區131a’、汲極預定區131b’、源極預定區132a’和汲極預定區132b’分別轉變為近似於導體的源極區131a、汲極區131b、源極區132a和汲極區132b。
舉例而言，於另一實施例，可在形成圖1B的第一金屬氧化物半導體層130、第一絕緣層140及第一導電層150之後和形成圖1C的第二絕緣材料層160’之前，通入氨氣（NH3 ）或氫氣（H2 ）或惰性氣體進行電漿處理程序。所述電漿處理程序有助於讓源極預定區131a’、汲極預定區131b’、源極預定區132a’和汲極預定區132b’的載子濃度上升，進而降低源極預定區131a’、汲極預定區131b’、源極預定區132a’和汲極預定區132b’的阻值，使得源極預定區131a’、汲極預定區131b’、源極預定區132a’和汲極預定區132b’分別轉變為近似於導體的源極區131a、汲極區131b、源極區132a和汲極區132b。
請參照圖1C及圖1D，接著，圖案化第二絕緣材料層160’，以形成第二絕緣層160。第二絕緣層160設置於第一導電層150上且具有接觸窗161a、接觸窗161b、接觸窗162a和接觸窗162b。接觸窗161a、接觸窗161b、接觸窗162a和接觸窗162b分別暴露源極區131a、汲極區131b、源極區132a和汲極區132b。
請參照圖1E，接著，在第二絕緣層160上形成第二導電層170。第二導電層170設置於第二絕緣層160上。第二導電層170包括第一源極171a、第一汲極171b、第二源極172a及第二汲極172b。第一源極171a及第一汲極171b分別透過第二絕緣層160的接觸窗161a及接觸窗161b各自電性連接至第一金屬氧化物半導體圖案131的源極區131a與汲極區131b。第一源極171a及第一汲極171b分別直接接觸於第一金屬氧化物半導體圖案131的源極區131a與汲極區131b。第一金屬氧化物半導體圖案131的通道層131c設置於第一金屬氧化物半導體圖案131的源極區131a與第一金屬氧化物半導體圖案131的汲極區131b之間。
類似地，第二源極172a及第二汲極172b分別透過第二絕緣層160的接觸窗162a及接觸窗162b各自電性連接至第二金屬氧化物半導體圖案132的源極區132a與汲極區132b。第二源極172a及第二汲極172b分別直接接觸於第二金屬氧化物半導體圖案132的源極區132a與汲極區132b。第二金屬氧化物半導體圖案132的通道層132c設置於第二金屬氧化物半導體圖案132的源極區132a與第二金屬氧化物半導體圖案132的汲極區132b之間。
在本實施例中，基於導電性的考量，第二導電層170的材料可以是金屬。然而，本發明不限於此，根據其他實施例，第二導電層170的材料也可以是其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。
請參照圖1E，接著，在第二導電層170上形成第二金屬氧化物半導體層180。第二金屬氧化物半導體層180包括第三金屬氧化物半導體圖案182。第三金屬氧化物半導體圖案182具有源極區182a、通道區182c和汲極區182b。第三金屬氧化物半導體圖案182的源極區182a直接接觸於第二源極172a，第三金屬氧化物半導體圖案182的汲極區182b直接接觸於第二汲極172b，且第三金屬氧化物半導體圖案182的通道區182c設置於第三金屬氧化物半導體圖案182的源極區182a與第三金屬氧化物半導體圖案182的汲極區182b之間。
在本實施例中，第二金屬氧化物半導體層180可不像前述的第一金屬氧化物半導體層130般進行局部改質處理程序，而第三金屬氧化物半導體圖案182的源極區182a、通道區182c和汲極區182b可皆為本質區。第三金屬氧化物半導體圖案182之源極區182a及汲極區182b的電阻率大於第二金屬氧化物半導體圖案132之源極區132a及汲極區132b的電阻率。第三金屬氧化物半導體圖案182之源極區182a及汲極區182b的電阻率大於第一金屬氧化物半導體圖案131之源極區131a及汲極區131b的電阻率。
在本實施例中，第二金屬氧化物半導體層180的材料與第一金屬氧化物半導體層130的材料可選擇性地不同。較佳的是，第二金屬氧化物半導體層180的載子遷移率可大於第一金屬氧化物半導體層130的載子遷移率。舉例而言，在本實施例中，第二金屬氧化物半導體層180的材料可以是氧化銦錫鋅（Indium Tin Zinc Oxide，ITZO）。然而，本發明不限於此，根據其它實施例，第二金屬氧化物半導體層180的材料也可以是其它金屬氧化物半導體，例如但不限於：氧化銦鎵鋅（Indium Gallium Zinc Oxide，IGZO）、氧化鋅（ZnO）、氧化錫（SnO）、氧化銦鋅（Indium-Zinc Oxide，IZO）、氧化鎵鋅（Gallium-Zinc Oxide， GZO）、氧化鋅錫（Zinc-Tin Oxide，ZTO）或氧化銦錫（Indium-Tin Oxide，ITO）。
請參照圖1F，接著，形成第三絕緣層190，以覆蓋第二金屬氧化物半導體層180、第二導電層170及第二絕緣層160。在本實施例中，第三絕緣層190的材料可以是無機材料（例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層）、有機材料或上述之組合。於此，便完成本實施例的半導體基板100。
請參照圖1F，半導體基板100具有第一電晶體T1及第二電晶體T2。第一電晶體T1可由前述之第一金屬氧化物半導體圖案131、第一絕緣圖案141、第一閘極151、第二絕緣層160、第一源極171a和第一汲極171b形成。第二電晶體T2可由前述之第二金屬氧化物半導體圖案132、第一絕緣圖案141、第二閘極152、第二絕緣層160、第二源極172a、第二汲極172b及第三金屬氧化物半導體圖案182形成。
值得一提的是，第二電晶體T2包括兩個半導體圖案（即第二半導體圖案132及第三半導體圖案182），且所述兩個半導體圖案共用同一組的源極與汲極（即第二源極172a與第二汲極172b）。也就是說，第二電晶體T2包括兩個子電晶體，其中一個子電晶體由第二半導體圖案132、第二絕緣圖案142、第二閘極152、第二絕緣層160、第二源極172a和第二汲極172b所構成，另一個子電晶體由第二閘極152、第二絕緣層160、第二源極172a、第二汲極172b和第三半導體圖案182所構成，且所述兩個子電晶體係並聯。藉此，第二電晶體T2能提供高電流輸出（例如但不限於：一個子電晶體所能提供之電流輸出的兩倍）。此外，由於第二電晶體T2的兩個半導體圖案（即第二半導體圖案132及第三半導體圖案182）係上下堆疊，因此第二電晶體T2在實現高電流輸出的同時，無須佔用更多的佈局（layout）面積，而有助於半導體基板100的開口率。
再者，於本實施例中，第二電晶體T2的第二源極172a與第二電晶體T2的第二閘極152係部分重疊，且第二電晶體T2的第二汲極172b與第二電晶體T2的第二閘極152係部分重疊。也就是說，第三金屬氧化物半導體圖案182之位於第二源極172a與第二汲極172b之間的一部分（即通道區182c）位在第二閘極152的面積以內。藉此，即便第二電晶體T2之第三金屬氧化物半導體圖案182的源極區182a與汲極區182b未被改質而具有偏高的電阻率，第二閘極152仍能有效控制通道區182c中的載子，進而使第二電晶體T2具有高載子遷移率（mobility）。
此外，在本實施例中，第一電晶體T1的第一源極171a與第一電晶體T1的第一閘極151係不重疊，且第一電晶體T1的第一汲極171b與第一電晶體T1的第一閘極151係不重疊。因此，第一電晶體T1的寄生電容低，易操作。
具有低寄生電容的第一電晶體T1及能提供高電流輸入的第二電晶體T2可應用在各種電路中，以因應不同電路設計對電晶體特性的需求，以下配合圖2舉例說明之。
圖2示出本發明一實施例之半導體基板的畫素驅動電路。 請參照圖1及圖2，前述的第一電晶體T1及第二電晶體T2可應用在圖2的畫素驅動電路中。具體而言，在本實施例中，半導體基板100還可包括資料線DL、掃描線SL、電源線PL、儲存電容C、第一電極E1及第二電極E2。第一電晶體T1的第一源極171a電性連接至資料線DL。第一電晶體T1的第一閘極151電性連接至掃描線SL。第一電晶體T1的第一汲極171b電性連接至第二電晶體T2的第二閘極152及儲存電容C。第二電晶體T2的第二源極172a及儲存電容C電性連接至電源線PL。第二電晶體T2的第二汲極172b電性連接至第一電極E1。第二電極E2具有一預定電位（例如但不限於：接地電位）。
在本實施例中，半導體基板100可做為主動式發光二極體顯示裝置的背板使用。發光二極體元件LED可被轉置於半導體基板100上，其中發光二極體元件LED的陽極電性連接至與第二電晶體T2之第二汲極172b電性連接的第一電極E1，發光二極體元件LED的陰極電性連接至具有預定電位的第二電極E2。然而，本發明不限於此，半導體基板100也可應用在其它類型的顯示裝置中；舉例而言，第一電極E1與第二電極E2之間可夾有機電致發光層，而半導體基板100也可做為有機電致發光顯示裝置的主動元件陣列基板使用。
請參照圖1及圖2，值得一提的是，在圖2的畫素驅動電路中，具有低寄生電容的第一電晶體T1係做為一選擇電晶體使用，能提供高電流輸入的第二電晶體T2係做為一驅動電晶體使用。藉此，第一電晶體T1及第二電晶體T2能各自發揮其特性，進而提升畫素驅動電路的整體性能。
需說明的是，半導體基板100的第一電晶體T1及第二電晶體T2並不限於僅能應用在位於主動區的畫素驅動電路中。根據其它實施例中，第一電晶體T1與第二電晶體T2也能應用在位於周邊區的電路中，例如可應用在：整合型閘極驅動電路或其它周邊電路中。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重述。
圖3為本發明另一實施例之半導體基板的剖面示意圖。圖3的半導體基板100A與圖1F的半導體基板100類似，兩者的差異在於：在圖1F的實施例中，係先形成第二導電層170再形成第二金屬氧化物半導體層180，而第二金屬氧化物半導體層180設置於第二導電層170上；在圖3的實施例中，係先形成第二金屬氧化物半導體層180再形成第二導電層170，而第二導電層170設置於第二金屬氧化物半導體層180上。
圖3的第一電晶體T1及第二電晶體T2也可應用於圖2的畫素驅動電路或其它電路中，本領域具有通常知識者根據前述的說明應能實現之，於此便不再重述。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100A:半導體基板 110:基板 120:緩衝層 130:第一金屬氧化物半導體層 131:第一金屬氧化物半導體圖案 131a’、132a’:源極預定區 131b’、132b’:汲極預定區 131a、132a、182a:源極區 131b、132b、182b:汲極區 131c、132c、182c:通道區 132:第二金屬氧化物半導體圖案 140:第一絕緣層 141:第一絕緣圖案 142:第二絕緣圖案 150:第一導電層 151:第一閘極 152:第二閘極 160’:第二絕緣材料層 160:第二絕緣層 161a、161b、162a、162b:接觸窗 170:第二導電層 171a:第一源極 171b:第一汲極 172a:第二源極 172b:第二汲極 180:第二金屬氧化物半導體層 182:第三金屬氧化物半導體圖案 190:第三絕緣層 C:儲存電容 DL:資料線 E1:第一電極 E2:第二電極 LED:發光二極體元件 PL:電源線 SL:掃描線 T1:第一電晶體 T2:第二電晶體 z:垂直投影方向
圖1A至圖1F為本發明一實施例之半導體基板的製造流程的剖面示意圖。 圖2示出本發明一實施例之半導體基板的畫素驅動電路。 圖3為本發明另一實施例之半導體基板的剖面示意圖。
100:半導體基板
110:基板
120:緩衝層
130:第一金屬氧化物半導體層
131:第一金屬氧化物半導體圖案
131a、132a、182a:源極區
131b、132b、182b:汲極區
131c、132c、182c:通道區
132:第二金屬氧化物半導體圖案
140:第一絕緣層
141:第一絕緣圖案
142:第二絕緣圖案
150:第一導電層
151:第一閘極
152:第二閘極
160:第二絕緣層
161a、161b、162a、162b:接觸窗
170:第二導電層
171a:第一源極
171b:第一汲極
172a:第二源極
172b:第二汲極
180:第二金屬氧化物半導體層
182:第三金屬氧化物半導體圖案
190:第三絕緣層
T1:第一電晶體
T2:第二電晶體
z:垂直投影方向

Claims (22)

  1. 一種半導體基板，包括：一基板；一第一金屬氧化物半導體層，設置於該基板上，其中該第一金屬氧化物半導體層包括一第一金屬氧化物半導體圖案及一第二金屬氧化物半導體圖案；一第一絕緣層，設置於該第一金屬氧化物半導體層上；一第一導電層，設置於該第一絕緣層上，其中該第一導電層包括一第一閘極及一第二閘極；一第二絕緣層，設置於該第一導電層上；一第二導電層，設置於該第二絕緣層上，其中該第二導電層包括一第一源極、一第一汲極、一第二源極及一第二汲極，該第一源極及該第一汲極各自電性連接至該第一金屬氧化物半導體層的該第一金屬氧化物半導體圖案，一第一電晶體包括該第一金屬氧化物半導體圖案、該第一閘極、該第一源極和該第一汲極，且該第二源極及該第二汲極各自電性連接至該第一金屬氧化物半導體層的該第二金屬氧化物半導體圖案；一第二金屬氧化物半導體層，設置於該第二絕緣層上，其中該第二金屬氧化物半導體層包括一第三金屬氧化物半導體圖案，該第二源極及該第二汲極各自電性連接至該第二金屬氧化物半導體層的該第三金屬氧化物半導體圖案，且一第二電晶體包括該第一金屬氧化物半導體層的該第二金屬氧化物半導體圖案、該第二 閘極、該第二源極、該第二汲極和該第二金屬氧化物半導體層的該第三金屬氧化物半導體圖案；該第一電晶體的該第一源極與該第一電晶體的該第一閘極不重疊，且該第一電晶體的該第一汲極與該第一電晶體的該第一閘極不重疊；該第二電晶體的該第二源極與該第二電晶體的該第二閘極部分重疊，且該第二電晶體的該第二汲極與該第二電晶體的該第二閘極部分重疊；該第一電晶體的該第一汲極電性連接至該第二電晶體的該第二閘極；以及一發光二極體元件，電性連接至該第二電晶體的該第二汲極。
  2. 如申請專利範圍第1項所述的半導體基板，其中該第二電晶體的該第二金屬氧化物半導體圖案具有一源極區、一通道區和一汲極區，該第二金屬氧化物半導體圖案的該源極區直接接觸於該第二源極，該第二金屬氧化物半導體圖案的該汲極區直接接觸於該第二汲極，且該第二金屬氧化物半導體圖案的該通道區設置於該第二金屬氧化物半導體圖案的該源極區與該第二金屬氧化物半導體圖案的該汲極區之間；該第二電晶體的該第三金屬氧化物半導體圖案具有一源極區、一通道區和一汲極區，該第三金屬氧化物半導體圖案的該源極區直接接觸於該第二源極，該第三金屬氧化物半導體圖案的該汲極區直接接觸於該第二汲極，且該第三金屬氧化物半導體圖案的該通道區設置於該第三金屬氧化物半 導體圖案的該源極區與該第三金屬氧化物半導體圖案的該汲極區之間；該第二金屬氧化物半導體圖案的該源極區及該第二金屬氧化物半導體圖案的該汲極區為多個改質區，且該第三金屬氧化物半導體圖案的該源極區及該第三金屬氧化物半導體圖案的該汲極區為多個本質區。
  3. 如申請專利範圍第1項所述的半導體基板，其中該第二電晶體的該第二金屬氧化物半導體圖案具有一源極區、一通道區和一汲極區，該第二金屬氧化物半導體圖案的該源極區直接接觸於該第二源極，該第二金屬氧化物半導體圖案的該汲極區直接接觸於該第二汲極，且該第二金屬氧化物半導體圖案的該通道區設置於該第二金屬氧化物半導體圖案的該源極區與該第二金屬氧化物半導體圖案的該汲極區之間；該第二電晶體的該第三金屬氧化物半導體圖案具有一源極區、一通道區和一汲極區，該第三金屬氧化物半導體圖案的該源極區直接接觸於該第二源極，該第三金屬氧化物半導體圖案的該汲極區直接接觸於該第二汲極，且該第三金屬氧化物半導體圖案的該通道區設置於該第三金屬氧化物半導體圖案的該源極區與該第三金屬氧化物半導體圖案的該汲極區之間；該第三金屬氧化物半導體圖案的該源極區的電阻率大於該第二金屬氧化物半導體圖案的該源極區的電阻率。
  4. 如申請專利範圍第1項所述的半導體基板，其中該第二金屬氧化物半導體層的載子遷移率大於該第一金屬氧化物半導體層的載子遷移率。
  5. 如申請專利範圍第1項所述的半導體基板，其中該第一金屬氧化物半導體層的材料與該第二金屬氧化物半導體層的材料不同。
  6. 如申請專利範圍第1項所述的半導體基板，其中該第二金屬氧化物半導體層的材質包括氧化銦錫鋅。
  7. 如申請專利範圍第6項所述的半導體基板，其中該第一金屬氧化物半導體層的材質包括氧化銦鎵鋅。
  8. 如申請專利範圍第1項所述的半導體基板，其中該第二金屬氧化物半導體層設置於該第二導電層上。
  9. 如申請專利範圍第1項所述的半導體基板，其中該第二導電層設置於該第二金屬氧化物半導體層上。
  10. 一種半導體基板，包括：一基板；一第一電晶體，設置於該基板上，其中該第一電晶體具有一第一金屬氧化物半導體圖案、一第一閘極、一第一源極和一第一汲極，且該第一源極及該第一汲極各自電性連接至該第一金屬氧化物半導體圖案；一第二電晶體，設置於該基板上，其中該第二電晶體具有一第二金屬氧化物半導體圖案、一第一絕緣層、一第二閘極、一第二絕緣層、一第二源極、一第二汲極和一第三金屬氧化物半導體圖案，該第一絕緣層設置於該第二金屬氧化物半導體圖案上，該第二閘極設置於該第一絕緣層上，該第二絕緣層設置於該第二閘 極上，該第二源極、該第二汲極和該第三金屬氧化物半導體圖案設置於該第二絕緣層上，該第二源極及該第二汲極各自電性連接至該第二金屬氧化物半導體圖案，且該第二源極及該第二汲極各自電性連接至該第三金屬氧化物半導體圖案；該第一電晶體的該第一汲極電性連接至該第二電晶體的該第二閘極；以及一發光二極體元件，電性連接至該第二電晶體的該第二汲極。
  11. 如申請專利範圍第10項所述的半導體基板，其中該第一電晶體的該第一源極與該第一電晶體的該第一閘極不重疊，且該第一電晶體的該第一汲極與該第一電晶體的該第一閘極不重疊；該第二電晶體的該第二源極與該第二電晶體的該第二閘極部分重疊，且該第二電晶體的該第二汲極與該第二電晶體的該第二閘極部分重疊。
  12. 如申請專利範圍第10項所述的半導體基板，其中該第二電晶體的該第二金屬氧化物半導體圖案具有一源極區、一通道區和一汲極區，該第二金屬氧化物半導體圖案的該源極區直接接觸於該第二源極，該第二金屬氧化物半導體圖案的該汲極區直接接觸於該第二汲極，且該第二金屬氧化物半導體圖案的該通道區設置於該第二金屬氧化物半導體圖案的該源極區與該第二金屬氧化物半導體圖案的該汲極區之間；該第二電晶體的該第三金屬氧化物半導體圖案具有一源極區、一通道區和一汲極區，該第三金 屬氧化物半導體圖案的該源極區直接接觸於該第二源極，該第三金屬氧化物半導體圖案的該汲極區直接接觸於該第二汲極，且該第三金屬氧化物半導體圖案的該通道區設置於該第三金屬氧化物半導體圖案的該源極區與該第三金屬氧化物半導體圖案的該汲極區之間；該第二金屬氧化物半導體圖案的該源極區及該第二金屬氧化物半導體圖案的該汲極區為多個改質區，且該第三金屬氧化物半導體圖案的該源極區及該第三金屬氧化物半導體圖案的該汲極區為多個本質區。
  13. 如申請專利範圍第10項所述的半導體基板，其中該第二電晶體的該第二金屬氧化物半導體圖案具有一源極區、一通道區和一汲極區，該第二金屬氧化物半導體圖案的該源極區直接接觸於該第二源極，該第二金屬氧化物半導體圖案的該汲極區直接接觸於該第二汲極，且該第二金屬氧化物半導體圖案的該通道區設置於該第二金屬氧化物半導體圖案的該源極區與該第二金屬氧化物半導體圖案的該汲極區之間；該第二電晶體的該第三金屬氧化物半導體圖案具有一源極區、一通道區和一汲極區，該第三金屬氧化物半導體圖案的該源極區直接接觸於該第二源極，該第三金屬氧化物半導體圖案的該汲極區直接接觸於該第二汲極，且該第三金屬氧化物半導體圖案的該通道區設置於該第三金屬氧化物半導體圖案的該源極區與該第三金屬氧化物半導體圖案的該汲極區之間；該第三金屬氧化物半導體圖案的該源極區的電阻率大於該第二金屬氧化物半導體圖案的該源極區的電阻率。
  14. 如申請專利範圍第10項所述的半導體基板，其中該第三金屬氧化物半導體圖案的載子遷移率大於該第一金屬氧化物半導體圖案的載子遷移率。
  15. 如申請專利範圍第10項所述的半導體基板，其中該第三金屬氧化物半導體圖案的載子遷移率大於該第二金屬氧化物半導體圖案的載子遷移率。
  16. 如申請專利範圍第10項所述的半導體基板，其中該第三金屬氧化物半導體圖案的材料與該第一金屬氧化物半導體圖案的材料不同。
  17. 如申請專利範圍第10項所述的半導體基板，其中該第三金屬氧化物半導體圖案的材料與該第二金屬氧化物半導體圖案的材料不同。
  18. 如申請專利範圍第10項所述的半導體基板，其中該第三金屬氧化物半導體圖案的材質包括氧化銦錫鋅。
  19. 如申請專利範圍第18項所述的半導體基板，其中該第一金屬氧化物半導體圖案的材質包括氧化銦鎵鋅。
  20. 如申請專利範圍第18項所述的半導體基板，其中該第二金屬氧化物半導體圖案的材質包括氧化銦鎵鋅。
  21. 如申請專利範圍第10項所述的半導體基板，其中該第三金屬氧化物半導體圖案設置於該第二源極和該第二汲極上。
  22. 如申請專利範圍第10項所述的半導體基板，其中該第二源極和該第二汲極設置於該第三金屬氧化物半導體圖案上。
TW108123501A 2019-07-03 2019-07-03 半導體基板 TWI726348B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108123501A TWI726348B (zh) 2019-07-03 2019-07-03 半導體基板
CN202010013803.6A CN111146212B (zh) 2019-07-03 2020-01-07 半导体基板
US16/783,045 US11121261B2 (en) 2019-07-03 2020-02-05 Semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108123501A TWI726348B (zh) 2019-07-03 2019-07-03 半導體基板

Publications (2)

Publication Number Publication Date
TW202103237A TW202103237A (zh) 2021-01-16
TWI726348B true TWI726348B (zh) 2021-05-01

Family

ID=70523953

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108123501A TWI726348B (zh) 2019-07-03 2019-07-03 半導體基板

Country Status (3)

Country Link
US (1) US11121261B2 (zh)
CN (1) CN111146212B (zh)
TW (1) TWI726348B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774532B (zh) * 2021-08-24 2022-08-11 友達光電股份有限公司 半導體裝置
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110156024A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
US20130264563A1 (en) * 2012-04-06 2013-10-10 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100449716C (zh) 2006-03-20 2009-01-07 友达光电股份有限公司 薄膜晶体管及其制造方法
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
CN202013886U (zh) 2011-04-11 2011-10-19 京东方科技集团股份有限公司 一种单栅极双薄膜晶体管及其器件
CN102184968B (zh) * 2011-04-29 2013-07-03 华南理工大学 具有单栅双沟道结构的薄膜晶体管及其制造方法
TW201338102A (zh) * 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板
CN103578984B (zh) * 2012-07-26 2016-10-26 瀚宇彩晶股份有限公司 半导体元件及其制造方法
TW201611298A (zh) * 2014-09-12 2016-03-16 中華映管股份有限公司 雙薄膜電晶體及其製造方法
CN104900653B (zh) 2015-04-14 2017-12-29 深圳市华星光电技术有限公司 Tft布局结构
CN106558593B (zh) * 2015-09-18 2019-12-17 鸿富锦精密工业（深圳）有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
TWI567871B (zh) * 2015-10-16 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
KR20180079036A (ko) 2016-12-30 2018-07-10 엘지디스플레이 주식회사 구동 박막 트랜지스터 및 이를 이용한 유기 발광 표시 장치
KR102636515B1 (ko) * 2017-01-06 2024-02-15 삼성디스플레이 주식회사 유기발광 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110156024A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
US20130264563A1 (en) * 2012-04-06 2013-10-10 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CMOS Devices and Technology for VLSI, by J. Y. CHen,^&rn^
CMOS Devices and Technology for VLSI, by J. Y. CHen,^&rn^ *

Also Published As

Publication number Publication date
US11121261B2 (en) 2021-09-14
CN111146212B (zh) 2022-06-14
TW202103237A (zh) 2021-01-16
US20210005750A1 (en) 2021-01-07
CN111146212A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US8698159B2 (en) Panel structure including transistor and connecting elements, display device including same, and methods of manufacturing panel structure and display device
JP2013214701A (ja) 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20140050621A (ko) 반도체장치 및 그 제조방법
KR102312924B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20100056649A (ko) 어레이 기판 및 이의 제조방법
KR20150076405A (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
US10784287B2 (en) TFT substrate and manufacturing method thereof
US9142653B2 (en) Method for manufacturing thin-film transistor array substrate
US20120133873A1 (en) Liquid crystal display and method for manufacturing the same
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
TWI726348B (zh) 半導體基板
US9570482B2 (en) Manufacturing method and manufacturing equipment of thin film transistor substrate
KR20150052429A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20210366943A1 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
TW201503374A (zh) 氧化物半導體薄膜電晶體
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
US10714514B2 (en) Back-channel-etched TFT substrate
CN214477474U (zh) 一种薄膜晶体管
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
WO2023197363A1 (zh) 阵列基板及其制作方法、显示面板
KR20070071490A (ko) 유기 전계발광소자 및 그 제조방법
JP6262477B2 (ja) 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法
US20180252952A1 (en) Thin film transistor array substrates, manufacturing methods thereof and display devices