CN103578984B - 半导体元件及其制造方法 - Google Patents
半导体元件及其制造方法 Download PDFInfo
- Publication number
- CN103578984B CN103578984B CN201210261610.8A CN201210261610A CN103578984B CN 103578984 B CN103578984 B CN 103578984B CN 201210261610 A CN201210261610 A CN 201210261610A CN 103578984 B CN103578984 B CN 103578984B
- Authority
- CN
- China
- Prior art keywords
- layer
- etch stop
- oxide
- photoresist oxidant
- patterning photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 125
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 55
- 239000007800 oxidant agent Substances 0.000 claims abstract description 54
- 230000001590 oxidative effect Effects 0.000 claims abstract description 54
- 238000000059 patterning Methods 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 238000009413 insulation Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 218
- 239000011241 protective layer Substances 0.000 claims description 24
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 12
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 12
- 229910052733 gallium Inorganic materials 0.000 claims description 12
- 229910052738 indium Inorganic materials 0.000 claims description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 12
- 229910052725 zinc Inorganic materials 0.000 claims description 12
- 239000011701 zinc Substances 0.000 claims description 12
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 10
- 239000011787 zinc oxide Substances 0.000 claims description 10
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 6
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 6
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 150000002927 oxygen compounds Chemical class 0.000 claims description 2
- 238000001459 lithography Methods 0.000 claims 1
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 claims 1
- 238000002360 preparation method Methods 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 description 6
- 230000003628 erosive effect Effects 0.000 description 5
- -1 IZO) Chemical compound 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种半导体元件及其制作方法。半导体元件的制作方法包括：在基板上依序形成栅极、栅绝缘层、氧化物半导体层及蚀刻终止层。蚀刻终止层具两个暴露出部分氧化物半导体层的接触开口。在蚀刻终止层上形成金属层。金属层通过接触开口与氧化物半导体层相连接。在金属层上形成半调式图案化光致抗蚀剂层。以半调式图案化光致抗蚀剂层为掩模，移除暴露于半调式图案化光致抗蚀剂层之外的金属层及其下方的蚀刻终止层。减少半调式图案化光致抗蚀剂层厚度直至第二部分被完全移除为止而形成图案化光致抗蚀剂层。以图案化光致抗蚀剂层为掩模，移除暴露于图案化光致抗蚀剂层之外的金属层与氧化物半导体层，而定义出源极、漏极及通道区域。移除图案化光致抗蚀剂层。
Description
技术领域
本发明涉及一种半导体元件及其制作方法，且特别是涉及一种具有氧化物半导体层的半导体元件及其制作方法。
背景技术
近来环保意识抬头，具有低消耗功率、空间利用效率佳、无辐射、高画质等优越特性的液晶显示面板（Liquid crystal display panels）已成为市场主流。以往，液晶显示面板大多采用非晶硅（a-Si）薄膜晶体管、或低温多晶硅（Low-temperature polysilicon,LTPS）薄膜晶体管作为各个像素结构的开关元件。然而，近年来，已有研究指出：相比较于非晶硅薄膜晶体管，氧化物半导体（oxide semiconductor）薄膜晶体管具有较高的载流子移动率（mobility）；并且，相比较于低温多晶硅薄膜晶体管，氧化物半导体薄膜晶体管具有较佳的临界电压（threshold voltage,Vth）均匀性。因此，氧化物半导体薄膜晶体管有潜力成为下一代平面显示器的关键元件。
一般而言，现有的具有氧化物半导体层的半导体元件的制造流程大致会使用到六道光掩模步骤。首先，使用第一道光掩模步骤，于基板上形成栅极。然后，在基板上全面性地形成栅绝缘层以覆盖栅极。接着，使用第二道光掩模步骤，在栅极上方的栅绝缘层上形成氧化物半导体层。再来，使用第三道光掩模步骤，于部分的氧化物半导体层上形成蚀刻终止层。之后，在蚀刻终止层上形成金属层并利用第四道光掩模步骤，于蚀刻终止层的两侧上分别定义出彼此电性绝缘的源极与漏极。然后，在基板上形成绝缘层以覆盖源极与漏极。之后，利用第五道光掩模步骤，在绝缘层上形成接触窗口以曝露出漏极。最后，利用第六道光掩模，在基板上形成像素电极，此像素电极填入接触窗口而与漏极电连接。于此，便完成现有具有氧化物半导体层的半导体元件的制作。然而，上述的氧化物半导体半导体元件的制作过程繁复、且制作成本高。
此外，现有于形成蚀刻终止层之后，需通过湿式蚀刻来定义出氧化物半导体层的图案。此时，蚀刻液易对氧化物半导体层产生侧蚀的现象。再者，于后续形成源极与漏极时，蚀刻液会再对暴露出的氧化物半导体层的侧边产生侧蚀的现象，进而影响后后续产品的结构可靠度。另外，定义出源极与漏极的金属层在沉积时接触到氧化物半导体层的侧边，若于后续蚀刻步骤中无蚀刻干净，则会产生漏电流提高或导通的风险，进而影响产品的电性可靠度。
发明内容
本发明的目的在于提供一种半导体元件及其制作方法，其可以降低制作工艺的成本并且简化制作工艺。
为达上述目的，本发明提出一种半导体元件的制作方法，其包括以下步骤。在一基板上形成一栅极。依序形成堆叠于基板上的一栅绝缘层、一氧化物半导体层以及一蚀刻终止层。栅绝缘层覆盖栅极。蚀刻终止层具有两个暴露出氧化物半导体层的一部分的接触开口。在蚀刻终止层上形成一金属层。金属层覆盖蚀刻终止层且通过接触开口与氧化物半导体层相连接。在金属层上形成一半调式图案化光致抗蚀剂层。半调式图案化光致抗蚀剂层暴露出金属层的一部分，且半调式图案化光致抗蚀剂层具有一第一部分及一第二部分。第一部分的厚度大于第二部分的厚度。以半调式图案化光致抗蚀剂层为掩模，移除暴露于半调式图案化光致抗蚀剂层之外的金属层的部分及其下方的蚀刻终止层，而暴露出氧化物半导体层的另一部分。减少半调式图案化光致抗蚀剂层的厚度，直至第二部分被完全移除为止，而形成一图案化光致抗蚀剂层。图案化光致抗蚀剂层暴露出金属层的另一部分。以图案化光致抗蚀剂层为掩模，移除暴露于图案化光致抗蚀剂层之外的金属层的另一部分与氧化物半导体层的另一部分，且定义出一源极、一漏极及一通道区域。移除图案化光致抗蚀剂层，而暴露出源极及漏极。
在本发明的一实施例中，上述的氧化物半导体层的材质包括氧化铟镓锌（Indium-Gallium-Zinc Oxide,IGZO）、氧化铟锌（Indium-Zinc Oxide,IZO）、氧化铟镓(IGO)、氧化锌（ZnO）、氧化锡（SnO）、氧化镓锌（Gallium-Zinc Oxide,GZO）、氧化锌锡（Zinc-Tin Oxide,ZTO）或氧化铟锡（Indium-Tin Oxide,ITO）。
在本发明的一实施例中，上述减少半调式图案化光致抗蚀剂层的厚度的方法包括等离子体灰化。
在本发明的一实施例中，上述半调式图案化光致抗蚀剂层之外的金属层的部分下方的蚀刻终止层的方法包括干式蚀刻法。
在本发明的一实施例中，上述的半导体元件的制作方法，更包括：于移除图案化光致抗蚀剂层之后，在源极与漏极上形成一保护层，其中保护层覆盖源极、漏极、栅绝缘层以及通道区域，且保护层具有一暴露出部分漏极的接触窗。
在本发明的一实施例中，上述的膜晶体管的制作方法，更包括：于形成保护层之后，形成一透明电极于保护层上，其中透明电极通过接触窗与漏极电连接。
本发明提出一种半导体元件，其包括一基板、一栅极、一栅绝缘层、一氧化物半导体层、一蚀刻终止层、一源极以及一漏极。栅极配置于基板上。栅绝缘层配置于基板上且覆盖栅极。氧化物半导体层配置于栅绝缘层上，且暴露出部分栅绝缘层。蚀刻终止层配置于氧化物半导体层上，且具有两个接触开口及一通道区域。接触开口暴露出部分氧化物半导体层，且通道区域位于接触开口之间。源极配置于蚀刻终止层上，且通过接触开口其中之一与氧化物半导体层相连接。漏极配置于蚀刻终止层上，且通过接触开口其中的另一与氧化物半导体层相连接。源极与漏极电性绝缘，且源极与漏极暴露出通道区域。
在本发明的一实施例中，上述的氧化物半导体层的材质包括氧化铟镓锌（Indium-Gallium-Zinc Oxide,IGZO）、氧化铟锌（Indium-Zinc Oxide,IZO）、氧化铟镓(IGO)、氧化锌（ZnO）、氧化锡（SnO）、氧化镓锌（Gallium-Zinc Oxide,GZO）、氧化锌锡（Zinc-Tin Oxide,ZTO）或氧化铟锡（Indium-Tin Oxide,ITO）。
在本发明的一实施例中，上述的半导体元件，还包括：一保护层，覆盖源极、漏极、部分栅绝缘层以及通道区域，其中保护层具有一接触窗，且接触窗暴露出部分漏极。
在本发明的一实施例中，上述的半导体元件，还包括：一透明电极，配置于保护层上，且通过接触窗与漏极电连接。
基于上述，本发明将蚀刻终止层的制作整合于氧化物半导体层的制作过程中，且通过半调式图案化光致抗蚀剂层来定义出源极、漏极及通道区域，因此相较于现有具有氧化物半导体层的半导体元件的制作方法，本发明所提出的半导体元件的制作方法可减少一道光掩模制作工艺（即五道光掩模步骤），以降低成本及简化制作工艺外，也可以减少氧化物半导体层产生侧蚀的现象，进而使半导体元件具有较佳的结构及电性可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1H为本发明的一实施例的一种半导体元件的制作方法的剖面示意图；
图1I至图1J为本发明的另一实施例的一种半导体元件的制作方法的局部步骤的剖面示意图。
主要元件符号说明
100a、100b：半导体元件
110：栅极
120：基板
130：栅绝缘层
140：氧化物半导体层
150：蚀刻终止层
152、154：接触开口
156：通道区域
160：金属层
162：源极
164：漏极
170：半调式图案化光致抗蚀剂层
172：第一部分
174：第二部分
180：图案化光致抗蚀剂层
190：保护层
192：接触窗
195：透明电极
H1、H2：厚度
具体实施方式
图1A至图1H为本发明的一实施例的一种半导体元件的制作方法的剖面示意图。请先参考图1A，依照本实施例的半导体元件的制造方法，首先，在一基板110上形成一栅极120，其中栅极120配置于基板110上且暴露出部分基板110，而基板110的材质包括玻璃或塑胶，于此并不加以限制。此处，形成栅极120的方式是先于基板110上形成一栅金属层（未绘示），并通过进行一第一道光掩模步骤来定义出栅极120。
接着，请参考图1B，依序形成堆叠于基板110上的一栅绝缘层130、一氧化物半导体层140以及一蚀刻终止层150。栅绝缘层130覆盖栅极120与部分基板110。此处，氧化物半导体层140位于蚀刻终止层150与栅绝缘层130之间，且氧化物半导体层140的厚度小于蚀刻终止层150的厚度及栅绝缘层130的厚度。较佳地，氧化物半导体层140的厚度例如是300埃（Angstrom)至500埃（Angstrom)之间。此外，氧化物半导体层140的材质例如是氧化铟镓锌（Indium-Gallium-Zinc Oxide,IGZO）、氧化铟锌（Indium-Zinc Oxide,IZO）、氧化铟镓(IGO)、氧化锌（ZnO）、氧化锡（SnO）、氧化镓锌（Gallium-ZincOxide,GZO）、氧化锌锡（Zinc-Tin Oxide,ZTO）或氧化铟锡（Indium-Tin Oxide,ITO），但并不以此为限。另外，形成栅绝缘层130、氧化物半导体层140以及蚀刻终止层150的方法例如是可依据镀膜方式采用连续沉积法或不连续沉积法，于此并不加以限制。
接着，请参考图1C，进行一第二道光掩模步骤，以在蚀刻终止层150上形成两个接触开口152、154，其中接触开口152、154暴露出部分氧化物半导体层140的一部分。此处形成接触开口152、154的目的在于使后续所形成的源极（请参考图1G的162）及漏极（请参考图1G的164）可通过此接触开口152、154而连接至氧化物半导体层140。此外，接触开口152、154于基板110上的正投影相隔一间隔距离且与栅极120于基板110上的正投影重叠。
接着，请参考图1D，在蚀刻终止层150上形成一金属层160。金属层160覆盖蚀刻终止层150且通过接触开口152、154与氧化物半导体层140相连接。
然后，请再参考图1D，进行一第三道光掩模步骤，于金属层160上形成一半调式图案化光致抗蚀剂层170，其中半调式图案化光致抗蚀剂层170暴露出金属层160的一部分，且半调式图案化光致抗蚀剂层170具有一第一部分172及一第二部分174。特别是，第一部分172的厚度H1大于第二部分174的厚度H2。此处，半调式图案化光致抗蚀剂层170的第一部分172的所在位置是对应后续所形成的源极（请参考图1G的162）及漏极（请参考图1G的164）的位置，而半调式图案化光致抗蚀剂层170的第二部分174所在位置是对应后续形成的通道区域（请参考图1G的156）的位置。
接着，请参考图1E，以半调式图案化光致抗蚀剂层170为掩模，移除暴露于半调式图案化光致抗蚀剂层170之外的金属层160的部分及其下方的蚀刻终止层150，而暴露出氧化物半导体层140的另一部分。此处，移除暴露于半调式图案化光致抗蚀剂层170之外的金属层160的部分的方法例如是湿式蚀刻法，而移除暴露于半调式图案化光致抗蚀剂层170之外的金属层160的部分下方的蚀刻终止层150的方法例如是干式蚀刻法。由于本实施例具有蚀刻终止层150，因此当蚀刻液蚀刻半调式图案化光致抗蚀剂层170之外的金属层160时，氧化物半导体层140可受到蚀刻终止层150的保护，可有效避免产生侧蚀现象。之后，在移除金属层160的部分之后，再通过干式蚀刻法来移除其下方的蚀刻终止层150，可避免使用蚀刻液，故可有效避免氧化物半导体层140产生侧蚀现象。
接着，请同时参考图1E与图1F，减少半调式图案化光致抗蚀剂层170的厚度，直至第二部分174被完全移除为止，而形成一图案化光致抗蚀剂层180。此时，图案化光致抗蚀剂层180暴露出金属层160的另一部分，其中图案化光致抗蚀剂层180所暴露出的金属层160的另一部分的位置是对应于后续形成的通道区域（请参考图1G的156）的位置。此外，减少半调式图案化光致抗蚀剂层180的厚度的方法例如是等离子体灰化。
之后，请参考图1G，以图案化光致抗蚀剂180层为掩模，移除暴露于图案化光致抗蚀剂层180之外的金属层160的另一部分与氧化物半导体层140的另一部分，且定义出一源极162、一漏极164及一通道区域156。其中，源极配置于蚀刻终止层150上，且通过接触开口152与氧化物半导体层140相连接。漏极164配置于蚀刻终止层150上，且通过接触开口154与氧化物半导体层140相连接。源极162与漏极164电性绝缘，且源极162与漏极164暴露出通道区域156。特别是，本实施例的蚀刻终止层150除了可作为阻挡蚀刻液侵蚀到氧化物半导体层140的阻挡层外，蚀刻终止层150的一部分也可作为一通道区域156。
最后，请参考图1H，移除图案化光致抗蚀剂层180，而暴露出源极162及漏极164。至此，已完成半导体元件100a的制作，且此处的半导体元件100a为一薄膜晶体管。
在结构上，请再参考图1H，本实施例的半导体元件100a包括基板110、栅极120、栅绝缘层130、氧化物半导体层140、蚀刻终止层150、源极162以及漏极164。栅极120配置于基板110上。栅绝缘层130配置于基板110上且覆盖栅极120。氧化物半导体层140配置于栅绝缘层130上，且暴露出部分栅绝缘层130。氧化物半导体层的材质例如是氧化铟镓锌（Indium-Gallium-Zinc Oxide,IGZO）、氧化铟锌（Indium-Zinc Oxide,IZO）、氧化铟镓(IGO)、氧化锌（ZnO）、氧化锡（SnO）、氧化镓锌（Gallium-Zinc Oxide,GZO）、氧化锌锡（Zinc-Tin Oxide,ZTO）或氧化铟锡（Indium-Tin Oxide,ITO），于此并不加以限制。蚀刻终止层150配置于氧化物半导体层140上，且具有接触开口152、154及通道区域156，其中触开口152、154露出部分氧化物半导体层140，且通道区域156位于接触开口152、154之间。源极162配置于蚀刻终止层150上，且通过接触开口152与氧化物半导体层140相连接。漏极164配置于蚀刻终止层150上，且通过接触开口154与氧化物半导体层140相连接。源极162与漏极164电性绝缘，且源极162与漏极164暴露出通道区域156。此做法可避免漏极164与源极162在蚀刻时，因侧向蚀刻与氧化物半导体层140的蚀刻选择比太低而造成氧化层半导体层140过蚀刻。在元件制作工艺中，氧化层半导体层140只有在蚀刻终止层150的通道区域156的蚀刻会承受化学性的腐蚀，后续的制作工艺则因蚀刻终止层150的保护而不会受影响。
图1I至图1J为本发明的另一实施例的一种半导体元件的制作方法的局部步骤的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。
请先参考图1J，本实施例的半导体元件100a与前述半导体元件100a相似，差异之处仅在于：本实施例的半导体元件100b还包括一保护层190以及一透明电极195。详细来说，保护层190覆盖源极162、漏极164、部分栅绝缘层130以及通道区域156，其中保护层190具有一接触窗192，且接触窗192暴露出部分漏极164。透明电极195配置于保护层192上，且通过接触窗192与漏极164电连接。此处的半导体元件100b为一像素结构。
在制作工艺上，本实施例的半导体元件100a可以采用与前述实施例的半导体元件100a大致相同的制作方式，并且在图1H的步骤之后，即移除图案化光致抗蚀剂层180之后，请参考图1I，在源极162与漏极164上形成一保护层190，其中保护层190覆盖源极162、漏极164、栅绝缘层130以及通道区域156，且保护层190具有一暴露出部分漏极164的接触窗192。之后，请参考图1J，形成一透明电极195于保护层190上，其中透明电极195通过接触窗192与漏极194电连接。至此，已完成半导体元件100b的制作。
综上所述，本发明将蚀刻终止层的制作整合于氧化物半导体层的制作过程中，且通过半调式图案化光致抗蚀剂层来定义出源极、漏极及通道区域，因此相比较于现有具有氧化物半导体层的半导体元件的制作方法，本发明所提出的半导体元件的制作方法可减少一道光掩模制作工艺（即五道光掩模步骤），以降低成本及简化制作工艺外，也可以减少氧化物半导体层产生侧蚀的现象，进而使半导体元件具有较佳的结构及电性可靠度。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (10)
1.一种半导体元件的制作方法，包括：
在一基板上形成一栅极；
依序形成堆叠于该基板上的栅绝缘层以及氧化物半导体层，其中该栅绝缘层覆盖该栅极；
形成蚀刻终止层于该氧化物半导体层上，其中在形成该氧化物半导体层的步骤与形成该蚀刻终止层的步骤之间，该氧化物半导体层不进行蚀刻，以使该蚀刻终止层与该栅绝缘层之间夹置该氧化物半导体层，且该蚀刻终止层不接触该栅绝缘层；
在该蚀刻终止层形成两个接触开口，该两个接触开口分别暴露出该氧化物半导体层的一部分；
在该蚀刻终止层上形成一金属层，其中该金属层覆盖该蚀刻终止层且通过该些接触开口与该氧化物半导体层相连接；
在该金属层上形成一半调式图案化光致抗蚀剂层，该半调式图案化光致抗蚀剂层暴露出该金属层的一部分，且该半调式图案化光致抗蚀剂层具有第一部分及第二部分，其中该第一部分的厚度大于该第二部分的厚度；
以该半调式图案化光致抗蚀剂层为掩模，移除暴露于该半调式图案化光致抗蚀剂层之外的该金属层的该部分及其下方的该蚀刻终止层，而暴露出该氧化物半导体层的另一部分；
减少该半调式图案化光致抗蚀剂层的厚度，直至该第二部分被完全移除为止，而形成一图案化光致抗蚀剂层，其中该图案化光致抗蚀剂层暴露出该金属层的另一部分；
以该图案化光致抗蚀剂层为掩模，移除暴露于该图案化光致抗蚀剂层之外的该金属层的该另一部分，以定义出源极、漏极及该蚀刻终止层的通道区域；
以同一该图案化光致抗蚀剂层为掩模，移除该氧化物半导体层的该另一部分；以及
移除该图案化光致抗蚀剂层，而暴露出该源极及该漏极。
2.如权利要求1所述的半导体元件的制作方法，其中该氧化物半导体层的材质包括氧化铟镓锌、氧化铟锌、氧化铟镓、氧化锌、氧化锡、氧化镓锌、氧化锌锡或氧化铟锡。
3.如权利要求1所述的半导体元件的制作方法，其中减少该半调式图案化光致抗蚀剂层的厚度的方法包括等离子体灰化。
4.如权利要求1所述的半导体元件的制作方法，移除半调式图案化光致抗蚀剂层之外的该金属层的该部分下方的该蚀刻终止层的方法包括干式蚀刻法。
5.如权利要求1所述的半导体元件的制作方法，还包括：
在移除该图案化光致抗蚀剂层之后，在该源极与该漏极上形成一保护层，其中该保护层覆盖该源极、该漏极、该栅绝缘层以及该通道区域，且该保护层具有一暴露出部分该漏极的接触窗。
6.如权利要求5所述的半导体元件的制作方法，还包括：
在形成该保护层之后，形成一透明电极于该保护层上，其中该透明电极通过该接触窗与该漏极电连接。
7.一种半导体元件，包括：
基板；
栅极，配置于该基板上；
栅绝缘层，配置于该基板上且覆盖该栅极；
氧化物半导体层，配置于该栅绝缘层上，且暴露出部分该栅绝缘层；
蚀刻终止层，配置于该氧化物半导体层上，该蚀刻终止层与该栅绝缘层之间夹置该氧化物半导体层，且该蚀刻终止层不接触该栅绝缘层，该蚀刻终止层具有两个接触开口及一通道区域，其中该些接触开口暴露出部分该氧化物半导体层，且该通道区域位于该些接触开口之间；
源极，配置于该蚀刻终止层上，且通过该些接触开口其中之一与该氧化物半导体层相连接；以及
漏极，配置于该蚀刻终止层上，且通过该些接触开口其中之另一与该氧化物半导体层相连接，其中该源极与该漏极电性绝缘，且该源极与该漏极暴露出该通道区域。
8.如权利要求7所述的半导体元件，其中该氧化物半导体层的材质包括氧化铟镓锌、氧化铟锌、氧化铟镓(IGO)、氧化锌、氧化锡、氧化镓锌、氧化锌锡或氧化铟锡。
9.如权利要求7所述的半导体元件，还包括：
保护层，覆盖该源极、该漏极、部分该栅绝缘层以及该通道区域，其中该保护层具有接触窗，且该接触窗暴露出部分该漏极。
10.如权利要求9所述的半导体元件，还包括：
透明电极，配置于该保护层上，且通过该接触窗与该漏极电连接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210261610.8A CN103578984B (zh) | 2012-07-26 | 2012-07-26 | 半导体元件及其制造方法 |
| US13/922,266 US20140027760A1 (en) | 2012-07-26 | 2013-06-20 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210261610.8A CN103578984B (zh) | 2012-07-26 | 2012-07-26 | 半导体元件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103578984A CN103578984A (zh) | 2014-02-12 |
| CN103578984B true CN103578984B (zh) | 2016-10-26 |
Family
ID=49994020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210261610.8A Active CN103578984B (zh) | 2012-07-26 | 2012-07-26 | 半导体元件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20140027760A1 (zh) |
| CN (1) | CN103578984B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102130139B1 (ko) * | 2013-07-30 | 2020-07-03 | 엘지디스플레이 주식회사 | 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법 |
| CN105720104B (zh) * | 2014-12-01 | 2019-01-25 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管基板及其制作方法 |
| CN105047607A (zh) * | 2015-08-11 | 2015-11-11 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
| CN105789219B (zh) * | 2016-03-22 | 2018-07-27 | 京东方科技集团股份有限公司 | 一种用于制造显示面板的方法、显示面板以及显示装置 |
| CN107195659B (zh) * | 2017-05-27 | 2020-07-24 | 京东方科技集团股份有限公司 | 阵列基板的制作方法、阵列基板及显示装置 |
| KR20200034889A (ko) * | 2018-09-21 | 2020-04-01 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| TWI726348B (zh) * | 2019-07-03 | 2021-05-01 | 友達光電股份有限公司 | 半導體基板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW463382B (en) * | 2000-05-19 | 2001-11-11 | Hannstar Display Corp | Manufacturing method of thin film transistor |
| KR100963104B1 (ko) * | 2008-07-08 | 2010-06-14 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| CN105161543A (zh) * | 2009-09-24 | 2015-12-16 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| KR20110084760A (ko) * | 2010-01-18 | 2011-07-26 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| CN102543860B (zh) * | 2010-12-29 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种低温多晶硅tft阵列基板的制造方法 |
-
2012
- 2012-07-26 CN CN201210261610.8A patent/CN103578984B/zh active Active
-
2013
- 2013-06-20 US US13/922,266 patent/US20140027760A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20140027760A1 (en) | 2014-01-30 |
| CN103578984A (zh) | 2014-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103578984B (zh) | 半导体元件及其制造方法 | |
| CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US11296074B2 (en) | Electrostatic protection circuit and manufacturing method thereof, array substrate and display apparatus | |
| CN102636927B (zh) | 阵列基板及其制造方法 | |
| CN104253159A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN107204309B (zh) | 双栅极金属氧化物半导体tft基板的制作方法及其结构 | |
| CN103247531B (zh) | 薄膜晶体管及其制作方法及显示器 | |
| CN103715267A (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| CN105655291B (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| CN208368505U (zh) | 静电保护电路、阵列基板及显示装置 | |
| CN106129086B (zh) | Tft基板及其制作方法 | |
| CN104900654A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN103489918A (zh) | 一种薄膜晶体管和阵列基板及其制造方法 | |
| CN104934481A (zh) | 一种薄膜晶体管及其制备方法 | |
| CN102496625A (zh) | 薄膜晶体管、画素结构及其制造方法 | |
| CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
| CN103500738A (zh) | 含刻蚀阻挡层的半导体器件及其制造方法和应用 | |
| CN108010850A (zh) | 薄膜晶体管及其制作方法、tft基板 | |
| CN105575893A (zh) | 显示基板及其制作方法和显示装置 | |
| CN101950733B (zh) | 像素结构的制造方法及有机发光元件的制造方法 | |
| CN101976650B (zh) | 薄膜晶体管及其制造方法 | |
| CN104393020B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104701266A (zh) | 像素结构及其制造方法 | |
| CN103545380A (zh) | 薄膜晶体管及其制作方法 | |
| CN102569417A (zh) | 薄膜晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |