CN104701266A - 像素结构及其制造方法 - Google Patents
像素结构及其制造方法 Download PDFInfo
- Publication number
- CN104701266A CN104701266A CN201510151202.0A CN201510151202A CN104701266A CN 104701266 A CN104701266 A CN 104701266A CN 201510151202 A CN201510151202 A CN 201510151202A CN 104701266 A CN104701266 A CN 104701266A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- opening
- conductive layer
- semiconductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 52
- 238000009413 insulation Methods 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 37
- 239000011810 insulating material Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 16
- 229910010272 inorganic material Inorganic materials 0.000 claims description 13
- 239000011147 inorganic material Substances 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 13
- 150000004706 metal oxides Chemical class 0.000 claims description 13
- 239000011368 organic material Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- QDESLCOESCMHQQ-UHFFFAOYSA-N gold(1+);oxygen(2-) Chemical compound [O-2].[Au+].[Au+] QDESLCOESCMHQQ-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 239000012774 insulation material Substances 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 230000012447 hatching Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- -1 IZO) Chemical compound 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 241000675108 Citrus tangerina Species 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
Abstract
本发明提供一种像素结构及其制造方法，所述制造方法包括在基板上形成第一电极层以及第一绝缘层、在第一绝缘层上形成半导体层、在半导体层上形成栅绝缘图案层以及依序形成第一导电层、第二绝缘层以及第二导电层，半导体层包括第一半导体图案以及第二半导体图案，第一导电层包括扫描线、第一栅极、第二栅极以及第一电容电极，第二绝缘层具有第一开口、第二开口第三开口以及第四开口。第二导电层包括第二电容电极、数据线、第一源极、第一漏极、第二源极以及第二漏极。第二电容电极、第一电容电极以及第一电极层重叠设置以构成一储存电容器。
Description
技术领域
本发明是有关于一种像素结构及其制造方法，且特别是有关于一种可维持高开口率的像素结构及其制造方法。
背景技术
有机发光二极管(Organic Light Emitting Diode,OLED)面板是一种自发光的显示装置，其因具有广视角、省电、简易工艺、低成本、操作温度广泛、高应答速度以及全彩化等优点，而可望成为下一代平面显示器之主流。一般来说，有机发光二极管面板包括多个像素结构(pixel structure)，且各像素结构包括多个主动元件(例如：薄膜晶体管)或被动元件(例如：电阻、电容)、与主动元件电性连接的阴极或阳极以及位于阴极与阳极之间的有机发光层。
像素结构的主动元件可利用氧化铟镓锌(Indium gallium zinc oxide,IGZO)技术制造。IGZO是一种含有铟、镓和锌的金属氧化物，其载子迁移率(mobility)是非晶硅(a-Si)的10倍以上。因此可以大大提高主动元件对像素电极的充放电速率，实现更快的扫描频率(frame rate)，使动画的播放更加流畅。目前顶栅极(Top Gate)式的像素结构，一般会将阳极配置于主动元件以及被动元件的最上层。然而，由于此设计将会使得像素结构中走线所占的面积变大，进而使得开口率无法提升。另一方面，目前的像素结构还具有一平坦层。然而，由于平坦层的存在，使得面板微型化具有一定的困难度。
发明内容
本发明提供一种像素结构及其制造方法，可增加开口率以及降低光罩数。
为达到上述目的，本发明提供一种像素结构的制造方法，包括：
在一基板上形成一第一电极层；
在该基板上形成一第一绝缘层，覆盖部分该第一电极层；
在该第一绝缘层上形成一半导体层，其中该半导体层包括一第一半导体图案以及一第二半导体图案；
在该半导体层上形成一栅绝缘图案层；
在该栅绝缘图案层上形成一第一导电层，其中该第一导电层包括一扫描线、位于该第一半导体图案的上方且与该扫描线连接的一第一栅极、位于该第二半导体图案上方的一第二栅极以及位于该第一电极层上方的一第一电容电极；
形成一第二绝缘层，覆盖该第一导电层，且该第二绝缘层具有暴露该第一半导体图案的一第一开口以及一第二开口以及暴露出该第二半导体图案的一第三开口以及一第四开口，其中该第四开口更暴露出该第一电极层；以及
形成一第二导电层，该第二导电层包括位于该第一电容电极上方的一第二电容电极、一数据线、与该数据线连接的一第一源极、一第一漏极、一第二源极以及一第二漏极，其中该第一源极以及该第一漏极分别透过该第一开口以及该第二开口与该第一半导体图案电性连接，该第二源极以及该第二漏极分别透过该第三开口以及该第四开口与该第二半导体图案电性连接，该第一漏极透过该第二开口与该第二栅极电性连接，且该第二电容电极透过该第四开口与该第一电极层电性连接，该第二电容电极、该第一电容电极以及该第一电极层重叠设置以构成一储存电容器。
上述的像素结构的制造方法，还包括：
在该第二导电层上形成一阻隔层，以暴露出该第一电极层；
在被暴露的该第一电极层上形成一发光层；
在该发光层上形成一第二电极层。
上述的像素结构的制造方法，其中该阻隔层包括一无机材料。
上述的像素结构的制造方法，其中该阻隔层包括一平坦有机材料。
上述的像素结构的制造方法，其中该第二导电层还包括一电源线，与该第二源极电性连接。
上述的像素结构的制造方法，其中在形成该第一导电层之后，还包括：
在该第一导电层上形成一金属薄层；
进行一退火程序，以使与该金属薄层接触的该第一半导体图案形成一第一源极区以及一第一漏极区，使与该金属薄层接触的该第二半导体图案形成一第二源极区以及一第二漏极区，并同时使该金属薄层形成一氧化金属材料层；以及
图案化该氧化金属材料层，以形成一氧化金属薄层，其中该氧化金属薄层对应该第一开口以及该第二开口分别暴露出该第一源极区以及该第一漏极区，对应该该第三开口以及该第四开口分别暴露出该第二源极区以及该第二漏极区。
上述的像素结构的制造方法，其中形成该栅绝缘图案层以及该第一导电层的方法包括：
依序形成一绝缘材料以及一导电材料；以及
同时图案化该导电材料以及该绝缘材料，以定义出该栅绝缘图案层以及该第一导电层。
上述的像素结构的制造方法，其中形成该第一绝缘层、该半导体层、该栅绝缘图案层以及该第一导电层的方法包括：
在该基板上形成一第一绝缘材料，以覆盖该第一电极层；
在该绝缘材料上形成该半导体层；
在该半导体层上依序形成一第二绝缘材料以及一导电材料；
同时图案化该导电材料、以及该第二绝缘材料，以定义出该栅绝缘图案层以及该第一导电层，并同时移除未被该半导体层以及该第一导电层覆盖的该第一绝缘材料，以形成暴露出该第一电极层的该第一绝缘层。
为达到上述目的，本发明还提供一种像素结构，包括：
一第一电极层，位于一基板上；
一第一绝缘层，位于该基板上且暴露出该第一电极层；
一半导体层，位于该第一绝缘层上且包括一第一半导体图案以及一第二半导体图案；
一栅绝缘图案层，位于该半导体层上；
一第一导电层，位于该栅绝缘图案层上，其中该第一导电层包括一扫描线、位于该第一半导体图案的上方且与该扫描线连接的一第一栅极、位于该第二半导体图案上方的一第二栅极以及位于该第一电极层上方的一第一电容电极；
一第二绝缘层，覆盖该第一导电层，其中该第二绝缘层具有一第一开口、一第二开口、一第三开口以及一第四开口；以及
一第二导电层，该第二导电层包括位于该第一电容电极上方的一第二电容电极、一数据线、与该数据线连接的一第一源极、一第一漏极、一第二源极以及一第二漏极，其中该第一源极以及该第一漏极分别透过该第一开口以及该第二开口与该第一半导体图案电性连接，该第二源极以及该第二漏极分别透过该第三开口以及该第四开口与该第二半导体图案电性连接，该第一漏极透过该第二开口与该第二栅极电性连接，且该第二电容电极透过该第四开口与该第一电极层电性连接，该第二电容电极、该第一电容电极以及该第一电极层重叠设置以构成一储存电容器。
上述的像素结构，还包括：
一阻隔层，位于该第二导电层上且暴露出该第一电极层；
一发光层，位于被暴露的该第一电极层上；以及
一第二电极层，位于该发光层上。
上述的像素结构，其中该阻隔层包括一无机材料。
上述的像素结构，其中该阻隔层包括一平坦有机材料。
上述的像素结构，其中该第二导电层还包括一电源线，与该第二源极电性连接。
上述的像素结构，还包括一氧化金属薄层，位于该第二绝缘层以该半导体层之间。
上述的像素结构，其中：
该第一半导体图案具有一第一源极区以及一第一漏极区，
该第二半导体图案具有一第二源极区以及一第二漏极区，
该氧化金属薄层未覆盖部分之该第一源极区、部分之该第一漏极区、部分之该第二源极区以及部分之该第二漏极区，且该第一源极和该第一漏极分别透过该第一开口以及该第二开口与该第一源极区以及该第一漏极区电性连接，该第二源极和该第二漏极分别透过该第三开口以及该第四开口与该第二源极区以及该第二漏极区电性连接。
上述的像素结构，其中该栅绝缘图案层以及该第一导电层具有相同的图案。
基于上述，本发明的像素结构之第二电容电极与第一电容电极以及第一电极层重叠设置。通过此配置可以使有机发光二极管面板中的像素结构的电容架构是并联形式的电容架构，可降低电容所需面积。因此，有机发光二极管面板的开口率能够得以提升。另一方面，由于本发明的像素结构相较于传统像素结构可以减少两道工艺，因而可以节省成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1A至图10A是本发明一实施例的像素结构制造流程俯视示意图；
图1B至图10B是根据图1A至图10A的剖线A-A’以及剖线B-B’的剖面制造流程示意图；
图11是本发明一实施例的有机发光二极管显示面板之像素结构的剖面图；
图12是本发明一实施例的有机发光二极管显示面板之像素结构的等效电路图；
图13是本发明另一实施例的有机发光二极管显示面板之像素结构的剖面图。
其中，附图标记：
100：基板 110：第一电极层
120：第一绝缘材料 122：第一绝缘层
130：半导体层 132：第一半导体图案
134：第二半导体图案 140：第二绝缘材料
142：栅绝缘图案层 150：导电材料
152：第一导电层 160：金属薄层
170：氧化金属材料层 170a：氧化金属薄层
180：第二绝缘材料层 180a：第二绝缘层
190：第二导电层 200：阻隔层
300：发光层 400：第二电极层
G1：第一栅极 G2：第二栅极
SL：扫描线 DL：数据线
PL：电源线 CE1：第一电容电极
CE2：第二电容电极 SR1：第一源极区
DR1：第一漏极区 CR1：第一通道区
S1：第一源极 D1：第一漏极
SR2：第二源极区 DR2：第二漏极区
CR2：第二通道区 S2：第二源极
D2：第二漏极 CST：储存电容器
CN：连接部 V1：第一开口
V2：第二开口 V3：第三开口
V4：第四开口 T1：第一主动元件
T2：第二主动元件 OLED：有机发光二极管
具体实施方式
图1A至图10A是本发明一实施例的像素结构制造流程俯视示意图。图1B至图10B是根据图1A至图10A的剖线A-A’以及剖线B-B’的剖面制造流程示意图。以下将依序说明本发明的像素结构的工艺流程。
请同时参照图1A以及图1B，提供一基板100。基板100之材质可为玻璃、石英、有机聚合物、或是其它可适用的材料。紧接着，在基板100上形成一第一电极层110以及一第一绝缘材料120。其中，在本实例中第一电极层110与基板100接触，且第一绝缘材料120覆盖第一电极层110。第一电极层110可采用金属、金属氧化物等导电材质。第一电极层110可为透明或不透明导电材料。详细来说，第一电极层110的形成方式例如是在基板100上形成一层电极材料层(未绘示出)，并通过微影以及蚀刻的工艺对此电极材料层图案化以定义出第一电极层110。也就是说，在此步骤中，使用第一道光罩工艺。在本发明中，第一电极层110可作为有机发光二极管面板的阳极，但本发明不限于此。另一方面，第一绝缘材料120的材料包含无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述之组合。
请同时参照图2A以及图2B，在第一绝缘材料120上形成半导体层130。半导体层130的形成方法例如是透过化学气相沉积(Chemical Vapor Deposition,CVD)或是其他合适的工艺，先形成半导体材料(未绘示出)，之后再透过微影与蚀刻以定义出图案而形成半导体层130。在此步骤中，使用第二道光罩工艺。更详细来说，如图2A所示，半导体层130具有第一半导体图案132及第二半导体图案134。第一半导体图案132与第二半导体图案134分离。半导体层130可为金属氧化物半导体材料、多晶硅、非晶硅或是其他合适的半导体材料，上述金属氧化物半导体材料例如是氧化铟镓锌(Indium-Gallium-Zinc Oxide,IGZO)、氧化锌(ZnO)氧化锡(SnO)、氧化铟锌(Indium-Zinc Oxide,IZO)、氧化镓锌(Gallium-Zinc Oxide,GZO)、氧化锌锡(Zinc-Tin Oxide,ZTO)或氧化铟锡(Indium-Tin Oxide,ITO)。
请同时参照图3A以及图3B，依序在半导体层130上形成第二绝缘材料140以及导电材料150。第二绝缘材料140可以与第一绝缘材料120为相同或不同的材料。举例来说，第二绝缘材料140的材料包含无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述之组合。导电材料150的材质包括金属，且其形成方法例如是透过化学气相沉积(Chemical Vapor Deposition,CVD)或是其他合适的工艺方法。
接着，图案化导电材料150、第二绝缘材料140以及第一绝缘材料120，以分别形成第一导电层152、栅绝缘图案层142以及第一绝缘层122，如图4A以及图4B所示。本实施例是利用微影工艺以及蚀刻工艺先定义出第一导电层152以及栅绝缘图案层142之后，再利用蚀刻工艺以移除未被半导体层130以及第一导电层152覆盖的第一绝缘材料120，以形成第一绝缘层122，所述第一绝缘层122暴露出第一电极层110。值得注意的是，由于第一导电层152以及栅绝缘图案层142是通过同一道微影工艺所定义出，亦即第一导电层152以及栅绝缘图案层142使用相同的光罩，故第一导电层152以及栅绝缘图案层142具有相同的图案。在此步骤中，使用第三道光罩工艺。
承上所述，第一导电层152包括扫描线SL、第一栅极G1、第二栅极G2、第一电容电极CE1以及连接部CN。第一栅极G1位于第一半导体图案132上方的栅绝缘图案层142上且与扫描线SL电性连接。第二栅极G2是形成于第二半导体图案134上方的栅绝缘图案层142上。第一电容电极CE1是形成于第一电极层110上方的栅绝缘图案层142上。连接部CN位于第一半导体图案132上方的栅绝缘图案层142上且与第二栅极G2电性连接。换言之，第一栅极G1以及连接部CN与第一半导体图案132重叠设置，第二栅极G2与第二半导体图案134重叠设置，且第一电容电极CE1与第一电极层110重叠设置。
请同时参照图5A以及图5B，在形成第一导电层152之后，更包括在第一绝缘层122、半导体层130、第一导电层152以及第一电极层110上形成金属薄层160。金属薄层160的材料例如是铝或是其他金属材料，但本发明不限于此。接着进行一退火程序使得金属薄层160形成氧化金属材料层170，如图6A以及图6B所示。值得注意的是，为了更佳清楚地表示各元件之间的配置，因此在图5A以及图6A俯视图中并未绘示出金属薄层160以及氧化金属材料层170。
请再次参照图6A以及图6B，在上述退火程序之中，于金属薄层160和半导体层130接触的区域处，金属薄层160中的金属原子会与半导体层130反应以使得该处的导电度提高，以形成第一源极区SR1、第一漏极区DR1、第二源极区SR2以及第二漏极区DR2。而位于第一源极区SR1与第一漏极区DR1之间的半导体层130则形成第一通道区CR1，第二源极区SR2以及第二漏极区DR2之间的半导体层130则形成第二通道区CR2。换言之，在本实施例中，第一半导体图案132具有第一源极区SR1、第一漏极区DR1以及第一通道区CR1，且第二半导体图案134具有第二源极区SR2、第二漏极区DR2以及第二通道区CR2。另外，氧化金属材料层170可作为绝缘层，以提供第一导电层152与后续工艺所形成的金属层之间的绝缘。
请同时参照图7A以及图7B，在氧化金属材料层170上形成第二绝缘材料层180。第二绝缘材料层180的材料可以与栅绝缘图案层142以及第一绝缘层122为相同或不同的材料。举例来说，第二绝缘材料层180的材料包含无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述之组合，但本发明不限于此。
紧接着，请同时参照图8A以及图8B，对第二绝缘材料层180以及氧化金属材料层170进行一微影蚀刻工艺，以形成具有第一开口V1、第二开口V2、第三开口V3以及第四开口V4的氧化金属薄层170a以及第二绝缘层180a。第一开口V1暴露出第一源极区SR1，第二开口V2暴露出第一漏极区DR1以及部分的第一导电层152(连接部CN)，第三开口V3暴露出第二源极区SR2，且第四开口V4暴露出第二漏极区DR2以及第一电极层110。值得注意的是，在此步骤中，所使用的是第四道光罩工艺。
请同时参照图9A以及图9B，在第二绝缘层180a上形成第二导电层190。第二导电层190包括数据线DL、第一源极S1、第一漏极D1、第二电容电极CE2、第二源极S2、第二漏极D2以及电源线PL。第二导电层190的形成方法例如是先形成一层导电材料层(未绘示出)再加以图案化，而此为第五道光罩工艺。数据线DL与第一源极S1电性连接，第二漏极D2与第二电容电极CE2电性连接，且第二源极S2与电源线PL电性连接。第一源极S1透过第一开口V1与第一半导体图案132的第一源极区SR1连接。第一漏极D1透过第二开口V2与连接部CN(第一导电层152)以及第一半导体图案132的第一漏极区DR1连接。第二源极S2透过第三开口V3与第二半导体图案134的第二源极区SR2连接。第二漏极D2透过第四开口V4与第二半导体图案134的第二漏极区DR2以及第一电极层110电性连接。承上所述，由于第一漏极D1透过第二开口V2与连接部CN连接，且连接部CN与第一电容电极CE1以及第二栅极G2皆电性连接，因此第一漏极D1实质上是透过第二开口V2以及连接部CN与第一电容电极CE1以及第二栅极G2电性连接。另一方面，第二电容电极CE2与第一电容电极CE1以及第一电极层110重叠设置，以构成一储存电容器CST。详细来说，第二电容电极CE2与第一电容电极CE1之间形成耦合电容，且第一电容电极CE1与第一电极层110之间也会形成耦合电容，而储存电容器CST即为此两个耦合电容加总所形成。
请参照图10A以及图10B，在第二导电层190上形成阻隔层200，且通过第六道光罩的工艺，使得阻隔层200暴露出第一电极层110。阻隔层200的材料包括无机材料或是有机材料。在本实施例中，阻隔层200是有机材料，且阻隔层200是通过涂布法(coating)所形成，因此具有平坦表面。详细来说阻隔层200使用的有机材料可以是酚醛清漆(Novolac)、聚酰亚胺(Polyimide；PI)或是压克力(Acrylic)等。接着，在被阻隔层200暴露的第一电极层110上形成发光层300。发光层300可为红色有机发光图案、绿色有机发光图案、蓝色有机发光图案或是混合各频谱的光产生的不同颜色(例如白、橘、紫、…等)发光图案，但本发明不限于此。
请参照图11，接着在发光层300以及阻隔层200上形成第二电极层400。第二电极层400的材料可采用金属或金属氧化物等导电材质。在本发明中，第二电极层400可作为有机发光二极管面板的阴极，但本发明不限于此。换言之，第一电极层110、发光层300以及第二电极层400构成有机发光二极管OLED。
以上述工艺所形成的像素结构如图11所示，且图12是本发明一实施例的有机发光二极管显示面板之像素结构的等效电路图。请同时参照图11以及图12，第一电极层110位于基板100上。第一绝缘层122位于基板100上且暴露出第一电极层110。半导体层130位于第一绝缘层122上且包括第一半导体图案132以及第二半导体图案134。栅绝缘图案层142位于半导体层130上。第一导电层152包括扫描线SL、位于第一半导体图案132上方的栅绝缘图案层142上且与扫描线SL连接的第一栅极G1、位于第二半导体图案134上方的栅绝缘图案层142上的第二栅极G2、位于第一半导体图案132上方的栅绝缘图案层142上且与第二栅极G2电性连接的连接部CN以及位于第一电极层110上方的栅绝缘图案层上的第一电容电极CE1。第二绝缘层180a覆盖第一导电层152且具有第一开口V1、第二开口V2、第三开口V3以及第四开口V4。第二导电层190包括位于第一电容电极CE1上方的第二电容电极CE2、数据线DL、与数据线DL连接第一源极S1、第一漏极D1、第二源极S2、第二漏极D2以及与第二源极S2电性连接的电源线PL。第一源极S1、第一漏极D1以及第一栅极G1构成第一主动元件T1，第二源极S2、第二漏极D2以及第二栅极G2构成第二主动元件T2。第一源极S1以及第一漏极D1分别透过第一开口V1以及第二开口V2与第一半导体图案132电性连接，第二源极S2以及第二漏极D2分别透过第三开口V3以及第四开口V4与第二半导体图案134电性连接。第一漏极D1透过第二开口V2以及连接部CN与第一电容电极CE1以及第二栅极G2电性连接，且第二电容电极CE2透过第四开口V4与第一电极层110电性连接。第二电容电极CE2、第一电容电极CE1以及第一电极层110重叠设置以构成一储存电容器CST。阻隔层200位于第二导电层190上且暴露出第一电极层110。发光层300位于被暴露的第一电极层110上。第二电极层400位于发光层300上并遮盖阻隔层200以及发光层300。
承上所述，在本实施例的像素结构中，第二电容电极CE2与第一电容电极CE1以及第一电极层110重叠设置，因此可形成并联的电容架构，以降低电容所需面积。借此，本实施例的像素结构能够提高开口率。除此之外，由于第一导电层152、栅绝缘图案层142以及第一绝缘层122是通过同一道光罩工艺同时定义，因此可以减少光罩的使用。换言之，本实施例能够减少光罩的工艺数目。另一方面，本实施例的阻障层200为平坦有机材料，故可以免去另外传统像素结构中平坦层的设置，借此达到面板微型化的目的。
图13是本发明另一实施例的有机发光二极管显示面板之像素结构的剖面图。请参照图13，本实施例之有机发光二极管显示面板之像素结构与图11之像素结构面板相似，因此相同的元件以相同的标号表示，且不再重复说明。本实施例与图11的实施例的不同点在于，在本实施例中，阻障层200的材料为无机材料。举例来说，无机材料例如是氧化硅(SiOx)、氮化硅或是其他的无机材料，但本发明不限于此。在本实施例中，无机材料之阻障层200是顺应性地覆盖在所形成的结构表面上，因此不会具有平坦之表面。
类似于图11的实施例，在本实施例的像素结构中，第二电容电极CE2与第一电容电极CE1以及第一电极层110重叠设置，因此可形成并联的电容架构以降低电容所需面积。借此，本实施例的像素结构能够提高开口率。除此之外，由于栅绝缘图案层142、第一导电层152以及第一绝缘层122是通过同一道光罩工艺同时定义，因此可以减少光罩的使用。换言之，本实施例能够减少光罩的工艺数目。另一方面，本实施例的阻障层200为无机材料，故增加阻水力。通过提升像素结构的阻水能力，在像素结构中的薄膜晶体管的稳定度以及信赖度亦能得到提升。除此之外，由于在本实施例中可以免去平坦层的设置，故阻隔层200的材料选择上不会受到平坦层的限制，因此相较于传统的像素结构，本实施例的阻隔层200的材料选择上能更加地有弹性。
综上所述，本发明的像素结构的第一膜层为第一电极层，且第二电容电极与第一电容电极以及第一电极层重叠设置。通过此配置可以使有机发光二极管面板中的像素结构的电容架构变成并联电容架构，以降低电容所需面积。因此，有机发光二极管面板的开口率能够得以提升。另一方面，由于本发明的像素结构将第一电极层作为第一膜层，并通过开口使得后续膜层得以与第一膜层电性连接，故相较于一般并联电容架构能够至少减少两道工艺，节省成本。除此之外，由于本发明的像素结构将阻隔层同时作为平坦层，故能省去额外平坦层的设置，且增加阻隔层材料选择的弹性。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当以权利要求书为准。
Claims (16)
1.一种像素结构的制造方法，其特征在于，包括：
在一基板上形成一第一电极层；
在该基板上形成一第一绝缘层，覆盖部分该第一电极层；
在该第一绝缘层上形成一半导体层，其中该半导体层包括一第一半导体图案以及一第二半导体图案；
在该半导体层上形成一栅绝缘图案层；
在该栅绝缘图案层上形成一第一导电层，其中该第一导电层包括一扫描线、位于该第一半导体图案的上方且与该扫描线连接的一第一栅极、位于该第二半导体图案上方的一第二栅极以及位于该第一电极层上方的一第一电容电极；
形成一第二绝缘层，覆盖该第一导电层，且该第二绝缘层具有暴露该第一半导体图案的一第一开口以及一第二开口以及暴露出该第二半导体图案的一第三开口以及一第四开口，其中该第四开口更暴露出该第一电极层；以及
形成一第二导电层，该第二导电层包括位于该第一电容电极上方的一第二电容电极、一数据线、与该数据线连接的一第一源极、一第一漏极、一第二源极以及一第二漏极，其中该第一源极以及该第一漏极分别透过该第一开口以及该第二开口与该第一半导体图案电性连接，该第二源极以及该第二漏极分别透过该第三开口以及该第四开口与该第二半导体图案电性连接，该第一漏极透过该第二开口与该第二栅极电性连接，且该第二电容电极透过该第四开口与该第一电极层电性连接，该第二电容电极、该第一电容电极以及该第一电极层重叠设置以构成一储存电容器。
2.如权利要求1所述的像素结构的制造方法，其特征在于，还包括：
在该第二导电层上形成一阻隔层，以暴露出该第一电极层；
在被暴露的该第一电极层上形成一发光层；
在该发光层上形成一第二电极层。
3.如权利要求2所述的像素结构的制造方法，其特征在于，其中该阻隔层包括一无机材料。
4.如权利要求2所述的像素结构的制造方法，其特征在于，其中该阻隔层包括一平坦有机材料。
5.如权利要求1所述的像素结构的制造方法，其特征在于，其中该第二导电层还包括一电源线，与该第二源极电性连接。
6.如权利要求1所述的像素结构的制造方法，其特征在于，其中在形成该第一导电层之后，还包括：
在该第一导电层上形成一金属薄层；
进行一退火程序，以使与该金属薄层接触的该第一半导体图案形成一第一源极区以及一第一漏极区，使与该金属薄层接触的该第二半导体图案形成一第二源极区以及一第二漏极区，并同时使该金属薄层形成一氧化金属材料层；以及
图案化该氧化金属材料层，以形成一氧化金属薄层，其中该氧化金属薄层对应该第一开口以及该第二开口分别暴露出该第一源极区以及该第一漏极区，对应该该第三开口以及该第四开口分别暴露出该第二源极区以及该第二漏极区。
7.如权利要求1所述的像素结构的制造方法，其特征在于，其中形成该栅绝缘图案层以及该第一导电层的方法包括：
依序形成一绝缘材料以及一导电材料；以及
同时图案化该导电材料以及该绝缘材料，以定义出该栅绝缘图案层以及该第一导电层。
8.如权利要求1所述的像素结构的制造方法，其特征在于，其中形成该第一绝缘层、该半导体层、该栅绝缘图案层以及该第一导电层的方法包括：
在该基板上形成一第一绝缘材料，以覆盖该第一电极层；
在该绝缘材料上形成该半导体层；
在该半导体层上依序形成一第二绝缘材料以及一导电材料；
同时图案化该导电材料、以及该第二绝缘材料，以定义出该栅绝缘图案层以及该第一导电层，并同时移除未被该半导体层以及该第一导电层覆盖的该第一绝缘材料，以形成暴露出该第一电极层的该第一绝缘层。
9.一种像素结构，其特征在于，包括：
一第一电极层，位于一基板上；
一第一绝缘层，位于该基板上且暴露出该第一电极层；
一半导体层，位于该第一绝缘层上且包括一第一半导体图案以及一第二半导体图案；
一栅绝缘图案层，位于该半导体层上；
一第一导电层，位于该栅绝缘图案层上，其中该第一导电层包括一扫描线、位于该第一半导体图案的上方且与该扫描线连接的一第一栅极、位于该第二半导体图案上方的一第二栅极以及位于该第一电极层上方的一第一电容电极；
一第二绝缘层，覆盖该第一导电层，其中该第二绝缘层具有一第一开口、一第二开口、一第三开口以及一第四开口；以及
一第二导电层，该第二导电层包括位于该第一电容电极上方的一第二电容电极、一数据线、与该数据线连接的一第一源极、一第一漏极、一第二源极以及一第二漏极，其中该第一源极以及该第一漏极分别透过该第一开口以及该第二开口与该第一半导体图案电性连接，该第二源极以及该第二漏极分别透过该第三开口以及该第四开口与该第二半导体图案电性连接，该第一漏极透过该第二开口与该第二栅极电性连接，且该第二电容电极透过该第四开口与该第一电极层电性连接，该第二电容电极、该第一电容电极以及该第一电极层重叠设置以构成一储存电容器。
10.如权利要求9所述的像素结构，其特征在于，还包括：
一阻隔层，位于该第二导电层上且暴露出该第一电极层；
一发光层，位于被暴露的该第一电极层上；以及
一第二电极层，位于该发光层上。
11.如权利要求10所述的像素结构，其特征在于，其中该阻隔层包括一无机材料。
12.如权利要求10所述的像素结构，其特征在于，其中该阻隔层包括一平坦有机材料。
13.如权利要求9所述的像素结构，其特征在于，其中该第二导电层还包括一电源线，与该第二源极电性连接。
14.如权利要求9所述的像素结构，其特征在于，还包括一氧化金属薄层，位于该第二绝缘层以该半导体层之间。
15.如权利要求14所述的像素结构，其特征在于，其中：
该第一半导体图案具有一第一源极区以及一第一漏极区，
该第二半导体图案具有一第二源极区以及一第二漏极区，
该氧化金属薄层未覆盖部分之该第一源极区、部分之该第一漏极区、部分之该第二源极区以及部分之该第二漏极区，且该第一源极和该第一漏极分别透过该第一开口以及该第二开口与该第一源极区以及该第一漏极区电性连接，该第二源极和该第二漏极分别透过该第三开口以及该第四开口与该第二源极区以及该第二漏极区电性连接。
16.如权利要求9所述的像素结构，其特征在于，其中该栅绝缘图案层以及该第一导电层具有相同的图案。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104104515A TWI549265B (zh) | 2015-02-11 | 2015-02-11 | 畫素結構及其製造方法 |
| TW104104515 | 2015-02-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104701266A true CN104701266A (zh) | 2015-06-10 |
| CN104701266B CN104701266B (zh) | 2018-09-21 |
Family
ID=53348234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510151202.0A Active CN104701266B (zh) | 2015-02-11 | 2015-04-01 | 像素结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104701266B (zh) |
| TW (1) | TWI549265B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108565269A (zh) * | 2018-03-02 | 2018-09-21 | 友达光电股份有限公司 | 显示面板 |
| CN109742053A (zh) * | 2018-12-19 | 2019-05-10 | 武汉华星光电半导体显示技术有限公司 | 一种具有电容的阵列基板及其制备方法 |
| CN113805730A (zh) * | 2021-01-06 | 2021-12-17 | 友达光电股份有限公司 | 触控显示面板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI680603B (zh) * | 2018-11-12 | 2019-12-21 | 友達光電股份有限公司 | 畫素陣列基板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020027247A1 (en) * | 2000-09-06 | 2002-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US20030141811A1 (en) * | 2001-12-29 | 2003-07-31 | Lg. Philips Lcd Co., Ltd. | Active matrix organic luminescence display device and manufacturing method for the same |
| CN101794049A (zh) * | 2009-01-30 | 2010-08-04 | 三星移动显示器株式会社 | 平板显示装置及其制造方法 |
| CN102569343A (zh) * | 2010-12-14 | 2012-07-11 | 三星移动显示器株式会社 | 有机发光显示装置及其制造方法 |
| CN104064679A (zh) * | 2014-05-22 | 2014-09-24 | 友达光电股份有限公司 | 像素结构 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004341465A (ja) * | 2003-05-14 | 2004-12-02 | Obayashi Seiko Kk | 高品質液晶表示装置とその製造方法 |
| EP3540772A1 (en) * | 2009-09-16 | 2019-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
| JP5679933B2 (ja) * | 2011-08-12 | 2015-03-04 | 富士フイルム株式会社 | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 |
| JP2014093510A (ja) * | 2012-11-07 | 2014-05-19 | Fujifilm Corp | 電子デバイスの製造方法および該製造方法に用いられる積層体 |
| TWI502263B (zh) * | 2013-07-25 | 2015-10-01 | Au Optronics Corp | 畫素結構、顯示面板及其製作方法 |
-
2015
- 2015-02-11 TW TW104104515A patent/TWI549265B/zh active
- 2015-04-01 CN CN201510151202.0A patent/CN104701266B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020027247A1 (en) * | 2000-09-06 | 2002-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US20030141811A1 (en) * | 2001-12-29 | 2003-07-31 | Lg. Philips Lcd Co., Ltd. | Active matrix organic luminescence display device and manufacturing method for the same |
| CN101794049A (zh) * | 2009-01-30 | 2010-08-04 | 三星移动显示器株式会社 | 平板显示装置及其制造方法 |
| CN102569343A (zh) * | 2010-12-14 | 2012-07-11 | 三星移动显示器株式会社 | 有机发光显示装置及其制造方法 |
| CN104064679A (zh) * | 2014-05-22 | 2014-09-24 | 友达光电股份有限公司 | 像素结构 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108565269A (zh) * | 2018-03-02 | 2018-09-21 | 友达光电股份有限公司 | 显示面板 |
| CN108565269B (zh) * | 2018-03-02 | 2020-10-09 | 友达光电股份有限公司 | 显示面板 |
| CN109742053A (zh) * | 2018-12-19 | 2019-05-10 | 武汉华星光电半导体显示技术有限公司 | 一种具有电容的阵列基板及其制备方法 |
| CN113805730A (zh) * | 2021-01-06 | 2021-12-17 | 友达光电股份有限公司 | 触控显示面板 |
| CN113805730B (zh) * | 2021-01-06 | 2023-04-18 | 友达光电股份有限公司 | 触控显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201630168A (zh) | 2016-08-16 |
| CN104701266B (zh) | 2018-09-21 |
| TWI549265B (zh) | 2016-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9923002B2 (en) | Method for manufacturing TFT substrate and structure thereof | |
| CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104752343B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| US8541779B1 (en) | Pixel structure of organic electroluminescence apparatus | |
| CN105390551B (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| US9214476B1 (en) | Pixel structure | |
| CN109256396A (zh) | 一种透明显示基板及透明显示面板 | |
| CN103872060B (zh) | 阵列基板及其制造方法 | |
| CN103456793A (zh) | 薄膜晶体管、薄膜晶体管阵列面板及其制造方法 | |
| CN103715267A (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| CN103489894A (zh) | 有源矩阵有机电致发光显示器件、显示装置及其制作方法 | |
| CN104091810A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105470196A (zh) | 薄膜晶体管、阵列基板及其制造方法、和显示装置 | |
| CN103578984B (zh) | 半导体元件及其制造方法 | |
| CN104701266A (zh) | 像素结构及其制造方法 | |
| TWI548100B (zh) | 薄膜電晶體、顯示面板以及其製造方法 | |
| CN108010850A (zh) | 薄膜晶体管及其制作方法、tft基板 | |
| CN104009043A (zh) | 像素结构及其制作方法 | |
| US9640554B2 (en) | Pixel structure | |
| CN102779830A (zh) | 一种金属氧化物的显示装置及其制造方法 | |
| CN104952906A (zh) | 显示面板的像素结构 | |
| WO2018023955A1 (zh) | Oled显示装置的阵列基板及其制造方法 | |
| CN101950733A (zh) | 像素结构的制造方法及有机发光元件的制造方法 | |
| CN106298815A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN203521417U (zh) | 有源矩阵有机电致发光显示器件及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |