CN109742053A - 一种具有电容的阵列基板及其制备方法 - Google Patents
一种具有电容的阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN109742053A CN109742053A CN201811560085.3A CN201811560085A CN109742053A CN 109742053 A CN109742053 A CN 109742053A CN 201811560085 A CN201811560085 A CN 201811560085A CN 109742053 A CN109742053 A CN 109742053A
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- insulation layer
- dielectric insulation
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 117
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 238000002360 preparation method Methods 0.000 title claims abstract description 30
- 238000009413 insulation Methods 0.000 claims abstract description 97
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 239000004411 aluminium Substances 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910004205 SiNX Inorganic materials 0.000 claims description 8
- 229910052681 coesite Inorganic materials 0.000 claims description 8
- 229910052906 cristobalite Inorganic materials 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 229910052682 stishovite Inorganic materials 0.000 claims description 8
- 229910052905 tridymite Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000010292 electrical insulation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 21
- 238000005516 engineering process Methods 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- -1 copper Chemical class 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明揭露一种具有电容的阵列基板及其制备方法，利用扫描线走线和电源线走线的重叠区域形成电容，电容的大小可通过重叠区域面积大小及两层金属之间的介电绝缘层厚度进行调整。相比现有阵列基板的制备方法，本发明具有电容的阵列基板制备方法可以简化生产工艺，提高生产效率与产品良率，节约生产成本，同时可以有效节约空间，提升产品的竞争力，利于高分辨率显示技术的开发。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种具有电容的阵列基板及其制备方法。
背景技术
现有的平面显示器件主要包括液晶显示器件(Liquid Crystal Display，简称LCD)及有机发光二极管显示器件(OrganicLightEmittingDisplay，简称OLED)。OLED由于重量轻、自发光、广视角、驱动电压低、发光效率高、功耗低、响应速度快等优点，应用范围越来越广泛。OLED按照驱动类型可分为无源OLED(PM-OLED)和有源OLED(AM-OLED)。现有的AM-OLED器件一般为两个晶体管之间夹着一个存储电容，存储电容是维持像素电极电位的主要手段。存储电容通常由驱动晶体管(driverTFT)的栅极、第二金属层及二者之间的绝缘层构成。
参考图1，现有技术中具有电容的阵列基板的层状结构示意图。所述阵列基板包括基板111，阻挡层(M/B)112，缓冲层(Buffer)113，第一栅绝缘层(GI1)114，第二栅绝缘层(GI2)115，介电绝缘层(ILD)116，平坦层(PLN)117，阳极(ANO)118，像素定义层(PDL)119，光阻层(Photo Spacer，简称PS)120，薄膜晶体管以及电容。所述薄膜晶体管包括形成在缓冲层113上的有源层(Acti)121，形成在第一栅绝缘层114上的第一栅极层(GE1)122，以及形成在介电绝缘层(ILD)116上的源漏电极(SD)123。通过形成在第一栅绝缘层114上的第一栅极层(GE1)122和形成在第二栅绝缘层115上的第二栅极层(GE2)124的重叠区域形成所述电容。这种电容设置方式，可以节约空间，利于高分辨率显示技术的开发。但其需要两次栅绝缘层(GI1、GI2)的沉积工艺，以及两次栅极层(GE1、GE2)的沉积并图案化工艺，生产工艺较复杂，且增加了生产成本。
因此，如何简化生产工艺，节约生产成本，同时可以延续空间利用最大化的优点，是阵列基板技术发展过程中亟待解决的问题。
发明内容
本发明的目的在于，针对现有技术存在的问题，提供一种具有电容的阵列基板及其制备方法，可以简化生产工艺，节约生产成本，同时可以节约空间，利于高分辨率显示技术的开发。
为实现上述目的，本发明提供了一种具有电容的阵列基板的制备方法，所述制备方法包括如下步骤：(1)提供一基板，在所述基板上依次形成阻挡层、缓冲层和有源层；(2)在所述有源层上依次沉积栅绝缘层和第一金属层，并对所述第一金属层进行图案化，形成栅电极和扫描线走线，其中，所述扫描线走线作为所述电容的下极板；(3)在所述第一金属层上沉积介电绝缘层，并对所述介电绝缘层进行图案化，形成源漏电极接触孔，其中，所述源漏电极接触孔形成在与所述有源层的两端对应的位置；(4)在所述介电绝缘层上沉积第二金属层，并对所述第二金属层进行图案化，形成源漏电极和电源线走线，其中，所述源漏电极通过所述源漏电极接触孔与所述有源层电连接，所述电源线走线作为所述电容的上极板，所述电容的下极板和所述电容的上极板之间通过所述介电绝缘层绝缘；(5)在所述第二金属层上依次形成平坦层、阳极、像素定义层以及光阻层。
为实现上述目的，本发明还提供了一种具有电容的阵列基板，所述阵列基板包括：基板；依次设于所述基板上的阻挡层、缓冲层和有源层；设于所述有源层上的栅绝缘层，所述栅绝缘层覆盖所述有源层；设于所述栅绝缘层上的栅电极和所述电容的下极板；设于所述栅电极和所述电容的下极板上的介电绝缘层，所述介电绝缘层覆盖所述栅电极和所述电容的下极板；设于所述介电绝缘层上的源漏电极和所述电容的上极板，其中，所述源漏电极通过源漏电极接触孔与所述有源层电连接，所述电容的下极板和所述电容的上极板之间通过所述介电绝缘层绝缘；依次设于所述源漏电极和所述电容的上极板上的平坦层、阳极、像素定义层以及光阻层。
本发明的优点在于：本发明利用扫描线走线和电源线走线的重叠区域形成电容，电容的大小可通过重叠区域面积大小及两层金属之间的介电绝缘层厚度进行调整。可以通过半色调掩膜工艺对介电绝缘层进行部分刻蚀，达到电容区域介电绝缘层厚度减薄、电容增大的目的，同时可保证其它区域介电绝缘层厚度不受影响。相比现有阵列基板的制备方法，本发明具有电容的阵列基板制备方法可以简化生产工艺，提高生产效率与产品良率，节约生产成本，同时可以有效节约空间，提升产品的竞争力，利于高分辨率显示技术的开发。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1，现有技术中具有电容的阵列基板的层状结构示意图；
图2，本发明具有电容的阵列基板制备方法的流程示意图；
图3A-3F，本发明具有电容的阵列基板制备方法的生产制程示意图；
图4，本发明具有电容的阵列基板的层状结构示意图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。此外，本发明在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
本发明具有电容的阵列基板制备方法，利用扫描线(scan)走线和电源线(VDD)走线的重叠区域形成电容(即利用走线充当电容)，电容的大小可通过重叠区域面积大小及两层金属之间的介电绝缘层厚度进行调整。可以通过半色调(halftone)掩膜工艺对介电绝缘层进行部分刻蚀，达到电容区域介电绝缘层厚度减薄、电容增大的目的，同时可保证其它区域介电绝缘层厚度不受影响。相比现有阵列基板的制备方法，本发明具有电容的阵列基板制备方法可以简化生产工艺，提高生产效率与产品良率，节约生产成本，同时可以节约空间，提升产品的竞争力，利于高分辨率显示技术的开发。
参考图2、图3A-3F以及图4，其中，图2为本发明具有电容的阵列基板制备方法的流程示意图，图3A-3F为本发明具有电容的阵列基板制备方法的生产制程示意图，图4为本发明具有电容的阵列基板的层状结构示意图。所述制备方法包括如下步骤：S21：提供一基板，在所述基板上依次形成阻挡层、缓冲层和有源层；S22：在所述有源层上依次沉积栅绝缘层和第一金属层，并对所述第一金属层进行图案化，形成栅电极和扫描线走线，其中，所述扫描线走线作为所述电容的下极板；S23：在所述第一金属层上沉积介电绝缘层，并对所述介电绝缘层进行图案化，形成源漏电极接触孔，其中，所述源漏电极接触孔形成在与所述有源层的两端对应的位置；S24：在所述介电绝缘层上沉积第二金属层，并对所述第二金属层进行图案化，形成源漏电极和电源线走线，其中，所述源漏电极通过所述源漏电极接触孔与所述有源层电连接，所述电源线走线作为所述电容的上极板，所述电容的下极板和所述电容的上极板之间通过所述介电绝缘层绝缘；S25：在所述第二金属层上依次形成平坦层、阳极、像素定义层以及光阻层。以下对本发明所述制备方法做详细说明。
关于步骤S21：提供一基板，在所述基板上依次形成阻挡层、缓冲层和有源层，请一并参考图2以及图3A，其中图3A为本发明一实施例在基板上依次形成阻挡层、缓冲层和有源层的示意图。其中，基板211可以为玻璃(glass)基板或由柔性基底材料(PI)制成的柔性基板。具体的，提供一基板211，在基板211上沉积形成阻挡层(M/B)212；在阻挡层212上形成缓冲层(Buffer)213；在缓冲层213上形成阵列基板的薄膜晶体管220的有源层(Acti)221。其中，通过在缓冲层213上沉积有源层221，对有源层221进行结晶，并进行图案化，使得所述有源层221包括多晶硅区2211以及形成在多晶硅区2211两端的源漏极接触区2212。
关于步骤S22：在所述有源层上依次沉积栅绝缘层和第一金属层，并对所述第一金属层进行图案化，形成栅电极和扫描线走线，其中，所述扫描线走线作为所述电容的下极板，请一并参考图2以及图3B，其中图3B为本发明一实施例形成栅电极和扫描线走线的示意图。具体的，通过对沉积在栅绝缘层(GI1)214上的第一金属层进行图案化，分别形成栅电极(GE1)222和扫描线走线231；所述栅电极222位于所述有源层221的多晶硅区2211的上方，所述扫描线走线231作为所述阵列基板的电容230的下极板231。也即，所述栅电极222和所述电容230的下极板231同时制作且位于同一层(均形成在栅绝缘层214上)。
其中，所述第一金属层的材料可以为钛、铝、钼或铜，金属厚度为1000A～5000A。也即，所述电容230的下极板231的材料可以为钛、铝、钼或铜，金属厚度为1000A～5000A。
关于步骤S23：在所述第一金属层上沉积介电绝缘层，并对所述介电绝缘层进行图案化，形成源漏电极接触孔，其中，所述源漏电极接触孔形成在与所述有源层的两端对应的位置，请一并参考图2以及图3C，其中图3C为本发明一实施例沉积并图案化介电绝缘层的示意图。具体的，在图3C所示实施例中，采用半色调(halftone)掩膜工艺对所述介电绝缘层(ILD)215进行部分刻蚀，在所述介电绝缘层215上形成源漏电极接触孔2151以及一沟槽2152。其中，源漏电极接触孔2151的底部位于所述有源层221的源漏极接触区2212；所述沟槽2152形成在与所述扫描线走线231(即所述电容230的下极板231)对应的位置。也即，所述电容230的介电绝缘层由沟槽2152处剩余的介电绝缘层组成。其中，沟槽2152为优选设置方案，用于减薄电容区域的介电绝缘层厚度、增大电容，在其它实施例中，在所述介电绝缘层215上也可以仅形成源漏电极接触孔2151。
其中，所述介电绝缘层215的材料为SiNx、SiO2、或SiNx与SiO2的组合。通过在所述介电绝缘层215上形成沟槽2152，可以达到减薄电容区域的介电绝缘层厚度、增大电容的目的，同时可保证其它区域介电绝缘层厚度不受影响。通过halftone工艺，可以进行沟槽2152深浅的调整，来调整沟槽2152处剩余的介电绝缘层厚度，从而增大或缩小电容。优选的，沟槽2152处剩余的介电绝缘层厚度为500A～6000A，也即，所述电容230的上下极板之间的介电绝缘层的厚度为500A～6000A。
关于步骤S24：在所述介电绝缘层上沉积第二金属层，并对所述第二金属层进行图案化，形成源漏电极和电源线走线，其中，所述源漏电极通过所述源漏电极接触孔与所述有源层电连接，所述电源线走线作为所述电容的上极板，所述电容的下极板和所述电容的上极板之间通过所述介电绝缘层绝缘，请一并参考图2以及图3D，其中图3D为本发明一实施例形成源漏电极和电源线走线的示意图。具体的，通过在介电绝缘层215上沉积第二金属层，并对第二金属层进行图案化，分别形成源漏电极(S/D)224和电源线走线232。其中，所述源漏电极223通过所述源漏电极接触孔2151与所述有源层221电连接(具体的，所述源漏电极223通过所述源漏电极接触孔2151与所述有源层221的源漏极接触区2212电连接)；所述电源线走线232作为所述阵列基板的电容230的上极板232，所述电容230的下极板231和所述电容230的上极板232之间通过所述介电绝缘层215绝缘。也即，所述源漏电极223和所述电容230的上极板232同时制作且均形成在所述介电绝缘层215上。在本实施例中，所述电容230的上极板232形成在所述介电绝缘层215上的沟槽2152内。在其它实施例中，所述源漏电极223和所述电容230的上极板232也可以为同时制作且位于同一层(均形成在所述介电绝缘层215上)。
其中，所述第二金属层的材料可以为钛、铝、钼或铜，金属厚度为1000A～5000A。也即，所述电容230的上极板232的材料可以为钛、铝、钼或铜，金属厚度为1000A～5000A。
至此，本发明所述阵列基板的电容230制作完毕。所述电容230的下极板231由第一金属层形成的扫描线(scan)走线231组成，该金属可以是钛，铝，钼，铜等金属，金属厚度为1000A～5000A；所述电容230的上极板232由第二金属层形成的电源线(VDD)走线232组成，该金属可以是钛，铝，钼，铜等金属，金属厚度为1000A～5000A；所述电容230的介电绝缘层由沟槽2152处剩余介电绝缘层215组成，介电绝缘层215可以为SiNx，SiO2，或SiNx&SiO2的组合，其厚度为500A～6000A，且可以通过halftone工艺进行调整；所述电容230的大小可以通过扫描线(scan)走线和电源线(VDD)走线重叠区域面积及沟槽2152的深度进行调整。
关于步骤S25：在所述第二金属层上依次形成平坦层、阳极、像素定义层以及光阻层，请一并参考图2、图3E-3F以及图4，其中图3E为本发明一实施例形成平坦层的示意图，图3F为本发明一实施例形成阳极的示意图，图4为本发明一实施例阵列基板的层状结构示意图。
具体的，在所述介电绝缘层17上的源漏电极223和电源线走线232上方涂布有机膜层，并进行图案化，形成平坦层(PLN)216，如图3E所示。
具体的，在所述平坦层216上方沉积阳极金属(PE)并进行图案化，形成所述阳极(ANO)217，如图3F所示。其中，所述阳极217位于所述源漏电极223上方并与所述源漏电极223电连接。
具体的，在阳极217上方涂布有机光阻并进行图案化，形成所述像素定义层(PDL)218以及所述光阻层(Photo Spacer，简称PS)219。至此，本发明阵列基板即制作完成，其层状结构示意图如图4所示。
采用本发明所述制备方法制备的阵列基板，利用扫描线(scan)走线和电源线(VDD)走线的重叠区域形成电容，电容的大小可通过重叠区域面积大小及两层金属之间的介电绝缘层厚度进行调整。可以通过半色调(halftone)掩膜工艺对介电绝缘层进行部分刻蚀，达到电容区域介电绝缘层厚度减薄、电容增大的目的，同时可保证其它区域介电绝缘层厚度不受影响。相比现有阵列基板的制备方法，本发明具有电容的阵列基板制备方法可以简化生产工艺，提高生产效率与产品良率，节约生产成本，同时延续空间利用最大化的优点，可以有效节约空间，提升产品的竞争力，利于高分辨率显示技术的开发。
参考图4，本发明具有电容的阵列基板的层状结构示意图。本发明阵列基板包括：基板211，依次设于所述基板211上的阻挡层212、缓冲层213和有源层221，设于所述有源层221上的栅绝缘层214，设于所述栅绝缘层214上的栅电极222和所述电容230的下极板231，设于所述栅电极222和所述电容230的下极板231上的介电绝缘层215，设于所述介电绝缘层215上的源漏电极223和所述电容230的上极板232，所述源漏电极224通过源漏电极接触孔2151与所述有源层221电连接，依次设于所述源漏电极223和所述电容239的上极板232上的平坦层216、阳极217、像素定义层218以及光阻层219。其中，所述栅绝缘层214覆盖所述有源层221，所述介电绝缘层215覆盖所述栅电极222和所述电容230的下极板231，所述电容230的下极板231和所述电容230的上极板232之间通过所述介电绝缘层215绝缘。
具体的，所述有源层221包括多晶硅区2211以及形成在多晶硅区2211两端的源漏极接触区2212，所述源漏电极接触孔2151的底部位于所述有源层221的源漏极接触区2212，所述源漏电极223通过所述源漏电极接触孔2151与所述有源层221的源漏极接触区2212电连接。
具体的，所述电容230的下极板231由与所述栅电极222同时形成的扫描线(scan)走线组成，下极板231的金属可以是钛，铝，钼，铜等金属，金属厚度为1000A～5000A；所述电容230的上极板232由与所述源漏电极223同时形成的电源线(VDD)走线组成，上极板232金属可以是钛，铝，钼，铜等金属，金属厚度为1000A～5000A；所述电容230的介电绝缘层由扫描线(scan)走线和电源线(VDD)走线之间的介电绝缘层215组成，介电绝缘层215可以为SiNx，SiO2，或SiNx&SiO2的组合，其厚度为500A～6000A；所述电容230的大小可以通过扫描线(scan)走线和电源线(VDD)走线重叠区域面积进行调整。
优选的，在本实施例中，所述介电绝缘层215上与所述电容230的下极板231对应的位置设有一沟槽2152，所述电容230的上极板232形成在所述沟槽2152内，所述电容230的介电绝缘层由沟槽2152处剩余介电绝缘层215组成。所述沟槽2152可以与所述源漏电极接触孔2151同时形成，其深度可以通过halftone工艺进行调整。从而，所述电容230的大小可以通过扫描线(scan)走线和电源线(VDD)走线重叠区域面积及沟槽2152的深度进行调整。
采用本发明阵列基板，利用扫描线(scan)走线和电源线(VDD)走线的重叠区域形成电容，电容的大小可通过重叠区域面积大小及两层金属之间的介电绝缘层厚度进行调整。可以通过半色调(halftone)掩膜工艺对介电绝缘层进行部分刻蚀，达到电容区域介电绝缘层厚度减薄、电容增大的目的，同时可保证其它区域介电绝缘层厚度不受影响。可以简化生产制备工艺，提高生产效率与产品良率，节约生产成本，同时可以有效节约空间，提升产品的竞争力，利于高分辨率显示技术的开发。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种具有电容的阵列基板的制备方法，其特征在于，所述制备方法包括如下步骤：
(1)提供一基板，在所述基板上依次形成阻挡层、缓冲层和有源层；
(2)在所述有源层上依次沉积栅绝缘层和第一金属层，并对所述第一金属层进行图案化，形成栅电极和扫描线走线，其中，所述扫描线走线作为所述电容的下极板；
(3)在所述第一金属层上沉积介电绝缘层，并对所述介电绝缘层进行图案化，形成源漏电极接触孔，其中，所述源漏电极接触孔形成在与所述有源层的两端对应的位置；
(4)在所述介电绝缘层上沉积第二金属层，并对所述第二金属层进行图案化，形成源漏电极和电源线走线，其中，所述源漏电极通过所述源漏电极接触孔与所述有源层电连接，所述电源线走线作为所述电容的上极板，所述电容的下极板和所述电容的上极板之间通过所述介电绝缘层绝缘；
(5)在所述第二金属层上依次形成平坦层、阳极、像素定义层以及光阻层。
2.如权利要求1所述的制备方法，其特征在于，步骤(3)中所述对所述介电绝缘层进行图案化进一步包括：采用半色调掩膜工艺对所述介电绝缘层进行部分刻蚀。
3.如权利要求1所述的制备方法，其特征在于，步骤(3)中所述对所述介电绝缘层进行图案化进一步包括：在与所述电容的下极板对应的位置形成一沟槽；
步骤(4)进一步包括：所述电容的上极板形成在所述沟槽内。
4.如权利要求1所述的制备方法，其特征在于，所述电容的下极板与所述电容的上极板的金属厚度均为1000A～5000A。
5.如权利要求1所述的制备方法，其特征在于，所述电容的下极板与所述电容的上极板之间的介电绝缘层的厚度为500A～6000A。
6.如权利要求1所述的制备方法，其特征在于，步骤(5)所述的在所述第二金属层上依次形成平坦层、阳极、像素定义层以及光阻层进一步包括：
在所述第二金属层上涂布有机膜层并进行图案化，形成所述平坦层；
在所述平坦层上沉积阳极金属并进行图案化，形成所述阳极；
在所述阳极上方涂布有机光阻并进行图案化，形成所述像素定义层以及所述光阻层。
7.一种具有电容的阵列基板，其特征在于，所述阵列基板包括：
基板；
依次设于所述基板上的阻挡层、缓冲层和有源层；
设于所述有源层上的栅绝缘层，所述栅绝缘层覆盖所述有源层；
设于所述栅绝缘层上的栅电极和所述电容的下极板；
设于所述栅电极和所述电容的下极板上的介电绝缘层，所述介电绝缘层覆盖所述栅电极和所述电容的下极板；
设于所述介电绝缘层上的源漏电极和所述电容的上极板，其中，所述源漏电极通过源漏电极接触孔与所述有源层电连接，所述电容的下极板和所述电容的上极板之间通过所述介电绝缘层绝缘；
依次设于所述源漏电极和所述电容的上极板上的平坦层、阳极、像素定义层以及光阻层。
8.如权利要求7所述的阵列基板，其特征在于，所述介电绝缘层上与所述电容的下极板对应的位置设有一沟槽，所述电容的上极板形成在所述沟槽内。
9.如权利要求7所述的阵列基板，其特征在于，所述第一金属层与所述第二金属层的材料为钛、铝、钼或铜。
10.如权利要求7所述的阵列基板，其特征在于，所述介电绝缘层的材料为SiNx、SiO2、或SiNx与SiO2的组合。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811560085.3A CN109742053A (zh) | 2018-12-19 | 2018-12-19 | 一种具有电容的阵列基板及其制备方法 |
| PCT/CN2019/084039 WO2020124915A1 (zh) | 2018-12-19 | 2019-04-24 | 一种具有电容的阵列基板及其制备方法 |
| US16/482,254 US20200203393A1 (en) | 2018-12-19 | 2019-04-24 | Array substrate having capacitor and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811560085.3A CN109742053A (zh) | 2018-12-19 | 2018-12-19 | 一种具有电容的阵列基板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109742053A true CN109742053A (zh) | 2019-05-10 |
Family
ID=66360717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811560085.3A Pending CN109742053A (zh) | 2018-12-19 | 2018-12-19 | 一种具有电容的阵列基板及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109742053A (zh) |
| WO (1) | WO2020124915A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429116A (zh) * | 2019-07-24 | 2019-11-08 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板及阵列基板的制造方法 |
| CN110600484A (zh) * | 2019-08-30 | 2019-12-20 | 南京中电熊猫平板显示科技有限公司 | 一种自发光的阵列基板及其制造方法 |
| CN110707106A (zh) * | 2019-10-29 | 2020-01-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示装置 |
| CN112466910A (zh) * | 2020-11-04 | 2021-03-09 | 福建华佳彩有限公司 | 一种面板结构及其电容区域结构的制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090051839A1 (en) * | 2007-08-20 | 2009-02-26 | Au Optronics Corp. | Liquid Crystal Display Device and the Manufacturing Method Thereof |
| CN104701266A (zh) * | 2015-02-11 | 2015-06-10 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| CN104733382A (zh) * | 2013-12-24 | 2015-06-24 | 昆山工研院新型平板显示技术中心有限公司 | 一种阵列基板的制备方法及阵列基板 |
| CN105633094A (zh) * | 2015-12-30 | 2016-06-01 | 昆山国显光电有限公司 | 一种有机发光显示装置及其制备方法 |
| CN105930008A (zh) * | 2016-05-04 | 2016-09-07 | 武汉华星光电技术有限公司 | 一种内嵌触摸液晶面板及其阵列基板 |
| CN108598089A (zh) * | 2018-04-27 | 2018-09-28 | 武汉华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
-
2018
- 2018-12-19 CN CN201811560085.3A patent/CN109742053A/zh active Pending
-
2019
- 2019-04-24 WO PCT/CN2019/084039 patent/WO2020124915A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090051839A1 (en) * | 2007-08-20 | 2009-02-26 | Au Optronics Corp. | Liquid Crystal Display Device and the Manufacturing Method Thereof |
| CN104733382A (zh) * | 2013-12-24 | 2015-06-24 | 昆山工研院新型平板显示技术中心有限公司 | 一种阵列基板的制备方法及阵列基板 |
| CN104701266A (zh) * | 2015-02-11 | 2015-06-10 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| CN105633094A (zh) * | 2015-12-30 | 2016-06-01 | 昆山国显光电有限公司 | 一种有机发光显示装置及其制备方法 |
| CN105930008A (zh) * | 2016-05-04 | 2016-09-07 | 武汉华星光电技术有限公司 | 一种内嵌触摸液晶面板及其阵列基板 |
| CN108598089A (zh) * | 2018-04-27 | 2018-09-28 | 武汉华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429116A (zh) * | 2019-07-24 | 2019-11-08 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板及阵列基板的制造方法 |
| WO2021012408A1 (zh) * | 2019-07-24 | 2021-01-28 | 武汉华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制造方法 |
| US11302770B2 (en) | 2019-07-24 | 2022-04-12 | Wuhan China Star Optoelectronics Semicondutor Display Technology Co., Ltd. | Array substrate, display panel, and manufacturing method of array substrate |
| CN110600484A (zh) * | 2019-08-30 | 2019-12-20 | 南京中电熊猫平板显示科技有限公司 | 一种自发光的阵列基板及其制造方法 |
| CN110707106A (zh) * | 2019-10-29 | 2020-01-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示装置 |
| CN112466910A (zh) * | 2020-11-04 | 2021-03-09 | 福建华佳彩有限公司 | 一种面板结构及其电容区域结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020124915A1 (zh) | 2020-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109742053A (zh) | 一种具有电容的阵列基板及其制备方法 | |
| CN104576705B (zh) | 一种阵列基板及制作方法、显示装置 | |
| CN107068725B (zh) | 有源矩阵有机发光二极管背板及其制造方法 | |
| CN110085648A (zh) | 阵列基板及其制作方法、显示面板、显示装置 | |
| CN104217994B (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN104218041A (zh) | 阵列基板及制备方法和显示装置 | |
| CN103489876B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN102723269A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101561604B (zh) | 薄膜晶体管液晶显示器阵列基板结构及制造方法 | |
| CN106206620B (zh) | 薄膜晶体管阵列基板及其制备方法和显示器件 | |
| CN104282769A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN104253159A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN104977764A (zh) | 一种阵列基板及其制作方法、液晶显示器 | |
| CN109326609A (zh) | 一种阵列基板及其制作方法 | |
| CN103887245B (zh) | 一种阵列基板的制造方法 | |
| CN109994525A (zh) | 有机发光显示面板和使用它的有机发光显示设备 | |
| CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
| CN104142593B (zh) | 阵列基板及显示装置 | |
| KR102123502B1 (ko) | 유기 발광 다이오드 디스플레이 패널 및 이를 위한 제조 방법 | |
| CN109326614A (zh) | 显示基板及其制造方法、显示装置 | |
| CN110459561A (zh) | 一种阵列基板及oled显示装置 | |
| CN108807547A (zh) | 薄膜晶体管及其制备方法、阵列基板及其制备方法 | |
| CN108615826B (zh) | 一种有机发光二极管显示基板及其制作方法、显示装置 | |
| CN109742158A (zh) | 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置 | |
| CN103022355B (zh) | 一种低温多晶硅薄膜晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190510 |