CN110707106A - 薄膜晶体管及制备方法、显示装置 - Google Patents
薄膜晶体管及制备方法、显示装置 Download PDFInfo
- Publication number
- CN110707106A CN110707106A CN201911036506.7A CN201911036506A CN110707106A CN 110707106 A CN110707106 A CN 110707106A CN 201911036506 A CN201911036506 A CN 201911036506A CN 110707106 A CN110707106 A CN 110707106A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- gate
- electrode
- via hole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Abstract
本发明提供一种薄膜晶体管及制备方法、显示装置，属于显示技术领域。本发明的薄膜晶体管的制备方法包括：在基底上依次形成第一有源层、第一栅极绝缘层、第一栅极、第一层间绝缘层和第二有源层；在第二有源层上形成第二栅极绝缘层；在第二栅极绝缘层上形成第二栅极，以及在第二有源层上第二栅极的两端分别形成第一辅助电极和第二辅助电极；在第一辅助电极、第二辅助电极上形成第二层间绝缘层；通过一次构图工艺，形成贯穿第一栅极绝缘层、第一层间绝缘层、第二层间绝缘层的第一过孔和第二过孔，及贯穿第二层间绝缘层的第三过孔和第四过孔；形成同层设置的第一源极、第一漏极、第二源极和第二漏极。
Description
技术领域
本发明属于显示技术领域，具体涉及一种薄膜晶体管及制备方法、显示装置。
背景技术
目前，大部分的有机发光二极管(organic light-emitting diode，OLED)显示基板中的薄膜晶体管(thin film transistor，TFT)一般采用低温多晶硅(low temperaturepoly-silicon，LTPS)晶体管，其拥有高分辨率、高反应速度、高亮度、高开口率等优势，但是也同时存在着生产成本较高、能耗较高等缺陷。因此，为了解决LTPS晶体管存在的技术缺陷，技术人员研发出了低温多晶氧化物(low temperature polycrystalline oxide，LTPO)晶体管。
发明人发现现有技术中至少存在如下问题：目前的LTPO晶体管在制备过程中，氧化物有源层容易受到刻蚀液的影响而被腐蚀刻断，从而导致薄膜晶体管失效。并且，由于工艺的原因，其中氧化物有源层对应的栅极和栅极绝缘层采用一次刻蚀工艺制成，二者之间不能够形成明显的台阶结构，沉积在二者之上的层间绝缘层的厚度较低，容易由于应力作用出现断裂，从而导致与氧化物有源层对应的栅极与其他电极之间短路，进而容易造成薄膜晶体管失效。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种薄膜晶体管及制备方法、显示装置。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管的制备方法，包括：
在基底上依次形成第一有源层、第一栅极绝缘层、第一栅极、第一层间绝缘层和第二有源层；
在所述第二有源层上形成第二栅极绝缘层；
在所述第二栅极绝缘层上形成第二栅极，以及在所述第二有源层上、所述第二栅极绝缘层的两端分别形成第一辅助电极和第二辅助电极；
在所述第一辅助电极、所述第二辅助电极上形成第二层间绝缘层；
通过一次构图工艺，形成贯穿所述第一栅极绝缘层、所述第一层间绝缘层、第二层间绝缘层的第一过孔和第二过孔，及贯穿所述第二层间绝缘层的第三过孔和第四过孔；
在所述第二层间绝缘层上形成同层设置的第一源极、第一漏极、第二源极和第二漏极；其中，所述第一源极和所述第一漏极分别通过所述第一过孔和所述第二过孔与所述第一有源层连接；所述第二源极和所述第二漏极分别通过所述第三过孔和所述第四过孔与所述第一辅助电极和第二辅助电极连接，所述第一漏极和所述第二源极连接。
可选地，所述第二栅极绝缘层在所述基底上的正投影覆盖所述第二栅极在所述基底上的正投影，且所述第二栅极绝缘层的边缘与所述第二栅极的边缘具有一定距离。
可选地，所述第一辅助电极在所述基底上的正投影覆盖所述第三过孔在所述基底上的正投影；
所述第二辅助电极在所述基底上的正投影覆盖所述第四过孔在所述基底上的正投影。
可选地，所述在所述第二栅极绝缘层上形成第二栅极时，还包括：
在所述第一层间绝缘层上形成第三辅助电极；所述第三辅助电极在所述基底上的正投影与所述第一栅极在所述基底上的正投影至少部分重叠。
可选地，所述在基底上依次形成第一有源层、第一栅极绝缘层、第一栅极、第一层间绝缘层和第二有源层之前，还包括：
在所述基底上依次形成柔性衬底层、阻挡层和缓冲层。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管，应用如上述提供的薄膜晶体管的制备方法制成。
可选地，该薄膜晶体管包括：
依次位于基底上第一有源层、第一栅极绝缘层、第一栅极、第一层间绝缘层和第二有源层；
位于所述第二有源层上的第二栅极绝缘层；
位于所述第二栅极绝缘层上的第二栅极，以及位于所述第二有源层上、所述第二栅极绝缘层的两端的第一辅助电极和第二辅助电极；
位于所述第二栅极上的第二层间绝缘层；
贯穿所述第一栅极绝缘层、所述第一层间绝缘层、第二层间绝缘层的第一过孔和第二过孔，及贯穿所述第二层间绝缘层的第三过孔和第四过孔；
位于所述第二层间绝缘层上的同层设置的第一源极、第一漏极、第二源极和第二漏极；其中，所述第一源极和所述第一漏极分别通过所述第一过孔和所述第二过孔与所述第一有源层连接；所述第二源极和所述第二漏极分别通过所述第三过孔和所述第四过孔与所述第一辅助电极和第二辅助电极连接，所述第一漏极和所述第二源极连接。
可选地，所述第二栅极绝缘层在所述基底上的正投影覆盖所述第二栅极在所述基底上的正投影，且所述第二栅极绝缘层的边缘与所述第二栅极的边缘具有一定距离。
可选地，所述第一辅助电极在所述基底上的正投影覆盖所述第三过孔在所述基底上的正投影；
所述第二辅助电极在所述基底上的正投影覆盖所述第四过孔在所述基底上的正投影。
解决本发明技术问题所采用的技术方案是一种显示装置，包括如上述提供的薄膜晶体管。
附图说明
图1为本发明实施例提供的一种薄膜晶体管的制备方法的流程示意图；
图2a-图2f为本发明实施例提供的一种薄膜晶体管的制备方法中各步骤的示意图；
图3为本发明实施例提供的一种薄膜晶体管的结构示意图。
其中附图标记为：
201-基底、202-第一有源层、203-第一栅极绝缘层、204-第一栅极、205-第一层间绝缘层、206-第二有源层、207-第二栅极绝缘层、208-第二栅极、209-第一辅助电极、2010-第二辅助电极、2011-第二层间绝缘层、2012-第一过孔、2013-第二过孔、2014-第三过孔、2015-第四过孔、2016-第一源极、2017-第一漏极、2018-第二源极、2019-第二漏极、和2020-第三辅助电极。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
LTPO晶体管是集合低温多晶硅薄膜晶体管和氧化物薄膜晶体管的优势的一种新型薄膜晶体管，其由两层不同材料构成的有源层构成，一层为低温多晶硅有源层，另一层为氧化物有源层。在本发明实施例中，第一有源层具体可以有低温多晶硅有源层，第二有源层具体可以为氧化物有源层。可以理解的是，本发明实施例提供的薄膜晶体管可以为底栅型薄膜晶体管，也可以为顶栅型薄膜晶体管。下面将以底栅型薄膜晶体管为例，结合附图和具体实施方式对本发明实施例提供的薄膜晶体管及制备方法、显示装置进行进一步详细说明。
实施例一
图1为本发明实施例提供的一种薄膜晶体管的制备方法的流程示意图，如图1所示，本发明实施例提供的薄膜晶体管的制备方法包括如下步骤：
S101，在基底上依次形成第一有源层、第一栅极绝缘层、第一栅极、第一层间绝缘层和第二有源层。
上述步骤S101中，如图2a所示，在基底201上依次形成第一有源层202、第一栅极绝缘层203、第一栅极204、第一层间绝缘层205和第二有源层206。其中，第一有源层202具有第一沟道区以及分别设置于第一沟道区两端的第一源极接触区和第一漏极接触区，同样的，第二有源层206具有第二沟道区以及分别设置于第二沟道区两端的第二源极接触区和第二漏极接触区，以便于后续与其他电极的连接。
S102，在第二有源层上形成第二栅极绝缘层。
上述步骤S102中，如图2b所示，在第二有源层206上至少覆盖第二沟道区的位置沉积并刻蚀形成第二栅极绝缘层207，第二栅极绝缘层207可以防止第二有源层206被过高的电压击穿，造成薄膜晶体管的损坏。
S103，在第二栅极绝缘层上形成第二栅极，以及在第二有源层上、第二栅极绝缘层的两端分别形成第一辅助电极和第二辅助电极。
上述步骤S103中，如图2c所示，可以通过一次构图工艺，在第二栅极绝缘层207上沉积一层金属层，并通过刻蚀，在与第二有源层206中的沟道区对应的位置形成图案化的第二栅极208。同时，在第二有源层206中的第二源极接触区和第二漏极接触区分别形成图案化的第一辅助电极209和第二辅助电极2010。第一辅助电极209、第二辅助电极2010和第二栅极208的材料相同，以便于一次成型，其材料可以为铝、铜或者其他具有良好导电性能的电极材料，在此不再一一列举。
S104，在第二栅极上形成第二层间绝缘层。
上述步骤S104中，如图2d所示，在第二栅极208上沉积形成第二层间绝缘层2011，该第二层间绝缘层2011不仅可以覆盖第二栅极208，还可以覆盖第一辅助电极209、第二辅助电极2010，防止各个电极之间短路，造成薄膜晶体管的损坏。同时，可以使得各个电极的表面平坦化，利于后续其他膜层的形成。
S105，通过一次构图工艺，形成贯穿第一栅极绝缘层、第一层间绝缘层、第二层间绝缘层的第一过孔和第二过孔，及贯穿第二层间绝缘层的第三过孔和第四过孔。
上述步骤S105中，如图2e所示，可以利用同一掩模版，在与第一有源层202中的第一源极接触区和第一漏极接触区对应的位置，利用刻蚀液，将第二层间绝缘层2011、第一层间绝缘层205和第一栅极绝缘层204刻蚀，分别形成贯穿各个膜层至第一有源层202的第一过孔2012和第二过孔2013。同时，在与第一辅助电极209和第二辅助电极2010对应的位置，通过一次构图工艺，分别形成贯穿第二层间绝缘层2011的第三过孔2014和第四过孔2015。其中，第一辅助电极209和第二辅助电极2010可以防止刻蚀液对第二有源层206的腐蚀。
S106，在第二层间绝缘层上形成同层设置的第一源极、第一漏极、第二源极和第二漏极。
上述步骤S106中，如图2f所示，在第二层间绝缘层2011上以及第一过孔2012、第二过孔2013、第三过孔2014和第四过孔2015内，沉积形成一层源漏电极层，通过刻蚀对源漏电极层进行图案化，形成分别与第一有源层202对应连接的第一源极2016和第一漏极2017，以及分别与第一辅助电极209和第二辅助电极2010对应连接的第二源极2018和第二漏极2019。在本发明实施例中，第一漏极2017可以和第二源极2018连接，因此，可以将第一漏极2017和第二源极2018制成一体结构，即第一漏极2017和第二源极2018可以为同一电极结构。
本发明实施例中，第一辅助电极209和第二辅助电极2010可以在薄膜晶体管的制备过程中防止刻蚀液对第二有源层206造成的腐蚀，同时，可以不必单独形成其他阻挡结构，从而可以减少薄膜晶体管的厚度，便于显示产品的轻薄化。再者，第二栅极绝缘层207和第二栅极208可以通过分步刻蚀的工艺独立形成，因此可以分别控制二者的结构，利于二者形成明显的台阶结构，从而可以为第二栅极208上的第二层间绝缘层2011提供较强的承载力，进而可以避免第二层间绝缘层2011的断裂而造成的第二栅极208与第二源极2018或第二漏极2019的短路。并且，第一过孔2012、第二过孔2013、第三过孔2014和第四过孔2015可以通过一次构图工艺形成，只需一道掩模版，较现有技术，可以节约一道掩模版，从而可以节约制备成本。
可选地，第二栅极绝缘层207在基底201上的正投影覆盖第二栅极208在基底201上的正投影，且第二栅极绝缘层207的边缘与第二栅极208的边缘具有一定距离。
需要说明的是，在本发明实施例中，第二栅极绝缘层207和第二栅极208可以通过分步刻蚀的工艺独立形成，因此可以独立控制二者的结构，利于二者形成明显的台阶结构，从而可以为第二栅极208上的第二层间绝缘层2011提供较强的承载力，进而可以避免第二层间绝缘层2011的断裂而造成的第二栅极208与第二源极2018或第二漏极2019的短路。
可选地，第一辅助电极209在基底201上的正投影覆盖第三过孔2013在基底201上的正投影；第二辅助电极2010在基底201上的正投影覆盖第四过孔2015在基底201上的正投影。
需要说明的是，第一辅助电极209的面积可以大于第三过孔2013的横截面积，第二辅助电极2010的面积可以大于第四过孔2015的横截面积，第一辅助电极209和第二辅助电极2010可以分别将第三过孔2014和第四过孔2015完全遮挡，可以在薄膜晶体管的制备过程中防止刻蚀液对第二有源层206造成的腐蚀，从而可以提高产品的良率。
如图2c所示，在第二栅极绝缘层207上形成第二栅极208的同时，可以在第一层间绝缘层202上形成第三辅助电极2020；第三辅助电极2020在基底201上的正投影与第一栅极204在基底201上的正投影至少部分重叠。
需要说明的是，可以通过一次构图工艺，同时形成第一辅助电极209、第二辅助电极2010、第三辅助电极2020，从而可以减少制备工序，节约制备成本。第三辅助电极2020可以与第一栅极204之间形成电容，不必利用第一栅极204与第一源极2016或第一漏极2017之间形成电容，从而可以便于电容的形成，进而可以降低制备工艺难度。
可选地，在步骤S102之前还可以包括：在基底201上依次形成柔性衬底层、阻挡层和缓冲层。
在本发明实施例中，可以在基底201上形成柔性衬底层，其材料可以具体为聚酰亚胺。在实际应用中，本发明实施例提供的薄膜晶体管的制备方法，可以用于制备柔性显示产品，可以用于制备刚性显示产品。
实施例二
基于同一发明构思，本发明实施例提供了一种薄膜晶体管，该薄膜晶体管可以利用如上述实施例提供的制备方法制成。
图3为本发明实施例提供的一种薄膜晶体管的结构示意图，如图3所示，该薄膜晶体管包括：依次位于基底201上第一有源层202、第一栅极绝缘层203、第一栅极204、第一层间绝缘层205和第二有源层206；位于第二有源层206上的第二栅极绝缘层207；位于第二栅极绝缘层207上的第二栅极208，以及位于第二有源层206上第二栅极绝缘层207的两端的第一辅助电极209和第二辅助电极2010；位于第二栅极208上的第二层间绝缘层2011；贯穿第一栅极绝缘层204、第一层间绝缘层205、第二层间绝缘层2011的第一过孔2012和第二过孔2013，及贯穿第二层间绝缘层2011的第三过孔2014和第四过孔2015；位于第二层间绝缘层2011上的同层设置的第一源极2016、第一漏极2017、第二源极2018和第二漏极2019；其中，第一源极2016和第一漏极2017分别通过第一过孔2012和第二过孔2013与第一有源层202连接；第二源极2018和第二漏极2019分别通过第三过孔2014和第四过孔2015与第一辅助电极209和第二辅助电极2010连接，第一漏极2017和第二源极2018连接。
可选地，如图3所示，该薄膜晶体管还可以包括：在第一层间绝缘层202上的至少与第一栅极204部分对应的第三辅助电极2020。
需要说明的是，第三辅助电极2020可以与第一栅极204之间形成电容，不必利用第一栅极204与第一源极2016或第一漏极2017之间形成电容，从而可以便于电容的形成，进而可以降低制备工艺难度。
可选地，第二栅极绝缘层207在基底201上的正投影覆盖第二栅极208在基底201上的正投影，且第二栅极绝缘层207的边缘与第二栅极208的边缘具有一定距离。
需要说明的是，在本发明实施例中，第二栅极绝缘层207和第二栅极208可以通过分步刻蚀的工艺独立形成，因此可以独立控制二者的结构，利于二者形成明显的台阶结构，从而可以为第二栅极208上的第二层间绝缘层2011提供较强的承载力，进而可以避免第二层间绝缘层2011的断裂而造成的第二栅极208与第二源极2018或第二漏极2019的短路。
可选地，第一辅助电极209在基底201上的正投影覆盖第三过孔2013在基底201上的正投影；第二辅助电极2010在基底201上的正投影覆盖第四过孔2015在基底201上的正投影。
需要说明的是，第一辅助电极209的面积可以大于第三过孔2013的横截面积，第二辅助电极2010的面积可以大于第四过孔2015的横截面积，第一辅助电极209和第二辅助电极2010可以分别将第三过孔2014和第四过孔2015完全遮挡，可以在薄膜晶体管的制备过程中防止刻蚀液对第二有源层206造成的腐蚀，从而可以提高产品的良率。
实施例三
基于同一发明构思，本发明实施例提供了一种显示装置，该显示装置包括如上述实施例提供的薄膜晶体管。可以理解的是，该显示装置可以为手机、平板电脑、智能电视等终端设备。其实现原理与上述实施例提供的薄膜晶体管的实现原理类似，在此不再赘述。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种薄膜晶体管的制备方法，其特征在于，包括：
在基底上依次形成第一有源层、第一栅极绝缘层、第一栅极、第一层间绝缘层和第二有源层；
在所述第二有源层上形成第二栅极绝缘层；
在所述第二栅极绝缘层上形成第二栅极，以及在所述第二有源层上、所述第二栅极绝缘层的两端分别形成第一辅助电极和第二辅助电极；
在所述第二栅极上形成第二层间绝缘层；
通过一次构图工艺，形成贯穿所述第一栅极绝缘层、所述第一层间绝缘层、第二层间绝缘层的第一过孔和第二过孔，及贯穿所述第二层间绝缘层的第三过孔和第四过孔；
在所述第二层间绝缘层上形成同层设置的第一源极、第一漏极、第二源极和第二漏极；其中，所述第一源极和所述第一漏极分别通过所述第一过孔和所述第二过孔与所述第一有源层连接；所述第二源极和所述第二漏极分别通过所述第三过孔和所述第四过孔与所述第一辅助电极和第二辅助电极连接，所述第一漏极和所述第二源极连接。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第二栅极绝缘层在所述基底上的正投影覆盖所述第二栅极在所述基底上的正投影，且所述第二栅极绝缘层的边缘与所述第二栅极的边缘具有一定距离。
3.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第一辅助电极在所述基底上的正投影覆盖所述第三过孔在所述基底上的正投影；
所述第二辅助电极在所述基底上的正投影覆盖所述第四过孔在所述基底上的正投影。
4.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述在所述第二栅极绝缘层上形成第二栅极时，还包括：
在所述第一层间绝缘层上形成第三辅助电极；所述第三辅助电极在所述基底上的正投影与所述第一栅极在所述基底上的正投影至少部分重叠。
5.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述在基底上依次形成第一有源层、第一栅极绝缘层、第一栅极、第一层间绝缘层和第二有源层之前，还包括：
在所述基底上依次形成柔性衬底层、阻挡层和缓冲层。
6.一种薄膜晶体管，其特征在于，应用如权利要求1-5任一项所述的薄膜晶体管的制备方法制成。
7.根据权利要求6所述的薄膜晶体管，其特征在于，包括：
依次位于基底上第一有源层、第一栅极绝缘层、第一栅极、第一层间绝缘层和第二有源层；
位于所述第二有源层上的第二栅极绝缘层；
位于所述第二栅极绝缘层上的第二栅极，以及位于所述第二有源层上、所述第二栅极绝缘层的两端的第一辅助电极和第二辅助电极；
位于所述第二栅极上的第二层间绝缘层；
贯穿所述第一栅极绝缘层、所述第一层间绝缘层、第二层间绝缘层的第一过孔和第二过孔，及贯穿所述第二层间绝缘层的第三过孔和第四过孔；
位于所述第二层间绝缘层上的同层设置的第一源极、第一漏极、第二源极和第二漏极；其中，所述第一源极和所述第一漏极分别通过所述第一过孔和所述第二过孔与所述第一有源层连接；所述第二源极和所述第二漏极分别通过所述第三过孔和所述第四过孔与所述第一辅助电极和第二辅助电极连接，所述第一漏极和所述第二源极连接。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述第二栅极绝缘层在所述基底上的正投影覆盖所述第二栅极在所述基底上的正投影，且所述第二栅极绝缘层的边缘与所述第二栅极的边缘具有一定距离。
9.根据权利要求7所述的薄膜晶体管，其特征在于，所述第一辅助电极在所述基底上的正投影覆盖所述第三过孔在所述基底上的正投影；
所述第二辅助电极在所述基底上的正投影覆盖所述第四过孔在所述基底上的正投影。
10.一种显示装置，其特征在于，包括如权利要求6-9任一项所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911036506.7A CN110707106A (zh) | 2019-10-29 | 2019-10-29 | 薄膜晶体管及制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911036506.7A CN110707106A (zh) | 2019-10-29 | 2019-10-29 | 薄膜晶体管及制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110707106A true CN110707106A (zh) | 2020-01-17 |
Family
ID=69202626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911036506.7A Pending CN110707106A (zh) | 2019-10-29 | 2019-10-29 | 薄膜晶体管及制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110707106A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111461874A (zh) * | 2020-04-13 | 2020-07-28 | 浙江大学 | 一种基于联邦模式的信贷风险控制系统及方法 |
| CN112310122A (zh) * | 2020-10-23 | 2021-02-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN112967998A (zh) * | 2021-02-03 | 2021-06-15 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板及显示装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044863A (ja) * | 2003-07-23 | 2005-02-17 | Seiko Epson Corp | 複合半導体基板の製造方法、複合半導体基板、デバイスの製造方法、デバイス、電気光学装置並びに電子機器 |
| CN105957812A (zh) * | 2016-06-06 | 2016-09-21 | 京东方科技集团股份有限公司 | 场效应晶体管及其制造方法、阵列基板及其制造方法以及显示面板 |
| CN108288621A (zh) * | 2018-03-09 | 2018-07-17 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板及显示面板 |
| CN109273409A (zh) * | 2018-08-24 | 2019-01-25 | 京东方科技集团股份有限公司 | 一种显示面板、其制作方法及显示装置 |
| CN109671720A (zh) * | 2018-12-07 | 2019-04-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN109742053A (zh) * | 2018-12-19 | 2019-05-10 | 武汉华星光电半导体显示技术有限公司 | 一种具有电容的阵列基板及其制备方法 |
| CN109920845A (zh) * | 2019-03-20 | 2019-06-21 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
| CN110137084A (zh) * | 2019-05-30 | 2019-08-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、电子装置基板及电子装置 |
| CN111129162A (zh) * | 2019-12-31 | 2020-05-08 | 华南理工大学 | 一种薄膜晶体管、显示基板、显示面板及显示装置 |
-
2019
- 2019-10-29 CN CN201911036506.7A patent/CN110707106A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044863A (ja) * | 2003-07-23 | 2005-02-17 | Seiko Epson Corp | 複合半導体基板の製造方法、複合半導体基板、デバイスの製造方法、デバイス、電気光学装置並びに電子機器 |
| CN105957812A (zh) * | 2016-06-06 | 2016-09-21 | 京东方科技集团股份有限公司 | 场效应晶体管及其制造方法、阵列基板及其制造方法以及显示面板 |
| CN108288621A (zh) * | 2018-03-09 | 2018-07-17 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板及显示面板 |
| CN109273409A (zh) * | 2018-08-24 | 2019-01-25 | 京东方科技集团股份有限公司 | 一种显示面板、其制作方法及显示装置 |
| CN109671720A (zh) * | 2018-12-07 | 2019-04-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN109742053A (zh) * | 2018-12-19 | 2019-05-10 | 武汉华星光电半导体显示技术有限公司 | 一种具有电容的阵列基板及其制备方法 |
| CN109920845A (zh) * | 2019-03-20 | 2019-06-21 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
| CN110137084A (zh) * | 2019-05-30 | 2019-08-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、电子装置基板及电子装置 |
| CN111129162A (zh) * | 2019-12-31 | 2020-05-08 | 华南理工大学 | 一种薄膜晶体管、显示基板、显示面板及显示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111461874A (zh) * | 2020-04-13 | 2020-07-28 | 浙江大学 | 一种基于联邦模式的信贷风险控制系统及方法 |
| CN112310122A (zh) * | 2020-10-23 | 2021-02-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN112310122B (zh) * | 2020-10-23 | 2024-01-30 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN112967998A (zh) * | 2021-02-03 | 2021-06-15 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板及显示装置 |
| CN112967998B (zh) * | 2021-02-03 | 2024-03-08 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110649043B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| US11430844B2 (en) | Array substrate, manufacturing method thereof, and organic light emitting diode display device | |
| CN106558593B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| US9570483B2 (en) | Flat panel display device with oxide thin film transistor and method of fabricating the same | |
| US20110266542A1 (en) | Semiconductor device and method of fabricating the same | |
| KR20190003150A (ko) | 표시 장치 및 이의 제조 방법 | |
| CN105702744B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| EP3101693B1 (en) | Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device | |
| WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
| WO2016145914A1 (en) | Thin film transistor, array substrate, and fabrication method thereof, and display apparatus | |
| WO2016004668A1 (zh) | 具有存储电容的tft基板的制作方法及该tft基板 | |
| US11121226B2 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
| CN109659347B (zh) | 柔性oled显示面板以及显示装置 | |
| JP2017085079A (ja) | 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法 | |
| US10615282B2 (en) | Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus | |
| CN110707106A (zh) | 薄膜晶体管及制备方法、显示装置 | |
| US10340392B2 (en) | Semiconductor device including mark portion and production method for same | |
| US20150279870A1 (en) | Array substrate, method for manufacturing the same, and display device | |
| US6850000B1 (en) | Thin film transistor organic light emitting diode structure | |
| US11895870B2 (en) | Display panel and display device | |
| CN110634793A (zh) | 一种阵列基板及其制备方法、显示面板 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| CN109545836B (zh) | 一种oled显示装置及其制作方法 | |
| WO2018023955A1 (zh) | Oled显示装置的阵列基板及其制造方法 | |
| US20160358944A1 (en) | Oxide Semiconductor TFT Array Substrate and Method for Manufacturing the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200117 |