CN109671720A - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN109671720A
CN109671720A CN201811497063.7A CN201811497063A CN109671720A CN 109671720 A CN109671720 A CN 109671720A CN 201811497063 A CN201811497063 A CN 201811497063A CN 109671720 A CN109671720 A CN 109671720A
Authority
CN
China
Prior art keywords
insulating layer
semiconductor pattern
via hole
layer
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811497063.7A
Other languages
English (en)
Other versions
CN109671720B (zh
Inventor
杨维
袁广才
宁策
卢鑫泓
周天民
杨昕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811497063.7A priority Critical patent/CN109671720B/zh
Publication of CN109671720A publication Critical patent/CN109671720A/zh
Priority to PCT/CN2019/123654 priority patent/WO2020114485A1/zh
Priority to US16/765,216 priority patent/US11362114B2/en
Application granted granted Critical
Publication of CN109671720B publication Critical patent/CN109671720B/zh
Priority to US17/732,781 priority patent/US20220255025A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Abstract

本公开涉及显示技术领域，提出一种阵列基板的制作方法，该制作方法包括：在衬底基板之上依次形成第一半导体图案以及第一绝缘层组；在第一绝缘层组之上依次形成第二半导体图案以及第二绝缘层组；在第一绝缘层组以及第二绝缘层组形成两个第一过孔以露出第一半导体图案，并对露出的第一半导体图案进行退火且去除第一半导体图案表面的氧化层；在第一过孔内形成连接导线；在第二绝缘层组形成第二过孔以露出第二半导体图案，并在第二过孔内形成第一源极和第一漏极，使第一源极或第一漏极覆盖连接其中一个连接导线。使用该方法在对第一半导体图案进行退火时不会对第一源极和第一漏极产生影响，避免影响到电阻和显示屏的信赖性。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及阵列基板的制作方法、安装有该阵列基板的显示装置。
背景技术
在显示行业中，分别应用低温多晶硅(Low Temperature Poly-silicon，LTPS)和金属氧化物(Oxide)作为薄膜晶体管的有源层的材料的显示装置备受关注。
采用低温多晶硅材料的薄膜晶体管具有迁移率高、充电快的优势，采用金属氧化物材料的薄膜晶体管具有漏电流低的优势，如果将两种材料的优势结合在一起形成显示装置，将会大大提升该显示装置的用户体验。但是，低温多晶硅和金属氧化物的制备工艺有较大的区别，即存在工艺兼容性难的问题，工艺稳定性难以保证。
因此，有必要研究一种新的阵列基板及阵列基板的制作方法、安装有该阵列基板的显示装置。
所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于克服上述现有技术的工艺兼容性难的不足，提供一种工艺兼容性较好的阵列基板及阵列基板的制作方法、安装有该阵列基板的显示装置。
本发明的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本发明的实践而习得。
根据本公开的一个方面，提供一种阵列基板的制作方法，包括：
在衬底基板之上依次形成第一半导体图案以及第一绝缘层组；
在所述第一绝缘层组之上依次形成第二半导体图案以及第二绝缘层组；
在所述第一绝缘层组以及所述第二绝缘层组形成两个第一过孔以露出所述第一半导体图案，并对露出的所述第一半导体图案进行退火且去除所述第一半导体图案表面的氧化层；
在所述第一过孔内形成连接导线；
在所述第二绝缘层组形成第二过孔以露出所述第二半导体图案，并在所述第二过孔内形成第一源极和第一漏极，使所述第一源极或所述第一漏极覆盖连接其中一个所述连接导线。
在本公开的一种示例性实施例中，所述第一半导体图案在所述衬底基板上的正投影和所述第二半导体图案在所述衬底基板上的正投影不交叠。
在本公开的一种示例性实施例中，所述第一半导体图案的材料与所述第二半导体图案的材料不同。
在本公开的一种示例性实施例中，所述第一半导体图案的材料为多晶硅，所述第二半导体图案的材料为金属氧化物。
在本公开的一种示例性实施例中，所述第二绝缘层组包括依次设置在所述第二半导体图案之上的第二栅极绝缘层以及第二层间介电层，在形成所述第二栅极绝缘层的同时还包括：形成绝缘图案，所述绝缘图案在所述衬底基板上的正投影和所述第一半导体图案在所述衬底基板上的正投影有交叠；
在所述第二栅极绝缘层之上形成第二栅极，形成所述第二栅极的同时还包括：在所述绝缘图案之上形成金属图案。
在本公开的一种示例性实施例中，所述制作方法还包括：在所述第一绝缘层组以及所述第二绝缘层组中形成第一过孔的同时，在所述第一绝缘层组以及所述第二绝缘层组中形成第一凹槽，所述第一凹槽的深度与所述第一过孔的深度相同；
在所述第二绝缘层组中形成第二过孔的同时，在所述第一凹槽中形成第二凹槽，所述第二凹槽的深度与所述第二过孔的深度相同；
在所述第一源极和所述第一漏极之上形成钝化层，并在所述钝化层上形成第三过孔；
在形成所述第三过孔的同时，在所述第二凹槽中形成第三凹槽，所述第三凹槽的深度与所述第三过孔的深度相同。
在本公开的一种示例性实施例中，所述制作方法还包括：
在所述钝化层之上形成第一平坦化层，并在所述第一平坦化层上形成第四过孔；
在所述第一平坦化层之上形成金属走线、第二源极以及第二漏级，所述第二源极以及第二漏级通过所述第四过孔对应连接至没有与所述第一源极或所述第一漏极连接的所述连接导线以及与所述连接导线连接的所述第一源极或所述第一漏极，所述金属走线在所述衬底基板上的正投影和所述第一凹槽在所述衬底基板上的正投影有交叠；
在所述金属走线、所述第二源极以及所述第二漏级之上形成第二平坦化层，并在所述第二平坦化层上形成第五过孔；
在所述第二平坦化层之上形成阳极，所述阳极通过所述第五过孔连接至所述第二源极或所述第二漏级；
在所述阳极之上形成像素介定层；
在所述像素介定层之上形成挡墙。
在本公开的一种示例性实施例中，所述制作方法还包括：
对所述衬底基板进行预处理，包括：
在所述衬底基板之上形成有机膜层；
在所述有机膜层之上形成阻挡层；
在所述阻挡层之上形成第一缓冲层；
在衬底基板之上依次形成第一半导体图案以及第一绝缘层组，包括：
在所述第一缓冲层之上形成第一半导体图案；
在所述第一半导体图案之上形成第一栅极绝缘层；
在所述第一栅极绝缘层之上形成第一栅极；
在所述第一栅极之上形成第一层间介电层；
在所述第一层间介电层之上形成第二缓冲层；
其中，所述第一绝缘层组包括所述第一栅极绝缘层、第一层间介电层以及所述第二缓冲层。
根据本公开的一个方面，提供一种阵列基板，包括：
衬底基板；
依次设于所述衬底基板之上的第一半导体图案以及第一绝缘层组；
依次设于所述第一绝缘层组之上的第二半导体图案以及第二绝缘层组，在所述第一绝缘层组以及所述第二绝缘层组设置有两个第一过孔以露出所述第一半导体图案，在所述第二绝缘层组上设置有第二过孔以露出所述第二半导体图案；
连接导线，设于所述第一过孔内；
第一源极和第一漏极，设于所述第二过孔内，且所述第一源极或所述第一漏极覆盖连接其中一个所述连接导线。
根据本公开的一个方面，提供一种显示装置，包括：
上述任意一项所述的阵列基板。
由上述技术方案可知，本公开具备以下优点和积极效果中的至少之一：
本发明阵列基板的制作方法，先在第一绝缘层组上形成第一过孔以露出第一半导体图案，并对第一半导体图案进行退火和去氧化层；然后在第一过孔内形成连接导线；最后在第二绝缘层组形成第二过孔以露出第二半导体图案，并在第二过孔内形成第一源极和第一漏极，且使第一源极或第一漏极覆盖连接其中一个连接导线。在对第一半导体图案进行退火和去氧化层的过程中，第一源极和第一漏极还没有形成，避免在对第一半导体图案进行退火和去氧化层的过程中，造成第一源极和第一漏极被氧化，从而避免影响到电阻和显示屏的信赖性，可有效解决采用多晶硅材料的薄膜晶体管与采用金属氧化物材料的薄膜晶体管的制作工艺兼容性问题，从而保证了工艺的稳定性。
附图说明
通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
图1是为一种低温多晶硅-金属氧化物阵列基板的局部剖面示意图；
图2是本公开阵列基板的制作方法的流程示意框图；
图3-图7是制作本公开阵列基板的制备工艺过程一示例实施方式的示意图；
图8是本公开阵列基板一示例实施方式的结构示意图。
图中主要元件附图标记说明如下：
1、衬底基板；2、机膜层；3、阻挡层；4、第一缓冲层；5、第一半导体图案；6、第一栅极绝缘层；7、第一栅极；8、第一层间介电层；9、第二缓冲层；10、第二半导体图案；11、第二栅极绝缘层；12、绝缘图案；13、第二栅极；14、金属图案；15、第二层间介电层；16、第一凹槽；17、连接导线；18、第二过孔；19、第二凹槽；
201、第一源极；202、第一漏极；
21、钝化层；22、第三过孔；23、第三凹槽；24、第一平坦化层；
251、第二源极；252、第二漏级；253、金属走线；
26、第二平坦化层；27、阳极；28、像素限定层；29、挡墙。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
图1是一种低温多晶硅-金属氧化物阵列基板的局部剖面示意图。该低温多晶硅-金属氧化物阵列基板包括衬底基板1(如玻璃，塑料等)；位于衬底基板1上的有机膜层2(如PI层)，该有机膜层2为柔性膜层以作为阵列基板的衬底(后续工艺中可以将衬底基板1剥离以留下PI层作为柔性衬底)；位于有机膜层2上的阻挡层3(Barrier层)，该阻挡层3用于阻隔PI层中的水汽以及杂质离子(如过量的H+等)对后续形成的第一半导体图案5(多晶硅有源层)的影响；位于阻挡层3上的第一缓冲层4(Buffer层)，该第一缓冲层4起到进一步阻隔PI层中的水汽以及杂质离子的作用，并且起到为后续形成的第一半导体图案5增加氢离子的作用。位于第一缓冲层4上的第一半导体图案5，该第一半导体图案5采用的材料为多晶硅(P-Si)，位于第一半导体图案5上的第一栅极绝缘层6(GI层)以及连接第一半导体图案5的连接导线17，位于第一栅极绝缘层6上的第一栅极7。位于第一栅极7上的第一层间介电层8(ILD层)；位于第一层间介电层8上的第二缓冲层9，该第二缓冲层9用于防止氢离子等杂质离子对后续形成的第二半导体图案10(金属氧化物有源层)的影响；位于第二缓冲层9上的第二半导体图案10，该第二半导体图案10采用的材料为铟镓锌氧化物(IGZO)，依次位于第二半导体图案10上的第二栅极绝缘层11和第二栅极13以及第一源极201和第一漏极202，第一源极201或第一漏极202覆盖连接与其靠近的一个连接导线17；位于第二栅极13上的第二层间介电层15；位于第二层间介电层15上的钝化层21(PVX层)；以及位于钝化层21上平坦化层(PLN层)。
在制作如图1所示的低温多晶硅-金属氧化物阵列基板时，容纳连接导线17的第一过孔打开后，需要在空气氛围中对第一半导体图案5进行350℃左右的高温退火，但是，由于在做高温退火之前，第二半导体图案10之上的第一源极201和第一漏极202已经形成了，第一源极201和第一漏极202的金属一般选择Mo、Mo/Al/Mo、Ti、Ti/Al/Ti等金属，这些金属在高温退火时，容易与空气氛围中的氧气发生反应而被氧化形成氧化层，氧化层的电阻会影响第一源极201和第一漏极202的连接性能，从而影响显示屏的信赖性。
本公开的示例实施方式提供一种阵列基板及其制作方法、显示装置。参照图2所示的本公开阵列基板的制作方法的流程示意框图，该阵列基板的制作方法可以包括以下步骤：
步骤S10，在衬底基板1之上依次形成第一半导体图案5以及第一绝缘层组。
步骤S20，在所述第一绝缘层组之上依次形成第二半导体图案10以及第二绝缘层组。
步骤S30，在所述第一绝缘层组以及所述第二绝缘层组形成两个第一过孔以露出所述第一半导体图案5，并对露出的所述第一半导体图案5进行退火且去除所述第一半导体图案5表面的氧化层。
步骤S40，在所述第一过孔内形成连接导线17。
步骤S50，在所述第二绝缘层组形成第二过孔18以露出所述第二半导体图案10，并在所述第二过孔18内形成第一源极201和第一漏极202，使所述第一源极201或所述第一漏极202覆盖连接其中一个所述连接导线17。
下面对本公开阵列基板的制作方法进行详细说明。
在形成第一半导体图案5之前可以对衬底基板1进行预处理，即在衬底基板1之上形成有机膜层2，在有机膜层之上形成阻挡层3，在阻挡层之上形成第一缓冲层4。各层的作用和在图1中的阵列基板中的作用相同，此处不再赘述。
参照图3所示的制作本公开阵列基板的制备工艺过程一示例实施方式的示意图。
步骤S10，在衬底基板1之上依次形成第一半导体图案5以及第一绝缘层组。
在本示例实施方式中，在第一缓冲层4之上形成多晶硅(P-Si)的有源层，对多晶硅的有源层进行图案化形成第一半导体图案5。在第一半导体图案5以及第一缓冲层4之上形成第一栅极绝缘层6，在第一栅极绝缘层6之上形成第一栅极7，在栅极以及第一栅极绝缘层6之上形成第一层间介电层8，在第一层间介电层8之上形成第二缓冲层9，第二缓冲层9用于防止氢离子等杂质离子对后续形成的第二半导体图案10(金属氧化物有源层)的影响。第一绝缘层组包括第一栅极绝缘层、第一层间介电层以及第二缓冲层。
步骤S20，在所述第一绝缘层组之上依次形成第二半导体图案10以及第二绝缘层组。
在本示例实施方式中，在第二缓冲层9之上形成金属氧化物的有源层，并对金属氧化物的有源层进行图案化形成第二半导体图案10，第一半导体图案5在衬底基板1上的正投影和第二半导体图案10在衬底基板1上的正投影不交叠，即第一半导体图案5在衬底基板1上的正投影和第二半导体图案10在衬底基板1上的正投影是完全错位的。
在第二半导体图案10以及第二缓冲层9之上形成绝缘材料层，对该绝缘材料层进行图案化形成第二栅极绝缘层11以及绝缘图案12，第二栅极绝缘层11位于第二半导体图案10之上，绝缘图案12在衬底基板1上的正投影与第一半导体图案5在衬底基板1上的正投影有交叠。第二栅极绝缘层11和绝缘图案12通过同一步构图工艺形成，可以节省工艺步骤。
在绝缘图案12、第二栅极绝缘层11以及第二缓冲层9之上形成金属材料层，对该金属材料层进行图案化形成第二栅极13以及金属图案14，第二栅极13位于第二栅极绝缘层11之上，金属图案14位于绝缘图案12之上。在第二栅极13、金属图案14以及第二缓冲层9之上形成第二层间介电层15。第二栅极13和金属图案14通过同一步构图工艺形成，可以节省工艺步骤。
在本示例实施方式中，第一绝缘层组可以包括从下到上依次设置的第一栅极绝缘层6、第一层间介电层8以及第二缓冲层9；第二绝缘层组可以包括第二层间介电层15，当然，在第二栅极绝缘层11面积较大的情况下，第二绝缘层组也可以包括第二层间介电层15和第二栅极绝缘层11。
参照图4所示的制作本公开阵列基板的制备工艺过程一示例实施方式的示意图。
步骤S30，在所述第一绝缘层组以及所述第二绝缘层组形成两个第一过孔以露出所述第一半导体图案5，并对露出的所述第一半导体图案5进行退火且去除所述第一半导体图案5表面的氧化层。
在本示例实施方式中，通过一次刻蚀工艺在第一栅极绝缘层6、第一层间介电层8、第二缓冲层9以及第二层间介电层15中形成两个第一过孔，以露出第一栅极绝缘层6之下的第一半导体图案5。可以在形成第一过孔的同时，在弯折区的第一绝缘层组中形成第一凹槽16，使第一凹槽16的深度与第一过孔的深度相同。第一凹槽16和第一过孔通过同一步构图工艺形成，可以节省工艺步骤。
然后对露出的第一半导体图案5进行退火且去除第一半导体图案5表面的氧化层，避免第一半导体图案5表面的氧化层的电阻会影响后续形成的连接导线17的连接性能，从而影响显示屏的信赖性；而且此时第一源极201和第一漏极202还没有形成，对第一半导体图案5进行退火不会对第一源极201和第一漏极202产生影响，可有效解决采用多晶硅材料的薄膜晶体管与采用金属氧化物材料的薄膜晶体管的制作工艺兼容性问题，从而保证了工艺的稳定性。
步骤S40，在所述第一过孔内形成连接导线17。
在本示例实施方式中，在第一过孔内以及第二层间介电层15之上沉积第一导电材料层，并对第一导电材料层进行刻蚀处理形成连接导线17，使连接导线17连接至第一半导体图案5。
步骤S50，在所述第二绝缘层组形成第二过孔18以露出所述第二半导体图案10，并在所述第二过孔18内形成第一源极201和第一漏极202，使所述第一源极201或所述第一漏极202覆盖连接其中一个所述连接导线17。
参照图5所示的制作本公开阵列基板的制备工艺过程一示例实施方式的示意图。
在本示例实施方式中，在第二层间介电层15上形成第二过孔18，以露出第二层间介电层15之下的第二半导体图案10。在形成第二过孔18的同时，可以在第一凹槽16中形成第二凹槽19，即在第一凹槽16底部将第一凹槽16继续加深形成第二凹槽19，并使第二凹槽19的深度与第二过孔18的深度相同。第二凹槽19和第二过孔18通过同一步构图工艺形成，可以节省工艺步骤。
参照图6所示的制作本公开阵列基板的制备工艺过程一示例实施方式的示意图。
在本示例实施方式中，在第二层间介电层15之上以及第二过孔18内沉积第二导电材料层，并对第二导电材料层进行刻蚀处理形成第一源极201和第一漏极202，并使靠近连接导线17的第一源极201覆盖连接这个连接导线17，远离连接导线17的第一漏极202不与连接导线17连接。当然，在其他示例实施方式中，也可以是靠近连接导线17的第一漏极202覆盖连接这个连接导线17。还可以是远离连接导线17的第一源极201或第一漏极202覆盖连接这个连接导线17，或远离连接导线17的第一源极201或第一漏极202覆盖连接较远位置的连接导线17。
参照图7所示的制作本公开阵列基板的制备工艺过程一示例实施方式的示意图。
在本示例实施方式中，在第一源极201和第一漏极202之上形成钝化层21，并在钝化层21上形成三个第三过孔22，三个第三过孔22分别连通至没有与第一源极201或第一漏极202连接的连接导线17、第一源极201和第一漏极202。在第一凹槽16和第二凹槽19的深度之和不能达到弯折区的刻蚀要求或效果时，可以在形成第三过孔22的同时，在第二凹槽19中形成第三凹槽23，即在第二凹槽19底部将第二凹槽19继续加深形成第三凹槽23，并使第三凹槽23的深度与第三过孔22的深度相同。第三凹槽23和第三过孔22通过同一步构图工艺形成，可以节省工艺步骤。
参照图8所示的本公开阵列基板一示例实施方式的结构示意图。
在本示例实施方式中，在钝化层21之上形成第一平坦化层24，在第一平坦化层24上形成第四过孔，在第四过孔之内以及第一平坦化层24之上形成第三导电材料层，并对第三导电材料层图案化形成第二源极251以及第二漏级252，第二源极251通过第四过孔连接至第一源极201，第二漏级252通过第四过孔连接至连接至没有与第一源极201连接的连接导线17。当然，对应于上述第一源极和第一漏极的连接情况，第二源极251和第二漏级252的连接情况也可以不同，只要保证第一源极和第二源极251连接或第一漏级和第二漏级连接即可，剩余的第二源极251或第二漏级与没有与第一源极201或第一漏极202连接的连接导线17连接即可。因此，第二源极251以及第二漏级252对应连接至没有与第一源极201或第一漏极202连接的连接导线17以及与连接导线17连接的第一源极201或第一漏极202。在对第三导电材料层图案化以形成第二源极251以及第二漏级252的同时还包括在位于弯折区的有第一平坦化层24上形成金属走线253，金属走线在衬底基板上的正投影和第一凹槽在所述衬底基板上的正投影有交叠，该金属走线253用于将显示区的走线连接到周边区的电路板上。金属走线253、第二源极251以及第二漏级252通过同一步构图工艺形成，可以节省工艺步骤。
在第一平坦化层24、第二源极251以及第二漏级252之上形成第二平坦化层26，在第二平坦化层26上形成第五过孔，第五过孔连通至第二源极251，也可以连接至第二漏级252。在第五过孔之内以及第二平坦化层26之上形成第四导电材料层，并对第四导电材料层进行图案化以形成阳极27，阳极27通过第二平坦化层26包括的第五过孔与第二源极251连接，也可以通过第五过孔连接至第二漏级252。在形成有阳极27的阵列基板上形成像素限定层28。在像素限定层28上形成挡墙29。
进一步的，本公开还提供了一种阵列基板，参照图8所示的本公开阵列基板一示例实施方式的结构示意图；该阵列基板可以包括衬底基板1、依次设于衬底基板1之上的第一半导体图案5以及第一绝缘层组、依次设于第一绝缘层组之上的第二半导体图案10以及第二绝缘层组、连接导线17、第一源极201和第一漏极202；在第一绝缘层组以及第二绝缘层组上设置有两个第一过孔以露出第一半导体图案5；连接导线17设于第一过孔内；在第二绝缘层组上设置有第二过孔18以露出第二半导体图案10；第一源极201和第一漏极202设于第二过孔18内，且第一源极201或第一漏极202覆盖连接其中一个连接导线17。
第一源极201或第一漏极202覆盖连接其中一个连接导线17，需要先形成第一过孔以及连接导线17，然后形成第二过孔18、第一源极201和所述第一漏极202，避免形成第一过孔以及连接导线17过程中对第一源极201和所述第一漏极202的影响。
在本示例实施方式中，第一半导体图案5在衬底基板1上的正投影和第二半导体图案10在衬底基板1上的正投影不交叠。
在本示例实施方式中，第一半导体图案5的材料与第二半导体图案10的材料不同。
在本示例实施方式中，第一半导体图案5的材料为多晶硅，第二半导体图案10的材料为金属氧化物。
阵列基板的具体结构在上述阵列基板的制作方法中已经进行了详细描述，因此，此处不再赘述。
进一步的，本公开还提供了一种显示装置，该显示装置可以包括上述所述的阵列基板。所述阵列基板的结构上述已经进行了详细描述，因此，此处不再赘述。
上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组件、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
本说明书中，用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
应可理解的是，本发明不将其应用限制到本说明书提出的部件的详细结构和布置方式。本发明能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本发明的范围内。应可理解的是，本说明书公开和限定的本发明延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本发明的多个可替代方面。本说明书所述的实施方式说明了已知用于实现本发明的最佳方式，并且将使本领域技术人员能够利用本发明。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板之上依次形成第一半导体图案以及第一绝缘层组；
在所述第一绝缘层组之上依次形成第二半导体图案以及第二绝缘层组；
在所述第一绝缘层组以及所述第二绝缘层组形成两个第一过孔以露出所述第一半导体图案，并对露出的所述第一半导体图案进行退火且去除所述第一半导体图案表面的氧化层；
在所述第一过孔内形成连接导线；
在所述第二绝缘层组形成第二过孔以露出所述第二半导体图案，并在所述第二过孔内形成第一源极和第一漏极，使所述第一源极或所述第一漏极覆盖连接其中一个所述连接导线。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述第一半导体图案在所述衬底基板上的正投影和所述第二半导体图案在所述衬底基板上的正投影不交叠。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述第一半导体图案的材料与所述第二半导体图案的材料不同。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述第一半导体图案的材料为多晶硅，所述第二半导体图案的材料为金属氧化物。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述第二绝缘层组包括依次设置在所述第二半导体图案之上的第二栅极绝缘层以及第二层间介电层，在形成所述第二栅极绝缘层的同时还包括：形成绝缘图案，所述绝缘图案在所述衬底基板上的正投影和所述第一半导体图案在所述衬底基板上的正投影有交叠；
在所述第二栅极绝缘层之上形成第二栅极，形成所述第二栅极的同时还包括：在所述绝缘图案之上形成金属图案。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述制作方法还包括：在所述第一绝缘层组以及所述第二绝缘层组中形成第一过孔的同时，在所述第一绝缘层组以及所述第二绝缘层组中形成第一凹槽，所述第一凹槽的深度与所述第一过孔的深度相同；
在所述第二绝缘层组中形成第二过孔的同时，在所述第一凹槽中形成第二凹槽，所述第二凹槽的深度与所述第二过孔的深度相同；
在所述第一源极和所述第一漏极之上形成钝化层，并在所述钝化层上形成第三过孔；
在形成所述第三过孔的同时，在所述第二凹槽中形成第三凹槽，所述第三凹槽的深度与所述第三过孔的深度相同。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述制作方法还包括：
在所述钝化层之上形成第一平坦化层，并在所述第一平坦化层上形成第四过孔；
在所述第一平坦化层之上形成金属走线、第二源极以及第二漏级，所述第二源极以及第二漏级通过所述第四过孔对应连接至没有与所述第一源极或所述第一漏极连接的所述连接导线以及与所述连接导线连接的所述第一源极或所述第一漏极，所述金属走线在所述衬底基板上的正投影和所述第一凹槽在所述衬底基板上的正投影有交叠；
在所述金属走线、所述第二源极以及所述第二漏级之上形成第二平坦化层，并在所述第二平坦化层上形成第五过孔；
在所述第二平坦化层之上形成阳极，所述阳极通过所述第五过孔连接至所述第二源极或所述第二漏级；
在所述阳极之上形成像素介定层；
在所述像素介定层之上形成挡墙。
8.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述制作方法还包括：
对所述衬底基板进行预处理，包括：
在所述衬底基板之上形成有机膜层；
在所述有机膜层之上形成阻挡层；
在所述阻挡层之上形成第一缓冲层；
在衬底基板之上依次形成第一半导体图案以及第一绝缘层组，包括：
在所述第一缓冲层之上形成第一半导体图案；
在所述第一半导体图案之上形成第一栅极绝缘层；
在所述第一栅极绝缘层之上形成第一栅极；
在所述第一栅极之上形成第一层间介电层；
在所述第一层间介电层之上形成第二缓冲层；
其中，所述第一绝缘层组包括所述第一栅极绝缘层、所述第一层间介电层以及所述第二缓冲层。
9.一种阵列基板，其特征在于，包括：
衬底基板；
依次设于所述衬底基板之上的第一半导体图案以及第一绝缘层组；
依次设于所述第一绝缘层组之上的第二半导体图案以及第二绝缘层组，在所述第一绝缘层组以及所述第二绝缘层组设置有两个第一过孔以露出所述第一半导体图案，在所述第二绝缘层组上设置有第二过孔以露出所述第二半导体图案；
连接导线，设于所述第一过孔内；
第一源极和第一漏极，设于所述第二过孔内，且所述第一源极或所述第一漏极覆盖连接其中一个所述连接导线。
10.一种显示装置，其特征在于，包括：
权利要求9所述的阵列基板。
CN201811497063.7A 2018-12-07 2018-12-07 阵列基板及其制作方法、显示装置 Active CN109671720B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811497063.7A CN109671720B (zh) 2018-12-07 2018-12-07 阵列基板及其制作方法、显示装置
PCT/CN2019/123654 WO2020114485A1 (zh) 2018-12-07 2019-12-06 阵列基板及其制作方法、显示装置
US16/765,216 US11362114B2 (en) 2018-12-07 2019-12-06 Array substrate and method for manufacturing the same and display device
US17/732,781 US20220255025A1 (en) 2018-12-07 2022-04-29 Oled display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811497063.7A CN109671720B (zh) 2018-12-07 2018-12-07 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN109671720A true CN109671720A (zh) 2019-04-23
CN109671720B CN109671720B (zh) 2021-02-02

Family

ID=66144202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811497063.7A Active CN109671720B (zh) 2018-12-07 2018-12-07 阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US11362114B2 (zh)
CN (1) CN109671720B (zh)
WO (1) WO2020114485A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534531A (zh) * 2019-08-30 2019-12-03 京东方科技集团股份有限公司 一种驱动背板及其制备方法、显示面板
CN110634793A (zh) * 2019-09-26 2019-12-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110707106A (zh) * 2019-10-29 2020-01-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示装置
WO2020114485A1 (zh) * 2018-12-07 2020-06-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2021253561A1 (zh) * 2020-06-19 2021-12-23 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
WO2022082901A1 (zh) * 2020-10-23 2022-04-28 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210053610A (ko) * 2019-11-04 2021-05-12 엘지디스플레이 주식회사 플렉서블 표시 장치
CN111415968A (zh) * 2020-04-26 2020-07-14 武汉华星光电半导体显示技术有限公司 显示面板及显示面板的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752345A (zh) * 2015-04-27 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
US20160163743A1 (en) * 2009-03-26 2016-06-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
CN106024838A (zh) * 2016-06-21 2016-10-12 武汉华星光电技术有限公司 基于混合tft结构的显示元件
CN107681063A (zh) * 2017-10-11 2018-02-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
US20170294459A1 (en) 2016-04-08 2017-10-12 Innolux Corporation Display device
CN112133710A (zh) 2016-04-08 2020-12-25 群创光电股份有限公司 显示设备
KR20180076661A (ko) * 2016-12-28 2018-07-06 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR102649752B1 (ko) * 2017-12-22 2024-03-19 엘지디스플레이 주식회사 표시 장치
CN108493198B (zh) * 2018-04-11 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN109671720B (zh) 2018-12-07 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160163743A1 (en) * 2009-03-26 2016-06-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
CN104752345A (zh) * 2015-04-27 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN106024838A (zh) * 2016-06-21 2016-10-12 武汉华星光电技术有限公司 基于混合tft结构的显示元件
CN107681063A (zh) * 2017-10-11 2018-02-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020114485A1 (zh) * 2018-12-07 2020-06-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11362114B2 (en) 2018-12-07 2022-06-14 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same and display device
CN110534531A (zh) * 2019-08-30 2019-12-03 京东方科技集团股份有限公司 一种驱动背板及其制备方法、显示面板
CN110634793A (zh) * 2019-09-26 2019-12-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110707106A (zh) * 2019-10-29 2020-01-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示装置
WO2021253561A1 (zh) * 2020-06-19 2021-12-23 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
WO2022082901A1 (zh) * 2020-10-23 2022-04-28 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
US11923380B2 (en) 2020-10-23 2024-03-05 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel with LTPO TFT having top-gate oxide TFT and manufacturing method thereof

Also Published As

Publication number Publication date
US20210225893A1 (en) 2021-07-22
US11362114B2 (en) 2022-06-14
WO2020114485A1 (zh) 2020-06-11
CN109671720B (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
CN109671720A (zh) 阵列基板及其制作方法、显示装置
CN104637438B (zh) 柔性显示器及其制造方法
CN104022123B (zh) 一种柔性显示基板及其制备方法、柔性显示装置
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN104218041B (zh) 阵列基板及制备方法和显示装置
CN103872060B (zh) 阵列基板及其制造方法
CN104218019B (zh) 薄膜晶体管阵列基板及其制造方法
CN107492555A (zh) 晶体管阵列面板
CN107017287A (zh) 薄膜晶体管、显示装置及薄膜晶体管的制造方法
CN103460270B (zh) 有源矩阵基板、显示装置和有源矩阵基板的制造方法
US20220255025A1 (en) Oled display panel and display device
CN106847834A (zh) 一种阵列基板及其制备方法、显示面板
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
CN106935659A (zh) 薄膜晶体管及其制造方法、阵列基板以及显示装置
WO2015096381A1 (zh) 阵列基板及其制造方法和显示装置
CN110061059A (zh) 薄膜晶体管及其制造方法
CN105489618B (zh) 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
CN106128950A (zh) 显示基板的制作方法、显示基板和显示装置
CN108400110A (zh) 薄膜晶体管阵列基板及其制备方法
CN109585367A (zh) 显示装置、显示面板、阵列基板及其制造方法
CN107851668A (zh) 半导体装置及其制造方法
CN106997892A (zh) 显示装置以及该显示装置的制造方法
CN104752437B (zh) 制造薄膜晶体管阵列基板的方法
CN104517972B (zh) 显示装置及其制造方法
CN103235456B (zh) 阵列基板及其制造方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant