CN112310122B - 显示面板及其制备方法 - Google Patents

显示面板及其制备方法 Download PDF

Info

Publication number
CN112310122B
CN112310122B CN202011150143.2A CN202011150143A CN112310122B CN 112310122 B CN112310122 B CN 112310122B CN 202011150143 A CN202011150143 A CN 202011150143A CN 112310122 B CN112310122 B CN 112310122B
Authority
CN
China
Prior art keywords
layer
hole
gate insulating
insulating layer
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011150143.2A
Other languages
English (en)
Other versions
CN112310122A (zh
Inventor
何家庆
龚吉祥
彭浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202011150143.2A priority Critical patent/CN112310122B/zh
Priority to US17/275,486 priority patent/US11923380B2/en
Priority to PCT/CN2020/128327 priority patent/WO2022082901A1/zh
Publication of CN112310122A publication Critical patent/CN112310122A/zh
Application granted granted Critical
Publication of CN112310122B publication Critical patent/CN112310122B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

本发明提供一种显示面板及其制备方法，显示面板包括衬底基板、第一有源层、第一栅极绝缘层、第一栅极层、第二栅极绝缘层、金属层、第一层间介质层、第一源极以及第一漏极，第一有源层、第一栅极绝缘层、第一栅极层以及第二栅极绝缘层依次层叠设置于衬底基板上，所述第二栅极绝缘层设置有第一通孔和第二通孔，金属层包括第一金属部和第二金属部，第一金属部和第二金属部分别填充于第一通孔和第二通孔，且电连接第一有源层的两侧，第一层间介质层覆盖第二栅极绝缘层以及金属层，第一层间介质层设置有第三通孔和第四通孔，第一源极设置于第三通孔中，且电连接第一金属部，第一漏极设置于第四通孔中，且电连接第二金属部。降低制备工艺的难度。

Description

显示面板及其制备方法
技术领域
本发明涉及显示技术领域，具体涉及一种显示面板及其制备方法。
背景技术
LTPO(Low Temperature Polycrystalline-Si Oxide，低温多晶氧化物)低温多晶氧化物技术，是将LTPS(Low Temperature Poly-Silicon，低温多晶硅)和Oxide(例如IGZO等金属氧化物半导体)两者优点结合起来的技术，形成一种响应速度快，功耗更低的技术。然而，LTPO涉及到不同TFT的连接，使得制备工艺难度大，进而影响显示面板的性能。
发明内容
本发明提供一种显示面板及其制备方法，以提高显示面板的性能。
本发明提供一种显示面板，包括：
衬底基板；
第一有源层、第一栅极绝缘层、第一栅极层以及第二栅极绝缘层，所述第一有源层、所述第一栅极绝缘层、所述第一栅极层以及所述第二栅极绝缘层依次层叠设置于所述衬底基板上，所述第二栅极绝缘层设置有第一通孔和第二通孔，所述第一通孔贯穿所述第二栅极绝缘层和所述第一栅极绝缘层，且暴露所述第一有源层一侧的部分，所述第二通孔贯穿所述第二栅极绝缘层和所述第一栅极绝缘层，且暴露所述第一有源层另一侧的部分；
金属层，所述金属层包括第一金属部和第二金属部，所述第一金属部填充于所述第一通孔，且电连接所述第一有源层的一侧，所述第二金属部填充于所述第二通孔，且电连接所述第一有源层的另一侧；
第一层间介质层，所述第一层间介质层覆盖所述第二栅极绝缘层以及所述金属层，所述第一层间介质层设置有第三通孔和第四通孔，所述第三通孔贯穿第一层间介质层，且暴露所述第一金属部，所述第四通孔贯穿所述第一层间介质层，且暴露所述第二金属部；
第一源极，所述第一源极设置于所述第三通孔中，且电连接所述第一金属部；以及
第一漏极，所述第一漏极设置于所述第四通孔中，且电连接所述第二金属部。
在本发明所提供的显示面板中，所述金属层还包括第三金属部，所述第三金属部设置于所述第二栅极绝缘层上，并位于所述第一栅极层之上，所述第三金属部与所述第一金属部以及所述第二金属部相互绝缘，所述第一栅极层与所述第三金属部组成存储电容；
所述第一有源层、所述第一栅极绝缘层、所述第一栅极层、所述第二栅极绝缘层、所述金属层、所述第一层间介质层、所述第一源极以及所述第一漏极组成第一晶体管。
在本发明所提供的显示面板中，所述显示面板还包括第二有源层和第三栅极绝缘层，所述第二有源层和所述第三栅极绝缘层依次设置于所述第一层间介质层上；
所述第二有源层在所述衬底基板上的投影与所述第一有源层在所述衬底基板上的投影不重合；所述第三通孔和所述第四通孔还贯穿所述第三栅极绝缘层。
在本发明所提供的显示面板中，所述显示面板还包括第二栅极层，所述第二栅极层设置于所述第三栅极绝缘层上，并位于所述第二有源层之上。
在本发明所提供的显示面板中，所述显示面板还包括第二层间介质层，所述第二层间介质层覆盖所述第三栅极绝缘层以及所述第二栅极层；
所述第三通孔还贯穿所述第二层间介质层，所述第四通孔还贯穿所述第二层间介质层，所述第二层间介质层设置有第一过孔和第二过孔，所述第一过孔贯穿所述第二层间介质层以及所述第三栅极绝缘层，且暴露所述第二有源层一侧的部分，所述第二过孔贯穿所述第二层间介质层以及所述第三栅极绝缘层，且暴露所述第二有源层另一侧的部分。
在本发明所提供的显示面板中，所述显示面板还包括第二源极和第二漏极，所述第二源极设置于所述第二层间介质层上，并延伸入所述第一过孔与所述第二有源层电连接，所述第二漏极设置于所述第二层间介质层上，并延伸入所述第二过孔与所述第二有源层电连接，所述第一源极、所述第一漏极、所述第二源极以及所述第二漏极同层设置。
本发明还提供一种显示面板的制备方法，包括：
提供一衬底基板；
依次在所述衬底基板上层叠设置第一有源层、第一栅极绝缘层、第一栅极层以及第二栅极绝缘层；
对所述第二栅极绝缘层进行蚀刻，形成第一通孔和第二通孔，所述第一通孔贯穿所述第二栅极绝缘层和所述第一栅极绝缘层，且暴露所述第一有源层一侧的部分，所述第二通孔贯穿所述第二栅极绝缘层和所述第一栅极绝缘层，且暴露所述第一有源层另一侧的部分；
在所述第二栅极绝缘层上形成图案化的金属层，所述金属层包括第一金属部和第二金属部，所述第一金属部通过所述第一通孔与所述第一有源层一侧的部分电连接，所述第二金属部通过所述第二通孔与所述第一有源层另一侧的部分电连接；
在所述金属层上形成第一层间介质层；
对所述第一层间介质层进行蚀刻，形成第三通孔和第四通孔，所述第三通孔贯穿第一层间介质层，且暴露所述第一金属部，所述第四通孔贯穿所述第一层间介质层，且暴露所述第二金属部；以及
在所述第一层间介质层上形成第一源极和第一漏极，所述第一源极延伸入所述第三通孔且电连接于所述第一金属部，所述第一漏极延伸入所述第四通孔且电连接于所述第二金属部。
在本发明所提供的显示面板的制备方法中，在对所述第二栅极绝缘层进行蚀刻，形成第一通孔和第二通孔的步骤之后，在所述第二栅极绝缘层上形成图案化的金属层的步骤之前，还包括：
对所述第一通孔和所述第二通孔进行清洗。
在本发明所提供的显示面板的制备方法中，在所述金属层上形成第一层间介质层的步骤之后，在对所述第一层间介质层进行蚀刻，形成第三通孔和第四通孔的步骤之前，还包括：
在所述第一层间介质层上设置第二有源层，所述第二有源层与所述第一有源层在衬底基板上的投影不重合。
在本发明所提供的显示面板的制备方法中，在所述第一层间介质层上设置第二有源层的步骤之后，还包括：
在所述第一层间介质层以及所述第二有源层上设置第三栅极绝缘层；
在所述第三栅极绝缘层上设置第二栅极层；
在所述第二栅极层上设置第二层间介质层，所述第三通孔和所述第四通孔还贯穿所述第三栅极绝缘层和所述第二层间介质层；以及
在所述第二层间介质层上形成所述第一源极、所述第一漏极、第二源极和第二漏极，所述第一源极电连接于所述第一金属部，所述第一漏极电连接于所述第二金属层，所述第二源极和所述第二漏极分别电连接于所述第二有源层。
本发明提供一种显示面板及其制备方法，通过第一金属部和第二金属部与第一有源层电性连接，然后，第一源极以及第一漏极通过第一金属部以及第二金属部与第一有源层电性连接，避免了后续制程中，对裸露的第一有源层的破坏，进而保证显示面板的显示性能，并降低了制备工艺的难度。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的显示面板的第一种剖视结构示意图。
图2为本发明实施例提供的显示面板的第二种剖视结构示意图。
图3为本发明实施例提供的显示面板的制备方法流程图。
图4为本发明实施例提供的显示面板的制备方法的结构流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明实施例提供的显示面板的第一种剖视结构示意图。本发明实施例提供一种显示面板10。所述显示面板10包括衬底基板100、第一有源层210、第一栅极绝缘层220、第一栅极层230、第二栅极绝缘层240、金属层250、第一层间介质层260、第一源极270以及第一漏极280。具体描述如下：
所述衬底基板100包括第一柔性层110、第一缓冲层120、第二柔性层130以及第二缓冲层140。所述第一缓冲层120设置于所述第一柔性层110上。所述第二柔性层130设置于所述第一缓冲层120上。所述第二缓冲层140设置于所述第二柔性层130上。所述第一柔性层110和所述第二柔性层130的材料为聚酰亚胺或其他具有柔性的材料。所述第一缓冲层120和所述第二缓冲层140的材料为SiOx和SiOy中的一种或至少两种组合。所述衬底基板100采用柔性层和缓冲层交替形成，提高了衬底基板的可弯折性能，同时，避免了显示面板中的结构受到水氧侵蚀。
在本实施例中，所述显示面板10还包括第一绝缘层300和第二绝缘层400。所述第一绝缘层300设置于所述第二缓冲层140上。所述第二绝缘层400设置于所述第一绝缘层300上。第一绝缘层300和第二绝缘层400的材料为SiOx和SiOy中的一种或至少两种组合。所述第一绝缘层300和所述第二绝缘层400进一步避免了显示面板10受到水氧的侵蚀。
所述第一有源层210、所述第一栅极绝缘层220、所述第一栅极230以及所述第二栅极绝缘层240依次层叠设置于所述衬底基板100上。所述第一有源层210包括半导体部211和导体部212。所述导体部212设置于所述半导体部211的两侧。所述第一有源层210的材料为非晶硅。所述第一栅极层230的材料为Cu、Al和Mo中的一种或至少两种组合。所述第二栅极绝缘层240设置有第一通孔241和第二通孔242。所述第一通孔241贯穿所述第二栅极绝缘层240和所述第一栅极绝缘层220，且暴露所述第一有源层210一侧的部分。所述第二通孔242贯穿所述第二栅极绝缘层240和所述第一栅极绝缘层220，且暴露所述第一有源层210另一侧的部分。
所述金属层250包括第一金属部251和第二金属部252。所述第一金属部251设置于所述第二栅极绝缘层240上，并延伸入所述第一通孔241与所述第一有源层210的一侧的部分电连接。所述第二金属部252设置于所述第二栅极绝缘层240上，并延伸入所述第二通孔242所述第一有源层210的一侧的部分电连接。所述金属层250的材料为Cu、Al和Mo中的一种或至少两种组合。
在本发明中，在显示面板中设置第一金属部和第二金属部，避免第二晶体管在进行第二有源层进行后续处理时，如，等离子体处理或第二晶体管的特性调制等，对第一通孔和第二通孔暴露的第一有源层损坏，导致第一源极和第二漏极电性连接异常，保证显示面板电性连接正常，进而保证显示面板的性能。
在一实施例中，所述金属层250还包括第三金属部253。所述第三金属部253设置于所述第二栅极绝缘层240上，并位于所述第一栅极层230之上。所述第三金属部253与所述第一金属部251以及所述第二金属部252相互绝缘。所述第一栅极层230与所述第三金属部253组成存储电容500。
所述第一层间介质层260覆盖所述第二栅极绝缘层240以及所述金属层250。所述第一层间介质层260设置有第三通孔261和第四通孔262。所述第三通孔261贯穿第一层间介质层260，且暴露所述第一金属部251。所述第四通孔262贯穿所述第一层间介质层260，且暴露所述第二金属部252。
所述第一源极270设置于第一层间介质层260上，并延伸入所述第三通孔261与所述第一金属部251电连接。
所述第一漏极280设置于所述第一层间介质层260上，并延伸入所述第四通孔262与所述第二金属部252电连接。
所述第一有源层210、所述第一栅极绝缘层220、所述第一栅极层230、所述第二栅极绝缘层240、所述第一金属部251、所述第二金属部252、所述第一层间介质层260、所述第一源极270以及所述第一漏极280组成第一晶体管200。所述第一晶体管200为低温多晶硅晶体管。
在一实施例中，所述显示面板10还包括第二有源层610和第三栅极绝缘层620。所述第二有源层610和所述第三栅极绝缘层620依次设置于所述第一层间介质层260上。所述第二有源层610包括本体部611和设置于所述本体部611两侧的掺杂部612。所述第二有源层610的材料为IGZO(铟镓锌氧化物)。
所述第二有源层610在所述衬底基板100上的投影与所述第一有源层210在所述衬底基板100上的投影不重合。所述第三通孔261和所述第四通孔262还贯穿所述第三栅极绝缘层620。
在一实施例中，所述显示面板10还包括第二栅极层630。所述第二栅极层630设置于所述第三栅极绝缘层620上，并位于所述第二有源层610之上。
在一实施例中，所述显示面板10还包括第二层间介质层640。所述第二层间介质层640覆盖所述第三栅极绝缘层620以及所述第二栅极层630。
所述第三通孔261还贯穿所述第二层间介质层640。所述第四通孔262还贯穿所述第二层间介质层640。所述第二层间介质层640设置有第一过孔641和第二过孔642。所述第一过孔641贯穿所述第二层间介质层640以及所述第三栅极绝缘层620，且暴露所述第二有源层610一侧的部分。所述第二过孔642贯穿所述第二层间介质层640以及所述第三栅极绝缘层620，且暴露所述第二有源层610另一侧的部分。所述第一源极270设置于所述第二层间介质层640上，并延伸入所述第三通孔261与所述第一金属部251电连接。所述第一漏极280设置于所述第二层间介质层640上，并延伸入所述第四通孔262与所述第二金属部252电连接。
在一实施例中，所述显示面板10还包括第二源极650和第二漏极660。所述第二源极650设置于所述第二层间介质层640上，并延伸入所述第一过孔641与所述第二有源层610电连接。所述第二漏极660设置于所述第二层间介质层640上，并延伸入所述第二过孔642与所述第二有源层610电连接。所述第一源极270、所述第一漏极280、所述第二源极650以及所述第二漏极660同层设置。所述第二有源层610、所述第三栅极绝缘层620、所述第二栅极层630、所述第二层间介质层640、所述第二源极650以及所述第二漏极660组成第二晶体管600。所述第二晶体管600为金属氧化物晶体管。
在本发明中，在显示面板设置第一金属部和第二金属部电连接第一有源层和第一源极以及第一漏极，避免了在第一晶体管的第三通孔和第四通孔进行清洗或退火工艺时，对第二晶体管造成损坏，进而保证显示面板的显示性能，并降低了制备工艺的难度。
在一实施例中，所述显示面板10还包括钝化层700。所述钝化层700覆盖所述第二层间介质层640、所述第一源极270、所述第一漏极280、所述第二源极650以及所述第二漏极660。
在一实施例中，所述显示面板10还包括平坦层800。所述平坦层800设置于所述钝化层700上。所述平坦层800设置有第三过孔801。所述第三过孔801贯穿所述平坦层800，并暴露所述第一漏极280。
在一实施例中，所述显示面板10还包括阳极层900。所述阳极层900设置于所述平坦层800上，并延伸入所述第三过孔801与所述第一漏极280电连接。
在一实施例中，所述显示面板10还包括像素定义层1000。所述像素定义层1000覆盖所述平坦层800以及所述阳极层900。所述像素定义层1000设置有第四过孔1001。所述第四过孔1001贯穿所述像素定义层1000，以暴露所述阳极层900。
在一实施例中，所述显示面板10还包括发光部1100。所述发光部1100设置于所述第四过孔1001中，以电连接所述阳极层900。
在一实施例中，所述显示面板10还包括挡墙1200。所述挡墙1200设置于所述像素定义层1000上，并位于所述第四过孔1001周围。
请参阅图2，图2为本发明实施例提供的显示面板的第二种剖视结构示意图。需要说明的是，图2与图1的不同之处在于：所述第二栅极层630设置于第二栅极绝缘240上，并与所述金属层250同层设置。所述第二栅极层240位于所述第二有源层610之下。所述第二栅极层240的材料与所述金属层250的材料相同，其他结构如图1所述，此处不再赘述。
在本发明中，将第二栅极层与金属层同层，可以用同一道掩模版形成，降低了生产成本。
在本发明中，通过显示面板中设置二级孔，如，第一通孔和第二通孔填充第一金属部和第二金属部，在第三通孔和第四通孔填充第一源极和第一漏极，避免了深孔工艺对第一有源层的损伤，进而避免了第一源极和第一漏极电性连接异常，进而保证了显示面板的显示性能，并降低成本。
请参阅图3和图4，图3为本发明实施例提供的显示面板的制备方法流程图。图4为本发明实施例提供的显示面板的制备方法的结构流程示意图。本发明还提供一种显示面板10的制备方法，所述制备方法如下：
步骤S21、提供一衬底基板100。
所述衬底基板100包括第一柔性层110、第一缓冲层120、第二柔性层130以及第二缓冲层140。所述第一缓冲层120设置于所述第一柔性层110上。所述第二柔性层130设置于所述第一缓冲层120上。所述第二缓冲层140设置于所述第二柔性层130上。所述第一柔性层110和所述第二柔性层130的材料为聚酰亚胺或其他具有柔性的材料。所述第一缓冲层120和所述第二缓冲层140的材料为SiOx和SiOy中的一种或几种组合。所述衬底基板100采用柔性层和缓冲层交替形成，提高了衬底基板的可弯折性能，同时，保证了显示面板中的结构受到水氧侵蚀。
步骤S21之后,还包括:
在所述衬底基板100上设置依次层叠设置第一绝缘层300材料和第二绝缘层400材料,形成第一绝缘层300和第二绝缘层400。第一绝缘层300和第二绝缘层400的材料为SiOx和SiOy中的一种或几种组合。所述第一绝缘层300和所述第二绝缘层400进一步避免了显示面板10受到水氧的侵蚀。
步骤S22、依次在所述衬底基板100上层叠设置第一有源层210、第一栅极绝缘层220、第一栅极层230以及第二栅极绝缘层240。
具体的，对所述第一有源层210进行氢化和活化，形成半导体部211和导体部212。所述导体部212围绕所述半导体部211设置。所述第一有源层210的材料为非晶硅。所述第一栅极层230的材料为Cu、Al和Mo中的一种或几种组合。
步骤S23、对所述第二栅极绝缘层240进行蚀刻，形成第一通孔241和第二通孔242。所述第一通孔241贯穿所述第二栅极绝缘层240和所述第一栅极绝缘层220，且暴露所述第一有源层210一侧的部分。所述第二通孔242贯穿所述第二栅极绝缘层240和所述第一栅极绝缘层220，且暴露所述第一有源层210另一侧的部分。
在一实施例中，在步骤S23之后，还包括：
采用清洗剂对所述第一通孔241和所述第二通孔242进行清洗。所述清洗剂为氟化烃类清洗剂。
在本发明中，采用氟化烃类清洗剂对第一通孔241和第二通孔242进行清洗，将第一通孔中、第二通孔中和第一有源层上残留的掺杂物清除，进而保证显示面板的后续制成的进行以及提高显示面板的良率，并降低生产成本。
步骤S24、在所述第二栅极绝缘层240上形成图案化的金属层250。所述金属层250包括第一金属部251和第二金属部252。所述第一金属部251通过所述第一通孔241与所述第一有源层210一侧的部分电连接，所述第二金属部252通过所述第二通孔242与所述第一有源层210另一侧的部分电连接。
具体的，首先，在所述第二栅极绝缘层240上沉积金属材料，形成金属层250；然后，在所述金属层250上形成光刻胶层；接着对所述光刻胶层进行曝光显影处理，形成图案化的光刻胶层；随后以图案化的光刻胶层为掩模，对所述金属层250进行蚀刻处理形成图案化的金属层250；最后剥离光刻胶层。
所述金属层250包括第一金属部251、第二金属部252和第三金属部253。所述第一金属部251通过所述第一通孔241与所述第一有源层210的一侧的部分电连接。所述第二金属部252通过所述第二通孔242所述第一有源层210的一侧的部分电连接。第三金属部253设置于所述位于所述第一金属部251和所述第二金属部252之间，并位于所述第一栅极层230之上。所述第三金属部253与所述第一金属部251以及所述第二金属部252相互绝缘。所述第一栅极层230与所述第三金属部253组成存储电容500。
在一实施例中，在步骤S24之后，还包括：
对所述第一有源层210、所述第一栅极绝缘层220、所述第一栅极层230、所述第二栅极绝缘层240和所述金属层250进行退火工艺处理，提高了第一晶体管的特性。
步骤S25、在所述金属层250上形成第一层间介质层260。
在一实施例中，步骤S25之后，还包括：
在所述第一层间介质层260上设置第二有源层610材料。对所述第二有源层610进行曝光显影形成第二有源层610。然后，对所述第二有源层610进行等离子体处理，形成本体部611和围绕本体部611设置的掺杂部612。所述第二有源层610的材料为IGZO(铟镓锌氧化物)。所述第二有源层610与所述第一有源层210在衬底基板100上的投影不重合。
在一实施例中，在所述第一层间介质层260上设置第二有源层610的步骤之后，还包括：
在所述第一层间介质层260以及所述第二有源层610上设置第三栅极绝缘层620。
然后，在所述第三栅极绝缘层620上设置第二栅极层630。所述第二栅极层630位于所述第二有源层610之上。
然后，在所述第二栅极层630上设置第二层间介质层640。
步骤S26、对所述第一层间介质层260进行蚀刻，形成第三通孔261和第四通孔262。所述第三通孔261贯穿第一层间介质层260，且暴露所述第一金属部251。所述第四通孔262贯穿所述第一层间介质层260，且暴露所述第二金属部252。
具体的，对所述第一层间介质层260进行蚀刻，形成第三通孔261和第四通孔262以及对第二层间介质层640进行蚀刻形成第一过孔641和第二过孔642。所述第三通孔261和所述第四通孔262贯穿所述第二层间介质层640、所述第三栅极绝缘层620和所述第一层间介质层260。所述第一过孔641贯穿所述第二层间介质层640以及所述第三栅极绝缘层620，且暴露所述第二有源层610一侧的部分。所述第二过孔642贯穿所述第二层间介质层640以及所述第三栅极绝缘层620，且暴露所述第二有源层610另一侧的部分。
步骤S27、在所述第一层间介质层260上形成第一源极270和第一漏极280。所述第一源极270延伸入所述第三通孔261且电连接于所述第一金属部251。所述第一漏极280延伸入所述第四通孔262且电连接于所述第二金属部252。
具体的，在所述第二层间介质层640上形成第一源极270、第一漏极280、第二源极650和第二漏极660。所述第一源极270电连接于所述第一金属部251。所述第一漏极280电连接于所述第二金属部252，所述第二源极650和所述第二漏极660分别电连接于所述第二有源层610。
所述第一有源层210、所述第一栅极绝缘层220、所述第一栅极层230、所述第二栅极绝缘层240、所述第一金属部251、所述第二金属部252、所述第一层间介质层260、所述第一源极270以及所述第一漏极280组成第一晶体管200。所述第一晶体管200为低温多晶硅晶体管。
在一实施例中，在步骤S27之后，还包括：
在所述第二层间介质层640、所述第一源极270、所述第一漏极280、所述第二源极650以及所述第二漏极660上形成钝化层700。
在一实施例中，在所述第二层间介质层640、所述第一源极270、所述第一漏极280、所述第二源极650以及所述第二漏极660上形成钝化层700的步骤之后，还包括：
在所述钝化层700上形成平坦层800。所述平坦层800设置有第三过孔801。所述第三过孔801贯穿所述平坦层800，并暴露所述第一漏极280。
在一实施例中，在所述钝化层700上形成平坦层800的步骤之后，还包括：
在所述平坦层800上设置阳极层900，并延伸入所述第三过孔801与所述第一漏极280电连接。
在一实施例中，在所述平坦层800上设置阳极层900的步骤之后，还包括：
在所述平坦层800以及所述阳极层900上形成像素定义层1000。所述像素定义层1000设置有第四过孔1001。所述第四过孔1001贯穿所述像素定义层1000，以暴露所述阳极层900。
在一实施例中，在所述平坦层800以及所述阳极层900上形成像素定义层1000的步骤之后，还包括：
在所述第四过孔1001中设置发光部1100，以电连接所述阳极层900。
在一实施例中，在所述第四过孔1001中设置发光部1100的步骤，之后，还包括：
所述像素定义层1000上，并位于所述第四过孔1001周围设置挡墙1200。
本发明提供一种显示面板的制备方法，第一通孔和第二通孔中分别填充与第一有源层电连接的第一金属部和第二金属部，然后，在第三通孔和第四通孔中分别填充与第一金属部和第二金属部连接的第一源极和第一漏极，避免了深孔工艺对第一有源层的损伤，进而避免了第一源极和第一漏极与第一有源层电性连接异常；在第一通孔和第二通孔中预先制备第一金属部和第二金属部，避免了在对第一通孔和第二通孔进行清洗和退火时，对第二有源层造成损伤，进而导致第二源极和第二漏极与第二有源层电性连接异常，进而降低了在显示面板中制备低温多晶硅晶体管和金属氧化物晶体管的难度，并保证了显示面板的显示性能以及降低成本。
本发明提供一种显示面板及其制备方法，通过第一金属部和第二金属部与第一有源层电性连接，然后，第一源极以及第一漏极通过第一金属部以及第二金属部与第一有源层电性连接，避免了后续制程中，对裸露的第一有源层的破坏，进而保证显示面板的显示性能，并降低了制备工艺的难度。
以上对本发明实施方式进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (4)

1.一种显示面板，其特征在于，包括：
衬底基板；其中，所述衬底基板采用柔性层和缓冲层交替形成；
第一绝缘层、第二绝缘层、第一有源层、第一栅极绝缘层、第一栅极层以及第二栅极绝缘层，所述第一绝缘层、所述第二绝缘层、所述第一有源层、所述第一栅极绝缘层、所述第一栅极层以及所述第二栅极绝缘层依次层叠设置于所述衬底基板上，所述第二栅极绝缘层设置有第一通孔和第二通孔，所述第一通孔贯穿所述第二栅极绝缘层和所述第一栅极绝缘层，且暴露所述第一有源层一侧的部分，所述第二通孔贯穿所述第二栅极绝缘层和所述第一栅极绝缘层，且暴露所述第一有源层另一侧的部分；
金属层，所述金属层包括第一金属部和第二金属部，所述第一金属部填充于所述第一通孔，且电连接所述第一有源层的一侧的部分，所述第二金属部填充于所述第二通孔，且电连接所述第一有源层的另一侧的部分；
第一层间介质层，所述第一层间介质层覆盖所述第二栅极绝缘层以及所述金属层，所述第一层间介质层设置有第三通孔和第四通孔，所述第三通孔贯穿第一层间介质层，且暴露所述第一金属部，所述第四通孔贯穿所述第一层间介质层，且暴露所述第二金属部；
第一源极，所述第一源极设置于所述第三通孔中，且电连接所述第一金属部；以及
第一漏极，所述第一漏极设置于所述第四通孔中，且电连接所述第二金属部；
第二有源层和第三栅极绝缘层，所述第二有源层和所述第三栅极绝缘层依次设置于所述第一层间介质层上；所述第二有源层在所述衬底基板上的投影与所述第一有源层在所述衬底基板上的投影不重合；所述第三通孔和所述第四通孔还贯穿所述第三栅极绝缘层；所述第二有源层对应区域下未设有金属层和第一栅极层的部分；
第二栅极层，所述第二栅极层设置于所述第三栅极绝缘层上，并位于所述第二有源层之上；
第二层间介质层，所述第二层间介质层覆盖所述第三栅极绝缘层以及所述第二栅极层；所述第三通孔还贯穿所述第二层间介质层，所述第四通孔还贯穿所述第二层间介质层，所述第二层间介质层设置有第一过孔和第二过孔，所述第一过孔贯穿所述第二层间介质层以及所述第三栅极绝缘层，且暴露所述第二有源层一侧的部分，所述第二过孔贯穿所述第二层间介质层以及所述第三栅极绝缘层，且暴露所述第二有源层另一侧的部分；
第二源极，所述第二源极设置于所述第二层间介质层上，并延伸入所述第一过孔与所述第二有源层电连接；
第二漏极，所述第二漏极设置于所述第二层间介质层上，并延伸入所述第二过孔与所述第二有源层电连接，所述第一源极、所述第一漏极、所述第二源极以及所述第二漏极同层设置；
钝化层，所述钝化层覆盖所述第二层间介质层、所述第一源极、所述第一漏极、所述第二源极以及所述第二漏极；
平坦层，所述平坦层设置于所述钝化层上，所述平坦层设置有第三过孔，所述第三过孔贯穿所述平坦层，并暴露所述第一漏极。
2.根据权利要求1所述的显示面板，其特征在于，所述金属层还包括第三金属部，所述第三金属部设置于所述第二栅极绝缘层上，并位于所述第一栅极层之上，所述第三金属部与所述第一金属部以及所述第二金属部相互绝缘，所述第一栅极层与所述第三金属部组成存储电容；
所述第一有源层、所述第一栅极绝缘层、所述第一栅极层、所述第二栅极绝缘层、所述金属层、所述第一层间介质层、所述第一源极以及所述第一漏极组成第一晶体管。
3.一种显示面板的制备方法，其特征在于，制备如权利要求1至2任一所述的显示面板，所述显示面板的制备方法包括：
提供一衬底基板；其中，所述衬底基板采用柔性层和缓冲层交替形成；
依次在所述衬底基板上层叠设置第一绝缘层、第二绝缘层、第一有源层、第一栅极绝缘层、第一栅极层以及第二栅极绝缘层；
对所述第二栅极绝缘层进行蚀刻，形成第一通孔和第二通孔，所述第一通孔贯穿所述第二栅极绝缘层和所述第一栅极绝缘层，且暴露所述第一有源层一侧的部分，所述第二通孔贯穿所述第二栅极绝缘层和所述第一栅极绝缘层，且暴露所述第一有源层另一侧的部分；
在所述第二栅极绝缘层上形成图案化的金属层，所述金属层包括第一金属部和第二金属部，所述第一金属部通过所述第一通孔与所述第一有源层一侧的部分电连接，所述第二金属部通过所述第二通孔与所述第一有源层另一侧的部分电连接；
在所述金属层上形成第一层间介质层；
在所述第一层间介质层上设置第二有源层，所述第二有源层与所述第一有源层在衬底基板上的投影不重合；
在所述第一层间介质层以及所述第二有源层上设置第三栅极绝缘层；
在所述第三栅极绝缘层上设置第二栅极层；
对所述第一层间介质层进行蚀刻，形成第三通孔和第四通孔，所述第三通孔贯穿第一层间介质层，且暴露所述第一金属部，所述第四通孔贯穿所述第一层间介质层，且暴露所述第二金属部；以及
在所述第一层间介质层上形成第一源极和第一漏极，所述第一源极延伸入所述第三通孔且电连接于所述第一金属部，所述第一漏极延伸入所述第四通孔且电连接于所述第二金属部；
其中，在所述第三栅极绝缘层上设置第二栅极层的步骤之后，还包括：
在所述第二栅极层上设置第二层间介质层，所述第三通孔和所述第四通孔还贯穿所述第三栅极绝缘层和所述第二层间介质层；所述第二层间介质层设置有第一过孔和第二过孔，所述第一过孔贯穿所述第二层间介质层以及所述第三栅极绝缘层，且暴露所述第二有源层一侧的部分，所述第二过孔贯穿所述第二层间介质层以及所述第三栅极绝缘层，且暴露所述第二有源层另一侧的部分；
在所述第二层间介质层上形成第一源极、第一漏极、第二源极和第二漏极，所述第一源极电连接于所述第一金属部，所述第一漏极电连接于所述第二金属部，所述第二源极和所述第二漏极分别电连接于所述第二有源层；
在所述第二层间介质层、所述第一源极、所述第一漏极、所述第二源极以及所述第二漏极上形成钝化层；
在所述钝化层上形成平坦层，所述平坦层设置有第三过孔，所述第三过孔贯穿所述平坦层，并暴露所述第一漏极。
4.根据权利要求3所述的显示面板的制备方法，其特征在于，在对所述第二栅极绝缘层进行蚀刻，形成第一通孔和第二通孔的步骤之后，在所述第二栅极绝缘层上形成图案化的金属层的步骤之前，还包括：
对所述第一通孔和所述第二通孔进行清洗。
CN202011150143.2A 2020-10-23 2020-10-23 显示面板及其制备方法 Active CN112310122B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011150143.2A CN112310122B (zh) 2020-10-23 2020-10-23 显示面板及其制备方法
US17/275,486 US11923380B2 (en) 2020-10-23 2020-11-12 Display panel with LTPO TFT having top-gate oxide TFT and manufacturing method thereof
PCT/CN2020/128327 WO2022082901A1 (zh) 2020-10-23 2020-11-12 显示面板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011150143.2A CN112310122B (zh) 2020-10-23 2020-10-23 显示面板及其制备方法

Publications (2)

Publication Number Publication Date
CN112310122A CN112310122A (zh) 2021-02-02
CN112310122B true CN112310122B (zh) 2024-01-30

Family

ID=74327242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011150143.2A Active CN112310122B (zh) 2020-10-23 2020-10-23 显示面板及其制备方法

Country Status (3)

Country Link
US (1) US11923380B2 (zh)
CN (1) CN112310122B (zh)
WO (1) WO2022082901A1 (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板
CN109300915A (zh) * 2018-09-30 2019-02-01 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN109659323A (zh) * 2018-12-18 2019-04-19 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN110164868A (zh) * 2018-02-28 2019-08-23 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法
CN110211974A (zh) * 2019-06-12 2019-09-06 厦门天马微电子有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN110335962A (zh) * 2019-06-20 2019-10-15 武汉华星光电半导体显示技术有限公司 Oled显示面板
CN110391294A (zh) * 2019-07-08 2019-10-29 武汉华星光电半导体显示技术有限公司 柔性阵列基板及柔性显示面板
CN110534531A (zh) * 2019-08-30 2019-12-03 京东方科技集团股份有限公司 一种驱动背板及其制备方法、显示面板
CN110634793A (zh) * 2019-09-26 2019-12-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110707106A (zh) * 2019-10-29 2020-01-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示装置
CN111697022A (zh) * 2020-07-08 2020-09-22 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置
CN111725324A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493198B (zh) * 2018-04-11 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN109065583B (zh) * 2018-08-06 2020-10-16 武汉华星光电半导体显示技术有限公司 柔性显示面板的制造方法及柔性显示面板
KR20200060071A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 표시 장치
CN109671720B (zh) * 2018-12-07 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110649043B (zh) * 2019-09-30 2021-11-19 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN111668239B (zh) * 2020-06-19 2022-11-08 武汉华星光电半导体显示技术有限公司 Oled显示面板及制备方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164868A (zh) * 2018-02-28 2019-08-23 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板
CN109300915A (zh) * 2018-09-30 2019-02-01 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN109659323A (zh) * 2018-12-18 2019-04-19 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN110211974A (zh) * 2019-06-12 2019-09-06 厦门天马微电子有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN110335962A (zh) * 2019-06-20 2019-10-15 武汉华星光电半导体显示技术有限公司 Oled显示面板
CN110391294A (zh) * 2019-07-08 2019-10-29 武汉华星光电半导体显示技术有限公司 柔性阵列基板及柔性显示面板
CN110534531A (zh) * 2019-08-30 2019-12-03 京东方科技集团股份有限公司 一种驱动背板及其制备方法、显示面板
CN110634793A (zh) * 2019-09-26 2019-12-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110707106A (zh) * 2019-10-29 2020-01-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示装置
CN111725324A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
CN111697022A (zh) * 2020-07-08 2020-09-22 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
US20220310669A1 (en) 2022-09-29
CN112310122A (zh) 2021-02-02
WO2022082901A1 (zh) 2022-04-28
US11923380B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
US9478562B2 (en) Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof
US6534789B2 (en) Thin film transistor matrix having TFT with LDD regions
CN102157566B (zh) 半导体装置
CN115810634A (zh) 显示装置
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
CN111415948A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN110634793A (zh) 一种阵列基板及其制备方法、显示面板
CN108565247B (zh) Ltps tft基板的制作方法及ltps tft基板
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
CN112490254A (zh) 一种阵列基板、显示面板及其制备方法
KR100811997B1 (ko) 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
US11355569B2 (en) Active device substrate comprising silicon layer and manufacturing method thereof
CN113066835A (zh) 发光面板及其制备方法、发光装置
CN110504164B (zh) 薄膜晶体管及其制造方法和显示装置
CN112310122B (zh) 显示面板及其制备方法
CN109860107B (zh) 阵列基板及其制作方法
CN109148372B (zh) 薄膜晶体管制作方法、薄膜晶体管以及显示面板
CN111710727A (zh) 一种阵列基板及其制备方法以及显示面板
CN111933648A (zh) 阵列基板及其制备方法和显示装置
CN113224172B (zh) 薄膜晶体管及其制备方法
CN109638034A (zh) 显示面板的制造方法
CN113611712B (zh) 阵列基板、显示面板及其制作方法
US20240030229A1 (en) Array substrate, method for fabricating same, and display panel
JP2004165688A (ja) 薄膜トランジスタマトリックス基板、および液晶表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant