CN102157566B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102157566B
CN102157566B CN201110030644.1A CN201110030644A CN102157566B CN 102157566 B CN102157566 B CN 102157566B CN 201110030644 A CN201110030644 A CN 201110030644A CN 102157566 B CN102157566 B CN 102157566B
Authority
CN
China
Prior art keywords
layer
insulating layer
semiconductor
semiconductor device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110030644.1A
Other languages
English (en)
Other versions
CN102157566A (zh
Inventor
山崎舜平
须沢英臣
笹川慎也
仓田求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102157566A publication Critical patent/CN102157566A/zh
Application granted granted Critical
Publication of CN102157566B publication Critical patent/CN102157566B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Memories (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体装置，当形成接触孔时容易进行蚀刻控制。本发明的半导体装置至少包括：形成在绝缘表面上的半导体层；形成在半导体层上的第一绝缘层；形成在第一绝缘层上的栅电极；以及形成在栅电极上的第二绝缘层，其中，至少在半导体层及第二绝缘层中形成有开口部而露出绝缘表面的一部分，并且，还包括通过该开口部且形成在第二绝缘层上的导电层。这里的导电层在形成于半导体层中的开口的侧面处与半导体层电连接。

Description

半导体装置
本申请是申请号为200810086794.2、申请日为2008年3月26日、发明名称为“半导体装置及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及半导体装置及其制造方法。注意，在本说明书中，半导体装置是指能够通过利用半导体特性来发挥功能的所有装置。
背景技术
近年来，正在积极地制造将薄膜晶体管(TFT)形成于玻璃等具有绝缘表面的衬底上，并且使用该薄膜晶体管作为开关元件等的半导体装置。通过使用CVD法、光刻工序等，将岛状半导体膜形成于具有绝缘表面的衬底上，并且将该岛状半导体膜的一部分用作沟道形成区而设置该薄膜晶体管。(例如，专利文献1)
图21表示薄膜晶体管的截面模式图。如图21所示，薄膜晶体管在衬底30上形成有用作基底膜的绝缘层31，在绝缘层31上形成有具有沟道形成区32a、用作源区及漏区的杂质区32b、32c的半导体层32，在半导体层32及绝缘层31上形成有用作栅极绝缘层的绝缘层33，在绝缘层33上形成有用作栅电极的导电层34，在导电层34上形成有绝缘层203，在绝缘层203上形成有与杂质区32b、32c电连接的布线204。
[专利文献1]日本专利申请特开平08-018055号公报
普遍认为在图21的结构中，为了将布线与源区或漏区的表面电连接，需要在开口部的底部形成用作源区或漏区的半导体层。因此，当在绝缘层中形成开口部时蚀刻控制很不容易。这是在将半导体层形成为50nm以下的薄膜时特别明显出现的问题。
发明内容
本发明是解决上述问题的技术，并且提供当形成接触孔时容易进行蚀刻控制的半导体装置的制造技术。
本发明的半导体装置至少包括：形成在绝缘表面上的半导体层；形成在半导体层上的第一绝缘层；形成在第一绝缘层上的栅电极；以及形成在栅电极上的第二绝缘层，其中，至少在半导体层及第二绝缘层中形成有开口部而露出绝缘表面的一部分，并且，本发明的半导体装置还包括通过该开口部且形成在第二绝缘层上的导电层。注意，这里的导电层在形成于半导体层中的接触孔的侧面处与半导体层电连接。此外，也可以形成接触孔以暴露半导体层表面的一部分。也就是说，也可以采用如下结构：形成在半导体层中的开口被形成为具有比形成在第二绝缘层中的开口小的俯视面积，并且在形成于半导体层中的接触孔的侧面处以及半导体层的表面上导电层与半导体层电连接。
本发明的半导体装置可以通过如下步骤制造：在绝缘表面上形成半导体层；在半导体层上形成第一绝缘层；在第一绝缘层上形成栅电极；在栅电极上形成第二绝缘层；至少在所述半导体层及所述第二绝缘层中形成露出所述绝缘表面的一部分的开口部；以及通过该开口部在绝缘表面及所述第二绝缘层上形成导电层。
另外，本发明的半导体装置可以通过如下步骤制造：在衬底上形成第一绝缘层；在第一绝缘层上形成第二绝缘层；在第二绝缘层上形成半导体层；在半导体层上形成第三绝缘层；在第三绝缘层上形成栅电极；在栅电极上形成第四绝缘层；至少在第二绝缘层、半导体层及第四绝缘层中形成露出第一绝缘层表面的一部分的开口部；以及通过该开口部在所述第一绝缘层的表面及第四绝缘层上形成导电层。
另外，本发明的半导体装置可以通过如下步骤制造：在衬底上形成第一绝缘层；在第一绝缘层上形成第二绝缘层；在第二绝缘层上形成半导体层；在半导体层上形成第三绝缘层；在第三绝缘层上形成栅电极；在栅电极上形成第四绝缘层；在第四绝缘层上形成抗蚀剂，以抗蚀剂作为掩模至少在第四绝缘层中形成露出半导体层表面的一部分的第一开口部；以抗蚀剂作为掩模至少蚀刻第二绝缘层、半导体层及第四绝缘层以形成露出第一绝缘层表面及半导体层表面的一部分的第二开口部；以及通过第二开口部在第一绝缘层的表面、半导体层的表面及第四绝缘层上形成导电层。此外，第一开口部可以通过湿蚀刻形成，第二开口部可以通过干蚀刻形成。
另外，本发明的半导体装置可以通过如下步骤制造：在衬底上形成第一绝缘层；在第一绝缘层上形成第二绝缘层；在第二绝缘层上形成半导体层；在半导体层上形成第三绝缘层；在第三绝缘层上形成栅电极；在栅电极上形成第四绝缘层；在第四绝缘层上形成抗蚀剂，并且以抗蚀剂作为掩模至少在第四绝缘层中形成露出半导体层表面的一部分的第一开口部；蚀刻抗蚀剂以缩减该抗蚀剂，并且以抗蚀剂作为掩模至少对第二绝缘层、半导体层及第四绝缘层进行蚀刻，来形成露出第一绝缘层表面及半导体层表面的一部分的第二开口部；以及通过第二开口部在第一绝缘层的表面、半导体层的表面及第四绝缘层上形成导电层。此外，第一开口部及第二开口部可以通过干蚀刻形成。
在本发明中，不必在半导体膜的表面上停止蚀刻，因此可以容易进行当形成接触孔时的蚀刻控制。此外，由于能够在形成于半导体层中的接触孔的侧面处获得与源电极或漏电极的电连接，所以可以容易制造特性恶化少的半导体装置。
附图说明
图1A至1C是说明本发明的半导体装置的结构的俯视图以及截面图；
图2A至2H是说明本发明的半导体装置的制造工序的截面图；
图3A至3F是说明本发明的半导体装置的制造工序的截面图；
图4A至4D是说明本发明的半导体装置的制造工序的截面图；
图5A至5C是说明本发明的半导体装置的结构的俯视图以及截面图；
图6A至6D是说明本发明的半导体装置的制造工序的截面图；
图7A至7C是说明本发明的半导体装置的结构的俯视图以及截面图；
图8A至8F是说明本发明的半导体装置的制造工序的截面图；
图9A至9D是说明本发明的半导体装置的制造工序的截面图；
图10A至10F是说明本发明的半导体装置的制造工序的截面图；
图11A至11C是说明本发明的半导体装置的结构的俯视图以及截面图；
图12A至12D是说明本发明的半导体装置的制造工序的截面图；
图13A和13B是说明本发明的半导体装置的结构的截面图；
图14A和14B是说明本发明的半导体装置的结构的截面图；
图15A和15B是说明本发明的半导体装置的结构的截面图；
图16A至16D是说明本发明的半导体装置的制造工序的截面图；
图17A至17F是说明本发明的半导体装置的制造工序的截面图；
图18是说明本发明的半导体装置的结构的截面图；
图19是说明本发明的半导体装置的结构的截面图；
图20A和20B是说明本发明的半导体装置的结构的俯视图以及截面图；
图21是说明现有的半导体装置的结构的截面图。
具体实施方式
下面，参考附图对本发明的实施方式进行说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解的一个事实就是，其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。此外，在以下说明的本发明的结构中，有时在不同附图之间共同使用表示相同部分的符号。
实施方式1
在本实施方式中，说明容易进行当形成接触孔时的蚀刻控制的半导体装置的结构及制造方法。
图1是为了说明根据本发明的半导体装置的主要结构的俯视图以及截面图。图1A特别表示薄膜晶体管的俯视图，图1B表示图1A中的虚线A-B之间的截面图，图1C表示图1A中的虚线C-D之间的截面图。
本实施方式所示的半导体装置包括：薄膜晶体管205，其具有中间夹着绝缘层31在衬底30上设置为岛状的半导体层32、形成在半导体层32上的栅极绝缘层33、中间夹着栅极绝缘层33在半导体层32的上方设置的用作栅电极的导电层34；覆盖栅极绝缘层33及导电层34而设置的绝缘层203；设置在绝缘层203上的用作源电极或漏电极的导电层204(图1A至1C)。另外，半导体层32除了沟道形成区32a和用作源区或漏区的杂质区32b、32c以外，还包括绝缘层36。该绝缘层36形成在半导体层32的端部，即这里的与导电层34的下方的沟道形成区32a相接的部分。
在本实施方式所示的半导体装置中，通过蚀刻绝缘层203及半导体层32的杂质区32b、32c来形成到达绝缘层31b的接触孔(也称为开口部)，然后，以填充该接触孔的方式形成导电层204。也就是说，在本实施方式中，导电层204和杂质区32b、32c在形成于杂质区32b、32c中的接触孔的侧面处电连接。
在本实施方式中，不必在半导体层的表面上停止蚀刻，因此可以容易进行当形成接触孔时的蚀刻控制。此外，由于能够在形成于半导体层中的接触孔的侧面处获得与源电极或漏电极的电连接，所以可以容易制造特性恶化少的半导体装置。
在此，不需要形成设置在半导体层的端部的绝缘层36，但是为了防止半导体层32的端部和用作栅电极的导电层34短路而发生漏电流，优选设置该绝缘膜36。由此，在设置绝缘层36的情况下，至少在半导体层32的沟道形成区32a的侧面(露出部分)形成绝缘层36即可。然而，当然还可以形成于其他的部分。注意，在本实施方式中，在栅极绝缘层33的下方(衬底侧)的区域中与栅极绝缘层33相接形成绝缘层36。
接下来，参照附图对图1所示的半导体装置的制造方法的一个例子进行说明。注意，使用图2A至2D、图3A至3C、图4A和4B来说明图1A的虚线A-B之间的截面中的制造工序，而且使用图2E至2H、图3D至3F、图4C和4D来说明图1A的虚线C-D之间的截面中的制造工序。
首先，在衬底30上形成绝缘层31(图2A和2E)。在本实施方式中，绝缘层31具有双层结构，其包括形成在衬底30上的第一绝缘层31a以及形成在第一绝缘层31a上的第二绝缘层31b。
衬底30可以使用玻璃衬底、石英衬底、金属衬底(例如，陶瓷衬底、不锈钢衬底等)、以及Si衬底等半导体衬底等。另外，作为塑料衬底，还可以选择聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、或丙烯等的衬底。
绝缘层31例如通过使用CVD法或溅射法等并且使用氧化硅、氮化硅、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)等绝缘材料形成。例如，优选地，形成氮氧化硅膜作为第一绝缘层31a，并且形成氧氮化硅膜作为第二绝缘层31b。另外，也可以形成氮化硅膜作为第一绝缘层31a，并且形成氧化硅膜作为第二绝缘层31b。通过形成绝缘层31，可以防止碱金属等杂质从衬底30扩散而污染形成在该绝缘层31上的元件。
接着，在绝缘层31上形成半导体膜201。半导体膜201可以由非晶半导体膜或晶体半导体膜形成。作为晶体半导体膜，可以使用通过热处理或激光照射使在绝缘层31上形成的非晶半导体膜晶化而成的半导体膜等。作为半导体材料，优选使用硅，另外还可以使用硅锗半导体等。
优选的是，以10nm至200nm，优选为10nm至50nm左右，更优选为10nm至30nm左右的膜厚度形成半导体膜201。此外，当形成50nm以下的半导体膜时，可以在以50nm以上的膜厚度形成半导体膜之后，对半导体膜的表面进行干蚀刻处理来形成具有10nm至50nm左右的膜厚度的半导体膜。作为当进行上述蚀刻时的蚀刻气体，可以使用氯基气体如Cl2、BCl3或SiCl4等；氟基气体如CF4、NF3、SF6或CHF3等；或者将O2气体、H2气体、惰性气体如He、Ar等适当地添加于氟基气体中的混合气体等。此外，也可以在进行干蚀刻之前，对半导体膜的表面进行稀氢氟酸处理来去除形成在半导体表面的自然氧化膜，然后，对半导体膜的表面进行臭氧水处理，来在半导体膜的表面形成氧化膜。
通过以50nm以下左右的膜厚度形成半导体膜201，可以减少形成在半导体膜表面的栅绝缘层的覆盖缺陷。此外，通过以薄膜形状形成半导体膜，可以进一步使TFT小型化。此外，即使在增加对沟道形成区掺杂的杂质元素的量以便控制TFT的阈值电压时，也通过以薄膜形状形成半导体膜，容易制造完全耗尽型TFT，因此可以制造在优良的S值的状态下其阈值电压被控制的TFT。
当使用通过照射激光束进行非晶半导体膜的晶化或再晶化而成的膜作为半导体膜201时，作为激光束的光源可以使用LD激发的连续振荡(CW)激光(YVO4，二次谐波(波长为532nm))。并不需要特别局限于二次谐波，但是二次谐波的能量效率比更高次的高次谐波优越。因为当将CW激光照射到半导体膜时，可以对半导体膜连续供给能量，所以一旦使半导体膜成为熔化状态，可以使该熔化状态继续下去。再者，可以通过扫描CW激光使半导体膜的固液界面移动，形成沿着该移动方向的朝向一个方向的长的晶粒。此外，使用固体激光是因为与气体激光等相比，其输出的稳定性高，而可以期待稳定的处理的缘故。注意，不局限于CW激光，也可以使用重复频率为10MHz以上的脉冲激光。当使用重复频率高的脉冲激光时，如果激光的脉冲间隔比半导体膜从熔化到固化的时间短，则可以将半导体膜一直保留为熔化状态，并且可以通过固液界面的移动形成由朝向一个方向的长的晶粒构成的半导体膜。也可以使用其他CW激光以及重复频率为10MHz以上的脉冲激光。例如，作为气体激光，有Ar激光、Kr激光、CO2激光等。作为固体激光，有YAG激光、YLF激光、YAlO3激光、GdVO4激光、KGW激光、KYW激光、变石激光、Ti：蓝宝石激光、Y2O3激光、YVO4激光等。此外，也有陶瓷激光如YAG激光、Y2O3激光、GdVO4激光、YVO4激光等。作为金属蒸气激光可以举出氦镉激光等。此外，当从激光振荡器将激光束以TEM00(单横模)振荡来发射时，可以提高在被照射面上获得的线状射束点的能量均匀性，所以是优选的。另外，也可以使用脉冲振荡的受激准分子激光。
然后，在半导体膜201上选择性地形成抗蚀剂202(图2A、2E)。然后，以抗蚀剂202作为掩模对半导体膜进行干蚀刻，来形成岛状半导体层32(图2B、2F)。注意，抗蚀剂202用作进行蚀刻时的掩模，可以适当地选择使用正型光致抗蚀剂或负型光致抗蚀剂等。
作为当进行干蚀刻时的蚀刻气体，可以使用氟基气体如CF4、NF3、SF6或CHF3等；或者将O2气、H2气、惰性气体如He、Ar等适当地添加于氟基气体中的混合气体等。优选使用CF4和O2的混合气体、SF6和O2的混合气体、CHF3和He的混合气体、CF4和H2的混合气体。此外，作为蚀刻，不局限于干蚀刻，也可以进行湿蚀刻。在此情况下，可以通过对半导体膜201进行使用以TMAH(四甲基氢氧化铵，tetramethyl ammonium hydroxide)为代表的有机碱性水溶液的湿蚀刻，来形成岛状半导体层32。另外，当作为蚀刻液使用TMAH等时，因为只有半导体膜201被选择性地蚀刻，所以可以不损伤基底绝缘层31地进行蚀刻。如此，通过将形成在绝缘表面上的半导体层分开地形成为岛状，可以在相同的衬底上形成多个薄膜晶体管和外围电路的情况下，使各个元件分离。
此外，既可以将半导体层32形成为其端部成为垂直形状，又可以将半导体层32形成为其端部成为锥形形状。通过改变蚀刻条件等，可以适当地选择半导体层32的端部的形状。优选将半导体层32的端部形成为其锥形角成为45度以上且低于95度、更优选为60度以上且低于95度，即可。通过将半导体层32的端部形成得近于垂直形状，可以减少寄生沟道。
接着，去除形成在半导体层32上的抗蚀剂202。
接着，覆盖半导体层32地形成绝缘层107(以下，也称为第三绝缘层107)(图2C、2G)。通过利用CVD法或溅射法且使用氧化硅、氮化硅、氧氮化硅、氮氧化硅、SiOF、SiOC、DLC、多孔二氧化硅(porous silica)等材料，来形成第三绝缘层107。
以能够充分地覆盖半导体层32的端部的膜厚度形成第三绝缘层107。优选在其膜厚度为形成在下层的半导体层32的膜厚度的1.5倍至3倍的范围内形成第三绝缘层107。
接着，通过对第三绝缘层107进行以垂直方向为主体的各向异性蚀刻而选择性地蚀刻，来形成与半导体层32的侧面相接的绝缘层36(以下，也称为第四绝缘层36)(图2D、2H)。
当对第三绝缘层107进行以垂直方向为主体的各向异性刻蚀时，从形成在半导体层32的一个表面上以及绝缘层31b上的第三绝缘层107逐渐被蚀刻。注意，在半导体层32的一个表面上以及绝缘层31b上形成具有大致相同的膜厚度的第三绝缘层107。因此，通过当半导体层32的一个表面露出时停止蚀刻，可以只在与半导体层32的侧面相接的区域以及其附近留下第三绝缘层107。留下的第三绝缘层107相当于第四绝缘层36。注意，通过将半导体层32的端部形成得近于垂直形状，可以容易只在与半导体层32的侧面相接的区域以及其附近留下第三绝缘层107。就是说，可以容易形成第四绝缘层36。
，对于第三绝缘层107的蚀刻方法没有特别限制，只要是可以进行以垂直方向为主体的各向异性刻蚀的即可。例如，可以利用反应离子刻蚀(RIE：Reactive Ion Etching)。此外，根据等离子体的发生方法，反应离子刻蚀被分类为平行平板方式、磁控方式、双频方式(dual-frequency type)、ECR方式、黑里康(helicon)方式、ICP方式等。作为此时使用的蚀刻气体，选择在第三绝缘层107和此外的层(半导体层32)之间可以取得蚀刻选择比的，即可。当选择性地蚀刻绝缘膜时，例如可以使用CHF3、CF4、C4F8、C2F6、NF3等氟基气体。此外，也可以适当地添加氦(He)、氩(Ar)、氙(Xe)等惰性气体、或者O2气、H2气。
通过适当地选择用来形成薄膜的材料、蚀刻条件等，可以改变第四绝缘层36的形状。在本实施方式中，将第四绝缘层36形成为其距底面(与绝缘层31b相接的面)的垂直方向的高度与半导体层32大体上一致。此外，将第四绝缘层36的不与半导体层的侧面相接的面形成为弯曲状。具体地说，将它形成为具有任意曲率且对于相接的半导体层32的侧面弯曲为凸形状。当然，本发明没有特别限制，也可以将第四绝缘层36形成为具有角的形状，而不是弯曲状。优选的是，当将第四绝缘层36的角落部分形成为慢坡的形状时，可以使层叠在上层的层(在此，绝缘层33)的覆盖性良好。注意，蚀刻条件除了是指蚀刻气体的种类、各种气体的流量比率之外，还是指施加到装有衬底的电极的电力量、装有衬底的电极的电极温度、反应室内的压力等。
接着，在半导体层32以及第四绝缘层36上形成绝缘层33(以下，也称为第五绝缘层33)(图3A、3D)。通过利用CVD法或溅射法且使用氧化硅、氮化硅、氧氮化硅、氮氧化硅、氮化铝等材料，来形成第五绝缘层33。此外，通过使用这些材料中的一种或多种以单层结构或叠层结构来形成第五绝缘层33。在其膜厚度为1nm至50nm、优选为1nm至20nm、更优选为1nm至10nm的范围内形成第五绝缘层33。
注意，绝缘层36的形成方法不局限于本实施方式所示的方法。也可以通过对半导体层32的端部进行湿式氧化或者在含有氧的气氛中进行等离子体处理来形成绝缘层36。在此情况下，优选地，当在形成半导体层32上形成绝缘层33之后，去除覆盖半导体层32的端部的绝缘层33，然后，通过对半导体层32的露出部分进行等离子体处理或湿式氧化来形成绝缘层36。
另外，当采用湿式氧化时，可以将通过使用含有臭氧的水溶液、含有过氧化氢的水溶液、含有硫酸的水溶液、含有碘酸的水溶液、或含有硝酸的水溶液对半导体层32的表面进行处理而在半导体层32的露出部分形成的氧化膜用作绝缘层36。含有臭氧的水溶液、含有过氧化氢的水溶液、含有硫酸的水溶液、含有碘酸的水溶液、或含有硝酸的水溶液还可以含有醋酸或草酸。
另外，作为含有氧的气氛可以举出：氧(O2)和稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)的混合气体气氛；氧、氢(H2)和稀有气体的混合气体气氛；一氧化二氮和稀有气体的混合气体气氛；一氧化二氮、氢和稀有气体的混合气体气氛。例如，可以使用氧(O2)、氢(H2)和氩(Ar)的混合气体。此时的气体流量是：氧为0.1至100sccm、氢为0.1至100sccm、氩为100至5000sccm，即可。此外，优选以氧∶氢∶氩＝1∶1∶100的比率引入混合气体。例如，引入5sccm的氧、5sccm的氢、500sccm的氩，即可。
另外，作为含有氮的气氛可以举出：氮(N2)和稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)的混合气体气氛；氮、氢和稀有气体的混合气体气氛；氨(NH3)和稀有气体的混合气体气氛。
此外，在上述气体气氛中使用电子密度为1×1011cm-3以上且电子温度为1.5eV以下的等离子体来进行等离子体处理。更详细地，使用电子密度为1×1011cm-3以上1×1013cm-3以下且电子温度为0.5eV以上1.5eV以下的等离子体来进行该等离子体处理。由于等离子体的电子密度高且形成在衬底30上的被处理物(这里是半导体层32)附近的电子温度低，所以可以防止被处理物因等离子体损伤。另外，由于等离子体电子密度高，为1×1011cm-3以上，因此采用等离子体处理使被照射物氧化或氮化来形成的氧化膜或氮化膜，与采用CVD法及溅射法等形成的膜相比，其膜厚度等具有优良的均匀性，并且可以形成致密的膜。另外，由于等离子体电子温度低，为1.5eV以下，因此与现有的等离子体处理或热氧化法相比，可以在更低的温度下进行氧化或氮化处理。例如，即使在比玻璃衬底的应变点低100℃以上的温度下进行等离子体处理，也可以充分地进行氧化处理。另外，作为用于形成等离子体的频率，可以使用如微波(2.45GHz)等的高频。
然后，在栅极绝缘层33上形成用作栅电极的导电层34(图3B、3E)。在此示出了导电膜34被形成为单层结构的例子，但是，当然也可以将导电材料设为两层或三层以上的叠层结构。注意，虽然在此未图示，但是可以通过对被形成为覆盖栅极绝缘层33上的导电层选择性地进行蚀刻，来形成导电层34。
导电层34可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的元素、以这些元素为主要成分的合金材料或化合物材料形成。另外，还可以由以掺杂了磷等杂质元素的多晶硅为代表的半导体材料形成导电层34。例如，当将导电层34形成为由第一导电膜和第二导电膜构成的叠层结构时，可以使用氮化钽形成第一导电膜，并且使用钨形成第二导电膜。注意，导电层34不局限于该组合，当以层叠的形式形成导电层34时，可以将上述材料自由组合来形成导电层34。
接着，以导电层34作为掩模，对半导体层32导入杂质元素121，来在半导体层32中形成杂质区32b、32c以及不导入杂质元素121的沟道形成区32a(图3B、3E)。注意，在此因为横过岛状半导体层32地形成导电层34之后导入杂质元素，通过将杂质导入于不被导电层34覆盖的半导体层32的区域中，而形成杂质区32b、32c，并且在被导电层34覆盖的半导体层32的区域中形成不导入杂质元素121的沟道形成区32a。
在此，作为杂质元素121，可以使用赋予n型的杂质元素或赋予p型的杂质元素。作为显示n型的杂质元素，可以使用磷(P)或砷(As)等。作为显示p型的杂质元素，可以使用硼(B)、铝(Al)、或镓(Ga)等。例如，作为杂质元素121，将磷(P)以1×1018至1×1021/cm3的浓度导入于半导体层32，而形成显示n型的杂质区32b、32c即可。注意，在沟道形成区32a与源区或漏区的杂质区32b、32c之间，也可以形成以比源区或漏区的杂质区32b、32c低浓度添加有杂质的低浓度杂质区(LDD区)。通过设置低浓度杂质区，可以缓和漏极端部的电场，并且可以抑制因重复进行写入及擦除而导致的劣化。
此外，也可以将具有与添加于杂质区32b、32c中的杂质相反的导电类型的杂质元素(例如，对n型TFT使用硼)添加于沟道形成区32a中。通过将相反导电类型的杂质添加于沟道形成区32a中，可以控制TFT的阈值电压。注意，既可以通过栅电极进行掺杂来添加该杂质元素，又可以在形成栅电极之前预先添加杂质元素。
随后，以覆盖导电层34、栅极绝缘层33的方式形成绝缘层203(图3C、3F)。接着，在绝缘层203上选择性地形成抗蚀剂207。
然后，通过干蚀刻在绝缘层203、栅极绝缘层33及半导体层32中形成接触孔(图4A、4C)。接着，在绝缘层203上选择性地形成用作源电极或漏电极的导电层204(图4B、4D)。这里，以填充在绝缘层203、栅极绝缘层33以及半导体层32中形成的接触孔的方式形成导电层204。从而，导电层204和用作源区或漏区的杂质区32b、32c被设置为在形成于杂质区域32b、32c中的接触孔的侧面处电连接。
在此，作为绝缘层203，可以使用通过CVD法或溅射法等形成的氧化硅、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)等。此外，可以由如下材料构成的单层或叠层形成：有机材料如聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯、丙烯、环氧等；硅氧烷树脂等的硅氧烷材料；或恶唑树脂等。硅氧烷材料相当于包含Si-O-Si键的材料。硅氧烷的骨架结构由硅(Si)和氧(O)键构成。作为取代基，使用至少包含氢的有机基团(例如烷基或芳香烃)。氟基团也可以用作取代基。恶唑树脂例如是感光聚苯并恶唑等。感光聚苯并恶唑具有低的介电常数(在常温1MHz下介电常数为2.9)、高的耐热性(在5℃/分钟的升温下，热分解温度为550℃，这是通过TG-DTA：热重量检测-差热分析仪测量(Thermo Gravimetry-Differential ThermalAnalysis)测定的)以及低的吸湿率(常温时24小时0.3％)。与聚酰亚胺等的介电常数(约3.2至3.4)相比，恶唑树脂具有较低的介电常数(约2.9)，因此，可以抑制寄生电容的产生并可以以高速工作。在此，由如下材料构成的单层或叠层形成绝缘膜203：通过CVD法形成的氧化硅、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)。此外，也可以由如下材料层叠而形成绝缘膜203：有机材料如聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯、丙烯、环氧等；硅氧烷树脂等的硅氧烷材料；或恶唑树脂等。
导电层204可以使用由选自铝、钨、钛、钽、钼、镍、钕中的一种元素或者包含多种该元素的合金构成的单层或叠层结构。例如，作为由包含多种上述元素的合金构成的导电膜，可以由含有钛的铝合金、含有钕的铝合金等来形成。此外，当由叠层结构形成导电层204时，例如，也可以是在钛层之间夹有铝层或上述铝合金层的叠层结构。
通过上述工序，可以制造包括薄膜晶体管205的半导体装置。
在本实施方式中，不必在半导体膜的表面上停止蚀刻，因此可以容易进行当形成接触孔时的蚀刻控制。此外，由于能够在形成于半导体层中的接触孔的侧面处获得与源电极或漏电极的电连接，所以可以容易制造特性恶化少的半导体装置。
另外，可以在半导体层的沟道形成区的端部选择性地将绝缘层形成得厚。由此，可以缓和电场集中在半导体层的沟道形成区的端部。从而，可以减少栅极的泄漏不良，且提高栅电极的耐压性。
实施方式2
在本实施方式中，说明与图1不同的半导体装置的结构及其制造方法。
图5是为了说明根据本实施方式的半导体装置的结构的俯视图以及截面图。图5A表示薄膜晶体管的俯视图，图5B表示图5A中的虚线A-B之间的截面图，图5C表示图5A中的虚线C-D之间的截面图。
本实施方式所示的半导体装置包括：薄膜晶体管205，其具有中间夹着绝缘层31在衬底30上设置为岛状的半导体层32、形成在半导体层32上的栅极绝缘层33、中间夹着栅极绝缘层33在半导体层32的上方设置的用作栅电极的导电层34；覆盖栅极绝缘层33及导电层34地设置的绝缘层203；以及设置在绝缘层203上的用作源电极或漏电极的导电层204(图5A至5C)。另外，半导体层32除了沟道形成区32a和用作源区或漏区的杂质区32b、32c以外，还包括绝缘层36。该绝缘层36形成在半导体层32的端部，即这里的与导电层34的下方的沟道形成区32a连接的部分。此外，也可以将具有与添加于杂质区32b、32c中的杂质相反的导电类型的杂质元素添加于沟道形成区32a中。
在本实施方式所示的半导体装置中，通过蚀刻绝缘层203、半导体层32的杂质区32b、32c、以及绝缘层31b来形成到达绝缘层31a的接触孔，然后，填充该接触孔地形成导电层204。也就是说，在本实施方式中，导电层204和杂质区32b、32c在形成于杂质区32b、32c中的接触孔的侧面处电连接。
接下来，使用图6A和6B来说明图5A的虚线A-B之间的截面中的制造工序，而且使用图6C和6D来说明图5A的虚线C-D之间的截面中的制造工序。
首先，与实施方式1相同，在衬底30上形成绝缘层31a、31b，在绝缘层31b上形成半导体层32、绝缘层36以及栅极绝缘层33，在栅极绝缘层33上形成用作栅电极的导电层34，并且在导电层34上形成绝缘层203(图6A、6C)。在此，在绝缘层203上形成抗蚀剂207。
接着，以抗蚀剂207作为掩模，蚀刻绝缘层203、栅极绝缘层33、半导体层32以及绝缘层31b，来形成到达绝缘层31a的接触孔(图6B、6D)。
接着，去除抗蚀剂207。作为之后的工序，与实施方式1相同，通过填充接触孔地形成导电层204，可以制造图5所示的半导体装置。
在本实施方式中，不必在半导体膜的表面上停止蚀刻，因此可以容易进行当形成接触孔时的蚀刻控制。此外，由于能够在形成于半导体层中的接触孔的侧面处获得与源电极或漏电极的电连接，所以可以容易制造特性恶化少的半导体装置。
另外，可以在半导体层的沟道形成区的端部选择性地将绝缘层形成得厚。由此，可以缓和电场集中在半导体层的沟道形成区的端部。从而，可以减少栅极的泄漏不良，且提高栅电极的耐压性。
实施方式3
在本实施方式中，说明与图1或图5不同的半导体装置的结构及其制造方法。
图7是为了说明根据本实施方式的半导体装置的结构的俯视图以及截面图。图7A表示薄膜晶体管的俯视图，图7B表示图7A中的虚线A-B之间的截面图，图7C表示图7A中的虚线C-D之间的截面图。
如图7所示，在被导电层204填充的接触孔的形状上，本实施方式的半导体装置与图5所示的结构不同。也就是说，在本实施方式所示的半导体装置中，通过蚀刻绝缘层203、半导体层32的杂质区32b、32c、绝缘层31b而形成的到达绝缘层31a的接触孔被形成为使半导体层32的表面的一部分(杂质区32b、32c)露出。从而，在本实施方式中，导电层204和杂质区32b、32c在形成于杂质区32b、32c中的接触孔的侧面处以及杂质区32b、32c的表面上电连接。注意，虽然在本实施方式中，在绝缘层31b中也形成接触孔，但是也可以在绝缘层31b中不形成接触孔，而使绝缘层31b的表面露出地形成该接触孔。
接下来，使用图8A至8C、图9A和9B来说明图7A的虚线A-B之间的截面中的制造工序，而且使用图8D至8F、图9C和9D来说明图7A的虚线C-D之间的截面中的制造工序。
首先，与实施方式1相同，在衬底30上形成绝缘层31a、31b，在绝缘层31b上形成半导体层32、绝缘层36以及栅极绝缘层33，在栅极绝缘层33上形成用作栅电极的导电层34，并且在导电层34上形成绝缘层203(图8A、8D)。在此，在绝缘层203上形成抗蚀剂207。
接着，以抗蚀剂207作为掩模，对绝缘层203、栅极绝缘层33进行干蚀刻来形成到达半导体层32的接触孔(图8B、8E)。
接着，以抗蚀剂207作为掩模，对绝缘层203、栅极绝缘层33进行湿蚀刻来使绝缘层203及栅极绝缘层33向外缩小。
然后，以抗蚀剂207作为掩模，对半导体层32及绝缘层31b进行干蚀刻，来形成到达绝缘层31a的接触孔。由此，可以形成使杂质区32b、32c的侧面以及杂质区32b、32c的表面的一部分露出的接触孔。
作为之后的工序，与实施方式1或实施方式2相同，通过填充接触孔地形成导电层204，可以制造图7所示的半导体装置。
接下来，参考图10说明与图8和图9所示的方法不同的制造方法。使用图10A至10C来说明图7A的虚线A-B之间的截面中的制造工序，而且使用图10D至10F来说明图7A的虚线C-D之间的截面中的制造工序。
首先，与图8B和8E相同，在衬底30上形成绝缘层31a、31b，在绝缘层31b上形成半导体层32、绝缘层36以及栅极绝缘层33，在栅极绝缘层33上形成用作栅电极的导电层34，在导电层34上形成绝缘层203，并且，以形成在绝缘层203上的抗蚀剂207作为掩模，对绝缘层203及栅极绝缘层33进行干蚀刻来形成接触孔(图10A、10D)。
接着，对抗蚀剂207进行干蚀刻来使该抗蚀剂207向外缩小(图10B、10E)。然后，以抗蚀剂207作为掩模，对绝缘层203、栅极绝缘层33、半导体层32、绝缘层31b进行干蚀刻，来形成使绝缘层31a露出的接触孔(图10C、10F)。由此，可以形成使杂质区32b、32c的侧面以及杂质区32b、32c的表面的一部分露出的接触孔。
作为之后的工序，与实施方式1相同，通过填充接触孔地形成导电层204，可以制造图7所示的半导体装置。
在本实施方式中，不必在半导体膜的表面上停止蚀刻，因此可以容易进行当形成接触孔时的蚀刻控制。此外，由于绝缘层203和半导体层32形成台阶形状，所以可以提高接触孔的侧面处的导电层204的覆盖性，且防止导电层204的膜厚度的不均匀以及导电层204的布线断裂，而且可以抑制接触电阻的不均匀。此外，由于能够在形成于半导体层中的接触孔的侧面处获得与源电极或漏电极的电连接，所以可以容易制造特性恶化少的半导体装置。
另外，可以在半导体层的沟道形成区的端部选择性地将绝缘层形成得厚。由此，可以缓和电场集中在半导体层的沟道形成区的端部。从而，可以减少栅极的泄漏不良，且提高栅电极的耐压性。
实施方式4
根据本发明的半导体装置可以采用各种各样的形状，而不局限于实施方式1至3所示的结构。在本实施方式中，对部分地将半导体层变为硅化物的薄膜晶体管的结构以及其制造方法进行说明。图11表示本实施方式的半导体装置的结构。图11A表示俯视图，图11B表示图11A中的虚线A-B之间的截面图，图11C表示图11A中的虚线C-D之间的截面图。
如图11所示，本实施方式的半导体装置除了图1所示的结构以外，在半导体层32的表面的一部分中还形成有硅化物区1102。另外，用作栅电极的导电层34由第一导电层34a和第二导电层34b的叠层结构形成，并且在导电层34的侧壁上形成有绝缘层(也称为侧壁绝缘层)1101。而且，在用作源区或漏区的杂质区(也称为高浓度杂质区)32b、32c与沟道形成区32a之间形成有以比杂质区32b、32c低浓度添加有杂质的区域(也称为低浓度杂质区)32d、32e。
接下来，对图11所示的半导体装置的制造方法进行说明。
首先，与实施方式1相同，在衬底30上形成绝缘层31a、31b，在绝缘层31b上形成半导体层32、绝缘层36以及栅极绝缘层33，在栅极绝缘层33上形成用作栅电极的第一导电层34a、第二导电层34b(图12A)。然后，在以导电层34b为掩模添加第一浓度的赋予一种导电类型的杂质元素之后，进行以导电层34a及导电层34b为掩模的第二浓度的杂质元素的添加，以自对准的方式形成一对高浓度杂质区32b、32c、一对低浓度杂质区32d、32e、以及沟道形成区32a。这里，作为第一浓度的杂质元素及第二浓度的杂质元素，可以添加相同导电类型的杂质元素，例如作为赋予p型的杂质元素的硼(B)、铝(Al)、镓(Ga)；作为赋予n型的杂质元素的磷(P)、砷(As)等。
另外，还可以对沟道形成区32a添加用于控制晶体管的阈值电压的赋予一种导电类型的杂质元素。可以在形成导电层34之前进行对于沟道形成区32a的杂质元素的添加。另外，也可以在添加赋予一种导电类型的杂质元素之后进行热处理来将添加了的杂质元素激活。可以通过激光束的照射、使用RTA或退火炉而进行热处理，并且在400℃至700℃，优选在500℃至650℃的温度范围进行即可。另外，优选在氮气气氛中进行热处理。
接着，形成与导电层34a及导电层34b的侧面相接的侧壁绝缘层1101(参照图12B)。
通过在导电层34a及导电层34b上形成绝缘层，并且通过以垂直方向为主体的各向异性刻蚀选择性地蚀刻该绝缘层，来可以形成侧壁绝缘层1101。例如，可以通过CVD法或溅射法并使用氧化硅、氮化硅、氧氮化硅、氮氧化硅等的无机材料；或有机树脂等的有机材料以单层结构或叠层结构形成绝缘层，并且选择性地蚀刻该绝缘层来形成侧壁绝缘层1101。将侧壁绝缘层1101用于在之后形成硅化物区时的硅化物用掩模。另外，这里将侧壁绝缘层1101的未与导电层34a、34b的侧面接触的表面形成为弯曲状。另外，以完全覆盖形成栅电极的导电层34a及导电层34b的侧面的方式形成侧壁绝缘层1101。
另外，通过当形成侧壁绝缘层1101时的蚀刻还蚀刻下层的绝缘层33，而选择性地露出半导体层32的一部分。具体而言，露出与侧壁绝缘层1101未重叠的区域的高浓度杂质区32b、32c。另外，取决于蚀刻条件，有时高浓度杂质区域32b、32c的上层也被蚀刻而减少厚度(被称为膜厚度的减薄)。
接着，在露出了的半导体层32的表面上形成金属层1103(图12C)。
只要至少在露出了的半导体层32上形成金属层1103，即可。换句话说，将金属层1103形成在与侧壁绝缘层1101未重叠的区域的半导体层32上。在本实施方式中，不仅覆盖半导体层32的露出表面，而且覆盖侧壁绝缘层1101和导电层34地形成金属层1103。使用与半导体层反应而形成硅化物的材料来形成金属层1103。例如，可以使用镍(Ni)、钛(Ti)、钴(Co)或铂(Pt)等的金属元素；或者包含该金属元素的合金材料。使用这些材料通过溅射法、蒸镀法、镀敷法等形成金属层1103。必须根据要形成的硅化物区的厚度而适当地选择金属层1103的厚度。在本实施方式中，作为金属层1103形成10nm厚的镍层。另外，在当形成金属层1103时，在露出了的半导体层32上形成有自然氧化膜的情况下，先去除自然氧化膜然后形成金属层1103。
接着，在半导体层32的一部分形成硅化物区1102(图12D)。
硅化物区1102是通过进行热处理，使半导体层32及金属层1103相接触的区域反应而形成的。另外，硅化物区1102是使与金属层1103相接的区域的半导体层32的一部分变为硅化物而形成的。此时，形成在半导体层32中的高浓度杂质区32b、32c由于在其一部分变为硅化物，所以其区域减少。另外，也可以说，在高浓度杂质区的一部分中形成硅化物区。例如，在形成镍层作为金属层1103的情况下，作为硅化物区1102形成镍硅化物。同样地，在形成钛层、钴层或铂层作为金属层1103的情况下，作为硅化物区1102分别形成钛硅化物、钴硅化物、铂硅化物。
可以通过使用RTA或退火炉来进行热处理。具体而言，热处理在300℃至700℃的温度下进行10秒至1小时，优选进行20秒至30分钟。在本实施方式中，通过在550℃下进行30秒的热处理来形成由镍硅化物构成的硅化物区1102。
在图12D中，将硅化物区1102形成为其厚度小于半导体层32中的形成有沟道形成区32a的区域的厚度。也就是说，在与侧壁绝缘层1101未重叠的区域的半导体层32中，在该区域的半导体层32的与绝缘层31b相接的一侧形成高浓度杂质区32b、32c，并且与该高浓度杂质区32b、32c的上层相接而形成硅化物区1102。
另外，可以通过适当地控制所反应的金属层1103的厚度、热处理的温度、热处理的时间等来选择硅化物区域1102的形状和厚度等。例如，如图13B所示，也可以在与侧壁绝缘层1101未重叠的区域的半导体层32中，在该区域的半导体层32的一部分或整体形成从上面到下面的整体形成硅化物的硅化物区1102。这里，“上面”是指在半导体层32中形成有用来形成硅化物的金属层的表面一侧，而“下面”是指与绝缘层31b相接的表面一侧。另外，当将从上面到下面的整体半导体层变为硅化物时，在侧壁绝缘层1101下形成高浓度杂质区。注意，本发明没有特别的限制，还可以在侧壁绝缘层1101下的半导体层32(但是，沟道形成区32a除外)中也形成有硅化物区的一部分。
另外，当使半导体层32和金属层1103反应之后未反应的金属层留下时，去除该未反应的金属层。这里虽然未图示，但是去除在绝缘层36、侧壁绝缘层1101、导电层34b及绝缘层31b上形成的金属层1103。另外，当未反应的金属层残留在被形成的硅化物区1102上时，还去除该残留的金属层。可以通过湿蚀刻或干蚀刻来进行未反应的金属层的去除。此时，作为蚀刻气体或蚀刻溶液，使用能够充分地获得未反应的金属层和其他层(例如，绝缘层36、侧壁绝缘层1101、导电层34b、绝缘层31b、以及硅化物区1102)之间的蚀刻选择比的气体或溶液。换句话说，使用相对于金属层的蚀刻速率高且相对于其他层的蚀刻速率低的蚀刻气体或蚀刻溶液即可。例如，在使用镍形成金属层1103的情况下，可以通过使用盐酸(HCl)、硝酸(HNO3)、以及纯水(H2O)的混合溶液的湿蚀刻来进行去除。例如，可以将溶液的混合比设定为HCl∶HNO3∶H2O＝3∶2∶1。
另外，在实施方式中，由于与半导体层32端部的侧面相接地形成绝缘层36，所以可以防止半导体层32的侧面当蚀刻去除未反应的金属层时被蚀刻。
另外，当形成硅化物区时，需要不使该硅化物区及形成栅电极的导电层相接。这是因为如下缘故：若硅化物区及栅电极相接，则栅电极与源区或漏区短路而不能实现开关特性(接通关断比)，因而作为半导体装置不能工作。因此，在本实施方式中，将形成栅电极的导电层34a、34b的宽度设定为小于用作栅极绝缘层的绝缘层33的宽度，并且将侧壁绝缘层1101的端部与绝缘层33的端部大致一致。
接着，以覆盖设置在衬底30上的绝缘层和导电层等的方式形成绝缘层203(图13A)。
作为之后的工序，与实施方式1相同，通过在绝缘层203及半导体层32中形成到达绝缘层31b的接触孔，并且填充该接触孔地形成导电层204，可以制造图11或图13A所示的半导体装置。
本实施方式的半导体装置的形状不局限于图11至图13所示的形状，也可以采用图14和图15所示的形状。
在被导电层204填充的接触孔的形状上，图14A所示的半导体装置与图13A所示的结构不同。也就是说，在图14A所示的半导体装置中，以蚀刻绝缘层203、半导体层32的杂质区32b、32c以及绝缘层31b而到达绝缘层31a的方式形成被导电层204填充的接触孔。从而，在本实施方式中，导电层204和杂质区32b、32c在形成于杂质区32b、32c中的接触孔的侧面处电连接。图14A所示的接触孔可以利用与实施方式3相同的步骤而形成。另外，不局限于图14A所示的结构，还可以如图14B所示那样，在半导体层32的一部分或整体中形成将从上面到下面整体变为硅化物的硅化物区1102。
另外，在被导电层204填充的接触孔的形状上，图15A所示的半导体装置与图13A所示的结构不同。也就是说，在本实施方式所示的半导体装置中，通过蚀刻绝缘层203、半导体层32的杂质区32b、32c、绝缘层31b而形成的到达绝缘层31a的接触孔被形成为使半导体层32的表面的一部分(杂质区32b、32c)露出。从而，在本实施方式中，导电层204和杂质区32b、32c在形成于杂质区32b、32c中的接触孔的侧面处以及杂质区32b、32c的表面上电连接。注意，虽然在本实施方式中，在绝缘层31b中也形成接触孔，但是也可以在绝缘层31b中不形成接触孔，而使绝缘层31b的表面露出地形成该接触孔。图15A所示的接触孔可以利用与实施方式3相同的步骤而形成。另外，不局限于图15A所示的结构，还可以如图15B所示那样，在半导体层32的一部分或整体中形成将从上面到下面整体变为硅化物的硅化物区1102。
在本实施方式中，不必在半导体膜的表面上停止蚀刻，因此可以容易进行当形成接触孔时的蚀刻控制。此外，由于能够在形成于半导体层中的接触孔的侧面处获得与源电极或漏电极的电连接，所以可以容易制造特性恶化少的半导体装置。
实施方式5
实施方式1至4所说明的半导体装置可以在单晶硅衬底形成由氧化硅构成的氧化膜，并且使用形成在氧化膜上的单晶半导体膜作为激活层。在本实施方式中，对使用被称为SIMOX的SOI技术的半导体装置进行说明。
首先，准备用作单晶硅层的形成材料的单晶硅衬底601(图16A)。虽然这里描述了使用P型单晶硅衬底的情况，但是也可以使用N型单晶硅衬底。当然，也可以使用单晶硅锗衬底。
接着，对单晶硅衬底601添加氧离子来在预定深度处形成含氧的层602(图16B)。例如，可以以大约1×1018个原子个原子/cm2的剂量添加氧离子。另外，含氧的层602的形成深度(单晶硅衬底601的主表面和含氧的层602之间的距离)成为作为之后形成的TFT的激活层发挥作用的单晶硅层的膜厚度。
接着，在800℃至1200℃的温度下进行热处理，将含氧的层602变化为埋入绝缘层603。含氧的层602的深度方向的宽度取决于离子添加时的氧离子的分布。由于氧离子的浓度从单晶硅衬底601向含氧的层602的方向降低，所以单晶硅衬底601和埋入绝缘层603之间的界面不明显。然而，通过上述热处理的工序，单晶硅衬底601和埋入绝缘层603之间的界面变得非常明显(图16B、16C)。
该埋入绝缘层603的膜厚度为10nm至500nm(典型为20nm至50nm)。在本实施方式中，单晶硅衬底601和埋入绝缘层603的界面稳定地结合，因此，可以形成20nm至50nm的薄的埋入绝缘层。
如此，通过形成埋入绝缘层603，单晶硅衬底的一部分残留在埋入绝缘层603上，从而形成单晶硅层604。另外，控制含氧的层602的形成深度，以便使单晶硅层604的厚度为10nm至200nm(优选为10nm至50nm，更优选为10nm至30nm)，即可。
然后，通过在单晶硅层604上选择性地形成抗蚀剂，且选择性地蚀刻单晶硅层604，来形成用作之后形成的TFT中的激活层的岛状单晶硅层605。注意，虽然在本实施方式中，只示出一个岛状单晶硅层，但是也可以在相同的衬底上形成多个岛状单晶硅层(图16D)。
通过与实施方式1至实施方式4同样地进行之后的工序，可以制造根据本发明的半导体装置。
根据本实施方式的半导体装置不必在半导体膜的表面上停止蚀刻，因此可以容易进行当形成接触孔时的蚀刻控制。此外，由于能够在形成于半导体层中的接触孔的侧面处获得与源电极或漏电极的电连接，所以可以容易制造特性恶化少的半导体装置。此外，根据本实施方式的半导体装置使用单晶半导体层作为激活层，因此可以进一步提高装置的特性。
实施方式6
在本实施方式中，对在单晶硅衬底上形成由氧化硅构成的氧化膜，并且使用形成在氧化膜上的单晶半导体膜作为激活层的半导体装置进行说明。在本实施方式中，对使用通过Smart-Cut法形成的SOI衬底的半导体装置进行说明。
首先，准备用作单晶硅层的形成材料的单晶硅衬底801。虽然这里描述了使用P型单晶硅衬底的情况，但是也可以使用N型单晶硅衬底。当然，也可以使用单晶硅锗衬底。
接着，进行热氧化处理来在其主表面(相当于元件形成表面)形成氧化硅膜802。实施者可以适当地决定氧化硅膜802的膜厚度，例如设定为10nm至500nm(典型为20nm至50nm)，即可。该氧化硅膜802后面被用作SOI衬底的埋入绝缘层的一部分(图17A)。
然后，从单晶硅衬底801的主表面一侧经过氧化硅膜802添加氢离子来形成含氢的层803(图17B)。另外，含氢的层803的形成深度(单晶硅衬底801的主表面和含氢的层803之间的距离)成为之后作为TFT的激活层发挥作用的单晶硅层的膜厚度。例如，可以通过使用离子注入法以1×1016个原子/cm2至1×1017个原子/cm2的剂量添加氢离子，以便使50nm厚的单晶硅层残留在单晶硅衬底801的主表面和含氢的层803之间。
然后，将单晶硅衬底801和支撑衬底贴在一起。在本实施方式中，使用单晶硅衬底804作为支撑衬底，并在其表面上设置贴合用氧化硅膜805(图17C)。另外，可以使用通过FZ法形成的硅衬底、多晶硅衬底等而代替单晶硅衬底804。另外，也可以使用高耐热性衬底如石英衬底、陶瓷衬底、晶体玻璃衬底等。
在此，因为贴合界面由亲水性高的氧化硅膜构成，所以由于双方的膜的表面所包含的水分的反应而贴在一起。
接着，进行400℃至600℃(例如500℃)的热处理(第一热处理)。通过该热处理，在含氢的层803中产生微小空孔的体积变化，沿含氢的层803发生破断面。由此，单晶硅衬底801被切割，且在支撑衬底上留下氧化硅膜802及单晶硅层806(图17D)。
接着，作为第二热处理工序，在1050℃至1150℃(例如1100℃)的温度范围内进行炉内退火工序。在该工序中，在贴合界面上发生Si-O-Si键的应力缓和，从而实现贴合界面的稳定化。也就是说，该工序是为了使单晶硅层806完全贴付在支撑衬底上而进行的。如此，通过使贴合界面稳定化来形成埋入绝缘层807(图17E)。注意，在本实施方式中，形成含氢的层803且沿该含氢的层803造成破断面来形成薄膜单晶硅层806，但是不局限于此，也可以通过研磨单晶硅衬底801而不形成含氢的层803，来形成薄膜单晶硅层806。
然后，也可以进行使单晶硅层806的表面平整化的处理。作为平整化处理，进行被称为CMP(chemical mechanical polishing：化学机械研磨)的研磨工序或在还原气氛中进行高温(大约900℃至1200℃)的炉内退火处理，即可。
最后的单晶硅层806的厚度为10nm至200nm(优选为10nm至50nm，更优选为10nm至30nm)，即可。
接着，在单晶硅层806上选择性地形成抗蚀剂，选择性地蚀刻单晶硅层806，来形成用作之后形成的TFT的激活层的岛状单晶硅层808。注意，虽然在本实施方式中，只示出一个岛状单晶硅层，但是也可以在相同的衬底上形成多个岛状单晶硅层(图17F)。
通过与实施方式1至实施方式4同样地进行之后的工序，可以制造根据本发明的半导体装置。
根据本实施方式的半导体装置不必在半导体膜的表面上停止蚀刻，因此可以容易进行当形成接触孔时的蚀刻控制。此外，由于能够在形成于半导体层中的接触孔的侧面处获得与源电极或漏电极的电连接，所以可以容易制造特性恶化少的半导体装置。此外，根据本实施方式的半导体装置使用单晶半导体层作为激活层，因此可以进一步提高装置的特性。
实施方式7
在本实施方式中，对于具有实施方式1所示的半导体装置以及场致发光元件(以下也称为“EL元件”)的显示装置(EL显示装置)的制造方法进行说明。注意，可使用于本实施方式的半导体装置不局限于实施方式1所示的，也可以使用实施方式2至6所示的半导体装置。
在本实施方式中，通过使用具有透光性的膜形成第一电极110，以使其具有从第一电极110一侧获取来自场致发光元件的光的结构。在本实施方式中，含有氧化硅的氧化铟锡(ITSO)被用作第一电极110。
首先，如图18所示，与实施方式1同样地形成TFT1701至1703、覆盖TFT1701至1703的绝缘层1710、与TFT1701至1703的源区或漏区电连接的布线1704至1709。然后，覆盖布线1704至1709地形成绝缘层109，在绝缘层109上形成与布线1709电连接的第一电极110。然后，覆盖第一电极110的端部及绝缘层109地形成绝缘膜111(也被称为堤岸、隔壁、阻挡层、堤坝等)。
作为绝缘膜111，可以使用氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝或其它无机绝缘材料；丙烯、甲基丙烯酸或其衍生物；诸如聚酰亚胺、芳香族聚酰胺或聚苯并咪唑(polybenzimidazole)等耐热性高分子材料；在由硅、氧、氢组成的化合物中含有Si-O-Si键的无机硅氧烷；或其中结合于硅的氢被诸如甲基或苯基等有机基团代替的有机硅氧烷系的绝缘材料。也可以使用丙烯或聚酰亚胺等光敏或非光敏材料。在本实施方式中，通过使用光敏聚酰亚胺形成绝缘膜111，以在平坦区内具有1.5μm的厚度。
另外，绝缘膜111优选具有曲率半径连续改变的形状，以提高绝缘膜111上形成的场致发光层112(包含有机化合物的层)以及第二电极113的覆盖率。
另外，为了进一步提高可靠性，优选在形成场致发光层112之前，通过使用高密度等离子体设备对第一电极110和绝缘膜111进行氮化处理或氧化处理。通过使用高密度等离子体设备而使第一电极110氮化或氧化，可以减少对电极进行表面改性时造成的等离子体损伤，并且可以获得缺陷较少的表面。因此，本实施方式中的发光元件可以提供清晰度高和不平整性少的显示。此外，使绝缘膜111氮化时，绝缘膜111的表面被改性，并能够防止水分被吸入绝缘膜中。此外，使绝缘膜111氧化时，膜变得更坚固，而有机气体的释放得以抑制。在本实施方式中，可以通过使用高密度等离子体设备进行等离子体损伤小的处理。在此，通过考虑绝缘膜的材料以及效果，适当地选择对绝缘膜111表面进行氧化处理还是氮化处理，即可。
然后，在第一电极110上形成场致发光层112。尽管图18仅示出一个像素，但在本实施方式中，单独地形成与红(R)、绿(G)、蓝(B)的每个颜色对应的场致发光层。在本实施方式中，可以通过使用蒸镀掩模的蒸镀法选择性地形成呈现出红(R)、绿(G)、蓝(B)发光的材料中的每一种，作为场致发光层112。可以通过使用蒸镀掩模的蒸镀法选择性地形成的方法或液滴喷射法来形成这些呈现红(R)、绿(G)和蓝(B)发光的材料。在采用液滴喷射法的情况下，存在不使用掩模而单独涂敷R、G、B材料的优点。在本实施方式中，呈现出红(R)、绿(G)、蓝(B)发光的材料各自通过蒸镀法形成。
另外，在蒸镀EL之前，优选通过在主要成分为惰性气体、氧浓度为5％以下、水浓度为1％以下的气氛中的热处理而去除水气等。在本实施方式中，在300℃进行1小时的热处理。
接着，在场致发光层112上形成由导电膜构成的第二电极113。作为第二电极113，可以使用功函数小的材料(Al、Ag、Li、Ca或它们的合金如MgAg、MgIn、AlLi、CaF2或CaN)。如此，形成由第一电极110、场致发光层112和第二电极113构成的发光元件。
在图18所示的显示装置中，从发光元件发射的光透过在衬底101和第一电极110之间形成的膜，并沿箭头指示的方向从第一电极110一侧射出。
另外，覆盖第二电极113地形成钝化膜是有效的。作为钝化膜，可以使用包含氮化硅、氧化硅、氧氮化硅(SiON)、氮氧化硅(SiNO)、氮化铝(AlN)、氧氮化铝(AlON)、氮含量高于氧含量的氮氧化铝(AlNO)、氧化铝、金刚石类碳(DLC)或含氮碳膜(CN)的绝缘膜，并且可以具有该绝缘膜的单层结构或结合该绝缘层的叠层结构。此外，也可以使用其骨架结构由硅(S)和氧(O)的键构成的硅氧烷。在硅氧烷中，使用至少包含氢的有机基(例如，烷基、芳香烃)作为取代基。另外，作为取代基，也可以使用氟基、或者至少包含氢的有机基和氟基。
在这种情况下，优选将具有良好覆盖率的膜用作钝化膜，使用碳膜，尤其是DLC膜是有效的。由于DLC膜可以从室温到100℃以下的温度范围内形成，因此可以在具有低耐热性的场致发光层112的上方也形成DLC膜。此外，DLC膜对氧具有高阻挡性，因此可以抑制场致发光层112被氧化。因此，在后续的密封工序中，场致发光层112被氧化的问题得以防止。
接着，将形成有发光元件的衬底101和密封衬底通过密封材料粘合，来密封发光元件。由于通过密封材料防止水气从截面方向进入，可以防止发光元件的劣化并提高显示装置的可靠性。此外，由密封材料包围的区域可以由填料填充，并可以通过在氮气气氛中密封而由氮气等来填充。此外，可以将填料以液体状态滴入并填充在显示装置中。由于本实施方式采用底部发光型，不一定要使用具有透光性的填料。然而，在通过填料获取光的结构的情况下，需要通过使用具有透光性的材料形成填料。作为填料的一个例子，可以举出可见光固化、紫外线固化或热固化环氧树脂。通过上述步骤，可以形成具有发光元件的显示装置。
优选的是，在EL显示面板中提供干燥剂以防止由于水分造成的元件劣化。在本实施方式中，在密封衬底上形成以包围像素区的凹陷部分中提供干燥剂，使其不会妨碍薄型化。此外，通过也在与栅极布线层对应的区域中提供干燥剂，吸水区域可以更大，并提高吸水效果。此外，由于干燥剂是在不直接发光的栅极布线层上形成的，因此不会降低光获取效率。
另外，密封发光元件的处理是指保护发光元件免受潮的处理，并且可以使用通过用覆盖材料机械地密封发光元件的方法、用热固化树脂或紫外线固化树脂密封发光元件的方法、以及通过用具有高阻挡性的薄膜如金属氧化物或金属氮化物来密封发光元件的方法中的任一种。作为密封衬底或覆盖材料，可以使用玻璃、陶瓷、塑料或金属，然而，在光向覆盖材料一侧发射的情况下，需要使用具有透光性的材料。此外，覆盖材料和形成有上述发光元件的衬底使用诸如热固化树脂或紫外线固化树脂等密封材料彼此粘合，并通过使用热处理或紫外线照射处理固化树脂来形成密封空间。在该密封空间中提供吸湿材料(典型的是氧化钡)也是有效的。该吸湿材料既可以接触提供在密封材料上，又可以设置在隔离壁上或隔离壁的外围以便不屏蔽来自发光元件的光。此外，覆盖材料和形成有发光元件的衬底之间的空间可以用热固化树脂或紫外线固化树脂来填充。在这种情况下，在热固化树脂或紫外线固化树脂中添加典型地为氧化钡的吸湿材料是有效的。
由于本实施方式所示的TFT1701至1703通过实施方式1至6中的任何方法来制造，并不必在半导体膜的表面上停止蚀刻，因此可以容易进行形成接触孔时的蚀刻控制。此外，由于能够在形成于半导体层中的接触孔的侧面处获得与源电极或漏电极的电连接，所以可以容易制造特性恶化少的半导体装置。从而，可以容易制造特性良好的EL显示装置。
实施方式8
在本实施方式中，对通过使用实施方式1中制造的半导体装置来制造透过型液晶显示装置的方法进行说明。显然，也可使用实施方式2至6中制造的半导体装置。
首先，与实施方式1同样地形成TFT1701至1703、覆盖TFT1701至1703的绝缘层1710、与TFT1701至1703的源区或漏区电连接的布线1704至1709(图19)。然后，覆盖布线1704至1709地形成绝缘层109，在绝缘层109上形成与布线1709电连接的第一电极110。在本实施方式中，使用含有氧化硅的氧化铟锡(ITSO)作为第一电极110的材料。然后，如图19所示，在绝缘层109和第一电极110上形成定向膜1801。在本实施方式中，使用聚酰亚胺作为定向膜1801。随后，制备相对衬底1802。相对衬底1802包括玻璃衬底1803、由透明导电膜形成的相对电极1804以及定向膜1805。
然后，通过上述工序获得的TFT衬底1806和相对衬底1802通过密封材料彼此粘合。这里，可以在定向膜1801和定向膜1805之间提供隔离物以保持两衬底之间的固定空间。此后，将液晶1807注入两个衬底之间，且通过用密封剂密封来完成如图19所示的透过型液晶显示装置。
尽管本实施方式中描述的是透射型液晶显示装置，但本发明的液晶显示装置不局限于这种类型。通过将具有反射性的电极用作第一电极110，或通过将反射膜设置在第一电极110的上表面或底表面，本发明还可以被应用于反射型液晶显示装置。另外，也可以将本发明应用于半透射型液晶显示装置。
由于本实施方式所示的TFT1701至1703通过实施方式1至6中的任何方法来制造，并不必在半导体膜的表面上停止蚀刻，因此可以容易进行当形成接触孔时的蚀刻控制。此外，由于能够在形成于半导体层中的接触孔的侧面处获得与源电极或漏电极的电连接，所以可以容易制造特性恶化少的半导体装置。从而，可以容易制造特性良好的液晶显示装置。
实施方式9
在本实施方式中，将参照附图说明包括实施方式1至6所说明的薄膜晶体管、存储元件以及天线的本发明的半导体装置的制造方法。
图20表示本实施方式所示的半导体装置。注意，图20A表示本实施方式所示的半导体装置的上表面结构的一个例子，图20B表示图20A的截面结构的一部分。
在本实施方式中，半导体装置1200包括集成电路部1201、存储部1202、天线1203(图20A)。另外，在图20B中，区域1204对应于图20A的集成电路部1201的截面结构的一部分，区域1205对应于图20A的存储部1202的截面结构的一部分，并且，区域1206对应于图20A的天线1203的截面结构的一部分。
如图20B所示，本实施方式的半导体装置包括：中间夹着绝缘层703设置在第一基体775上的薄膜晶体管(TFT)744至748；设置在薄膜晶体管744至748上的绝缘膜750；设置在该绝缘膜750上的用作源电极或漏电极的导电膜752至761。此外，本实施方式的半导体装置还包括：设置在绝缘膜750及导电膜752至761上的绝缘膜762；设置在绝缘膜762上的导电膜763至765；覆盖绝缘膜762及导电膜763和764的一部分地设置的绝缘膜766；设置在绝缘膜766上的存储元件部789、790；设置在导电膜765上的用作天线的导电层786；覆盖绝缘膜766、导电膜771及用作天线的导电层786地设置的绝缘膜772；设置在绝缘膜772上的第二基体776。另外，半导体装置的集成电路部1201、存储部1202和天线部1203被第一基体775和第二基体776密封。
由于本实施方式所示的薄膜晶体管744至748通过实施方式1至6中的任何方法来制造，并不必在半导体膜的表面上停止蚀刻，因此可以容易进行当形成接触孔时的蚀刻控制。此外，由于能够在形成于半导体层中的接触孔的侧面处获得与源电极或漏电极的电连接，所以可以容易制造特性恶化少的半导体装置。从而，可以容易制造具有良好的特性且能够进行无线通信的半导体装置。
本申请基于2007年3月26日日本专利局受理的日本专利申请No.2007-078067，其全部申请内容在此引作参考。

Claims (17)

1.一种半导体装置，包括：
形成在绝缘表面上且具有接触孔的岛状的半导体层；
所述岛状的半导体层中的硅化物区；
形成在所述岛状的半导体层上的第一绝缘层；
形成在所述第一绝缘层上的栅电极；
形成在所述栅电极上的第二绝缘层；以及
形成在所述第二绝缘层上的导电层，
其中，
所述岛状的半导体层包括杂质区及在该杂质区之间的沟道形成区，
所述接触孔形成在所述杂质区的每一个中，
所述接触孔的至少一部分到达所述绝缘表面，
所述导电层连接到所述岛状的半导体层的侧表面及所述硅化物区，并且
所述导电层填充了所述接触孔。
2.根据权利要求1所述的半导体装置，其中所述岛状的半导体层是单晶硅层。
3.根据权利要求1所述的半导体装置，其中所述岛状的半导体层的厚度为10nm至200nm。
4.根据权利要求1所述的半导体装置，其中所述导电层包括钨。
5.根据权利要求1所述的半导体装置，其中所述导电层在所述接触孔的侧面处连接到所述岛状的半导体层。
6.一种半导体装置，包括：
形成在绝缘表面上且具有接触孔的岛状的半导体层；
形成在所述岛状的半导体层上的第一绝缘层；
形成在所述第一绝缘层上的栅电极；
形成在所述栅电极上的第二绝缘层；以及
形成在所述第二绝缘层上的导电层，
其中，
所述岛状的半导体层包括杂质区及在该杂质区之间的沟道形成区，
所述接触孔形成在所述杂质区的每一个中，
所述接触孔的至少一部分到达所述绝缘表面，
所述导电层连接到所述岛状的半导体层的侧表面和所述岛状的半导体层的上表面，并且
所述导电层填充了所述接触孔。
7.根据权利要求6所述的半导体装置，其中所述岛状的半导体层是单晶硅层。
8.根据权利要求6所述的半导体装置，其中所述岛状的半导体层包括硅化物区。
9.根据权利要求6所述的半导体装置，其中所述岛状的半导体层的厚度为10nm至200nm。
10.根据权利要求6所述的半导体装置，其中所述导电层包括钨。
11.根据权利要求6所述的半导体装置，其中所述导电层在所述接触孔的侧面处连接到所述岛状的半导体层。
12.一种半导体装置，包括：
形成在绝缘表面上且具有第一接触孔的岛状的半导体层；
形成在所述岛状的半导体层上且具有第二接触孔的第一绝缘层；
形成在所述第一绝缘层上的栅电极；
形成在所述栅电极上的第二绝缘层，所述第二绝缘层具有第三接触孔；以及
形成在所述第二绝缘层上的导电层，
其中，
所述岛状的半导体层包括杂质区及在该杂质区之间的沟道形成区，
所述接触孔形成在所述杂质区的每一个中，
所述第一接触孔的至少一部分到达所述绝缘表面，
所述导电层经由所述第一接触孔和第二接触孔连接到所述岛状的半导体层的侧表面和所述岛状的半导体层的上表面，并且
所述导电层填充了所述第一接触孔。
13.根据权利要求12所述的半导体装置，其中所述岛状的半导体层是单晶硅层。
14.根据权利要求12所述的半导体装置，其中所述岛状的半导体层包括硅化物区。
15.根据权利要求12所述的半导体装置，其中所述岛状的半导体层的厚度为10nm至200nm。
16.根据权利要求12所述的半导体装置，其中所述导电层包括钨。
17.根据权利要求12所述的半导体装置，其中所述导电层在所述第一接触孔的侧面处连接到所述岛状的半导体层。
CN201110030644.1A 2007-03-26 2008-03-26 半导体装置 Expired - Fee Related CN102157566B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007078067 2007-03-26
JP2007-078067 2007-03-26
CN2008100867942A CN101276840B (zh) 2007-03-26 2008-03-26 半导体装置及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008100867942A Division CN101276840B (zh) 2007-03-26 2008-03-26 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN102157566A CN102157566A (zh) 2011-08-17
CN102157566B true CN102157566B (zh) 2015-07-22

Family

ID=39792845

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008100867942A Active CN101276840B (zh) 2007-03-26 2008-03-26 半导体装置及其制造方法
CN201110030644.1A Expired - Fee Related CN102157566B (zh) 2007-03-26 2008-03-26 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008100867942A Active CN101276840B (zh) 2007-03-26 2008-03-26 半导体装置及其制造方法

Country Status (5)

Country Link
US (2) US7763981B2 (zh)
JP (11) JP5512931B2 (zh)
KR (7) KR101534070B1 (zh)
CN (2) CN101276840B (zh)
TW (2) TWI559448B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5512930B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8178927B2 (en) * 2008-05-14 2012-05-15 Qimonda Ag Integrated circuits having a contact structure having an elongate structure and methods for manufacturing the same
US8284142B2 (en) 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2011003797A (ja) * 2009-06-19 2011-01-06 Toshiba Corp 半導体装置及びその製造方法
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8207025B2 (en) * 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8946066B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2012169449A1 (en) * 2011-06-08 2012-12-13 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing sputtering target, and method for forming thin film
WO2013061895A1 (en) 2011-10-28 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI613824B (zh) * 2011-12-23 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8883584B2 (en) * 2012-07-03 2014-11-11 Institute of Microelectronics, Chinese Academy of Sciences Method of manufacturing semiconductor device with well etched spacer
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014181785A1 (en) 2013-05-09 2014-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9590109B2 (en) 2013-08-30 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20240042562A (ko) 2013-12-26 2024-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102320576B1 (ko) * 2013-12-27 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9831238B2 (en) * 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
KR102373263B1 (ko) 2014-05-30 2022-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법
US9455337B2 (en) * 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102675913B1 (ko) 2016-04-29 2024-06-17 엘지디스플레이 주식회사 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
JP6462035B2 (ja) * 2016-04-29 2019-01-30 エルジー ディスプレイ カンパニー リミテッド バックプレーン基板及びそれを用いた有機発光表示装置
TWI600168B (zh) 2016-11-02 2017-09-21 律勝科技股份有限公司 薄膜電晶體的積層體結構
WO2018120087A1 (zh) * 2016-12-30 2018-07-05 深圳市柔宇科技有限公司 阵列基板及阵列基板制造方法
WO2019082024A1 (en) 2017-10-27 2019-05-02 Semiconductor Energy Laboratory Co., Ltd. LIGHT EMITTING ELEMENT, DISPLAY DEVICE, ELECTRONIC DEVICE, AND LIGHTING DEVICE
CN111081773B (zh) * 2018-10-18 2023-03-24 联华电子股份有限公司 氧化物半导体装置以及其制作方法
EP3940109A4 (en) 2019-03-15 2022-11-16 Mitsubishi Materials Corporation TUNGSTEN OXIDE SPRAY TARGET
CN113725149B (zh) * 2021-08-30 2023-10-10 长江存储科技有限责任公司 材料的填充方法、半导体结构和3d nand存储器

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5831562A (ja) * 1981-08-19 1983-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5121186A (en) 1984-06-15 1992-06-09 Hewlett-Packard Company Integrated circuit device having improved junction connections
JPH0276264A (ja) 1988-09-12 1990-03-15 Sony Corp Ｓｏｉ型半導体装置
JPH02268416A (ja) * 1989-04-11 1990-11-02 Matsushita Electron Corp 半導体装置の製造方法及びそれに使用するフオトマスク
JP2940880B2 (ja) 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US6028333A (en) 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
KR960004150B1 (ko) 1991-02-16 1996-03-27 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 표시장치
US5854494A (en) 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3556679B2 (ja) 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
USRE36314E (en) 1991-03-06 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
US5468987A (en) 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3277548B2 (ja) 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JPH0513762A (ja) 1991-07-05 1993-01-22 Sharp Corp 薄膜トランジスタにおけるコンタクトホールの形成方法
TW540828U (en) * 1991-08-23 2003-07-01 Semiconductor Energy Lab Semiconductor device
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US5545571A (en) 1991-08-26 1996-08-13 Semiconductor Energy Laboratory Co., Ltd. Method of making TFT with anodic oxidation process using positive and negative voltages
US5650338A (en) 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
JP2698724B2 (ja) * 1991-12-26 1998-01-19 シャープ株式会社 薄膜トランジスタ及びその製造方法
US5495121A (en) 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
TW222345B (en) 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
TW223178B (en) 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05283407A (ja) * 1992-04-06 1993-10-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US5899709A (en) 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
JP3254007B2 (ja) * 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
JP2776149B2 (ja) * 1992-06-15 1998-07-16 日本電気株式会社 半導体集積回路
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US5338702A (en) 1993-01-27 1994-08-16 International Business Machines Corporation Method for fabricating tungsten local interconnections in high density CMOS
JP3452981B2 (ja) 1994-04-29 2003-10-06 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US6337232B1 (en) 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
US5848185A (en) 1994-12-28 1998-12-08 Canon Kabushiki Kaisha Image processing apparatus and method
US6284591B1 (en) 1995-11-02 2001-09-04 Samsung Electromics Co., Ltd. Formation method of interconnection in semiconductor device
KR0168355B1 (ko) 1995-11-02 1999-02-01 김광호 반도체장치의 배선 형성방법
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US6043164A (en) 1996-06-10 2000-03-28 Sharp Laboratories Of America, Inc. Method for transferring a multi-level photoresist pattern
JPH10135475A (ja) 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10150198A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
JPH1050609A (ja) * 1997-03-31 1998-02-20 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置の作製方法
TW362258B (en) * 1998-03-20 1999-06-21 United Microelectronics Corp Silicon trench contact structure on the insulation layer
JP2000012868A (ja) * 1998-06-23 2000-01-14 Toshiba Corp 半導体装置及びその製造方法
US6235628B1 (en) 1999-01-05 2001-05-22 Advanced Micro Devices, Inc. Method of forming dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide middle etch stop layer
US6187663B1 (en) 1999-01-19 2001-02-13 Taiwan Semiconductor Manufacturing Company Method of optimizing device performance via use of copper damascene structures, and HSQ/FSG, hybrid low dielectric constant materials
FR2798512B1 (fr) 1999-09-14 2001-10-19 Commissariat Energie Atomique Procede de realisation d'une connexion en cuivre au travers d'une couche de materiau dielectrique d'un circuit integre
JP2001111058A (ja) * 1999-10-12 2001-04-20 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JP4132556B2 (ja) * 2000-03-22 2008-08-13 三菱電機株式会社 液晶表示装置および液晶表示装置の製造方法
JP2001308330A (ja) 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 半導体集積回路装置
JP3415602B2 (ja) 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
JP3586647B2 (ja) 2000-12-26 2004-11-10 Ｈｏｙａ株式会社 グレートーンマスク及びその製造方法
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
JP2002328396A (ja) * 2001-04-26 2002-11-15 Nec Corp 液晶表示装置及びその製造方法
JP3987303B2 (ja) * 2001-06-06 2007-10-10 株式会社半導体エネルギー研究所 表示装置
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US7238557B2 (en) 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4369109B2 (ja) 2001-11-14 2009-11-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003188386A (ja) * 2001-12-20 2003-07-04 Sony Corp 半導体装置およびその製造方法
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7242021B2 (en) 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI263339B (en) 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
JP4565799B2 (ja) 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
JP3532188B1 (ja) * 2002-10-21 2004-05-31 沖電気工業株式会社 半導体装置及びその製造方法
JP4268792B2 (ja) * 2002-10-22 2009-05-27 東芝松下ディスプレイテクノロジー株式会社 薄膜トランジスタの製造方法
JP4118209B2 (ja) * 2003-08-26 2008-07-16 三菱電機株式会社 半導体装置、その製造方法および回路の製造方法
JP2005109346A (ja) 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2005109347A (ja) * 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
CN100499035C (zh) * 2003-10-03 2009-06-10 株式会社半导体能源研究所 半导体器件的制造方法
KR100623228B1 (ko) * 2003-11-27 2006-09-18 삼성에스디아이 주식회사 박막트랜지스터, 상기 박막트랜지스터를 구비하는유기전계발광표시장치 및 상기 박막트랜지스터의 제조방법
JP2005228819A (ja) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp 半導体装置
JP2005236202A (ja) * 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置およびその製造方法
JP4646531B2 (ja) * 2004-03-05 2011-03-09 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法、並びに前記薄膜トランジスタを用いた電子機器
KR100600875B1 (ko) * 2004-06-10 2006-07-14 삼성에스디아이 주식회사 평판 표시 장치용 반도체 소자 및 그 형성 방법
US7297629B2 (en) 2004-09-15 2007-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-thick metal-copper dual damascene process
JP4610285B2 (ja) * 2004-09-30 2011-01-12 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
JP5201790B2 (ja) * 2004-11-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006228921A (ja) * 2005-02-17 2006-08-31 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2006235281A (ja) 2005-02-25 2006-09-07 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP5121145B2 (ja) * 2005-03-07 2013-01-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006269491A (ja) * 2005-03-22 2006-10-05 Seiko Epson Corp 半導体装置の製造方法
JP5008323B2 (ja) * 2005-03-28 2012-08-22 株式会社半導体エネルギー研究所 メモリ装置
JP5386058B2 (ja) * 2005-04-28 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5154000B2 (ja) 2005-05-13 2013-02-27 ラピスセミコンダクタ株式会社 半導体装置
JP2007013091A (ja) * 2005-05-31 2007-01-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN100565868C (zh) * 2005-06-28 2009-12-02 株式会社半导体能源研究所 半导体器件
US7737442B2 (en) 2005-06-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2008023824A1 (fr) 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif à semi-conducteur et son procédé de fabrication
JP5512930B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5347412B2 (ja) 2008-10-01 2013-11-20 セイコーエプソン株式会社 電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP5820496B2 (ja) 2015-11-24
US7763981B2 (en) 2010-07-27
KR20180114540A (ko) 2018-10-18
KR101534070B1 (ko) 2015-07-06
TWI512888B (zh) 2015-12-11
JP2022002338A (ja) 2022-01-06
US20080237875A1 (en) 2008-10-02
JP2016195267A (ja) 2016-11-17
KR102369448B1 (ko) 2022-03-04
KR102513070B1 (ko) 2023-03-24
TW200849469A (en) 2008-12-16
CN101276840B (zh) 2011-04-06
KR102267813B1 (ko) 2021-06-23
JP2020039006A (ja) 2020-03-12
JP2018152621A (ja) 2018-09-27
KR101725120B1 (ko) 2017-04-10
KR20150118070A (ko) 2015-10-21
TWI559448B (zh) 2016-11-21
JP2015057831A (ja) 2015-03-26
JP6246269B2 (ja) 2017-12-13
KR20190109363A (ko) 2019-09-25
CN101276840A (zh) 2008-10-01
JP2018029208A (ja) 2018-02-22
JP2008270759A (ja) 2008-11-06
KR20220027925A (ko) 2022-03-08
JP7263470B2 (ja) 2023-04-24
KR20140130641A (ko) 2014-11-11
US20100283105A1 (en) 2010-11-11
JP7547680B2 (ja) 2024-09-09
KR20080087688A (ko) 2008-10-01
JP2014160836A (ja) 2014-09-04
JP6956764B2 (ja) 2021-11-02
KR20210023947A (ko) 2021-03-04
JP2023083384A (ja) 2023-06-15
JP5512931B2 (ja) 2014-06-04
JP2024107354A (ja) 2024-08-08
TW201601251A (zh) 2016-01-01
US8624400B2 (en) 2014-01-07
JP6742494B2 (ja) 2020-08-19
JP6524186B2 (ja) 2019-06-05
CN102157566A (zh) 2011-08-17
JP2019197923A (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
JP7263470B2 (ja) 半導体装置
KR101522860B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150722

CF01 Termination of patent right due to non-payment of annual fee