JP2019197923A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2019197923A JP2019197923A JP2019144995A JP2019144995A JP2019197923A JP 2019197923 A JP2019197923 A JP 2019197923A JP 2019144995 A JP2019144995 A JP 2019144995A JP 2019144995 A JP2019144995 A JP 2019144995A JP 2019197923 A JP2019197923 A JP 2019197923A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- semiconductor
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 305
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 abstract description 56
- 238000004519 manufacturing process Methods 0.000 abstract description 30
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 602
- 239000010408 film Substances 0.000 description 133
- 239000000758 substrate Substances 0.000 description 87
- 239000012535 impurity Substances 0.000 description 84
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 47
- 239000007789 gas Substances 0.000 description 44
- 238000000034 method Methods 0.000 description 38
- 239000000463 material Substances 0.000 description 32
- 229910052751 metal Inorganic materials 0.000 description 32
- 239000002184 metal Substances 0.000 description 32
- 230000015572 biosynthetic process Effects 0.000 description 28
- 239000010409 thin film Substances 0.000 description 26
- 229910052760 oxygen Inorganic materials 0.000 description 25
- 239000001301 oxygen Substances 0.000 description 25
- 229910021332 silicide Inorganic materials 0.000 description 25
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 25
- 239000001257 hydrogen Substances 0.000 description 23
- 229910052739 hydrogen Inorganic materials 0.000 description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 21
- 238000010438 heat treatment Methods 0.000 description 18
- 229920005989 resin Polymers 0.000 description 16
- 239000011347 resin Substances 0.000 description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 15
- 230000006866 deterioration Effects 0.000 description 14
- -1 polyethylene terephthalate Polymers 0.000 description 13
- 239000012298 atmosphere Substances 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- 239000007864 aqueous solution Substances 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 229910052786 argon Inorganic materials 0.000 description 9
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 9
- 238000007789 sealing Methods 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000002585 base Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 4
- ZCQWOFVYLHDMMC-UHFFFAOYSA-N Oxazole Chemical compound C1=COC=N1 ZCQWOFVYLHDMMC-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 239000002274 desiccant Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 229910017604 nitric acid Inorganic materials 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 125000000962 organic group Chemical group 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 125000001424 substituent group Chemical group 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 3
- 229910002808 Si–O–Si Inorganic materials 0.000 description 3
- 229910009372 YVO4 Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 125000001153 fluoro group Chemical group F* 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229920002647 polyamide Polymers 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 2
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- QFWPJPIVLCBXFJ-UHFFFAOYSA-N glymidine Chemical compound N1=CC(OCCOC)=CN=C1NS(=O)(=O)C1=CC=CC=C1 QFWPJPIVLCBXFJ-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 1
- 229910017073 AlLi Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical group ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- CERQOIWHTDAKMF-UHFFFAOYSA-N Methacrylic acid Chemical compound CC(=C)C(O)=O CERQOIWHTDAKMF-UHFFFAOYSA-N 0.000 description 1
- 229910017911 MgIn Inorganic materials 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- UIZLQMLDSWKZGC-UHFFFAOYSA-N cadmium helium Chemical compound [He].[Cd] UIZLQMLDSWKZGC-UHFFFAOYSA-N 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004455 differential thermal analysis Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920002480 polybenzimidazole Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Liquid Crystal (AREA)
- Semiconductor Memories (AREA)
- Electroluminescent Light Sources (AREA)
- Recrystallisation Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
とは、半導体特性を利用することで機能しうる装置全般を示す。
薄膜トランジスタをスイッチング素子等として利用する半導体装置の作製が盛んに行われ
ている。当該薄膜トランジスタは、絶縁表面を有する基板上にCVD法、フォトリソグラ
フィ工程等を用いて島状の半導体膜を形成し、当該島状の半導体膜の一部をトランジスタ
のチャネル形成領域として利用するように設けられている(例えば特許文献1)。
タは、基板30上に、下地膜として機能する絶縁層31が形成され、絶縁層31上に、チ
ャネル形成領域32a、ソース領域及びドレイン領域として機能する不純物領域32b、
32cを有する半導体層32が形成され、半導体層32及び絶縁層31上にゲート絶縁層
として機能する絶縁層33が形成され、絶縁層33上にゲート電極として機能する導電層
34が形成され、導電層34上に絶縁層203が形成され、絶縁層203上に不純物領域
32b、32cと電気的に接続する配線204が形成されている。
、開口部の底部にはソース領域又はドレイン領域となる半導体層を形成する必要が考えら
れていた。そのため絶縁層に開口部を設ける際のエッチングの制御が困難であった。これ
は半導体層を50nm以下の薄膜で形成する場合に特に顕著な問題である。
チングの制御を容易に行うことができる半導体装置を作製する技術を提案する。
成された第1の絶縁層と、第1の絶縁層上に形成されたゲート電極と、ゲート電極上に形
成された第2の絶縁層と、を有し、少なくとも半導体層及び第2の絶縁層に開口部が形成
されて絶縁表面が部分的に露出されており、開口部を介して第2の絶縁層上に形成された
導電層と、を有する。なお、ここで導電層は半導体層に形成されたコンタクトホールの側
面において半導体層と電気的に接続している。また、半導体層の表面の一部が露出するよ
うにコンタクトホールを形成してもよい。つまり、半導体層に形成された開口の上面積は
、第2の絶縁層に形成された開口の上面積に比べて小く形成されており、導電層と半導体
層とが、半導体層に形成されたコンタクトホールの側面及び半導体層の表面において電気
的に接続されていてもよい。
成し、第1の絶縁層上にゲート電極を形成し、ゲート電極上に第2の絶縁層を形成し、少
なくとも前記半導体層及び前記第2の絶縁層に、前記絶縁表面を部分的に露出する開口部
を形成し、開口部を介して絶縁表面及び前記第2の絶縁層上に導電層を形成することによ
り作製することができる。
絶縁層を形成し、第2の絶縁層上に半導体層を形成し、半導体層上に第3の絶縁層を形成
し、第3の絶縁層上にゲート電極を形成し、ゲート電極上に第4の絶縁層を形成し、少な
くとも第2の絶縁層、半導体層及び第4の絶縁層に、第1の絶縁層表面を部分的に露出す
る開口部を形成し、開口部を介して前記第1の絶縁層表面及び第4の絶縁層上に導電層を
形成することにより作製することができる。
絶縁層を形成し、第2の絶縁層上に半導体層を形成し、半導体層上に第3の絶縁層を形成
し、第3の絶縁層上にゲート電極を形成し、ゲート電極上に第4の絶縁層を形成し、第4
の絶縁層上にレジストを形成し、レジストをマスクとして少なくとも第4の絶縁層に、半
導体層表面を部分的に露出する第1の開口部を形成し、レジストをマスクとして少なくと
も前記第2の絶縁層、半導体層及び第4の絶縁層をエッチングして、第1の絶縁層表面及
び半導体層表面を部分的に露出する第2の開口部を形成し、第2の開口部を介して第1の
絶縁層表面、半導体層表面、及び第4の絶縁層上に導電層を形成することにより作製する
ことができる。なお、第1の開口部は、ウェットエッチングにより形成し、第2の開口部
はドライエッチングにより形成することができる。
絶縁層を形成し、第2の絶縁層上に半導体層を形成し、半導体層上に第3の絶縁層を形成
し、第3の絶縁層上にゲート電極を形成し、ゲート電極上に第4の絶縁層を形成し、第4
の絶縁層上にレジストを形成し、レジストをマスクとして少なくとも第4の絶縁層に、半
導体層表面を部分的に露出する第1の開口部を形成し、レジストをエッチングして前記レ
ジストを後退させ、レジストをマスクとして少なくとも第2の絶縁層、半導体層及び第4
の絶縁層をエッチングして、第1の絶縁層表面及び半導体層表面を部分的に露出する第2
の開口部を形成し、第2の開口部を介して第1の絶縁層表面、半導体層表面、及び第4の
絶縁層上に導電層を形成することにより作製することができる。なお、第1の開口部及び
第2の開口部はドライエッチングにより形成することができる。
ル形成時のエッチングの制御を容易に行うことができる。また、半導体層に形成されたコ
ンタクトホールの側面においてソース電極又はドレイン電極と電気的な接続をとることが
できるため、特性の劣化が抑えられた半導体装置を容易に作製することができる。
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
本実施の形態では、コンタクトホール形成時のエッチングの制御を容易に行うことができ
る半導体装置の構造及び作製方法について説明する。
図1(A)は、特に薄膜トランジスタの上面図を示し、図1(B)は図1(A)のAとB
とを結ぶ破線における断面図を示し、図1(C)は図1(A)のCとDとを結ぶ破線にお
ける断面図を示している。
導体層32と、半導体層32上に形成されたゲート絶縁層33と、半導体層32の上方に
ゲート絶縁層33を介して設けられたゲート電極として機能する導電層34と、を含む薄
膜トランジスタ205と、ゲート絶縁層33及び導電層34を覆って設けられた絶縁層2
03と、絶縁層203上に設けられたソース電極又はドレイン電極として機能する導電層
204とを有している(図1(A)〜(C))。なお、半導体層32は、チャネル形成領
域32aとソース領域又はドレイン領域として機能する不純物領域32b、32cとに加
えて、半導体層32の端部、ここでは導電層34の下方のチャネル形成領域32aに接し
た部分に形成された絶縁層36とを有している。
32cをエッチングして、絶縁層31bに達するコンタクトホール(開口部ともいう)を
形成し、該コンタクトホールを充填するように導電層204を形成している。つまり、本
実施の形態において、導電層204と不純物領域32b、32cとは、不純物領域32b
、32cに形成されたコンタクトホールの側面において電気的に接続されている。
トホール形成時のエッチングの制御を容易に行うことができる。また、半導体層に形成さ
れたコンタクトホールの側面においてソース電極又はドレイン電極と電気的な接続をとる
ことができるため、特性の劣化が抑えられた半導体装置を容易に作製することができる。
体層32の端部とゲート電極として機能する導電層34が短絡してリーク電流が流れるの
を防止するために設けることが好ましい。従って、絶縁層36を設ける場合、少なくとも
半導体層32のチャネル形成領域32aの側面(露出している部分)に形成されていれば
よい。ただし、それ以外の部分に形成されていてももちろん構わない。なお、本実施の形
態において、絶縁層36はゲート絶縁層33の下側(基板側)の領域にゲート絶縁層33
と接して形成されている。
、図1(A)のAとBとを結ぶ破線での断面における作製工程を図2(A)〜(D)、図
3(A)〜(C)、図4(A)〜(B)を用いて、図1(A)のCとDとを結ぶ破線での
断面における作製工程を図2(E)〜(H)、図3(D)〜(F)、図4(C)〜(D)
を用いて説明する。
絶縁層31は、基板30上に形成された第1の絶縁層31a及び第1の絶縁層31a上に
形成された第2の絶縁層31bの2層構造とする。
基板など)、Si基板等の半導体基板などを用いることができる。また、他にもプラスチ
ック基板として、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(
PEN)、ポリエーテルサルフォン(PES)、アクリルなどの基板を選択することもで
きる。
リコン、酸化窒化シリコン(SiOxNy)(x>y>0)、窒化酸化シリコン(SiN
xOy)(x>y>0)等の絶縁材料を用いて形成することができる。例えば、第1の絶
縁層31aとして窒化酸化シリコン膜を形成し、第2の絶縁層31bとして酸化窒化シリ
コン膜を形成するとよい。また、第1の絶縁層31aとして窒化シリコン膜を形成し、第
2の絶縁層31bとして酸化シリコン膜を形成してもよい。絶縁層31を設けることによ
り基板30からアルカリ金属などの不純物が拡散して、上に形成される素子の汚染を防ぐ
ことができる。
又は結晶質半導体膜で形成することができる。結晶性半導体膜としては、絶縁層31上に
形成した非晶質半導体膜を熱処理やレーザー光の照射によって結晶化させたものなどを用
いることができる。なお、半導体材料としては、シリコンが好ましく、その他にシリコン
ゲルマニウム半導体等を用いることもできる。
ましくは10nm〜30nm程度の膜厚で形成するとよい。なお、50nm以下の半導体
膜を形成する場合、50nm以上の膜厚で半導体膜を形成した後で、半導体膜の表面をド
ライエッチング処理することにより10nm〜50nm程度の膜厚の半導体膜を形成して
もよい。このときのエッチングの際のエッチングガスとしては、Cl2、BCl3、Si
Cl4等の塩素系のガス、CF4、NF3、SF6、CHF3、等のフッ素系のガス、又
はフッ素系ガスにO2ガス、H2ガス、HeやAr等の不活性ガスを適宜加えた混合ガス
等を用いることができる。なお、ドライエッチングの前に、半導体膜表面を希フッ酸処理
して半導体表面に形成される自然酸化膜を除去し、その後半導体膜表面をオゾン水などで
処理して半導体膜表面に酸化膜を形成しておいてもよい。
れるゲート絶縁層の被覆不良を低減することができる。また、半導体膜を薄膜で形成する
ことにより、TFTをより小型化することができる。また、TFTのしきい値電圧を制御
するためにチャネル形成領域への不純物元素のドープ量を増加させた場合でも、半導体膜
を薄膜で形成することにより完全空乏型のTFTを作製しやすくなるため、良好なS値の
状態でしきい値電圧が制御されたTFTを作製することができる。
体膜201として用いる場合、レーザー光の光源としてLD励起の連続発振(CW)レー
ザー(YVO4、第2高調波(波長532nm))を用いることができる。特に第2高調
波に限定する必要はないが、第2高調波はエネルギー効率の点で、さらに高次の高調波よ
り優れている。CWレーザーを半導体膜に照射すると、連続的に半導体膜にエネルギーが
与えられるため、一旦半導体膜を溶融状態にすると、溶融状態を継続させることができる
。さらに、CWレーザーを走査することによって半導体膜の固液界面を移動させ、この移
動の方向に沿って一方向に長い結晶粒を形成することができる。また、固体レーザーを用
いるのは、気体レーザー等と比較して、出力の安定性が高く、安定した処理が見込まれる
ためである。なお、CWレーザーに限らず、繰り返し周波数が10MHz以上のパルスレ
ーザを用いることも可能である。繰り返し周波数が高いパルスレーザを用いると、半導体
膜が溶融してから固化するまでの時間よりもレーザーのパルス間隔が短ければ、常に半導
体膜を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成
される半導体膜を形成することができる。その他のCWレーザー及び繰り返し周波数が1
0MHz以上のパルスレーザを使用することもできる。例えば、気体レーザーとしては、
Arレーザー、Krレーザー、CO2レーザー等がある。固体レーザーとして、YAGレ
ーザー、YLFレーザー、YAlO3レーザー、GdVO4レーザー、KGWレーザー、
KYWレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、Y2O3レ
ーザー、YVO4レーザー等がある。また、YAGレーザー、Y2O3レーザー、GdV
O4レーザー、YVO4レーザーなどのセラミックスレーザがある。金属蒸気レーザーと
してはヘリウムカドミウムレーザ等が挙げられる。また、レーザー発振器において、レー
ザー光をTEM00(シングル横モード)で発振して射出すると、被照射面において得ら
れる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。その
他にも、パルス発振のエキシマレーザーを用いても良い。
そして、レジスト202をマスクとして半導体膜201をドライエッチングして、島状の
半導体層32を形成する(図2(B)、(F))。なお、レジスト202は、エッチング
の際のマスクとして用いるものであり、ポジ型のフォトレジストやネガ型のフォトレジス
ト等を適宜選択して用いることができる。
HF3等のフッ素系のガス、又は該フッ素系ガスにO2ガス、H2ガス、HeやAr等の
不活性ガスを適宜加えた混合ガス等を用いることができる。好ましくは、CF4とO2と
の混合ガス、SF6とO2との混合ガス、CHF3とHeとの混合ガス、又はCF4とH
2との混合ガスを用いるとよい。また、エッチングはドライエッチングに限られずウェッ
トエッチングで行ってもよい。その場合、半導体膜201に対してTMAH(tetra
methylanmmonium hydroxide、テトラメチルアンモニウムヒド
ロキシド)に代表される有機アルカリ系水溶液を用いたウェットエッチングを行うことに
より島状の半導体層32を形成することができる。なお、エッチング液としてTMAH等
を用いた場合、半導体膜201のみが選択的にエッチングされるため、下地の絶縁層31
にダメージを与えずにエッチングすることができる。このように、絶縁表面に形成された
半導体層を島状に分離形成することで、同一基板上に複数の薄膜トランジスタと周辺回路
を形成した場合に、それぞれの素子を分離をすることができる。
状となるように形成してもよい。半導体層32の端部の形状は、エッチング条件等を変化
させることにより、適宜選択することができる。好ましくは、半導体層32の端部をテー
パ角が45°以上95°未満、より好ましくはテーパ角が60°以上95°未満となるよ
うに形成するとよい。半導体層32の端部を垂直に近い形状とすることで寄生チャネルを
低減することができる。
形成する(図2(C)、(G))。第3の絶縁層107は、CVD法やスパッタリング法
を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、SiO
F、SiOC、DLC、ポーラスシリカ等の材料を用いて形成することができる。
第3の絶縁層107の膜厚は、下層に形成される半導体層32の膜厚の1.5倍乃至3倍
の範囲の厚さで形成するのが好ましい。
選択的にエッチングし、半導体層32の側面と接する絶縁層36(以下、第4の絶縁層3
6ともいう)を形成する(図2(D)、(H))。
体層32の一表面上および絶縁層31b上に形成されている第3の絶縁層107から徐々
にエッチングされていく。なお、半導体層32の一表面上及び絶縁層31b上には、ほぼ
同じ膜厚の第3の絶縁層107が形成されている。よって、半導体層106の一表面が露
出したところでエッチングを停止させることにより、半導体層32の側面と接する領域及
びその付近のみに第3の絶縁層107を残すことができる。残存する第3の絶縁層107
は、第4の絶縁層36に相当する。なお、半導体層32の端部を垂直形状に近い形状とし
ておくことで、半導体層32の側面と接する領域及びその付近のみに第3の絶縁層107
を残すことが容易になる。つまり、第4の絶縁層36を容易に形成することができる。
るものであれば特に限定されない。例えば、反応性イオンエッチング(RIE:Reac
tive Ion Etching)を利用することができる。また、反応性イオンエッ
チングは、プラズマ発生法により、平行平板方式、マグネトロン方式、2周波方式、EC
R方式、ヘリコン方式、ICP方式などに分類される。このとき用いるエッチングガスは
、第3の絶縁層107と、それ以外の層(半導体層32)とでエッチング選択比が取れる
ものを選択すればよい。絶縁膜を選択的にエッチングする際には、例えば、CHF3、C
F4、C4F8、C2F6、NF3等のフッ素系のガスを用いることができる。その他、
ヘリウム(He)、アルゴン(Ar)、キセノン(Xe)などの不活性ガス、又はO2ガ
ス、H2ガスを適宜加えてもよい。
により変更することができる。本実施の形態では、第4の絶縁層36は、底面(絶縁層3
1bと接する面)からの垂直方向の高さが半導体層32と略一致するように形成している
。また、第4の絶縁層36は、半導体層の側面と接しない面を湾曲状に形成している。具
体的には、任意の曲率を有し、接する半導体層32の側面に対して凸形状に湾曲するよう
に形成している。もちろん、本発明は特に限定されず、第4の絶縁層36は丸みを帯びた
形状でなく、角を有する形状としてもよい。好ましくは、第4の絶縁層36のコーナー部
を緩やかな形状とすると、上層に積層される層(ここでは、絶縁層33)の被覆性を良好
にすることができる。なお、エッチング条件は、エッチングガスの種類、各ガスの流量比
の他、基板を載置した電極に印加される電力量、基板が載置した電極の電極温度、チャン
バー内圧力等を示す。
いう)を形成する(図3(A)、(D))。第5の絶縁層33は、CVD法やスパッタリ
ング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化アルミニウム等の材料を用いて形成する。また、第5の絶縁層33は、これらの材料の
うち1つ又は複数を用いて、単層構造又は積層構造で形成する。第5の絶縁層33は、膜
厚1nm乃至50nm、好ましくは膜厚1nm乃至20nm、より好ましくは1nm乃至
10nmの範囲で形成する。
層32の端部をウェット酸化又は酸素を含む雰囲気下でプラズマ処理することにより形成
してもよい。その場合、半導体層32上に絶縁層33を形成した後、半導体層32の端部
を覆う絶縁層33を除去し、半導体層32の露出した部分にプラズマ処理又はウェット酸
化することにより絶縁層36を形成することが好ましい。
水溶液、ヨウ素酸を含む水溶液、又は硝酸を含む水溶液を用いて半導体層32の表面を処
理することにより、半導体層32の露出している部分に形成された酸化膜を絶縁層36と
して用いることができる。オゾンを含む水溶液、過酸化水素を含む水溶液、前記硫酸を含
む水溶液、前記ヨウ素酸を含む水溶液、又は前記硝酸を含む水溶液は、酢酸又はしゅう酸
を含んでいてもよい。
r、Xeの少なくとも一つを含む)との混合ガス雰囲気下、酸素と水素(H2)と希ガス
との混合ガス雰囲気下、一酸化二窒素と希ガスとの混合ガス雰囲気下、または一酸化二窒
素と水素と希ガスとの混合ガス雰囲気下で行うことができる。例えば、酸素(O2)、水
素(H2)とアルゴン(Ar)との混合ガスを用いることができる。その場合の流量は、
酸素を0.1〜100sccm、水素を0.1〜100sccm、アルゴンを100〜5
000sccmとすればよい。なお、酸素:水素:アルゴン=1:1:100の比率で混
合ガスを導入することが好ましい。例えば、酸素を5sccm、水素を5sccm、アル
ゴンを500sccmとして導入すればよい。
r、Xeの少なくとも一つを含む)との混合ガス雰囲気下、窒素と水素と希ガスとの混合
ガス雰囲気下、またはアンモニア(NH3)と希ガスとの混合ガス雰囲気下で行うことが
できる。
以上であり、電子温度が1.5eV以下のプラズマを用いて行う。より詳しくいうと、電
子密度が1×1011cm−3以上1×1013cm−3以下で、電子温度が0.5eV
以上1.5eV以下のプラズマで行う。上記プラズマはプラズマの電子密度が高密度であ
り、基板30上に形成された被処理物(ここでは、半導体層32)付近での電子温度が低
いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマ
の電子密度が1×1011cm−3以上と高密度であるため、プラズマ処理を用いて、被
照射物を酸化または窒化することによって形成される酸化膜または窒化膜は、CVD法や
スパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成
することができる。また、プラズマの電子温度が1.5eV以下と低いため、従来のプラ
ズマ処理や熱酸化法と比較して低い温度で酸化または窒化処理を行うことができる。例え
ば、ガラス基板の歪点よりも100度以上低い温度でプラズマ処理を行っても十分に酸化
を行うことができる。また、プラズマを形成するための周波数としては、マイクロ波(2
.45GHz)等の高周波を用いることができる。
)、(E))。ここでは、導電層34は単層で形成した例を示しているが、もちろん導電
性材料を2層又は3層以上の積層で設けた構造としてもよい。なお、ここでは図示しない
が、導電層34は、ゲート絶縁層33上を覆って形成された導電層を選択的にエッチング
することにより形成することができる。
デン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等
から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形
成することができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表され
る半導体材料により形成することもできる。例えば、導電層34を第1の導電膜と第2の
導電膜との積層構造とする場合、第1の導電膜として窒化タンタルを用い、第2の導電膜
としてタングステンを用いて形成するとよい。なお、この組み合わせに限られず、導電層
34を積層して形成する場合には、上記材料を自由に組み合わせて設けることができる。
って、半導体層32に不純物領域32b、32c及び不純物元素121が導入されないチ
ャネル形成領域32aを形成する(図3(B)、(E))。なお、ここでは、導電層34
を島状の半導体層32を横断するように形成した後に不純物元素を導入するため、導電層
34に覆われていない半導体層32の領域に不純物が導入されて不純物領域32b、32
cが形成され、導電層34に覆われた半導体層32の領域には不純物元素121が導入さ
れないチャネル形成領域32aが形成される。
物元素を用いることができる。n型を示す不純物元素としては、リン(P)やヒ素(As
)等を用いることができる。p型を示す不純物元素としては、ボロン(B)やアルミニウ
ム(Al)やガリウム(Ga)等を用いることができる。例えば、不純物元素121とし
て、リン(P)を1×1018〜1×1021/cm3の濃度で含まれるように半導体層
32に導入し、n型を示す不純物領域32b、32cを形成すればよい。なお、チャネル
形成領域32aとソース領域又はドレイン領域である不純物領域32b、32cとの間に
、ソース領域又はドレイン領域である不純物領域32b、32cより低濃度に不純物が添
加された低濃度不純物領域(LDD領域)を形成してもよい。低濃度不純物領域を設ける
ことにより、ドレイン端の電界を緩和して、書き込み及び消去の繰り返しによる劣化を抑
制することができる。
の導電型を有する不純物元素(例えばn型TFTに対してはボロン)を添加してもよい。
チャネル形成領域32a中に逆導電型の不純物を添加することにより、TFTのしきい値
電圧を制御することができる。なお、この不純物元素はゲート電極を介してドープするこ
とによって添加してもよいし、ゲート電極形成前に予め添加しておいてもよい。
、(F))。続いて、絶縁層203上に選択的にレジスト207を形成する。
コンタクトホールを形成する(図4(A)、(C))。次に、絶縁層203上にソース電
極又はドレイン電極として機能する導電層204を選択的に形成する(図4(B)、(D
))。ここで、導電層204は、絶縁層203、ゲート絶縁層33、及び半導体層32に
形成されたコンタクトホールを充填するように形成されている。従って、導電層204と
ソース領域又はドレイン領域として機能する不純物領域32b、32cとは、不純物領域
32b、32cに形成されたコンタクトホールの側面において電気的に接続されるように
設けられている。
化窒化シリコン(SiOxNy)(x>y>0)、窒化酸化シリコン(SiNxOy)(
x>y>0)などを用いることができる。また、ポリイミド、ポリアミド、ポリビニルフ
ェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、またはシロキサン樹
脂等のシロキサン材料、オキサゾール樹脂などからなる単層または積層構造で設けること
ができる。なお、シロキサン材料とは、Si−O−Si結合を含む材料に相当する。シロ
キサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基とし
て、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。
置換基として、フルオロ基を用いることもできる。オキサゾール樹脂は、例えば、感光性
ポリベンゾオキサゾール等である。感光性ポリベンゾオキサゾールは、誘電率が低く(常
温1MHzで誘電率2.9)、耐熱性が高く(示差熱熱重量同時測定(TG/DTA:T
hermogravimetry−Differential Thermal Ana
lysis)で昇温5℃/minで熱分解温度550℃)、吸水率が低い(常温24時間
で0.3%)材料である。オキサゾール樹脂は、ポリイミド等の比誘電率(3.2〜3.
4程度)と比較すると、比誘電率が低いため(2.9程度)、寄生容量の発生を抑制し、
高速動作を行うことができる。ここでは、絶縁層203として、CVD法で形成した酸化
シリコン、酸化窒化シリコン(SiOxNy)(x>y>0)又は窒化酸化シリコン(S
iNxOy)(x>y>0)を単層又は積層して形成する。また、さらに、ポリイミド、
ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機
材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を積層して形成しても
よい。
ニッケル、ネオジムから選ばれた一種の元素または当該元素を複数含む合金からなる単層
構造または積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導
電膜として、チタンを含有したアルミニウム合金、ネオジムを含有したアルミニウム合金
などで形成することができる。また、積層構造で設ける場合、例えば、アルミニウム層若
しくは前記したようなアルミニウム合金層を、チタン層で挟んで積層させた構造としても
良い。
トホール形成時のエッチングの制御を容易に行うことができる。また、半導体層に形成さ
れたコンタクトホールの側面においてソース電極又はドレイン電極と電気的な接続をとる
ことができるため、特性の劣化が抑えられた半導体装置を容易に作製することができる。
ることで、半導体層のチャネル形成領域の端部における電界集中を緩和することができる
。従って、ゲートリーク不良を低減し、ゲート電極の耐圧を向上させることが可能となる
。
本実施の形態では、図1とは異なる半導体装置の構成及び作製方法について説明する。
図5(A)は、薄膜トランジスタの上面図を示し、図5(B)は図5(A)のAとBとを
結ぶ破線における断面図を示し、図5(C)は図5(A)のCとDとを結ぶ破線における
断面図を示している。
導体層32と、半導体層32上に形成されたゲート絶縁層33と、半導体層32の上方に
ゲート絶縁層33を介して設けられたゲート電極として機能する導電層34と、を含む薄
膜トランジスタ205と、ゲート絶縁層33及び導電層34を覆って設けられた絶縁層2
03と、絶縁層203上に設けられたソース電極又はドレイン電極として機能する導電層
204とを有している(図5(A)〜(C))。なお、半導体層32は、チャネル形成領
域32aとソース領域又はドレイン領域として機能する不純物領域32b、32cとに加
えて、半導体層32の端部、ここでは導電層34の下方のチャネル形成領域32aに接し
た部分に形成された絶縁層36とを有している。なお、チャネル形成領域32a中に、不
純物領域32b、32cに添加した不純物とは逆の導電型の不純物が添加されていてもよ
い。
32c、絶縁層31bをエッチングして、絶縁層31aに達するコンタクトホールを形成
し、該コンタクトホールを充填するように導電層204を形成している。つまり、本実施
の形態において、導電層204と不純物領域32b、32cとは、不純物領域32b、3
2cに形成されたコンタクトホールの側面において電気的に接続されている。
を用いて、図5(A)のCとDとを結ぶ破線での断面における作製工程を図6(C)〜(
D)を用いて説明する。
b上に半導体層32、絶縁層36及びゲート絶縁層33を形成し、ゲート絶縁層33上に
ゲート電極として機能する導電層34を形成し、導電層34上に絶縁層203を形成する
(図6(A)、(C))。ここで、絶縁層203上にはレジスト207が形成されている
。
、及び絶縁層31bをエッチングして、絶縁層31aに達するコンタクトホールを形成す
る(図6(B)、(D))。
ールを充填するように導電層204を形成することによって図5に示す半導体装置を作製
することができる。
トホール形成時のエッチングの制御を容易に行うことができる。また、半導体層に形成さ
れたコンタクトホールの側面においてソース電極又はドレイン電極と電気的な接続をとる
ことができるため、特性の劣化が抑えられた半導体装置を容易に作製することができる。
ることで、半導体層のチャネル形成領域の端部における電界集中を緩和することができる
。従って、ゲートリーク不良を低減し、ゲート電極の耐圧を向上させることが可能となる
。
本実施の形態では、図1又は図5とは異なる半導体装置の構成及び作製方法について説明
する。
図7(A)は、薄膜トランジスタの上面図を示し、図7(B)は図7(A)のAとBとを
結ぶ破線における断面図を示し、図7(C)は図7(A)のCとDとを結ぶ破線における
断面図を示している。
れるコンタクトホールの形状が異なっている。つまり、本実施の形態に示す半導体装置に
おいて、絶縁層203、半導体層32の不純物領域32b、32c、絶縁層31bをエッ
チングして形成された絶縁層31aに達するコンタクトホールは、半導体層32の表面の
一部(不純物領域32b、32c)も露出するように形成されている。従って、本実施の
形態において、導電層204と不純物領域32b、32cとは、不純物領域32b、32
cに形成されたコンタクトホールの側面及び不純物領域32b、32cの表面において電
気的に接続されている。なお、本実施の形態において、絶縁層31bにもコンタクトホー
ルを形成しているが、絶縁層31bにはコンタクトホールを形成せず、絶縁層31bの表
面が露出するようにコンタクトホールを形成してもよい。
、図9(A)〜(B)を用いて、図7(A)のCとDとを結ぶ破線での断面における作製
工程を図8(D)〜(F)、図9(C)〜(D)を用いて説明する。
b上に半導体層32、絶縁層36及びゲート絶縁層33を形成し、ゲート絶縁層33上に
ゲート電極として機能する導電層34を形成し、導電層34上に絶縁層203を形成する
(図8(A)、(D))。ここで、絶縁層203上にはレジスト207が形成されている
。
グして、半導体層32に達するコンタクトホールを形成する(図8(B)、(E))。
チングして、絶縁層203、ゲート絶縁層33を外側に後退させる。
して、絶縁層31aに達するコンタクトホールを形成する。これにより、不純物領域32
b、32cの側面及び不純物領域32b、32cの表面の一部が露出するコンタクトホー
ルを形成することができる。
に導電層204を形成することによって図7に示す半導体装置を作製することができる。
(A)のAとBとを結ぶ破線での断面における作製工程を図10(A)〜(C)を用いて
、図7(A)のCとDとを結ぶ破線での断面における作製工程を図10(D)〜(F)を
用いて説明する。
層31b上に半導体層32、絶縁層36及びゲート絶縁層33を形成し、ゲート絶縁層3
3上にゲート電極として機能する導電層34を形成し、導電層34上に絶縁層203を形
成し、絶縁層203上に形成されたレジスト207をマスクとして絶縁層203及びゲー
ト絶縁層33をドライエッチングしてコンタクトホールを形成する(図10(A)、(D
))。
0(B)、(E))。次に、レジスト207をマスクとして、絶縁層203、ゲート絶縁
層33、半導体層32、絶縁層31bをドライエッチングして、絶縁層31aを露出させ
るコンタクトホールを形成する(図10(C)、(F))。これにより、不純物領域32
b、32cの側面及び不純物領域32b、32cの表面の一部が露出するコンタクトホー
ルを形成することができる。
形成することによって図7に示す半導体装置を作製することができる。
トホール形成時のエッチングの制御を容易に行うことができる。また、絶縁層203と半
導体層32とによって段差が形成されるため、コンタクトホールの側面における導電層2
04の被覆性が向上し、導電層204の膜厚のばらつきや導電層204の断線を防止する
ことができ、コンタクト抵抗のばらつきを抑えることが可能となる。また、半導体層に形
成されたコンタクトホールの側面においてソース電極又はドレイン電極と電気的な接続を
とることができるため、特性の劣化が抑えられた半導体装置を容易に作製することができ
る。
ることで、半導体層のチャネル形成領域の端部における電界集中を緩和することができる
。従って、ゲートリーク不良を低減し、ゲート電極の耐圧を向上させることが可能となる
。
本発明に係る半導体装置は、実施の形態1〜3に示した構成に限らず様々な形状をとるこ
とができる。本実施の形態では、半導体層を部分的にシリサイド化させた薄膜トランジス
タの構成及び作製方法について説明する。図11に本実施の形態の半導体装置の構成を示
す。図11(A)は上面図であり、図11(B)は図11(A)の破線ABでの断面図を
示し、図11(C)は図11(A)の破線CDでの断面図を示す。
の表面の一部にシリサイド領域1102が形成されている。また、ゲート電極として機能
する導電層34は、第1の導電層34aと第2の導電層34bとの積層構造で形成されて
おり、導電層34の側壁に絶縁層(サイドウォール絶縁層ともいう)1101が形成され
ている。さらに、ソース領域又はドレイン領域として機能する不純物領域(高濃度不純物
領域ともいう)32b、32cとチャネル形成領域32aとの間に、不純物領域32b、
32cよりも低濃度に不純物が添加された領域(低濃度不純物領域ともいう)32d、3
2eが形成されている。
b上に半導体層32、絶縁層36及びゲート絶縁層33を形成し、ゲート絶縁層33上に
ゲート電極として機能する第1の導電層34a、第2の導電層34bを形成する(図12
(A))。次に、導電層34bをマスクとした第1の濃度の一導電型を付与する不純物元
素を添加した後、導電層34a及び導電層34bをマスクとした第2の濃度の不純物元素
の添加を行って、自己整合的に一対の高濃度不純物領域32b、32cと、一対の低濃度
不純物領域32d、32eと、チャネル形成領域32aを形成する。ここで、第1の濃度
の不純物元素及び第2の濃度の不純物元素は、同じ導電型の不純物元素を添加し、例えば
p型を付与する不純物元素であるボロン(B)、アルミニウム(Al)、ガリウム(Ga
)、n型を付与する不純物元素であるリン(P)、ヒ素(As)等を添加することができ
る。
与する不純物元素を添加してもよい。チャネル形成領域32aに対する不純物元素の添加
は、導電層34を形成する前に行うことができる。また、一導電型を付与する不純物元素
を添加した後、熱処理を行って添加した不純物元素を活性化してもよい。熱処理は、レー
ザビームの照射、又はRTA若しくはファーネスアニール炉を用いて行うことができ、4
00℃乃至700℃、好ましくは500℃乃至650℃の温度範囲で行えばよい。また、
熱処理は窒素雰囲気下で行うことが好ましい。
成する(図12(B))。
当該絶縁層を垂直方向を主体とした異方性エッチングにより選択的にエッチングすること
により形成することができる。例えば、CVD法やスパッタリング法により、酸化シリコ
ン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機材料、有機樹脂などの
有機材料を用いて単層構造又は積層構造の絶縁層を形成し、当該絶縁層を選択的にエッチ
ングして形成することができる。サイドウォール絶縁層1101は、後にシリサイド領域
を形成する際のシリサイド用マスクとして用いる。また、ここでは、サイドウォール絶縁
層1101は、導電層34a、34bの側面と接しない面を湾曲状に形成している。なお
、サイドウォール絶縁層1101は、ゲート電極を形成する導電層34a及び導電層34
bの側面を完全に覆うように形成されている。
により下層の絶縁層33もエッチングして、半導体層32の一部を選択的に露出させてい
る。具体的にはサイドウォール絶縁層1101と重ならない領域の高濃度不純物領域32
b、32cを露出させる。なお、エッチング条件によっては高濃度不純物領域32b、3
2cの上層もエッチングされて膜厚が減少する(膜減りといわれる)ことがある。
導体層32においてサイドウォール絶縁層1101と重ならない領域に形成する。本実施
の形態では、金属層1103は半導体層32の露出した面のみではなくサイドウォール絶
縁層1101や導電層34も覆うように形成する。金属層1103は、半導体層と反応し
てシリサイドを形成する材料を用いて形成する。例えば、ニッケル(Ni)、チタン(T
i)、コバルト(Co)、又は白金(Pt)等の金属元素、又は当該金属元素を含む合金
材料を用いることができる。金属層1103は、これらの材料を用いてスパッタリング法
、蒸着法、めっき法等により形成する。なお、金属層1103の膜厚は、形成したいシリ
サイド領域の膜厚により適宜選択する必要がある。本実施の形態では、金属層1103と
して、膜厚10nmのニッケル層を形成する。なお、金属層1103を形成する際に、露
出させた半導体層32上に自然酸化膜が形成されている場合は、自然酸化膜を除去してか
ら金属層1103を形成するとよい。
が接する領域が反応して形成される。また、シリサイド領域1102は、金属層1103
が接する領域の半導体層32の一部がシリサイド化して形成される。このとき、半導体層
32に形成された高濃度不純物領域32b、32cは、その一部がシリサイド化されて領
域が減少する。なお、高濃度不純物領域の一部にシリサイド領域が形成されるともいえる
。例えば、金属層1103としてニッケルを形成した場合はシリサイド領域1102とし
てニッケルシリサイドが形成される。同様に、金属層1103としてチタン、コバルト、
又は白金を形成した場合は、それぞれシリサイド領域1102としてチタンシリサイド、
コバルトシリサイド、白金シリサイドが形成される。
00℃乃至700℃の温度範囲で、10秒乃至1時間、好ましくは20秒乃至30分の範
囲で行うとよい。本実施の形態では、550℃30秒の熱処理を行って、ニッケルシリサ
イドでなるシリサイド領域1102を形成する。
32aが形成されている領域の膜厚未満となるように形成する。つまり、サイドウォール
絶縁層1101と重ならない領域の半導体層32において、該領域における半導体層32
の絶縁層31bと接する側に高濃度不純物32b、32cが形成され、高濃度不純物32
b、32cの上層に接してシリサイド領域1102が形成される。
処理の温度、熱処理の時間等を適宜制御することにより、選択することができる。例えば
、図13(B)に示すように、サイドウォール絶縁層1101と重ならない領域の半導体
層32において、該領域における半導体層32の一部又は全体に、上面から下面までの全
体をシリサイド化したシリサイド領域1102を形成してもよい。ここで上面とは半導体
層32においてシリサイド化のための金属層が形成される面側であり、下面とは絶縁層3
1bと接する面側である。なお、上面から下面までの全体をシリサイド化する場合、サイ
ドウォール絶縁層1101の下には高濃度不純物領域が形成されるようにする。なお、本
発明は特に限定されず、シリサイド領域の一部が、サイドウォール絶縁層1101下の半
導体層32(但し、チャネル形成領域32aは除く)まで形成されていてもよい。
は未反応の金属層を除去する。ここでは、図示しないが絶縁層36、サイドウォール絶縁
層1101、導電層34b及び絶縁層31b上に形成された金属層1103を除去する。
また、形成されたシリサイド領域1102上に未反応の金属層が残存する場合は、その残
存する金属層も除去する。未反応の金属層除去は、ウェットエッチングやドライエッチン
グを用いることができる。このとき、エッチングガス又はエッチング溶液としては、未反
応の金属層と他の層(例えば、絶縁層36、サイドウォール絶縁層1101、導電層34
b、絶縁層31b及びシリサイド領域1102)とのエッチング選択比が十分にとれるも
のを用いる。つまり、金属層に対するエッチングレートが高く、他の層に対するエッチン
グレートが低いものを用いればよい。例えば、金属層1103としてニッケルを用いて形
成した場合、塩酸(HCl)、硝酸(HNO3)及び純水(H2O)の混合溶液を用いた
ウェットエッチングにより除去することができる。例えば、溶液の混合比は、HCl:H
NO3:H2O=3:2:1とすることができる。
いるため、未反応の金属層をエッチング除去する際に、半導体層32の側面がエッチング
されるのを防ぐことができる。
電層とが接しないようにする必要がある。これは、シリサイド領域及びゲート電極が接し
てしまうと、ゲート電極と、ソース領域又はドレイン領域がショートしてスイッチング特
性(オンオフ比)が取れなくなり、半導体装置として動作することができなくなるからで
ある。したがって、本実施の形態では、ゲート電極を形成する導電層34a、34bの幅
をゲート絶縁層として機能する絶縁層33よりも狭くし、サイドウォール絶縁層1101
の端部を絶縁層33の端部と略一致するようにする。
図13(A))。
達するコンタクトホールを形成し、コンタクトホールを充填するように導電層204を形
成することにより、図11又は図13(A)に示す半導体装置を作製することができる。
示すような形状としてもよい。
コンタクトホールの形状が異なっている。つまり、図14(A)に示す半導体装置におい
て、導電層204が充填されるコンタクトホールは、絶縁層203、半導体層32の不純
物領域32b、32c、絶縁層31bをエッチングして形成された絶縁層31aに達する
ように形成されている。従って、本実施の形態において、導電層204と不純物領域32
b、32cとは、不純物領域32b、32cに形成されたコンタクトホールの側面におい
て電気的に接続されている。図14(A)に示すコンタクトホールは、実施の形態3と同
様に行うことにより形成することができる。なお、図14(A)に示すものに限られず、
図14(B)に示すように半導体層32の一部又は全体に、上面から下面までの全体をシ
リサイド化したシリサイド領域1102を形成してもよい。
されるコンタクトホールの形状が異なっている。つまり、本実施の形態に示す半導体装置
において、絶縁層203、半導体層32の不純物領域32b、32c、絶縁層31bをエ
ッチングして形成された絶縁層31aに達するコンタクトホールは、半導体層32の表面
の一部(不純物領域32b、31c)も露出するように形成されている。従って、本実施
の形態において、導電層204と不純物領域32b、32cとは、不純物領域32b、3
2cに形成されたコンタクトホールの側面及び不純物領域32b、32cの表面において
電気的に接続されている。なお、本実施の形態において、絶縁層31bにもコンタクトホ
ールを形成しているが、絶縁層31bにはコンタクトホールを形成せず、絶縁層31bの
表面が露出するようにコンタクトホールを形成してもよい。図15(A)に示すコンタク
トホールは、実施の形態3と同様に行うことにより形成することができる。なお、図15
(A)に示すものに限られず、図15(B)に示すように半導体層32の一部又は全体に
、上面から下面までの全体をシリサイド化したシリサイド領域1102を形成してもよい
。
トホール形成時のエッチングの制御を容易に行うことができる。また、半導体層に形成さ
れたコンタクトホールの側面においてソース電極又はドレイン電極と電気的な接続をとる
ことができるため、特性の劣化が抑えられた半導体装置を容易に作製することができる。
実施の形態1〜4で説明した半導体装置は、単結晶シリコン基板上に酸化シリコンでなる
酸化膜を形成し、酸化膜上に形成された単結晶半導体薄膜を活性層として用いることがで
きる。本実施の形態では、SIMOXと呼ばれるSOI技術を用いた半導体装置について
説明する。
(A))。ここではP型の単結晶シリコン基板を用いる場合を説明するがN型の単結晶シ
リコン基板であってもよい。もちろん、単結晶シリコンゲルマニウム基板を用いることも
できる。
層602を形成する(図16(B))。酸素イオンは、例えば1×1018atoms/
cm2程度のドーズ量で添加すれば良い。なお、酸素含有層602が形成される深さ(単
結晶シリコン基板601の主表面と酸素含有層602との間の距離)は、後に形成される
TFTの活性層として機能する単結晶シリコン層の膜厚となる。
03に変化させる。酸素含有層602の深さ方向の幅は、イオン添加時の酸素イオンの分
布で決まっている。酸素イオンの濃度が単結晶シリコン基板601から酸素含有層602
に向かって減少していくため、単結晶シリコン基板601と埋め込み絶縁層603との界
面は不明確であるが、この熱処理工程により単結晶シリコン基板601と埋め込み絶縁層
603との界面は明確なものとなる(図16(B)、(C))。
る。本実施の形態では、単結晶シリコン基板601と埋め込み絶縁層603の界面が安定
に接合されているため、20〜50nmといった薄い埋め込み絶縁層を形成することがで
きる。
単結晶シリコン基板の一部が残存し、単結晶シリコン層604が形成される。なお、単結
晶シリコン層604の膜厚は10〜200nm(好ましくは10〜50nm、更に好まし
くは10nm〜30nm)となる様に、酸素含有層602が形成される深さを調節すれば
よい。
4を選択的にエッチングすることにより、後に形成されるTFTの活性層となる島状の単
結晶シリコン層605を形成する。なお、本実施の形態では一つの島状の単結晶シリコン
層しか記載していないが、同一基板上に複数個が形成されていてもよい。(図16(D)
)
製することができる。
、コンタクトホール形成時のエッチングの制御を容易に行うことができる。また、半導体
層に形成されたコンタクトホールの側面においてソース電極又はドレイン電極と電気的な
接続をとることができるため、特性の劣化が抑えられた半導体装置を容易に作製すること
ができる。また、本実施の形態に係る半導体装置は、活性層として単結晶半導体層を用い
るため、更に特性を向上させることができる。
本実施の形態では、単結晶シリコン基板上に酸化シリコンでなる酸化膜を形成し、酸化膜
上に形成された単結晶半導体薄膜を活性層として用いる半導体装置について説明する。本
実施の形態では、Smart−Cut法を用いて形成されるSOI基板を用いた半導体装
置について説明する。
はP型の単結晶シリコン基板を用いる場合を説明するがN型の単結晶シリコン基板であっ
てもよい。もちろん、単結晶シリコンゲルマニウム基板を用いることもできる。
を形成する。膜厚は実施者が適宜決定すれば良いが、10〜500nm(代表的には20
〜50nm)とすれば良い。この酸化シリコン膜802は後にSOI基板の埋め込み絶縁
層の一部として機能する(図17(A))。
ンを添加して水素含有層803を形成する(図17(B))。なお、水素含有層803が
形成される深さ(単結晶シリコン基板801の主表面と水素含有層803との間の距離)
は、後にTFTの活性層として機能する単結晶シリコン層の膜厚となる。例えば、単結晶
シリコン基板801の主表面と水素含有層803との間に50nm厚の単結晶シリコン層
が残る様に、イオンインプランテーション法を用いて水素イオンを1×1016〜1×1
017atoms/cm2のドーズ量で添加することができる。
板として単結晶シリコン基板804を用い、その表面には貼り合わせ用の酸化シリコン膜
805を設けておく(図17(C))。なお、単結晶シリコン基板804のかわりに、F
Z法で形成されたシリコン基板、多結晶シリコン基板等を用いてもよい。また、石英基板
、セラミックス基板、結晶化ガラス基板などの高耐熱性基板を用いてもよい。
た水分の反応により接着される。
により水素含有層803では微小空孔の体積変化が起こり、水素含有層803に沿って破
断面が発生する。これにより単結晶シリコン基板801は分断され、支持基板の上には酸
化シリコン膜802と単結晶シリコン層806が残される(図17(D))。
ァーネスアニール工程を行う。この工程では貼り合わせ界面において、Si−O−Si結
合の応力緩和が起こり、貼り合わせ界面が安定化する。即ち、単結晶シリコン層806を
支持基板上に完全に接着させるための工程となる。こうして貼り合わせ界面が安定化する
ことで埋め込み絶縁層807が形成される(図17(E))。なお、本実施の形態では、
水素含有層803を形成し、水素含有層803に沿って破断面を発生させて薄膜の単結晶
シリコン層806を形成しているが、これに限られるものではなく、水素含有層803を
設けずに単結晶シリコン基板801を研磨することにより薄膜の単結晶シリコン層806
を形成してもよい。
P(ケミカルメカニカルポリッシング)と呼ばれる研磨工程や還元雰囲気中で高温(90
0〜1200℃程度)のファーネスアニール処理を行えば良い。
、更に好ましくは10nm〜30nm)とすれば良い。
6を選択的にエッチングすることにより、後に形成されるTFTの活性層となる島状の単
結晶シリコン層808を形成する。なお、本実施の形態では一つの島状の単結晶シリコン
層しか記載していないが、同一基板上に複数の島状の単結晶シリコン層が形成されていて
もよい。(図17(F))
製することができる。
、コンタクトホール形成時のエッチングの制御を容易に行うことができる。また、半導体
層に形成されたコンタクトホールの側面においてソース電極又はドレイン電極と電気的な
接続をとることができるため、特性の劣化が抑えられた半導体装置を容易に作製すること
ができる。また、本実施の形態に係る半導体装置は、活性層として単結晶半導体層を用い
るため、更に特性を向上させることができる。
本実施の形態では、実施の形態1で説明した半導体装置とエレクトロルミネッセンス素子
(以下、「EL素子」ともいう。)を有する表示装置(EL表示装置)を作製する方法に
ついて説明する。なお、本実施の形態において用いることが可能な半導体装置は実施の形
態1に示すものに限られず、実施の形態2〜6で説明した半導体装置を用いてもよい。
り出す構造にするため、透光性を有する膜を用いて第1の電極110を形成する。本実施
の形態では、酸化珪素を含む酸化インジウムスズ(ITSO)を第1の電極110として
用いる。
1701〜1703を覆う絶縁層1710と、TFT1701〜1703のソース領域又
はドレイン領域と電気的に接続する配線1704〜1709を形成する。次に、配線17
04〜1709を覆うように絶縁層109を形成し、絶縁層109上に配線1709と電
気的に接続する第1の電極110を形成する。次に、第1の電極110の端部及び絶縁層
109を覆うように絶縁膜111(バンク、隔壁、障壁、土手などとも呼ばれる。)を形
成する。
ルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル
酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポ
リベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又
は珪素、酸素、水素からなる化合物のうちSi−O−Si結合を含む無機シロキサン、珪
素に結合されている水素がメチルやフェニルのような有機基に置換された有機シロキサン
系の絶縁性材料を用いることができる。アクリル、ポリイミド等の感光性、非感光性の材
料を用いて形成してもよい。本実施の形態では、感光性ポリイミドを用いて、平坦な領域
で膜厚が1.5μmとなるように絶縁膜111を形成する。
成される電界発光層112(有機化合物を含む層)、第2の電極113の被覆性を向上さ
せることができる。
10及び絶縁膜111に対して、高密度プラズマ装置を用いて窒化処理又は酸化処理を行
うとよい。第1の電極110を高密度プラズマ装置を用いて窒化又は酸化することで、電
極の表面改質の際のプラズマダメージが少なく、より欠陥の少ない表面を得ることができ
るため、本実施の形態の発光素子による表示は高精細で表示ムラが少ない。さらに、絶縁
膜111を窒化した場合、絶縁膜111の表面が改質され、絶縁膜内部への水分の吸収を
抑えることができる。また、絶縁膜111を酸化した場合、膜が強固になり、有機ガスの
放出を抑えることができる。本実施の形態では、高密度プラズマ装置を用いることでプラ
ズマダメージの少ない処理を行うことが可能である。ここで、絶縁膜111表面に対して
、酸化処理を行うか、窒化処理を行うかは絶縁膜の材料及び効果を考えて適宜選択すれば
よい。
図示していないが、本実施の形態では赤(R)、緑(G)、青(B)の各色に対応した電
界発光層を作り分けている。本実施の形態では電界発光層112として、赤(R)、緑(
G)、青(B)の発光を示す材料を、蒸着マスクを用いた蒸着法によって、それぞれ選択
的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料は、蒸着マスクを
用いた蒸着法によってそれぞれ選択的に形成する方法や、液滴吐出法により形成すること
ができる。液滴吐出法の場合、マスクを用いずにRGBの塗り分けを行うことができると
いう利点がある。本実施の形態では、赤(R)、緑(G)、青(B)の発光を示す材料を
蒸着法によってそれぞれ形成する。
1%以下とする雰囲気で加熱処理を行い、水分などを除去することが好ましい。本実施の
形態では、300℃で1時間加熱処理を行う。
113としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金
MgAg、MgIn、AlLi、CaF2、または窒化カルシウム)を用いればよい。こ
うして第1の電極110、電界発光層112及び第2の電極113からなる発光素子が形
成される。
0の間に形成された膜を透過して第1の電極110側から矢印の方向に射出される。
。パッシベーション膜としては、窒化珪素、酸化珪素、酸化窒化珪素(SiON)、窒化
酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON
)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化ア
ルミニウム、ダイヤモンドライクカーボン(DLC)、窒素含有炭素膜(CN)を含む絶
縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。また、
シリコン(Si)と酸素(O)との結合で骨格構造が構成されるシロキサンを用いてもよ
い。シロキサンは、置換基として少なくとも水素を含む有機基(例えばアルキル基、芳香
族炭化水素)が用いられる。また、置換基としてフルオロ基、又は少なくとも水素を含む
有機基とフルオロ基とを用いてもよい。
、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲
で成膜可能であるため、耐熱性の低い電界発光層112の上方にも容易に成膜することが
できる。また、DLC膜は酸素に対するブロッキング効果が高く、電界発光層112の酸
化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層
112が酸化するといった問題を防止することができる。
素子を封止する。断面からの水分の侵入がシール材によって遮断されるので、発光素子の
劣化が防止でき、表示装置の信頼性が向上する。なお、シール材で囲まれた領域には充填
材を充填してもよく、窒素雰囲気下で封止することによって、窒素等を封入してもよい。
また充填材は、液状の状態で滴下し、表示装置内に充填することもできる。本実施の形態
は、下面射出型のため、透光性を有する充填材を使用する必要はないが、充填材を透過し
て光を取り出す構造の場合は、透光性を有す材料を用いて充填材を形成する必要がある。
充填材の一例としては、可視光硬化、紫外線硬化または熱硬化のエポキシ樹脂が挙げられ
る。以上の工程において、発光素子を有する表示装置が完成する。
ましい。本実施の形態では、画素領域を取り囲むように封止基板に形成された凹部に乾燥
剤を設置し、薄型化を妨げない構成とする。また、ゲート配線層に対応する領域にも乾燥
剤を設置することにより吸水面積を広く取ることができ、吸水効果が高い。また、直接発
光しないゲート配線層上に乾燥剤を形成しているので、光取り出し効率を低下させること
もない。
バー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金
属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。封
止基板又はカバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用い
ることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また
、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等の
シール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて
密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けること
も有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子よりの光
を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形
成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能で
ある。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表され
る吸湿材を添加しておくことは有効である。
製されており、半導体膜の表面でエッチングを止める必要がないため、コンタクトホール
形成時のエッチングの制御を容易に行うことができる。また、半導体層に形成されたコン
タクトホールの側面においてソース電極又はドレイン電極と電気的な接続をとることがで
きるため、特性の劣化が抑えられた半導体装置を容易に作製することができる。従って、
特性のよいEL表示装置を容易に作製することができる。
本実施の形態では、実施の形態1で作製した半導体装置を用いて、透過型液晶表示装置を
作製する方法について説明する。もちろん、実施の形態2〜6で作製した半導体装置を用
いることもできる。
覆う絶縁層1710と、TFT1701〜1703のソース領域又はドレイン領域と電気
的に接続する配線1704〜1709を形成する(図19)。次に、配線1704〜17
09を覆うように絶縁層109を形成し、絶縁層109上に配線1709と電気的に接続
する第1の電極110を形成する。本実施の形態では、第1の電極110の材料として、
酸化珪素を含む酸化インジウムスズ(ITSO)を用いる。次に、図19に示すように、
絶縁層109及び第1の電極110上に配向膜1801を形成する。本実施の形態では、
配向膜1801にポリイミドを用いた。次に対向基板1802を用意する。対向基板18
02は、ガラス基板1803、透明導電膜からなる対向電極1804、配向膜1805と
で構成される。
貼り合わせる。ここで、両基板の間隔を一定に保つために、配向膜1801と配向膜18
05との間にスペーサを設けても良い。その後、両基板の間に液晶1807を注入し、封
止材によって封止することで図19に示すような透過型液晶表示装置が完成する。
表示装置はこれに限定されない。第1の電極110として反射性を有する電極を用いたり
、第1の電極110の上面又は下面に反射膜を設けることで、反射型液晶表示装置に用い
ることができる。また、半透過型液晶表示装置に用いてもよい。
製されており、半導体膜の表面でエッチングを止める必要がないため、コンタクトホール
形成時のエッチングの制御を容易に行うことができる。また、半導体層に形成されたコン
タクトホールの側面においてソース電極又はドレイン電極と電気的な接続をとることがで
きるため、特性の劣化が抑えられた半導体装置を容易に作製することができる。従って、
特性のよい液晶表示装置を容易に作製することができる。
本実施の形態では、実施の形態1〜6で説明した薄膜トランジスタ、記憶素子およびアン
テナを含む本発明の半導体装置の作製方法について、図面を参照して説明する。
す半導体装置の上面構造の一例を示し、図20(A)の断面構造の一部を図20(B)に
示している。
アンテナ1203を有している(図20(A))。なお、図20(B)において、領域1
204は図20(A)の集積回路部1201の断面構造の一部に対応し、領域1205は
図20(A)のメモリ部1202の断面構造の一部に対応し、領域1206は図20(A
)のアンテナ1203の断面構造の一部に対応している。
03を介して設けられた薄膜トランジスタ(TFT)744〜748と、薄膜トランジス
タ744〜748上に設けられた絶縁膜750と、当該絶縁膜750上に設けられたソー
ス電極又はドレイン電極として機能する導電膜752〜761とを有する。また、絶縁膜
750及び導電膜752〜761上に設けられた絶縁膜762と、絶縁膜762上に設け
られた導電膜763〜765と、絶縁膜762及び導電膜763〜764の一部を覆うよ
うに設けられた絶縁膜766と、絶縁膜766上に設けられた記憶素子部789、790
と、導電膜765上に設けられたアンテナとして機能する導電層786と、絶縁膜766
、導電膜771及びアンテナとして機能する導電層786を覆うように設けられた絶縁膜
772と、絶縁膜772上に設けられた第2の基体776を有している。なお、第1の基
体775及び第2の基体776とによって、半導体装置の集積回路部1201、メモリ部
1202、アンテナ1203は封止されている。
法で作製されており、半導体膜の表面でエッチングを止める必要がないため、コンタクト
ホール形成時のエッチングの制御を容易に行うことができる。また、半導体層に形成され
たコンタクトホールの側面においてソース電極又はドレイン電極と電気的な接続をとるこ
とができるため、特性の劣化が抑えられた半導体装置を容易に作製することができる。従
って、特性のよい無線通信可能な半導体装置を容易に作製することができる。
31 絶縁層
32 半導体層
33 ゲート絶縁層
34 導電層
36 絶縁層
203 絶縁層
204 導電層
205 薄膜トランジスタ
32a チャネル形成領域
32b 不純物領域
32c 不純物領域
Claims (3)
- 第1の絶縁層と、
前記第1の絶縁層上方の第2の絶縁層と、
前記第2の絶縁層上方の半導体層と、
前記半導体層上方のゲート絶縁層と、
前記ゲート絶縁層上方のゲート電極と、
前記ゲート電極上方の第3の絶縁層と、
前記第3の絶縁層上方の導電層と、を有し、
前記ゲート絶縁層は、前記半導体層と重なり且つ前記ゲート電極と重なる領域と、前記半導体層と重なり且つ前記ゲート電極と重ならない領域とを有し、
前記ゲート絶縁層は、端部を前記半導体層上に有し、
前記第1の絶縁層は、開口部を有さず、
前記第2の絶縁層は、第1の開口部を有し、
前記半導体層は、第2の開口部を有し、
前記第3の絶縁層は、第3の開口部を有し、
前記導電層は、前記ゲート絶縁層とは接せず、
前記導電層は、前記第1の開口部の側面と、前記第2の開口部の側面と、前記第3の開口部の側面とに接する半導体装置。 - 請求項1において、
前記第1の絶縁層は、窒化シリコン膜であり、
前記第2の絶縁層は、酸化シリコン膜である半導体装置。 - 請求項1において、
前記第1の絶縁層は、窒化酸化シリコン膜であり、
前記第2の絶縁層は、酸化窒化シリコン膜である半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021164004A JP7263470B2 (ja) | 2007-03-26 | 2021-10-05 | 半導体装置 |
JP2023064667A JP2023083384A (ja) | 2007-03-26 | 2023-04-12 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007078067 | 2007-03-26 | ||
JP2007078067 | 2007-03-26 | ||
JP2018128703A JP2018152621A (ja) | 2007-03-26 | 2018-07-06 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018128703A Division JP2018152621A (ja) | 2007-03-26 | 2018-07-06 | 半導体装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019224309A Division JP6742494B2 (ja) | 2007-03-26 | 2019-12-12 | 半導体装置 |
JP2021164004A Division JP7263470B2 (ja) | 2007-03-26 | 2021-10-05 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019197923A true JP2019197923A (ja) | 2019-11-14 |
JP2019197923A5 JP2019197923A5 (ja) | 2020-07-30 |
JP6956764B2 JP6956764B2 (ja) | 2021-11-02 |
Family
ID=39792845
Family Applications (10)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008060946A Expired - Fee Related JP5512931B2 (ja) | 2007-03-26 | 2008-03-11 | 半導体装置の作製方法 |
JP2014065147A Expired - Fee Related JP5820496B2 (ja) | 2007-03-26 | 2014-03-27 | 半導体装置の作製方法 |
JP2014200208A Withdrawn JP2015057831A (ja) | 2007-03-26 | 2014-09-30 | 半導体装置 |
JP2016123374A Active JP6246269B2 (ja) | 2007-03-26 | 2016-06-22 | 半導体装置 |
JP2017218131A Expired - Fee Related JP6524186B2 (ja) | 2007-03-26 | 2017-11-13 | 半導体装置 |
JP2018128703A Withdrawn JP2018152621A (ja) | 2007-03-26 | 2018-07-06 | 半導体装置 |
JP2019144995A Active JP6956764B2 (ja) | 2007-03-26 | 2019-08-07 | 半導体装置 |
JP2019224309A Active JP6742494B2 (ja) | 2007-03-26 | 2019-12-12 | 半導体装置 |
JP2021164004A Active JP7263470B2 (ja) | 2007-03-26 | 2021-10-05 | 半導体装置 |
JP2023064667A Pending JP2023083384A (ja) | 2007-03-26 | 2023-04-12 | 半導体装置 |
Family Applications Before (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008060946A Expired - Fee Related JP5512931B2 (ja) | 2007-03-26 | 2008-03-11 | 半導体装置の作製方法 |
JP2014065147A Expired - Fee Related JP5820496B2 (ja) | 2007-03-26 | 2014-03-27 | 半導体装置の作製方法 |
JP2014200208A Withdrawn JP2015057831A (ja) | 2007-03-26 | 2014-09-30 | 半導体装置 |
JP2016123374A Active JP6246269B2 (ja) | 2007-03-26 | 2016-06-22 | 半導体装置 |
JP2017218131A Expired - Fee Related JP6524186B2 (ja) | 2007-03-26 | 2017-11-13 | 半導体装置 |
JP2018128703A Withdrawn JP2018152621A (ja) | 2007-03-26 | 2018-07-06 | 半導体装置 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019224309A Active JP6742494B2 (ja) | 2007-03-26 | 2019-12-12 | 半導体装置 |
JP2021164004A Active JP7263470B2 (ja) | 2007-03-26 | 2021-10-05 | 半導体装置 |
JP2023064667A Pending JP2023083384A (ja) | 2007-03-26 | 2023-04-12 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7763981B2 (ja) |
JP (10) | JP5512931B2 (ja) |
KR (7) | KR101534070B1 (ja) |
CN (2) | CN102157566B (ja) |
TW (2) | TWI559448B (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5512930B2 (ja) | 2007-03-26 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8178927B2 (en) * | 2008-05-14 | 2012-05-15 | Qimonda Ag | Integrated circuits having a contact structure having an elongate structure and methods for manufacturing the same |
JP5525224B2 (ja) * | 2008-09-30 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2011003797A (ja) * | 2009-06-19 | 2011-01-06 | Toshiba Corp | 半導体装置及びその製造方法 |
US8780629B2 (en) | 2010-01-15 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US8207025B2 (en) * | 2010-04-09 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
WO2011158704A1 (en) | 2010-06-18 | 2011-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP5739257B2 (ja) | 2010-08-05 | 2015-06-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8946066B2 (en) * | 2011-05-11 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
DE112012002394T5 (de) * | 2011-06-08 | 2014-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Sputtertarget, Verfahren zum Herstellen eines Sputtertargets und Verfahren zum Bilden eines Dünnfilmes |
KR20140086954A (ko) | 2011-10-28 | 2014-07-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
TWI613824B (zh) | 2011-12-23 | 2018-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
US9112037B2 (en) * | 2012-02-09 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8883584B2 (en) * | 2012-07-03 | 2014-11-11 | Institute of Microelectronics, Chinese Academy of Sciences | Method of manufacturing semiconductor device with well etched spacer |
KR102222344B1 (ko) * | 2013-05-02 | 2021-03-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2014181785A1 (en) | 2013-05-09 | 2014-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9590109B2 (en) | 2013-08-30 | 2017-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
WO2015097589A1 (en) | 2013-12-26 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102529174B1 (ko) * | 2013-12-27 | 2023-05-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9831238B2 (en) * | 2014-05-30 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including insulating film having opening portion and conductive film in the opening portion |
SG10201912585TA (en) | 2014-05-30 | 2020-02-27 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
US9455337B2 (en) * | 2014-06-18 | 2016-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP6462035B2 (ja) * | 2016-04-29 | 2019-01-30 | エルジー ディスプレイ カンパニー リミテッド | バックプレーン基板及びそれを用いた有機発光表示装置 |
US10084030B2 (en) | 2016-04-29 | 2018-09-25 | Lg Display Co., Ltd. | Backplane substrate and organic light emitting diode display using the same |
TWI600168B (zh) * | 2016-11-02 | 2017-09-21 | 律勝科技股份有限公司 | 薄膜電晶體的積層體結構 |
WO2018120087A1 (zh) * | 2016-12-30 | 2018-07-05 | 深圳市柔宇科技有限公司 | 阵列基板及阵列基板制造方法 |
WO2019082024A1 (en) | 2017-10-27 | 2019-05-02 | Semiconductor Energy Laboratory Co., Ltd. | LIGHT EMITTING ELEMENT, DISPLAY DEVICE, ELECTRONIC DEVICE, AND LIGHTING DEVICE |
CN111081773B (zh) | 2018-10-18 | 2023-03-24 | 联华电子股份有限公司 | 氧化物半导体装置以及其制作方法 |
US20220042166A1 (en) | 2019-03-15 | 2022-02-10 | Mitsubishi Materials Corporation | Tungsten oxide sputtering target |
CN113725149B (zh) * | 2021-08-30 | 2023-10-10 | 长江存储科技有限责任公司 | 材料的填充方法、半导体结构和3d nand存储器 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175506A (ja) * | 1991-12-26 | 1993-07-13 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JPH05347412A (ja) * | 1992-06-15 | 1993-12-27 | Nec Corp | 半導体集積回路 |
JPH10150198A (ja) * | 1996-11-18 | 1998-06-02 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
JP2001111058A (ja) * | 1999-10-12 | 2001-04-20 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP2004140274A (ja) * | 2002-10-21 | 2004-05-13 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005072350A (ja) * | 2003-08-26 | 2005-03-17 | Mitsubishi Electric Corp | 半導体装置、その製造方法および回路の製造方法 |
JP2005252112A (ja) * | 2004-03-05 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法、並びに前記薄膜トランジスタを用いた電子機器 |
JP2006179874A (ja) * | 2004-11-26 | 2006-07-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2006287205A (ja) * | 2005-03-07 | 2006-10-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2007013091A (ja) * | 2005-05-31 | 2007-01-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (88)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5831562A (ja) * | 1981-08-19 | 1983-02-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US5121186A (en) * | 1984-06-15 | 1992-06-09 | Hewlett-Packard Company | Integrated circuit device having improved junction connections |
JPH0276264A (ja) | 1988-09-12 | 1990-03-15 | Sony Corp | Soi型半導体装置 |
JPH02268416A (ja) * | 1989-04-11 | 1990-11-02 | Matsushita Electron Corp | 半導体装置の製造方法及びそれに使用するフオトマスク |
JP2940880B2 (ja) * | 1990-10-09 | 1999-08-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US6028333A (en) * | 1991-02-16 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
US5289030A (en) * | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
KR960004150B1 (ko) * | 1991-02-16 | 1996-03-27 | 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 | 표시장치 |
EP0499979A3 (en) * | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
US5854494A (en) * | 1991-02-16 | 1998-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
JP3556679B2 (ja) * | 1992-05-29 | 2004-08-18 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
US5521107A (en) * | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
JP2794678B2 (ja) * | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
US5468987A (en) * | 1991-03-06 | 1995-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
USRE36314E (en) * | 1991-03-06 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode |
JP3277548B2 (ja) * | 1991-05-08 | 2002-04-22 | セイコーエプソン株式会社 | ディスプレイ基板 |
JPH0513762A (ja) | 1991-07-05 | 1993-01-22 | Sharp Corp | 薄膜トランジスタにおけるコンタクトホールの形成方法 |
TW476451U (en) * | 1991-08-23 | 2002-02-11 | Semiconductor Energy Lab | Semiconductor device |
JP2845303B2 (ja) * | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
US5545571A (en) * | 1991-08-26 | 1996-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of making TFT with anodic oxidation process using positive and negative voltages |
US5650338A (en) * | 1991-08-26 | 1997-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming thin film transistor |
US5495121A (en) * | 1991-09-30 | 1996-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US5485019A (en) | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
TW222345B (en) * | 1992-02-25 | 1994-04-11 | Semicondustor Energy Res Co Ltd | Semiconductor and its manufacturing method |
US6709907B1 (en) * | 1992-02-25 | 2004-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
TW223178B (en) * | 1992-03-27 | 1994-05-01 | Semiconductor Energy Res Co Ltd | Semiconductor device and its production method |
US6624450B1 (en) * | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
JPH05283407A (ja) * | 1992-04-06 | 1993-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
US5899709A (en) * | 1992-04-07 | 1999-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device using anodic oxidation |
JP3254007B2 (ja) * | 1992-06-09 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 薄膜状半導体装置およびその作製方法 |
TW232751B (en) * | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
US5338702A (en) * | 1993-01-27 | 1994-08-16 | International Business Machines Corporation | Method for fabricating tungsten local interconnections in high density CMOS |
JP3452981B2 (ja) | 1994-04-29 | 2003-10-06 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
US6433361B1 (en) * | 1994-04-29 | 2002-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method for forming the same |
US6337232B1 (en) * | 1995-06-07 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region |
JPH07335906A (ja) * | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
DE69523135T2 (de) * | 1994-12-28 | 2002-05-02 | Canon Kk | Bildverarbeitungsvorrichtung und Verfahren |
KR0168355B1 (ko) * | 1995-11-02 | 1999-02-01 | 김광호 | 반도체장치의 배선 형성방법 |
US6284591B1 (en) * | 1995-11-02 | 2001-09-04 | Samsung Electromics Co., Ltd. | Formation method of interconnection in semiconductor device |
US5940732A (en) * | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
US6043164A (en) * | 1996-06-10 | 2000-03-28 | Sharp Laboratories Of America, Inc. | Method for transferring a multi-level photoresist pattern |
JPH10135475A (ja) * | 1996-10-31 | 1998-05-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH1050609A (ja) * | 1997-03-31 | 1998-02-20 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置の作製方法 |
TW362258B (en) * | 1998-03-20 | 1999-06-21 | United Microelectronics Corp | Silicon trench contact structure on the insulation layer |
JP2000012868A (ja) * | 1998-06-23 | 2000-01-14 | Toshiba Corp | 半導体装置及びその製造方法 |
US6235628B1 (en) * | 1999-01-05 | 2001-05-22 | Advanced Micro Devices, Inc. | Method of forming dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide middle etch stop layer |
US6187663B1 (en) * | 1999-01-19 | 2001-02-13 | Taiwan Semiconductor Manufacturing Company | Method of optimizing device performance via use of copper damascene structures, and HSQ/FSG, hybrid low dielectric constant materials |
FR2798512B1 (fr) * | 1999-09-14 | 2001-10-19 | Commissariat Energie Atomique | Procede de realisation d'une connexion en cuivre au travers d'une couche de materiau dielectrique d'un circuit integre |
JP4132556B2 (ja) * | 2000-03-22 | 2008-08-13 | 三菱電機株式会社 | 液晶表示装置および液晶表示装置の製造方法 |
JP2001308330A (ja) * | 2000-04-19 | 2001-11-02 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
JP3415602B2 (ja) * | 2000-06-26 | 2003-06-09 | 鹿児島日本電気株式会社 | パターン形成方法 |
JP3586647B2 (ja) * | 2000-12-26 | 2004-11-10 | Hoya株式会社 | グレートーンマスク及びその製造方法 |
KR100491141B1 (ko) * | 2001-03-02 | 2005-05-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법 |
JP2002328396A (ja) * | 2001-04-26 | 2002-11-15 | Nec Corp | 液晶表示装置及びその製造方法 |
JP3987303B2 (ja) * | 2001-06-06 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
US7042024B2 (en) * | 2001-11-09 | 2006-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
JP4369109B2 (ja) | 2001-11-14 | 2009-11-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7238557B2 (en) * | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
JP2003188386A (ja) * | 2001-12-20 | 2003-07-04 | Sony Corp | 半導体装置およびその製造方法 |
US7038239B2 (en) * | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
JP3989761B2 (ja) * | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
JP3989763B2 (ja) * | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
US7411215B2 (en) * | 2002-04-15 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
US7242021B2 (en) * | 2002-04-23 | 2007-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display element using semiconductor device |
TWI263339B (en) * | 2002-05-15 | 2006-10-01 | Semiconductor Energy Lab | Light emitting device and method for manufacturing the same |
JP4565799B2 (ja) * | 2002-07-01 | 2010-10-20 | 大林精工株式会社 | 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置 |
JP4268792B2 (ja) * | 2002-10-22 | 2009-05-27 | 東芝松下ディスプレイテクノロジー株式会社 | 薄膜トランジスタの製造方法 |
JP2005109347A (ja) * | 2003-10-01 | 2005-04-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2005109346A (ja) * | 2003-10-01 | 2005-04-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
CN100499035C (zh) * | 2003-10-03 | 2009-06-10 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
KR100623228B1 (ko) * | 2003-11-27 | 2006-09-18 | 삼성에스디아이 주식회사 | 박막트랜지스터, 상기 박막트랜지스터를 구비하는유기전계발광표시장치 및 상기 박막트랜지스터의 제조방법 |
JP2005228819A (ja) * | 2004-02-10 | 2005-08-25 | Mitsubishi Electric Corp | 半導体装置 |
JP2005236202A (ja) * | 2004-02-23 | 2005-09-02 | Seiko Epson Corp | 半導体装置およびその製造方法 |
KR100600875B1 (ko) * | 2004-06-10 | 2006-07-14 | 삼성에스디아이 주식회사 | 평판 표시 장치용 반도체 소자 및 그 형성 방법 |
US7297629B2 (en) * | 2004-09-15 | 2007-11-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ultra-thick metal-copper dual damascene process |
JP4610285B2 (ja) * | 2004-09-30 | 2011-01-12 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
US20060091397A1 (en) * | 2004-11-04 | 2006-05-04 | Kengo Akimoto | Display device and method for manufacturing the same |
JP2006228921A (ja) * | 2005-02-17 | 2006-08-31 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
JP2006235281A (ja) | 2005-02-25 | 2006-09-07 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
JP2006269491A (ja) * | 2005-03-22 | 2006-10-05 | Seiko Epson Corp | 半導体装置の製造方法 |
JP5008323B2 (ja) * | 2005-03-28 | 2012-08-22 | 株式会社半導体エネルギー研究所 | メモリ装置 |
JP5386058B2 (ja) * | 2005-04-28 | 2014-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5154000B2 (ja) * | 2005-05-13 | 2013-02-27 | ラピスセミコンダクタ株式会社 | 半導体装置 |
CN100565868C (zh) * | 2005-06-28 | 2009-12-02 | 株式会社半导体能源研究所 | 半导体器件 |
US7737442B2 (en) * | 2005-06-28 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5270349B2 (ja) * | 2006-08-25 | 2013-08-21 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
JP5512930B2 (ja) * | 2007-03-26 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2008
- 2008-03-11 JP JP2008060946A patent/JP5512931B2/ja not_active Expired - Fee Related
- 2008-03-12 US US12/046,817 patent/US7763981B2/en active Active
- 2008-03-24 KR KR1020080026763A patent/KR101534070B1/ko active IP Right Grant
- 2008-03-26 TW TW104132154A patent/TWI559448B/zh not_active IP Right Cessation
- 2008-03-26 CN CN201110030644.1A patent/CN102157566B/zh not_active Expired - Fee Related
- 2008-03-26 CN CN2008100867942A patent/CN101276840B/zh active Active
- 2008-03-26 TW TW097110806A patent/TWI512888B/zh active
-
2010
- 2010-07-21 US US12/840,442 patent/US8624400B2/en active Active
-
2014
- 2014-03-27 JP JP2014065147A patent/JP5820496B2/ja not_active Expired - Fee Related
- 2014-09-19 KR KR1020140125132A patent/KR101725120B1/ko active IP Right Grant
- 2014-09-30 JP JP2014200208A patent/JP2015057831A/ja not_active Withdrawn
-
2015
- 2015-09-30 KR KR1020150137920A patent/KR20150118070A/ko not_active IP Right Cessation
-
2016
- 2016-06-22 JP JP2016123374A patent/JP6246269B2/ja active Active
-
2017
- 2017-11-13 JP JP2017218131A patent/JP6524186B2/ja not_active Expired - Fee Related
-
2018
- 2018-07-06 JP JP2018128703A patent/JP2018152621A/ja not_active Withdrawn
- 2018-10-08 KR KR1020180119754A patent/KR20180114540A/ko active Search and Examination
-
2019
- 2019-08-07 JP JP2019144995A patent/JP6956764B2/ja active Active
- 2019-09-18 KR KR1020190114642A patent/KR102267813B1/ko active IP Right Grant
- 2019-12-12 JP JP2019224309A patent/JP6742494B2/ja active Active
-
2021
- 2021-02-24 KR KR1020210024708A patent/KR102369448B1/ko active IP Right Grant
- 2021-10-05 JP JP2021164004A patent/JP7263470B2/ja active Active
-
2022
- 2022-02-24 KR KR1020220024699A patent/KR102513070B1/ko active IP Right Grant
-
2023
- 2023-04-12 JP JP2023064667A patent/JP2023083384A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175506A (ja) * | 1991-12-26 | 1993-07-13 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JPH05347412A (ja) * | 1992-06-15 | 1993-12-27 | Nec Corp | 半導体集積回路 |
JPH10150198A (ja) * | 1996-11-18 | 1998-06-02 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
JP2001111058A (ja) * | 1999-10-12 | 2001-04-20 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP2004140274A (ja) * | 2002-10-21 | 2004-05-13 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005072350A (ja) * | 2003-08-26 | 2005-03-17 | Mitsubishi Electric Corp | 半導体装置、その製造方法および回路の製造方法 |
JP2005252112A (ja) * | 2004-03-05 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法、並びに前記薄膜トランジスタを用いた電子機器 |
JP2006179874A (ja) * | 2004-11-26 | 2006-07-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2006287205A (ja) * | 2005-03-07 | 2006-10-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2007013091A (ja) * | 2005-05-31 | 2007-01-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7263470B2 (ja) | 半導体装置 | |
JP5779266B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20201013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6956764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |