TWI559448B - 半導體裝置及其製法 - Google Patents

半導體裝置及其製法 Download PDF

Info

Publication number
TWI559448B
TWI559448B TW104132154A TW104132154A TWI559448B TW I559448 B TWI559448 B TW I559448B TW 104132154 A TW104132154 A TW 104132154A TW 104132154 A TW104132154 A TW 104132154A TW I559448 B TWI559448 B TW I559448B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
semiconductor
film
insulating
Prior art date
Application number
TW104132154A
Other languages
English (en)
Other versions
TW201601251A (zh
Inventor
山崎舜平
須澤英臣
笹川慎也
倉田求
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201601251A publication Critical patent/TW201601251A/zh
Application granted granted Critical
Publication of TWI559448B publication Critical patent/TWI559448B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

半導體裝置及其製法
本發明係關於一種半導體裝置及其製造方法。注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性來發揮功能的所有裝置。
近年來，正在積極地製造將薄膜電晶體(TFT)形成於玻璃等具有絕緣表面的基板上，並且使用該薄膜電晶體作為開關元件等的半導體裝置。藉由使用CVD法、光微影處理等，將島狀半導體膜形成於具有絕緣表面的基板上，並且將該島狀半導體膜的一部分用作通道形成區而設置該薄膜電晶體。(例如，專利文獻1)
[專利文獻1]日本專利申請特開平第08-018055號公報
圖21表示薄膜電晶體的示意截面圖。如圖21所示，薄膜電晶體在基板30上形成有用作底膜的絕緣層31，在絕緣層31上形成有具有通道形成區32a、用作源區及汲區的雜質區32b、32c的半導體層32，在半導體層32及 絕緣層31上形成有用作閘極絕緣層的絕緣層33，在絕緣層33上形成有用作閘極電極的導電層34，在導電層34上形成有絕緣層203，在絕緣層203上形成有與雜質區32b、32c電連接的佈線204。
普遍認為在圖21的結構中，為了將佈線與源區或汲區的表面電連接，需要在開口部的底部形成用作源區或汲區的半導體層。因此，當在絕緣層中形成開口部時蝕刻控制很不容易。這是在將半導體層形成為50nm以下的薄膜時特別明顯出現的問題。
本發明是解決上述問題的技術，並且提供當形成接觸孔時容易進行蝕刻控制的半導體裝置的製造技術。
本發明的半導體裝置至少包括：形成在絕緣表面上的半導體層；形成在半導體層上的第一絕緣層；形成在第一絕緣層上的閘極電極；形成在閘極電極上的第二絕緣層；以及形成在第二絕緣層上以充填一開口部的一導電層，其中，該開口部至少在半導體層及第二絕緣層中形成且露出絕緣表面的一部分。注意，這裏的導電層在形成於半導體層中的接觸孔的側面處與半導體層電連接。此外，也可以形成接觸孔以暴露半導體層表面的一部分。也就是說，也可以採用如下結構：形成在半導體層中的開口被形成為具有比形成在第二絕緣層中的開口小的俯視面積，並且在形成於半導體層中的接觸孔的側面處以及半導體層的表面上 導電層與半導體層電連接。
本發明的半導體裝置可以藉由如下步驟製造：在絕緣表面上形成半導體層；在半導體層上形成第一絕緣層；在第一絕緣層上形成閘極電極；在閘極電極上形成第二絕緣層；至少在所述半導體層及所述第二絕緣層中形成露出所述絕緣表面的一部分的開口部；以及在絕緣表面及所述第二絕緣層上以填充該開口部而形成一導電層。
另外，本發明的半導體裝置可以藉由如下步驟製造：在基板上形成第一絕緣層；在第一絕緣層上形成第二絕緣層；在第二絕緣層上形成半導體層；在半導體層上形成第三絕緣層；在第三絕緣層上形成閘極電極；在閘極電極上形成第四絕緣層；至少在第二絕緣層、半導體層及第四絕緣層中形成露出第一絕緣層表面的一部分的開口部；以及在所述第一絕緣層的表面及第四絕緣層上以填充該開口部而形成導電層。
另外，本發明的半導體裝置可以藉由如下步驟製造：在基板上形成第一絕緣層；在第一絕緣層上形成第二絕緣層；在第二絕緣層上形成半導體層；在半導體層上形成第三絕緣層；在第三絕緣層上形成閘極電極；在閘極電極上形成第四絕緣層；在第四絕緣層上形成抗蝕劑，以抗蝕劑作為掩模至少在第四絕緣層中形成露出半導體層表面的一部分的第一開口部；以抗蝕劑作為掩模至少蝕刻第二絕緣層、半導體層及第四絕緣層以形成露出第一絕緣層表面及半導體層表面的一部分的第二開口部；以及在第一絕緣層 的表面、半導體層的表面及第四絕緣層上以填充該第二開口部而形成導電層。此外，第一開口部可以藉由濕蝕刻形成，第二開口部可以藉由乾蝕刻形成。
另外，本發明的半導體裝置可以藉由如下步驟製造：在基板上形成第一絕緣層；在第一絕緣層上形成第二絕緣層；在第二絕緣層上形成半導體層；在半導體層上形成第三絕緣層；在第三絕緣層上形成閘極電極；在閘極電極上形成第四絕緣層；在第四絕緣層上形成抗蝕劑，並且以抗蝕劑作為掩模至少在第四絕緣層中形成露出半導體層表面的一部分的第一開口部；蝕刻抗蝕劑以縮減該抗蝕劑，並且以抗蝕劑作為掩模至少對第二絕緣層、半導體層及第四絕緣層進行蝕刻，來形成露出第一絕緣層表面及半導體層表面的一部分的第二開口部；以及在第一絕緣層的表面、半導體層的表面及第四絕緣層上以填該第二開口部而形成導電層。此外，第一開口部及第二開口部可以藉由乾蝕刻形成。
在本發明中，不必在半導體膜的表面上停止蝕刻，因此可以容易進行當形成接觸孔時的蝕刻控制。此外，由於能夠在形成於半導體層中的接觸孔的側面處獲得與源極電極或汲極電極的電連接，所以可以容易製造特性惡化少的半導體裝置。
30‧‧‧基板
31‧‧‧絕緣層
32‧‧‧半導體層
32a、32d、32e‧‧‧通道形成區
32b、32c‧‧‧雜質區
33‧‧‧絕緣層
34‧‧‧導電層
203‧‧‧絕緣層
204‧‧‧導電層
205‧‧‧薄膜電晶體
36‧‧‧絕緣層
31a‧‧‧第一絕緣層
31b‧‧‧第二絕緣層
201‧‧‧半導體膜
202‧‧‧抗蝕劑
107‧‧‧絕緣層
121‧‧‧雜質元素
207‧‧‧抗蝕劑
1102‧‧‧矽化物區
1101‧‧‧絕緣層
34a‧‧‧第一導電層
34b‧‧‧第二導電層
1103‧‧‧金屬層
601‧‧‧單晶矽基板
602‧‧‧含氧的層
603‧‧‧埋入絕緣層
604、605‧‧‧單晶矽層
801‧‧‧單晶矽基板
802‧‧‧氧化矽膜
803‧‧‧含氫的層
804‧‧‧單晶矽基板
806‧‧‧單晶矽層
807‧‧‧埋入絕緣層
808‧‧‧單晶矽層
110‧‧‧第一電極
1701-1703‧‧‧TFT
1704-1709‧‧‧佈線
109‧‧‧絕緣層
111‧‧‧絕緣膜
112‧‧‧場致發光層
113‧‧‧第二電極
1710‧‧‧絕緣層
1801‧‧‧對準膜
1802‧‧‧相對基板
1803‧‧‧玻璃基板
1804‧‧‧相對電極
1805‧‧‧對準膜
1806‧‧‧TFT基板
1807‧‧‧液晶
1200‧‧‧半導體裝置
1201‧‧‧積體電路部
1202‧‧‧記憶體部
1203‧‧‧天線
1204、1205‧‧‧區域
744-748‧‧‧TFT
775‧‧‧第一基板
703、750‧‧‧絕緣層
752-761‧‧‧導電層
762‧‧‧絕緣層
763-765‧‧‧導電層
766‧‧‧絕緣層
789、790‧‧‧記憶體元件
772‧‧‧絕緣層
771‧‧‧導電膜
786‧‧‧導電層
776‧‧‧第二電極
圖1A至1C是說明本發明的半導體裝置的結構的俯 視圖以及截面圖；圖2A至2H是說明本發明的半導體裝置的製造方法的截面圖；圖3A至3F是說明本發明的半導體裝置的製造方法的截面圖；圖4A至4D是說明本發明的半導體裝置的製造方法的截面圖；圖5A至5C是說明本發明的半導體裝置的結構的俯視圖以及截面圖；圖6A至6D是說明本發明的半導體裝置的製造方法的截面圖；圖7A至7C是說明本發明的半導體裝置的結構的俯視圖以及截面圖；圖8A至8F是說明本發明的半導體裝置的製造方法的截面圖；圖9A至9D是說明本發明的半導體裝置的製造方法的截面圖；圖10A至10F是說明本發明的半導體裝置的製造方法的截面圖；圖11A至11C是說明本發明的半導體裝置的結構的俯視圖以及截面圖；圖12A至12D是說明本發明的半導體裝置的製造方法的截面圖；圖13A和13B是說明本發明的半導體裝置的結構的 截面圖；圖14A和14B是說明本發明的半導體裝置的結構的截面圖；圖15A和15B是說明本發明的半導體裝置的結構的截面圖；圖16A至16D是說明本發明的半導體裝置的製造方法的截面圖；圖17A至17F是說明本發明的半導體裝置的製造方法的截面圖；圖18是說明本發明的半導體裝置的結構的截面圖；圖19是說明本發明的半導體裝置的結構的截面圖；圖20A和20B是說明本發明的半導體裝置的結構的俯視圖以及截面圖；和圖21是說明現有的半導體裝置的結構的截面圖。
下面，參考附圖對本發明的實施例模式進行說明。但是，本發明不局限於以下說明，所屬技術領域的普通技術人員可以很容易地理解的一個事實就是，其方式和詳細內容可以被變換為各種各樣的形式，而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在以下所示的實施例模式所記載的內容中。此外，在以下說明的本發明的結構中，有時在不同附圖之間共同使用表示相同部分的符號。
實施例模式1
在本實施例模式中，說明容易進行當形成接觸孔時的蝕刻控制的半導體裝置的結構及製造方法。
圖1是為了說明根據本發明的半導體裝置的主要結構的俯視圖以及截面圖。圖1A特別表示薄膜電晶體的俯視圖，圖1B表示圖1A中的虛線A-B之間的截面圖，圖1C表示圖1A中的虛線C-D之間的截面圖。
本實施例模式所示的半導體裝置包括：薄膜電晶體205，其具有中間夾著絕緣層31在基板30上設置為島狀的半導體層32、形成在半導體層32上的閘極絕緣層33、中間夾著閘極絕緣層33在半導體層32的上方設置的用作閘極電極的導電層34；覆蓋閘極絕緣層33及導電層34而設置的絕緣層203；設置在絕緣層203上的用作源極電極或汲極電極的導電層204(圖1A至1C)。另外，半導體層32除了通道形成區32a和用作源區或汲區的雜質區32b、32c以外，還包括絕緣層36。該絕緣層36形成在半導體層32的端部，即這裏的與導電層34的下方的通道形成區32a相接的部分。
在本實施例模式所示的半導體裝置中，藉由蝕刻絕緣層203及半導體層32的雜質區32b、32c來形成到達第二絕緣層31b的接觸孔(也稱為開口部)，然後，以填充該接觸孔的方式形成導電層204。也就是說，在本實施例模式中，導電層204和雜質區32b、32c在形成於雜質區 32b、32c中的接觸孔的側面處電連接。
在本實施例模式中，不必在半導體層的表面上停止蝕刻，因此可以容易進行當形成接觸孔時的蝕刻控制。此外，由於能夠在形成於半導體層中的接觸孔的側面處獲得與源極電極或汲極電極的電連接，所以可以容易製造特性惡化少的半導體裝置。
在此，不需要形成設置在半導體層的端部的絕緣層36，但是為了防止半導體層32的端部和用作閘極電極的導電層34短路而發生漏電流，較佳的設置該絕緣膜36。由此，在設置絕緣層36的情況下，至少在半導體層32的通道形成區32a的側面(露出部分)形成絕緣層36即可。然而，當然還可以形成於其他的部分。注意，在本實施例模式中，在閘極絕緣層33的下方(基板側)的區域中與閘極絕緣層33相接形成絕緣層36。
接下來，參照附圖對圖1所示的半導體裝置的製造方法的一個例子進行說明。注意，使用圖2A至2D、圖3A至3C、圖4A和4B來說明圖1A的虛線A-B之間的截面中的製造方法，而且使用圖2E至2H、圖3D至3F、圖4C和4D來說明圖1A的虛線C-D之間的截面中的製造方法。
首先，在基板30上形成絕緣層31(圖2A和2E)。在本實施例模式中，絕緣層31具有雙層結構，其包括形成在基板30上的第一絕緣層31a以及形成在第一絕緣層31a上的第二絕緣層31b。
基板30可以使用玻璃基板、石英基板、金屬基板(例如，陶瓷基板、不銹鋼基板等)、以及Si基板等半導體基板等。另外，作為塑膠基板，還可以選擇聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)、或丙烯等的基板。
絕緣層31例如藉由使用CVD法或濺射法等並且使用氧化矽、氮化矽、氧氮化矽(SiOxNy)(x>y>0)、氮氧化矽(SiNxOy)(x>y>0)等絕緣材料形成。例如，較佳的，形成氮氧化矽膜作為第一絕緣層31a，並且形成氧氮化矽膜作為第二絕緣層31b。另外，也可以形成氮化矽膜作為第一絕緣層31a，並且形成氧化矽膜作為第二絕緣層31b。藉由形成絕緣層31，可以防止鹼金屬等雜質從基板30擴散而污染形成在該絕緣層31上的元件。
接著，在絕緣層31上形成半導體膜201。半導體膜201可以由非晶半導體膜或晶體半導體膜形成。作為晶體半導體膜，可以使用藉由熱處理或雷射照射使在絕緣層31上形成的非晶半導體膜晶化而成的半導體膜等。作為半導體材料，較佳的使用矽，另外還可以使用矽鍺半導體等。
以10nm至200nm，較佳的為10nm至50nm左右，更佳的為10nm至30nm左右的膜厚度形成半導體膜201。此外，當形成50nm以下的半導體膜時，可以在以50nm以上的膜厚度形成半導體膜之後，對半導體膜的表面進行乾蝕刻處理來形成具有10nm至50nm左右的膜厚度的半導 體膜。作為當進行上述蝕刻時的蝕刻氣體，可以使用氯基氣體如Cl2、BCl3或SiCl4等；氟基氣體如CF4、NF3、SF6或CHF3等；或者將O2氣體、H2氣體、惰性氣體如He、Ar等適當地添加於氟基氣體中的混合氣體等。此外，也可以在進行乾蝕刻之前，對半導體膜的表面進行稀氫氟酸處理來去除形成在半導體表面的自然氧化膜，然後，對半導體膜的表面進行臭氧水處理，來在半導體膜的表面形成氧化膜。
藉由以50nm以下左右的膜厚度形成半導體膜201，可以減少形成在半導體膜表面的閘極絕緣層的覆蓋缺陷。此外，藉由以薄膜形狀形成半導體膜，可以進一步使TFT小型化。此外，即使在增加對通道形成區摻雜的雜質元素的量以便控制TFT的臨界值電壓時，也藉由以薄膜形狀形成半導體膜，容易製造完全耗盡型TFT，因此可以製造在優良的S值的狀態下其臨界值電壓被控制的TFT。
當使用藉由照射雷射光束進行非晶半導體膜的晶化或再晶化而成的膜作為半導體膜201時，作為雷射光束的光源可以使用LD激發的連續振蕩(CW)雷射(YVO4，二次諧波(波長為532nm))。並不需要特別局限於二次諧波，但是二次諧波的能量效率比更高次的高次諧波優越。因為當將CW雷射照射到半導體膜時，可以對半導體膜連續供給能量，所以一旦使半導體膜成為熔化狀態，可以使該熔化狀態繼續下去。再者，可以藉由掃描CW雷射使半導體膜的固液介面移動，形成沿著該移動方向的朝向一個 方向的長的晶粒。此外，使用固體雷射是因為與氣體雷射等相比，其輸出的穩定性高，而可以期待穩定的處理的緣故。注意，不局限於CW雷射，也可以使用重復頻率為10MHz以上的脈衝雷射。當使用重復頻率高的脈衝雷射時，如果雷射的脈衝間隔比半導體膜從熔化到固化的時間短，則可以將半導體膜一直保留為熔化狀態，並且可以藉由固液介面的移動形成由朝向一個方向的長的晶粒構成的半導體膜。也可以使用其他CW雷射以及重復頻率為10MHz以上的脈衝雷射。例如，作為氣體雷射，有Ar雷射、Kr雷射、CO2雷射等。作為固體雷射，有YAG雷射、YLF雷射、YAlO3雷射、GdVO4雷射、KGW雷射、KYW雷射、變石雷射、Ti：藍寶石雷射、Y2O3雷射、YVO4雷射等。此外，也有陶瓷雷射如YAG雷射、Y2O3雷射、GdVO4雷射、YVO4雷射等。作為金屬蒸氣雷射可以舉出氦鎘雷射等。此外，當從雷射振蕩器將雷射光束以TEM00(單橫模)振蕩來發射時，可以提高在被照射面上獲得的線狀射束點的能量均勻性，所以是較佳的。另外，也可以使用脈衝振蕩的受激準分子雷射。
然後，在半導體膜201上選擇性地形成抗蝕劑202(圖2A、2E)。然後，以抗蝕劑202作為掩模對半導體膜進行乾蝕刻，來形成島狀半導體層32(圖2B、2F)。注意，抗蝕劑202用作進行蝕刻時的掩模，可以適當地選擇使用正型光致抗蝕劑或負型光致抗蝕劑等。
作為當進行乾蝕刻時的蝕刻氣體，可以使用氟基氣體 如CF4、NF3、SF6或CHF3等；或者將O2氣、H2氣、惰性氣體如He、Ar等適當地添加於氟基氣體中的混合氣體等。較佳的使用CF4和O2的混合氣體、SF6和O2的混合氣體、CHF3和He的混合氣體、CF4和H2的混合氣體。此外，作為蝕刻，不局限於乾蝕刻，也可以進行濕蝕刻。在此情況下，可以藉由對半導體膜201進行使用以TMAH(四甲基氫氧化銨)為代表的有機鹼性水溶液的濕蝕刻，來形成島狀半導體層32。另外，當作為蝕刻液使用TMAH等時，因為只有半導體膜201被選擇性地蝕刻，所以可以不損傷底絕緣層31地進行蝕刻。如此，藉由將形成在絕緣表面上的半導體層分開地形成為島狀，可以在相同的基板上形成多個薄膜電晶體和週邊電路的情況下，使各個元件分離。
此外，既可以將半導體層32形成為其端部成為垂直形狀，又可以將半導體層32形成為其端部成為錐形形狀。藉由改變蝕刻條件等，可以適當地選擇半導體層32的端部的形狀。較佳的將半導體層32的端部形成為其錐形角成為45度以上且低於95度、更佳的為60度以上且低於95度，即可。藉由將半導體層32的端部形成得近於垂直形狀，可以減少寄生通道。
接著，去除形成在半導體層32上的抗蝕劑202。
接著，覆蓋半導體層32地形成絕緣層107(以下，也稱為第三絕緣層107)(圖2C、2G)。藉由利用CVD法或濺射法且使用氧化矽、氮化矽、氧氮化矽、氮氧化 矽、SiOF、SiOC、DLC、多孔二氧化矽等材料，來形成第三絕緣層107。
以能夠充分地覆蓋半導體層32的端部的膜厚度形成第三絕緣層107。較佳的在其膜厚度為形成在下層的半導體層32的膜厚度的1.5倍至3倍的範圍內形成第三絕緣層107。
接著，藉由對第三絕緣層107進行以垂直方向為主體的各向異性蝕刻而選擇性地蝕刻，來形成與半導體層32的側面相接的絕緣層36(以下，也稱為第四絕緣層36)(圖2D、2H)。
當對第三絕緣層107進行以垂直方向為主體的各向異性刻蝕時，從形成在半導體層32的一個表面上以及第二絕緣層31b上的第三絕緣層107逐漸被蝕刻。注意，在半導體層32的一個表面上以及第二絕緣層31b上形成具有大致相同的膜厚度的第三絕緣層107。因此，藉由當半導體層32的一個表面露出時停止蝕刻，可以只在與半導體層32的側面相接的區域以及其附近留下第三絕緣層107。留下的第三絕緣層107相當於第四絕緣層36。注意，藉由將半導體層32的端部形成得近於垂直形狀，可以容易只在與半導體層32的側面相接的區域以及其附近留下第三絕緣層107。就是說，可以容易形成第四絕緣層36。
對於第三絕緣層107的蝕刻方法沒有特別限制，只要是可以進行以垂直方向為主體的各向異性刻蝕即可。例如，可以利用反應離子蝕刻(RIE)。此外，根據電漿的 發生方法，反應離子蝕刻被分類為平行平板方式、磁控方式、雙頻方式、ECR方式、黑裏康(helicon)方式、ICP方式等。作為此時使用的蝕刻氣體，選擇在第三絕緣層107和此外的層(半導體層32)之間可以取得蝕刻選擇比，即可。當選擇性地蝕刻絕緣膜時，例如可以使用CHF3、CF4、C4F8、C2F6、NF3等氟基氣體。此外，也可以適當地添加氦(He)、氬(Ar)、氙(Xe)等惰性氣體、或者O2氣、H2氣。
藉由適當地選擇用來形成薄膜的材料、蝕刻條件等，可以改變第四絕緣層36的形狀。在本實施例模式中，將第四絕緣層36形成為其距底面(與第二絕緣層31b相接的面)的垂直方向的高度與半導體層32大體上一致。此外，將第四絕緣層36的不與半導體層的側面相接的面形成為彎曲狀。具體地說，將它形成為具有任意曲率且對於相接的半導體層32的側面彎曲為凸形狀。當然，本發明沒有特別限制，也可以將第四絕緣層36形成為具有角的形狀，而不是彎曲狀。較佳的是，當將第四絕緣層36的角落部分形成為慢坡的形狀時，可以使層疊在上層的層(在此，絕緣層33)的覆蓋性良好。注意，蝕刻條件除了是指蝕刻氣體的種類、各種氣體的流量比率之外，還是指施加到裝有基板的電極的電力量、裝有基板的電極的電極溫度、反應室內的壓力等。
接著，在半導體層32以及第四絕緣層36上形成絕緣層33(以下，也稱為第五絕緣層33)(圖3A、3D)。藉 由利用CVD法或濺射法且使用氧化矽、氮化矽、氧氮化矽、氮氧化矽、氮化鋁等材料，來形成第五絕緣層33。此外，藉由使用這些材料中的一種或多種以單層結構或疊層結構來形成第五絕緣層33。在其膜厚度為1nm至50nm、較佳的為1nm至20nm、更佳的為1nm至10nm的範圍內形成第五絕緣層33。
注意，絕緣層36的形成方法不局限於本實施例模式所示的方法。也可以藉由對半導體層32的端部進行濕式氧化或者在含有氧的氣氛中進行電漿處理來形成絕緣層36。在此情況下，較佳的，當在形成半導體層32上形成絕緣層33之後，去除覆蓋半導體層32的端部的絕緣層33，然後，藉由對半導體層32的露出部分進行電漿處理或濕式氧化來形成絕緣層36。
另外，當採用濕式氧化時，可以將藉由使用含有臭氧的水溶液、含有過氧化氫的水溶液、含有硫酸的水溶液、含有碘酸的水溶液、或含有硝酸的水溶液對半導體層32的表面進行處理而在半導體層32的露出部分形成的氧化膜用作絕緣層36。含有臭氧的水溶液、含有過氧化氫的水溶液、含有硫酸的水溶液、含有碘酸的水溶液、或含有硝酸的水溶液還可以含有醋酸或草酸。
另外，作為含有氧的氣氛可以舉出：氧(O2)和稀有氣體(含有He、Ne、Ar、Kr、Xe中的至少一種)的混合氣體氣氛；氧、氫(H2)和稀有氣體的混合氣體氣氛；一氧化二氮和稀有氣體的混合氣體氣氛；一氧化二氮、氫和 稀有氣體的混合氣體氣氛。例如，可以使用氧(O2)、氫(H2)和氬(Ar)的混合氣體。此時的氣體流量是：氧為0.1至100sccm、氫為0.1至100sccm、氬為100至5000sccm，即可。此外，較佳的以氧：氫：氬=1：1：100的比率引入混合氣體。例如，引入5sccm的氧、5sccm的氫、500sccm的氬，即可。
另外，作為含有氮的氣氛可以舉出：氮(N2)和稀有氣體(含有He、Ne、Ar、Kr、Xe中的至少一種)的混合氣體氣氛；氮、氫和稀有氣體的混合氣體氣氛；氨(NH3)和稀有氣體的混合氣體氣氛。
此外，在上述氣體氣氛中使用電子密度為1×1011cm-3以上且電子溫度為1.5eV以下的電漿來進行電漿處理。更詳細地，使用電子密度為1×1011cm-3以上1×1013cm-3以下且電子溫度為0.5eV以上1.5eV以下的電漿來進行該電漿處理。由於電漿的電子密度高且形成在基板30上的被處理物(這裏是半導體層32)附近的電子溫度低，所以可以防止被處理物因電漿損傷。另外，由於電漿電子密度高，為1×1011cm-3以上，因此採用電漿處理使被照射物氧化或氮化來形成的氧化膜或氮化膜，與採用CVD法及濺射法等形成的膜相比，其膜厚度等具有優良的均勻性，並且可以形成緻密的膜。另外，由於電漿電子溫度低，為1.5eV以下，因此與現有的電漿處理或熱氧化法相比，可以在更低的溫度下進行氧化或氮化處理。例如，即使在比玻璃基板的應變點低100℃以上的溫度下進行電漿處理， 也可以充分地進行氧化處理。另外，作為用於形成電漿的頻率，可以使用如微波(2.45GHz)等的高頻。
然後，在閘極絕緣層33上形成用作閘極電極的導電層34(圖3B、3E)。在此示出了導電膜34被形成為單層結構的例子，但是，當然也可以將導電材料設為兩層或三層以上的疊層結構。注意，雖然在此未圖示，但是可以藉由對被形成為覆蓋閘極絕緣層33上的導電層選擇性地進行蝕刻，來形成導電層34。
導電層34可以由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等的元素、以這些元素為主要成分的合金材料或化合物材料形成。另外，還可以由以摻雜了磷等雜質元素的多晶矽為代表的半導體材料形成導電層34。例如，當將導電層34形成為由第一導電膜和第二導電膜構成的疊層結構時，可以使用氮化鉭形成第一導電膜，並且使用鎢形成第二導電膜。注意，導電層34不局限於該組合，當以層疊的形式形成導電層34時，可以將上述材料自由組合來形成導電層34。
接著，以導電層34作為掩模，對半導體層32導入雜質元素121，來在半導體層32中形成雜質區32b、32c以及不導入雜質元素121的通道形成區32a(圖3B、3E)。注意，在此因為橫過島狀半導體層32地形成導電層34之後導入雜質元素，藉由將雜質導入於不被導電層34覆蓋的半導體層32的區域中，而形成雜質區32b、32c，並且 在被導電層34覆蓋的半導體層32的區域中形成不導入雜質元素121的通道形成區32a。
在此，作為雜質元素121，可以使用賦予n型的雜質元素或賦予p型的雜質元素。作為顯示n型的雜質元素，可以使用磷(P)或砷(As)等。作為顯示p型的雜質元素，可以使用硼(B)、鋁(Al)、或鎵(Ga)等。例如，作為雜質元素121，將磷(P)以1×1018至1×1021/cm3的濃度導入於半導體層32，而形成顯示n型的雜質區32b、32c即可。注意，在通道形成區32a與源區或汲區的雜質區32b、32c之間，也可以形成以比源區或汲區的雜質區32b、32c低濃度添加有雜質的低濃度雜質區(LDD區)。藉由設置低濃度雜質區，可以緩和汲極端部的電場，並且可以抑制因重復進行寫入及擦除而導致的劣化。
此外，也可以將具有與添加於雜質區32b、32c中的雜質相反的導電類型的雜質元素(例如，對n型TFT使用硼)添加於通道形成區32a中。藉由將相反導電類型的雜質添加於通道形成區32a中，可以控制TFT的臨界值電壓。注意，既可以藉由閘極電極進行摻雜來添加該雜質元素，又可以在形成閘極電極之前預先添加雜質元素。
隨後，以覆蓋導電層34、閘極絕緣層33的方式形成絕緣層203(圖3C、3F)。接著，在絕緣層203上選擇性地形成抗蝕劑207。
然後，藉由乾蝕刻在絕緣層203、閘極絕緣層33及 半導體層32中形成接觸孔(圖4A、4C)。接著，在絕緣層203上選擇性地形成用作源極電極或汲極電極的導電層204(圖4B、4D)。這裏，以填充在絕緣層203、閘極絕緣層33以及半導體層32中形成的接觸孔的方式形成導電層204。從而，導電層204和用作源區或汲區的雜質區32b、32c被設置為在形成於雜質區域32b、32c中的接觸孔的側面處電連接。
在此，作為絕緣層203，可以使用藉由CVD法或濺射法等形成的氧化矽、氧氮化矽(SiOxNy)(x>y>0)、氮氧化矽(SiNxOy)(x>y>0)等。此外，可以由如下材料構成的單層或疊層形成：有機材料如聚醯亞胺、聚醯胺、聚乙烯基苯酚、苯並環丁烯、丙烯、環氧等；矽氧烷樹脂等的矽氧烷材料；或惡唑樹脂等。矽氧烷材料相當於包含Si-O-Si鍵的材料。矽氧烷的骨架結構由矽(Si)和氧(O)鍵構成。作為取代基，使用至少包含氫的有機基團(例如烷基或芳香烴)。氟基團也可以用作取代基。惡唑樹脂例如是感光聚苯並惡唑等。感光聚苯並惡唑具有低的介電常數(在常溫1MHz下介電常數為2.9)、高的耐熱性(在5℃/分鐘的升溫下，熱分解溫度為550℃，這是藉由TG-DTA：熱重量檢測-差熱分析儀測量(Thermo Gravimetry-Differential Thermal Analysis)測定的)以及低的吸濕率(常溫時24小時0.3%)。與聚醯亞胺等的介電常數(約3.2至3.4)相比，惡唑樹脂具有較低的介電常數(約2.9)，因此，可以抑制寄生電容的產生並可以 以高速工作。在此，由如下材料構成的單層或疊層形成絕緣膜203：藉由CVD法形成的氧化矽、氧氮化矽(SiOxNy)(x>y>0)、氮氧化矽(SiNxOy)(x>y>0)。此外，也可以由如下材料層疊而形成絕緣膜203：有機材料如聚醯亞胺、聚醯胺、聚乙烯基苯酚、苯並環丁烯、丙烯、環氧等；矽氧烷樹脂等的矽氧烷材料；或惡唑樹脂等。
導電層204可以使用由選自鋁、鎢、鈦、鉭、鉬、鎳、釹中的一種元素或者包含多種該元素的合金構成的單層或疊層結構。例如，作為由包含多種上述元素的合金構成的導電膜，可以由含有鈦的鋁合金、含有釹的鋁合金等來形成。此外，當由疊層結構形成導電層204時，例如，也可以是在鈦層之間夾有鋁層或上述鋁合金層的疊層結構。
藉由上述處理，可以製造包括薄膜電晶體205的半導體裝置。
在本實施例模式中，不必在半導體膜的表面上停止蝕刻，因此可以容易進行當形成接觸孔時的蝕刻控制。此外，由於能夠在形成於半導體層中的接觸孔的側面處獲得與源極電極或汲極電極的電連接，所以可以容易製造特性惡化少的半導體裝置。
另外，可以在半導體層的通道形成區的端部選擇性地將絕緣層形成得厚。由此，可以緩和電場集中在半導體層的通道形成區的端部。從而，可以降低閘極的漏電錯誤， 且提高閘極電極的耐壓性。
實施例模式2
在本實施例模式中，說明與圖1不同的半導體裝置的結構及其製造方法。
圖5是為了說明根據本實施例模式的半導體裝置的結構的俯視圖以及截面圖。圖5A表示薄膜電晶體的俯視圖，圖5B表示圖5A中的虛線A-B之間的截面圖，圖5C表示圖5A中的虛線C-D之間的截面圖。
本實施例模式所示的半導體裝置包括：薄膜電晶體205，其具有中間夾著絕緣層31在基板30上設置為島狀的半導體層32、形成在半導體層32上的閘極絕緣層33、中間夾著閘極絕緣層33在半導體層32的上方設置的用作閘極電極的導電層34；覆蓋閘極絕緣層33及導電層34地設置的絕緣層203；以及設置在絕緣層203上的用作源極電極或汲極電極的導電層204(圖5A至5C)。另外，半導體層32除了通道形成區32a和用作源區或汲區的雜質區32b、32c以外，還包括絕緣層36。該絕緣層36形成在半導體層32的端部，即這裏的與導電層34的下方的通道形成區32a連接的部分。此外，也可以將具有與添加於雜質區32b、32c中的雜質相反的導電類型的雜質元素添加於通道形成區32a中。
在本實施例模式所示的半導體裝置中，藉由蝕刻絕緣層203、半導體層32的雜質區32b、32c、以及第二絕緣 層31b來形成到達第一絕緣層31a的接觸孔，然後，填充該接觸孔地形成導電層204。也就是說，在本實施例模式中，導電層204和雜質區32b、32c在形成於雜質區32b、32c中的接觸孔的側面處電連接。
接下來，使用圖6A和6B來說明圖5A的虛線A-B之間的截面中的製造方法，而且使用圖6C和6D來說明圖5A的虛線C-D之間的截面中的製造方法。
首先，與實施例模式1相同，在基板30上形成絕緣層31a、31b，在第二絕緣層31b上形成半導體層32、絕緣層36以及閘極絕緣層33，在閘極絕緣層33上形成用作閘極電極的導電層34，並且在導電層34上形成絕緣層203(圖6A、6C)。在此，在絕緣層203上形成抗蝕劑207。
接著，以抗蝕劑207作為掩模，蝕刻絕緣層203、閘極絕緣層33、半導體層32以及第二絕緣層31b，來形成到達第一絕緣層31a的接觸孔(圖6B、6D)。
接著，去除抗蝕劑207。作為之後的處理，與實施例模式1相同，藉由填充接觸孔地形成導電層204，可以製造圖5所示的半導體裝置。
在本實施例模式中，不必在半導體膜的表面上停止蝕刻，因此可以容易進行當形成接觸孔時的蝕刻控制。此外，由於能夠在形成於半導體層中的接觸孔的側面處獲得與源極電極或汲極電極的電連接，所以可以容易製造特性惡化少的半導體裝置。
另外，可以在半導體層的通道形成區的端部選擇性地將絕緣層形成得厚。由此，可以緩和電場集中在半導體層的通道形成區的端部。從而，可以減少閘極的漏電錯誤，且提高閘極電極的耐壓性。
實施例模式3
在本實施例模式中，說明與圖1或圖5不同的半導體裝置的結構及其製造方法。
圖7是為了說明根據本實施例模式的半導體裝置的結構的俯視圖以及截面圖。圖7A表示薄膜電晶體的俯視圖，圖7B表示圖7A中的虛線A-B之間的截面圖，圖7C表示圖7A中的虛線C-D之間的截面圖。
如圖7所示，在被導電層204填充的接觸孔的形狀上，本實施例模式的半導體裝置與圖5所示的結構不同。也就是說，在本實施例模式所示的半導體裝置中，藉由蝕刻絕緣層203、半導體層32的雜質區32b、32c、第二絕緣層31b而形成的到達第一絕緣層31a的接觸孔被形成為使半導體層32的表面的一部分(雜質區32b、32c)露出。從而，在本實施例模式中，導電層204和雜質區32b、32c在形成於雜質區32b、32c中的接觸孔的側面處以及雜質區32b、32c的表面上電連接。注意，雖然在本實施例模式中，在第二絕緣層31b中也形成接觸孔，但是也可以在第二絕緣層31b中不形成接觸孔，而使第二絕緣層31b的表面露出地形成該接觸孔。
接下來，使用圖8A至8C、圖9A和9B來說明圖7A的虛線A-B之間的截面中的製造方法，而且使用圖8D至8F、圖9C和9D來說明圖7A的虛線C-D之間的截面中的製造方法。
首先，與實施例模式1相同，在基板30上形成絕緣層31a、31b，在第二絕緣層31b上形成半導體層32、絕緣層36以及閘極絕緣層33，在閘極絕緣層33上形成用作閘極電極的導電層34，並且在導電層34上形成絕緣層203(圖8A、8D)。在此，在絕緣層203上形成抗蝕劑207。
接著，以抗蝕劑207作為掩模，對絕緣層203、閘極絕緣層33進行乾蝕刻來形成到達半導體層32的接觸孔(圖8B、8E)。
接著，以抗蝕劑207作為掩模，對絕緣層203、閘極絕緣層33進行濕蝕刻來使絕緣層203及閘極絕緣層33向外縮小。
然後，以抗蝕劑207作為掩模，對半導體層32及第二絕緣層31b進行乾蝕刻，來形成到達第一絕緣層31a的接觸孔。由此，可以形成使雜質區32b、32c的側面以及雜質區32b、32c的表面的一部分露出的接觸孔。
作為之後的處理，與實施例模式1或實施例模式2相同，藉由填充接觸孔地形成導電層204，可以製造圖7所示的半導體裝置。
接下來，參考圖10說明與圖8和圖9所示的方法不 同的製造方法。使用圖10A至10C來說明圖7A的虛線A-B之間的截面中的製造方法，而且使用圖10D至10F來說明圖7A的虛線C-D之間的截面中的製造方法。
首先，與圖8B和8E相同，在基板30上形成絕緣層31a、31b，在第二絕緣層31b上形成半導體層32、絕緣層36以及閘極絕緣層33，在閘極絕緣層33上形成用作閘極電極的導電層34，在導電層34上形成絕緣層203，並且，以形成在絕緣層203上的抗蝕劑207作為掩模，對絕緣層203及閘極絕緣層33進行乾蝕刻來形成接觸孔(圖10A、10D)。
接著，對抗蝕劑207進行乾蝕刻來使該抗蝕劑207向外縮小(圖10B、10E)。然後，以抗蝕劑207作為掩模，對絕緣層203、閘極絕緣層33、半導體層32、第二絕緣層31b進行乾蝕刻，來形成使第一絕緣層31a露出的接觸孔(圖10C、10F)。由此，可以形成使雜質區32b、32c的側面以及雜質區32b、32c的表面的一部分露出的接觸孔。
作為之後的處理，與實施例模式1相同，藉由填充接觸孔地形成導電層204，可以製造圖7所示的半導體裝置。
在本實施例模式中，不必在半導體膜的表面上停止蝕刻，因此可以容易進行當形成接觸孔時的蝕刻控制。此外，由於絕緣層203和半導體層32形成台階形狀，所以可以提高接觸孔的側面處的導電層204的覆蓋性，且防止 導電層204的膜厚度的不均勻以及導電層204的佈線斷裂，而且可以抑制接觸電阻的不均勻。此外，由於能夠在形成於半導體層中的接觸孔的側面處獲得與源極電極或汲極電極的電連接，所以可以容易製造特性惡化少的半導體裝置。
另外，可以在半導體層的通道形成區的端部選擇性地將絕緣層形成得厚。由此，可以緩和電場集中在半導體層的通道形成區的端部。從而，可以減少閘極的漏電錯誤，且提高閘極電極的耐壓性。
實施例模式4
根據本發明的半導體裝置可以採用各種各樣的形狀，而不局限於實施例模式1至3所示的結構。在本實施例模式中，對部分地將半導體層變為矽化物的薄膜電晶體的結構以及其製造方法進行說明。圖11表示本實施例模式的半導體裝置的結構。圖11A表示俯視圖，圖11B表示圖11A中的虛線A-B之間的截面圖，圖11C表示圖11A中的虛線C-D之間的截面圖。
如圖11所示，本實施例模式的半導體裝置除了圖1所示的結構以外，在半導體層32的表面的一部分中還形成有矽化物區1102。另外，用作閘極電極的導電層34由第一導電層34a和第二導電層34b的疊層結構形成，並且在導電層34的側壁上形成有絕緣層(也稱為側壁絕緣層)1101。而且，在用作源區或汲區的雜質區(也稱為高 濃度雜質區)32b、32c與通道形成區32a之間形成有以比雜質區32b、32c低濃度添加有雜質的區域(也稱為低濃度雜質區)32d、32e。
接下來，對圖11所示的半導體裝置的製造方法進行說明。
首先，與實施例模式1相同，在基板30上形成絕緣層31a、31b，在第二絕緣層31b上形成半導體層32、絕緣層36以及閘極絕緣層33，在閘極絕緣層33上形成用作閘極電極的第一導電層34a、第二導電層34b(圖12A)。然後，在以第二導電層34b為掩模添加第一濃度的賦予一種導電類型的雜質元素之後，進行以第一導電層34a及第二導電層34b為掩模的第二濃度的雜質元素的添加，以自對準的方式形成一對高濃度雜質區32b、32c、一對低濃度雜質區32d、32e、以及通道形成區32a。這裏，作為第一濃度的雜質元素及第二濃度的雜質元素，可以添加相同導電類型的雜質元素，例如作為賦予p型的雜質元素的硼(B)、鋁(Al)、鎵(Ga)；作為賦予n型的雜質元素的磷(P)、砷(As)等。
另外，還可以對通道形成區32a添加用於控制電晶體的臨界值電壓的賦予一種導電類型的雜質元素。可以在形成導電層34之前進行對於通道形成區32a的雜質元素的添加。另外，也可以在添加賦予一種導電類型的雜質元素之後進行熱處理來將添加了的雜質元素啟動。可以藉由雷射光束的照射、使用RTA或退火爐而進行熱處理，並且 在400℃至700℃，較佳的在500℃至650℃的溫度範圍進行即可。另外，較佳的在氮氣氣氛中進行熱處理。
接著，形成與第一導電層34a及第二導電層34b的側面相接的側壁絕緣層1101(參照圖12B)。
藉由在第一導電層34a及第二導電層34b上形成絕緣層，並且藉由以垂直方向為主體的各向異性刻蝕選擇性地蝕刻該絕緣層，來可以形成側壁絕緣層1101。例如，可以藉由CVD法或濺射法並使用氧化矽、氮化矽、氧氮化矽、氮氧化矽等的無機材料；或有機樹脂等的有機材料以單層結構或疊層結構形成絕緣層，並且選擇性地蝕刻該絕緣層來形成側壁絕緣層1101。將側壁絕緣層1101用於在之後形成矽化物區時的矽化物用掩模。另外，這裏將側壁絕緣層1101的未與導電層34a、34b的側面接觸的表面形成為彎曲狀。另外，以完全覆蓋形成閘極電極的第一導電層34a及第二導電層34b的側面的方式形成側壁絕緣層1101。
另外，藉由當形成側壁絕緣層1101時的蝕刻還蝕刻下層的絕緣層33，而選擇性地露出半導體層32的一部分。具體而言，露出與側壁絕緣層1101未重疊的區域的高濃度雜質區32b、32c。另外，取決於蝕刻條件，有時高濃度雜質區域32b、32c的上層也被蝕刻而減少厚度(被稱為膜厚度的減薄)。
接著，在露出了的半導體層32的表面上形成金屬層1103(圖12C)。
只要至少在露出了的半導體層32上形成金屬層1103，即可。換句話說，將金屬層1103形成在與側壁絕緣層1101未重疊的區域的半導體層32上。在本實施例模式中，不僅覆蓋半導體層32的露出表面，而且覆蓋側壁絕緣層1101和導電層34地形成金屬層1103。使用與半導體層反應而形成矽化物的材料來形成金屬層1103。例如，可以使用鎳(Ni)、鈦(Ti)、鈷(Co)或鉑(Pt)等的金屬元素；或者包含該金屬元素的合金材料。使用這些材料藉由濺射法、蒸鍍法、鍍敷法等形成金屬層1103。必須根據要形成的矽化物區的厚度而適當地選擇金屬層1103的厚度。在本實施例模式中，作為金屬層1103形成10nm厚的鎳層。另外，在當形成金屬層1103時，在露出了的半導體層32上形成有自然氧化膜的情況下，先去除自然氧化膜然後形成金屬層1103。
接著，在半導體層32的一部分形成矽化物區1102(圖12D)。
矽化物區1102是藉由進行熱處理，使半導體層32及金屬層1103相接觸的區域反應而形成的。另外，矽化物區1102是使與金屬層1103相接的區域的半導體層32的一部分變為矽化物而形成的。此時，形成在半導體層32中的高濃度雜質區32b、32c由於在其一部分變為矽化物，所以其區域減少。另外，也可以說，在高濃度雜質區的一部分中形成矽化物區。例如，在形成鎳層作為金屬層1103的情況下，作為矽化物區1102形成鎳矽化物。同樣 地，在形成鈦層、鈷層或鉑層作為金屬層1103的情況下，作為矽化物區1102分別形成鈦矽化物、鈷矽化物、鉑矽化物。
可以藉由使用RTA或退火爐來進行熱處理。具體而言，熱處理在300℃至700℃的溫度下進行10秒至1小時，較佳的進行20秒至30分鐘。在本實施例模式中，藉由在550℃下進行30秒的熱處理來形成由鎳矽化物構成的矽化物區1102。
在圖12D中，將矽化物區1102形成為其厚度小於半導體層32中的形成有通道形成區32a的區域的厚度。也就是說，在與側壁絕緣層1101未重疊的區域的半導體層32中，在該區域的半導體層32的與第二絕緣層31b相接的一側形成高濃度雜質區32b、32c，並且與該高濃度雜質區32b、32c的上層相接而形成矽化物區1102。
另外，可以藉由適當地控制所反應的金屬層1103的厚度、熱處理的溫度、熱處理的時間等來選擇矽化物區域1102的形狀和厚度等。例如，如圖13B所示，也可以在與側壁絕緣層1101未重疊的區域的半導體層32中，在該區域的半導體層32的一部分或整體形成從上面到下面的整體形成矽化物的矽化物區1102。這裏，“上面”是指在半導體層32中形成有用來形成矽化物的金屬層的表面一側，而“下面”是指與第二絕緣層31b相接的表面一側。另外，當將從上面到下面的整體半導體層變為矽化物時，在側壁絕緣層1101下形成高濃度雜質區。注意，本發明沒 有特別的限制，還可以在側壁絕緣層1101下的半導體層32(但是，通道形成區32a除外)中也形成有矽化物區的一部分。
另外，當使半導體層32和金屬層1103反應之後未反應的金屬層留下時，去除該未反應的金屬層。這裏雖然未圖示，但是去除在絕緣層36、側壁絕緣層1101、第二導電層34b及第二絕緣層31b上形成的金屬層1103。另外，當未反應的金屬層殘留在被形成的矽化物區1102上時，還去除該殘留的金屬層。可以藉由濕蝕刻或乾蝕刻來進行未反應的金屬層的去除。此時，作為蝕刻氣體或蝕刻溶液，使用能夠充分地獲得未反應的金屬層和其他層(例如，絕緣層36、側壁絕緣層1101、第二導電層34b、第二絕緣層31b、以及矽化物區1102)之間的蝕刻選擇比的氣體或溶液。換句話說，使用相對於金屬層的蝕刻速率高且相對於其他層的蝕刻速率低的蝕刻氣體或蝕刻溶液即可。例如，在使用鎳形成金屬層1103的情況下，可以藉由使用鹽酸(HCl)、硝酸(HNO3)、以及純水(H2O)的混合溶液的濕蝕刻來進行去除。例如，可以將溶液的混合比設定為HCl：HNO3：H2O=3：2：1。
另外，在實施例模式中，由於與半導體層32端部的側面相接地形成絕緣層36，所以可以防止半導體層32的側面當蝕刻去除未反應的金屬層時被蝕刻。
另外，當形成矽化物區時，需要不使該矽化物區及形成閘極電極的導電層相接。這是因為如下緣故：若矽化物 區及閘極電極相接，則閘極電極與源區或汲區短路而不能實現開關特性(接通關斷比)，因而作為半導體裝置不能工作。因此，在本實施例模式中，將形成閘極電極的導電層34a、34b的寬度設定為小於用作閘極絕緣層的絕緣層33的寬度，並且將側壁絕緣層1101的端部與絕緣層33的端部大致一致。
接著，以覆蓋設置在基板30上的絕緣層和導電層等的方式形成絕緣層203(圖13A)。
作為之後的處理，與實施例模式1相同，藉由在絕緣層203及半導體層32中形成到達第二絕緣層31b的接觸孔，並且填充該接觸孔地形成導電層204，可以製造圖11或圖13A所示的半導體裝置。
本實施例模式的半導體裝置的形狀不局限於圖11至圖13所示的形狀，也可以採用圖14和圖15所示的形狀。
在被導電層204填充的接觸孔的形狀上，圖14A所示的半導體裝置與圖13A所示的結構不同。也就是說，在圖14A所示的半導體裝置中，以蝕刻絕緣層203、半導體層32的雜質區32b、32c以及第二絕緣層31b而到達第一絕緣層31a的方式形成被導電層204填充的接觸孔。從而，在本實施例模式中，導電層204和雜質區32b、32c在形成於雜質區32b、32c中的接觸孔的側面處電連接。圖14A所示的接觸孔可以利用與實施例模式3相同的步驟而形成。另外，不局限於圖14A所示的結構，還可以如圖 14B所示那樣，在半導體層32的一部分或整體中形成將從上面到下面整體變為矽化物的矽化物區1102。
另外，在被導電層204填充的接觸孔的形狀上，圖15A所示的半導體裝置與圖13A所示的結構不同。也就是說，在本實施例模式所示的半導體裝置中，藉由蝕刻絕緣層203、半導體層32的雜質區32b、32c、第二絕緣層31b而形成的到達第一絕緣層31a的接觸孔被形成為使半導體層32的表面的一部分(雜質區32b、32c)露出。從而，在本實施例模式中，導電層204和雜質區32b、32c在形成於雜質區32b、32c中的接觸孔的側面處以及雜質區32b、32c的表面上電連接。注意，雖然在本實施例模式中，在第二絕緣層31b中也形成接觸孔，但是也可以在第二絕緣層31b中不形成接觸孔，而使第二絕緣層31b的表面露出地形成該接觸孔。圖15A所示的接觸孔可以利用與實施例模式3相同的步驟而形成。另外，不局限於圖15A所示的結構，還可以如圖15B所示那樣，在半導體層32的一部分或整體中形成將從上面到下面整體變為矽化物的矽化物區1102。
在本實施例模式中，不必在半導體膜的表面上停止蝕刻，因此可以容易進行當形成接觸孔時的蝕刻控制。此外，由於能夠在形成於半導體層中的接觸孔的側面處獲得與源極電極或汲極電極的電連接，所以可以容易製造特性惡化少的半導體裝置。
實施例模式5
實施例模式1至4所說明的半導體裝置可以在單晶矽 基板形成由氧化矽構成的氧化膜，並且使用形成在氧化膜上的單晶半導體膜作為啟動層。在本實施例模式中，對使用被稱為SIMOX的SOI技術的半導體裝置進行說明。
首先，準備用作單晶矽層的形成材料的單晶矽基板601(圖16A)。雖然這裏描述了使用P型單晶矽基板的情況，但是也可以使用N型單晶矽基板。當然，也可以使用單晶矽鍺基板。
接著，對單晶矽基板601添加氧離子來在預定深度處形成含氧的層602(圖16B)。例如，可以以大約1×1018原子/cm2的劑量添加氧離子。另外，含氧的層602的形成深度(單晶矽基板601的主表面和含氧的層602之間的距離)成為作為之後形成的TFT的啟動層發揮作用的單晶矽層的膜厚度。
接著，在800℃至1200℃的溫度下進行熱處理，將含氧的層602變化為埋入絕緣層603。含氧的層602的深度方向的寬度取決於離子添加時的氧離子的分佈。由於氧離子的濃度從單晶矽基板601向含氧的層602的方向降低，所以單晶矽基板601和埋入絕緣層603之間的介面不明顯。然而，藉由上述熱處理，單晶矽基板601和埋入絕緣層603之間的介面變得非常明顯(圖16B、16C)。
該埋入絕緣層603的膜厚度為10nm至500nm(典型為20nm至50nm)。在本實施例模式中，單晶矽基板601和埋入絕緣層603的介面穩定地結合，因此，可以形成20nm至50nm的薄的埋入絕緣層。
如此，藉由形成埋入絕緣層603，單晶矽基板的一部分殘留在埋入絕緣層603上，從而形成單晶矽層604。另外，控制含氧的層602的形成深度，以便使單晶矽層604的厚度為10nm至200nm(較佳的為10nm至50nm，更佳的為10nm至30nm)，即可。
然後，藉由在單晶矽層604上選擇性地形成抗蝕劑，且選擇性地蝕刻單晶矽層604，來形成用作之後形成的TFT中的啟動層的島狀單晶矽層605。注意，雖然在本實施例模式中，只示出一個島狀單晶矽層，但是也可以在相同的基板上形成多個島狀單晶矽層(圖16D)。
藉由與實施例模式1至實施例模式4同樣地進行之後的處理，可以製造根據本發明的半導體裝置。
根據本實施例模式的半導體裝置不必在半導體膜的表面上停止蝕刻，因此可以容易進行當形成接觸孔時的蝕刻控制。此外，由於能夠在形成於半導體層中的接觸孔的側面處獲得與源極電極或汲極電極的電連接，所以可以容易製造特性惡化少的半導體裝置。此外，根據本實施例模式的半導體裝置使用單晶半導體層作為啟動層，因此可以進一步提高裝置的特性。
實施例模式6
在本實施例模式中，對在單晶矽基板上形成由氧化矽構成的氧化膜，並且使用形成在氧化膜上的單晶半導體膜作為啟動層的半導體裝置進行說明。在本實施例模式中， 對使用藉由Smart-Cut法形成的SOI基板的半導體裝置進行說明。
首先，準備用作單晶矽層的形成材料的單晶矽基板801。雖然這裏描述了使用P型單晶矽基板的情況，但是也可以使用N型單晶矽基板。當然，也可以使用單晶矽鍺基板。
接著，進行熱氧化處理來在其主表面(相當於元件形成表面)形成氧化矽膜802。實施者可以適當地決定氧化矽膜802的膜厚度，例如設定為10nm至500nm(典型為20nm至50nm)，即可。該氧化矽膜802後面被用作SOI基板的埋入絕緣層的一部分(圖17A)。
然後，從單晶矽基板801的主表面一側經過氧化矽膜802添加氫離子來形成含氫的層803(圖17B)。另外，含氫的層803的形成深度(單晶矽基板801的主表面和含氫的層803之間的距離)成為之後作為TFT的啟動層發揮作用的單晶矽層的膜厚度。例如，可以藉由使用離子注入法以1×1016個原子/cm2至1×1017個原子/cm2的劑量添加氫離子，以便使50nm厚的單晶矽層殘留在單晶矽基板801的主表面和含氫的層803之間。
然後，將單晶矽基板801和支撐基板貼在一起。在本實施例模式中，使用單晶矽基板804作為支撐基板，並在其表面上設置貼合用氧化矽膜805(圖17C)。另外，可以使用藉由FZ法形成的矽基板、多晶矽基板等而代替單晶矽基板804。另外，也可以使用高耐熱性基板如石英基 板、陶瓷基板、晶體玻璃基板等。
在此，因為貼合介面由親水性高的氧化矽膜構成，所以由於雙方的膜的表面所包含的水分的反應而貼在一起。
接著，進行400℃至600℃(例如500℃)的熱處理(第一熱處理)。藉由該熱處理，在含氫的層803中產生微小空孔的體積變化，沿含氫的層803發生破斷面。由此，單晶矽基板801被切割，且在支撐基板上留下氧化矽膜802及單晶矽層806(圖17D)。
接著，作為第二熱處理處理，在1050℃至1150℃(例如1100℃)的溫度範圍內進行爐內退火處理。在該處理中，在貼合介面上發生Si-O-Si鍵的應力緩和，從而實現貼合介面的穩定化。也就是說，該處理是為了使單晶矽層806完全貼付在支撐基板上而進行的。如此，藉由使貼合介面穩定化來形成埋入絕緣層807(圖17E)。注意，在本實施例模式中，形成含氫的層803且沿該含氫的層803造成破斷面來形成薄膜單晶矽層806，但是不局限於此，也可以藉由研磨單晶矽基板801而不形成含氫的層803，來形成薄膜單晶矽層806。
然後，也可以進行使單晶矽層806的表面平整化的處理。作為平整化處理，進行被稱為CMP(化學機械研磨)的研磨處理或在還原氣氛中進行高溫(大約900℃至1200℃)的爐內退火處理，即可。
最後的單晶矽層806的厚度為10nm至200nm(較佳的為10nm至50nm，更佳的為10nm至30nm)，即可。
接著，在單晶矽層806上選擇性地形成抗蝕劑，選擇性地蝕刻單晶矽層806，來形成用作之後形成的TFT的啟動層的島狀單晶矽層808。注意，雖然在本實施例模式中，只示出一個島狀單晶矽層，但是也可以在相同的基板上形成多個島狀單晶矽層(圖17F)。
藉由與實施例模式1至實施例模式4同樣地進行之後的處理，可以製造根據本發明的半導體裝置。
根據本實施例模式的半導體裝置不必在半導體膜的表面上停止蝕刻，因此可以容易進行當形成接觸孔時的蝕刻控制。此外，由於能夠在形成於半導體層中的接觸孔的側面處獲得與源極電極或汲極電極的電連接，所以可以容易製造特性惡化少的半導體裝置。此外，根據本實施例模式的半導體裝置使用單晶半導體層作為啟動層，因此可以進一步提高裝置的特性。
實施例模式7
在本實施例模式中，對於具有實施例模式1所示的半導體裝置以及場致發光元件(以下也稱為“EL元件”)的顯示裝置(EL顯示裝置)的製造方法進行說明。注意，可使用於本實施例模式的半導體裝置不局限於實施例模式1所示的，也可以使用實施例模式2至6所示的半導體裝置。
在本實施例模式中，藉由使用具有透光性的膜形成第一電極110，以使其具有從第一電極110一側獲取來自場 致發光元件的光的結構。在本實施例模式中，含有氧化矽的氧化銦錫(ITSO)被用作第一電極110。
首先，如圖18所示，與實施例模式1同樣地形成TFT1701至1703、覆蓋TFT1701至1703的絕緣層1710、與TFT1701至1703的源區或汲區電連接的佈線1704至1709。然後，覆蓋佈線1704至1709地形成絕緣層109，在絕緣層109上形成與佈線1709電連接的第一電極110。然後，覆蓋第一電極110的端部及絕緣層109地形成絕緣膜111(也被稱為堤岸、隔壁、阻擋層、堤壩等)。
作為絕緣膜111，可以使用氧化矽、氮化矽、氧氮化矽、氧化鋁、氮化鋁、氧氮化鋁或其他無機絕緣材料；丙烯、甲基丙烯酸或其衍生物；諸如聚醯亞胺、芳香族聚醯胺或聚苯並咪唑(polybenzimidazole)等耐熱性高分子材料；在由矽、氧、氫組成的化合物中含有Si-O-Si鍵的無機矽氧烷；或其中結合於矽的氫被諸如甲基或苯基等有機基團代替的有機矽氧烷系的絕緣材料。也可以使用丙烯或聚醯亞胺等光敏或非光敏材料。在本實施例模式中，藉由使用光敏聚醯亞胺形成絕緣膜111，以在平坦區內具有1.5μm的厚度。
另外，絕緣膜111較佳的具有曲率半徑連續改變的形狀，以提高絕緣膜111上形成的場致發光層112(包含有機化合物的層)以及第二電極113的覆蓋率。
另外，為了進一步提高可靠性，較佳的在形成場致發 光層112之前，藉由使用高密度電漿設備對第一電極110和絕緣膜111進行氮化處理或氧化處理。藉由使用高密度電漿設備而使第一電極110氮化或氧化，可以減少對電極進行表面改性時造成的電漿損傷，並且可以獲得缺陷較少的表面。因此，本實施例模式中的發光元件可以提供清晰度高和不平整性少的顯示。此外，使絕緣膜111氮化時，絕緣膜111的表面被改性，並能夠防止水分被吸入絕緣膜中。此外，使絕緣膜111氧化時，膜變得更堅固，而有機氣體的釋放得以抑制。在本實施例模式中，可以藉由使用高密度電漿設備進行電漿損傷小的處理。在此，藉由考慮絕緣膜的材料以及效果，適當地選擇對絕緣膜111表面進行氧化處理還是氮化處理，即可。
然後，在第一電極110上形成場致發光層112。儘管圖18僅示出一個像素，但在本實施例模式中，單獨地形成與紅(R)、綠(G)、藍(B)的每個顏色對應的場致發光層。在本實施例模式中，可以藉由使用蒸鍍掩模的蒸鍍法選擇性地形成呈現出紅(R)、綠(G)、藍(B)發光的材料中的每一種，作為場致發光層112。可以藉由使用蒸鍍掩模的蒸鍍法選擇性地形成的方法或液滴噴射法來形成這些呈現紅(R)、綠(G)和藍(B)發光的材料。在採用液滴噴射法的情況下，存在不使用掩模而單獨塗敷R、G、B材料的優點。在本實施例模式中，呈現出紅(R)、綠(G)、藍(B)發光的材料各自藉由蒸鍍法形成。
另外，在蒸鍍EL之前，較佳的藉由在主要成分為惰性氣體、氧濃度為5%以下、水濃度為1%以下的氣氛中的熱處理而去除水氣等。在本實施例模式中，在300℃進行1小時的熱處理。
接著，在場致發光層112上形成由導電膜構成的第二電極113。作為第二電極113，可以使用功函數小的材料(Al、Ag、Li、Ca或它們的合金如MgAg、MgIn、AlLi、CaF2或CaN)。如此，形成由第一電極110、場致發光層112和第二電極113構成的發光元件。
在圖18所示的顯示裝置中，從發光元件發射的光透過在基板101和第一電極110之間形成的膜，並沿箭頭指示的方向從第一電極110一側射出。
另外，覆蓋第二電極113地形成鈍化膜是有效的。作為鈍化膜，可以使用包含氮化矽、氧化矽、氧氮化矽(SiON)、氮氧化矽(SiNO)、氮化鋁(AlN)、氧氮化鋁(AlON)、氮含量高於氧含量的氮氧化鋁(AlNO)、氧化鋁、金剛石類碳(DLC)或含氮碳膜(CN)的絕緣膜，並且可以具有該絕緣膜的單層結構或結合該絕緣層的疊層結構。此外，也可以使用其骨架結構由矽(S)和氧(O)的鍵構成的矽氧烷。在矽氧烷中，使用至少包含氫的有機基(例如，烷基、芳香烴)作為取代基。另外，作為取代基，也可以使用氟基、或者至少包含氫的有機基和氟基。
在這種情況下，較佳的將具有良好覆蓋率的膜用作鈍 化膜，使用碳膜，尤其是DLC膜是有效的。由於DLC膜可以從室溫到100℃以下的溫度範圍內形成，因此可以在具有低耐熱性的場致發光層112的上方也形成DLC膜。此外，DLC膜對氧具有高阻擋性，因此可以抑制場致發光層112被氧化。因此，在後續的密封處理中，場致發光層112被氧化的問題得以防止。
接著，將形成有發光元件的基板101和密封基板藉由密封材料粘合，來密封發光元件。由於藉由密封材料防止水氣從截面方向進入，可以防止發光元件的劣化並提高顯示裝置的可靠性。此外，由密封材料包圍的區域可以由填料填充，並可以藉由在氮氣氣氛中密封而由氮氣等來填充。此外，可以將填料以液體狀態滴入並填充在顯示裝置中。由於本實施例模式採用底部發光型，不一定要使用具有透光性的填料。然而，在藉由填料獲取光的結構的情況下，需要藉由使用具有透光性的材料形成填料。作為填料的一個例子，可以舉出可見光固化、紫外線固化或熱固化環氧樹脂。藉由上述步驟，可以形成具有發光元件的顯示裝置。
較佳的是，在EL顯示面板中提供乾燥劑以防止由於水分造成的元件劣化。在本實施例模式中，在密封基板上形成以包圍圖元區的凹陷部分中提供乾燥劑，使其不會妨礙薄型化。此外，藉由也在與閘極佈線層對應的區域中提供乾燥劑，吸水區域可以更大，並提高吸水效果。此外，由於乾燥劑是在不直接發光的閘極佈線層上形成的，因此 不會降低光獲取效率。
另外，密封發光元件的處理是指保護發光元件免受潮的處理，並且可以使用藉由用覆蓋材料機械地密封發光元件的方法、用熱固化樹脂或紫外線固化樹脂密封發光元件的方法、以及藉由用具有高阻擋性的薄膜如金屬氧化物或金屬氮化物來密封發光元件的方法中的任一種。作為密封基板或覆蓋材料，可以使用玻璃、陶瓷、塑膠或金屬，然而，在光向覆蓋材料一側發射的情況下，需要使用具有透光性的材料。此外，覆蓋材料和形成有上述發光元件的基板使用諸如熱固化樹脂或紫外線固化樹脂等密封材料彼此粘合，並藉由使用熱處理或紫外線照射處理固化樹脂來形成密封空間。在該密封空間中提供吸濕材料(典型的是氧化鋇)也是有效的。該吸濕材料既可以接觸提供在密封材料上，又可以設置在隔離壁上或隔離壁的週邊以便不遮罩來自發光元件的光。此外，覆蓋材料和形成有發光元件的基板之間的空間可以用熱固化樹脂或紫外線固化樹脂來填充。在這種情況下，在熱固化樹脂或紫外線固化樹脂中添加典型地為氧化鋇的吸濕材料是有效的。
由於本實施例模式所示的TFT1701至1703藉由實施例模式1至6中的任何方法來製造，並不必在半導體膜的表面上停止蝕刻，因此可以容易進行形成接觸孔時的蝕刻控制。此外，由於能夠在形成於半導體層中的接觸孔的側面處獲得與源極電極或汲極電極的電連接，所以可以容易製造特性惡化少的半導體裝置。從而，可以容易製造特性 良好的EL顯示裝置。
實施例模式8
在本實施例模式中，對藉由使用實施例模式1中製造的半導體裝置來製造透過型液晶顯示裝置的方法進行說明。顯然，也可使用實施例模式2至6中製造的半導體裝置。
首先，與實施例模式1同樣地形成TFT1701至1703、覆蓋TFT1701至1703的絕緣層1710、與TFT1701至1703的源區或汲區電連接的佈線1704至1709(圖19)。然後，覆蓋佈線1704至1709地形成絕緣層109，在絕緣層109上形成與佈線1709電連接的第一電極110。在本實施例模式中，使用含有氧化矽的氧化銦錫(ITSO)作為第一電極110的材料。然後，如圖19所示，在絕緣層109和第一電極110上形成對準膜1801。在本實施例模式中，使用聚醯亞胺作為對準膜1801。隨後，製備相對基板1802。相對基板1802包括玻璃基板1803、由透明導電膜形成的相對電極1804以及對準膜1805。
然後，藉由上述處理獲得的TFT基板1806和相對基板1802藉由密封材料彼此粘合。這裏，可以在對準膜1801和對準膜1805之間提供隔離物以保持兩基板之間的固定空間。此後，將液晶1807注入兩個基板之間，且藉由用密封劑密封來完成如圖19所示的透過型液晶顯示裝 置。
儘管本實施例模式中描述的是透射型液晶顯示裝置，但本發明的液晶顯示裝置不局限於這種類型。藉由將具有反射性的電極用作第一電極110，或藉由將反射膜設置在第一電極110的上表面或底表面，本發明還可以被應用於反射型液晶顯示裝置。另外，也可以將本發明應用於半透射型液晶顯示裝置。
由於本實施例模式所示的TFT1701至1703藉由實施例模式1至6中的任何方法來製造，並不必在半導體膜的表面上停止蝕刻，因此可以容易進行當形成接觸孔時的蝕刻控制。此外，由於能夠在形成於半導體層中的接觸孔的側面處獲得與源極電極或汲極電極的電連接，所以可以容易製造特性惡化少的半導體裝置。從而，可以容易製造特性良好的液晶顯示裝置。
實施例模式9
在本實施例模式中，將參照附圖說明包括實施例模式1至6所說明的薄膜電晶體、記憶元件以及天線的本發明的半導體裝置的製造方法。
圖20表示本實施例模式所示的半導體裝置。注意，圖20A表示本實施例模式所示的半導體裝置的上表面結構的一個例子，圖20B表示圖20A的截面結構的一部分。
在本實施例模式中，半導體裝置1200包括積體電路部1201、記憶體部1202、天線1203(圖20A)。另外， 在圖20B中，區域1204對應於圖20A的積體電路部1201的截面結構的一部分，區域1205對應於圖20A的記憶體部1202的截面結構的一部分，並且，區域1206對應於圖20A的天線1203的截面結構的一部分。
如圖20B所示，本實施例模式的半導體裝置包括：中間夾著絕緣層703設置在第一基板775上的薄膜電晶體(TFT)744至748；設置在薄膜電晶體744至748上的絕緣膜750；設置在該絕緣膜750上的用作源極電極或汲極電極的導電膜752至761。此外，本實施例模式的半導體裝置還包括：設置在絕緣膜750及導電膜752至761上的絕緣膜762；設置在絕緣膜762上的導電膜763至765；覆蓋絕緣膜762及導電膜763和764的一部分地設置的絕緣膜766；設置在絕緣膜766上的記憶體元件789、790；設置在導電膜765上的用作天線的導電層786；覆蓋絕緣膜766、導電膜771及用作天線的導電層786地設置的絕緣膜772；設置在絕緣膜772上的第二基板776。另外，半導體裝置的積體電路部1201、記憶體部1202和天線部1203被第一基板775和第二基板776密封。
由於本實施例模式所示的薄膜電晶體744至748藉由實施例模式1至6中的任何方法來製造，並不必在半導體膜的表面上停止蝕刻，因此可以容易進行當形成接觸孔時的蝕刻控制。此外，由於能夠在形成於半導體層中的接觸孔的側面處獲得與源極電極或汲極電極的電連接，所以可 以容易製造特性惡化少的半導體裝置。從而，可以容易製造具有良好的特性且能夠進行無線通信的半導體裝置。
30‧‧‧基板
31a‧‧‧第一絕緣層
31b‧‧‧第二絕緣層
32‧‧‧半導體層
32a‧‧‧通道形成區
32b、32c‧‧‧雜質區
33‧‧‧絕緣層
34‧‧‧導電層
203‧‧‧絕緣層
204‧‧‧導電層
205‧‧‧薄膜電晶體
36‧‧‧絕緣層
A、B、C、D‧‧‧虛線

Claims (9)

  1. 一種半導體裝置，包含：在基板上且包含矽和氧的第一絕緣層；在該第一絕緣層上且包含矽的半導體層，該半導體層具有第一開口；在該半導體層上的第二絕緣層，該第二絕緣層具有第二開口；在該第二絕緣層上的閘極電極，該閘極電極與該半導體層重疊；在該閘極電極上的第三絕緣層；以及在該第三絕緣層上的導電層，該導電層具有與該第一開口和該第二開口重疊的區域，其中該第一開口完全由該導電層所填充，其中該導電層經由該第一開口和該第二開口連接至該半導體層的側面和該半導體層的頂面，且其中該導電層與該第一絕緣層接觸。
  2. 一種半導體裝置，包含：在基板上且包含矽和氧的第一絕緣層，該第一絕緣層具有凹陷部分；在該第一絕緣層上且包含矽的半導體層，該半導體層具有第一開口；在該半導體層上的第二絕緣層，該第二絕緣層具有第二開口；在該第二絕緣層上的閘極電極，該閘極電極與該半導 體層重疊；在該閘極電極上的第三絕緣層；以及在該第三絕緣層上的導電層，該導電層具有與該凹陷部分、該第一開口和該第二開口重疊的區域，其中該第一開口完全由該導電層所填充，其中該導電層經由該第一開口和該第二開口連接至該半導體層的側面和該半導體層的頂面，且其中該導電層在該凹陷部分中與該第一絕緣層接觸。
  3. 一種半導體裝置，包含：在基板上且包含矽和氧的第一絕緣層，該第一絕緣層具有凹陷部分；在該第一絕緣層上且包含矽的半導體層，該半導體層具有第一開口；在該半導體層上的第二絕緣層，該第二絕緣層具有第二開口；在該第二絕緣層上的閘極電極，該閘極電極與該半導體層重疊；在該閘極電極上的第三絕緣層；在該第三絕緣層上的第一導電層，該第一導電層具有與該凹陷部分、該第一開口和該第二開口重疊的區域，在該第一導電層上的第四絕緣層；在該第四絕緣層上的第二導電層，該第二導電層經由該第一導電層與該半導體層電連接；以及在該第二導電層上的液晶層， 其中該第一開口完全由該第一導電層所填充，其中該第一導電層經由該第一開口和該第二開口連接至該半導體層的側面和該半導體層的頂面，且其中該第一導電層在該凹陷部分中與該第一絕緣層接觸。
  4. 如申請專利範圍第1至3項中任一項的半導體裝置，其中該半導體層包含矽化物區。
  5. 如申請專利範圍第1至3項中任一項的半導體裝置，其中該半導體層的厚度為10nm至50nm。
  6. 如申請專利範圍第1或2項的半導體裝置，其中該導電層為疊層結構。
  7. 如申請專利範圍第6項的半導體裝置，其中該導電層包含鋁層。
  8. 如申請專利範圍第3項的半導體裝置，其中該第一導電層為疊層結構。
  9. 如申請專利範圍第8項的半導體裝置，其中該第一導電層包含鋁層。
TW104132154A 2007-03-26 2008-03-26 半導體裝置及其製法 TWI559448B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007078067 2007-03-26

Publications (2)

Publication Number Publication Date
TW201601251A TW201601251A (zh) 2016-01-01
TWI559448B true TWI559448B (zh) 2016-11-21

Family

ID=39792845

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104132154A TWI559448B (zh) 2007-03-26 2008-03-26 半導體裝置及其製法
TW097110806A TWI512888B (zh) 2007-03-26 2008-03-26 半導體裝置及其製法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW097110806A TWI512888B (zh) 2007-03-26 2008-03-26 半導體裝置及其製法

Country Status (5)

Country Link
US (2) US7763981B2 (zh)
JP (10) JP5512931B2 (zh)
KR (7) KR101534070B1 (zh)
CN (2) CN102157566B (zh)
TW (2) TWI559448B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5512930B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8178927B2 (en) * 2008-05-14 2012-05-15 Qimonda Ag Integrated circuits having a contact structure having an elongate structure and methods for manufacturing the same
US8284142B2 (en) 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2011003797A (ja) * 2009-06-19 2011-01-06 Toshiba Corp 半導体装置及びその製造方法
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8207025B2 (en) * 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8946066B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR20140086954A (ko) 2011-10-28 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8883584B2 (en) * 2012-07-03 2014-11-11 Institute of Microelectronics, Chinese Academy of Sciences Method of manufacturing semiconductor device with well etched spacer
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105190902B (zh) 2013-05-09 2019-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
US9590109B2 (en) 2013-08-30 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20220163502A (ko) 2013-12-26 2022-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20230065379A (ko) * 2013-12-27 2023-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2015181997A1 (en) 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
US9455337B2 (en) * 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20170124065A (ko) 2016-04-29 2017-11-09 엘지디스플레이 주식회사 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
JP6462035B2 (ja) * 2016-04-29 2019-01-30 エルジー ディスプレイ カンパニー リミテッド バックプレーン基板及びそれを用いた有機発光表示装置
TWI600168B (zh) * 2016-11-02 2017-09-21 律勝科技股份有限公司 薄膜電晶體的積層體結構
WO2018120087A1 (zh) * 2016-12-30 2018-07-05 深圳市柔宇科技有限公司 阵列基板及阵列基板制造方法
US11690238B2 (en) 2017-10-27 2023-06-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, display device, electronic device, and lighting device
CN111081773B (zh) 2018-10-18 2023-03-24 联华电子股份有限公司 氧化物半导体装置以及其制作方法
EP3940109A4 (en) 2019-03-15 2022-11-16 Mitsubishi Materials Corporation TUNGSTEN OXIDE SPRAY TARGET
CN113725149B (zh) * 2021-08-30 2023-10-10 长江存储科技有限责任公司 材料的填充方法、半导体结构和3d nand存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200628941A (en) * 2004-11-04 2006-08-16 Semiconductor Energy Lab Co Ltd Display device and method for manufacturing the same

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5831562A (ja) * 1981-08-19 1983-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5121186A (en) 1984-06-15 1992-06-09 Hewlett-Packard Company Integrated circuit device having improved junction connections
JPH0276264A (ja) 1988-09-12 1990-03-15 Sony Corp Ｓｏｉ型半導体装置
JPH02268416A (ja) * 1989-04-11 1990-11-02 Matsushita Electron Corp 半導体装置の製造方法及びそれに使用するフオトマスク
JP2940880B2 (ja) 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
JP3556679B2 (ja) 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
KR960004150B1 (ko) 1991-02-16 1996-03-27 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 표시장치
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US6028333A (en) 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5854494A (en) 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
USRE36314E (en) 1991-03-06 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
KR960001611B1 (ko) 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
US5468987A (en) 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3277548B2 (ja) 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JPH0513762A (ja) 1991-07-05 1993-01-22 Sharp Corp 薄膜トランジスタにおけるコンタクトホールの形成方法
TW540828U (en) * 1991-08-23 2003-07-01 Semiconductor Energy Lab Semiconductor device
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US5650338A (en) 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
US5545571A (en) 1991-08-26 1996-08-13 Semiconductor Energy Laboratory Co., Ltd. Method of making TFT with anodic oxidation process using positive and negative voltages
JP2698724B2 (ja) * 1991-12-26 1998-01-19 シャープ株式会社 薄膜トランジスタ及びその製造方法
US5495121A (en) 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
TW222345B (en) 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
TW223178B (en) 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
JPH05283407A (ja) * 1992-04-06 1993-10-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US5899709A (en) 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
JP3254007B2 (ja) * 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
JP2776149B2 (ja) * 1992-06-15 1998-07-16 日本電気株式会社 半導体集積回路
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US5338702A (en) 1993-01-27 1994-08-16 International Business Machines Corporation Method for fabricating tungsten local interconnections in high density CMOS
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3452981B2 (ja) 1994-04-29 2003-10-06 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
US6337232B1 (en) 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
DE69523135T2 (de) 1994-12-28 2002-05-02 Canon Kk Bildverarbeitungsvorrichtung und Verfahren
KR0168355B1 (ko) 1995-11-02 1999-02-01 김광호 반도체장치의 배선 형성방법
US6284591B1 (en) 1995-11-02 2001-09-04 Samsung Electromics Co., Ltd. Formation method of interconnection in semiconductor device
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6043164A (en) 1996-06-10 2000-03-28 Sharp Laboratories Of America, Inc. Method for transferring a multi-level photoresist pattern
JPH10135475A (ja) 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10150198A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
JPH1050609A (ja) * 1997-03-31 1998-02-20 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置の作製方法
TW362258B (en) * 1998-03-20 1999-06-21 United Microelectronics Corp Silicon trench contact structure on the insulation layer
JP2000012868A (ja) * 1998-06-23 2000-01-14 Toshiba Corp 半導体装置及びその製造方法
US6235628B1 (en) 1999-01-05 2001-05-22 Advanced Micro Devices, Inc. Method of forming dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide middle etch stop layer
US6187663B1 (en) 1999-01-19 2001-02-13 Taiwan Semiconductor Manufacturing Company Method of optimizing device performance via use of copper damascene structures, and HSQ/FSG, hybrid low dielectric constant materials
FR2798512B1 (fr) 1999-09-14 2001-10-19 Commissariat Energie Atomique Procede de realisation d'une connexion en cuivre au travers d'une couche de materiau dielectrique d'un circuit integre
JP2001111058A (ja) * 1999-10-12 2001-04-20 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JP4132556B2 (ja) * 2000-03-22 2008-08-13 三菱電機株式会社 液晶表示装置および液晶表示装置の製造方法
JP2001308330A (ja) 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 半導体集積回路装置
JP3415602B2 (ja) 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
JP3586647B2 (ja) 2000-12-26 2004-11-10 Ｈｏｙａ株式会社 グレートーンマスク及びその製造方法
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
JP2002328396A (ja) * 2001-04-26 2002-11-15 Nec Corp 液晶表示装置及びその製造方法
JP3987303B2 (ja) * 2001-06-06 2007-10-10 株式会社半導体エネルギー研究所 表示装置
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP4369109B2 (ja) 2001-11-14 2009-11-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7238557B2 (en) 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2003188386A (ja) * 2001-12-20 2003-07-04 Sony Corp 半導体装置およびその製造方法
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7411215B2 (en) 2002-04-15 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7242021B2 (en) 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI263339B (en) 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
JP4565799B2 (ja) 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
JP3532188B1 (ja) * 2002-10-21 2004-05-31 沖電気工業株式会社 半導体装置及びその製造方法
JP4268792B2 (ja) * 2002-10-22 2009-05-27 東芝松下ディスプレイテクノロジー株式会社 薄膜トランジスタの製造方法
JP4118209B2 (ja) * 2003-08-26 2008-07-16 三菱電機株式会社 半導体装置、その製造方法および回路の製造方法
JP2005109346A (ja) 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2005109347A (ja) * 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
CN100499035C (zh) 2003-10-03 2009-06-10 株式会社半导体能源研究所 半导体器件的制造方法
KR100623228B1 (ko) * 2003-11-27 2006-09-18 삼성에스디아이 주식회사 박막트랜지스터, 상기 박막트랜지스터를 구비하는유기전계발광표시장치 및 상기 박막트랜지스터의 제조방법
JP2005228819A (ja) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp 半導体装置
JP2005236202A (ja) * 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置およびその製造方法
JP4646531B2 (ja) * 2004-03-05 2011-03-09 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法、並びに前記薄膜トランジスタを用いた電子機器
KR100600875B1 (ko) * 2004-06-10 2006-07-14 삼성에스디아이 주식회사 평판 표시 장치용 반도체 소자 및 그 형성 방법
US7297629B2 (en) 2004-09-15 2007-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-thick metal-copper dual damascene process
JP4610285B2 (ja) * 2004-09-30 2011-01-12 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP5201790B2 (ja) * 2004-11-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006228921A (ja) * 2005-02-17 2006-08-31 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2006235281A (ja) 2005-02-25 2006-09-07 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP5121145B2 (ja) * 2005-03-07 2013-01-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006269491A (ja) * 2005-03-22 2006-10-05 Seiko Epson Corp 半導体装置の製造方法
JP5008323B2 (ja) * 2005-03-28 2012-08-22 株式会社半導体エネルギー研究所 メモリ装置
JP5386058B2 (ja) * 2005-04-28 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5154000B2 (ja) 2005-05-13 2013-02-27 ラピスセミコンダクタ株式会社 半導体装置
JP2007013091A (ja) * 2005-05-31 2007-01-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7737442B2 (en) 2005-06-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN100565868C (zh) * 2005-06-28 2009-12-02 株式会社半导体能源研究所 半导体器件
US9034729B2 (en) 2006-08-25 2015-05-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same
JP5512930B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200628941A (en) * 2004-11-04 2006-08-16 Semiconductor Energy Lab Co Ltd Display device and method for manufacturing the same

Also Published As

Publication number Publication date
CN102157566B (zh) 2015-07-22
KR20180114540A (ko) 2018-10-18
KR20080087688A (ko) 2008-10-01
CN101276840B (zh) 2011-04-06
JP2008270759A (ja) 2008-11-06
JP2019197923A (ja) 2019-11-14
JP2014160836A (ja) 2014-09-04
KR20210023947A (ko) 2021-03-04
JP2023083384A (ja) 2023-06-15
JP2018152621A (ja) 2018-09-27
JP7263470B2 (ja) 2023-04-24
KR102513070B1 (ko) 2023-03-24
US7763981B2 (en) 2010-07-27
JP6956764B2 (ja) 2021-11-02
JP2016195267A (ja) 2016-11-17
JP2020039006A (ja) 2020-03-12
CN102157566A (zh) 2011-08-17
US20080237875A1 (en) 2008-10-02
KR101534070B1 (ko) 2015-07-06
KR20140130641A (ko) 2014-11-11
JP2015057831A (ja) 2015-03-26
KR102369448B1 (ko) 2022-03-04
KR20190109363A (ko) 2019-09-25
TWI512888B (zh) 2015-12-11
CN101276840A (zh) 2008-10-01
JP6246269B2 (ja) 2017-12-13
JP6742494B2 (ja) 2020-08-19
JP2018029208A (ja) 2018-02-22
TW200849469A (en) 2008-12-16
KR20150118070A (ko) 2015-10-21
US8624400B2 (en) 2014-01-07
JP2022002338A (ja) 2022-01-06
KR101725120B1 (ko) 2017-04-10
JP5820496B2 (ja) 2015-11-24
JP5512931B2 (ja) 2014-06-04
KR102267813B1 (ko) 2021-06-23
US20100283105A1 (en) 2010-11-11
KR20220027925A (ko) 2022-03-08
JP6524186B2 (ja) 2019-06-05
TW201601251A (zh) 2016-01-01

Similar Documents

Publication Publication Date Title
JP7263470B2 (ja) 半導体装置
KR101522860B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees