CN115810634A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115810634A
CN115810634A CN202211499543.3A CN202211499543A CN115810634A CN 115810634 A CN115810634 A CN 115810634A CN 202211499543 A CN202211499543 A CN 202211499543A CN 115810634 A CN115810634 A CN 115810634A
Authority
CN
China
Prior art keywords
electrode
layer
active layer
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211499543.3A
Other languages
English (en)
Inventor
卢韶颖
李瑛长
金孝真
池奕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN115810634A publication Critical patent/CN115810634A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Geometry (AREA)

Abstract

一种显示装置。该显示装置包括：第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层、位于所述第一有源层上的第一栅极电极和连接到所述第一有源层的第一源极电极和第一漏极电极；第二薄膜晶体管，所述第二薄膜晶体管包括第二有源层、位于所述第二有源层上的第二栅极电极和连接到第二有源层的第二源极电极和第二漏极电极；以及存储电极，所述存储电极由与所述第一栅极电极相同的材料制成。

Description

显示装置
本申请是原案申请号为201711023370.7的发明专利申请(申请日：2017年10月27日，发明名称：显示装置及其制造方法)的分案申请。
技术领域
本发明涉及一种显示装置及其制造方法，尤其涉及一种通过分开上下层形成多个薄膜晶体管的显示装置。
背景技术
近年来，随着信息时代进入全面信息时代，用于视觉上呈现电信息信号的显示领域快速发展，响应于此，具有诸如厚度、重量和功耗降低之类的出色性能的各种平板显示装置得到发展并取代了现有的阴极射线管(CRT)。
平板显示装置的具体示例可包括液晶显示器(LCD)、有机发光显示器(OLED)、电泳显示器(EPD)、等离子显示器(PDP)和电润湿显示器。
显示装置包括用于显示图像的显示区域。多个薄膜晶体管位于显示区域的像素电路和驱动电路中，以驱动多个像素的元件。形成多个薄膜晶体管的工艺包括形成穿透多个层的孔的工艺，在形成孔时，半导体元件可能被损坏。特别是，当透过具有不同深度的孔暴露半导体元件时，透过相对浅的孔暴露的半导体元件可能被损坏。在工艺过程中对于透过孔暴露的半导体元件的表面的损坏降低了元件的驱动能力并降低了显示装置的可靠性。
发明内容
本发明的发明人认识到在显示装置的制造方法中通过不同的半导体形成多个薄膜晶体管，以提高像素的操作特性。
此外，发明人发明了一种显示装置的制造方法，当在不同层中形成多个薄膜晶体管的各自的半导体，以通过不同的半导体形成多个薄膜晶体管时，该制造方法能够将制造工艺最少化并且减小对半导体元件的损坏。
因此，本发明要实现的一个目的是提供一种在形成分别暴露设置在不同层中的多个薄膜晶体管的半导体层的接触孔时，减小对半导体层的损坏的显示装置及其制造方法。
本发明要实现的另一个目的是提供一种基于半导体材料形成薄膜晶体管的源极电极和漏极电极，以减少显示装置的制造工艺所需的掩模数量并减小对半导体元件的损坏的显示装置及其制造方法。
本发明的目的不限于上述目的，上面未提到的其他目的通过下面的描述对于本领域普通技术人员来说将是显而易见的。
根据本发明的一个方面，提供了一种显示装置。所述显示装置包括：第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层、位于所述第一有源层上的第一绝缘层、以及通过形成在所述第一绝缘层中的第一接触孔连接至所述第一有源层的第一源极电极和第一漏极电极；第二薄膜晶体管，所述第二薄膜晶体管包括位于所述第一绝缘层上的第二有源层、位于所述第二有源层上的第二绝缘层、以及通过形成在所述第二绝缘层中的第二接触孔连接至所述第二有源层的第二源极电极和第二漏极电极；和通过形成在所述第二绝缘层中的第三接触孔分别连接至所述第一源极电极和所述第一漏极电极的连接源极电极和连接漏极电极。。因此，可提高薄膜晶体管的特性和显示装置的可靠性。
根据本发明的另一个方面，提供了一种显示装置。所述显示装置包括：第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层、位于所述第一有源层上的第一绝缘层、以及通过所述第一绝缘层的第一接触孔连接至所述第一有源层的第一源极电极和第一漏极电极；和第二薄膜晶体管，所述第二薄膜晶体管包括位于所述第一绝缘层上的第二有源层、位于所述第二有源层上的第二绝缘层、以及通过所述第二绝缘层的第二接触孔连接至所述第二有源层的第二源极电极和第二漏极电极。所述第一源极电极和所述第一漏极电极由导电化的半导体材料形成。因此，可减少显示装置的制造方法中使用的掩模数量。
根据本发明的又一个方面，提供了一种显示装置的制造方法。所述方法包括：形成第一有源层、位于所述第一有源层上的第一绝缘层、以及通过穿透所述第一绝缘层连接至所述第一有源层的第一源极电极和第一漏极电极；形成位于所述第一绝缘层上的第二有源层、以及位于所述第二有源层上的第二绝缘层；以及形成通过穿透所述第二绝缘层分别连接至所述第一源极电极和所述第一漏极电极的连接源极电极和连接漏极电极，并且形成通过穿透所述第二绝缘层连接至所述第二有源层的第二源极电极和第二漏极电极。结果，通过减小对薄膜晶体管的有源层的损坏，提高了薄膜晶体管的性能。
根据本发明的再一个方面，提供了一种显示装置的制造方法。所述方法包括：形成第一有源层、以及位于所述第一有源层上的第一绝缘层；在所述第一绝缘层上形成通过穿透所述第一绝缘层连接至所述第一有源层的第一半导体材料、以及与所述第一半导体材料分隔开的第二半导体材料；通过将所述第二半导体材料的两侧和所述第一半导体材料导电化，利用所述第一半导体材料形成第一源极电极和第一漏极电极并且形成具有位于所述第二半导体材料的两侧的导电化的源极区域和漏极区域的第二有源层；形成覆盖所述第一源极电极、所述第一漏极电极和所述第二有源层的第二绝缘层；以及形成通过穿透所述第二绝缘层连接至所述第二有源层的第二源极电极和第二漏极电极。因此，由于减少了在显示装置的制造工艺过程中所需的掩模数量，所以可降低工艺成本。
本发明的详细描述和附图中将包括其他示例性实施方式的细节。
根据本发明，通过减小对设置在不同层中的薄膜晶体管的有源层的损坏，可提高薄膜晶体管的特性和显示装置的可靠性。
此外，根据本发明，由于减少了在显示装置的制造方法中使用的掩模数量，所以可大大降低工艺成本。
本发明的效果不限于上述效果，本申请中包括各种其他效果。
附图说明
从下面结合附图的详细描述将更清楚地理解本发明上述和其他的方面、特征和其他优点，其中：
图1是用于描述根据本发明一示例性实施方式的显示装置的剖面图；
图2A到2D是用于描述根据本发明一示例性实施方式的显示装置的剖面图；
图3是用于描述根据本发明一示例性实施方式的显示装置的剖面图；
图4是用于描述根据本发明另一示例性实施方式的显示装置的剖面图；
图5是用于描述根据本发明另一示例性实施方式的显示装置的剖面图；
图6是用于描述根据本发明一示例性实施方式的显示装置的制造方法的示意性流程图；
图7A到7G是用于描述根据本发明一示例性实施方式的显示装置的制造方法的工艺剖面图；
图8是用于描述根据本发明另一示例性实施方式的显示装置的制造方法的示意性流程图；
图9A到9E是用于描述根据本发明另一示例性实施方式的显示装置的制造方法的工艺剖面图。
具体实施方式
从下面参照附图描述的示例性实施方式将更清楚地理解本发明的优点和特征及其实现方法。然而，本发明不限于下面的示例性实施方式，而是可以以各种不同的形式实现。提供这些示例性实施方式仅是为了使本发明完整并且将本发明的范畴充分提供给本发明所属领域的普通技术人员，本发明将仅由所附权利要求限定。
为了描述本发明的示例性实施方式而在附图中显示出的形状、尺寸、比例、角度、数量等仅仅是示例，本发明并不限于此。相似的参考标记一般在整个本申请中表示相似的元件。此外，在下面的描述中，可能省略已知相关技术的详细解释，以避免不必要地使本发明的主题模糊不清。在此使用的诸如“包括”、“具有”、和“由……组成”之类的术语一般旨在允许添加其他部件，除非这些术语使用了术语“仅”。任何单数形式的指代可包括复数形式，除非另有明确说明。
即使没有明确说明，部件仍被解释为包含通常的误差范围。
当使用诸如“在……上”、“在……上方”、“在……下方”和“在……之后”之类的术语描述两部分之间的位置关系时，可在这两个部分之间设置一个或多个部分，除非这些术语使用了术语“紧接”或“直接”。
当称一要素或层位于另一要素或层“上”时，其可直接位于其他要素或层上，或者可存在中间要素或层。
尽管使用术语“第一”、“第二”等描述各种部件，但这些部件不受这些术语限制。这些术语仅仅是用于区分一个部件与其他部件。因此，在本发明的技术构思内，下面提到的第一部件可以是第二部件。
在整个本申请中，相同的参考标记表示相同的要素。
因为为了便于解释而描绘出图中所示的每个部件的尺寸和厚度，所以本发明不必限于示出的每个部件的尺寸和厚度。
本发明各实施方式的特征能够彼此部分或整体地结合或组合，并且能够以各种技术方式进行互连接和操作，且这些实施方式能够独立地或彼此相关联地实施。
下文中，将参照附图详细描述本发明的各示例性实施方式。
本发明的显示装置可应用于有机发光显示器(OLED)，但不限于此，其可应用于各种平板显示器。例如，显示装置甚至可应用于液晶显示器(LCD)和量子点发光显示器(QLED)。
图1是用于描述根据本发明一示例性实施方式的显示装置的剖面图。参照图1，根据本发明该示例性实施方式的显示装置100包括基板110、缓冲层111、第一薄膜晶体管120、第二薄膜晶体管130、隔离绝缘层140、第一栅极绝缘层112、第一层间介电层113、第二栅极绝缘层114、第二层间介电层115、钝化层116、连接源极电极150和连接漏极电极151。
详细地说，基板110支撑根据本发明该示例性实施方式的显示装置100的各部件。基板110可由玻璃或具有柔性的塑料材料制成。当基板110由塑料材料制成时，基板110例如可由聚酰亚胺(PI)制成。当基板110由聚酰亚胺(PI)制成时，在基板110下方设置有由玻璃制成的支撑基板的状态下执行显示装置制造工艺，在完成显示装置制造工艺之后，可释放支撑基板。此外，在释放支撑基板之后，可在基板110下方设置用于支撑基板110的背板。
缓冲层111可形成在基板的整个表面上。缓冲层111可以是硅氮化物(SiNx)或硅氧化物(SiOx)的单层、或者硅氮化物(SiNx)和硅氧化物(SiOx)的多层。缓冲层111可用于提高形成在缓冲层111上的层与基板110之间的粘附力并且阻挡从基板110流出的碱性成分等。然而，缓冲层111不是必要的部件，可根据基板110的种类和材料、薄膜晶体管的结构和类型等省略缓冲层111。
第一薄膜晶体管120可设置在缓冲层111上。第一薄膜晶体管120可包括第一有源层121、第一栅极电极124、第一源极电极122和第一漏极电极123。第一薄膜晶体管120的第一有源层121可设置在缓冲层111上。
第一有源层121可包括低温多晶硅(LTPS)。因为多晶硅材料迁移率较高(100cm2/Vs或更高)，能耗低并且可靠性出色，所以多晶硅材料可应用于用于驱动器件的栅极驱动器和/或用于驱动显示元件的薄膜晶体管的多路复用器(MUX)。在根据该示例性实施方式的显示装置中，多晶硅材料可应用于驱动薄膜晶体管的有源层。可通过在缓冲层111上沉积非晶硅(a-Si)材料并且执行脱氢工艺和结晶工艺形成多晶硅。可通过将多晶硅构图形成第一有源层121。第一有源层121可包括其中当第一薄膜晶体管120被驱动时形成沟道的第一沟道区域121a、以及位于第一沟道区域121a两侧的第一源极区域121b和第一漏极区域121c。第一源极区域121b是指连接至第一源极电极122的一部分第一有源层121，第一漏极区域121c是指连接至第一漏极电极123的一部分第一有源层121。可通过第一有源层121的离子掺杂(杂质掺杂)配置第一沟道区域121a、第一源极区域121b和第一漏极区域121c。可通过将多晶硅材料进行离子掺杂产生第一源极区域121b和第一漏极区域121c，在该情形中，第一沟道区域121a可指未被离子掺杂而是作为多晶硅材料留下的部分。
第一栅极绝缘层112可设置在第一薄膜晶体管120的第一有源层121上。第一栅极绝缘层112可由硅氮化物(SiNx)或硅氧化物(SiOx)的单层、或者硅氮化物(SiNx)和硅氧化物(SiOx)的多层构成。为了将第一薄膜晶体管120的第一源极电极122和第一漏极电极123分别连接至第一薄膜晶体管120的第一有源层121的第一源极区域121b和第一漏极区域121c，可在第一栅极绝缘层112中形成接触孔。
第一薄膜晶体管120的第一栅极电极124设置在第一栅极绝缘层112上。可在第一栅极绝缘层112上形成诸如钼(Mo)或类似物之类的金属层，并且可通过将金属层构图形成第一栅极电极124。第一栅极电极124可形成在第一栅极绝缘层112上，从而与第一薄膜晶体管120的第一有源层121的第一沟道区域121a重叠。
第一层间介电层113可设置在第一栅极绝缘层112和第一栅极电极124上。第一层间介电层113例如可由硅氮化物(SiNx)制成。为了在第一有源层121的氢化工艺过程中给第一薄膜晶体管120的第一有源层121提供氢，第一层间介电层113可由硅氮化物(SiNx)制成。可在第一层间介电层113中形成用于暴露第一薄膜晶体管120的第一有源层121的第一源极区域121b和第一漏极区域121c的接触孔。
第一源极电极122和第一漏极电极123可通过形成在第一层间介电层113和第一栅极绝缘层112中的接触孔连接至第一有源层121。例如，第一源极电极122和第一漏极电极123可通过形成在第一层间介电层113和第一栅极绝缘层112中的接触孔分别电连接至第一有源层121的第一源极区域121b和第一漏极区域121c。第一源极电极122和第一漏极电极123可以是导电金属材料并且可具有例如钛(Ti)、铝(Al)和钛(Ti)的三层结构。第一薄膜晶体管120的第一源极电极122和第一漏极电极123可通过同一工艺同时形成。例如，可在第一层间介电层113上形成源极/漏极材料层，并且可将源极/漏极材料层构图，使得同时形成第一源极电极122和第一漏极电极123。因此，第一薄膜晶体管120的第一源极电极122和第一漏极电极123可由同一厚度和同一材料制成。
同时，分别连接至第一源极电极122和第一漏极电极123的第一有源层121的部分可被导电化。具体地说，在经由第一栅极绝缘层112和第一层间介电层113形成接触孔以暴露第一有源层121之后，暴露的一部分第一有源层121可被导电化。此时，可通过热处理工艺将通过接触孔暴露的一部分第一有源层121导电化。第一有源层121经由暴露第一有源层121的接触孔被热处理，以有效地将一部分第一有源层121导电化。
隔离绝缘层140可设置在第一层间介电层113、第一源极电极122和第一漏极电极123上。可在隔离绝缘层140中形成用于暴露第一源极电极122和第一漏极电极123的至少一部分的接触孔。隔离绝缘层140可用于分离设置在隔离绝缘层140上方的第二薄膜晶体管130和设置在隔离绝缘层140下方的第一薄膜晶体管120。例如，隔离绝缘层140可设置在第一薄膜晶体管120的第一源极电极122和第一漏极电极123上，并且第二薄膜晶体管130可设置在隔离绝缘层140上。
第二薄膜晶体管130的第二有源层131可设置在隔离绝缘层140上。第二薄膜晶体管130可包括第二有源层131、第二栅极电极134、第二源极电极132和第二漏极电极133。
第二有源层131可由氧化物半导体制成。因为氧化物半导体材料具有比硅材料大的带隙，所以在截止状态中电子难以跨过带隙，结果截止电流较低。因此，包括由氧化物半导体制成的有源层的薄膜晶体管适合于具有较短导通时间和较长截止时间的开关薄膜晶体管。此外，因为截止电流较低，所以可减小辅助电容器的尺寸，结果薄膜晶体管适合于高分辨率显示元件。具体地说，第二有源层131由金属氧化物制成，其可由诸如氧化铟镓锌(IGZO)、氧化铟镓(IGO)或氧化铟锌(IZO)等之类的各种金属氧化物制成。可通过在隔离绝缘层140上沉积金属氧化物，执行用于稳定化的热处理工艺且之后将金属氧化物构图来形成第二有源层131。第二有源层131可包括其中当第二薄膜晶体管130被驱动时形成沟道的第二沟道区域131a、以及位于第二沟道区域131a两侧的第二源极区域131b和第二漏极区域131c。第二源极区域131b是指连接至第二源极电极132的一部分第二有源层131，第二漏极区域131c是指连接至第二漏极电极133的一部分第二有源层131。可通过第二有源层131的离子掺杂(杂质掺杂)限定第二沟道区域131a、第二源极区域131b和第二漏极区域131c。可通过对氧化物半导体材料进行离子掺杂形成第二源极区域131b和第二漏极区域131c。
第二栅极绝缘层114可设置在第二有源层131上。第二栅极绝缘层114可由硅氮化物(SiNx)或硅氧化物(SiOx)的单层、或者硅氮化物(SiNx)和硅氧化物(SiOx)的多层构成。第二栅极绝缘层114可被构图为与第二有源层131的第二沟道区域131a重叠。
第二栅极电极134可设置在第二栅极绝缘层114上。可通过在第二栅极绝缘层114上形成诸如钼等之类的金属层并且将形成的金属层构图形成第二栅极电极134。第二栅极电极134可被构图为与第二有源层131的第二沟道区域131a和第二栅极绝缘层114重叠。
第二层间介电层115可设置在隔离绝缘层140、第二有源层131和第二栅极电极134上。可在第二层间介电层115中形成用于暴露第一源极电极122、第一漏极电极123、第二有源层131的第二源极区域131b和第二漏极区域131c的接触孔。
连接源极电极150和连接漏极电极151可通过形成在隔离绝缘层140和第二层间介电层115中的接触孔分别电连接至第一源极电极122和第一漏极电极123。此外，第二薄膜晶体管130的第二源极电极132和第二漏极电极133可通过形成在第二层间介电层115中的接触孔连接至第二有源层131。连接源极电极150、连接漏极电极151、第二源极电极132和第二漏极电极133可在同一工艺中同时形成。例如，可在第二层间介电层115上形成源极/漏极材料层并且可将源极/漏极材料层构图，使得同时形成连接源极电极150、连接漏极电极151、第二源极电极132和第二漏极电极133。因此，连接源极电极150、连接漏极电极151、第二源极电极132和第二漏极电极133可由同一材料形成。
第一薄膜晶体管120可设置在隔离绝缘层140下方并且第二薄膜晶体管130可设置在隔离绝缘层140上方。因此，第一薄膜晶体管120和第二薄膜晶体管130可被隔离绝缘层140隔离设置。连接源极电极150和连接漏极电极151分别电连接至第一薄膜晶体管120的第一源极电极122和第一漏极电极123，以将第一源极电极122和第一漏极电极123一直电连接至第二层间介电层115的上表面。
根据本发明该示例性实施方式的显示装置100的第一源极电极122、第一漏极电极123与连接源极电极150、连接漏极电极151分开形成。例如，在形成第一薄膜晶体管120之后，在第一薄膜晶体管120上形成隔离绝缘层140并且在隔离绝缘层140上形成第二薄膜晶体管130。结果，可减小对与第二源极电极132和第二漏极电极133连接的一部分第二有源层131的损坏。
具体地说，第一源极电极122和连接源极电极150、以及第一漏极电极123和连接漏极电极151可配置成通过经由穿透第一栅极绝缘层112、第一层间介电层113、隔离绝缘层140和第二层间介电层115的全部的接触孔形成为一个源极电极和一个漏极电极而连接至第一有源层121。在该情形中，同时形成穿透第一栅极绝缘层112、第一层间介电层113、隔离绝缘层140和第二层间介电层115的全部而暴露第一有源层121的接触孔以及穿透第二层间介电层115而暴露第二有源层131的接触孔。
透过形成的接触孔，同时形成第一源极电极122、第一漏极电极123、第二源极电极132和第二漏极电极133。例如，可同时产生第一薄膜晶体管120和第二薄膜晶体管130的源极电极和漏极电极。在该情形中，可通过干蚀刻形成穿透第一栅极绝缘层112、第一层间介电层113、隔离绝缘层140和第二层间介电层115的全部而暴露第一有源层121的接触孔以及穿透第二层间介电层115而暴露第二有源层131的接触孔。为了形成穿透第一栅极绝缘层112、第一层间介电层113、隔离绝缘层140和第二层间介电层115的全部而暴露第一有源层121的接触孔，需要蚀刻第一栅极绝缘层112、第一层间介电层113、隔离绝缘层140和第二层间介电层115的全部。此外，为了形成穿透第二层间介电层115而暴露第二有源层131的接触孔，仅需要蚀刻第二层间介电层115。因此，为了一起形成穿透第一栅极绝缘层112、第一层间介电层113、隔离绝缘层140和第二层间介电层115的全部而暴露第一有源层121的接触孔以及穿透第二层间介电层115而暴露第二有源层131的接触孔，需要蚀刻多个层。因为在使用湿蚀刻方法蚀刻多个层时难以预期完成度，所以需要通过干蚀刻来蚀刻多个层。
在该情形中，穿透第一栅极绝缘层112、第一层间介电层113、隔离绝缘层140和第二层间介电层115的全部而暴露第一有源层121的接触孔比穿透第二层间介电层115而暴露第二有源层131的接触孔更进一步穿透隔离绝缘层140、第一层间介电层113和第一栅极绝缘层112。当通过干蚀刻同时形成穿透第一栅极绝缘层112、第一层间介电层113、隔离绝缘层140和第二层间介电层115的全部而暴露第一有源层121的接触孔以及穿透第二层间介电层115而暴露第二有源层131的接触孔时，与第二源极电极132和第二漏极电极133连接的一部分第二有源层131可能被损坏。例如，通过干蚀刻可去除一部分第二有源层131，并且在第二有源层131的表面上可形成物理缺陷。结果，元件的特性劣化并且第二薄膜晶体管130的可靠性劣化。
因此，在根据本发明该示例性实施方式的显示装置100中，第一源极电极122和连接源极电极150不形成为一个源极电极或者第一漏极电极123和连接漏极电极151不形成为一个漏极电极，这些层分离为第一源极电极122、第一漏极电极123以及连接源极电极150、连接漏极电极151并产生为双层。例如，第一薄膜晶体管120和第二薄膜晶体管130形成为分离的层。在形成第一薄膜晶体管120的第一源极电极122和第一漏极电极123之后，形成第二薄膜晶体管130的第二有源层131。结果，可减小对与第二源极电极132和第二漏极电极133连接的一部分第二有源层131的损坏。对与第二源极电极132和第二漏极电极133连接的一部分第二有源层131的损坏减小，使得可提高第二薄膜晶体管130的元件性能，此外，可提高根据该示例性实施方式的显示装置100的可靠性。
同时，钝化层116可形成在第二层间介电层115、连接源极电极150、连接漏极电极151、第二源极电极132和第二漏极电极133上。钝化层116是用于保护第一薄膜晶体管120和第二薄膜晶体管130的绝缘层。钝化层116可抑制从第一薄膜晶体管120和第二薄膜晶体管130的顶部扩散的氢。
平坦化层可进一步设置在钝化层116上，平坦化层是用于将第二薄膜晶体管130、连接源极电极150和连接漏极电极151的顶部平化的绝缘层。包括阳极、有机层和阴极的有机发光元件可进一步设置在平坦化层上。用于抑制湿气渗透的封装部可进一步设置在有机发光元件上。
图2A到2D是用于描述根据本发明一示例性实施方式的显示装置100的剖面图。为便于描述将参照图1，因为图2A中所示的显示装置100大致与图1中所示的显示装置100相同，所以省略重复的描述。
参照图2A，第一薄膜晶体管120的第一源极电极122和第一漏极电极123中的至少一个可穿透第一有源层121而接触第一有源层121的侧面。图2A中示出了第一源极电极122和第一漏极电极123二者均穿透第一有源层121，但第一源极电极122和第一漏极电极123中仅任意一个可穿透第一有源层121。详细地说，第一源极电极122和第一漏极电极123可在穿透第一有源层121而延伸到缓冲层111内部的同时连接至第一有源层121。穿透第一栅极绝缘层112和第一层间介电层113而暴露第一有源层121的接触孔可进一步穿透第一有源层121而暴露缓冲层111的上层。此外，可通过去除缓冲层111的上层的一部分形成接触孔。例如，可在穿透第一有源层121的同时进一步去除缓冲层111的上层的一部分来形成接触孔。第一源极电极122和第一漏极电极123可经由穿透第一层间介电层113、第一栅极绝缘层112和第一有源层121而暴露缓冲层111的上层和第一有源层121的侧面的接触孔，电连接至第一有源层121。可选择地，第一源极电极122和第一漏极电极123可经由穿透第一层间介电层113、第一栅极绝缘层112和第一有源层121并且去除缓冲层111的上层的一部分而暴露缓冲层111的上层的侧面和第一有源层121的侧面的接触孔，电连接至第一有源层121。
图2B到2D是图2A中所示的第一有源层121的穿透部200的放大剖面图。图2B到2D的剖面图的描述甚至可相似地应用于第一源极电极122穿透第一有源层121的部分。
参照图2B，第一有源层121的第一漏极区域121c可设置在缓冲层111上并且第一栅极绝缘层112可设置在第一漏极区域121c上。第一漏极电极123可经由穿透第一栅极绝缘层112和第一漏极区域121c并且去除缓冲层111的上层的一部分而形成的接触孔，电连接至第一有源层121的第一漏极区域121c。在该情形中，第一漏极电极123通过穿透第一有源层121的第一漏极区域121c连接至第一有源层121，结果，第一漏极电极123与第一漏极区域121c接触的剖面可变宽。当第一漏极电极123如图1中所示不穿透第一有源层121时，第一漏极电极123和第一漏极区域121c彼此接触的部分可对应于第一漏极区域121c的上表面的一部分。与此不同，当如图2B中所示第一漏极电极123通过穿透第一漏极区域121c连接至第一有源层121时，第一漏极电极123可进一步与第一有源层121的侧表面121ca接触。
参照图2C，第一漏极电极123可与第一有源层121的侧表面121cb接触并且可进一步与第一有源层121的上表面121cc接触。在该情形中，第一有源层121的上表面可以是从第一有源层121的侧表面121cb延伸的上表面。第一栅极绝缘层112和第一有源层121通过干蚀刻被蚀刻的程度可彼此不同。例如，第一栅极绝缘层112可比第一有源层121更多地蚀刻。在该情形中，如图2C中所示，在形成接触孔的工艺中通过干蚀刻被蚀刻的第一有源层121的直径可小于被蚀刻的第一栅极绝缘层112的直径。因此，除了第一有源层121的侧表面121cb以外，可进一步暴露第一有源层121的上表面121cc。由于形成暴露第一有源层121的上表面121cc的接触孔，连接至第一有源层121的第一漏极电极123可通过接触孔与第一有源层121的侧表面121cb和第一有源层121的上表面121cc接触。结果，可进一步增加第一漏极电极123和第一有源层121彼此接触的面积。
参照图2D，第一漏极电极123可与第一有源层121的侧表面121cd接触。第一漏极电极123可经由穿透第一栅极绝缘层112和第一漏极区域121c而形成的接触孔，电连接至第一有源层121的第一漏极区域121c。在该情形中，在接触孔穿透第一漏极区域121c之后，可不去除缓冲层111。第一漏极电极123可经由通过这种工艺形成的接触孔与第一有源层121的第一漏极区域121c的侧表面121cd接触。
根据本发明该示例性实施方式的显示装置100，第一源极电极122和第一漏极电极123中的至少一个电极通过穿透第一有源层121连接至第一有源层121，以提高第一薄膜晶体管120的元件可靠性。具体地说，当通过使用干蚀刻形成暴露第一有源层121的接触孔时，第一有源层121的表面可被损坏或存在缺陷。由于第一有源层121的表面上的损坏和缺陷，可降低第一薄膜晶体管120的元件可靠性，此外还可降低显示装置100的可靠性。当第一漏极电极123通过穿透第一有源层121连接至第一有源层121时，被干蚀刻损坏的表面不是第一有源层121的上部的表面，而是缓冲层111的上层的一部分表面。因而，可减小第一有源层121和第一漏极电极123彼此接触的部分的损坏程度，并且可提高第一薄膜晶体管120的元件可靠性。此外，当第一漏极电极123通过穿透第一有源层121连接至第一有源层121时，第一漏极电极123和第一有源层121彼此接触的部分的剖面可增加。由于第一漏极电极123通过穿透第一有源层121连接至第一有源层121，所以第一漏极电极123和第一有源层121彼此接触的面积增加。第一薄膜晶体管120的响应和操作速度增加，以提高元件可靠性。
此外，如上面图1中所述，显示装置100的第一源极电极122和第一漏极电极123以及显示装置100的连接源极电极150和连接漏极电极151可不形成为一个源极电极和一个漏极电极，而是分开形成。例如，在形成第一薄膜晶体管120之后，可在与第一薄膜晶体管120不同的层上形成第二薄膜晶体管130。因此，第一源极电极122和第一漏极电极123可与连接源极电极150和连接漏极电极151分开形成。与此不同，第一源极电极122和连接源极电极150可形成为一个电极，并且第一漏极电极123和连接漏极电极151可形成为一个电极。在该情形中，因为如上所述通过干蚀刻形成接触孔，所以第二有源层131可被损坏。当第一源极电极122和第一漏极电极123形成为通过穿透第一有源层121连接至第一有源层121时，第二有源层131的损坏程度可进一步增大。例如，当通过干蚀刻形成暴露第一有源层121的接触孔时，第一有源层121和缓冲层111的上层可被进一步蚀刻。结果，在根据本发明该示例性实施方式的显示装置100及其制造方法中，在形成第二薄膜晶体管130的第二有源层131之前形成第一薄膜晶体管120的第一源极电极122和第一漏极电极123，并且第一薄膜晶体管120与第二薄膜晶体管130隔离以产生在不同的层上，结果，即使当第一源极电极122和第一漏极电极123通过穿透第一有源层121连接至第一有源层121时，也可减小对第二有源层131的损坏。
图3是用于描述根据本发明一示例性实施方式的显示装置的剖面图。为了便于描述参照图1描述该显示装置，因为除增加了附加缓冲层117、第一触摸电极160、第二触摸电极161和第三触摸电极162之外，图3中所示的显示装置100大致与图1中所示的显示装置100相同，所以将省略重复的描述。
参照图3，附加缓冲层117可形成在缓冲层111上。附加缓冲层117可由硅氮化物(SiNx)或硅氧化物(SiOx)的单层、或者硅氮化物(SiNx)和硅氧化物(SiOx)的多层构成。第一触摸电极160可形成在缓冲层111的一部分上。附加缓冲层117可位于第一薄膜晶体管120下方。此外，第二触摸电极161可形成在与第一有源层121相同的层上从而与第一有源层121分隔开。第二触摸电极161可在与第一触摸电极160重叠的同时形成在附加缓冲层117上。第三触摸电极162可形成在与第一薄膜晶体管120的第一栅极电极124相同的层上。第三触摸电极162可在与第一触摸电极160和第二触摸电极161重叠的同时形成在第一栅极绝缘层112上。第一触摸电极160、第二触摸电极161和第三触摸电极162可用作测量施加至显示装置的触摸压力强度的电极。
显示装置可进一步包括触摸焊盘，当显示装置的使用者给显示装置的表面施加触摸输入时，第一触摸电极160、第二触摸电极161和第三触摸电极162可测量施加的触摸输入的强度。具体地说，可在第一触摸电极160与第二触摸电极161之间形成第一电容并且可在第二触摸电极161与第三触摸电极162之间形成第二电容。当显示装置的使用者施加触摸输入时，第一触摸电极160与第二触摸电极161之间的电场可由于使用者施加至触摸面板的压力而变化，结果，第一触摸电极160与第二触摸电极161之间的第一电容发生变化。类似地，当显示装置的使用者施加触摸输入时，第二触摸电极161与第三触摸电极162之间的电场可由于使用者施加至触摸面板的压力而变化，结果，第二触摸电极161与第三触摸电极162之间的第二电容发生变化。显示装置可感测第一电容和第二电容的变化。
在根据本发明该示例性实施方式的显示装置100及其制造方法中，感测使用者的触摸输入的触摸电极形成在其中形成第一薄膜晶体管120的层上，以减小显示装置的厚度。例如，在相关技术的显示装置中，触摸电极可位于第一薄膜晶体管120和第二薄膜晶体管130上。结果，为了形成触摸电极，形成用于将触摸电极与第二薄膜晶体管130绝缘的额外绝缘层。显示装置的厚度可被增加触摸电极和额外形成的绝缘层的厚度。在本发明的显示装置100中，第二触摸电极161形成在其中形成第一薄膜晶体管120的第一有源层121的层上并且第三触摸电极162形成在与第一薄膜晶体管120的栅极电极124相同的层上。结果，在不形成额外绝缘层的情况下可实现触摸电极。为了在第一有源层121下方形成用于保护第一薄膜晶体管120的第一有源层121的基部屏蔽金属(BSM)，可设置附加缓冲层117。第一触摸电极160可形成在与基部屏蔽金属BSM相同的层上。因此，在根据本发明该示例性实施方式的显示装置100及其制造方法中，感测使用者的触摸输入的触摸电极形成在其中形成第一薄膜晶体管120的层上，以减小显示装置的厚度。
图4是用于描述根据本发明另一示例性实施方式的显示装置300的剖面图。为便于描述，参照图1描述显示装置300，并将省略重复的描述。详细地说，图1的第一薄膜晶体管120和第二薄膜晶体管130大致与图4的第一薄膜晶体管320和第二薄膜晶体管330相同。此外，图1的基板110、缓冲层111、连接源极电极150、连接漏极电极151和钝化层116大致与图4的基板310、缓冲层311、连接源极电极340、连接漏极电极341和钝化层316相同。因此，将省略大致与图1相同的构造的重复描述。
参照图4，根据本发明另一示例性实施方式的显示装置300包括基板310、缓冲层311、第一薄膜晶体管320、第二薄膜晶体管330、第一栅极绝缘层312、第一层间介电层313、第二层间介电层315、钝化层316、连接源极电极340和连接漏极电极341。此外，第一薄膜晶体管320的第一有源层321可由LTPS制成，第二薄膜晶体管330的第二有源层331可由氧化物半导体制成。
参照图4，与根据本发明示例性实施方式的显示装置100不同，根据本发明另一示例性实施方式的显示装置300不包括隔离绝缘层140。此外，第一源极电极322和第一漏极电极323可经由穿透第一栅极绝缘层312和第一层间介电层313而暴露第一有源层321的第一接触孔连接至第一有源层321。第一源极电极322、第一漏极电极323和第二有源层331可位于第一层间介电层313上。
第一源极电极322和第一漏极电极323可由被导电化的半导体材料制成。在根据本发明另一示例性实施方式的显示装置300的情形中，可通过在第一层间介电层313上形成半导体材料且之后将形成的半导体材料构图和导电化的工艺，产生第一源极电极322和第一漏极电极323。由于半导体材料被导电化，所以第一源极电极322和第一漏极电极323可具有1到的偏置电阻(offset resistance)值。为了确定第一源极电极322和第一漏极电极323的导电率，可测量第一源极电极322和第一漏极电极323的偏置电阻值。在该情形中，第一源极电极322和第一漏极电极323的偏置电阻值可被测量为1到，并且在该情形中，通过1到的偏置电阻值可确定第一源极电极322和第一漏极电极323可用作薄膜晶体管的源极电极和漏极电极。
可与第二有源层331同时产生第一源极电极322和第一漏极电极323。具体地说，可在第一层间介电层313上形成半导体材料，并且可将形成的半导体材料构图。可通过半导体材料的导电化工艺将如上所述被同时构图的半导体材料形成为第一源极电极322和第一漏极电极323。因此，第一源极电极322和第一漏极电极323可由与第二有源层331的导电化部分相同的材料制成，第二有源层331的导电化部分分别连接至第二源极电极332和第二漏极电极333。例如，第二有源层331的第二源极区域331b和第二漏极区域331c以及第一源极电极322和第一漏极电极323可由相同的材料制成。因此，第一源极电极322和第一漏极电极323可由与第二源极电极332和第二漏极电极333不同的材料制成。具体地说，第一源极电极322和第一漏极电极323可由被导电化的半导体材料制成。与此不同，第二源极电极332和第二漏极电极333可由作为导体的金属材料制成。
此外，在根据本发明另一示例性实施方式的显示装置300及其制造方法中，第一源极电极322和第一漏极电极323由导电化的半导体材料制成，以减少在显示装置300的制造工艺过程中使用的掩模数量。具体地说，因为第一源极电极322和第一漏极电极323可由导电化的半导体材料制成，所以第一源极电极322和第一漏极电极323可与第二有源层331同时形成。当同时形成第一源极电极322、第一漏极电极323和第二有源层331时，可不通过两个单独的掩模，而是通过一个掩模形成第一源极电极322、第一漏极电极323和第二有源层331。结果，实现了减少显示装置300的制造工艺所需的掩模数量的效果。因此，在根据本发明另一示例性实施方式的显示装置300及其制造方法中，由于减少了用于工艺的掩模数量，所以可显著降低显示装置300的生产工艺成本和工艺时间。
此外，第一源极电极322、第一漏极电极323和第二有源层331形成在同一层的第一层间介电层313上，结果，可不形成图1中所示的隔离绝缘层140。由于不形成隔离绝缘层140，所以可减小显示装置300的厚度。此外，可减小在形成暴露第一源极电极322和第一漏极电极323的第二接触孔以及暴露第二有源层331的第三接触孔时产生的对第二有源层331的损坏。连接源极电极340和连接漏极电极341可通过仅穿透除隔离绝缘层之外的第二层间介电层315分别连接至第一源极电极322和第一漏极电极323。因此，连接源极电极340、连接漏极电极341、第二源极电极332和第二漏极电极333的全部可穿透第二层间介电层315。例如，连接源极电极340、连接漏极电极341、第二源极电极332和第二漏极电极333的全部可穿透具有与第二层间介电层315厚度对应的相同厚度的层。结果，当通过干蚀刻形成暴露第一源极电极322和第一漏极电极323的第二接触孔以及暴露第二有源层331的第三接触孔时，不需要进一步蚀刻图1中所示的隔离绝缘层140，结果，可进一步减小对第二有源层331的表面的损坏。由于第二有源层331的表面损坏程度减小，所以第二薄膜晶体管330的元件性能提高，以提高根据本发明另一示例性实施方式的显示装置300的可靠性。
同时，参照图4，存储电容器350可包括设置在第一栅极绝缘层312上的第一电极351和设置在第一层间介电层313上的第二电极352。第一电极351可设置在第一栅极绝缘层312上并且在与第一薄膜晶体管320的第一栅极电极324相同的工艺步骤中形成。例如，在第一栅极绝缘层312上形成金属并构图，以形成第一栅极电极324和第一电极351。结果，第一栅极电极324和第一电极351可由同一材料制成，并且第一栅极电极324和第一电极351的厚度可彼此相同。
存储电容器350的第二电极352可形成在第一层间介电层313上。在该情形中，第二电极352可由与第一源极电极322和第一漏极电极323相同的材料制成。例如，在第一层间介电层313上形成半导体材料之后，半导体材料被同时构图和导电化，结果，可同时形成第一源极电极322、第一漏极电极323、第二有源层331和第二电极352。因为与第一源极电极322、第一漏极电极323和第二有源层331同时形成存储电容器350的第二电极352，所以根据本发明另一示例性实施方式的显示装置300及其制造方法可减少使用的掩模数量。具体地说，可使用额外的掩模形成存储电容器350的第二电极352。结果，由于总的掩模数量增加，所以显示装置300的制造成本增加。然而，在本发明的显示装置300中，第二电极352由与第一源极电极322和第一漏极电极323相同的材料，例如导电化的半导体材料制成，因而不使用形成第二电极352的额外掩模，结果，就工艺成本和工艺时间而言是有益的。
此外，将通常由金属制成的存储电容器350的电极用导电化的半导体材料制成，结果，可在其中形成第二有源层331的层上额外形成存储电容器350的电极。结果，可有效增加存储电容器350的电容。
图5是用于描述根据本发明另一示例性实施方式的显示装置300的剖面图。为便于描述，参照图4描述显示装置300，并将省略重复的描述。
参照图5，从第一有源层321的上端起一直到第一层间介电层313的上端为止的高度可大于从第一有源层321的上端起一直到第一源极电极322和第一漏极电极323的上端为止的高度。具体地说，第一源极电极322和第一漏极电极323的上端可设置成低于第一层间介电层313的上端。因此，从第一有源层321的上端起一直到第一源极电极322和第一漏极电极323的上端为止的高度h1可小于从第一有源层321的上端起一直到第一层间介电层313的上端为止的高度h2。在该情形中，连接源极电极340和连接漏极电极341可穿透第二层间介电层315。此外，连接源极电极340和连接漏极电极341可穿透第一层间介电层313的整体或一部分。可选择地，连接源极电极340和连接漏极电极341可穿透第二层间介电层315、第一层间介电层313、以及第一栅极绝缘层312的一部分。第一源极电极322和第一漏极电极323可形成在穿透第一层间介电层313和第一栅极绝缘层312而暴露第一有源层321的第一接触孔的下部中。例如，可形成暴露第一有源层321的第一接触孔，然后可形成用于第一源极电极322、第一漏极电极323、第二有源层331和存储电容器350的第二电极352的半导体材料。
在该情形中，半导体材料可不填充穿透第一栅极绝缘层312和第一层间介电层313而暴露第一有源层321的第一接触孔的整体，而是仅填充第一接触孔的下部。第一源极电极322、第一漏极电极323、第二有源层331的一部分和第二电极352由导电化的半导体材料构成。连接源极电极340和连接漏极电极341可经由通过去除第二层间介电层315而形成的第二接触孔分别电连接至第一源极电极322和第一漏极电极323。暴露第一源极电极322和第一漏极电极323的第二接触孔可比图4中所示的相应第二接触孔延伸更深。暴露第一源极电极322和第一漏极电极323的第二接触孔可与暴露第二有源层331的第三接触孔同时形成。此外，连接源极电极340和连接漏极电极341可与第二源极电极332和第二漏极电极333同时形成。例如，可通过与第二源极电极332和第二漏极电极333相同的工艺形成连接源极电极340和连接漏极电极341。
在根据本发明另一示例性实施方式的显示装置300及其制造方法中，从第一有源层321的上端起一直到第一层间介电层313的上端为止的高度h2大于从第一有源层321的上端起一直到第一源极电极322和第一漏极电极323的上端为止的高度h1，以提高第一源极电极322和第一漏极电极323的导电率。具体地说，当第一源极电极322和第一漏极电极323由导电化的半导体材料制成时，第一源极电极322和第一漏极电极323的导电率可降低。因为从半导体材料的上部到半导体材料的下部执行将半导体导电化的掺杂工艺，所以第一源极电极322和第一漏极电极323的下部的导电率可低于第一源极电极322和第一漏极电极323的上部的导电率。例如，存在第一源极电极322和第一漏极电极323的导电率整体上不均匀的可能性。
当第一源极电极322和第一漏极电极323的导电率整体上不均匀时，第一有源层321可能不完全电连接至第一源极电极322和第一漏极电极323的每一个。因此，第一源极电极322和第一漏极电极323的上表面形成为低于第一层间介电层313的上表面，变薄的半导体材料被导电化，以形成第一源极电极322和第一漏极电极323。结果，可提高第一源极电极322和第一漏极电极323的导电率，并且可提高第一薄膜晶体管320的可靠性。
图6是用于描述根据本发明一示例性实施方式的显示装置的制造方法的示意性流程图。图7A到7G是图解根据本发明该示例性实施方式的显示装置的制造方法的工艺剖面图。图6和7A到7G是用于描述图1中所示的根据本发明示例性实施方式的显示装置100的制造方法的流程图和工艺剖面图。
首先，在基板110上形成缓冲层111、第一有源层121、第一栅极电极124、第一层间介电层113、第一源极电极122和第一漏极电极123(S100)。
参照图7A，在基板110的表面上沉积缓冲层111。具体地说，可通过沉积硅氮化物(SiNx)或硅氧化物(SiOx)形成单层的缓冲层111，或者可通过交替层叠硅氮化物(SiNx)和硅氧化物(SiOx)形成多层的缓冲层111。
随后，在缓冲层111上形成第一薄膜晶体管120的第一有源层121。在缓冲层111的表面上沉积非晶硅(a-Si)材料以形成a-Si层，并且对a-Si层执行脱氢工艺。如果a-Si层中存在大量氢，则a-Si层中的氢可在随后的工艺中爆发，因而可产生缺陷。因而，脱氢工艺是在形成a-Si层之后执行的从a-Si层去除氢的工艺。在完成脱氢工艺之后，对a-Si层执行结晶工艺。结晶工艺是用于将a-Si层中的非晶硅(a-Si)结晶以形成多晶硅的工艺，例如可通过准分子激光退火(ELA)工艺执行结晶工艺。随后，为了形成第一薄膜晶体管120的第一有源层，将结晶的a-Si层构图。
参照图7B，在第一薄膜晶体管120的第一有源层121上形成第一薄膜晶体管120的第一栅极绝缘层112。具体地，沉积硅氮化物(SiNx)和硅氧化物(SiOx)中的任意一种，以形成第一薄膜晶体管120的单层的第一栅极绝缘层112，或者可交替层叠硅氮化物(SiNx)和硅氧化物(SiOx)，以形成第一薄膜晶体管120的多层的第一栅极绝缘层112。
随后，通过在第一栅极绝缘层112上沉积用于栅极电极的材料并将用于栅极电极的材料构图来形成第一薄膜晶体管120的第一栅极电极124。用于栅极电极的材料可以是各种金属材料，诸如钼(Mo)等。
随后，使用第一薄膜晶体管120的第一栅极电极124作为掩模对第一薄膜晶体管120的第一有源层121执行掺杂工艺。通过使用第一栅极电极124作为掩模将杂质注入设置在下方的第一有源层121中，可限定出第一有源层121的第一源极区域121b和第一漏极区域121c。掺杂区域的限定工艺可根据P-MOS薄膜晶体管、N-MOS薄膜晶体管或C-MOS薄膜晶体管而不同。例如，在N-MOS薄膜晶体管的情形中，可首先形成高浓度掺杂区域，然后形成低浓度掺杂区域。具体地说，在通过使用具有比第一薄膜晶体管120的第一栅极电极124大的尺寸的光刻胶限定出高浓度掺杂区域之后，去除光刻胶并且使用第一栅极电极124作为掩模以限定出低浓度掺杂区域(LDD)。在一些示例性实施方式中，可在形成第一薄膜晶体管120的第一栅极绝缘层112之前形成第一源极区域121b和第一漏极区域121c。紧接形成第一有源层121之后，可使用光刻胶掺杂杂质。
参照图7C，在第一薄膜晶体管120的第一栅极电极124上形成第一薄膜晶体管120的第一层间介电层113。可通过在第一薄膜晶体管120的第一栅极电极124上沉积硅氮化物(SiNx)形成第一层间介电层113。第一层间介电层113由硅氮化物(SiNx)制成，以在第一薄膜晶体管120的第一有源层121的氢化工艺过程中给第一有源层121提供氢。
随后，形成穿过第一薄膜晶体管120的第一栅极绝缘层112和第一层间介电层113而暴露第一薄膜晶体管120的第一有源层121的接触孔。此外，在接触孔中形成第一薄膜晶体管120的第一源极电极122和第一漏极电极123。可通过在第一层间介电层113上沉积并构图用于源极电极和漏极电极的材料形成第一源极电极122和第一漏极电极123。此时，第一源极电极122和第一漏极电极123可具有钛(Ti)/铝(Al)/钛(Ti)的三层结构，并且可通过干蚀刻执行构图工艺。
随后，在第一薄膜晶体管120上形成隔离绝缘层140(S110)。
参照图7D，可通过沉积硅氮化物(SiNx)或硅氧化物(SiOx)形成单层的隔离绝缘层140，或者可通过交替层叠硅氮化物(SiNx)和硅氧化物(SiOx)形成多层的隔离绝缘层140。隔离绝缘层140可形成在第一薄膜晶体管120的第一源极电极122和第一漏极电极123以及第一层间介电层113上。隔离绝缘层140是指其中形成在隔离绝缘层140下方的第一薄膜晶体管120和形成在隔离绝缘层140上方的第二薄膜晶体管130通过绝缘层彼此隔离的绝缘层。
接着，可在隔离绝缘层140上形成第二有源层131、第二栅极电极134和第二层间介电层115(S120)。
可在隔离绝缘层140上形成第二薄膜晶体管130的第二有源层131。可通过在隔离绝缘层140上沉积金属氧化物，例如氧化铟镓锌(IGZO)、氧化铟锌(IZO)或氧化铟镓(IGO)形成第二有源层131。假设第二有源层131由各种金属氧化物之中的IGZO制成，基于IGZO层形成第二薄膜晶体管130的第二有源层131，但不限于此，第二有源层131可由IGZO以外的金属氧化物形成。以高温执行IGZO沉积。因此，在IGZO沉积工艺过程中IGZO可结晶。当以室温沉积IGZO时，IGZO可以是非晶态，但当以高温沉积IGZO时，铟(In)、镓(Ga)和锌(Zn)形成分层结构，以形成网络。此外，由于以高温进行结晶，所以IGZO层中的氧孔(oxygen pore)减少。当在IGZO层中存在大量氧孔时，产生隧穿现象(tunneling phenomenon)，因而IGZO层被电性导电化，结果，由于在IGZO沉积过程中以高温进行结晶，所以提高了第二薄膜晶体管130的BTS(偏压和温度应力，Bias&Temperature Stress)特性并且可提高可靠性。接着，为了IGZO层的稳定，通过热处理IGZO层并将IGZO层构图形成第二有源层131。可通过对氧化物半导体材料进行离子掺杂形成第二有源层131的第二源极区域131b和第二漏极区域131c。
参照图7E，可在第二有源层131上形成第二薄膜晶体管130的第二栅极绝缘层114。具体地说，可通过沉积硅氮化物(SiNx)或硅氧化物(SiOx)形成单层的第二栅极绝缘层114，或者可通过交替层叠硅氮化物(SiNx)和硅氧化物(SiOx)形成多层的第二栅极绝缘层114。
随后，可在第二栅极绝缘层114上形成第二薄膜晶体管130的第二栅极电极134。通过在第二栅极绝缘层114上沉积用于栅极电极的材料并将用于栅极电极的材料构图来形成第二薄膜晶体管130的第二栅极电极134。用于栅极电极的材料可以是各种金属材料，诸如钼(Mo)等。可同时构图第二栅极绝缘层114和第二栅极电极134。可通过与第二有源层131的第二沟道区域131a重叠形成第二栅极绝缘层114和第二栅极电极134。
接着，参照图7F，可在隔离绝缘层140、第二有源层131和第二栅极电极134上形成第二层间介电层115。可在第二层间介电层115中形成暴露第一源极电极122和第一漏极电极123的接触孔以及暴露第二有源层131的接触孔。具体地说，可经由隔离绝缘层140和第二层间介电层115形成接触孔，以暴露第一源极电极122和第一漏极电极123。此外，可经由第二层间介电层115形成接触孔，以暴露第二有源层131。此时，可同时形成经由隔离绝缘层140和第二层间介电层115暴露第一源极电极122和第一漏极电极123的接触孔以及经由第二层间介电层115暴露第二有源层131的接触孔。就是说，可通过同一工艺形成经由隔离绝缘层140和第二层间介电层115暴露第一源极电极122和第一漏极电极123的接触孔以及经由第二层间介电层115暴露第二有源层131的接触孔。因为在形成第一薄膜晶体管120的第一源极电极122和第一漏极电极123之后形成第二薄膜晶体管130，所以即使同时形成这两个接触孔，也可减小对第二有源层131的损坏。如上所述使用干蚀刻执行形成穿过多个层的接触孔的工艺。因此，当形成接触孔以暴露第二有源层131时，可存在第二有源层131的表面损坏。然而，在形成隔离绝缘层140之前，形成第一薄膜晶体管120的第一源极电极122和第一漏极电极123，并且通过仅穿透第二层间介电层115和隔离绝缘层140形成暴露第一源极电极122和第一漏极电极123的接触孔，由此减小损坏。
接着，形成连接源极电极150、连接漏极电极151、以及第二薄膜晶体管130的第二源极电极132和第二漏极电极133。
参照图7G，连接源极电极150和连接漏极电极151可形成为经由隔离绝缘层140和第二层间介电层115分别连接至第一源极电极122和第一漏极电极123。此时，连接源极电极150和连接漏极电极151可通过经由隔离绝缘层140和第二层间介电层115暴露第一源极电极122和第一漏极电极123的接触孔连接至第一源极电极122和第一漏极电极123。同时，第二薄膜晶体管130的第二源极电极132和第二漏极电极133可形成为经由第二层间介电层115连接至第二有源层131。此时，第二源极电极132和第二漏极电极133可通过暴露第二有源层131的接触孔连接至第二有源层131。第二源极电极132连接至第二有源层131的第二源极区域131b，第二漏极电极133可连接至第二有源层131的第二漏极区域131c。
可通过在第二层间介电层115上沉积并构图用于源极和漏极电极的材料形成连接源极电极150、连接漏极电极151、第二源极电极132和第二漏极电极133。此时，这些电极的每一个可具有钛(Ti)/铝(Al)/钛(Ti)的三层结构，并且可通过干蚀刻执行构图工艺。此外，可同时形成连接源极电极150、连接漏极电极151、第二源极电极132和第二漏极电极133。就是说，可通过同一工艺形成连接源极电极150、连接漏极电极151、第二源极电极132和第二漏极电极133。连接源极电极150、连接漏极电极151、第二源极电极132和第二漏极电极133可由用于源极和漏极电极的相同材料制成。
随后，可形成钝化层116以覆盖第二薄膜晶体管130(S140)。
参照图7G，可在连接源极电极150、连接漏极电极151、第二源极电极132、第二漏极电极133和第二层间介电层115上形成钝化层116。钝化层116可由绝缘层形成，用于保护第一薄膜晶体管120和第二薄膜晶体管130。可在钝化层116上进一步形成平坦化层。平坦化层可将第一薄膜晶体管120和第二薄膜晶体管130的上表面平化，以更可靠地形成显示装置。可在平坦化层上进一步形成有机发光元件和封装部或液晶显示单元。
图8是用于描述根据本发明另一示例性实施方式的显示装置300的制造方法的示意性流程图。图9A到9E是图解根据本发明另一示例性实施方式的显示装置300的制造方法的工艺剖面图。图8和9A到9E是用于描述图4中所示的显示装置300的制造方法的流程图和工艺剖面图，将省略重复的描述。
首先，在基板310上形成缓冲层311、第一有源层321、第一栅极电极324、存储电容器350的第一电极351和第一层间介电层313(S200)。
参照图9A，在基板310上设置缓冲层311。具体地说，可通过沉积硅氮化物(SiNx)或硅氧化物(SiOx)形成单层的缓冲层311，或者可通过交替层叠硅氮化物(SiNx)和硅氧化物(SiOx)形成多层的缓冲层311。
随后，在缓冲层311上形成第一薄膜晶体管320的第一有源层321。随后，在第一薄膜晶体管320的第一有源层321上形成第一薄膜晶体管320的第一栅极绝缘层312。随后，在第一栅极绝缘层312上形成第一薄膜晶体管320的第一栅极电极324和存储电容器350的第一电极351。通过在第一栅极绝缘层312上沉积用于栅极电极的材料并将用于栅极电极的材料构图形成第一薄膜晶体管320的第一栅极电极324和存储电容器350的第一电极351。
随后，使用第一薄膜晶体管320的第一栅极电极324作为掩模对第一薄膜晶体管320的第一有源层321执行掺杂工艺。随后，在第一薄膜晶体管320的第一栅极电极324和存储电容器350的第一电极351上形成第一薄膜晶体管320的第一层间介电层313。
随后，形成穿透第一层间介电层313的孔(S210)。参照图9B，形成第一接触孔，第一接触孔经由第一薄膜晶体管320的第一栅极绝缘层312和第一层间介电层313暴露第一薄膜晶体管320的第一有源层321。
形成通过穿透第一栅极绝缘层312和第一层间介电层313的孔连接至第一有源层321的第一半导体材料410、第二半导体材料420和第三半导体材料430(S220)。
参照图9C，第一半导体材料410形成为通过暴露第一有源层321的第一接触孔连接至第一有源层321。第一半导体材料410、第二半导体材料420和第三半导体材料430形成在第一层间介电层313上。此时，第一半导体材料410、第二半导体材料420和第三半导体材料430可由同一半导体材料形成。例如，可通过沉积氧化铟镓锌(IGZO)形成IGZO层。假设第二有源层331由各种金属氧化物之中的IGZO制成，基于IGZO层形成第二薄膜晶体管330的第二有源层331，但不限于此，第二有源层331可由IGZO以外的金属氧化物形成。可形成金属氧化物以覆盖整个第一层间介电层313。接着，在执行用于稳定金属氧化物的热处理工艺之后，通过干蚀刻将金属氧化物构图，以形成第一半导体材料410、第二半导体材料420和第三半导体材料430。
随后，参照图9D，第一半导体材料410、第二半导体材料420的一部分、以及第三半导体材料430被电性导电化，以形成第一源极电极322、第一漏极电极323、第二有源层331和存储电容器350的第二电极352(S230)。
接着，可在第二半导体材料420上形成第二薄膜晶体管330的第二栅极电极334。第二栅极电极334可形成在第二栅极绝缘层314上。可同时构图第二栅极绝缘层314和第二栅极电极334。可通过与第二有源层331的第二沟道区域331a重叠形成第二栅极绝缘层314和第二栅极电极334。此时，可通过同一掩模构图第二栅极绝缘层314和第二栅极电极334。
可通过离子掺杂或热处理将第一半导体材料410、不与第二栅极电极334重叠的一部分第二半导体材料420、以及第三半导体材料430导电化。在该情形中，可通过导电化工艺同时将第一半导体材料410、不与第二栅极电极334重叠的一部分第二半导体材料420、以及第三半导体材料430电性导电化。第一半导体材料410可被电性导电化，以形成第一薄膜晶体管320的第一源极电极322和第一漏极电极323。不与第二栅极电极334重叠的一部分第二半导体材料420被电性导电化，以形成第二薄膜晶体管330的第二有源层331的第二源极区域331b和第二漏极区域331c。此外，第三半导体材料430可被电性导电化，以形成存储电容器350的第二电极352。
随后，形成第二层间介电层315(S240)。参照图9E，可在第一源极电极322、第一漏极电极323、第二有源层331、第二栅极电极334和存储电容器350的第二电极352上形成第二层间介电层315。
随后，形成第二源极电极332和第二漏极电极333(S250)。第二源极电极332和第二漏极电极333可经由第二层间介电层315电连接至第二薄膜晶体管330的第二有源层331。可在第二层间介电层315中形成经由第二层间介电层315暴露第二有源层331的第二接触孔。第二源极电极332和第二漏极电极333可通过暴露第二有源层331的第二接触孔连接至第二有源层331。可通过在第二层间介电层315上形成源极和漏极材料并通过干蚀刻将源极和漏极材料构图形成第二源极电极332和第二漏极电极333。
此外，可进一步形成连接源极电极340和连接漏极电极341，连接源极电极340和连接漏极电极341通过第三接触孔电连接至第一源极电极322和第一漏极电极323。可在第二层间介电层315中形成经由第二层间介电层315暴露第一源极电极322和第一漏极电极323的第三接触孔。连接源极电极340和连接漏极电极341可通过暴露第一源极电极322和第一漏极电极323的第三接触孔分别连接至第一源极电极322和第一漏极电极323。
可同时形成连接源极电极340、连接漏极电极341、第二源极电极332和第二漏极电极333。就是说，可通过同一工艺形成连接源极电极340、连接漏极电极341、第二源极电极332和第二漏极电极333。特别是，可通过同一干蚀刻工艺形成经由第二层间介电层315暴露第一源极电极322和第一漏极电极323的第三接触孔以及经由第二层间介电层315暴露第二有源层331的第二接触孔。随后，可同时形成连接源极电极340、连接漏极电极341、第二源极电极332和第二漏极电极333。可通过在第二层间介电层315上沉积并构图源极和漏极材料同时形成连接源极电极340、连接漏极电极341、第二源极电极332和第二漏极电极333。连接源极电极340、连接漏极电极341、第二源极电极332和第二漏极电极333可由用于源极和漏极电极的同一材料制成并且具有从第二层间介电层315起到上层为止的相同厚度。
随后，形成钝化层316(S260)。可在连接源极电极340、连接漏极电极341、第二源极电极332、第二漏极电极333和第二层间介电层315上形成钝化层316。钝化层316可由绝缘层形成，用于保护第一薄膜晶体管320和第二薄膜晶体管330。可在钝化层316上进一步形成平坦化层。平坦化层可将第一薄膜晶体管320和第二薄膜晶体管330的上表面平化，以更可靠地形成显示装置。可在平坦化层上进一步形成有机发光元件和封装部或液晶显示单元。
本发明的示例性实施方式还能够如下描述：
根据本发明的一个方面，一种显示装置，可包括：第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层、与所述第一有源层重叠的第一栅极电极、位于所述第一栅极电极上的第一层间介电层、以及通过穿透所述第一层间介电层连接至所述第一有源层的第一源极电极和第一漏极电极；位于所述第一薄膜晶体管上的隔离绝缘层；第二薄膜晶体管，所述第二薄膜晶体管包括位于所述隔离绝缘层上的第二有源层、与所述第二有源层重叠的第二栅极电极、位于所述第二栅极电极上的第二层间介电层、以及通过穿透所述第二层间介电层连接至所述第二有源层的第二源极电极和第二漏极电极；和通过穿透所述隔离绝缘层和所述第二层间介电层分别连接至所述第一源极电极和所述第一漏极电极的连接源极电极和连接漏极电极。
根据本发明的另一个方面，所述第一有源层可由低温多晶硅(LTPS)制成，并且所述第二有源层可由氧化物半导体制成。
根据本发明的又一个方面，所述第一源极电极和所述第一漏极电极中的至少一个可在穿透所述第一有源层的同时与所述第一有源层的侧表面接触。
根据本发明的再一个方面，所述第一源极电极和所述第一漏极电极中的至少一个可与沿所述第一有源层的侧表面延伸的所述第一有源层的上表面接触。
根据本发明的再一个方面，所述显示装置可进一步包括：第二触摸电极，所述第二触摸电极位于与所述第一有源层相同的层上并且与所述第一有源层分隔开；位于所述第二触摸电极下方的第一触摸电极；和第三触摸电极，所述第三触摸电极位于与所述第一栅极电极相同的层上并且与所述第一栅极电极分隔开，其中所述第一触摸电极、所述第二触摸电极和所述第三触摸电极可彼此重叠。
根据本发明的再一个方面，与所述第一源极电极和所述第一漏极电极的每一个连接的所述第一有源层的部分可被导电化。
根据本发明的另一个方面，一种显示装置，可包括：第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层、与所述第一有源层重叠的第一栅极电极、位于所述第一栅极电极上的第一层间介电层、以及通过所述第一层间介电层的第一接触孔连接至所述第一有源层的第一源极电极和第一漏极电极；和位于所述第一层间介电层上的第二薄膜晶体管，所述第二薄膜晶体管包括位于所述第一层间介电层上的第二有源层、与所述第二有源层重叠的第二栅极电极、位于所述第二有源层和所述第二栅极电极上的第二层间介电层、以及通过所述第二层间介电层的第二接触孔连接至所述第二有源层的第二源极电极和第二漏极电极，所述第一有源层和所述第二有源层可由不同的材料形成，并且所述第一源极电极和所述第一漏极电极可由导电化的半导体材料形成。
根据本发明的又一个方面，所述第一有源层可由低温多晶硅(LTPS)制成，并且所述第二有源层可由氧化物半导体制成。
根据本发明的再一个方面，所述第一源极电极和所述第一漏极电极可由分别与所述第二源极电极和所述第二漏极电极连接的所述第二有源层的部分相同的材料制成。
根据本发明的再一个方面，所述第一源极电极和所述第一漏极电极可具有1到2的偏置电阻值。
根据本发明的再一个方面，所述第一源极电极和所述第一漏极电极可由与所述第二源极电极和所述第二漏极电极不同的材料制成。
根据本发明的再一个方面，所述显示装置可进一步包括：通过所述第二层间介电层的第三接触孔分别连接至所述第一源极电极和所述第一漏极电极的连接源极电极和连接漏极电极。
根据本发明的再一个方面，从所述第一有源层的上端起一直到所述第一层间介电层的上端为止的高度可大于从所述第一有源层的上端起一直到所述第一源极电极和所述第一漏极电极的上端为止的高度，并且所述连接源极电极和所述连接漏极电极可通过所述第二层间介电层的所述第三接触孔和所述第一层间介电层的所述第一接触孔分别连接至所述第一源极电极和所述第一漏极电极。
根据本发明的再一个方面，所述显示装置可进一步包括：包括第一电极和第二电极的存储电容器，所述第一电极和所述第二电极之一可形成在所述第一层间介电层上并且可由与所述第一源极电极和所述第一漏极电极相同的材料制成。
根据本发明的又一个方面，一种显示装置的制造方法，所述方法可包括：形成第一有源层、与所述第一有源层重叠的第一栅极电极、位于所述第一栅极电极上的第一层间介电层、以及通过穿透所述第一层间介电层连接至所述第一有源层的第一源极电极和第一漏极电极；形成隔离绝缘层，从而覆盖所述第一源极电极和所述第一漏极电极；形成位于所述隔离绝缘层上的第二有源层、与所述第二有源层重叠的第二栅极电极、以及位于所述第二有源层和所述第二栅极电极上的第二层间介电层；形成穿透所述隔离绝缘层和所述第二层间介电层中的至少一个的孔；以及形成通过穿透所述隔离绝缘层和所述第二层间介电层二者的孔分别连接至所述第一源极电极和所述第一漏极电极的连接源极电极和连接漏极电极，并且形成通过仅穿透所述第二层间介电层的孔连接至所述第二有源层的第二源极电极和第二漏极电极。
根据本发明的再一个方面，所述第一源极电极和所述第一漏极电极中的至少一个可在穿透所述第一有源层的同时与所述第一有源层的侧表面接触。
根据本发明的再一个方面，所述第一源极电极和所述第一漏极电极中的至少一个可与沿所述第一有源层的侧表面延伸的所述第一有源层的上表面接触。
根据本发明的再一个方面，一种显示装置的制造方法，所述方法可包括：形成第一有源层、与所述第一有源层重叠的第一栅极电极、位于所述第一栅极电极上的第一层间介电层；形成穿透所述第一层间介电层的孔；在所述第一层间介电层上形成通过所述孔连接至所述第一有源层的第一半导体材料、以及与所述第一半导体材料分隔开的第二半导体材料；在所述第二半导体材料的一部分上形成第二栅极电极；通过将所述第二半导体材料的两侧和所述第一半导体材料导电化，利用所述第一半导体材料形成第一源极电极和第一漏极电极并且形成在所述第二半导体材料的两侧处具有导电化的源极区域和漏极区域的第二有源层；形成覆盖所述第一源极电极、所述第一漏极电极和所述第二栅极电极的第二层间介电层；以及形成通过穿透所述第二层间介电层连接至所述第二有源层的第二源极电极和第二漏极电极，所述第一有源层和所述第二有源层可由不同的材料形成。
根据本发明的再一个方面，形成所述第二源极电极和所述第二漏极电极可进一步包括形成通过穿透所述第二层间介电层分别连接至所述第一源极电极和所述第一漏极电极的连接源极电极和连接漏极电极。
根据本发明的再一个方面，从所述第一有源层的上端起一直到所述第一层间介电层的上端为止的高度可大于从所述第一有源层的上端起一直到所述第一源极电极和所述第一漏极电极的上端为止的高度，并且所述连接源极电极和所述连接漏极电极可通过进一步穿透所述第一层间介电层分别连接至所述第一源极电极和所述第一漏极电极。
根据本发明的再一个方面，形成所述第一半导体材料和所述第二半导体材料可进一步包括在所述第一层间介电层上形成与所述第一半导体材料和所述第二半导体材料分隔开的第三半导体材料，将所述第二半导体材料的两侧和所述第一半导体材料导电化可进一步包括将所述第三半导体材料导电化，以形成第二电极，所述第二电极可由与所述第一源极电极和所述第一漏极电极相同的材料制成，并且所述第二电极可以是存储电容器的电极之一。
尽管已参照附图详细描述了本发明的示例性实施方式，但本发明并不限于此，在不背离本发明的技术构思的情况下，可以以许多不同的形式实施。因此，提供本发明的示例性实施方式仅是为了举例说明的目的，而不旨在限制本发明的技术构思。本发明的技术构思的范围不限于此。因此，应当理解上述示例性实施方式在所有方面都是举例说明性的，并不限制本发明。应当基于随后的权利要求解释本发明的保护范围，其等同范围内的所有技术构思都应当解释为落入本发明的范围内。
相关申请的交叉引用
本申请要求于2017年6月30日在韩国知识产权局提交的韩国专利申请第2017-0083675号的优先权，通过引用将该专利申请的全部公开内容结合在此。

Claims (14)

1.一种显示装置，该显示装置包括：
第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层、位于所述第一有源层上的第一栅极电极和连接到所述第一有源层的第一源极电极和第一漏极电极；
第二薄膜晶体管，所述第二薄膜晶体管包括第二有源层、位于所述第二有源层上的第二栅极电极和连接到第二有源层的第二源极电极和第二漏极电极；以及
存储电极，所述存储电极由与所述第一栅极电极相同的材料制成，
其中，所述第一源极电极、所述第一漏极电极、所述第二源极电极和所述第二漏极电极由相同的材料制成，并且所述第一源极电极和所述第一漏极电极被布置在同一层中并且/或者所述第二源极电极和所述第二漏极电极被布置在同一层中，并且
其中，第一绝缘层被布置在所述第一有源层和所述第二有源层之间，并且
其中，第二绝缘层被布置在所述第一栅极电极和所述第二栅极电极之间。
2.根据权利要求1所述的显示装置，其中，所述第一源极电极、所述第一漏极电极、所述第二源极电极和所述第二源极电极具有钛Ti、铝Al和钛Ti的三层结构。
3.根据权利要求1所述的显示装置，该显示装置还包括：
连接源极电极和连接漏极电极，所述连接源极电极位于所述第一源极电极上，所述连接漏极电极位于所述第一漏极电极上。
4.根据权利要求1所述的显示装置，该显示装置还包括：
平坦化层，所述平坦化层位于所述第一薄膜晶体管和第二薄膜晶体管上；以及
阳极、有机层、阴极和封装部，所述阳极、所述有机层、所述阴极和所述封装部位于所述平坦化层上。
5.根据权利要求1所述的显示装置，其中，所述存储电极为第一触摸电极。
6.根据权利要求5所述的显示装置，其中，所述第一触摸电极形成在所述第一薄膜晶体管和所述第二薄膜晶体管上。
7.根据权利要求6所述的显示装置，该显示装置还包括：
第三绝缘层，所述第三绝缘层设置在所述第一触摸电极和所述第二薄膜晶体管之间。
8.根据权利要求1所述的显示装置，该显示装置还包括：
触摸焊盘，所述触摸焊盘设置在显示装置内部。
9.根据权利要求1所述的显示装置，该显示装置还包括：
缓冲层，所述缓冲层设置在所述第一有源层下方以形成基部屏蔽金属BSM。
10.根据权利要求9所述的显示装置，其中，所述缓冲层由硅氮化物SiNx或硅氧化物SiOx的单层或硅氮化物SiNx和硅氧化物SiOx的多层制成。
11.根据权利要求1所述的显示装置，其中，所述第一有源层由低温多晶硅LTPS制成，并且所述第二有源层由氧化物半导体制成。
12.根据权利要求1所述的显示装置，其中，所述第二有源层的一部分、所述第一源极电极和所述第一漏极电极包括导电化的半导体材料。
13.根据权利要求5所述的显示装置，该显示装置还包括：
第二触摸电极，所述第二触摸电极与所述第一有源层形成在同一层上并与所述第一有源层间隔开。
14.根据权利要求13所述的显示装置，其中，所述第二触摸电极与所述第一触摸电极重叠，
其中，所述第一触摸电极和所述第二触摸电极用作用于测量触摸压力的强度的电极。
CN202211499543.3A 2017-06-30 2017-10-27 显示装置 Pending CN115810634A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0083675 2017-06-30
KR1020170083675A KR102519087B1 (ko) 2017-06-30 2017-06-30 표시 장치 및 이의 제조 방법
CN201711023370.7A CN109216374B (zh) 2017-06-30 2017-10-27 显示装置及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201711023370.7A Division CN109216374B (zh) 2017-06-30 2017-10-27 显示装置及其制造方法

Publications (1)

Publication Number Publication Date
CN115810634A true CN115810634A (zh) 2023-03-17

Family

ID=64739087

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211499543.3A Pending CN115810634A (zh) 2017-06-30 2017-10-27 显示装置
CN201711023370.7A Active CN109216374B (zh) 2017-06-30 2017-10-27 显示装置及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201711023370.7A Active CN109216374B (zh) 2017-06-30 2017-10-27 显示装置及其制造方法

Country Status (3)

Country Link
US (3) US10490668B2 (zh)
KR (2) KR102519087B1 (zh)
CN (2) CN115810634A (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566354B2 (en) * 2018-02-26 2020-02-18 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, touch display screen and manufacturing method of array substrate
JP2020027133A (ja) * 2018-08-09 2020-02-20 株式会社ジャパンディスプレイ 表示装置
US11448932B2 (en) * 2018-12-29 2022-09-20 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof
US11532679B2 (en) * 2019-04-15 2022-12-20 Mianyang Boe Optoelectronics Technology Co., Ltd. Method of fabricating array substrate, array substrate, and display apparatus
US11765935B2 (en) 2019-07-04 2023-09-19 Lg Display Co., Ltd. Display apparatus
KR20210021218A (ko) 2019-08-16 2021-02-25 삼성디스플레이 주식회사 표시 장치
KR20210024368A (ko) 2019-08-23 2021-03-05 삼성디스플레이 주식회사 표시 장치
KR20210027654A (ko) * 2019-08-30 2021-03-11 삼성디스플레이 주식회사 표시 장치
CN110649043B (zh) 2019-09-30 2021-11-19 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
KR20210041150A (ko) 2019-10-04 2021-04-15 삼성디스플레이 주식회사 표시 장치
KR20210043774A (ko) 2019-10-11 2021-04-22 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
CN110706649B (zh) * 2019-10-31 2022-02-22 Oppo广东移动通信有限公司 显示装置及电子设备
KR20210055832A (ko) 2019-11-07 2021-05-18 삼성디스플레이 주식회사 표시 장치
KR20210085523A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시장치
KR20210109090A (ko) 2020-02-26 2021-09-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210116762A (ko) * 2020-03-13 2021-09-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN111312733B (zh) * 2020-04-02 2023-06-02 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
KR102512014B1 (ko) * 2020-05-21 2023-03-21 삼성디스플레이 주식회사 표시 장치
KR20210157926A (ko) * 2020-06-22 2021-12-30 삼성디스플레이 주식회사 표시 장치
CN111969021B (zh) * 2020-08-27 2023-06-16 Oppo广东移动通信有限公司 显示装置及电子设备
WO2022104739A1 (zh) * 2020-11-20 2022-05-27 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN112435962B (zh) * 2020-11-24 2024-05-17 京东方科技集团股份有限公司 显示基板的制备方法、显示基板和显示装置
JP2022083170A (ja) * 2020-11-24 2022-06-03 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN112530977B (zh) * 2020-11-30 2022-11-04 厦门天马微电子有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
KR20220077322A (ko) 2020-12-01 2022-06-09 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
CN113035912B (zh) * 2021-01-26 2022-02-25 维沃移动通信有限公司 显示模组、电子设备及显示模组的制备方法
CN113889526B (zh) * 2021-09-30 2024-04-26 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及显示基板的制备方法
CN114203732B (zh) * 2021-12-10 2023-07-25 深圳市华星光电半导体显示技术有限公司 Ltpo基板及其制作方法、显示面板
CN114203787A (zh) * 2021-12-10 2022-03-18 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
KR20230148036A (ko) * 2022-04-15 2023-10-24 엘지디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739065B1 (ko) * 2005-11-29 2007-07-12 삼성에스디아이 주식회사 유기 발광 표시장치 및 이의 제조 방법
KR100759692B1 (ko) * 2006-05-03 2007-09-17 삼성에스디아이 주식회사 유기전계발광 소자 및 그의 제조 방법
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
JP5725337B2 (ja) * 2011-03-24 2015-05-27 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
TWI567995B (zh) * 2013-06-27 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
KR102114999B1 (ko) * 2013-12-27 2020-05-26 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102279392B1 (ko) * 2014-02-24 2021-07-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102397873B1 (ko) * 2014-02-24 2022-05-16 엘지디스플레이 주식회사 표시장치
KR102302362B1 (ko) * 2014-02-24 2021-09-15 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102346544B1 (ko) * 2014-02-24 2022-01-05 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN104253159B (zh) * 2014-08-19 2017-06-13 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
US10083990B2 (en) * 2014-08-29 2018-09-25 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
CN105390503B (zh) * 2014-08-29 2018-12-28 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
KR102241442B1 (ko) * 2014-09-05 2021-04-16 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR101679252B1 (ko) * 2014-09-30 2016-12-07 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
KR101596377B1 (ko) * 2015-04-08 2016-02-22 실리콘 디스플레이 (주) 정전용량 지문센서
KR102367215B1 (ko) * 2015-08-31 2022-02-24 엘지디스플레이 주식회사 유기발광표시장치
CN105045435B (zh) * 2015-09-11 2018-03-30 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
TWI602306B (zh) * 2016-07-05 2017-10-11 Innolux Corp 陣列基板結構與顯示裝置
CN106252217B (zh) * 2016-08-25 2019-05-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
JP6832656B2 (ja) * 2016-09-14 2021-02-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2018049919A (ja) * 2016-09-21 2018-03-29 株式会社ジャパンディスプレイ 表示装置
JP2018074076A (ja) * 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
KR20180051692A (ko) * 2016-11-07 2018-05-17 삼성디스플레이 주식회사 지문 센서, 표시 장치 및 표시 장치의 제조 방법
KR102324219B1 (ko) * 2017-04-24 2021-11-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102465376B1 (ko) * 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
US20190006521A1 (en) 2019-01-03
CN109216374B (zh) 2022-12-16
CN109216374A (zh) 2019-01-15
US11302821B2 (en) 2022-04-12
KR20190003150A (ko) 2019-01-09
US20200058797A1 (en) 2020-02-20
KR20230050291A (ko) 2023-04-14
US10490668B2 (en) 2019-11-26
KR102519087B1 (ko) 2023-04-05
US20220199835A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
CN109216374B (zh) 显示装置及其制造方法
US11107844B2 (en) Display device
EP2278618B1 (en) Organic light emitting display device and fabricating method thereof
US7402468B2 (en) Flat panel display and method of fabricating the same
EP2808916B1 (en) Method of manufacturing an organic light emitting display device
CN110729313A (zh) 显示面板、显示面板制备方法、显示装置
JP2008091599A (ja) 薄膜トランジスタおよびその製造方法ならびに表示装置
KR20230074461A (ko) 박막 트랜지스터 및 표시 장치
US8258024B2 (en) Display device and method of manufacturing the same
KR101749265B1 (ko) 어레이 기판 및 그 제조 방법
US6646308B2 (en) Flat panel display device
US20130077012A1 (en) Semiconductor device and method for manufacturing the same, and liquid crystal display device
US20080054268A1 (en) Display device and method of manufacturing the display device
KR20210086247A (ko) 표시 장치
KR102570469B1 (ko) 박막 트랜지스터 및 표시 장치
KR102536563B1 (ko) 표시 장치
KR20210117460A (ko) 표시 장치 및 제조 방법
JP2008058850A (ja) 表示装置とその製造方法
JP2012023320A (ja) 薄膜トランジスタ及びこれを用いた表示装置、並びに、薄膜トランジスタの製造方法
KR20100122390A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination