CN106252217B - 薄膜晶体管及其制备方法、阵列基板和显示装置 - Google Patents

薄膜晶体管及其制备方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN106252217B
CN106252217B CN201610727437.4A CN201610727437A CN106252217B CN 106252217 B CN106252217 B CN 106252217B CN 201610727437 A CN201610727437 A CN 201610727437A CN 106252217 B CN106252217 B CN 106252217B
Authority
CN
China
Prior art keywords
layer
grid
active layer
gate insulation
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610727437.4A
Other languages
English (en)
Other versions
CN106252217A (zh
Inventor
杨维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610727437.4A priority Critical patent/CN106252217B/zh
Publication of CN106252217A publication Critical patent/CN106252217A/zh
Priority to US15/677,542 priority patent/US10290661B2/en
Application granted granted Critical
Publication of CN106252217B publication Critical patent/CN106252217B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明属于显示技术领域，具体涉及一种薄膜晶体管制备方法、薄膜晶体管、阵列基板和显示装置。该薄膜晶体管的制备方法，包括形成栅极、栅绝缘层、有源层、源极、漏极、钝化层和连接电极的步骤，其中：通过一次构图工艺形成包括所述栅极、所述源极、所述漏极、所述有源层和所述栅绝缘层的图形，通过一次构图工艺形成包括所述钝化层及其过孔的图形，并通过一次构图工艺形成包括所述连接电极的图形，使所述源极和所述漏极与所述有源层连接。该薄膜晶体管结构简单，相应的薄膜晶体管的制备方法能够有效减少掩模板数量，提高产能，节省成本。

Description

薄膜晶体管及其制备方法、阵列基板和显示装置
技术领域
本发明属于显示技术领域，具体涉及一种薄膜晶体管制备方法、薄膜晶体管、阵列基板和显示装置。
背景技术
目前，在平板显示技术领域，薄膜晶体管显示装置(Thin Film TransistorLiquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、制造成本相对较低等优点，逐渐在当今平板显示市场占据了主导地位。
目前的薄膜晶体管主要为非晶硅薄膜晶体管和有机薄膜晶体管，制备方法是在基板上依次沉积各种不同性质的薄膜层，如半导体主动层、介电层和金属电极层等，并形成相应的图形。随着TFT-LCD技术的发展，氧化物薄膜晶体管(Oxide Thin Film Transistor，简称OTFT)技术也越来越成熟，它具有较高的载流子迁移率、低功耗、能应用于低频驱动等优点，特别的是，它还能应用在被称为下一代显示技术的有机发光二极管显示装置上。但是氧化物薄膜晶体管工艺技术相比传统工艺难度要大，而且工艺制作程序较为复杂，一般需要六次以上的构图工艺，这会极大的限制产线的产能。
如何优化薄膜晶体管的制备工艺，尤其是氧化物薄膜晶体管的制备工艺，减少构图工艺步骤，成为目前亟待解决的技术问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种薄膜晶体管制备方法、薄膜晶体管、阵列基板和显示装置，该薄膜晶体管制备方法至少部分解决薄膜晶体管的制备工艺中掩模板数量多的问题。
解决本发明技术问题所采用的技术方案是该薄膜晶体管的制备方法，包括形成栅极、栅绝缘层、有源层、源极、漏极、钝化层和连接电极的步骤，其中：通过一次构图工艺形成包括所述栅极、所述源极、所述漏极、所述有源层和所述栅绝缘层的图形，通过一次构图工艺形成包括所述钝化层及其过孔的图形，并通过一次构图工艺形成包括所述连接电极的图形，使所述源极和所述漏极与所述有源层连接。
优选的是，通过一次构图工艺形成包括所述栅极、所述源极、所述漏极、所述有源层和所述栅绝缘层的图形包括步骤：
依次形成第一导电膜层、栅绝缘膜层和有源膜层；
通过一次曝光工艺和刻蚀工艺，形成包括所述栅极、所述源极和所述漏极的图形；
通过灰化工艺和刻蚀工艺，形成包括所述栅绝缘层和所述有源层的图形，使所述源极上方的所述栅绝缘层和所述有源层的正投影面积小于所述源极的正投影面积，以及使所述漏极上方的所述栅绝缘层和所述有源层的正投影面积小于所述漏极的正投影面积；
其中：所述曝光工艺为双缝衍射工艺或半色调掩模板工艺；半色调掩模板中，所述栅绝缘层和所述有源层对应的区域为光刻胶完全保留区域，所述源极的正投影面积大于所述栅绝缘层和所述有源层的正投影面积部分的区域为光刻胶半保留区域，以及所述漏极正投影面积大于所述栅绝缘层和所述有源层的正投影面积部分的区域为光刻胶半保留区域，其他区域为光刻胶去除区域。
优选的是，通过一次构图工艺形成包括所述栅极、所述源极、所述漏极、所述有源层和所述栅绝缘层的图形包括步骤：
依次形成第一导电膜层、栅绝缘膜层和有源膜层；
通过第一次曝光工艺和刻蚀工艺，形成包括所述栅极、所述源极和所述漏极的图形；
通过灰化工艺和刻蚀工艺，形成包括所述栅绝缘层和所述有源层的图形，所述栅绝缘层和所述有源层仅形成于所述栅极的上方；
其中：所述曝光工艺为双缝衍射工艺或半色调掩模板工艺；半色调掩模板中，所述栅绝缘层和所述有源层对应的区域为光刻胶完全保留区域，所述源极和所述漏极对应的区域为光刻胶半保留区域，其他区域为光刻胶去除区域。
优选的是，在形成包括所述钝化层及其过孔的图形的步骤中：在所述有源层的上方形成钝化膜层，通过一次构图工艺，在对应着所述有源层的区域形成第一钝化层过孔和第二钝化层过孔，在对应着所述源极的区域形成第三钝化层过孔，在对应着所述漏极的区域形成第四钝化层过孔；
在形成所述包括连接电极的图形的步骤中：在所述钝化层的上方形成第二导电膜层，通过一次构图工艺，使所述连接电极通过所述第一钝化层过孔和所述第三钝化层过孔连接所述源极和所述有源层，以及通过所述第二钝化层过孔和所述第四钝化层过孔连接所述漏极和所述有源层。
优选的是，通过一次构图工艺形成包括所述栅极、所述源极、所述漏极、所述有源层和所述栅绝缘层的图形包括步骤：
依次形成有源膜层、栅绝缘膜层和第一导电膜层；
通过第一次曝光工艺和刻蚀工艺，形成包括所述有源层、所述源极和所述漏极的图形；
通过灰化工艺和刻蚀工艺，形成包括所述栅绝缘层和所述栅极的图形，使所述有源层的正投影面积大于所述栅绝缘层和所述栅极的正投影面积；
其中：所述曝光工艺为双缝衍射工艺或半色调掩模板工艺；半色调掩模板中，所述源极对应的区域、所述漏极对应的区域、所述栅绝缘层和所述栅极对应的区域为光刻胶完全保留区域光刻胶完全保留区域，所述有源层的正投影面积大于所述栅绝缘层和所述栅极的正投影面积部分的区域为光刻胶半保留区域，其他区域为光刻胶去除区域。
优选的是，在形成包括所述钝化层及其过孔的图形的步骤中：在所述栅极、所述源极和所述漏极的上方形成钝化膜层，通过一次构图工艺，在对应着所述有源层未与所述栅极正投影面积重叠的区域形成第一钝化层过孔和第二钝化层过孔，在对应着所述源极的区域形成第三钝化层过孔，在对应着所述漏极的区域形成第四钝化层过孔；
在形成所述包括连接电极的图形的步骤中：在所述钝化层的上方形成第二导电膜层，通过一次构图工艺，使所述连接电极通过所述第一钝化层过孔和所述第三钝化层过孔连接所述源极和所述有源层，通过所述第二钝化层过孔和所述第四钝化层过孔连接所述漏极和所述有源层。
优选的是，所述有源层采用金属氧化物材料形成。
一种薄膜晶体管，包括栅极、栅绝缘层、有源层、源极、漏极、钝化层和连接电极，所述栅极、所述源极和所述漏极共面互相绝缘设置，所述栅绝缘层和所述有源层相对所述栅极设置于同侧面，所述钝化层设置于所述栅极、所述源极和所述漏极的上方，所述连接电极设置于所述钝化层的上方，所述源极和所述漏极分别通过所述连接电极与所述有源层连接。
优选的是，所述栅绝缘层和所述有源层分别依次设置于所述栅极、所述源极和所述漏极的上方，位于所述栅极上方的所述栅绝缘层和所述有源层的正投影面积小于或等于所述栅极的正投影面积，位于所述源极上方的所述栅绝缘层和所述有源层的正投影面积小于所述源极的正投影面积，位于所述漏极上方的所述栅绝缘层和所述有源层的正投影面积小于所述漏极的正投影面积。
优选的是，所述栅绝缘层和所述有源层依次设置且仅设置于所述栅极的上方，所述栅绝缘层和所述有源层的正投影面积小于或等于所述栅极的正投影面积。
优选的是，所述钝化层设置于所述有源层的上方，所述钝化层在对应着所述有源层的区域开设有第一钝化层过孔和第二钝化层过孔，在对应着所述源极的区域开设有第三钝化层过孔，在对应着所述漏极的区域开设有第四钝化层过孔；所述连接电极设置于所述钝化层的上方，所述连接电极通过所述第一钝化层过孔和所述第三钝化层过孔连接所述源极和所述有源层，以及通过所述第二钝化层过孔和所述第四钝化层过孔连接所述漏极和所述有源层。
优选的是，所述栅绝缘层和所述有源层分别依次设置于所述栅极、所述源极和所述漏极的下方，所述有源层的正投影面积大于所述栅绝缘层和所述栅极的正投影面积。
优选的是，所述钝化层设置于所述栅极、所述源极和所述漏极的上方，所述钝化层在对应着所述有源层未与所述栅极正投影面积重叠的区域开设有第一钝化层过孔和第二钝化层过孔，在对应着所述源极的区域开设有第三钝化层过孔，在对应着所述漏极的区域开设有第四钝化层过孔；所述连接电极设置于所述钝化层的上方，所述连接电极通过所述第一钝化层过孔和所述第三钝化层过孔连接所述源极和所述有源层，通过所述第二钝化层过孔和所述第四钝化层过孔连接所述漏极和所述有源层。
优选的是，所述栅极、所述源极和所述漏极采用相同的导电材料形成。
优选的是，所述有源层采用金属氧化物材料形成。
一种阵列基板，包括多个像素区，还包括上述的薄膜晶体管，所述薄膜晶体管设置于所述像素区的一角，所述薄膜晶体管的所述漏极向所述像素区的中心延伸形成像素电极。
优选的是，包括交叉设置构成所述像素区的栅线和数据线，所述栅线与所述栅极连接，所述数据线与所述源极连接，所述数据线或所述栅线任一在交叉区域断开，断开的所述数据线或所述栅线通过与所述连接电极同层形成的线连接电极连接。
一种显示装置，包括上述的阵列基板。
本发明的有益效果是：该薄膜晶体管结构简单，相应的薄膜晶体管的制备方法能够有效减少掩模板数量，提高产能，节省成本。
附图说明
图1为本发明薄膜晶体管的制备方法的流程图；
图2A-图2I为本发明实施例1中薄膜晶体管的制备方法制备形成薄膜晶体管的结构示意图；
图3A和图3B为本发明实施例1中薄膜晶体管的结构示意图；
图4A-图4I为本发明实施例2中薄膜晶体管的制备方法制备形成薄膜晶体管的结构示意图；
图5A和图5B为本发明实施例2中薄膜晶体管的结构示意图；
图6A-图6I为本发明实施例3中薄膜晶体管的制备方法制备形成薄膜晶体管的结构示意图；
图7为本发明实施例3中薄膜晶体管的结构示意图；
图8为本发明实施例4中阵列基板的结构示意图；
图9A和图9B为本发明实施例4中阵列基板栅线与数据线交叉区域的结构示意图；
图9C和图9D为本发明实施例4中阵列基板栅线和数据线引出的结构示意图；
图9E为本发明实施例4中阵列基板非显示区的结构示意图；
图中：
1－衬底；2－栅极；20－第一导电膜层；3－栅绝缘层；30－栅绝缘膜层；4－有源层；40－有源膜层；5－源极；6－漏极；7－钝化层；70－钝化膜层；71－第一钝化层过孔；72－第二钝化层过孔；73－第三钝化层过孔；74－第四钝化层过孔；8－连接电极；80－第二导电膜层；9－栅线；10－数据线；11－光刻胶；12－像素电极；13－线连接电极；14－端连接电极；15－连接排线。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明薄膜晶体管制备方法、薄膜晶体管、阵列基板和显示装置作进一步详细描述。
实施例1：
本实施例提供一种薄膜晶体管及其相应的制备方法，该薄膜晶体管结构简单，相应的薄膜晶体管的制备方法能够有效减少掩模板数量，提高产能，节省成本。
如图1所示，并参考图3A或图3B，一种薄膜晶体管的制备方法，包括形成栅极2、栅绝缘层3、有源层4、源极5、漏极6、钝化层7和连接电极8的步骤，其中：通过一次构图工艺形成包括栅极2、源极5、漏极6、有源层4和栅绝缘层3的图形(Pattern)，通过一次构图工艺形成包括钝化层7及其过孔的图形，并通过一次构图工艺形成包括连接电极8的图形，使源极5和漏极6与有源层4连接。该薄膜晶体管形成在衬底1上方，在制备过程中，使用一道掩模板(Mask)就形成了有源层4、栅绝缘层3、栅极2以及源极5、漏极6，再通过连接电极8将源极5、漏极6和有源层4连接起来，形成薄膜晶体管在导通过程中的导电沟道，有效减少掩模板数量，提高产能，节省成本。
其中，通过一次构图工艺形成包括栅极2、源极5、漏极6、有源层4和栅绝缘层3的图形包括步骤：
步骤S11)，依次形成第一导电膜层、栅绝缘膜层和有源膜层。如图2A所示，依次形成第一导电膜层20、栅绝缘膜层30和有源膜层40，有源膜层40的上方覆盖光刻胶11。
步骤S12)，通过一次曝光工艺和刻蚀工艺，形成包括栅极2、源极5和漏极6的图形。这里的曝光工艺为双缝衍射工艺或半色调掩模板工艺；半色调掩模板中，栅绝缘层3和有源层4对应的区域为光刻胶完全保留区域，源极5的正投影面积大于栅绝缘层3和有源层4的正投影面积部分的区域为光刻胶半保留区域，以及漏极6正投影面积大于栅绝缘层3和有源层4的正投影面积部分的区域为光刻胶半保留区域，其他区域为光刻胶去除区域。这里，某层结构的正投影面积指的是该层结构在衬底1上的垂直投影面积。
步骤S13)，通过灰化工艺和刻蚀工艺，形成包括栅绝缘层3和有源层4的图形，使源极5上方的栅绝缘层3和有源层4的正投影面积小于源极5的正投影面积，以及使漏极6上方的栅绝缘层3和有源层4的正投影面积小于漏极6的正投影面积。
在采用灰色调掩模板或半色调掩模板工艺形成包括栅极2、源极5、漏极6、有源层4和栅绝缘层3的图形的方案中，具体的步骤为：
如图2B所示，通过一次曝光工艺，去除光刻胶去除区域的光刻胶11，通过刻蚀工艺去除未被光刻胶11覆盖的有源膜层40、栅绝缘膜层30和第一导电膜层20，形成包括栅极2、源极5和漏极6的图形。
如图2C所示，通过灰化工艺，去除光刻胶半保留区域的光刻胶11，通过刻蚀工艺去除未被光刻胶11覆盖的有源膜层40、栅绝缘膜层30，剥离光刻胶11，形成如图2D所示的包括有源层4、栅绝缘层3的图形。图2D中，源极5和漏极6分立地位于栅极2的两侧，有源层4、栅绝缘层3分别位于栅极2、源极5和漏极6的上方，源极5和漏极6相对有源层4和栅绝缘层3至少部分突出而裸露出来。
在采用一次双缝衍射工艺形成包括栅极2、源极5、漏极6、有源层4和栅绝缘层3的图形的方案中，具体的步骤为：
如图2E所示，通过双缝衍射工艺，去除光刻胶去除区域的光刻胶11，通过刻蚀工艺去除未被光刻胶11覆盖的有源膜层40、栅绝缘膜层30和第一导电膜层20，形成包括栅极2、源极5和漏极6的图形。
如图2F所示，通过灰化工艺，去除光刻胶半保留区域的光刻胶11，通过刻蚀工艺去除未被光刻胶11覆盖的有源膜层40、栅绝缘膜层30，同样剥离光刻胶11，形成如图2D所示的包括有源层4、栅绝缘层3的图形。
这里，刻蚀工艺中需要注意控制各层的关键尺寸偏差(CD bias)，即使第一导电膜层20形成的金属电极(即栅极2、源极5和漏极6)的线宽大于栅绝缘层3和有源层4的线宽，以方便后续金属电极与有源层4的搭接。通过上述步骤，使用一道掩模板就形成了有源层4、栅绝缘层3、栅极2、源极5和漏极6，极大地简化了制备工艺。
其中，优选有源层4采用金属氧化物材料形成。采用金属氧化物材料形成有源层4，不仅取材方便，成本易控制，而且使得薄膜晶体管具有高性能。
优选的是，栅极2、源极5和漏极6采用相同的导电材料形成。导电材料包括钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的至少一种。这些材料为半导体领域的常用材料，取材方便，成本易控制。
通过一次构图工艺形成包括钝化层7及其过孔的图形的步骤中：
步骤S2)，如图2G所示，在有源层4的上方形成钝化膜层70；如图2H所示，通过一次构图工艺，在对应着有源层4的区域形成第一钝化层过孔71和第二钝化层过孔72，在对应着源极5的区域形成第三钝化层过孔73，在对应着漏极6的区域形成第四钝化层过孔74。
通过一次构图工艺形成包括连接电极8的图形的步骤中：
步骤S3)，在钝化层7的上方形成第二导电膜层，通过一次构图工艺，使连接电极8通过第一钝化层过孔71和第三钝化层过孔73连接源极5和有源层4，以及通过第二钝化层过孔72和第四钝化层过孔74连接漏极6和有源层4，如图2I所示。
通过上述过程，源极5和漏极6分立地位于栅极2的两侧，栅绝缘层3和有源层4分离地覆盖于栅极2、源极5和漏极6的上方，源极5和漏极6分别通过钝化层过孔和连接电极8与有源层4连接，实现源极5、漏极6与有源层4在一定栅极2电压条件下的导通，保证薄膜晶体管的正常性能。
相应的，本实施例提供一种薄膜晶体管，该薄膜晶体管可采用上述的薄膜晶体管的制备方法形成。如图3A或图3B所示，其包括栅极2、栅绝缘层3、有源层4、源极5、漏极6、钝化层7和连接电极8，栅极2、源极5和漏极6共面互相绝缘设置，栅绝缘层3和有源层4相对栅极2设置于同侧面(即相对于栅极2，同设置于栅极2的上方或同设置于栅极2的下方)，钝化层7设置于栅极2、源极5和漏极6的上方，连接电极8设置于钝化层7的上方，源极5和漏极6分别通过连接电极8与有源层4连接。该薄膜晶体管结构简单，良率高，成本低。
有源层4至少设置于位于栅极2上方的绝缘层的上方；源极5和漏极6分立地位于栅极2的两侧、且分别通过连接电极8与有源层4连接。本实施例中，有源层4还分别覆盖源极5和漏极6，即栅绝缘层3和有源层4分别依次设置于栅极2、源极5和漏极6的上方。其中位于栅极2上的栅绝缘层3和有源层4的正投影面积小于栅极2的正投影面积(如图3A所示)，或位于栅极2栅绝缘层3和有源层4的正投影面积等于栅极2的正投影面积(如图3B所示)；位于源极5上方的栅绝缘层3和有源层4的正投影面积小于源极5的正投影面积，位于漏极6上方的栅绝缘层3和有源层4的正投影面积小于漏极6的正投影面积。
这里，通过设置栅绝缘层3、有源层4相对栅极2、源极5和漏极6的大小，有利于形成薄膜晶体管在导通过程的导电沟道。对于处于栅极2上方的栅绝缘层3和有源层4，只要有源层4的面积足够大，以保证源极5和漏极6能在栅极2上方的有源层4接触而保证导通或关闭状态即可，因此栅绝缘层3和有源层4较栅极2的正投影面积小或相等均可；而对于处于源极5上方的栅绝缘层3和有源层4、以及漏极6上方的栅绝缘层3和有源层4部分，由于仅为构图工艺中因掩模板图案而形成的冗余图形，因此只要保证位于源极5上方的栅绝缘层3和有源层4的面积小于源极5的面积，位于漏极6上方的栅绝缘层3和有源层4的面积小于漏极6的面积，使得源极5和漏极6分别得以与有源层4连接即可。优选的是，源极5靠近栅极2的一侧至少部分裸露，漏极6靠近栅极2的一侧至少部分裸露，以保证连接电极8的短距离搭接和良好的连接效果。
其中，钝化层7设置于有源层4的上方，钝化层7在对应着有源层4的区域开设有第一钝化层过孔71和第二钝化层过孔72，在对应着源极5的区域开设有第三钝化层过孔73，在对应着漏极6的区域开设有第四钝化层过孔74；连接电极8设置于钝化层7的上方，连接电极8通过第一钝化层过孔71和第三钝化层过孔73连接源极5和有源层4，以及通过第二钝化层过孔72和第四钝化层过孔74连接漏极6和有源层4。在图3A或图3B中，连接电极8与靠近栅极2一侧的源极5和靠近栅极2一侧的漏极6分别连接，并通过钝化层过孔与位于栅极2上方的有源层4连接，实现源极5、漏极6与有源层4的连接，保证薄膜晶体管的性能。
该薄膜晶体管的制备方法工艺步骤少，掩模板成本低；相应的薄膜晶体管结构简单，良率高，成本低。
实施例2：
本实施例提供一种薄膜晶体管及其相应的制备方法，该薄膜晶体管结构简单，相应的薄膜晶体管的制备方法能够有效减少掩模板数量，提高产能，节省成本。
如图1所示，并参考图5A或图5B，本实施例提供一种薄膜晶体管的制备方法，该制备方法通过一次构图工艺形成包括栅极2、源极5、漏极6、有源层4和栅绝缘层3的图形，通过一次构图工艺形成包括钝化层7及其过孔的图形，并通过一次构图工艺形成包括连接电极8的图形，使源极5和漏极6与有源层4连接。该薄膜晶体管在制备过程中，使用一道掩模板(Mask)就形成了有源层4、栅绝缘层3、栅极2以及源极5、漏极6，再通过连接电极8将源极5、漏极6和有源层4连接起来，形成薄膜晶体管在导通过程中的导电沟道，有效减少掩模板数量，提高产能，节省成本。
其中，通过一次构图工艺形成包括栅极2、源极5、漏极6、有源层4和栅绝缘层3的图形包括步骤：
步骤S11)，依次形成第一导电膜层、栅绝缘膜层和有源膜层。如图4A所示，依次形成第一导电膜层20、栅绝缘膜层30和有源膜层40，有源膜层40的上方覆盖光刻胶11。
步骤S12)，通过第一次曝光工艺和刻蚀工艺，形成包括栅极2、源极5和漏极6的图形。这里的曝光工艺为双缝衍射工艺或半色调掩模板工艺；半色调掩模板中，栅极2对应的区域为光刻胶完全保留区域，源极5和漏极6对应的区域为光刻胶半保留区域，其他区域为光刻胶去除区域。
步骤S13)，通过灰化工艺和刻蚀工艺，形成包括栅绝缘层3和有源层4的图形，栅绝缘层3和有源层4仅形成于栅极2的上方。
在采用灰色调掩模板或半色调掩模板工艺形成包括栅极2、源极5、漏极6、有源层4和栅绝缘层3的图形的方案中，具体的步骤为：
如图4B所示，通过一次曝光工艺，去除光刻胶去除区域的光刻胶11，通过刻蚀工艺去除未被光刻胶11覆盖的有源膜层40、栅绝缘膜层30和第一导电膜层20，形成包括栅极2、源极5和漏极6的图形。
如图4C所示，通过灰化工艺，去除光刻胶半保留区域的光刻胶11，通过刻蚀工艺去除未被光刻胶11覆盖的有源膜层40、栅绝缘膜层30，剥离光刻胶11，形成如图4D所示的包括有源层4、栅绝缘层3的图形。图4D中，源极5和漏极6分立地位于栅极2的两侧，有源层4、栅绝缘层3位于且仅位于栅极2的上方，源极5和漏极6上因完全去除有源层4和栅绝缘层3而全部裸露出来。
在采用一次双缝衍射工艺形成包括栅极2、源极5、漏极6、有源层4和栅绝缘层3的图形的方案中，具体的步骤为：
如图4E所示，通过双缝衍射工艺，去除光刻胶去除区域的光刻胶11，通过刻蚀工艺去除未被光刻胶11覆盖的有源膜层40、栅绝缘膜层30和第一导电膜层20，形成包括栅极2、源极5和漏极6的图形。
如图4F所示，通过灰化工艺，去除光刻胶半保留区域的光刻胶11，通过刻蚀工艺去除未被光刻胶11覆盖的有源膜层40、栅绝缘膜层30，同样剥离光刻胶11，形成如图4D所示的包括有源层4、栅绝缘层3的图形。
本实施例中薄膜晶体管的制备方法中，各层结构的制备材料与实施例1相同，同时需注意金属电极的关键尺寸偏差，这里不再详述。
通过一次构图工艺形成包括钝化层7及其过孔的图形的步骤中：
步骤S2)，如图4G所示，在有源层4的上方形成钝化膜层70；通过一次构图工艺，如图4H所示，在对应着有源层4的区域形成第一钝化层过孔71和第二钝化层过孔72，在对应着源极5的区域形成第三钝化层过孔73，在对应着漏极6的区域形成第四钝化层过孔74。
通过一次构图工艺形成包括连接电极8的图形的步骤中：
步骤S3)，在钝化层7的上方形成第二导电膜层，通过一次构图工艺，使连接电极8通过第一钝化层过孔71和第三钝化层过孔73连接源极5和有源层4，以及通过第二钝化层过孔72和第四钝化层过孔74连接漏极6和有源层4，如图4I所示。通过钝化层过孔，连接电极8实现源极5、漏极6与有源层4的导通，保证薄膜晶体管的性能。
相应的，本实施例提供一种薄膜晶体管，该薄膜晶体管可采用上述的薄膜晶体管的制备方法形成。如图5A或图5B所示，其包括栅极2、栅绝缘层3、有源层4、源极5、漏极6、钝化层7和连接电极8，栅极2、源极5和漏极6共面互相绝缘设置，栅绝缘层3和有源层4相对栅极2设置于同侧面(即相对于栅极2，同设置于栅极2的上方或同设置于栅极2的下方)，钝化层7设置于栅极2、源极5和漏极6的上方，连接电极8设置于钝化层7的上方，源极5和漏极6分别通过连接电极8与有源层4连接。该薄膜晶体管结构简单，良率高，成本低。
其中，栅绝缘层3和有源层4依次设置且仅设置于栅极2的上方，栅绝缘层3和有源层4的正投影面积均小于栅极2的正投影面积(如图5A所示)，或栅绝缘层3和有源层4的正投影面积均等于栅极2的正投影面积(如图5B所示)。这里，由于有源层4位于最上方，且栅绝缘层3和有源层4的面积相等，因此栅绝缘层3和有源层4小于或等于栅极2的面积均可；同时，源极5和漏极6上方均无栅绝缘层3和有源层4。
其中，钝化层7设置于有源层4的上方，钝化层7在对应着有源层4的区域开设有第一钝化层过孔71和第二钝化层过孔72，在对应着源极5的区域开设有第三钝化层过孔73，在对应着漏极6的区域开设有第四钝化层过孔74；连接电极8设置于钝化层7的上方，连接电极8通过第一钝化层过孔71和第三钝化层过孔73连接源极5和有源层4，以及通过第二钝化层过孔72和第四钝化层过孔74连接漏极6和有源层4。图5A或图5B中，由于有源层4位于最上方、且源极5和漏极6上方均无有源层4与栅绝缘层3，因此连接电极8通过钝化层过孔使得源极5和漏极6连接于栅极2上方的有源层4，实现源极5、漏极6与有源层4的连接，从而形成导电过程中的导电沟道，保证薄膜晶体管的性能。
该薄膜晶体管的制备方法工艺步骤少，掩模板成本低；相应的薄膜晶体管结构简单，良率高，成本低。而且，相对于实施例1中的薄膜晶体管结构更简洁，性能更稳定。
实施例3：
本实施例提供一种薄膜晶体管及其相应的制备方法，该薄膜晶体管结构简单，相应的薄膜晶体管的制备方法能够有效减少掩模板数量，提高产能，节省成本。
如图1所示，并参考图7，本实施例提供一种薄膜晶体管的制备方法，该制备方法通过一次构图工艺形成包括栅极2、源极5、漏极6、有源层4和栅绝缘层3的图形，通过一次构图工艺形成包括钝化层7及其过孔的图形，并通过一次构图工艺形成包括连接电极8的图形，使源极5和漏极6与有源层4连接。该薄膜晶体管在制备过程中，使用一道掩模板(Mask)就形成了有源层4、栅绝缘层3、栅极2以及源极5、漏极6，再通过连接电极8将源极5、漏极6和有源层4连接起来，形成薄膜晶体管在导通过程中的导电沟道，有效减少掩模板数量，提高产能，节省成本。
其中，通过一次构图工艺形成包括栅极2、源极5、漏极6、有源层4和栅绝缘层3的图形包括步骤：
步骤S11)，依次形成有源膜层40、栅绝缘膜层30和第一导电膜层20。如图6A所示，依次形成有源膜层40、栅绝缘膜层30和第一导电膜层20，第一导电膜层20的上方覆盖光刻胶11。
步骤S12)，通过第一次曝光工艺和刻蚀工艺，形成包括有源层4、源极5和漏极6的图形。这里的曝光工艺为双缝衍射工艺或半色调掩模板工艺；半色调掩模板中，源极5对应的区域、漏极6对应的区域、栅绝缘层3和栅极2对应的区域为光刻胶完全保留区域，有源层4的正投影面积大于栅绝缘层3和栅极2的正投影面积部分的区域为光刻胶半保留区域，其他区域为光刻胶去除区域。
步骤S13)，通过灰化工艺，形成包括栅绝缘层3和栅极2的图形，使有源层4的正投影面积大于栅绝缘层3和栅极2的正投影面积。
在采用灰色调掩模板或半色调掩模板工艺形成包括栅极2、源极5、漏极6、有源层4和栅绝缘层3的图形的方案中，具体的步骤为：
如图6B所示，通过一次曝光工艺，去除光刻胶去除区域的光刻胶11，通过刻蚀工艺去除未被光刻胶11覆盖的有源膜层40、栅绝缘膜层30和第一导电膜层20，形成包括有源层4、源极5和漏极6的图形。
如图6C所示，通过灰化工艺，去除光刻胶半保留区域的光刻胶11，通过刻蚀工艺去除未被光刻胶11覆盖的第一导电膜层20、栅绝缘膜层30，剥离光刻胶11，形成如图6D所示的包括栅极2、栅绝缘层3的图形。图6D中，源极5和漏极6分立地位于栅极2的两侧，有源层4、栅绝缘层3分别位于栅极2、源极5和漏极6的下方，栅极2下方的栅绝缘层3面积与栅极2面积相等，栅极2下方的有源层4面积大于栅极2的面积，从而使得该部分有源层4相对于栅极2和栅绝缘层3至少部分裸露出来。
在采用一次双缝衍射工艺形成包括栅极2、源极5、漏极6、有源层4和栅绝缘层3的图形的方案中，具体的步骤为：
如图6E所示，通过双缝衍射工艺，去除光刻胶去除区域的光刻胶11，通过刻蚀工艺去除未被光刻胶11覆盖的有源膜层40、栅绝缘膜层30和第一导电膜层20，形成包括有源层4、源极5和漏极6的图形。
如图6F所示，通过灰化工艺，去除光刻胶半保留区域的光刻胶11，通过刻蚀工艺去除未被光刻胶11覆盖的第一导电膜层20、栅绝缘膜层30，同样去除光刻胶11，形成如图6D所示的包括栅极2、栅绝缘层3的图形。
本实施例中薄膜晶体管的制备方法中，各层结构的制备材料与实施例1相同，同时需注意金属电极的关键尺寸偏差，这里不再详述。
通过一次构图工艺形成包括钝化层7及其过孔的图形的步骤中：
步骤S2)，如图6G所示，在栅极2、源极5和漏极6的上方形成钝化膜层70；如图6H所示，通过一次构图工艺，在对应着有源层4未与栅极2正投影面积重叠的区域形成第一钝化层过孔71和第二钝化层过孔72，且优选第一钝化层过孔71和第二钝化层过孔72位于栅极2的相对两侧，在对应着源极5的区域形成第三钝化层过孔73，在对应着漏极6的区域形成第四钝化层过孔74。
通过一次构图工艺形成包括连接电极8的图形的步骤中：
步骤S3)，在钝化层7的上方形成第二导电膜层，通过一次构图工艺，使连接电极8通过第一钝化层过孔71和第三钝化层过孔73连接源极5和有源层4，通过第二钝化层过孔72和第四钝化层过孔74连接漏极6和有源层4，如图6I所示。通过钝化层过孔，连接电极8实现源极5、漏极6与有源层4的导通，保证薄膜晶体管的性能。
相应的，本实施例提供一种薄膜晶体管，该薄膜晶体管可采用上述的薄膜晶体管的制备方法形成。如图7所示，其包括栅极2、栅绝缘层3、有源层4、源极5、漏极6、钝化层7和连接电极8，栅极2、源极5和漏极6共面互相绝缘设置，栅绝缘层3和有源层4相对栅极2设置于同侧面(本实施例中栅绝缘层3和有源层4均设置于栅极2的下侧)，钝化层7设置于栅极2、源极5和漏极6的上方，连接电极8设置于钝化层7的上方，源极5和漏极6分别通过连接电极8与有源层4连接。该薄膜晶体管结构简单，良率高，成本低。
其中，栅绝缘层3和有源层4分别依次设置于栅极2、源极5和漏极6的下方，有源层4的正投影面积大于栅绝缘层3和栅极2的正投影面积。这里，在源极5和漏极6的下方设置冗余的有源层4和栅绝缘层3。由于有源层4位于最下方，通过将有源层4的面积设置为大于位于其上方的栅绝缘层3和栅极2的面积，使得其至少局部裸露出来；源极5和漏极6与栅极2共面，位于最上方。
其中，钝化层7设置于栅极2、源极5和漏极6的上方，钝化层7在对应着有源层4未与栅极2正投影面积重叠的区域开设有第一钝化层过孔71和第二钝化层过孔72，在对应着源极5的区域开设有第三钝化层过孔73，在对应着漏极6的区域开设有第四钝化层过孔74；连接电极8设置于钝化层7的上方，连接电极8通过第一钝化层过孔71和第三钝化层过孔73连接源极5和有源层4，通过第二钝化层过孔72和第四钝化层过孔74连接漏极6和有源层4。图7中，由于有源层4至少局部裸露、且源极5和漏极6位于最上方，因此连接电极8通过钝化层过孔连接于栅极2下方的有源层4，实现源极5、漏极6与有源层4连接，从而形成导电过程中的导电沟道，保证形成导电过程中的导电沟道。
该薄膜晶体管的制备方法工艺步骤少，掩模板成本低；相应的薄膜晶体管结构简单，良率高，成本低。
实施例1-实施例2为采用三次构图工艺的制备工艺，形成底栅共面型薄膜晶体管，实施例3则形成顶栅共面型薄膜晶体管。上述薄膜晶体管结构简单，成本低；相应的薄膜晶体管的制备方法只采用三次构图工艺即可形成完整的薄膜晶体管的结构，因此能够有效减少掩模板数量，提高产能，节省成本。
本发明薄膜晶体管的制备方法只需三次构图工艺即可制备完成整个薄膜晶体管，尤其适合于氧化物薄膜晶体管的制备。
实施例4：
本实施例提供一种阵列基板，该阵列基板包括实施例1-实施例3中任一的薄膜晶体管，并采用相应的薄膜晶体管的制备方法形成。
如图8所示，一种阵列基板，包括多个像素区，其中的薄膜晶体管设置于像素区的一角，薄膜晶体管的漏极6向像素区的中心延伸形成像素电极12，完成整个阵列基板工艺。这里像素电极12与连接电极8同时形成，不增加工艺即可形成像素结构。同时，为了便于观察位于像素电极12下方的各层结构，像素电极12的填充图案设置了透明度以示出位于其下方的层结构轮廓。
换言之，实施例1-实施例3中的薄膜晶体管相当于在形成阵列基板的像素电极的过程中，通过钝化层过孔建立源极5、漏极6与有源层4的连接。其中，在实施例2和实施例3中，由于漏极6的上方直接设置钝化层7，钝化层7的上方设置像素电极12，甚至可进一步改进用于形成薄膜晶体管的漏极的掩模板和用于形成像素电极的掩模板，在步骤S1)中省略漏极6部分的层结构图形，并在步骤S2)中使得钝化层7相应裸露出该区域，而在步骤S3)中在形成像素电极12的过程中同时形成漏极6，并使得像素电极12与有源层4连接。
在阵列基板中，包括交叉设置构成像素区的栅线9和数据线10，多个像素区成阵列排布，像素区内设置有像素，每一像素均至少包括一个薄膜晶体管。其中的薄膜晶体管由栅线9为其提供打开信号，并由数据线10为其提供灰度信号，最终实现像素的开启，从而实现图像的显示。其中，栅线9与栅极2连接(或者说栅线9从栅极2引出)，数据线10与源极5连接(或者说数据线10由源极5引出)，数据线10或栅线9任一在交叉区域断开，断开的数据线10或栅线9通过第二导电膜层同层形成的线连接电极13连接。这里的栅线9和数据线10交叉结构断开并异层电连接，从而简化层结构。
图8以数据线10在交叉区域断开为例。具体的，栅线9与数据线10交叉区域的局部平面示意图如图9A所示，数据线10断开，栅线9从断开的两段数据线10之间穿过，断开的两段数据线10通过线连接电极13连接。以实施例2中形成的薄膜晶体管的结构为例，如图9B所示为通过线连接电极13连接断开的两段数据线10。
同时，在显示区中，可以为从栅极2直接引出栅线9，从源极5直接引出数据线10的结构。如图9C所示，为实施例1中形成的薄膜晶体管的栅极2通过端连接电极14引出栅线9的结构示意图；如图9D所示，为实施例2中形成的薄膜晶体管的源极5通过端连接电极14引出数据线10的结构示意图。所谓端连接电极，即从电极端引出连接线的导电层。可见，只要在相应的栅极22或源极5上方对应开设钝化层开孔，即可实现电极引线，并不会增加工艺难度或增大结构复杂度。
另外，为了向显示区的像素结构提供栅线扫描信号和图像数据信号，在阵列基板的非显示区，还设置有栅极驱动芯片和源极驱动芯片，栅极驱动芯片通过连接排线和栅线9与薄膜晶体管的栅极2连接，源极驱动芯片通过连接排线和数据线10与薄膜晶体管的源极5连接。其中，连接排线指的是从非显示区驱动芯片跨接到显示区的栅线9或数据线10之间的金属连接线，这些连接排线在形成薄膜晶体管的电极的同时形成，或者在形成连接电极8的同时形成。以实施例1中形成的薄膜晶体管的结构为例，如图9E所示为通过第二导电膜层形成连接排线15的结构示意图，其中以第一导电膜层20标示导电层，该导电层可以为需跨线连接的扇出线。
该阵列基板结构简单，轻薄、成本低。
实施例5：
本实施例提供一种显示装置，该显示装置保留实施例4中的阵列基板。
该显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
该显示装置结构简单，轻薄、成本低。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种薄膜晶体管的制备方法，其特征在于，包括形成栅极、栅绝缘层、有源层、源极、漏极、钝化层和连接电极的步骤，其中：通过一次构图工艺形成包括所述栅极、所述源极、所述漏极、所述有源层和所述栅绝缘层的图形，通过一次构图工艺形成包括所述钝化层及其过孔的图形，并通过一次构图工艺形成包括所述连接电极的图形，使所述源极和所述漏极与所述有源层连接，
通过一次构图工艺形成包括所述栅极、所述源极、所述漏极、所述有源层和所述栅绝缘层的图形包括步骤：
依次形成第一导电膜层、栅绝缘膜层和有源膜层；
通过一次曝光工艺和刻蚀工艺，形成包括所述栅极、所述源极和所述漏极的图形；
通过灰化工艺和刻蚀工艺，形成包括所述栅绝缘层和所述有源层的图形，使所述源极上方的所述栅绝缘层和所述有源层的正投影面积小于所述源极的正投影面积，以及使所述漏极上方的所述栅绝缘层和所述有源层的正投影面积小于所述漏极的正投影面积；
其中：所述曝光工艺为双缝衍射工艺或半色调掩模板工艺；半色调掩模板工艺中，所述栅绝缘层和所述有源层对应的区域为光刻胶完全保留区域，所述源极的正投影面积大于所述栅绝缘层和所述有源层的正投影面积部分的区域为光刻胶半保留区域，以及所述漏极正投影面积大于所述栅绝缘层和所述有源层的正投影面积部分的区域为光刻胶半保留区域，其他区域为光刻胶去除区域。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，通过一次构图工艺形成包括所述栅极、所述源极、所述漏极、所述有源层和所述栅绝缘层的图形包括步骤：
依次形成第一导电膜层、栅绝缘膜层和有源膜层；
通过第一次曝光工艺和刻蚀工艺，形成包括所述栅极、所述源极和所述漏极的图形；
通过灰化工艺和刻蚀工艺，形成包括所述栅绝缘层和所述有源层的图形，所述栅绝缘层和所述有源层仅形成于所述栅极的上方；
其中：所述曝光工艺为双缝衍射工艺或半色调掩模板工艺；半色调掩模板工艺中，所述栅绝缘层和所述有源层对应的区域为为光刻胶完全保留区域，所述源极和所述漏极对应的区域为光刻胶半保留区域，其他区域为光刻胶去除区域。
3.根据权利要求1或2所述的薄膜晶体管的制备方法，其特征在于，
在形成包括所述钝化层及其过孔的图形的步骤中：在所述有源层的上方形成钝化膜层，通过一次构图工艺，在对应着所述有源层的区域形成第一钝化层过孔和第二钝化层过孔，在对应着所述源极的区域形成第三钝化层过孔，在对应着所述漏极的区域形成第四钝化层过孔；
在形成所述包括连接电极的图形的步骤中：在所述钝化层的上方形成第二导电膜层，通过一次构图工艺，形成连接电极，使所述连接电极通过所述第一钝化层过孔和所述第三钝化层过孔连接所述源极和所述有源层，以及通过所述第二钝化层过孔和所述第四钝化层过孔连接所述漏极和所述有源层。
4.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述有源层采用金属氧化物材料形成。
5.一种薄膜晶体管，其特征在于，包括栅极、栅绝缘层、有源层、源极、漏极、钝化层和连接电极，所述栅极、所述源极和所述漏极共面互相绝缘设置，所述栅绝缘层和所述有源层相对所述栅极设置于同侧面，所述钝化层设置于所述栅极、所述源极和所述漏极的上方，所述连接电极设置于所述钝化层的上方，所述源极和所述漏极分别通过所述连接电极与所述有源层连接，
所述栅绝缘层和所述有源层分别依次设置于所述栅极、所述源极和所述漏极的上方，位于所述栅极上方的所述栅绝缘层和所述有源层的正投影面积小于或等于所述栅极的正投影面积，位于所述源极上方的所述栅绝缘层和所述有源层的正投影面积小于所述源极的正投影面积，位于所述漏极上方的所述栅绝缘层和所述有源层的正投影面积小于所述漏极的正投影面积。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述栅绝缘层和所述有源层依次设置且仅设置于所述栅极的上方，所述栅绝缘层和所述有源层的正投影面积小于或等于所述栅极的正投影面积。
7.根据权利要求5或6所述的薄膜晶体管，其特征在于，所述钝化层设置于所述有源层的上方，所述钝化层在对应着所述有源层的区域开设有第一钝化层过孔和第二钝化层过孔，在对应着所述源极的区域开设有第三钝化层过孔，在对应着所述漏极的区域开设有第四钝化层过孔；所述连接电极设置于所述钝化层的上方，所述连接电极通过所述第一钝化层过孔和所述第三钝化层过孔连接所述源极和所述有源层，以及通过所述第二钝化层过孔和所述第四钝化层过孔连接所述漏极和所述有源层。
8.根据权利要求5所述的薄膜晶体管，其特征在于，所述栅极、所述源极和所述漏极采用相同的导电材料形成。
9.根据权利要求5所述的薄膜晶体管，其特征在于，所述有源层采用金属氧化物材料形成。
10.一种阵列基板，包括多个像素区，其特征在于，还包括权利要求5-9任一项所述的薄膜晶体管，所述薄膜晶体管设置于所述像素区的一角，所述薄膜晶体管的所述漏极向所述像素区的中心延伸形成像素电极。
11.根据权利要求10所述的阵列基板，其特征在于，包括交叉设置构成所述像素区的栅线和数据线，所述栅线与所述栅极连接，所述数据线与所述源极连接，所述数据线或所述栅线任一在交叉区域断开，断开的所述数据线或所述栅线通过与所述连接电极同层形成的线连接电极连接。
12.一种显示装置，其特征在于，包括权利要求10或11所述的阵列基板。
CN201610727437.4A 2016-08-25 2016-08-25 薄膜晶体管及其制备方法、阵列基板和显示装置 Expired - Fee Related CN106252217B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610727437.4A CN106252217B (zh) 2016-08-25 2016-08-25 薄膜晶体管及其制备方法、阵列基板和显示装置
US15/677,542 US10290661B2 (en) 2016-08-25 2017-08-15 Thin film transistor and method of fabricating the same, array substrate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610727437.4A CN106252217B (zh) 2016-08-25 2016-08-25 薄膜晶体管及其制备方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN106252217A CN106252217A (zh) 2016-12-21
CN106252217B true CN106252217B (zh) 2019-05-24

Family

ID=57596324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610727437.4A Expired - Fee Related CN106252217B (zh) 2016-08-25 2016-08-25 薄膜晶体管及其制备方法、阵列基板和显示装置

Country Status (2)

Country Link
US (1) US10290661B2 (zh)
CN (1) CN106252217B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102519087B1 (ko) * 2017-06-30 2023-04-05 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN107134463B (zh) * 2017-07-03 2020-02-21 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN107482020A (zh) * 2017-08-21 2017-12-15 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN107482064B (zh) * 2017-08-28 2019-10-25 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法以及阵列基板
KR102248402B1 (ko) 2018-04-19 2021-05-04 엘지디스플레이 주식회사 전계발광 표시장치 및 그 제조방법
US20190378932A1 (en) * 2018-06-06 2019-12-12 Intel Corporation Multi-dielectric gate stack for crystalline thin film transistors
CN109616587B (zh) * 2018-12-04 2021-10-08 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN109786469A (zh) * 2018-12-26 2019-05-21 惠科股份有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN114071905A (zh) * 2020-08-04 2022-02-18 Oppo广东移动通信有限公司 一种壳体组件和电子设备
CN113013096B (zh) * 2021-03-01 2023-06-02 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253159A (zh) * 2014-08-19 2014-12-31 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6238712B2 (ja) * 2013-12-05 2017-11-29 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6315966B2 (ja) * 2013-12-11 2018-04-25 三菱電機株式会社 アクティブマトリックス基板およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253159A (zh) * 2014-08-19 2014-12-31 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置

Also Published As

Publication number Publication date
CN106252217A (zh) 2016-12-21
US20180061870A1 (en) 2018-03-01
US10290661B2 (en) 2019-05-14

Similar Documents

Publication Publication Date Title
CN106252217B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US10340354B2 (en) Manufacturing method of thin-film transistor (TFT) array substrate
CN102636927B (zh) 阵列基板及其制造方法
US11257810B2 (en) Electrostatic discharge unit, array substrate and display panel
CN103872060B (zh) 阵列基板及其制造方法
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
US11462602B2 (en) Array substrate, manufacturing method thereof, and display device
US10254609B2 (en) Array substrate including pixel electrode and drain electrode in direct contact to each other, and method of manufacturing the same, display panel, and display device
CN110190028A (zh) 薄膜晶体管阵列基板制备方法
CN106098699A (zh) 一种阵列基板、其制作方法、显示面板及其制作方法
CN104409462B (zh) 阵列基板及其制造方法、显示装置
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN104716196A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN104319277A (zh) 一种coa基板及其制作方法
CN105514120A (zh) 一种双栅tft阵列基板及其制造方法和显示装置
CN204028524U (zh) 显示基板及显示装置
CN103915451B (zh) 一种阵列基板及其制造方法、显示装置
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN103018977A (zh) 一种阵列基板及其制造方法
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN104091809A (zh) 一种阵列基板、其制备方法、液晶显示屏及显示装置
WO2016201778A1 (zh) 阵列基板及其制造方法
CN104779203A (zh) 一种阵列基板及其制造方法、显示装置
CN103235456B (zh) 阵列基板及其制造方法和显示装置
CN102655154A (zh) 一种otft阵列基板、显示装置及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190524

Termination date: 20210825

CF01 Termination of patent right due to non-payment of annual fee