CN109786469A - 薄膜晶体管的制备方法、薄膜晶体管及显示面板 - Google Patents

Abstract

本申请提供了一种薄膜晶体管，包括基板，栅极、栅极绝缘层以及半导体层通过同一道光罩制程层叠形成于基板上，刻蚀阻挡层形成于半导体层上，源极与漏极形成于刻蚀阻挡层上，钝化层形成于源极和漏极上，电极层形成于钝化层上；本申请还提供了一种薄膜晶体管的制备方法以及显示面板。本申请提供的薄膜晶体管可以通过五道光罩制程进行制备，也就是说该薄膜晶体管可以通过五道掩膜版进行制备，从而减少了曝光时间并缩短生产周期，以提高了薄膜晶体管的品质。

Description

薄膜晶体管的制备方法、薄膜晶体管及显示面板

技术领域

本申请涉及显示面板领域，特别涉及一种薄膜晶体管的制备方法、薄膜晶体管及显示面板。

背景技术

这里的陈述仅提供与本申请有关的背景信息，而不必然地构成示例性技术。

常见的IGZO(indium gallium zinc oxide)显示屏结构有三种，包括背沟道刻蚀型(Back-channel Etchant，BCE)结构，刻蚀阻挡层型(Etched-stopper Layer，ESL)结构以及Self-aligned Top Gate(自对准顶栅)结构。

其中，ESL结构可以对背沟道进行保护，避免背沟道被破坏。但是，传统的ESL结构需要六道掩膜版制程，使得ESL结构的制作工艺复杂，且成本较高。

申请内容

本申请的主要目的是提供一种薄膜晶体管的制备方法、薄膜晶体管及显示面板，旨在解决传统的ESL结构需要六道掩膜版制程，使得ESL结构的制作工艺复杂，且成本较高的问题。

为实现上述目的，本申请提出的一种薄膜晶体管，所述薄膜晶体管包括：

基板；

栅极、栅极绝缘层以及半导体层，所述栅极、栅极绝缘层以及半导体层通过同一道光罩制程层叠形成于所述基板上；

刻蚀阻挡层，所述刻蚀阻挡层形成于所述半导体层上；

源极与漏极，所述源极与漏极形成于所述刻蚀阻挡层上；

钝化层，所述钝化层形成于所述源极和所述漏极上；

电极层，所述电极层形成于所述钝化层上。

可选地，所述半导体层采用的材料为透明的铟镓锌氧化物。

可选地，所述栅极、源极和漏极的材料均采用铜、铝或钼中的至少一种。

本申请提供的薄膜晶体管将栅极、栅极绝缘层以及半导体层通过同一道光罩制程层叠形成于基板，且刻蚀阻挡层、源极与漏极、钝化层以及电极层分别用一道光罩制程制备。这样，该薄膜晶体管可以通过五道光罩制程进行制备，也就是说该薄膜晶体管可以通过五道掩膜版进行制备，从而减少了曝光时间并缩短生产周期，以提高了薄膜晶体管的品质。

为了实现上述目的，本申请还提出一种显示面板，所述显示面板包括薄膜晶体管，所述薄膜晶体管包括：

基板；

栅极、栅极绝缘层以及半导体层，所述栅极、栅极绝缘层以及半导体层通过同一道光罩制程层叠形成于所述基板上；

刻蚀阻挡层，所述刻蚀阻挡层形成于所述半导体层；

源极与漏极，所述源极与漏极形成于所述刻蚀阻挡层上；

钝化层，所述钝化层形成于所述源极和所述漏极上；

电极层，所述电极层形成于所述钝化层上。

为了实现上述目的，本申请还提出一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法包括：

提供基板；

在所述基板上通过同一道光罩制程形成依次层叠于所述基板上的栅极、栅极绝缘层以及半导体层；

在所述半导体层上依次形成刻蚀阻挡层、源极及漏极、钝化层、电极层。

可选地，所述在所述基板上通过同一道光罩制程形成依次层叠于所述基板上的栅极、栅极绝缘层以及半导体层的步骤，包括：

在所述基板上依次沉积第一金属、绝缘材料以及半导体材料；

通过第一掩膜版对所述第一金属、所述绝缘材料以及所述半导体材料进行曝光；

对曝光后的所述第一金属、所述绝缘材料以及所述半导体材料进行显影、蚀刻后剥离，且保留未曝光的所述第一金属、所述绝缘材料以及所述半导体材料以形成所述栅极、所述栅极绝缘层以及所述半导体层。

可选地，所述第一金属采用铜、铝或钼的至少一种，所述半导体材料为透明的铟镓锌氧化物。

可选地，所述在所述半导体层上依次形成刻蚀阻挡层、源极及漏极、钝化层、电极层的步骤，包括：

在所述半导体层上沉积光阻层，通过第二掩膜版对所述光阻层进行曝光后，再进行显影和剥离并形成刻蚀阻挡层；

在所述刻蚀阻挡层上沉积第二金属，通过第三掩膜版对所述第二金属进行曝光后，再进行显影和剥离并形成源极与漏极；

在所述源极和所述漏极上沉积钝化层薄膜，通过第四掩膜版对所述钝化层薄膜进行曝光后，再进行显影和剥离并形成钝化层；

在所述钝化层上沉积第三金属，通过第五掩膜版对所述第三金属进行曝光后，再进行显影和剥离并形成电极层。

可选地，所述第二金属和所述第三金属均采用铜、铝或钼的至少一种。

可选地，所述栅极、源极及漏极、电极层均采用溅射工艺；

所述刻蚀阻挡层、半导体层、栅极绝缘层、钝化层均采用等离子体增强化学气相沉积工艺。

本申请技术方案通过提供基板，在所述基板上通过同一道光罩制程形成依次层叠于所述基板上的栅极、栅极绝缘层以及半导体层，在所述半导体层上依次形成刻蚀阻挡层、源极及漏极、钝化层、电极层。即该薄膜晶体管的制备方法可以将栅极、栅极绝缘层以及半导体层通过同一道光罩制程层叠形成于基板，并将刻蚀阻挡层、源极与漏极、钝化层以及电极层分别用一道光罩制程制备；这样，该薄膜晶体管的制备方法可以采用五道光罩制程，也就是说该薄膜晶体管可以通过五道掩膜版进行制备，从而减少了曝光时间并缩短生产周期，以提高了薄膜晶体管的品质。

附图说明

为了更清楚地说明本申请实施例或示例性中的技术方案，下面将对实施例或示例性描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的获得其他的附图。

图1为本申请薄膜晶体管的断面示意图；

图2为本申请薄膜晶体管部分结构的断面示意图；

图3为本申请薄膜晶体管的制备方法的步骤流程示意图；

图4为本申请薄膜晶体管的制备方法S20步骤中栅极、栅极绝缘层以及半导体层形成后的结构示意图；

图5为本申请薄膜晶体管的制备方法S30步骤中刻蚀阻挡层、源极及漏极、钝化层、电极层形成后的结构示意图；

图6为本申请薄膜晶体管的制备方法S30步骤中第一过孔和第二过孔形成后的结构示意图；

图7为本申请薄膜晶体管的制备方法S20步骤的细化流程示意图；

图8为本申请薄膜晶体管的制备方法S30步骤的细化流程示意图。

附图标号说明：

标号	名称	标号	名称
				1、11	基板	52、152	第二过孔
2、12	栅极	6、16	源极
				3、13	栅极绝缘层	7、17	漏极
4、14	半导体层	8、18	钝化层
				5、15	刻蚀阻挡层	9、19	电极层
51、151	第一过孔

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明，本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本申请中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。

参照图1和图2所示，本申请提出了一种薄膜晶体管，如图1为本申请薄膜晶体管的断面示意图，如图2为本申请薄膜晶体管部分结构的断面示意图。

本申请提出的薄膜晶体管，如图1所示，该薄膜晶体管包括基板1、栅极2、栅极绝缘层3、半导体层4、刻蚀阻挡层5、源极6与漏极7、钝化层8以及电极层9。其中，栅极2、栅极绝缘层3以及半导体层4通过同一道光罩制程层叠形成于基板1上，刻蚀阻挡层5形成于半导体层4上，源极6与漏极7形成于刻蚀阻挡层5上，钝化层8形成于源极6与漏极7上，电极层9形成于钝化层8上。

在一实施例中，栅极绝缘层3用于将栅极2和半导体层4隔绝，以防止栅极2和半导体层4连通，而发生短路。

在一实施例中，应当理解的是，刻蚀阻挡层5通过一道光罩制程形成于半导体层4远离栅极绝缘层3的表面，如图2所示，该刻蚀阻挡层5在制备时，形成第一过孔51和第二过孔52，该第一过孔51和第二过孔52对应半导体层4设置以暴露部分半导体层4，且第一过孔51及第二过孔52间隔设置。

在一实施例中，源极6与漏极7通过一道光罩制程形成于刻蚀阻挡层5远离半导体层4的表面。其中，源极6在形成时穿过第一过孔51与半导体层4连接，漏极7在形成时穿过第二过孔52与半导体层4连接。

在一实施例中，通过刻蚀阻挡层5的形成，可以对半导体层4的背沟道进行保护，不会受到刻蚀损伤，即可以通过减少半导体层4的厚度，降低了源极6穿过第一过孔51与半导体层4的串联接触电阻以及漏极7穿过第二过孔52与半导体层4的串联接触电阻，且降低了半导体层4吸收光子的能力，以提高半导体层4的电学特性。

在一实施例中，钝化层8通过一道光罩制程形成于源极6与漏极7远离刻蚀阻挡层5的表面，钝化层8完全覆盖源极6以及部分覆盖漏极7，即该钝化层8在制备时，形成第三过孔，第三过孔对应漏极7设置以暴露部分漏极7。

在一实施例中，电极层9通过一道光罩制程形成于钝化层8远离刻蚀阻挡层5的表面，电极层9在形成时穿过第三过孔与漏极7连接。

在一实施例中，光罩制程包括涂布、曝光、显影以及烘烤等制程，具体地，在涂布之前还需要对基板1进行清洗，以避免基板1上的脏污物影响涂布的均匀性或在涂布过程中造成污染。当然，在涂布制程与曝光制程之间还可以增加前烘制程，以对基板1进行预热，从而增加其光敏性，以促进曝光制程中的聚合反应。

在一实施例中，上述采用同一道光罩将栅极2、栅极绝缘层3以及半导体层4层叠形成于基板1中，其中，该同一道光罩制程的光罩为halftone mask(半色调掩膜)，即本实施例中采用同一道halftone mask对栅极2、栅极绝缘层3以及半导体层4进行曝光。

在本申请的实施例中，该薄膜晶体管将栅极2、栅极绝缘层3以及半导体层4通过同一道光罩制程层叠形成于基板1，且刻蚀阻挡层5、源极6与漏极7、钝化层8以及电极层9分别用一道光罩制程制备。这样，该薄膜晶体管可以通过五道光罩制程进行制备，也就是说该薄膜晶体管可以通过五道掩膜版进行制备，从而减少了曝光时间并缩短生产周期，以提高了薄膜晶体管的品质。

在一实施例中，半导体层4采用的材料为透明的铟镓锌氧化物。具体地，在上述铟镓锌氧化物中，镓(Ga)原子对铟(In)原子的原子数比值(y/x)(或称为摩尔数比)约为1.5～2。镓(Ga)原子对铟(In)原子的原子数比值(y/x)是影响铟镓锌氧化物稳定性的重要因素。

在一实施例中，当铟镓锌氧化物中的镓(Ga)的原子数对铟(In)的原子数的比值(y/x)小于1.5时，则具有该半导体层4的薄膜晶体管的可靠度差，即该薄膜晶体管的临界电压(threshold voltage)是不稳定的，当对同一个薄膜晶体管进行多次测量时，所得的临界电压的值也并不相同。另一方面，如果铟镓锌氧化物中的镓(Ga)原子对铟(In)原子的原子数比值(y/x)大于2时，则铟镓锌氧化物的载流子迁移率(mobility)会大幅下降，导致具有该半导体层4的薄膜晶体管的开路电流降低，从而不利于该薄膜晶体管的整体电性表现。

在一实施例中，当铟镓锌氧化物中的镓(Ga)的原子数对铟(In)的原子数的比值(y/x)大于1.5时，具有该半导体层4的薄膜晶体管的电性性能以及临界电压呈现稳定状态，即该薄膜晶体管的可靠度好。

在一实施例中，当铟镓锌氧化物中的镓(Ga)的原子数对铟(In)的原子数的比值(y/x)为1.5～2，不仅能够改善薄膜晶体管的稳定性，还能适当的改善载流子迁移率以及临界电压。

在一实施例中，铟镓锌氧化物的化学式可表示为InxGayZnzOw，其中x、y、z、w为不确定数，即实际的铟镓锌氧化物化学式有多种的表示方法，例如In1Ga1.5Zn1O4、In0.133Ga0.2Zn0.133O0.533(其中将铟、镓、锌及氧的原子数比例总和定义为1)或者表示为In0.286Ga0.429Zn0.286O1.143(其中将铟、镓及锌的原子数比例总和定义为1)等。

在一实施例中，源极6穿过第一过孔51与半导体层4连接，漏极7穿过第二过孔52与半导体层4连接。可以使用例如溅镀、脉冲激光蒸汽沉积法、电子束蒸发、化学气相沉积等工艺过程以形成源极6和漏极7。此外，栅极2也可以使用源极6和漏极7的工艺过程制备。

在一实施例中，栅极2、源极6和漏极7的材料均采用铜、铝或钼中的至少一种，但在其他实施例中，栅极2、源极6和漏极7还可以采用其他的材料，例如铂、金、镍、钕等金属材料或上述材料的组合，在此并无限制。

在本申请的实施例中，该薄膜晶体管将栅极2、栅极绝缘层3以及半导体层4通过同一道光罩制程层叠形成于基板1，且刻蚀阻挡层5、源极6与漏极7、钝化层8以及电极层9分别用一道光罩制程制备。这样，该薄膜晶体管可以通过五道光罩制程进行制备，也就是说该薄膜晶体管可以通过五道掩膜版进行制备，从而减少了曝光时间并缩短生产周期，以提高了薄膜晶体管的品质。

基于上述实施例，本申请还提供了一种显示面板，该显示面板包括薄膜晶体管，该薄膜晶体管包括基板、栅极、栅极绝缘层、半导体层、刻蚀阻挡层、源极与漏极、钝化层以及电极层。其中，栅极、栅极绝缘层以及半导体层通过同一道光罩制程层叠形成于基板上，刻蚀阻挡层形成于半导体层上，源极与漏极形成于刻蚀阻挡层上，钝化层形成于源极与漏极上，电极层形成于钝化层上。

由于本实施例显示面板具备上述实施例薄膜晶体管的所有技术特征，即应该理解的是，本实施例显示面板具备上述实施例薄膜晶体管的所有技术特征以及技术效果，具体参照上述实施例，在此不再赘述。

图3为本申请薄膜晶体管的制备方法的步骤流程示意图，本申请还提供了一种薄膜晶体管的制备方法，如图3所示，该薄膜晶体管的制备方法包括：

S10、提供基板；

在一实施例中，提供了一基板，且在进行光罩制程之前，需要对该基板进行清洁，以避免基板上的脏污物影响涂布的均匀性或在后续涂布过程中造成污染。

S20、在所述基板上通过同一道光罩制程形成依次层叠于所述基板上的栅极、栅极绝缘层以及半导体层；

在一实施例中，结合图4所示，在基板11上通过同一道光罩制程形成依次层叠于基板11上的栅极12、栅极绝缘层13以及半导体层14，栅极绝缘层用于将栅极和半导体层隔绝，以防止栅极和半导体层连通，而发生短路。

在一实施例中，上述采用同一道光罩制程将栅极12、栅极绝缘层13以及半导体层14层叠形成于基板11中，其中，该同一道光罩制程的光罩为halftone mask(半色调掩膜)，即本实施例中采用同一道halftone mask对栅极12、栅极绝缘层13以及半导体层14进行曝光。

S30、在所述半导体层上依次形成刻蚀阻挡层、源极及漏极、钝化层、电极层。

在一实施例中，如图5所示，在半导体层14上分别通过一道制程依次形成刻蚀阻挡层15、源极16及漏极17、钝化层18、电极层19。具体地，刻蚀阻挡层15通过一道光罩制程形成于半导体层14远离栅极绝缘层的表面，且该刻蚀阻挡层15在制备时，形成第一过孔151和第二过孔152(如图6所示)，该第一过孔151和第二过孔152对应半导体层14设置以暴露部分半导体层14，且第一过孔151及第二过孔152间隔设置。

在一实施例中，源极16与漏极17通过一道光罩制程形成于刻蚀阻挡层15远离半导体层14的表面。其中，源极16在形成时穿过第一过孔151与半导体层14连接，漏极17在形成时穿过第二过孔152与半导体层14连接。

在一实施例中，通过刻蚀阻挡层15的形成，可以对半导体层14的背沟道进行保护，不会受到刻蚀损伤，即可以通过减少半导体层14的厚度，降低了源极16穿过第一过孔151与半导体层14的串联接触电阻以及漏极17穿过第二过孔152与半导体层14的串联接触电阻，且降低了半导体层14吸收光子的能力，以提高半导体层14的电学特性。

在一实施例中，钝化层18通过一道光罩制程形成于源极16与漏极17远离刻蚀阻挡层15的表面，钝化层18完全覆盖源极16以及部分覆盖漏极17，即该钝化层18在制备时，形成第三过孔，第三过孔对应漏极17设置以暴露部分漏极17。

在一实施例中，电极层19通过一道光罩制程形成于钝化层18远离刻蚀阻挡层15的表面，电极层19在形成时穿过第三过孔与漏极17连接。

在S20和S30中的光罩制程包括涂布、曝光、显影以及烘烤等制程，具体地，在涂布之前还需要对基板进行清洗，以避免基板上的脏污物影响涂布的均匀性或在涂布过程中造成污染。当然，在涂布制程与曝光制程之间还可以增加前烘制程，以对基板进行预热，从而增加其光敏性，以促进曝光制程中的聚合反应。

在本申请的实施例中，该薄膜晶体管的制备方法可以将栅极、栅极绝缘层以及半导体层14通过同一道光罩制程层叠形成于基板，并将刻蚀阻挡层15、源极16与漏极17、钝化层18以及电极层19分别用一道光罩制程制备。这样，该薄膜晶体管的制备方法可以采用五道光罩制程，也就是说该薄膜晶体管可以通过五道掩膜版进行制备，从而减少了曝光时间并缩短生产周期，以提高了薄膜晶体管的品质。

在一实施例中，如图7所示，S20的步骤中包括：

S21、在所述基板上依次沉积第一金属、绝缘材料以及半导体材料；

在一实施例中，在基板11上依次沉积第一金属、绝缘材料以及半导体材料。具体地，第一金属、绝缘材料以及半导体材料通过溅射工艺依次沉积于基板上，即在在基板上依次涂布第一金属、绝缘材料以及半导体材料。

在一实施例中，第一金属采用铜、铝或钼中的至少一种，但在其他实施例中，第一金属还可以采用其他的材料，例如铂、金、镍、钕等金属材料或上述材料的组合，在此并无限制。

在一实施例中，绝缘材料为氮化硅(SiN_x)，其中，x表示氮(N)原子的原子数。但在其他实施例中，该绝缘材料还可以为氮氧化硅(SiN_xO_y)，其中，x表示氮(N)原子的原子数，y表示氧(O)原子的原子数。

在一实施例中，半导体材料为为透明的铟镓锌氧化物。具体地，在上述铟镓锌氧化物中，镓(Ga)原子对铟(In)原子的原子数比值(y/x)(或称为摩尔数比)约为1.5～2。镓(Ga)原子对铟(In)原子的原子数比值(y/x)是影响铟镓锌氧化物稳定性的重要因素。

在一实施例中，当铟镓锌氧化物中的镓(Ga)的原子数对铟(In)的原子数的比值(y/x)小于1.5时，则具有该半导体层的薄膜晶体管的可靠度差，即该薄膜晶体管的临界电压(threshold voltage)是不稳定的，当对同一个薄膜晶体管进行多次测量时，所得的临界电压的值也并不相同。另一方面，如果铟镓锌氧化物中的镓(Ga)原子对铟(In)原子的原子数比值(y/x)大于2时，则铟镓锌氧化物的载流子迁移率(mobility)会大幅下降，导致具有该半导体层的薄膜晶体管的开路电流降低，从而不利于该薄膜晶体管的整体电性表现。

在一实施例中，当铟镓锌氧化物中的镓(Ga)的原子数对铟(In)的原子数的比值(y/x)大于1.5时，具有该半导体层的薄膜晶体管的电性性能以及临界电压呈现稳定状态，即该薄膜晶体管的可靠度好。

在一实施例中，当铟镓锌氧化物中的镓(Ga)的原子数对铟(In)的原子数的比值(y/x)为1.5～2，不仅能够改善薄膜晶体管的稳定性，还能适当的改善载流子迁移率以及临界电压。

在一实施例中，铟镓锌氧化物的化学式可表示为InxGayZnzOw，其中x、y、z、w为不确定数，即实际的铟镓锌氧化物化学式有多种的表示方法，例如In1Ga1.5Zn1O4、In0.133Ga0.2Zn0.133O0.533(其中将铟、镓、锌及氧的原子数比例总和定义为1)或者表示为In0.286Ga0.429Zn0.286O1.143(其中将铟、镓及锌的原子数比例总和定义为1)等。

S22、通过第一掩膜版对所述第一金属、所述绝缘材料以及所述半导体材料进行曝光；

在一实施例中，当进行S21的步骤后，通过第一掩膜版对第一金属、绝缘材料以及半导体材料进行曝光。

S23、对曝光后的所述第一金属、所述绝缘材料以及所述半导体材料进行显影、蚀刻后剥离，且保留未曝光的所述第一金属、所述绝缘材料以及所述半导体材料以形成所述栅极、所述栅极绝缘层以及所述半导体层；

在一实施例中，对曝光后的第一金属、绝缘材料以及半导体材料进行显影、蚀刻后剥离，且保留未曝光的第一金属、绝缘材料以及半导体材料，以形成栅极12、栅极绝缘层13以及半导体层14(如图4所示)。其中，栅极12、栅极绝缘层13以及半导体层14依次层叠于基板11上，且栅极绝缘层13完全覆盖于栅极12上，以避免半导体层14与栅极12连接，而发生短路。

在一实施例中，如图8所示，S30的步骤包括：

S31、在所述半导体层上沉积光阻层，通过第二掩膜版对所述光阻层进行曝光后，再进行显影和剥离并形成刻蚀阻挡层；

S32、在所述刻蚀阻挡层上沉积第二金属，通过第三掩膜版对所述第二金属进行曝光后，再进行显影和剥离并形成源极与漏极；

S33、在所述源极和所述漏极上沉积钝化层薄膜，通过第四掩膜版对所述钝化层薄膜进行曝光后，再进行显影和剥离并形成钝化层；

S34、在所述钝化层上沉积第三金属，通过第五掩膜版对所述第三金属进行曝光后，再进行显影和剥离并形成电极层。

在一实施例中，第二金属和第三金属采用铜、铝或钼中的至少一种，但在其他实施例中，第二金属和第三金属还可以采用其他的材料，例如铂、金、镍、钕等金属材料或上述材料的组合，在此并无限制。

在一实施例中，结合图5所示，栅极12、源极16及漏极17、电极层19均采用溅射工艺，即第一金属、第二金属、第三金属采用溅射工艺进行沉积，其中，溅射工艺包括等离子体溅射和离子束溅射，具体溅射过程在本申请中不再赘述。

在一实施例中，刻蚀阻挡层15、栅极绝缘层13、半导体层14、钝化层18均采用等离子体增强化学气相沉积工艺，即光阻层、绝缘材料、半导体材料、钝化层薄膜采用等离子体增强化学气相沉积工艺进行沉积。

以上所述仅为本申请的可选实施例，并非因此限制本申请的专利范围，凡是在本申请的构思下，利用本申请说明书及附图内容所作的等效变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

Claims (10)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：

基板；

栅极、栅极绝缘层以及半导体层，所述栅极、栅极绝缘层以及半导体层通过同一道光罩制程层叠形成于所述基板上；

刻蚀阻挡层，所述刻蚀阻挡层形成于所述半导体层上；

源极与漏极，所述源极与漏极形成于所述刻蚀阻挡层上；

钝化层，所述钝化层形成于所述源极和所述漏极上；

电极层，所述电极层形成于所述钝化层上。

2.根据权利要求1所述的薄膜晶体管，其特征在于，所述半导体层采用的材料为透明的铟镓锌氧化物。

3.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极、源极和漏极的材料均采用铜、铝或钼中的至少一种。

4.一种显示面板，其特征在于，所述显示面板包括薄膜晶体管，所述薄膜晶体管包括：

基板；

栅极、栅极绝缘层以及半导体层，所述栅极、栅极绝缘层以及半导体层通过同一道光罩制程层叠形成于所述基板上；

刻蚀阻挡层，所述刻蚀阻挡层形成于所述半导体层；

源极与漏极，所述源极与漏极形成于所述刻蚀阻挡层上；

钝化层，所述钝化层形成于所述源极和所述漏极层上；

电极层，所述电极层形成于所述钝化层上。

5.一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法包括：

提供基板；

在所述基板上通过同一道光罩制程形成依次层叠于所述基板上的栅极、栅极绝缘层以及半导体层；

在所述半导体层上依次形成刻蚀阻挡层、源极及漏极、钝化层、电极层。

6.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述在所述基板上通过同一道光罩制程形成依次层叠于所述基板上的栅极、栅极绝缘层以及半导体层的步骤，包括：

在所述基板上依次沉积第一金属、绝缘材料以及半导体材料；

通过第一掩膜版对所述第一金属、所述绝缘材料以及所述半导体材料进行曝光；

对曝光后的所述第一金属、所述绝缘材料以及所述半导体材料进行显影、蚀刻后剥离，且保留未曝光的所述第一金属、所述绝缘材料以及所述半导体材料以形成所述栅极、所述栅极绝缘层以及所述半导体层。

7.根据权利要求6所述的薄膜晶体管的制备方法，其特征在于，所述第一金属采用铜、铝或钼的至少一种，所述半导体材料为透明的铟镓锌氧化物。

8.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述在所述半导体层上依次形成刻蚀阻挡层、源极及漏极、钝化层、电极层的步骤，包括：

在所述半导体层上沉积光阻层，通过第二掩膜版对所述光阻层进行曝光后，再进行显影和剥离并形成刻蚀阻挡层；

在所述刻蚀阻挡层上沉积第二金属，通过第三掩膜版对所述第二金属进行曝光后，再进行显影和剥离并形成源极与漏极；

在所述源极和所述漏极上沉积钝化层薄膜，通过第四掩膜版对所述钝化层薄膜进行曝光后，再进行显影和剥离并形成钝化层；

在所述钝化层上沉积第三金属，通过第五掩膜版对所述第三金属进行曝光后，再进行显影和剥离并形成电极层。

9.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述第二金属和所述第三金属均采用铜、铝或钼的至少一种。

10.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述栅极、源极及漏极、电极层均采用溅射工艺；

所述刻蚀阻挡层、半导体层、栅极绝缘层、钝化层均采用等离子体增强化学气相沉积工艺。