CN111128876B - 一种阵列基板的制备方法 - Google Patents
一种阵列基板的制备方法 Download PDFInfo
- Publication number
- CN111128876B CN111128876B CN201911336315.2A CN201911336315A CN111128876B CN 111128876 B CN111128876 B CN 111128876B CN 201911336315 A CN201911336315 A CN 201911336315A CN 111128876 B CN111128876 B CN 111128876B
- Authority
- CN
- China
- Prior art keywords
- photoresist pattern
- layer
- array substrate
- metal layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000001039 wet etching Methods 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000001312 dry etching Methods 0.000 claims abstract description 14
- 238000004380 ashing Methods 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 6
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract description 2
- 229910001882 dioxygen Inorganic materials 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 91
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本揭示提供一种阵列基板的制备方法。所述阵列基板的制备方法中，在对所述第二金属层上的所述光阻图案进行灰化的步骤中，采用单一的氧气作为干法蚀刻气体并增加蚀刻能量，对所述光阻图案进行灰化，以减薄所述光阻图案，且所述光阻图案下边缘未被灰化。在以所述减薄的光阻图案为遮挡对第二金属层进行第二次湿法蚀刻的时候，有效避免了第二金属层的金属线线宽损失较大的问题。
Description
技术领域
本揭示涉及显示技术领域，尤其涉及一种阵列基板的制备方法。
背景技术
随着薄膜晶体管液晶显示面板(Thin Film Transistor Liquid CrystalDisplay，TFT-LCD)朝着大尺寸，高解析度发展，铜制程的导入变成必行之路。相较于铝导线，使用铜导线制程可有效缩小线宽，提高液晶显示器穿透度(transmittance)与背光源使用效率。四道光罩(4Mask)工艺作为提升生产效率的制程被广泛采用。但是因为4Mask工艺中第二金属层(Metal2)经过2次湿法刻蚀，尤其在第二次湿法刻蚀时，如图1所示，第二金属层1上的光阻2经灰化后下边边缘会形成缺角3，导致刻蚀液对金属的刻蚀起点往里推移，进而导致金属线宽损失较大。
因此，现有4Mask工艺中第二金属层的金属线线宽损失较大的问题需要解决。
发明内容
本揭示提供一种阵列基板的制备方法，以缓解现有4Mask工艺中第二金属层的金属线线宽损失较大的技术问题。
为解决上述问题，本揭示提供的技术方案如下：
本揭示实施例提供一种阵列基板的制备方法，其包括以下步骤：步骤S10，提供一衬底，在所述衬底上沉积第一金属层，并图案化形成栅极。步骤S20，在所述栅极上依次沉积栅极绝缘层、有源层、欧姆接触层及第二金属层。步骤S30，在所述第二金属层上涂布光阻，使用一道光罩对所述光阻曝光显影，形成光阻图案，接着以所述光阻图案为遮挡对所述第二金属层进行第一次湿法蚀刻。步骤S40，仅使用氧气作为干法蚀刻气体对所述光阻图案进行灰化，以减薄所述光阻图案，且所述光阻图案的下边缘未被灰化，并同时对所述有源层和所述欧姆接触层进行干法蚀刻。步骤S50，以所述减薄的光阻图案为遮挡，对所述第二金属层进行第二次湿法蚀刻，形成源极、漏极。
在本揭示实施例提供的阵列基板的制备方法中，在步骤S50后，继续以下步骤：步骤S60，在所述第二次湿法刻蚀后，以所述减薄的光阻图案为遮挡，对所述欧姆接触层进行干法蚀刻，以裸漏出沟道区，然后剥离掉所述减薄的光阻图案。步骤S70，在所述源极和所述漏极上沉积钝化层，并图案化形成过孔。步骤S80，在所述钝化层上沉积像素电极层，图案化形成像素电极。
在本揭示实施例提供的阵列基板的制备方法中，在步骤S60中，使用光阻液剥离掉所述减薄的光阻图案。
在本揭示实施例提供的阵列基板的制备方法中，在所述第一次湿法蚀刻和所述第二次湿法蚀刻中，使用的蚀刻液为铜蚀刻液。
在本揭示实施例提供的阵列基板的制备方法中，所述第一金属层的材料为铜、钼合金。
在本揭示实施例提供的阵列基板的制备方法中，所述第二金属层的材料为铜、钼合金。
在本揭示实施例提供的阵列基板的制备方法中，所述有源层的材料为非晶硅，所述欧姆接触层的材料为掺杂非晶硅。
在本揭示实施例提供的阵列基板的制备方法中，在步骤S30中，所述光罩为半色调掩膜板或者灰阶色调掩膜板。
在本揭示实施例提供的阵列基板的制备方法中，所述光阻图案中间的厚度小于两端的厚度。
在本揭示实施例提供的阵列基板的制备方法中，在步骤S40中，对所述光阻图案进行灰化，所述光阻图案中间部分被全部灰化掉，所述光阻图案两端的厚度减薄。
本揭示的有益效果为：本揭示提供的一种阵列基板的制备方法中，在对所述第二金属层上的所述光阻图案进行灰化的步骤中，采用单一的氧气作为干法蚀刻气体并增加蚀刻能量，对所述光阻图案进行灰化，以减薄所述光阻图案，且所述光阻图案下边缘未被灰化。在以所述减薄的光阻图案为遮挡对第二金属层进行第二次湿法蚀刻的时候，有效的减小了所述减薄的光阻图案下面的金属线的线宽损失，解决了4Mask工艺中第二金属层的金属线线宽损失较大的问题。从而可以设置较小的线宽与较小的有源层，以提高显示面板的开口率。同时减小了金属线的线宽损失，进而减小了有源层外凸金属的宽度，提升了显示面板的显示品质。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中第二金属层上光阻灰化后的侧视示意图；
图2为本揭示实施例提供的阵列基板的制备方法的流程示意图；
图3至图12为本揭示实施例提供的阵列基板的制备方法中各步骤制得的膜层结构侧视示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本揭示可用以实施的特定实施例。本揭示所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本揭示，而非用以限制本揭示。在图中，结构相似的单元是用以相同标号表示。
在一种实施例中，提供一种阵列基板的制备方法，如图2所示，包括以下步骤：
步骤S10，提供一衬底10，在所述衬底10上沉积第一金属层，并图案化形成栅极21。
具体的，所述衬底10可以为玻璃基板，使用物理气相沉积法(Physical VaporDeposition，PVD)或其他沉积工艺在所述玻璃基板上沉积第一金属层，所述第一金属层可以为铜、钼合金或者为铜和其他金属的合金。
进一步的，采用4Mask工艺中的第一道光罩制程，在第一金属层上涂布光阻，然后对光阻曝光显影，接着以图案化的光阻为遮挡对所述第一金属层进行蚀刻，制得需要的栅极21，如图3所示。
步骤S20，在所述栅极21上依次沉积栅极绝缘层30、有源层40、欧姆接触层50及第二金属层60。
具体的，使用化学气相沉积法(Chemical Vapor Deposition,CVD)或其他沉积工艺在所述栅极21上沉积栅极绝缘层30，所述栅极绝缘层30的材料可以为氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiON)等或者其组合物。
进一步的，使用同样的工艺方法(即和制备所述栅极绝缘层相同的工艺方法)在所述栅极绝缘层30上先沉积一层非晶硅(a-Si)作为有源层40，接着再在有源层40上沉积一层掺杂非晶硅(N+a-Si)作为欧姆接触层50。
进一步的，使用物理气相沉积法或其他沉积工艺在所述欧姆接触层50上沉积第二金属层60，制得如图4所示的膜层结构，所述第二金属层60可以为铜、钼合金或者为铜和其他金属的合金。
步骤S30，在所述第二金属层上涂布光阻，使用一道光罩对所述光阻曝光显影，形成光阻图案，接着以所述光阻图案为遮挡对所述第二金属层进行第一次湿法蚀刻。
具体的，采用4Mask工艺中的第二道光罩制程，在第二金属层上涂布光阻，然后对所述光阻曝光显影，形成光阻图案71。
进一步的，所述光阻图案71中间的厚度h1小于两端的厚度h2，如图5所示。
进一步的，以所述光阻图案71为遮挡对所述第二金属层进行第一次湿法蚀刻，形成如图6所示的膜层结构。
具体的，在所述第一次湿法蚀刻中，使用的蚀刻液为铜蚀刻液，如双氧水系铜酸等。
具体的，所述第二道光罩为半色调掩膜板(Half-tone mask，HTM)或者灰阶色调掩膜板(Gray Tone Mask，GTM)。
步骤S40，仅使用氧气作为干法蚀刻气体对所述光阻图案71进行灰化，以减薄所述光阻图案71，且所述光阻图案71的下边缘未被灰化，并同时对所述有源层50和欧姆接触层60进行干法蚀刻。
具体的，在对所述第二金属层进行第一次湿法蚀刻后，使用同一第二道光罩对所述光阻图案71进行灰化。
具体的，单纯使用氧气作为干法蚀刻气体，对所述光阻图案71进行灰化。
进一步的，单纯使用氧气作为干法蚀刻气体时，需加强蚀刻能量(即增大蚀刻的功率)，达到物理灰化效果远大于化学灰化效果，使所述光阻图案的下边缘不会被灰化掉。
进一步的，对所述光阻图案71进行灰化后，所述光阻图案71中间部分被全部灰化掉，所述光阻图案71两端的厚度减薄，形成减薄的光阻图案71’，如图7所示。
进一步的，在对所述光阻图案71进行灰化的同时，对所述有源层50和所述欧姆接触层60进行干法蚀刻，使蚀刻后的所述有源层50和所述欧姆接触层60与第一次湿法蚀刻后的所述第二金属层60的图案宽度一致，如图7所示。
步骤S50，以所述减薄的光阻图案71’为遮挡，对所述第二金属层进行第二次湿法蚀刻，形成源极61、漏极62。
具体的，在对所述光阻图案71、所述有源层50、所述欧姆接触层60进行干法蚀刻后，以所述减薄的光阻图案71’为遮挡，对所述第二金属层进行第二次湿法蚀刻。
具体的，在第二次湿法蚀刻时，未被所述减薄的光阻图案71’遮挡的第二金属层全部被蚀刻掉，形成源极61和漏极62，如图8所示。由于所述减薄的光阻图案71’下边缘没有缺角，第二次湿法蚀刻的起点就不会往里推移，从而减小了第二金属层的金属线线宽损失。从而可以设置较小的线宽与较小的有源层，以提高显示面板的开口率。同时减小了金属线的线宽损失，进而减小了有源层外凸金属的宽度，提升了显示面板的显示品质。
具体的，在所述第二次湿法蚀刻中，使用的蚀刻液为铜蚀刻液，如双氧水系铜酸等。
步骤S60，在所述第二次湿法刻蚀后，以所述减薄的光阻图案71’为遮挡，对所述欧姆接触层50进行干法蚀刻，以裸漏出沟道区，然后剥离掉所述减薄的光阻图案71’。
具体的，在形成所述源极61和所述漏极62后，仍以所述减薄的光阻图案71’为遮挡对所述欧姆接触层50进行第二次干法蚀刻，把对应于所述源极61和所述漏极62之间的所述欧姆接触层50蚀刻掉，裸露出沟道区，如图9所示。
进一步的，使用光阻液剥离掉所述减薄的光阻图案71’，以裸露出所述源极61和所述漏极62，如图10所示。
步骤S70，在所述源极61和所述漏极62上沉积钝化层80，并图案化形成过孔81。
具体的，采用4Mask工艺中的第三道光罩制程，使用化学气相沉积法或其他沉积工艺在所述源极61和所述漏极62上沉积钝化层80，所述钝化层80的材料可以为氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiON)等或者其组合物。
进一步的，在所述钝化层80上涂布光阻，使用第三道光罩对光阻曝光、显影，然后对所述钝化层80进行蚀刻，形成过孔81，如图11所示。
步骤S80，在所述钝化层80上沉积像素电极层，图案化形成像素电极91。
具体的，采用4Mask工艺中的第四道光罩制程，在所述钝化层80上沉积像素电极层，所述像素电极层的材料为氧化铟锡(Indium Tin Oxide，ITO)等其他透明导电材料。
进一步的，在所述像素电极层上涂布光阻，使用第四道光罩对光阻曝光显影，然后对所述像素电极层进行蚀刻，形成像素电极91，如图12所示，所述像素电极91通过所述钝化层80形成的过孔与所述漏极62连接。
需要说明的，本揭示的阵列基板的制备方法是以制备底栅结构的阵列基板为例说明的，但本揭示的阵列基板的制备方法不限于此，本领域的技术人员可依据此阵列基板制备方法制备适用顶栅结构的阵列基板。具体实施方式可参照上述实施例，在此不再赘述。而且本揭示实施例仅以采用4Mask工艺制备阵列基板为例说明，但本揭示不限于此，本领域的技术人员也可使用5Mask工艺等其他工艺制程并配合本揭示的灰化色阻图案的方法来实现显示面板开口率的提升。
在一种实施例中，提供一种阵列基板，如图12所示的阵列基板100，所述阵列基板使用上述实施例中所述制备方法制得。
在一种实施例中，提供一种显示面板，其包括上述实施例中所述的阵列基板。
具体的，所述显示面板可以为液晶显示面板，所述液晶显示面板还包括彩膜基板，以及设置于所述阵列基板和彩膜基板之间的多个液晶分子。
具体的，所述显示面板还可以为OLED显示面板，所述OLED显示面板还包括，设置于所述阵列基板上的发光功能层，及设置于所述发光功能层上的封装层。
根据上述实施例可知：
本揭示提供一种阵列基板的制备方法、阵列基板以及显示面板，所述阵列基板采用4Mask工艺制备，其中在第二道光刻制程中采用半色调掩膜板作为遮挡，在本制程中，对第二金属层进行第一次湿法蚀刻后，采用单一的氧气作为干法蚀刻气体对光阻图案进行灰化，以减薄所述光阻图案，且所述光阻图案下边缘未被灰化。在以所述减薄的光阻图案为遮挡对第二金属层进行第二次湿法蚀刻的时候，有效的减小了所述减薄的光阻图案下面的金属线的线宽损失。从而可以设置较小的线宽与较小的有源层，以提高显示面板的开口率。同时减小了金属线的线宽损失，进而减小了有源层外凸金属的宽度，提升了显示面板的显示品质。
综上所述，虽然本揭示已以优选实施例揭露如上，但上述优选实施例并非用以限制本揭示，本领域的普通技术人员，在不脱离本揭示的精神和范围内，均可作各种更动与润饰，因此本揭示的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种阵列基板的制备方法，其特征在于，包括以下步骤：
步骤S10，提供一衬底，在所述衬底上沉积第一金属层，并图案化形成栅极；
步骤S20，在所述栅极上依次沉积栅极绝缘层、有源层、欧姆接触层及第二金属层；
步骤S30，在所述第二金属层上涂布光阻，使用一道光罩对所述光阻曝光显影，形成光阻图案，接着以所述光阻图案为遮挡对所述第二金属层进行第一次湿法蚀刻；
步骤S40，仅使用氧气作为干法蚀刻气体并加强蚀刻能量对所述光阻图案进行灰化，使物理灰化效果远大于化学灰化效果，以减薄所述光阻图案，且所述光阻图案的下边缘未被灰化，并同时对所述有源层和所述欧姆接触层进行干法蚀刻；以及
步骤S50，以所述减薄的光阻图案为遮挡，对所述第二金属层进行第二次湿法蚀刻，形成源极、漏极。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，在步骤S50后，继续以下步骤：
步骤S60，在所述第二次湿法刻蚀后，以所述减薄的光阻图案为遮挡，对所述欧姆接触层进行干法蚀刻，以裸漏出沟道区，然后剥离掉所述减薄的光阻图案；
步骤S70，在所述源极和所述漏极上沉积钝化层，并图案化形成过孔；以及
步骤S80，在所述钝化层上沉积像素电极层，图案化形成像素电极。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，在步骤S60中，使用光阻液剥离掉所述减薄的光阻图案。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述第一次湿法蚀刻和所述第二次湿法蚀刻中，使用的蚀刻液为铜蚀刻液。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第一金属层的材料为铜、钼合金。
6.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第二金属层的材料为铜、钼合金。
7.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述有源层的材料为非晶硅，所述欧姆接触层的材料为掺杂非晶硅。
8.根据权利要求1所述的阵列基板的制备方法，其特征在于，在步骤S30中，所述光罩为半色调掩膜板或者灰阶色调掩膜板。
9.根据权利要求8所述的阵列基板的制备方法，其特征在于，在步骤S30中，所述光阻图案中间的厚度小于两端的厚度。
10.根据权利要求1所述的阵列基板的制备方法，其特征在于，在步骤S40中，对所述光阻图案进行灰化，所述光阻图案中间部分被全部灰化掉，所述光阻图案两端的厚度减薄。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911336315.2A CN111128876B (zh) | 2019-12-23 | 2019-12-23 | 一种阵列基板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911336315.2A CN111128876B (zh) | 2019-12-23 | 2019-12-23 | 一种阵列基板的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111128876A CN111128876A (zh) | 2020-05-08 |
| CN111128876B true CN111128876B (zh) | 2023-11-28 |
Family
ID=70501116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911336315.2A Active CN111128876B (zh) | 2019-12-23 | 2019-12-23 | 一种阵列基板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128876B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112071867A (zh) * | 2020-09-17 | 2020-12-11 | 惠科股份有限公司 | 主动开关阵列基板、薄膜晶体管阵列基板的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040005498A (ko) * | 2002-07-10 | 2004-01-16 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| CN105118929A (zh) * | 2015-08-03 | 2015-12-02 | 京东方科技集团股份有限公司 | 电极结构和有机发光单元及其制造方法 |
| CN106409844A (zh) * | 2016-11-29 | 2017-02-15 | 深圳市华星光电技术有限公司 | 底栅型多晶硅tft基板及其制作方法 |
| CN108183132A (zh) * | 2017-12-27 | 2018-06-19 | 深圳市华星光电半导体显示技术有限公司 | 一种igzo薄膜晶体管制备方法 |
| CN109065551A (zh) * | 2018-07-30 | 2018-12-21 | 深圳市华星光电技术有限公司 | Tft阵列基板的制造方法及tft阵列基板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101465474B1 (ko) * | 2008-01-03 | 2014-11-27 | 삼성디스플레이 주식회사 | 하프톤마스크와, 이의 제조방법 |
-
2019
- 2019-12-23 CN CN201911336315.2A patent/CN111128876B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040005498A (ko) * | 2002-07-10 | 2004-01-16 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| CN105118929A (zh) * | 2015-08-03 | 2015-12-02 | 京东方科技集团股份有限公司 | 电极结构和有机发光单元及其制造方法 |
| CN106409844A (zh) * | 2016-11-29 | 2017-02-15 | 深圳市华星光电技术有限公司 | 底栅型多晶硅tft基板及其制作方法 |
| CN108183132A (zh) * | 2017-12-27 | 2018-06-19 | 深圳市华星光电半导体显示技术有限公司 | 一种igzo薄膜晶体管制备方法 |
| CN109065551A (zh) * | 2018-07-30 | 2018-12-21 | 深圳市华星光电技术有限公司 | Tft阵列基板的制造方法及tft阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111128876A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5804538B2 (ja) | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 | |
| US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
| CN110164873B (zh) | 阵列基板的制作方法、阵列基板、显示面板及显示装置 | |
| JP5568317B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法 | |
| US8426259B2 (en) | Array substrate and method for manufacturing the same | |
| US20070272926A1 (en) | Tft lcd array substrate and manufacturing method thereof | |
| US10651204B2 (en) | Array substrate, its manufacturing method and display device | |
| CN102890378B (zh) | 一种阵列基板及其制造方法 | |
| US9372378B2 (en) | TFT-LCD array substrate and method of manufacturing the same | |
| CN110148601B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| TWI333279B (en) | Method for manufacturing an array substrate | |
| KR20110033074A (ko) | Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| US10879278B2 (en) | Display substrate, manufacturing method therefor, and display device | |
| US10217851B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| WO2013185454A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| CN111128876B (zh) | 一种阵列基板的制备方法 | |
| CN102637631B (zh) | 一种薄膜晶体管液晶显示器阵列基板的制造方法 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| US10497724B2 (en) | Manufacturing method of a thin film transistor and manufacturing method of an array substrate | |
| WO2021097995A1 (zh) | 一种阵列基板及其制备方法 | |
| CN107134497B (zh) | 薄膜晶体管及其制造方法、显示基板 | |
| US10529749B2 (en) | Manufacturing method for thin film transistor array substrate | |
| CN108288652B (zh) | 薄膜晶体管及其制造方法、阵列基板和显示面板 | |
| US10497906B2 (en) | Manufacturing method of thin film transistor array substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |