KR20040005498A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20040005498A
KR20040005498A KR1020020040074A KR20020040074A KR20040005498A KR 20040005498 A KR20040005498 A KR 20040005498A KR 1020020040074 A KR1020020040074 A KR 1020020040074A KR 20020040074 A KR20020040074 A KR 20020040074A KR 20040005498 A KR20040005498 A KR 20040005498A
Authority
KR
South Korea
Prior art keywords
photoresist
substrate
pattern
ashing
mask
Prior art date
Application number
KR1020020040074A
Other languages
English (en)
Inventor
김진만
양윤식
박재경
조창현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020040074A priority Critical patent/KR20040005498A/ko
Publication of KR20040005498A publication Critical patent/KR20040005498A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

기판으로부터 포토레지스트 및 폴리머 등의 잔류물을 완전히 제거할 수 있는 반도체 소자의 제조 공정이 개시되어 있다. 기판 상에 포토레지스트 마스크 패턴을 형성한 다음, 상기 포토레지스트 패턴을 마스크로 이용하여 기판 상에 회로 패턴을 형성한다. 상기 포토레지스트 패턴 및 폴리머 등의 잔류물을 플라즈마에 의한 화학적 애싱 및 반응성 이온에 의한 물리적 애싱에 의하여 상기 기판으로부터 제거한다. 포토레지스트 스트립 공정을 생략하고 2단계의 건식 애싱 공정으로만 포토레지스트를 완전히 제거함으로써 반도체 소자 제조 공정 시간을 단축하는 동시에 제조 비용을 절감할 수 있다.

Description

반도체 소자의 제조 방법{Method for manufacturing a semiconductor device without residue}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 제조 과정에서 발생하는 포토레지스트 내지 폴리머 등의 잔류물을 기판으로부터 완전히 제거할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
오늘날 주요한 집적 기술 중의 하나는 반도체 제조 공정에서 사용되는 미세 가공 기술(lithography technology)이다. 이러한 반도체 소자의 제조를 위한 미세 가공 기술에서는 많은 공정 단계에서 포토레지스트를 사용하는 리소그래피(lithography) 공정이 필연적으로 수반된다. 일반적으로 포토레지스트는 빛에 감응하는 유기 고분자 또는 감광제와 고분자의 혼합물로 이루어진다. 노광과 용해 과정을 거친 후 기판 위에 패턴을 형성한 포토레지스트는 기판이나 기판 상의 막들을 식각하는 과정에서 기판으로 패턴을 전사시켜 준다. 이러한 고분자를 포토레지스트라 하며, 광원을 이용하여 기판 상에 미세 패턴을 형성시키는 기술을 광 미세 가공 기술(photo lithography)라고 한다. 오늘날 광 미세 가공 기술은 반도체 제조에 있어서 주요한 기술로 인정받고 있다.
이러한 반도체 소자의 제조 공정에 있어서, 기판 상에 라인(line) 또는 스페이스(space) 패턴 등과 같은 각종의 미세 회로 패턴들을 형성하거나 이온 주입(ion implantation) 공정에서 마스크(mask)로 이용된 포토레지스트는 주로 애싱(ashing) 공정을 통하여 기판으로부터 제거된다. 대한민국 공개특허 제 2000-59929호(발명의 명칭: 금속 배선 패턴 형성 시 포토레지스트 제거 방법)에는 산소(O2) 플라즈마, 불화수소(HF) 및 오존(O3) 분위기 하의 챔버 내에서 자외선 처리를 통하여 포토레지스트 잔류물을 제거하는 방법이 개시되어 있다.
도 1은 종래의 반도체 소자의 제조에 있어 마스크로 이용된 포토레지스트를 제거하는 공정을 설명하기 위한 개략적인 단면도를 도시한 것이며, 도 2a 내지 도 2c는 도 1에 도시한 장치 내에서 포토레지스트를 제거하는 공정을 설명하기 위한 단면도들이다.
도 1을 참조하면, 그 상부에 회로 패턴을 형성하는 경우나 이온 주입(ion implantation) 공정에서 마스크로 사용된 포토레지스트 마스크 패턴이 남아 있는 기판(10)을 웨이퍼 척(chuck)(15) 상에 위치시킨 다음, 기판(10)이 그 상부에 안착된 웨이퍼 척(15)을 반응 챔버(20) 내로 투입한다. 이를 상세하게 설명하면 다음과 같다.
도 2a에 도시한 바와 같이, 리프트 핀(lift pin)(25)이 웨이퍼 척(15)의 상부로 들어 올려진 상태에서 그 상부에 포토레지스트 마스크 패턴이 남아 있는 기판(10)이 웨이퍼 척(15)의 상부에 위치한다.
도 2b를 참조하면, 기판(10)을 지지하는 리프트 핀(25)이 하강하면서기판(10)이 웨이퍼 척(15) 상에 안착된다. 이어서, 기판(10) 상의 포토레지스트 마스크 패턴을 제거하기 위하여 먼저 상부에 기판(10)이 위치하는 웨이퍼 척(15)을 약 250℃ 정도의 온도로 예비 가열(pre-heating)한다.
도 1 및 도 2c를 참조하면, 기판(10)의 전면에 위치하는 포토레지스트를 제거하는 한편, 기판(10)의 후면도 세정하기 위하여 다시 리프트 핀(25)이 웨이퍼 척(15)의 상부로 기판(10)을 들어 올린 상태에서 마이크로파 발생 장치(40)로부터 약 2.45㎓ 정도의 주파수를 갖는 마이크로파를 챔버(20)의 유입구(30)로부터 투입되는 산소(O2) 기체에 조사하여 산소 플라즈마(45)를 형성한다. 마이크로파의 조사에 의해 형성된 산소 플라즈마(45)는 다음과 같은 반응식에 따라 기판(10)의 후면을 세정하는 한편 기판(10) 상의 포토레지스트 마스크 패턴을 기판(10)으로부터 제거하게 되며, 제거된 포토레지스트 및 반응 기체는 유출구(35)를 통하여 배출된다.
CxHy+ O* →CO2(↑) + H2O (↑)
그러나, 이 경우 단지 마이크로파를 챔버(20)의 하방으로만 조사하기 때문에 포토레지스트의 제거 공정을 수행한 후에도 단단한(hard) 포토레지스트 및 폴리머 등의 잔류물(residue)이 기판(10) 상에 남아 있게 되는 문제가 흔히 발생한다. 이와 같은 포토레지스트 및 폴리머의 잔류물은 후속되는 공정에서 P/C 소오스(source)로서 작용할 뿐만 아니라 확산 및 화학 기상 증착(CVD) 등의 증착 공정에서 오염원으로 작용하게 되어 결국 소자의 특성을 저하시키게 된다.
또한, MOS 트랜지스터와 같은 반도체 소자를 제조 과정에 있어서, 특히 이온 주입(ion implantation) 공정 시에 기판 상의 원하는 영역 이외의 부분에 이온이 주입되는 것을 방지하기 위한 포토레지스트 마스크 패턴이 이온 주입 공정을 진행하는 동한 경화되기 때문에 전술한 건식 애싱(dry ashing)의 공정 조건으로는 경화된 포토레지스트 잔류물을 완전히 제거하기는 어려운 단점이 있다. 이온 주입 공정 동안 경화된 포토레지스트는 전도성을 띄기 때문에 이러한 포토레지스트를 완전히 제거하지 않을 경우에는 기판 상에 형성되는 회로 배선들 사이에 전기적인 단락(short)을 유발하게 되는 문제점을 가져온다.
이에 따라, 염소(Cl) 또는 불소(F)와 같은 식각 기체를 사용하거나 황산(H2SO4)을 사용하여 포토레지스트 스트립(strip) 공정을 추가적으로 진행하여 포토레지스트 및 폴리머 등의 잔류물을 완전하게 제거하고 있으나, 이러한 부가적인 포토레지스트 스트립 공정은 전체적인 반도체 소자의 제조 공정에서 차지하는 공정 단계가 많을 뿐만 아니라고 황산의 사용량이 많기 때문에 환경 오염을 유발하게 되는 동시에 반도체 소자의 제조 원가 상승에 상당한 요인이 되고 있다.
따라서, 본 발명의 일 목적은 별도의 포토레지스트 스트립 공정을 요구함이 없이 건식 애싱 공정만으로도 포토레지스트 마스크 및 폴리머 등과 같은 잔류물을 기판으로부터 완전히 제거할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 포토레지스트의 애싱 속도를 증진시켜 신속히 포토레지스트 및 폴리머 등의 잔류물을 제거함으로써 공정에 소요되는 시간을 크게 단축할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 황산이나 불산 등을 사용하지 않고 포로 레지스트 잔류물을 완전히 제거함으로써 반도체 소자의 제조 원가를 절감할 수 있는 동시에 환경 오염 방지에도 크게 기여할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 포토레지스트 마스크 패턴 내지 폴리머 등과 같은 잔류물뿐만 아니라 경화된 포토레지스트도 기판으로부터 완전히 제거할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
도 1은 종래의 반도체 소자의 제조 공정에서 마스크로 이용된 포토레지스트를 제거하는 공정을 설명하기 위한 개략적인 단면도이다.
도 2a 내지 도 2c는 도 1에 도시한 장치 내에서 포토레지스트를 제거하는 공정을 설명하기 위한 단면도들이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 반도체 소자의 제조 공정을 설명하기 위한 단면도들이다.
도 4는 본 발명에 따른 포토레지스트를 제거하는 장치를 설명하기 위한 개략적인 단면도이다.
도 5a 내지 도 5d는 본 발명에 따라 도 4에 도시한 장치 내에서 포토레지스트를 제거하는 공정을 설명하기 위한 단면도들이다.
도 6a 내지 도 6e는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 공정을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명〉
50, 150：기판55, 165：도전층
60, 170：포토레지스트층70, 175, 185, 200：포토레지스트 패턴
80：챔버85：척
90：리프트 핀95：마이크로파 발생 장치
100：고주파 발생장치
상술한 본 발명의 목적들을 달성하기 위하여 본 발명에 따르면, 기판 상에 포토레지스트 마스크 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 이용하여 기판 상에 회로 패턴을 형성한 다음, 마이크로파의 인가에 따른 플라즈마에 의한 화학적 애싱 및 고주파의 인가에 따른 활성 이온에 의한 물리적 애싱을 수행한 후, 마이크로파의 조사에 의한 화학적 애싱에 의하여 상기 기판으로부터 상기 포토레지스트 패턴을 완전히 제거한다.
1차로 마이크로파와 고주파를 함께 조사한 후, 2차로 마이크로파만을 조사하여 기판 상의 포토레지스트 잔류물 및 폴리머 등을 제거하게 된다. 따라서, 황산이나 불산 등을 사용하는 추가적인 포토레지스트 스트립 공정이 요구되지 않고 건식 애싱 공정만으로 포토레지스트 패턴 및 폴리머 등과 같은 잔류물을 기판으로부터완전히 제거할 수 있는 동시에 반도체 소자의 제조 원가를 절감하는 한편, 환경 오염 방지에도 크게 기여할 수 있다. 또한, 마이크로파의 조사에 의한 화학적인 애싱 방식과 함께 고주파의 조사에 따른 물리적인 애싱 방식을 수행함으로써 포토레지스트가 제거되는 속도를 향상시켜 포토레지스트 및 폴리머 등의 잔류물을 신속하게 제거할 수 있으므로 반도체 소자의 전체적인 제조 공정에 소요되는 시간을 크게 단축할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들에 따른 반도체 소자의 제조 방법에 대하여 상세하게 설명하지만 본 발명이 하기의 실시예들에 의해 제한되거나 한정되는 것은 아니다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 반도체 소자의 제조 공정을 설명하기 위한 단면도들을 도시한 것이다.
도 3a를 참조하면, 실리콘웨이퍼인 기판(50) 상에 각종 금속 또는 폴리 실리콘 등과 같은 도전체로 이루어져 라인 또는 스페이스 패턴으로 형성될 도전층(55)을 증착한다. 일반적으로, 포토레지스트는 전술한 바와 같이 리소그라피 공정에서 사용되는 화학 재료 가운데 핵심에 해당하는 것으로서 설계된 반도체 회로를 실리콘웨이퍼인 기판(50) 상에 전사할 때 빛의 조사 여부에 따라 달리 감응함으로써 기판(50)에 미세 회로 패턴을 형성할 수 있게 하는 반도체용 재료이다. 이러한 포토레지스트는 i-line 레지스트, KrF 레지스트, ArF 레지스트, E-beam 레지스트, X-Ray 레지스트 등으로 구분될 수 있으며, 반도체 제조 공정의 각 단계에서 형성되는 라인 및 스페이스 등의 회로 패턴에 리소그라피 공정에서 사용되는 광원의 종류에따라 적절한 포토레지스트를 사용하게 된다.
이어서, 도전층(55)을 라인 또는 스페이스 패턴을 포함하는 회로 패턴으로 패터닝하기 위하여 도전층(55) 상에 마스크로 사용될 포토레지스트층(60)을 스핀 코팅 방법 등을 이용하여 적층한다.
도 3b에 도시한 바와 같이, 포토레지스트층(60)의 상부에 패턴 형성용 마스크(65)를 위치시킨 다음, 노광 및 현상 공정을 통하여 도전층(55) 상에 도전층(55)을 식각할 경우에 마스크로 사용되는 포토레지스트 패턴(70)을 형성한다.
도 3c를 참조하면, 상기 포토레지스트 패턴(70)을 식각 마스크로 이용하여 그 하부의 도전층(55)을 패터닝함으로써, 기판(50) 상에 라인 또는 스페이스 패턴과 같은 회로 패턴(75)을 형성한다. 도 3a 내지 도 3c에 도시한 본 발명의 일 실시예에 따르면, 실리콘웨이퍼인 기판(50) 상에 도전층(55)을 적층한 다음, 그 상부에 마스크용 포토레지스트 패턴(70)을 형성하고 도전층(55)을 패터닝하여 라인 또는 스페이스 패턴(75)을 형성하였으나, 이러한 포토레지스트 패턴(70)은 비단 도전층(55)뿐만 아니라 절연층을 패터닝하는 경우나 기판(50) 자체에 패턴을 형성하는 경우에도 동일한 공정을 통하여 마스크로 이용될 수 있다.
도 4는 본 발명에 따른 포토레지스트를 제거하는 장치를 설명하기 위한 개략적인 단면도를 도시한 것이며, 도 5a 내지 도 5d는 본 발명에 따라 도 4에 도시한 장치 내에서 포토레지스트를 제거하는 공정을 설명하기 위한 단면도들이다.
도 4 및 도 5a를 참조하면, 반응 챔버(80) 내에서 리프트 핀(90)이 그 상부에 회로 패턴(75)을 형성하는 공정에서 마스크로 사용된 포토레지스트 패턴(70)이존재하는 실리콘웨이퍼인 기판(50)을 웨이퍼 척(85)의 상부로 들어올린 상태로 기판(50)이 척(85)에 로딩(loading)된다. 이 경우, 챔버(80)의 일측에는 마이크로파 발생 장치(95)가 연결되며, 타측에는 고주파 발생 장치(100)가 배치되어 그 상부에 기판(50)이 위치하는 척(85)에 연결된다.
도 5b를 참조하면, 리프트 핀(90)을 하강시켜 기판(50)을 척(85) 상에 안착시킨 다음, 기판(50) 상의 포토레지스트 패턴(70)의 원활한 제거를 위하여 척(85) 상의 기판(50)을 약 200∼300℃, 바람직하게는 약 250℃ 정도의 온도로 예비 가열한다.
도 4 및 도 5c를 참조하면, 그 상부에 포토레지스트 패턴(70)이 남아 있는 기판(50)을 척(85) 상에 밀착되게 안착시킨 상태에서 가스 유입구(110)로부터 챔버(80) 내로 산소 가스를 유입시킨 다음, 챔버(80)의 일측에 연결된 마이크로파 발생 장치(95)로부터 유입되는 산소에 약 2∼3㎓, 바람직하게는 약 2.45㎓ 정도의 주파수를 갖는 마이크로파를 하방으로 조사하여 산소 플라즈마(110)를 형성하는 화학적 애싱 방식에 의해 기판(50) 상의 포토레지스트 패턴(70)을 제거한다. 이와 동시에, 챔버(80)의 타측에 연결된 고주파(RF) 발생 장치로부터 기판(50)이 안착되어 있는 척(85)을 통하여 약 13∼14㎒, 바람직하게는 약 13.56㎒ 정도의 주파수를 갖는 고주파를 산소 가스에 추가적으로 인가하여 활성 이온에 의한 물리적 애싱을 상기 화학적 애싱과 병행하여 수행함으로써, 기판(50) 상의 포토레지스트 패턴(70)을 기판(50)으로부터 완전히 제거한다.
즉, 약 2.45㎓ 정도의 주파수를 갖는 마이크로파를 하방으로 조사하여 산소플라즈마(110)를 형성하여 기판(50) 상의 포토레지스트 패턴(70)을 화학적으로 애싱(chemical ashing)하는 한편, 약 13.56㎒ 정도의 주파수를 갖는 고주파(RF)를 챔버(80) 내의 산소 기체에 인가하는 반응성 이온 식각(RIE) 방식을 응용한 활성 이온을 적용하여 척(85)으로 향하는 산소 이온들의 강한 힘을 이용하여 기판(50) 상의 포토레지스트 패턴(70)에 대하여 물리적인 애싱(chemical ahsing)을 병행함으로써, 통상적인 포토레지스트 패턴(70)뿐만 아니라 비록 포토레지스트 패턴(70)이 이온 주입 공정 등으로 인하여 경화된 경우에도 기판(50)으로부터 포토레지스트 패턴(70)을 완전히 제거할 수 있다.
또한, 고주파를 인가하는 동안 리프트 핀(90)을 하강시켜 기판(50)을 웨이퍼 척(85)에 붙인 상태로 포토레지스트 제거 공정을 진행하기 때문에 고주파의 인가에 따른 균일성 문제가 해소 가능하다. 본 발명에 있어서, 고주파를 인가할 경우에는 양극 처리된 알루미늄(anodized Al)으로 웨이퍼 척(85)을 구성하는 것이 바람직하지만 통상적인 비피복 알루미늄(bare Al)을 사용하여 웨이퍼 척(85)을 구성할 수도 있다.
도 5d를 참조하면, 리프트 핀(90)을 상향시켜 1차로 상부의 포토레지스트 패턴(70)이 제거된 기판(50)을 척(85)으로부터 들어 올린 다음, 마이크로파 발생 장치(95)로부터 약 2∼3㎓, 바람직하게는 약 2.45㎓ 정도의 주파수를 갖는 마이크로파를 하방으로 조사하여 2차로 애싱을 실시하는 한편, 기판(50)의 후면도 함께 세정(backside cleaning)한다. 이 경우에는 고주파 발생 장치(100)로부터 고주파는 조사되지 않고 마이크로파에 의해서만 포토레지스트 잔류물 및 폴리머 등을 완전히제거하는 동시에 기판(50)의 후면을 세정하게 된다.
종래의 포토레지스트 제거 공정에서는, 기판을 예비 가열한 후, 상부에 포토 레지시트가 남아 있는 기판이 리프트 핀에 의해 척의 상부로 들어 올려진 상태에서 기판에 마이크로파만을 조사하여 애싱을 진행하는 것과 같이 포토레지스트를 제거하기 위해 산소 라디칼에 의한 화학적 애싱만이 수행되기 때문에 특히 경화된 포로 레지스트를 제거하기에는 어려움 점이 있었다.
그러나, 전술한 바와 같이 본 발명에 따르면, 1차로 약 2.45㎓ 정도의 주파수를 가지는 마이크로파를 조사하여 화학적 애싱이 이루어지는 동시에 웨이퍼 척(85)에 약 13.56㎒ 정도의 주파수를 갖는 고주파(RF)를 인가하는 반응성 이온 식각(RIE) 방식을 응용하여 웨이퍼 척(85)으로 향하는 활성 산소 이온들의 강한 힘을 이용한 물리적인 애싱을 병행한 다음, 2차로 마이크로파의 조사에 의하여 기판의 후면과 기판 상에 잔류할 수 있는 포토레지스트 및 폴리머 등을 제거함으로써 통상적인 포토레지스트 및 폴리머뿐만 아니라 경화된 포토레지스트의 경우에도 기판(50)으로부터 용이하게 완전히 제거할 수 있다. 이에 따라, 염소 또는 불소와 같은 추가적인 식각 가스나 황산 등의 식각액을 사용하지 않고도 기존의 산소 가스만을 이용하기 때문에 고주파가 인가되더라도 고주파의 인가에 따른 기판(50)의 손상을 최소화할 수 있다.
또한, 종래의 포토레지스트 제거 공정에서는 웨이퍼 후면의 세정을 위해 전체적인 공정을 기판을 리프트 핀에 의해 척의 상부로 들어올린 상태에서 진행하였으나, 본 발명에 따르면 2차적으로 마이크로파를 조사하는 단계에서만 종래의 경우와 동일한 조건으로 진행하기 때문에 기판(50) 후면의 세정의 경우에도 별다른 문제점이 발생하지 않게 된다. 또한, 비록 2단계의 포토레지스트 제거 공정을 통하여 포토레지스트를 완전히 제거하지만 전체적인 포토레지스트 제거 공정에 소요되는 시간은 종래와 동일하기 때문에 반도체 소자의 제조 공정 시간에는 변화가 없게 된다. 더욱이, 본 발명에서와 같이 고주파를 인가하는 단계를 적용할 경우에는 포토레지스트의 애싱 속도가 종래의 경우에 비하여 약 20％ 정도 향상되므로, 이에 따라 반도체 소자의 전체적인 공정에 소요되는 시간이 오히려 단축되는 효과를 가져온다.
다음의 표는 종래의 포토레지스트 제거 공정과 본 발명에 따른 포토레지스트 제거 공정의 결과를 비교한 것이다.
구 분 내 용 결 과
종래의 포토레지스트 제거 방법 통상적인 애싱공정(마이크로파 조사)＋포토레지스트 스트립 공정(황산 사용) 포토레지스트 잔류물 존재하지 않음
통상적인 애싱 공정(마이크로파 조사) 포토레지스트 잔류물 존재함
본 발명에 따른 포토레지스트 제거 방법 제1 단계(마이크로파 조사＋고주파 조사)＋제2 단계(마이크로파 조사) 포토레지스트 잔류물 존재하지 않음
상기 표에 나타낸 바와 같이, 본 발명에 따르면 마이크로파와 고주파를 함께 조사하는 제1 공정과 마이크로파만을 조사하는 제2 공정을 통하여 별도의 추가적인 포토레지스트 스트립 공정을 요구함이 없이 기판 상의 포토레지스트 및 폴리머 등의 잔류물을 완전히 제거할 수 있다. 이 때, 제1 단계에서 상부에 포토레지스트가 남아 있는 기판은 척 상에 안착되며, 제2 단계에서는 리트프 핀에 의해 1차적으로 포토레지스트가 제거된 기판이 척의 상부로 들어 올려지게 된다.
도 6a 내지 도 6e는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 공정을 설명하기 위한 단면도들을 도시한 것이다. 도 6a 내지 도 6e는 CMOS 트랜지스터의 제조 공정을 개략적으로 도시한 것이다. 도 6a 내지 도 6e에 도시한 본 실시예에 따른 반도체 제조 공정에 있어서, N-MOS 및 P-MOS 트랜지스터를 형성하기 위한 각 이온 주입 공정 시에 소오스 및 드레인 영역 이외의 부분에 이온이 주입되는 것을 방지하는 포토레지스트 마스크 패턴들을 제거하기 위하여 사용되는 챔버 및 챔버 내에서 수행되는 공정은 전술한 바와 동일하므로 이에 대한 상세한 설명은 생략한다.
도 6a를 참조하면, P형 웰(well)(155)이 형성되고, 전면에 소자 분리막(160)이 제공된 기판(150) 상에 폴리 실리콘 등으로 구성된 도전층(165)을 적층한다. 이 경우, P형 웰(155)이 위치하는 부분이 N-MOS 트랜지스터 영역이 되고 이에 인접하는 부분이 P-MOS 트랜지스터 영역이 된다. 이어서, 도전층(165)을 패터닝하기 위하여 도전층(165) 상에 제1 포토레지스트층(170)을 스핀 코팅 등의 방법으로 도포한 다.
도 6b를 참조하면, 제1 포토레지스트층(170)을 노광(도 3b 참조) 및 현상 공정을 거쳐 패터닝함으로써, 도전층(165)을 패터닝하는 동안 마스크로 사용되는 제1 포토레지스트 패턴(175)을 형성한다. 이어서, 포토레지스트 패턴(175)을 마스크로 이용하여 도전층(175)을 식각하여 CMOS 트랜지스터의 게이트 전극(180)을 형성한 다음, 게이트 전극(180) 상의 제1 포토레지스트 패턴(175)을 제거한다. 이 경우, 포토레지스트 패턴(175)을 제거하는 상세한 공정은 도 5a 내지 도 5d에 도시한 바와 같으므로 이에 대한 설명은 생략한다.
도 6c를 참조하면, 상기 기판(150)의 전면에 제2 포토레지스트층(도시되지 않음)을 도포한 다음, 이를 패터닝하여 기판(150)의 N-MOS 트랜지스터 영역 상에 제2 포토레지스트 패턴(185)을 형성한다. 계속하여, 이온 주입 공정을 통하여 기판(150)의 P-MOS 트랜지스터 영역에 붕소와 같은 이온을 주입하고 열처리함으로써 P-MOS 트랜지스터의 소오스(190) 및 드레인(195)을 형성한 후, 이온 주입 공정 동안 이온을 차단하는 마스크로 사용된 제2 포토레지스트 패턴(185)을 도 5a 내지 도 5d에 도시한 본 발명에 따른 2단계의 포토레지스트 제거 공정에 따라 제거한다. 이 때, N-MOS 트랜지스터 영역을 덮고 있는 제2 포토레지스트 패턴(185)은 N-MOS 트랜지스터 영역에 이온이 침투하는 것을 방지하는 역할을 수행하기 때문에 이온 주입 공정을 거치는 동안 그 표면이 경화된다.
대체로 이온 주입 공정에 있어서는, 기판 상에 형성된 회로 패턴과 연결된 부분에 불순물을 미세한 가스 입자의 형태로 가속하여 기판의 내부에 침투시킴으로써 전자 소자의 특성을 만들어 주게 되는 바, 이 경우에 제1 포토레지스트 마스크 패턴(185)이 원하는 영역 이외의 부분에 이온의 침투를 막아주는 역할을 하게 되며, 이와 같은 역할에 따라 제1 포토레지스트 마스크 패턴(185)의 표면이 경화되는 결과를 가져온다.
도 6d를 참조하면, 기판(150)의 전면에 제3 포토레지스트층(도시되지 않음)을 도포하고, 이를 패터닝하여 기판(150)의 P-MOS 트랜지스터 영역 상에 제3 포토레지스트 패턴(200)을 형성한 다음, 이온 주입 공정을 통하여 기판(150)의 N-MOS트랜지스터 영역에 인과 같은 불순물을 주입하여 N-MOS 트랜지스터의 소오스(200) 및 드레인(205)을 형성한다. 이어서, 전술한 바와 동일한 방법으로 기판(150)으로부터 제3 포토레지스트 패턴(200)을 완전히 제거한다.
일반적으로, 반도체 소자를 제조하는 동안, 특히 이온 주입 공정 동안 발생되는 포토레지스트 잔류물이나 건식 식각 공정 동안 발생되는 포토레지스트 잔류물 또는 폴리머 등은 통상적인 포토레지스트와는 달리 그 표면이 경화되어 있기 때문에 통상적인 건식 애싱 방법만으로는 포토레지스트 잔류물이나 폴리머 등을 완전히 제거하기는 어렵게 된다. 특히, 이온 주입 공정에서 마스크로 사용된 포토레지스트는 전도성을 띄기 때문에 이러한 포토레지스트를 완전히 제거하지 않을 경우에는 기판 상에 형성되는 도선들 사이에 전기적인 단락을 유발하게 된다. 이에 따라, 주로 황산을 사용하여 포토레지스트 스트립 공정을 추가적으로 진행함으로써 경화된 포토레지스트 잔류물을 완전히 제거하고 있다.
그러나, 본 발명에서는 전술한 바와 같이 부가적인 포토레지스트 스트립 공정을 수행할 필요 없이 2 단계의 건식 애싱 공정으로 경화된 포토레지스트 잔류물이나 폴리머 등을 기판으로부터 완전히 제거할 수 있으므로 환경 오염을 방지하는 동시에 반도체 소자의 제조 비용을 크게 절감할 수 있게 된다.
도 6e를 참조하면, N-MOS 및 P-MOS 트랜지스터가 형성된 기판의 전면에 산화막을 증착하고 패터닝하여 각 MOS 트랜지스터의 소오스(190, 205) 및 드레인(195, 210)을 부분적으로 노출시킨 다음, 알루미늄과 같은 도전체로 전극(220)을 형성함으로써 CMOS 트랜지스터(225)를 완성한다.
도 6a 내지 도 6e에 도시한 본 실시예에 따르면 실리콘웨이퍼인 기판(150) 상에 CMOS 트랜지스터를 형성하는 공정을 중심으로 포토레지스트를 제거하는 공정을 설명하였지만 기타 반도체 소자들의 제조 공정에 있어서도 본 발명에 따른 포토레지스트 제거 방법에 의하여 반도체 기판으로부터 포토레지스트를 제거할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, 1차로 마이크로파와 고주파를 함께 조사한 후, 2차로 마이크로파를 조사하여 기판 상의 포토레지스트 잔류물 및 폴리머 등을 제거하게 된다. 따라서, 황산이나 불산 등을 사용하는 추가적인 포토레지스트 스트립 공정이 요구되지 않고 건식 애싱 공정만으로 포토레지스트 패턴 및 폴리머 등과 같은 잔류물을 기판으로부터 완전히 제거할 수 있는 동시에 반도체 소자의 제조 원가를 절감하는 한편, 환경 오염 방지에도 크게 기여할 수 있다.
또한, 마이크로파의 조사에 의한 화학적인 애싱 방식과 함께 고주파의 조사에 따른 물리적인 애싱 방식을 수행함으로써 포토레지스트가 제거되는 속도를 향상시켜 포토레지스트 및 폴리머 등의 잔류물을 신속하게 제거할 수 있으므로 반도체 소자의 전체적인 제조 공정에 소요되는 시간을 크게 단축할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 기판 상에 포토레지스트 마스크 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 이용하여 기판 상에 회로 패턴을 형성하는 단계; 및
    플라즈마에 의한 화학적 애싱 및 활성 이온에 의한 물리적 애싱을 병행하여 수행한 후, 플라즈마에 의한 화학적 애싱을 수행하여 상기 기판으로부터 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서, 상기 화학적 애싱은 마이크로파의 조사에 의해 수행되며, 상기 물리적 애싱은 고주파의 조사에 따라 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제2항에 있어서, 상기 마이크로파는 약 2∼3㎓의 주파수를 가지며, 상기 고주파는 약 13∼14㎒의 주파수를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제1항에 있어서, 상기 화학적 애싱 및 물리적 애싱은 산소 가스를 사용하여 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제1항에 있어서, 상기 포토레지스트 패턴을 제거하는 단계는 상기 기판에 마이크로파 및 고주파를 함께 조사하는 단계 및 상기 기판에 마이크로파를 조사하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제5항에 있어서, 상기 기판에 마이크로파 및 고주파를 조사하는 단계는 챔버 내에서 상기 기판을 척에 안착시킨 상태에서 수행되며, 상기 마이크로파를 조사하는 단계는 상기 기판이 상기 척으로부터 이격되는 상태에서 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제1항에 있어서, 상기 척은 비피복 알루미늄 또는 양극처리된 알루미늄으로 구성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020020040074A 2002-07-10 2002-07-10 반도체 소자의 제조 방법 KR20040005498A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020040074A KR20040005498A (ko) 2002-07-10 2002-07-10 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020040074A KR20040005498A (ko) 2002-07-10 2002-07-10 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20040005498A true KR20040005498A (ko) 2004-01-16

Family

ID=37315813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020040074A KR20040005498A (ko) 2002-07-10 2002-07-10 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20040005498A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763679B1 (ko) * 2006-08-30 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자의 포토레지스트 패턴 제거 방법
CN111128876A (zh) * 2019-12-23 2020-05-08 Tcl华星光电技术有限公司 一种阵列基板的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763679B1 (ko) * 2006-08-30 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자의 포토레지스트 패턴 제거 방법
CN111128876A (zh) * 2019-12-23 2020-05-08 Tcl华星光电技术有限公司 一种阵列基板的制备方法
CN111128876B (zh) * 2019-12-23 2023-11-28 Tcl华星光电技术有限公司 一种阵列基板的制备方法

Similar Documents

Publication Publication Date Title
US5811358A (en) Low temperature dry process for stripping photoresist after high dose ion implantation
US6716570B2 (en) Low temperature resist trimming process
US7384728B2 (en) Method of fabricating a semiconductor device
KR20020033429A (ko) 노출 방법
KR20040103073A (ko) 반도체 제조공정에서의 포토레지스트 제거방법
US8394576B2 (en) Method for patterning a photosensitive layer
US6251794B1 (en) Method and apparatus with heat treatment for stripping photoresist to eliminate post-strip photoresist extrusion defects
US6218084B1 (en) Method for removing photoresist layer
US20060088784A1 (en) Effective photoresist stripping process for high dosage and high energy ion implantation
KR20040005498A (ko) 반도체 소자의 제조 방법
JP2006294909A (ja) 半導体装置の製造方法
KR20040013584A (ko) 반도체 소자 제조 방법
KR100584498B1 (ko) 포토레지스트 패턴 제거 방법
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
KR20010027172A (ko) 반도체 장치의 패턴 형성방법
KR100672782B1 (ko) 패턴 무너짐을 방지할 수 있는 반도체소자 및 그 제조 방법
KR100613097B1 (ko) 반도체 제조 방법
KR100383762B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100944344B1 (ko) 반도체소자의 제조방법
KR100319165B1 (ko) 반도체 소자의 미세패턴 제조방법
KR20020007589A (ko) Ｃｆ４가스를 이용한 에싱 방법
KR20060054681A (ko) 포토레지스트 패턴 및 박막 패턴 형성방법
KR20030059405A (ko) 이중 게이트 산화막 제조 방법
EP0542481A2 (en) Method for reducing dielectric contamination in integrated circuits
KR20040001037A (ko) 에칭 공정시 발생하는 폴리머 제거 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination