KR20040001037A - 에칭 공정시 발생하는 폴리머 제거 방법 - Google Patents

에칭 공정시 발생하는 폴리머 제거 방법 Download PDF

Info

Publication number
KR20040001037A
KR20040001037A KR1020020036097A KR20020036097A KR20040001037A KR 20040001037 A KR20040001037 A KR 20040001037A KR 1020020036097 A KR1020020036097 A KR 1020020036097A KR 20020036097 A KR20020036097 A KR 20020036097A KR 20040001037 A KR20040001037 A KR 20040001037A
Authority
KR
South Korea
Prior art keywords
polymer
ashing
gas
metal layer
present
Prior art date
Application number
KR1020020036097A
Other languages
English (en)
Inventor
백영민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020036097A priority Critical patent/KR20040001037A/ko
Publication of KR20040001037A publication Critical patent/KR20040001037A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 에칭공정시 발생하는 폴리머제거 방법에 관한 것으로서, 실리콘 기판 상에 금속층 접합공정을 거쳐 에칭 공정후 발생하는 감광막 및 폴리머를 제거하는 에싱 방법으로, 소정양의 NF3 가스 플라스마로 폴리머를 제거하는 제 1 에싱 단계와, 소정양의 O2가스 플리즈마로 폴리머를 제거하는 제 2 에싱 단계와, 상기 과정을 거처 폴리머를 유기스트립에서 제거하는 단계를 포함하는 것이다.

Description

에칭 공정시 발생하는 폴리머 제거 방법{ETCHING PROGRESS AFTER POLYMER REMOVING METHOD}
본 발명은 반도체 제조 공정에 관한 것으로, 특히 금속층 접합공정을 거쳐 에칭 공정시 발생하는 폴리머를 효과적으로 제거하기 위한 NF3 가스 플라스마를 이용한 에싱 방법에 관한 것이다.
반도체 제조 공정에 있어서 각 단계마다 사진공정이 필수적으로 쓰여지고 있고, 이 사진공정은 반도체 웨이퍼(실리콘 기판) 상에 만들고자 하는 패턴을 새긴 마스크에 파장이 짧은 빛을 투과시켜 그 패턴으로부터 웨이퍼 표면의 감광제(photoresist)로 복사하는 작업을 말한다. 각 사진 공정 후 사용된 감광제를 제거하는 기술을 에싱(ashing)이라 말한다.
에싱에는 크게 건식(dry ashing)과 습식(wet ashing)으로 나눌 수 있는데 습식은 강력한 산화작용을 가진 용액(황산과 과산화수소의 혼합액)을 사용하여 감광제를 제거하는 방법으로 웨이퍼에 손상을 주지 않고 부드럽게 제거하는 것이 가능한 반면에 처리액중의 파티클(particle)과 폐액처리 및 웨트 스테이션(wet station)의 사용으로 풋 프린트(foot print)를 크게 차지하는 문제가 있으나 건식 방법으로 완전히 제거가 불가능한 찌꺼기 등을 제거하는데 사용되고 있다. 건식 에싱은 산소 플라스마 방전을 이용하는 방법과 오존을 이용하는 방법 그리고 엑시머 램프(excimer lamp)등을 이용한 에싱 방법으로 크게 구분된다. 한편, 통상적으로 에싱이라 말할 때는 건식 에싱을 의미한다.
도 1은 일반적으로 금속층 접합공정을 거친 에칭 공정 상태도로서, 상부면에 절연층(12)과 금속 배선층으로 형성될 금속층(14)이 형성된 실리콘 기판(10)을 준비한다. 금속층으로는 구리(Cu), 알루미늄(Al), 텅스텐(W) 등이 사용된다. 다음으로, 금속층(14) 상부면에 감광제를 투입하여 금속층(14) 상부면에 균일한 두께로 코팅하여 감광막(16)을 형성한다. 감광막(16)의 소정 부분 즉, 제거될 금속층(14) 상부의 감광막(16)을 노광 및 현상하여 개방부(18)를 형성한다.
상기 감광막의 개방부(18)로 노출된 금속층(14) 부분을 식각하는 단계를 진행한다.
마지막으로 감광막을 제거하는 에싱 공정으로 금속 배선층을 형성하는 공정은 완료된다.
한편, 식각 공정 후 금속층(14)의 표면에는 금속층(14)의 금속 성분과 감광막(16)의 감광제가 반응한 부산물인 폴리머(polymer)가 형성되는데, 이러한 폴리머(P)는 감광막(16)의 표면을 덮거나, 실리콘 기판(10)의 측면과 배면 및 금속 배선층 사이의 모서리 부분에 집중적으로 형성되어 있다.
상기와 같은 폴리머를 제거하기 위하여 산소가스(O2 gas)와 질소가스(N2 gas)를 사용하였다.
종래에는 도 2와 같이 실리콘기판상에 금속층 접합공정을 거친 에칭 과정 단계(100)를 거친 폴리머를 제거하기 위해 O2가스 플라스마로 플리머를 에싱하는 단계(200)를 거쳐 폴리머(P)를 유기 스트립에서 제거하는 단계(300)로 이루어 졌다.
그러나, 후속 청소 공정에서 폴리머가 제거되지 않고 남아서 저항이 접촉되는 문제 등을 유발하였다.
그리고, 잔존하는 폴리머(P)는 그 금속 배선층 상에 절연층을 형성하거나 새로운 금속 배선층을 형성하는 공정에서 불순물로 작용하여, 막질을 오염시키고 비정상적으로 막질이 형성되도록 하는 문제점을 유발시킨다.
본 발명의 목적은 금속층을 형성하는 사진 공정의 에싱 공정에서 폴리머를 효과적으로 제거할 수 있는 에싱 방법을 제공하는 데 있다.
본 발명의 다른 목적은 폴리머를 유기 스트립 공정에서 완전히 제거하기 쉬운 상태로 바꾸기 위하여 NF3가스를 이용한 에싱 공정에서 폴리머를 효과적으로 제거할 수 있는 에싱방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은 실리콘 기판 상에 금속층 접합공정을 거쳐 에칭 공정후 발생하는 폴리머를 제거하는 에싱 방법으로, 소정양의 NF3 가스 플라스마로 폴리머를 제거하는 제 1 에싱 단계와, 소정양의 O2가스 플리즈마로 폴리머를 제거하는 제 2 에싱 단계와, 상기 과정을 거처 폴리머를 유기스트립에서 제거하는 단계를 포함하는 것을 특징으로 한다.
도 1은 일반적으로 금속층 접합공정을 거친 에칭 공정 상태도.
도 2는 종래의 에칭 공정시 발생하는 폴리머 제거 과정 상태도.
도 3는 본 발명의 에칭 공정시 발생하는 폴리머 제거 과정 상태도.
<도면의 주요부분에 대한 부호의 설명>
110:금속층 에칭 과정 단계220:NF3 가스 제 1 에싱 과정 단계
330:O2가스 제 2 에싱 과정 단계440:유기 스트립 단계
P:폴리머
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그리고, 본 발명을 설명함에 있어, 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
도 3는 본 발명의 에칭 공정시 발생하는 폴리머 제거 과정을 나타낸 상태도이다.
본 발명에 따른 에싱 공정을 포함하는 사진 공정을 이용한 실리콘 기판 상에 금속 배선층을 형성하는 공정은 도 1에 도시된 바와 같이 동일하게 진행되기 때문에, 상세한 설명은 생략한다. 하지만, 본 발명에서는 감광막을 제거할 때 폴리머를효과적으로 제거할 수 있는 방법으로, 에싱 방법은 NF3가스 플라스마를 사용하는 아셀(asher) 장비사용으로 폴리마를 제거하는 방법을 채택하고 있다.
본 발명에 따른 에칭 공정시 발생하는 폴리머(P) 제거 방법에 있어서, 실리콘 기판 상에 금속층 접합공정을 거친 에칭 과정 단계(110)와, 그후 발생하는 폴리머를 제거하는 에싱 방법으로 소정양의 NF3 가스 플라스마로 폴리머를 제거하는 제 1 에싱 과정 단계(220)와, 상기 제 1에싱 과정 단계를 거쳐 소정양의 O2가스 플라스마로 폴리머를 제거하는 제 2 에싱 과정 단계(330)와, 상기 제2 에싱 과정을 거처 폴리머를 유기스트립에서 제거하는 단계(440)를 포함하는 것이다.
즉, 본 발명에 따른 에싱 공정은 도 3에 개시된 공정 조건에 따라서 진행된다. 도 3에 개시된 바와 같이, 전 공정과 후공정은 종래와 동일하게 진행되지만, 먼저 본 발명 공정에서 상기 제 1 에싱 과정 단계(220)에서 NF3 가스 35sccm을 투입하여 30초 정도 진행되는 것이다. 상기 에싱의 경우 멀티 챔버를 이용하여 진행한다.
한편, 본 공정에서 NF3 가스와 더불어 O2가스를 사용한 이유는, 감광막을 제거하는 실질적인 본 공정을 진행하기 전에 본 공정에서 실리콘 기판의 표면에 형성된 폴리머를 먼저 제거하기 위해서이다. 즉, 폴리머는 실리콘 기판의 표면에 형성되어 있기 때문에, 폴리머를 먼저 제거한 이후에 감광막을 제거하는 공정을 진행하는 것이 바람직하기 때문이다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 방법이 가능함을 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.
이상으로 살펴본 바와 같이, 본 발명은 실리콘 기판 상에 금속층을 형성한 이후에 감광막과 폴리머를 제거하는 방법에서, 본 발명에 따른 NF3가스를 이용한 에싱 방법을 한 단계 더 추가하므로, 실리콘 기판 상에 폴리머와 같은 잔류물을 제거할 수 있는 잇점이 있다.

Claims (2)

  1. 실리콘 기판 상에 금속층 접합공정을 거친 에칭 공정후 발생하는 폴리머를 제거하는 에싱 방법으로,
    소정양의 NF3 가스 플라스마로 폴리머를 제거하는 제 1 에싱 과정 단계와,
    상기 제 1 에싱 과정 단계를 거쳐 소정양의 O2가스 플라스마로 폴리머를 제거하는 제 2 에싱 과정 단계와,
    상기 제 2 에싱 과정을 거처 폴리머를 유기스트립에서 제거하는 단계를 포함하는 것을 특징으로 하는 에칭 공정시 발생하는 폴리머 제거 방법.
  2. 제1항에 있어서,
    상기 제 1 에싱 단계에서 NF3가스 35sccm을 투입하여 30초 정도 진행되는 것을 특징으로 하는 에칭 공정시 발생하는 폴리머 제거 방법.
KR1020020036097A 2002-06-26 2002-06-26 에칭 공정시 발생하는 폴리머 제거 방법 KR20040001037A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020036097A KR20040001037A (ko) 2002-06-26 2002-06-26 에칭 공정시 발생하는 폴리머 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020036097A KR20040001037A (ko) 2002-06-26 2002-06-26 에칭 공정시 발생하는 폴리머 제거 방법

Publications (1)

Publication Number Publication Date
KR20040001037A true KR20040001037A (ko) 2004-01-07

Family

ID=37312819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020036097A KR20040001037A (ko) 2002-06-26 2002-06-26 에칭 공정시 발생하는 폴리머 제거 방법

Country Status (1)

Country Link
KR (1) KR20040001037A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671161B1 (ko) * 2004-12-29 2007-01-17 동부일렉트로닉스 주식회사 웨이퍼 세정 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671161B1 (ko) * 2004-12-29 2007-01-17 동부일렉트로닉스 주식회사 웨이퍼 세정 방법

Similar Documents

Publication Publication Date Title
US5811358A (en) Low temperature dry process for stripping photoresist after high dose ion implantation
JP2004517475A (ja) イオン注入後にフォトレジストを除去するための処理方法
US6358676B1 (en) Method for reworking photoresist
KR0172779B1 (ko) 감광막 제거 방법
CN102931073A (zh) 一种半导体器件的制作方法
EP0888578B1 (en) Solutions and processes for removal of sidewall residue after dry-etching
US20030119330A1 (en) Bi-layer photoresist method for forming high resolution semiconductor features
TW556056B (en) Method of removing photo-resist and polymer residue
US6429142B1 (en) In-situ photoresist removal by an attachable chamber with light source
JP4343379B2 (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
KR20040001037A (ko) 에칭 공정시 발생하는 폴리머 제거 방법
US5840203A (en) In-situ bake step in plasma ash process to prevent corrosion
KR20020007589A (ko) Ｃｆ４가스를 이용한 에싱 방법
JPH01200628A (ja) ドライエッチング方法
KR100439844B1 (ko) 반도체 소자의 금속배선 형성 후의 감광막 제거방법
JP2006294909A (ja) 半導体装置の製造方法
KR100416657B1 (ko) 반도체 소자의 콘택홀 제조방법
JP4364601B2 (ja) 半導体装置の作製方法
KR100584498B1 (ko) 포토레지스트 패턴 제거 방법
US7892723B2 (en) Method for forming patterned photoresist layer
JP2005019944A (ja) 半導体素子のトンネル酸化膜形成方法
KR100528266B1 (ko) 건식에칭후측벽잔류물제거용용액및제거방법
KR100188001B1 (ko) 반도체 소자의 다층 배선 형성방법
KR100282418B1 (ko) 반도체소자의 폴리머 제거 방법
KR100186508B1 (ko) 폴리머 제거 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination