JP4364601B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4364601B2
JP4364601B2 JP2003368228A JP2003368228A JP4364601B2 JP 4364601 B2 JP4364601 B2 JP 4364601B2 JP 2003368228 A JP2003368228 A JP 2003368228A JP 2003368228 A JP2003368228 A JP 2003368228A JP 4364601 B2 JP4364601 B2 JP 4364601B2
Authority
JP
Japan
Prior art keywords
resist pattern
resist
gate electrode
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003368228A
Other languages
English (en)
Other versions
JP2004172598A (ja
JP2004172598A5 (ja
Inventor
雅晴 永井
清文 荻野
輝久 中井
栄二 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003368228A priority Critical patent/JP4364601B2/ja
Publication of JP2004172598A publication Critical patent/JP2004172598A/ja
Publication of JP2004172598A5 publication Critical patent/JP2004172598A5/ja
Application granted granted Critical
Publication of JP4364601B2 publication Critical patent/JP4364601B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

本発明は、フォトリソグラフィ工程で形成したレジストパターンの除去方法及びそれを用いる半導体装置の作製方法に関し、特にエッチング工程やドーピング工程後におけるレジストパターンを除去する技術に関する。
近年、薄膜トランジスタ(Thin Film Transistor以下、TFTと略記)で回路構成したアクティブマトリクス型の液晶表示装置がパーソナルコンピュータやテレビの表示画面に応用され、これらの製品が市場で流通している。また、バックライトが不要で自発光型のアクティブマトリクス型エレクトロルミネセンス(Electroluminescence以下、ELと略記)表示装置の製品化開発が進められている。
この様なアクティブマトリクス型の液晶表示装置やEL表示装置等の作製においては、LSI(Large Scale Integrated Circuitの略)の作製工程と同様に、CVD工程等の薄膜堆積工程とフォトリソグラフィ工程とエッチング工程とレジスト除去工程とが繰り返し行われることにより、微細なデバイスパターンの形成が行われている。フォトリソグラフィ工程はデバイスパターンの基となるレジストパターンの形成工程で、エッチング工程は当該レジストパターンをマスクに下層膜をエッチング処理するデバイスパターン形成工程で、レジスト除去工程はエッチング後の不要なレジストパターンを除去する為の工程である。
上記のフォトリソグラフィ工程はエッチングのマスクとなるレジストパターンの形成工程で、表示装置の作製工程に於いては、レジスト材料にジアゾナフトキノン(以下、DNQと略記)−ノボラック樹脂系のポジ型レジストが一般的に適用されている。当該フォトリソグラフィ工程の露光装置としては、超高圧水銀灯のスペクトル光であるg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光を利用する等倍投影露光装置や、超高圧水銀灯のg線又はi線の単波長光を利用する等倍投影露光装置(略称:等倍ステッパ)が適用されている。具体的な処理工程は、多波長光の等倍投影露光装置を使用する場合と単波長光の等倍投影露光装置を使用する場合とで異なっている。
多波長光の等倍投影露光装置を使用する場合のフォトリソグラフィ工程は、[レジスト塗布]→[プリベーク(100℃程度)]→[露光]→[現像]→[ポストベーク(120℃程度)]の一連の工程から成っている。一方、単波長光の等倍投影露光装置を使用する場合のフォトリソグラフィ工程は、[レジスト塗布]→[プリベーク(100℃程度)]→[露光]→[露光後ベーク(Post Exposure Bake:以下、PEBと略記)(120℃程度)]→[現像]→[ポストベーク(120℃程度)]の一連の工程から成っている。
フォトリソグラフィ工程で形成したレジストパターンはドライエッチング処理やウェットエッチング処理で用いるマスクであり、エッチング処理が終了した後で不要となるレジストパターンは除去する必要がある。この為、不要なレジストパターンを除去する目的で、アッシング処理とレジスト剥離処理とから成るレジスト除去工程が行われている。アッシング処理は酸素プラズマでレジストパターンを炭酸ガスに分解するものである。一方、レジストの剥離は所定温度に温調された有機系のレジスト剥離液中にアッシング処理後の基板を浸漬処理することで、レジスト剥離液の溶解作用を利用してレジストパターンを溶解除去するものである。
しかしながら、この様なレジスト除去工程において、ドーピングやエッチング処理後のレジストパターンを除去することが困難となることが知られている。例えば、ドライエッチング処理により、レジストパターンを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、その表面に除去が困難な変質層が生成される。変質層は安定でありアッシングしても除去することが困難となる。これに対して、アッシングガスである酸素に一定割合の水素や窒素を添加することでアッシング速度の改善が図られている。また、アッシングガスである酸素にCF4等のハロゲンガスを添加することでもアッシング速度の改善が図られているが、レジストパターンと下地材料との選択比の点で下地材料がエッチング損傷を受ける問題がある為、適用範囲が限定されてしまう。また、アッシング処理後のレジスト剥離処理においても、除去能力の強いレジスト剥離液を使用すると下地材料の腐蝕や蝕刻といった問題が発生する。
本発明はこのような問題点に鑑みなされたものであり、ドーピングやエッチング処理後のレジスト除去工程において、残渣なく良好にレジストを除去する技術を提供することを目的とする。特に、ドライエッチング処理やイオンドーピング処理後におけるレジストパターンの除去処理を容易に行うことができる技術を提供することを目的とする。
本発明は、レジスト剥離液を用いてレジストパターンを除去するに際し、当該レジストパターンに露光処理を加えることで、ドライエッチング処理やイオンドーピング処理後のレジストパターンの除去を容易とするものである。感光剤を含有するポジ型フォトレジスト組成物で形成されたレジストパターンを露光して、感光剤を分解して分子量が低下することで耐性を下げて除去しやすくするものである。すなわち、露光されずに残されたレジストパターンに対して、その剥離前に露光処理を行い、感光剤を分解することでレジスト剥離液による除去を容易にするものである。
レジストパターンに対する露光処理は、レジスト剥離液で処理する前に行い、ドライエッチング処理の前後で行えば良い。或いは、レジスト剥離液で処理した後に、露光処理を行い、しかる後に未反応のレジスト組成物を現像液で処理をして除去をしても良い。このような、本発明の要旨を備えた半導体装置の作製方法は以下の通りである。
被加工物上に感光剤を含むポジ型レジスト組成物で形成されたレジストパターンを形成する第1の工程と、レジストパターンに感光剤の感光波長域の光を照射する第2の工程と、レジストパターンをマスクとして被加工物をドライエッチング処理する第3の工程と、レジストパターンをレジスト除去処理する第4の工程とを含むものである。
被加工物上に感光剤を含むポジ型レジスト組成物で形成されたレジストパターンを形成する第1の工程と、レジストパターンをマスクとして被加工物をドライエッチング処理する第2の工程と、レジストパターンに感光剤の感光波長域の光を照射する第3の工程と、レジストパターンをレジスト除去処理する第4の工程とを含むものである。
被加工物上に感光剤を含むポジ型レジスト組成物で形成されたレジストパターンを形成する第1の工程と、レジストパターンをマスクとして被加工物をドライエッチング処理する第2の工程と、レジストパターンをレジスト除去処理する第3の工程と、レジストパターンに感光剤の感光波長域の光を照射する第4の工程と、第4の工程の後に未反応のポジ型レジスト組成物の現像液で処理する第5の工程とを含むものである。
上記した本発明において、感光剤を含むポジ型レジスト組成物の代表的な一例はジアゾナフトキノン(DNQ)−ノボラック樹脂系であり、感光剤はジアゾナフトキノン(DNQ)である。その他に化学増幅型のポジ型レジスト組成物を用いても良い。また、レジスト除去処理は、ドライエッチング処理の終了後に不要なレジストパターンを除去することであり、アッシング処理とレジスト剥離処理とから成っている。アッシング処理は酸素プラズマでレジストパターンを炭酸ガスに分解するものである。一方、レジスト剥離処理は所定温度に温調されたレジスト剥離液中にアッシング処理後の基板を浸漬処理することで、レジスト剥離液の溶解作用を利用してレジストパターンを溶解除去するものである。
ドライエッチング処理後のレジストパターンは、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターンの表面に除去困難な変質層が生成されている。この為、当該変質層の除去にはアッシング処理が適用され、変質層除去後のレジストパターンの除去にはレジスト剥離処理が適用されている。本発明では、感光剤を露光により分解して分子量を小さくすることでレジストの耐性を低下させ、剥離性を向上させている。また他の可能性としては、現像処理後のレジストパターンに感光剤の感光波長域の光を照射することにより、レジストパターン内部に感光剤からの光化学反応生成物であるインデンカルボン酸が多量に生成させる。当該インデンカルボン酸の生成は、ドライエッチング処理後のレジストパターンについて、表層部分の変質層をアッシング除去した残りのレジスト材のレジスト剥離液に対する溶解性を促進させる作用を有するものと考えられる。この為、アッシング処理とレジスト剥離処理により、ドライエッチング処理後のレジストパターンの除去処理をレジスト残渣無く完全に除去処理することが可能である。また、一導電型の不純物のイオンを電界で加速してドーピングした後においても同様にレジストパターンを除去することができる。
露光処理において必要な光照射手段は、現像処理後のレジストパターンに感光剤の感光波長域の光を照射する為の処理手段であり、例えば、DNQ感光剤の感光波長域の光としては波長350〜450nmの光が必要となる。そして、当該波長域を満足する光源としては、超高圧水銀灯が好適な一例として挙げられる。超高圧水銀灯は当該波長域を満足するg線(436nm)やh線(405nm)やi線(365nm)のスペクトル光を有しており、これらのスペクトル光を複数又は単一で使用することができる。スペクトル光を複数使用する場合の光照射手段は、光源である超高圧水銀灯と超高圧水銀灯に於ける波長350〜450nmの範囲内のg線とh線とi線とから選択された2波長以上含む特定波長域を分光透過する為の光学フィルタとから成っている。この場合、光学フィルタは、分光透過特性の種類により、g線(436nm)とh線(405nm)とi線(365nm)を全て含む波長域を分光透過する光学フィルタと、g線(436nm)とh線(405nm)のみを含む波長域を分光透過する光学フィルタと、h線(405nm)とi線(365nm)のみを含む波長域を分光透過する光学フィルタとが考えられ、どの型の光学フィルタを使用しても構わない。一方、スペクトル光を単一で使用する場合の光照射手段は、光源である超高圧水銀灯と超高圧水銀灯のg線(436nm)又はh線(405nm)又はi線(365nm)から成る単波長光を分光透過する為の光学フィルタとで構成されている。尚、当該光照射手段の構成要素である光学フィルタとしては吸収フィルタや薄膜干渉フィルタがあり、これらのフィルタを適性に積層して、所望の波長域を分光透過する様にする。
本発明によれば、現像処理と現像後のレジストパターンに感光剤の感光波長域の光を照射する露光処理を行うことで、レジスト剥離液に対する溶解性を促進させ、ドライエッチング処理やドーピング処理をした後においても、そのレジストパターンの剥離を容易なものとすることができる。
本発明によれば、レジスト剥離液を用いて、ドライエッチング後のレジストパターンの除去を容易なものとすることができる。すなわち、本発明によれば、現像処理と現像後のレジストパターンに感光剤の感光波長域の光を照射する露光処理を行うことで、レジスト剥離液に対する溶解性を促進させ、ドライエッチング処理やドーピング処理をした後においても、そのレジストパターンの剥離を容易なものとすることができる。また、本発明によれば、一導電型の不純物のイオンを電界で加速してドーピングした後においても同様にレジストパターンを除去することができる。
本発明の実施の形態を図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。尚、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。
〔実施の形態1〕
本発明に係る実施の形態の一態様を図1を参照して説明する。本発明は、ガラス、石英、半導体、プラスチック、プラスチックフィルム、金属、ガラスエポキシ樹脂、セラミックなどの各種素材を基板として、その基板上に配線パターンやコンタクトホールをはじめ、任意のパターンを形成するためにフォトリソグラフィ工程によりフォトレジストによるマスクパターンを形成してエッチング加工するあらゆる工程に適用することができる。
図1(A)では、ガラス基板801上に金属膜802を形成し、さらにフォトレジストの塗布、ベーク、露光、ポストベークなどを含むフォトリソグラフィ工程によりレジストパターン803を形成する。
金属膜802の材料として限定されるものはなく、好ましくはドライエッチング加工が可能な材料であれば良い。例えば、アルミニウム、チタン、モリブデン、タンタル、タングステンなどの材料又はこれらの元素を含む合金材料を適用することができる。尚、本実施の形態では、エッチング加工する被加工物として金属膜を用いる場合を例示するが、本発明はこれに限定されず、シリコンやゲルマニウムなどの半導体膜、酸化シリコンや窒化シリコンなどの絶縁膜を被加工物として適用することができる。
レジストパターン803は、感光剤を含むポジ型レジスト組成物であれば良く、代表的にはDNQ−ノボラック樹脂系のポジ型レジスト組成物を用いる。その他に、化学増幅型のポジ型レジスト組成物を用いても良い。この工程では、DNQ−ノボラック樹脂系のポジ型レジストをスピン塗布法により塗布し、100℃程度の処理温度で所定時間のプリベーク処理を行うことにより、所定膜厚のレジスト膜を成膜している。尚、プリベーク処理は、レジスト塗布膜中の溶剤を蒸発させ安定なレジスト膜を成膜する為のものである。その後、超高圧水銀灯の多波長光(g線とh線とi線)を利用する等倍投影露光装置で所定時間の露光処理を行い、しかる後に有機アルカリ現像液であるテトラメチルハイドロオキサイド(TMAH、化学式:(CH34NOH))現像液(2.38%)で所定時間の現像処理を行うことにより、所定寸法のレジストパターン803を形成する。
次に、現像後のレジストパターン803の内部に存在する未反応のDNQ感光剤を感光させる為、DNQ感光剤の感光波長域の光である波長350〜450nmの光を基板全面に照射する(図1(B))。この場合、波長350〜450nmの光としては、超高圧水銀灯のスペクトル光であるg線(436nm)やh線(405nm)やi線(365nm)が好適な一例として挙げられ、本実施の形態では超高圧水銀灯のg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光を現像後のレジストパターン803に照射する。この露光処理により、レジストパターン803に含まれる感光剤を露光により分解して分子量を小さくすることでレジストの耐性を低下させ、剥離性を向上させている。或いは、現像処理後のレジストパターンにDNQ感光剤の感光波長域の光を照射することにより、レジストパターン内部にDNQ感光剤からの光化学反応生成物であるインデンカルボン酸が多量に生成させる。多波長光は、単波長光に比較し照射光量が大きく、現像後のレジストパターン803の内部に存在するDNQ感光剤をより短時間で感光することができる。
露光処理の後、ドライエッチング処理により金属膜802をエッチング加工する(図1(C))。このドライエッチングは、その目的や用途に応じて適宜選択すれば良く、反応性イオンエッチング、ECRプラズマエッチング、誘導結合プラズマエッチングなどの方法を適用することができる。エッチングガスは被加工物に応じて選択すれば良く、CF4、NF3、SF6などのフッ素系、Cl2、BCl3などの塩素系のエッチングガスを用いて行う。
次に、ドライエッチング処理のマスクであるレジストパターン803に対し、アッシング処理とレジスト剥離液を用いるレジスト除去工程を行う(図1(D))。ドライエッチング処理後のレジストパターン803は、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターン803の表面に変質層が生成されている。当該変質層の除去処理には酸素プラズマによる炭酸ガスへの分解処理であるアッシング処理が好適であり、変質層除去後のレジストパターンの除去処理には、組成物として2-アミノエタノールとグライコールエーテルの混合物で成るレジスト剥離液を用いる。尚、本実施の形態では、レジストパターン803に対して、ドライエッチング処理前に超高圧水銀灯のg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光の照射による多量のインデンカルボン酸の生成が行われている。従って、表層部分の変質層をアッシング除去した残りのレジスト材は、レジスト剥離液に対する溶解性が促進されており、レジスト剥離処理により、レジスト残渣無く、完全にレジスト除去処理することが可能である。
以上のようにして、ガラス基板801上に金属膜804のパターンを形成することができる。尚、本実施の形態では、ガラス基板801上に金属膜804からなるパターンを形成する一態様を例示したが、本発明はこれに限定されず、半導体集積回路の配線形成工程やコンタクトホール形成工程、液晶パネルやELパネルを作るTFT基板のシリコンアイランド形成工程、配線形成工程、コンタクトホール形成工程など様々な分野に適用することができる。すなわち、本発明はここで例示した金属膜に限定されず、酸化シリコンやアクリル樹脂などの絶縁膜、多結晶シリコンや非晶質シリコンなどの半導体膜上に形成するレジストパターンの除去にも適用することができる。
〔実施の形態2〕
本発明に係る実施の形態のとして、実施の形態1とは異なる態様について図2を用いて説明する。尚、以下の説明において、実施の形態1と同じ要素については説明を省略する。
図2(A)において、実施の形態1と同様にして、ガラス基板801上に金属膜802、レジストパターン803を形成する。その後、図2(B)で示すように、ドライエッチング処理を行う。ドライエッチング処理後のレジストパターン803は、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターン803の表面に除去の困難な変質層が生成されている。このような変質層を含め、レジストパターン803の除去を容易とするためには、この段階で露光処理を行っても良い。
露光処理は、DNQ感光剤の感光波長域の光である波長350〜450nmの光を基板全面に照射するものであり、これによりドライエッチング後のレジストパターン803の内部に存在する未反応のDNQ感光剤を感光させておく(図2(C))。変質層の除去処理は主に酸素プラズマによるアッシング処理で行い、変質層除去後のレジストパターンの除去処理には、組成物として2-アミノエタノールとグライコールエーテルの混合物で成るレジスト剥離液による溶解処理で行う(図2(D))。
以上のような工程を経ても、実施の形態1と同様にしてドライエッチング後のレジストパターンの除去を容易に行うことができる。
〔実施の形態3〕
本発明に係る実施の形態のとして、実施の形態1及び2とは異なる態様について図2を用いて説明する。尚、以下の説明において、実施の形態1又は2と同じ要素については説明を省略する。
図3(A)において、実施の形態1と同様にして、ガラス基板801上に金属膜802、レジストパターン803を形成する。その後、図3(B)で示すように、ドライエッチング処理を行う。ドライエッチング処理後のレジストパターン803は、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターン803の表面に除去の困難な変質層が生成されている。従って、この後にアッシング処理及びレジスト剥離液によるレジスト除去処理を行っても、残渣物805が残存する(図3(C))。
残渣物805を除去するために、この段階で露光処理を行うことは有効である。露光処理は、DNQ感光剤の感光波長域の光である波長350〜450nmの光を基板全面に照射するものであり、これによりドライエッチング後のDNQ−ノボラック樹脂系のポジ型レジスト組成物で成るレジストパターン803の内部に存在する未反応のDNQ感光剤を感光させる(図3(D))。しかる後、現像液を用いて処理することで、残渣物805を除去することができる(図3(E))。
以上のような工程を経ても、実施の形態1及び2と同様にしてドライエッチング後のレジストパターンの除去を容易に行うことができる。
〔実施の形態4〕
本実施形態では、図5と図6を用いて、TFTの作製工程であるゲート電極の形成工程に本発明のレジストパターンの形成方法を適用した場合について説明する。
透明絶縁性の基板であるガラス基板901上に、膜厚150nmのシリコン酸窒化膜から成る下地膜902が堆積されており、その上に膜厚50nmの多結晶シリコン膜903、904から成るTFTの活性層である半導体層が形成されている(図5(A))。
そして、半導体層903、904を被覆する様に、膜厚100nmのシリコン酸化膜から成るゲート絶縁膜905及び膜厚30nmの窒化タンタル(TaN)膜から成る第1層ゲート電極膜906と膜厚370nmのタングステン(W)膜から成る第2層ゲート電極膜907とが各々積層して堆積されている(図5(B))。
第1層ゲート電極膜906の膜厚は、テーパーエッチング時のテーパー形状領域に於ける残膜厚の制御性と、スルードープ法によりTaN膜を通過させて不純物元素をドーピングする際のドーピング特性の両方を考慮して設定されている。また、第2層ゲート電極膜907の膜厚は、不純物元素をドーピングする際のW膜のチャネリング現象を防止する為340nm以上の膜厚が必要なことが知られており、この点を考慮して設定されている。尚、本実施の形態においては、目的とするドーピング層の上層膜を通過させてドーピング層に不純物をドーピングする方法のことを便宜上「スルードープ法」と称している。
この様な構造の基板上に、DNQ−ノボラック樹脂系のポジ型レジストから成るゲート電極形成用のレジストパターン908を形成する。この際、DNQ−ノボラック樹脂系のポジ型レジスト組成物をスピン塗布法により塗布し、100℃程度の処理温度で所定時間のプリベーク処理を行うことにより、所定膜厚のレジスト膜を成膜している。尚、プリベーク処理は、レジスト塗布膜中の溶剤を蒸発させ安定なレジスト膜を成膜する為のものである。その後、超高圧水銀灯の多波長光(g線とh線とi線)を利用する等倍投影露光装置で所定時間の露光処理を行い、その後に有機アルカリ現像液であるTMAH現像液(2.38%)で所定時間の現像処理を行うことにより、ゲート電極の配置に合わせたレジストパターン908の形成を行っている(図5(B))。
次に、現像後のレジストパターン908の内部に存在する未反応のDNQ感光剤を感光させる為、DNQ感光剤の感光波長域の光である波長350〜450nmの光を基板全面に照射する。この場合、波長350〜450nmの光としては、超高圧水銀灯のスペクトル光であるg線(436nm)やh線(405nm)やi線(365nm)が好適な一例として挙げられ、本実施形態では超高圧水銀灯のg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光を現像後のレジストパターン908に照射している。当該光照射工程により、レジストパターン908の内部にDNQ感光剤からの光化学反応生成物であるインデンカルボン酸を多量に生成させている(図5(C))。
次に、レジストパターン908をマスクにテーパーエッチング処理と異方性エッチング処理との複合エッチング処理である3ステップエッチング処理を行い、順テーパー形状を有するTaN膜から成る第1層ゲート電極909a、910aと矩形に近い形状のW膜から成る第2層ゲート電極909b、910bとで構成されるゲート電極を形成する。尚、ドライエッチング装置としては、ICPドライエッチング装置を使用し、レジストパターン908に対する選択比を下げることにより、レジストパターン908を後退させながらエッチングを行っている(図5(D)〜(E))。
当該3ステップエッチング工程の具体的処理は、以下の通りである。即ち、第1ステップのエッチング処理として、レジストパターン908をマスクにW膜から成る第2層ゲート電極膜907のみをテーパーエッチングし、順テーパー形状を有する第2層ゲート電極909b、910bを形成する。この際のエッチング条件としては、CF4とCl2とO2の混合ガスのガス流量が各々25sccm(CF4)と25sccm(Cl2)と10sccm(O2)で、ICP電力が500W(ICP電力密度:1.019W/cm2)、バイアス電力が150W(バイアス電力密度:0.96W/cm2)、ガス圧力が1.0Paであり、ジャストエッチング(通常120秒程度)に10%のオーバーエッチングを追加したエッチング時間でドライエッチング処理を行っている。尚、ドライエッチング処理のマスクであるレジストパターン908は、レジスト後退現象により変形する。
引き続き、第2ステップのエッチング処理として、W膜から成る第2層ゲート電極909b、910bをマスクに、TaN膜から成る第1層ゲート電極906を異方性エッチングし、第1層ゲート電極909a、910aを形成する。この際のエッチング条件としては、CF4とCl2の混合ガスのガス流量が各々30sccm(CF4)と30sccm(Cl2)で、ICP電力が500W(ICP電力密度:1.019W/cm2)、バイアス電力が10W(バイアス電力密度:0.064W/cm2)、ガス圧力が1.0Paであり、ジャストエッチング(通常45秒程度)に15秒のオーバーエッチングを追加したエッチング時間でドライエッチング処理を行っている。尚、レジストパターン908は、レジストパターン908の形状に変形している。また、シリコン酸化膜から成るゲート絶縁膜905は、当該ドライエッチング処理により膜減りが進み変形する(図5(D))。
引き続き、第3ステップのエッチング処理として、レジストパターン908をマスクに、W膜から成る第2層ゲート電極909b、910bを異方性エッチングし、矩形に近い形状の第2層ゲート電極909b、910bと順テーパー形状の第1層ゲート電極909a、910aとを形成する。この際のエッチング条件としては、SF6とCl2とO2の混合ガスのガス流量が各々24sccm(SF6)と12sccm(Cl2)と24sccm(O2)で、ICP電力が700W(ICP電力密度:1.427W/cm2)、バイアス電力が4W(バイアス電力密度:0.026W/cm2)、ガス圧力が1.3Paであり、25秒の固定したエッチング時間でドライエッチング処理を行っている。尚、シリコン酸化膜から成るゲート絶縁膜905は当該ドライエッチング処理により更に膜減りが進み、レジストパターン908はレジスト後退が更に進み変形してしまう。
次に、ドライエッチング処理のマスクであるレジストパターン908について、アッシング処理とレジスト剥離処理とから成るレジスト除去工程を行う。ドライエッチング処理後のレジストパターン908は、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターン908の表面に除去の困難な変質層が生成されている。当該変質層の除去処理には酸素プラズマによる炭酸ガスへの分解処理であるアッシング処理が好適であり、変質層除去後のレジストパターンの除去処理には有機系のレジスト剥離液による溶解処理であるレジスト剥離処理が好適である。この為、本実施形態では、アッシング処理による当該変質層の除去処理を行い、その後に有機系のレジスト剥離液によるレジスト剥離処理を行っている。ところで、ドライエッチング処理後のレジストパターン908に於いては、超高圧水銀灯のg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光の照射による多量のインデンカルボン酸の生成が行われている。従って、表層部分の変質層をアッシング除去した残りのレジスト材は、レジスト剥離液に対する溶解性が促進されており、レジスト剥離処理により、レジスト残渣無く、完全にレジスト除去処理することが可能である。
次に、イオンドーピング装置を使用して、P(リン)元素から成る高ドーズ量のn型不純物をドーピングする。当該ドーピング処理により、第1層ゲート電極909aの外側に対応する多結晶シリコン膜である半導体層903にn型不純物の高濃度不純物領域(n+領域)913がスルードープ法で形成され、同時に第1層ゲート電極909aの第2層ゲート電極909bからの露出領域に対応する半導体層に、n型不純物の低濃度不純物領域(n-領域)912がスルードープ法で形成される。この様にして形成される高濃度不純物領域(n+領域)913は、当該TFTのソース領域又はドレイン領域としての機能を有し、低濃度不純物領域(n-領域)912はゲート電極とオーバーラップしている電界緩和領域であるLDD領域としての機能を有している。また、チャネル形成領域911は、第2層ゲート電極909bと重なる領域に形成される。
一方、半導体層904には、B(ボロン)元素から成る高ドーズ量のp型不純物をドーピングする。当該ドーピング処理により、第1層ゲート電極910aの外側に対応する多結晶シリコン膜である半導体層904にp型不純物の高濃度不純物領域(p+領域)916がスルードープ法で形成され、同時に第1層ゲート電極910aの第2層ゲート電極910bからの露出領域に対応する半導体層に、p型不純物の低濃度不純物領域(p-領域)915がスルードープ法で形成される。また、チャネル形成領域914は、第2層ゲート電極910bと重なる領域に形成される。
そして、水素を含有する酸窒化シリコン膜917をプラズマCVD法により50nmの厚さで形成し、410℃の加熱処理により半導体膜の水素化を行う。また、水素化と共に上述の不純物領域の活性化処理を同時に行うこともできる(図6(A))。
層間絶縁膜918はアクリル又はポリイミド組成物などを主成分とする感光性の有機樹脂組成物で所定のパターンに形成する。感光性の有機樹脂組成物を用いる場合、この段階でコンタクトホール919が形成される(図6(B))。
その後、Al、Ti、Mo、Wなどを用いて配線920a〜920dを形成する。配線構造の一例は、膜厚50〜250nmのTi膜と、膜厚300〜500nmの合金膜(AlとTiとの合金膜)との積層膜を用いる(図6(C))。
以上の様に、本発明をnチャネル型TFT930、pチャネル型TFT940の作製工程に適用した場合、以下の様な具体的な作用効果を挙げることが可能である。DNQ感光剤の感光波長域の光である波長350〜450nmの光をゲート電極形成用のレジストパターンに照射することにより、ガラス転移温度が低下する為、ガラス転移温度以上の温度でベーク処理する際、レジストパターンの所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターンの側壁角をより小さくすることが可能である。また、ドライエッチング処理後のレジストパターンを除去処理する際、アッシング処理とレジスト剥離処理とにより、レジスト残渣無く、完全にレジストを除去することが可能である。
〔実施の形態5〕
実施の形態1乃至4で示したように、レジスト除去工程の前後に露光工程を付加することでレジストの除去を容易なものとすることができる。図4は露光処理手段を付加したレジスト剥離装置の一例を示している。
図4で示すレジスト剥離装置は、被処理基板を1枚ずつ連続的に処理することのできる枚葉処理方式のものであり、搬送室400を中心として、その周辺に露光処理室402、剥離処理室403、404、洗浄室405、ロード/アンロード室401が備えられている。処理基板はロード/アンロード室401に備えられた基板カセット410から供給され、基板カセット411に回収される。基板は搬送室400に備えられた搬送手段406により各処理室に搬送される。剥離処理室403、404はスピン塗布方式の処理室であり、レジスト剥離液を供給してレジスト剥離処理や、IPAや純水を供給して剥離後のリンス処理を行う。洗浄室405はシャワーノズル908とエアーブローで成る乾燥手段409を備えたライン式の洗浄方式を図示しているが、スピン方式の洗浄を行っても良い。また、IR室411はハロゲンランプ又は赤外線ランプを用いた加熱手段412により、基板を予備加熱するところである。尚、この加熱手段412と露光処理室402の処理ユニットが備え407を併設して一つの処理室としても良い。
露光処理室402には、本発明の重要部分であり、レジストパターンにDNQ感光剤の感光波長域の光を照射する為の処理ユニットが備え407が備えられている。DNQ感光剤の感光波長域の光としては、DNQ感光剤にもよるが、一般的には波長350〜450nmの光が必要である。当該波長域を満足する光源としては、多波長光の等倍投影露光装置や単波長光の等倍投影露光装置の光源として一般的に使用されている超高圧水銀灯が好適な一例として挙げられ、超高圧水銀灯のスペクトル光であるg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光を照射する構成となっている。これには、光学フィルタと、光源の超高圧水銀灯と超高圧水銀灯405に電力を供給する為の電力供給ラインなどから構成されるものである。光学フィルタとしては、吸収フィルタや薄膜干渉フィルタが考えられ、これらの吸収フィルタや薄膜干渉フィルタを適切に積層して、g線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光を分光透過する。尚、光照射の処理時間は露光装置での露光時間の様に厳密なものではないが、レジストパターンの軟化形状に影響する為、所定時間の光照射処理が行われる装置構成が必要である。この様な装置構成としては、図示してないが、シャッタ機構を設けるとか、所定時間の間のみ超高圧水銀灯への電力供給を行う機構を設ける等の手段が考えられる。
本実施の形態では、上記したような露光処理室をレジスト剥離装置と組み合わせる場合を例示したが、この他に、アッシング装置又はドライエッチング装置と区来合わせても良い。すなわち、多室分離式のアッシング装置又はドライエッチング装置の一室として上記ような露光処理ユニットを付加しても良い。
ガラス基板上に800nmのアクリル樹脂層を形成し、その上に、窒化チタン(TiN)膜、アルミニウム(Al:Si(1wt%))膜、窒化チタン(TiN)膜、チタン(Ti)膜を、それぞれ60nm、40nm、300nm、100nm積層した。その後、ジアゾナフトキノン(DNQ)−ノボラック樹脂系のポジ型レジスト組成物を塗布して、100℃程度の処理温度で所定時間のプリベーク処理を行い、所定膜厚のレジスト膜を形成した。その後、超高圧水銀灯の多波長光(g線とh線とi線)を利用する等倍投影露光装置で所定時間の露光処理を行い、しかる後に有機アルカリ現像液であるテトラメチルハイドロオキサイド(TMAH、化学式:(CH34NOH))現像液(2.38%)で所定時間の現像処理を行うことにより、所定寸法のレジストパターンを形成した。ポストベークは115℃で行い、その後、露光処理を行った。露光処理は、300〜400nmの波長範囲に複数個の輝線が出るメタルハライドランプを用い70mW/cm2の光を照射した。露光時間は、比較のため0〜1000秒まで変化させて行った。
上記した積層型の金属層は、三塩化硼素(BCl3)と塩素(Cl2)の混合物をエッチングガスとして用い、ドライエッチング処理により加工した。レジストパターンの除去は、酸素プラズマによるアッシング処理を150秒行い、非水系レジスト剥離液(N−300;ナカ゛セケムテック社製)を用いて80℃にて85秒の処理を行った。
図7はレジストパターンを剥離処理した後の状態を光学顕微鏡で500倍に拡大して観察した結果を示す写真である。露光処理時間は0秒から750秒であり、それに伴ってレジストパターンが残存しているか否かを示している。図7(A)の写真で明らかなように、露光処理時間が0秒の場合は残渣物が残っていることが分かる。露光処理をすることで、図7(B)〜(F)のようにレジストパターンは良好に除去できていることが観察される。また、図9は同様の試料に走査電子顕微鏡写真であり、図7(A)〜(C)に対応する写真を示している。
しかし、図8の写真で示すように、露光時間が5秒では細かいパターンの隙間にも残渣物が残っていないが(図8(A))、露光処理時間が30秒以上であると僅かであるが残渣物が観測されている(図8(B)、(C))。この結果は露光時間がある一定範囲を超えると、光反応により新たな重合物が生成し、残渣物ができてしまうことを示している。この傾向は図7(G)、(H)のようにさらに露光時間を長くすることで顕著な傾向が観察される。
以上のように、現像処理と現像後のレジストパターンに感光剤の感光波長域の光を照射する露光処理時間には最適な範囲があり、1〜30秒、好ましくは5〜10秒の露光時間で、ドライエッチング処理後のレジストパターンをきれいに除去できた。
本発明のレジスト除去工程を説明する工程断面図である。 本発明のレジスト除去工程を説明する工程断面図である。 本発明のレジスト除去工程を説明する工程断面図である。 本発明に係る露光処理手段を備えたレジスト剥離装置の一態様を説明する図である。 本発明のレジスト除去工程を含むTFTの作製工程を説明する工程断面図である。 本発明のレジスト除去工程を含むTFTの作製工程を説明する工程断面図である。 レジストパターンを剥離処理した後の状態を光学顕微鏡で500倍に拡大して観察した写真である。 レジストパターンを剥離処理した後の状態を光学顕微鏡で詳細に観察した写真である。 レジストパターンを剥離処理した後の状態を走査電子顕微鏡で観察した写真である。

Claims (10)

  1. 被加工物上に感光剤を含むポジ型レジスト組成物からなるフォトレジストによってレジストパターンを形成し、
    前記レジストパターンに前記感光剤の感光波長域の光を照射し、
    前記レジストパターンをマスクとして前記被加工物をエッチング処理し、
    前記レジストパターンを除去処理することを特徴とする半導体装置の作製方法。
  2. 第1層ゲート電極膜を形成し、
    前記第1層ゲート電極膜上に第2層ゲート電極膜を形成し、
    前記第2層ゲート電極膜上に感光剤を含むポジ型レジスト組成物からなるフォトレジストによってレジストパターンを形成し、
    前記レジストパターンに前記感光剤の感光波長域の光を照射し、
    前記感光剤を含むポジ型レジスト組成物のガラス転移温度以上の温度で前記レジストパターンをベーク処理し、
    前記レジストパターンをマスクとしてテーパーエッチング処理及び異方性エッチング処理を行うことにより矩形形状の第2層ゲート電極及び順テーパー形状の第1層ゲート電極とで構成されるゲート電極を形成し、
    前記レジストパターンを酸素プラズマによってアッシング処理し、
    前記アッシング処理後、レジスト剥離液によって前記レジストパターンを除去することを特徴とする半導体装置の作製方法。
  3. 基板上に絶縁膜を形成し、
    前記絶縁膜上に半導体層を形成し、
    前記半導体層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第1層ゲート電極膜を形成し、
    前記第1層ゲート電極膜上に第2層ゲート電極膜を形成し、
    前記第2層ゲート電極膜上に感光剤を含むポジ型レジスト組成物からなるフォトレジストによってレジストパターンを形成し、
    前記レジストパターンに前記感光剤の感光波長域の光を照射し、
    前記感光剤を含むポジ型レジスト組成物のガラス転移温度以上の温度で前記レジストパターンをベーク処理し、
    前記レジストパターンをマスクとしてテーパーエッチング処理及び異方性エッチング処理を行うことにより矩形形状の第2層ゲート電極及び順テーパー形状の第1層ゲート電極とで構成されるゲート電極を形成し、
    前記レジストパターンを酸素プラズマによってアッシング処理し、
    前記アッシング処理後、レジスト剥離液によって前記レジストパターンを除去することを特徴とする半導体装置の作製方法。
  4. 請求項2において、
    前記レジストパターン除去後、前記ゲート電極を介して不純物をドープすることを特徴とする半導体装置の作製方法。
  5. 請求項3において、
    前記レジストパターン除去後、前記ゲート電極を介して不純物をドープすることによって、前記半導体層に高濃度不純物領域と、前記順テーパー形状の第1層ゲート電極と重なる低濃度不純物領域を形成することを特徴とする半導体装置の作製方法。
  6. 請求項2乃至5のいずれか一項において、
    前記照射により前記レジストパターンのガラス転移温度を低下させることを特徴とする半導体装置の作製方法。
  7. 請求項2乃至6のいずれか一項において、
    前記レジスト剥離液は、2−アミノエタノールとグライコールエーテルとの混合物からなることを特徴とする半導体装置の作製方法。
  8. 請求項1乃至のいずれか一項において、
    前記感光剤を含むポジ型レジスト組成物は、ジアゾナフトキノン−ノボラック樹脂系であり、感光剤がジアゾナフトキノンであることを特徴とする半導体装置の作製方法。
  9. 請求項1乃至8のいずれか一項において、
    前記照射は、1〜30秒間行うことを特徴とする半導体装置の作製方法。
  10. 請求項1乃至9のいずれか一項において、
    前記照射は、300〜400nmの波長範囲に複数個の輝線が出る光源を用いることを特徴とする半導体装置の作製方法。
JP2003368228A 2002-10-29 2003-10-29 半導体装置の作製方法 Expired - Lifetime JP4364601B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003368228A JP4364601B2 (ja) 2002-10-29 2003-10-29 半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002314894 2002-10-29
JP2003368228A JP4364601B2 (ja) 2002-10-29 2003-10-29 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2004172598A JP2004172598A (ja) 2004-06-17
JP2004172598A5 JP2004172598A5 (ja) 2006-12-07
JP4364601B2 true JP4364601B2 (ja) 2009-11-18

Family

ID=32715772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003368228A Expired - Lifetime JP4364601B2 (ja) 2002-10-29 2003-10-29 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4364601B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470621B2 (en) 2005-07-11 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5228713B2 (ja) * 2008-09-02 2013-07-03 カシオ計算機株式会社 発光装置の製造方法
KR102394998B1 (ko) 2013-09-04 2022-05-04 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리

Also Published As

Publication number Publication date
JP2004172598A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
US5811358A (en) Low temperature dry process for stripping photoresist after high dose ion implantation
US8008206B2 (en) Double patterning strategy for contact hole and trench in photolithography
US8940643B2 (en) Double patterning strategy for contact hole and trench in photolithography
US7799515B2 (en) Method of fabricating semiconductor device, and developing apparatus using the method
US7875419B2 (en) Method for removing resist pattern and method for manufacturing semiconductor device
US20110207329A1 (en) Double patterning strategy for contact hole and trench in photolithography
JP2009170554A (ja) 半導体装置の製造方法
JP4077241B2 (ja) 半導体装置の製造方法
CN102931073A (zh) 一种半导体器件的制作方法
JP4364601B2 (ja) 半導体装置の作製方法
WO2019041858A1 (zh) 刻蚀方法、薄膜晶体管的制造方法、工艺设备、显示装置
US20110059407A1 (en) Double patterning strategy for forming fine patterns in photolithography
JP4339005B2 (ja) 半導体装置の作製方法
KR100320898B1 (ko) 포토레지스트 패턴 형성 방법
US10115585B2 (en) Hardmask composition and methods thereof
JP4575098B2 (ja) パターン形成方法および電子デバイスの製造方法
KR100802294B1 (ko) 이미지 센서의 제조 방법
US7432211B2 (en) Method for manufacturing semiconductor device
TWI719083B (zh) 半導體裝置的製造方法
KR100837557B1 (ko) 금속막 패터닝 방법
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
JP4688127B2 (ja) 半導体装置の製造方法
JP2004207590A (ja) 半導体装置の製造方法
JP3627187B2 (ja) 微細パターンの形成方法、及び半導体装置の製造方法
TW202127144A (zh) 半導體元件的製作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061025

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4364601

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250