JP4339005B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4339005B2 JP4339005B2 JP2003101633A JP2003101633A JP4339005B2 JP 4339005 B2 JP4339005 B2 JP 4339005B2 JP 2003101633 A JP2003101633 A JP 2003101633A JP 2003101633 A JP2003101633 A JP 2003101633A JP 4339005 B2 JP4339005 B2 JP 4339005B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- resist pattern
- gate electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の作製方法に関し、特にフォトリソグラフィ工程におけるレジストパターンの形成方法に関するものである。更に本発明は、当該作製方法で使用する現像装置に関する。尚、本明細書で半導体装置とは、薄膜トランジスタ(Thin Film Transistor以下、TFTと略記)で回路構成される半導体装置全般を指し、例えばアクティブマトリクス形の液晶表示装置又はEL(Electroluminescenceの略)表示装置等の表示装置をその範疇に含むものである。
【0002】
【従来の技術】
近年、TFTで回路構成されたアクティブマトリクス型の液晶表示装置がパーソナルコンピュータやテレビの表示画面に応用され、これらの製品が市場で流通している。また、バックライトが不要で自発光型のアクティブマトリクス型EL表示装置が、表示部の薄型化と生産原価の低減に有利と考えられ、各社で精力的に製品化開発が進められている状況である。この様なアクティブマトリクス型の液晶表示装置やEL表示装置等の表示装置の作製に於いては、LSI(Large Scale Integrated Circuitの略)の作製工程と同様に、CVD工程等の薄膜堆積工程とフォトリソグラフィ工程とエッチング工程とレジスト除去工程とが繰り返し行われることにより、微細なデバイスパターンの形成が行われている。フォトリソグラフィ工程はデバイスパターンの基となるレジストパターンの形成工程で、エッチング工程は当該レジストパターンをマスクに下層膜をエッチング処理するデバイスパターン形成工程で、レジスト除去工程はエッチング後の不要なレジストパターンを除去する為の工程である。
【0003】
上記のフォトリソグラフィ工程はエッチングのマスクとなるレジストパターンの形成工程で、表示装置の作製工程に於いては、レジスト材料にジアゾナフトキノン(以下、DNQと略記)−ノボラック樹脂系のポジ型レジストが一般的に適用されている。当該フォトリソグラフィ工程の露光装置としては、超高圧水銀灯のスペクトル光であるg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光を利用する等倍投影露光装置(具体的にはCanon製のMPA)や超高圧水銀灯のg線又はi線の単波長光を利用する等倍投影露光装置(略称:等倍ステッパ)が適用されている。具体的な処理工程は、多波長光の等倍投影露光装置を使用する場合と単波長光の等倍投影露光装置を使用する場合とで異なっている。多波長光の等倍投影露光装置を使用する場合のフォトリソグラフィ工程は、[レジスト塗布]→[プリベーク(100℃程度)]→[露光]→[現像]→[ポストベーク(120℃程度)]の一連の工程から成っている。一方、単波長光の等倍投影露光装置を使用する場合のフォトリソグラフィ工程は、[レジスト塗布]→[プリベーク(100℃程度)]→[露光]→[露光後ベーク(Post Exposure Bake:以下、PEBと略記)(120℃程度)]→[現像]→[ポストベーク(120℃程度)]の一連の工程から成っており、露光後にPEB処理が導入されているのが特徴である。
【0004】
尚、単波長光の等倍投影露光装置を使用する場合に於いて、露光後にPEB処理を導入する主な理由は、レジストパターンの側壁部に微細パターンの形成上好ましくない干渉縞が形成されるのを防止する為である。即ち、単波長光の等倍投影露光装置で露光する場合、露光光が単波長であることに起因して、基板への入射光と基板からの反射光との間の干渉により、露光領域のレジスト膜内部に於いて、深さ方向に光強度の強弱現象が発生することが知られている。当該光強度の強弱現象は、結果として深さ方向のインデンカルボン酸(DNQ感光剤からの光化学反応生成物)濃度の濃淡現象を招き、露光後のPEB処理が無いとレジストパターンの側壁部に干渉縞が形成されることになる。露光後のPEB処理は、露光領域のレジスト膜内部に存在するインデンカルボン酸濃度の濃淡部分を熱拡散し深さ方向に均一化する作用が有る為、現像後に於けるレジストパターン側壁部の干渉縞の発生を防止することが可能である。また、レジストパターンの寸法がレジスト膜厚の変化に伴い周期変動する現象である定在波効果に対しても、露光後のPEB処理が有効であるとの説も一部で提唱されている。この様な理由から、単波長光の等倍投影露光装置を使用する場合は、一般的に露光後にPEB処理が導入されている。一方、多波長光の等倍投影露光装置を使用する場合は、露光光に多波長光(超高圧水銀灯のg線とh線とi線)が利用されており、基板への入射光と基板からの反射光との間の干渉による光強度の強弱現象の発生が殆ど無い為、露光後のPEB処理は基本的に不要である。但し、PEB処理を導入しても特にプロセス上の不都合が無いことから、PEB処理を導入しても構わない。
【0005】
ところで、LSIの作製等で必要とされる微細パターンの形成に於いては、レジストパターン形状は解像度の点から一般的に矩形に近い方が好ましい。一方、表示装置の作製の場合は、順テーパー形状を有するエッチングパターンの形成工程が含まれる為、当該エッチングパターンの形成工程に解像度にとって不利に作用する側壁角(側壁角:40〜60度程度)の小さなレジストパターン形成が求められている。この様な側壁角の小さなレジストパターンの形成が求められるのは、現時点で表示装置に於けるパターンの微細化がLSIほど進んでない為、解像度はあまり重要でない点も影響している。当該レジストパターン形成は、従来から存在する解像度の低いレジスト材料と露光装置の組合せである程度は実現できるが、レジスト後退法によるテーパーエッチング工程によっては、被エッチングパターンのテーパー部分の寸法をより長く形成する必要があり、更に小さい側壁角(例えば50度以下)を有するレジストパターンの形成が必要とされている。レジストパターンの側壁角を更に小さくする方法としては、例えばガラス転移温度以上の温度でベーク処理する方法が挙げられるが、ベーク温度の高温化に伴い、レジストパターンの除去が益々困難になることが知られている。
【0006】
次に、不要なレジストパターンを除去する為のレジスト除去工程について説明する。フォトリソグラフィ工程で形成したレジストパターンはドライエッチング処理やウェットエッチング処理のマスクであり、エッチング処理が終了した後に、不要なレジストパターンを除去する必要が有る。この為、不要なレジストパターンを除去する目的で、アッシング工程とレジスト剥離工程とから成るレジスト除去処理が行われている。アッシング工程は酸素プラズマでレジストパターンを炭酸ガスに分解する工程で、気相状態でのレジスト除去工程である。一方、レジスト剥離工程は所定温度(60〜90℃程度)に温調された有機系のレジスト剥離液中にアッシング処理後の基板を浸漬処理することで、レジスト剥離液の溶解作用を利用してレジストパターンを溶解除去する工程で、液相状態でのレジスト除去工程である。
【0007】
この様なアッシング工程とレジスト剥離工程とから成るレジスト除去工程に於いて、ドライエッチング処理後のレジストパターンが除去困難となる点が知られている。基板上のレジストパターンは、ドライエッチング工程を経ることにより、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターンの表面に除去が困難な変質層が生成される。当該変質層は耐アッシング性を有し、アッシング処理時間が長くなる傾向にあり、アッシングガスである酸素に一定割合の水素や窒素を添加することでアッシング速度の改善が図られている。また、アッシングガスである酸素にCF4等のハロゲンガスを添加することでもアッシング速度の改善が図られているが、レジストパターンと下地の基板との選択比の点で下地基板がエッチング損傷を受ける問題が有る為、適用工程を限定して利用されている。
【0008】
また、アッシング処理後のレジスト剥離工程に於いても、剥離能力の強いレジスト剥離液を使用する等のレジスト剥離能力の改善が求められている。但し、レジスト剥離能力の強いレジスト剥離液は、シリコン系半導体膜から成るTFTの活性層をエッチング損傷する弊害を有することが知られており、レジスト剥離液の更なる性能向上が期待されている。尚、レジスト剥離液によるシリコン系半導体膜のエッチング損傷の問題は、レジスト剥離液の吸湿作用により強アルカリ性を示すに至ったレジスト剥離液とシリコン系半導体膜が直に接触する場合に発生する現象で、レジスト剥離液の改善とプロセス改善(シリコン系半導体膜の表面に保護膜を成膜など)の両方の視点から対策が検討されている。
【0009】
【発明が解決しようとする課題】
ドライエッチング工程に於いては、ドライエッチング時のレジスト後退現象を利用したテーパーエッチング法が適用される場合がある。当該ドライエッチング工程では、被エッチングパターンのテーパー部分の寸法をより長く形成する為、レジストパターンの側壁角を小さく形成することが求められる場合がある。この様なテーパーエッチング工程の代表例としては、図11−Aに示すGOLD(Gate Overlapped LDDの略)構造TFTの作製工程が挙げられる。図11−Aに於いて、701は透明絶縁性基板であるガラス基板で、702はTFTの活性層であるシリコン系半導体膜から成る半導体層で、ソース領域又はドレイン領域として機能する一導電型の高濃度不純物領域(n+又はp+領域)705と電界緩和領域として機能する同一導電型の低濃度不純物領域(n−又はp−領域)706とが形成されている。また、ゲート電極704は膜厚が薄くてチャネル方向の寸法の大きい第1層ゲート電極704aと膜厚が厚くてチャネル方向の寸法の小さい第2層ゲート電極704bとから成っており、電界緩和領域である低濃度不純物領域(n−又はp−領域)706は第1層ゲート電極704aとオーバーラップする様に形成されていることから、本明細書ではLov領域707と称している。尚、ゲート電極とオーバーラップしない様に形成されるLDD(Lightly Doped Drainの略)構造TFTの電界緩和領域は、本明細書ではLoff領域と称する。
【0010】
上記構造のGOLD構造TFTのゲート電極形成工程に於いては、TFT特性との関係で第1層ゲート電極704aとオーバーラップしているLov領域707の寸法を制御する必要があり、鋭意検討した結果、ドライエッチング時のマスクであるレジストパターンの側壁角を制御することで実現できることが判明している。このことは、レジストパターンの側壁角とLov領域の寸法との間の相関データーである図11−Bの結果から明らかである。尚、図11−Bの相関データーを取得する際に、ガラス転移温度以上の温度でベーク処理することによりレジストパターンの側壁角を振っているが、側壁角が丸くなり、正確にレジストパターンの側壁角を計測することが困難であった。この為、レジストパターンの側壁角は、レジストパターン底部から1μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターンの側壁角と定義して、図11−Bの相関データーを取得した。
【0011】
この様に、レジストパターンをガラス転移温度以上の温度でベーク処理することにより、レジストパターンの側壁角を小さくすることが可能であるが、例えば50度以下の所望の側壁角を得る為にはベーク温度をかなり高く(例えば200℃程度)しなければならず、ベーク温度を高くするとレジスト除去が困難になる難点の有ることが知られている。レジスト材料にもよるが、経験的にレジストパターンを170℃以上の温度でベーク処理すると、アッシング速度が遅くなり、特にレジスト剥離工程でのレジスト剥離性が極端に劣化することが判っている。従って、レジストパターンの所望の側壁角(例えば50度以下)を得ることを目的とし、レジストパターンをガラス転移温度以上の温度でベーク処理するレジストパターン形成方法の場合、レジスト除去性に対するプロセス余裕度を確保できない点が顕在化し、結果的に所望の側壁角を有するレジストパターンの形成と当該レジストパターンの除去性を両立することが困難になる。
【0012】
本発明は、上記の問題を解決することを課題とし、所望の側壁角を有するレジストパターンの形成とレジスト除去性との両立を実現することのできる半導体装置の作製方法と、当該作製方法で使用する現像装置を提供することを目的とする。
【0013】
【課題を解決する為の手段】
本発明は、以下に示す実験結果に基づいて成されたものであり、その主要な結果は次の通りである。
【0014】
(実験1)
[レジスト塗布]→[プリベーク(100℃程度)]→[露光]→[現像]→[ポストベーク(120℃程度)]の一連の工程により、ガラス基板上にDNQ−ノボラック樹脂系のポジ型レジストから成るレジストパターンを形成し、特定領域のレジストパターンを光学顕微鏡で観察した。しかる後、200℃−12分間のベーク処理とレジスト剥離処理を行い、各処理後のレジストパターンの状態を光学顕微鏡で観察した。図12は、この様な方法で実験した際のレジストパターンの状態を示す光学顕微鏡の写真データーである。図12の結果より、以下のことが判明した。第1の判明事項は、ポストベーク後レジストパターンの観察領域、即ち顕微鏡光源の光照射領域に於いては、非観察領域と比較し、200℃−12分間のベーク処理後のレジストパターン形状が異常に軟化していることである。第2の判明事項は、ポストベーク後レジストパターンの観察領域、即ち顕微鏡光源の光照射領域に於いては、非観察領域と比較し、レジスト剥離工程により殆どのレジストパターンが除去されていることである。光学顕微鏡による観察領域に於いては、光学顕微鏡の光源からの光によりポストベーク後のレジストパターンが露光され、当該レジストパターン内部に存在する未反応のDNQ感光剤が感光することが考えられる。このことが、上記2つの判明事項の原因と推定される。尚、実験1の主な実験条件については、表1に記載している(図12参照)。
【0015】
【表1】
【0016】
(実験2)
上記実験1ではポストベーク後のレジストパターンの露光に光学顕微鏡の光源を使用したが、実験2では実際の露光装置でポストベーク後のレジストパターンの露光処理を行い、レジスト軟化特性に同様の結果が得られるかの確認実験を行った。具体的には、[レジスト塗布]→[プリベーク(100℃程度)]→[露光]→[現像]→[ポストベーク(120℃程度)]の一連の工程により、8枚のガラス基板上にDNQ−ノボラック樹脂系のポジ型レジストから成るレジストパターンを形成し、4枚の基板については、g線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光を利用する等倍投影露光装置(具体的にはCanon製のMPA)で基板の全面を露光処理(露光時間=17秒)した。しかる後、露光処理有りの基板と露光処理無しの基板の各々について、120℃−12分、140℃−12分、160℃−12分、及び200℃−12分のベーク条件でベーク処理した。そして、ベーク処理後のレジストパターンについて、走査型電子顕微鏡(略称:SEM)でレジストパターンの断面観察を行った。その結果を図13に示すが、ポストベーク後のレジストパターンに露光処理を施した場合、露光処理を施さない場合に比較し、レジストパターンの軟化がより低いベーク温度で始まることが認められた。このことから、ポストベーク後のレジストパターンへの露光処理は、レジストパターンのガラス転移温度を低下させる作用を有することが明確になった。尚、実験2の主な実験条件については、表2に記載している(図13参照)。
【0017】
【表2】
【0018】
(実験3)
実験3では、ポストベーク後のレジストパターンに対する露光処理の露光時間を振った場合のレジスト剥離性について評価した。具体的には、[レジスト塗布]→[プリベーク(100℃程度)]→[露光]→[現像]→[ポストベーク(120℃程度)]の一連の工程により、6枚のガラス基板上にDNQ−ノボラック樹脂系のポジ型レジストから成るレジストパターンを形成し、当該基板に対する露光時間を0秒(露光無し),10秒,17秒,30秒,60秒,180秒と振って、その後各基板に対しレジスト剥離処理を行い、レジスト剥離性への影響を検討した。尚、実験3の主な実験条件については、表3に示す。当該実験の結果を表4に示すが、露光無し(露光時間=0秒)の場合は3分間のレジスト剥離処理を行っても全くレジスト除去できないのに対し、17秒以上の露光処理を行った場合は、1.5分間のレジスト剥離処理でレジスト除去が可能であることが認められた。このことから、ポストベーク後のレジストパターンへの露光処理は、レジストパターンのレジスト剥離性を改善させる作用を有することが明確になった(表4参照)。
【0019】
【表3】
【0020】
【表4】
【0021】
上記の基礎実験の結果より、半導体装置の作製方法に関する発明と当該作製方法で使用する現像装置に関する発明が導かれ、これらの発明の主な構成を以下に記載する。
【0022】
本発明の構成の一つは、被加工物上に感光材を含むポジ型レジストから成るレジストパターンを形成した後、
前記レジストパターンに前記感光剤の感光波長域の光を照射し、前記レジストパターンを前記感光材を含むポジ型レジストのガラス転移温度以上の温度でベーク処理することを特徴としている。
【0023】
本発明の他の構成は、被加工物上に感光材を含むポジ型レジストから成るレジストパターンを形成した後、前記レジストパターンに前記感光剤の感光波長域の光を照射し、前記レジストパターンを前記感光材を含むポジ型レジストのガラス転移温度以上の温度でベーク処理し、前記レジストパターンをマスクにドライエッチング処理をすることを特徴としている。
【0024】
また、本発明のほかの構成は、被加工物上に感光材を含むポジ型レジストから成るレジストパターンを形成した後、前記レジストパターンに前記感光剤の感光波長域の光を照射し、前記レジストパターンを前記感光材を含むポジ型レジストのガラス転移温度以上の温度でベーク処理し、前記レジストパターンをマスクにドライエッチング処理し、前記レジストパターンを除去処理することを特徴としている。
【0025】
また、本発明は上記の構成において、前記ドライエッチング処理によって前記被加工物は端部にテーパー形状を有するようになることを特徴としている。
【0026】
また、本発明は上記構成において、前記感光材はジアゾナフトキノンであることを特徴としている。
【0027】
また、本発明は上記構成において、前記感光材を含むポジ型レジストはジアゾナフトキノン-ノボラック樹脂系のレジストであり、前記感光材はジアゾナフトキノンであることを特徴としている。
【0028】
上記発明の構成に於いて、基体としては半導体装置の作製面が平坦面であるガラス基板や石英基板のみでなく、当該作製面が曲面であるガラス体や石英体を含み、更にはフィルム状のプラスチック基板をもその範疇に含むものである。
【0029】
また、上記発明の構成に於いて、DNQ−ノボラック樹脂系のポジ型レジストは、半導体装置の作製工程で一般的に使用されている汎用のポジ型レジストのことで、露光波長に合わせてg線用レジストとi線用レジストとが市販されている。本発明では、DNQ−ノボラック樹脂系のポジ型レジストであれば何でも良く、g線用レジスト又はi線用レジストのどちらを使用しても構わない。さらに、ポジ型の感光材を含むレジストであれは本願発明を使用することができる。当該ポジ型レジストのパターン形成には、超高圧水銀灯の多波長光(g線とh線とi線)を利用する等倍投影露光装置(具体的にはCanon製のMPA)やg線又はi線の単波長光を利用する等倍投影露光装置(略称:等倍ステッパ)が適用される。多波長光の等倍投影露光装置を使用する場合のレジストパターン形成工程は、[レジスト塗布]→[プリベーク(100℃程度)]→[露光]→[PEB(120℃程度):導入可能]→[現像]の一連の工程から成っている。尚、当該レジストパターン形成工程に於いては、一般的にはPEB処理は不要であるが、PEB処理を導入しても特にプロセス上の不都合も無いことから、PEB処理については導入可能と付記している。一方、単波長光の等倍投影露光装置を使用する場合のレジストパターン形成工程は、[レジスト塗布]→[プリベーク(100℃程度)]→[露光]→[PEB(120℃程度)]→[現像]の一連の工程から成っており、露光後のPEB処理は必須である点が特徴である。
【0030】
また、上記発明の構成に於いて、DNQ感光剤の感光波長域の光としては、DNQ感光剤の種類にもよるが、一般的には波長350〜450nmの光が挙げられる。そして、波長350〜450nmの光としては、超高圧水銀灯のスペクトル光であるg線(436nm)やh線(405nm)やi線(365nm)が好適な一例として挙げられ、これらのスペクトル光を複数使用しても良いし、単一で使用しても構わない。スペクトル光を複数使用する場合には、超高圧水銀灯のg線(436nm)とh線(405nm)とi線(365nm)とから選択された2波長以上の多波長光が現像後のレジストパターン(ガラス転移温度以上の温度でベーク処理する前のレジストパターン)に照射される。一方、スペクトル光を単一で使用する場合には、超高圧水銀灯のg線(436nm)又はh線(405nm)又はi線(365nm)から成る単波長光が現像後のレジストパターンに照射される。尚、照射光量の点では、多波長光の方が単波長光に比べ光量が大きいので、より短い照射時間でレジストパターン内部のDNQ感光剤を感光することができることから、多波長光の方が照射時間の短縮化の点で好ましい。また、当該光照射工程は、光照射手段を有する独立した専用装置で処理しても良いし、光照射手段が内設された専用の現像装置で現像処理と共に連続的に処理しても構わない。
【0031】
また、上記発明の構成に於いて、ベーク処理は、ベーク処理によりレジストパターンを軟化流動させる目的から、ガラス転移温度以上の温度でベーク処理する必要がある。この際、現像後のレジストパターンにDNQ感光剤の感光波長域の光を照射している為、レジストパターン内部にDNQ感光剤からの光化学反応生成物であるインデンカルボン酸が多量に生成されることになる。レジストパターン内部の多量のインデンカルボン酸は、レジストパターンのガラス転移温度を低下させる作用を有するものと考えられる。この為、ガラス転移温度以上の温度でベーク処理する際、レジストパターンの所望の側壁角を得る為のベーク温度の低下を実現することが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターンの側壁角をより小さく(例えば50度以下)することが可能である。また、ベーク処理の温度が高い程、軟化流動によりレジストパターンの側壁角を小さくできる為、予めレジストパターンの側壁角とベーク温度との関係を求め、所望の側壁角を有するレジストパターンを形成する為のベーク温度でベーク処理する必要がある。尚、ガラス転移温度以上の温度でベーク処理した場合、側壁角が丸くなり、正確にレジストパターンの側壁角を計測することが困難である。この為、レジストパターン底部から1μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターンの側壁角と定義している。
【0032】
また、上記発明の構成に於いて、ドライエッチング処理には、RIE型のドライエッチング装置又は高密度プラズマと基板に掛かるバイアス電圧を独立に制御可能な高密度プラズマを利用したドライエッチング装置が適用され、所謂レジスト後退法によるテーパーエッチング処理が行われる。レジスト後退法によるテーパーエッチング処理とは、例えばエッチングガスに酸素等を添加することにより、レジストパターンと下地膜との間の選択比を劣化させた状態でドライエッチング処理を行うエッチング法のことで、レジストパターンの膜減りによりレジストパターンの端部を後退させながら下地膜をエッチング処理する為、エッチングパターンの側壁部を順テーパー形状に形成できる特徴がある。ところで、本発明のレジストパターンは通常のレジストパターンと比較し、ベーク処理による軟化流動の促進によりレジストパターンの側壁角を更に小さくすることが可能である。従って、レジスト後退法によるテーパーエッチング工程に於いて、テーパー部分の寸法を更に長く形成することが可能である。
【0033】
また、上記発明の構成に於いて、レジスト除去処理は、ドライエッチング処理の終了後に不要なレジストパターンを除去する処理のことであり、一般的にはアッシング工程とレジスト剥離工程とから成っている。アッシング工程は酸素プラズマでレジストパターンを炭酸ガスに分解する工程で、気相状態でのレジスト除去工程である。一方、レジスト剥離工程は所定温度(60〜90℃程度)に温調された有機系のレジスト剥離液中にアッシング処理後の基板を浸漬処理することで、レジスト剥離液の溶解作用を利用してレジストパターンを溶解除去する工程で、液相状態でのレジスト除去工程である。ドライエッチング処理後のレジストパターンは、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターンの表面に除去困難な変質層が生成されている。この為、当該変質層の除去にはアッシング工程が適用され、変質層除去後のレジストパターンの除去にはレジスト剥離工程が適用されている。ところで、本発明のレジストパターンは、現像後のレジストパターンにDNQ感光剤の感光波長域の光を照射することにより、レジストパターン内部にDNQ感光剤からの光化学反応生成物であるインデンカルボン酸が多量に生成されている。当該インデンカルボン酸の生成は、ドライエッチング処理後のレジストパターンについて、表層部分の変質層をアッシング除去した残りのレジスト材のレジスト剥離液に対する溶解性を促進させる作用を有するものと考えられる。この為、アッシング工程とレジスト剥離工程により、ドライエッチング処理後のレジストパターンの除去処理をレジスト残渣無く、完全に除去処理することが可能である。
【0034】
以上の様に構成された発明によれば、現像後のレジストパターンにDNQ感光剤の感光波長域の光である波長350〜450nmの光を照射することにより、レジストパターンのガラス転移温度を低下させる作用と、ドライエッチング処理後の表層部分(即ち、ドライエッチング起因の変質層部分)以外のレジストパターンについてレジスト剥離液に対する溶解性を促進させる作用を有するものと考えられる。この為、ガラス転移温度以上の温度でベーク処理する際、レジストパターンの所望の側壁角を得る為のベーク温度の低下を実現可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターンの側壁角をより小さくすることが可能である。このことは、レジスト後退法によるテーパーエッチング工程に於いて、テーパー部分の寸法を更に長く形成することが可能であることを意味している。また、ドライエッチング処理後のレジストパターンを除去処理する際、アッシング工程とレジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である。従って、本発明を適用した半導体装置の作製方法は、レジスト後退法によるテーパーエッチング工程のプロセス余裕度の向上と、レジスト除去性の改善に非常に有効である。
【0035】
本発明の構成は、感光材を含むレジストの現像手段と、前記感光材の感光波長域の光を照射する光照射手段と、前記感光材を含むレジストのガラス転移温度以上の温度でベークするベーク手段とを有することを特徴としている。
【0036】
上記発明の構成に於いて、光照射手段は現像後のレジストパターンに感光剤の感光波長域の光を照射する為の処理手段であり、感光剤の感光波長域の光としては波長350〜450nmの光が一般的である。そして、当該波長域を満足する光源としては、多波長光の等倍投影露光装置や単波長光の等倍投影露光装置の光源として一般的に使用されている超高圧水銀灯が好適な一例として挙げられる。超高圧水銀灯は当該波長域を満足するg線(436nm)やh線(405nm)やi線(365nm)のスペクトル光を有しており、これらのスペクトル光を複数又は単一で使用する装置構成が考えられる。スペクトル光を複数使用する場合の光照射手段は、光源である超高圧水銀灯と超高圧水銀灯に於ける波長350〜450nmの範囲内のg線とh線とi線とから選択された2波長以上含む特定波長域を分光透過する為の光学フィルタとから成っている。この場合、光学フィルタは、分光透過特性の種類により、g線(436nm)とh線(405nm)とi線(365nm)を全て含む波長域を分光透過する光学フィルタと、g線(436nm)とh線(405nm)のみを含む波長域を分光透過する光学フィルタと、h線(405nm)とi線(365nm)のみを含む波長域を分光透過する光学フィルタとが考えられ、どの型の光学フィルタを使用しても構わない。一方、スペクトル光を単一で使用する場合の光照射手段は、光源である超高圧水銀灯と超高圧水銀灯のg線(436nm)又はh線(405nm)又はi線(365nm)から成る単波長光を分光透過する為の光学フィルタとで構成されている。尚、当該光照射手段の構成要素である光学フィルタとしては吸収フィルタや薄膜干渉フィルタが考えられ、これらのフィルタを適性に積層して、所望の波長域を分光透過する様に構成されている。
【0037】
以上の様に構成された発明によれば、現像処理と現像後のレジストパターンにDNQ感光剤の感光波長域の光を照射する光照射処理とガラス転移温度以上の温度でベークするベーク処理とを連続処理で行うことができる。この為、所望の側壁角(例えば50度以下)を有するレジストパターンの形成とレジスト除去性とを共に満足するプロセスを高スループットで確実に実現可能である。
【0038】
【発明の実施の形態】
本発明の実施の形態について、図1〜10,図14〜15に基づき具体的に説明する。なお、本発明は以下の実施形態に記載の事項に限定されることなく、本発明の思想を逸脱しない範囲において他の感光材を用いたポジ型レジストを使用することや、使用した感光剤の感光波長領域に適応する光源を用いることは当業者であれは容易に成し得ることである。
【0039】
〔実施形態1〕
本実施形態では、図1に基づき、本発明の発明特定事項であるレジストパターンの形成方法ついて説明する。尚、図1はレジストパターンの形成工程を示す工程断面図である。
【0040】
先ず、透明絶縁性の基板であるガラス基板101上に、半導体装置の作製工程で一般的に適用されているDNQ−ノボラック樹脂系のポジ型レジストをスピン塗布法により所定の膜厚に塗布する。その後、レジスト塗布膜中の溶剤を蒸発させ安定なレジスト膜を成膜する為、100℃程度の処理温度で所定時間のプリベーク処理を行い、所定膜厚のレジスト膜102を成膜する。この際、レジスト膜102の膜厚は、最終的に形成されるレジストパターンの寸法に影響する為、スピン塗布時のスピン条件の厳密な制御が必要である(図1−A参照)。
【0041】
次に、超高圧水銀灯の多波長光(g線とh線とi線)を利用する等倍投影露光装置やg線又はi線の単波長光を利用する等倍投影露光装置を使用して、適当な設計パターンが配置されたマスクを介して所定時間の露光処理を行う。その後、有機アルカリ現像液である汎用のTMAH(Tetra Methyl Ammonium Hydroxideの略)現像液(2.38%)で所定時間の現像処理をして、レジストパターン103を形成する。尚、露光装置に単波長光の等倍投影露光装置を使用する場合には、現像後のレジストパターンの側壁部に好ましくない干渉縞が形成されるのを防止する為、露光後に120℃程度のPEB処理の導入が必須である(図1−B参照)。
【0042】
次に、レジストパターン103の内部に存在する未反応のDNQ感光剤を感光させる為、DNQ感光剤の感光波長域の光である波長350〜450nmの光を基板全面に照射する。この場合、波長350〜450nmの光としては、超高圧水銀灯のスペクトル光であるg線(436nm)やh線(405nm)やi線(365nm)が好適な一例として挙げられ、本実施形態では超高圧水銀灯のg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光を現像後のレジストパターン103に照射している。当該光照射工程により、DNQ感光剤からの光反応生成物であるインデンカルボン酸を多量に含んだレジストパターン104を形成する。尚、本実施形態で多波長光を適用しているのは、単波長光に比較し照射光量が大きく、現像後のレジストパターン103の内部に存在するDNQ感光剤をより短時間で感光することができる為である(図1−C参照)。
【0043】
次に、光照射処理後のレジストパターン104を軟化流動させる為、ガラス転移温度以上の温度で所定時間のベーク処理を行い、軟化流動により側壁角の小さくなったレジストパターン105を形成する。この際、レジストパターン104には、超高圧水銀灯のg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光が照射されている為、当該レジストパターン104の内部には、DNQ感光剤からの光化学反応生成物であるインデンカルボン酸が多量に生成されている。この為、レジストパターン104のガラス転移温度は低下しており、ガラス転移温度以上の温度でベーク処理する際、レジストパターン105の所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターン105の側壁角をより小さく(例えば50度以下)することが可能である。また、ベーク処理の温度が高い程、軟化流動によりレジストパターン105の側壁角を小さくできる為、予めレジストパターンの側壁角とベーク温度との関係を求め、所望の側壁角を有するレジストパターン105を形成する為のベーク温度でベーク処理する必要がある。尚、ガラス転移温度以上の温度でベーク処理した場合、側壁角が丸くなり、正確にレジストパターン105の側壁角を計測することが困難である。この為、レジストパターン底部から1μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターン105の側壁角と定義している(図1−D参照)。
【0044】
以上の様な方法で形成されるレジストパターン105は、ガラス転移温度の低下作用により、光照射処理の無い通常のレジストパターンに比較して、ガラス転移温度以上の温度でベーク処理する際、レジストパターン105の所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターン105の側壁角をより小さくすることが可能である。このことは、レジストパターン105をマスクとするレジスト後退法によるテーパーエッチング工程に於いて、テーパー部分の寸法を更に長く形成することが可能であることを意味している。また、レジストパターン105のレジスト除去工程に於いては、レジスト剥離液に対する溶解促進作用の為、レジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である。従って、本実施形態で形成されるレジストパターン105は、レジスト後退法によるテーパーエッチング工程のプロセス余裕度の向上と、レジスト除去性の改善に非常に有効である。
【0045】
〔実施形態2〕
本実施形態では、図2に基づき、GOLD構造TFTの作製工程であるゲート電極の形成工程に本発明のレジストパターンの形成方法を適用した場合について説明する。尚、図2はGOLD構造TFTの作製工程を示す工程断面図である。
【0046】
先ず、本実施形態で使用する基板の構造について記載する。当該基板は、透明絶縁性の基板であるガラス基板201上に、膜厚150nmのシリコン酸窒化膜から成る下地膜(図示せず)が堆積されており、その上に膜厚50nmの多結晶シリコン膜202から成るTFTの活性層である半導体層が形成されている。そして、半導体層を被覆する様に、膜厚100nmのシリコン酸化膜から成るゲート絶縁膜203a、及び膜厚30nmのTaN膜から成る第1層ゲート電極膜204aと膜厚370nmのW膜から成る第2層ゲート電極膜205aとが各々積層して堆積されている(図2−A参照)。
【0047】
この際、下地膜(図示せず)は、ガラス基板201からのNa元素及びK元素等のアルカリ金属の拡散を防止する為のものである。また、ゲート絶縁膜203aの膜厚は、後工程で成膜する上層のゲート電極膜(第1層ゲート電極膜204aと第2層ゲート電極膜205a)からの応力を回避する為、80nm以上の膜厚が必要であることが知られており、この点を考慮して設定されている。また、第1層ゲート電極膜204a(TaN膜)の膜厚は、テーパーエッチング時のテーパー形状領域に於ける残膜厚の制御性と、スルードープ法によりTaN膜を通過させて不純物元素をドーピングする際のドーピング特性の両方を考慮して設定されている。また、第2層ゲート電極膜205a(W膜)の膜厚は、不純物元素をドーピングする際のW膜のチャネリング現象を防止する為、340nm以上の膜厚が必要なことが知られており、この点を考慮して設定されている。尚、本明細書に於いては、目的とするドーピング層の上層膜を通過させてドーピング層に不純物をドーピングする方法のことを便宜上「スルードープ法」と称している。また、図2−A〜図2−Fに於いては、下地膜と半導体層(構成材料である多結晶シリコン膜202自体は図示)の図示を便宜上省略している点を付記しておく。
【0048】
この様な構造の基板上に、汎用のDNQ−ノボラック樹脂系のポジ型レジストから成るゲート電極形成用のレジストパターン206aを形成する。この際、DNQ−ノボラック樹脂系のポジ型レジストをスピン塗布法により塗布し、100℃程度の処理温度で所定時間のプリベーク処理を行うことにより、所定膜厚のレジスト膜を成膜している。尚、プリベーク処理は、レジスト塗布膜中の溶剤を蒸発させ安定なレジスト膜を成膜する為のものである。その後、超高圧水銀灯の多波長光(g線とh線とi線)を利用する等倍投影露光装置で所定時間の露光処理を行い、しかる後に有機アルカリ現像液である汎用のTMAH現像液(2.38%)で所定時間の現像処理を行うことにより、所定寸法のレジストパターン206aの形成を行っている(図2−A参照)。
【0049】
次に、現像後のレジストパターン206aの内部に存在する未反応のDNQ感光剤を感光させる為、DNQ感光剤の感光波長域の光である波長350〜450nmの光を基板全面に照射する。この場合、波長350〜450nmの光としては、超高圧水銀灯のスペクトル光であるg線(436nm)やh線(405nm)やi線(365nm)が好適な一例として挙げられ、本実施形態では超高圧水銀灯のg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光を現像後のレジストパターン206aに照射している。当該光照射工程により、レジストパターン206aの内部にDNQ感光剤からの光化学反応生成物であるインデンカルボン酸を多量に生成させている。尚、本実施形態で多波長光を適用しているのは、単波長光に比較し照射光量が大きく、現像後のレジストパターン206aの内部に存在するDNQ感光剤をより短時間で感光することができる為である。その後、レジストパターン206aを軟化流動させる為、ガラス転移温度以上の温度で所定時間のベーク処理を行い、軟化流動により側壁角の小さくなった所定寸法のレジストパターン206bを形成する。この際、先の光照射工程により、レジストパターン206aの内部には多量のインデンカルボン酸が生成されている。この為、レジストパターン206aのガラス転移温度は低下しており、ガラス転移温度以上の温度でベーク処理する際、レジストパターン206bの所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターン206bの側壁角をより小さく(例えば50度以下)することが可能である。また、ベーク処理の温度が高い程、軟化流動によりレジストパターン206bの側壁角を小さくできる為、予めレジストパターンの側壁角とベーク温度との関係を求め、所望の側壁角を有するレジストパターン206bを形成する為のベーク温度でベーク処理する必要がある。尚、ガラス転移温度以上の温度でベーク処理した場合、側壁角が丸くなり、正確にレジストパターン206bの側壁角を計測することが困難である。この為、レジストパターン底部から1μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターン206bの側壁角と定義している(図2−B参照)。
【0050】
次に、レジストパターン206bをマスクにテーパーエッチング処理と異方性エッチング処理との複合エッチング処理である3ステップエッチング処理を行い、順テーパー形状を有するTaN膜から成る第1層ゲート電極204d(第2層ゲート電極205dからの露出領域に該当)と矩形に近い形状のW膜から成る第2層ゲート電極205dとで構成されるゲート電極を形成する。ところで、レジストパターン206bは通常のレジストパターンと比較し、ガラス転移温度の低下作用の為、ガラス転移温度以上の温度でのベーク処理により、レジストパターン206bの側壁角を更に小さくすることが可能である。従って、当該3ステップエッチング工程に於いて、第2層ゲート電極205dからの露出領域に該当する第1層ゲート電極204dのテーパー領域の寸法を更に長く形成することが可能である。尚、ドライエッチング装置としては、松下電器産業製の高密度プラズマ利用のICPドライエッチング装置(装置名:E645)を使用し、レジストパターン206bに対する選択比を下げることにより、レジストパターン206bを後退させながらエッチングを行っている(図2−C〜図2−E参照)。
【0051】
当該3ステップエッチング工程の具体的処理は、以下の通りである。即ち、第1ステップのエッチング処理として、レジストパターン206bをマスクにW膜から成る第2層ゲート電極膜205aのみをテーパーエッチングし、順テーパー形状を有する第2層ゲート電極205bを形成する。この際のエッチング条件としては、CF4とCl2とO2の混合ガスのガス流量が各々25sccm(CF4)と25sccm(Cl2)と10sccm(O2)で、ICP電力が500W(ICP電力密度:1.019W/cm2)、バイアス電力が150W(バイアス電力密度:0.96W/cm2)、ガス圧力が1.0Paであり、ジャストエッチング(通常120秒程度)に10%のオーバーエッチングを追加したエッチング時間でドライエッチング処理を行っている。尚、ドライエッチング処理のマスクであるレジストパターン206bは、レジスト後退現象によりレジストパターン206cの形状に変形している(図2−C参照)。
【0052】
引き続き、第2ステップのエッチング処理として、W膜から成る第2層ゲート電極205bをマスクに、TaN膜から成る第1層ゲート電極204bを異方性エッチングし、第1層ゲート電極204cを形成する。この際のエッチング条件としては、CF4とCl2の混合ガスのガス流量が各々30sccm(CF4)と30sccm(Cl2)で、ICP電力が500W(ICP電力密度:1.019W/cm2)、バイアス電力が10W(バイアス電力密度:0.064W/cm2)、ガス圧力が1.0Paであり、ジャストエッチング(通常45秒程度)に15秒のオーバーエッチングを追加したエッチング時間でドライエッチング処理を行っている。尚、レジストパターン206cは、レジストパターン206dの形状に変形している。また、シリコン酸化膜から成るゲート絶縁膜203aは、当該ドライエッチング処理により膜減りが進み、ゲート絶縁膜203bの形状に変形している(図2−D参照)。
【0053】
引き続き、第3ステップのエッチング処理として、レジストパターン206dをマスクに、W膜から成る第2層ゲート電極205cを異方性エッチングし、矩形に近い形状の第2層ゲート電極205dと順テーパー形状の第1層ゲート電極204d(第2層ゲート電極205dからの露出領域に該当)とを形成する。この際のエッチング条件としては、SF6とCl2とO2の混合ガスのガス流量が各々24sccm(CF4)と12sccm(Cl2)と24sccm(O2)で、ICP電力が700W(ICP電力密度:1.427W/cm2)、バイアス電力が4W(バイアス電力密度:0.026W/cm2)、ガス圧力が1.3Paであり、25秒の固定したエッチング時間でドライエッチング処理を行っている。尚、シリコン酸化膜から成るゲート絶縁膜203bは当該ドライエッチング処理により更に膜減りが進み、ゲート絶縁膜203cの形状に変形し、レジストパターン206dはレジスト後退が更に進み、レジストパターン206eの形状に変形している(図2−E参照)。
【0054】
次に、ドライエッチング処理のマスクであるレジストパターン206eについて、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。ドライエッチング処理後のレジストパターン206eは、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターン206eの表面に除去の困難な変質層が生成されている。当該変質層の除去処理には酸素プラズマによる炭酸ガスへの分解処理であるアッシング工程が好適であり、変質層除去後のレジストパターンの除去処理には有機系のレジスト剥離液による溶解処理であるレジスト剥離工程が好適である。この為、本実施形態では、アッシング工程による当該変質層の除去処理を行い、その後に有機系のレジスト剥離液によるレジスト剥離工程を行っている。ところで、ドライエッチング処理後のレジストパターン206eに於いては、現像後のレジストパターン206aの段階で超高圧水銀灯のg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光の照射による多量のインデンカルボン酸の生成が行われている。従って、表層部分の変質層をアッシング除去した残りのレジスト材は、レジスト剥離液に対する溶解性が促進されており、レジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である(図2−F参照)。
【0055】
次に、イオンドーピング装置を使用して、P(即ち、リン)元素から成る高ドーズ量のn型不純物をドーピングする。当該ドーピング処理により、第1層ゲート電極204dの外側に対応する多結晶シリコン膜202である半導体層にn型不純物の高濃度不純物領域(n+領域)207がスルードープ法で形成され、同時に第1層ゲート電極204dの第2層ゲート電極205dからの露出領域に対応する半導体層に、n型不純物の低濃度不純物領域(n−領域)208がスルードープ法で形成される。この様にして形成される高濃度不純物領域(n+領域)207は、当該TFTのソース領域又はドレイン領域としての機能を有し、低濃度不純物領域(n−領域)208はゲート電極とオーバーラップしている電界緩和領域であるLov領域209としての機能を有している。尚、ドーピング条件としては、イオン源に希釈率3〜20%濃度のホスフィン(PH3)/水素(H2)を使用し、加速電圧30〜90kVでドーズ量6×1014〜1.5×1016atoms/cm2が考えられるが、本実施形態ではホスフィン(PH3)希釈率5%濃度のホスフィン(PH3)/水素(H2)、加速電圧65kV、ドーズ量3×1015atoms/cm2のドーピング条件でドーピングしている(図2−F参照)。
【0056】
上記の高濃度不純物領域(n+領域)207と低濃度不純物領域(n−領域)208とは、上層膜を介してドーピング処理する所謂スルードープ法で形成されている。本明細書でスルードープ法とは、上層膜を介して目的のドーピング層に不純物をドーピング処理するドーピング法のことで、上層膜の膜質と膜厚に依存してドーピング層の不純物濃度を変化できる特徴がある。この為、同一のドーピング条件で不純物をドーピング処理するにも拘わらず、上層膜がイオン阻止能の小さいゲート絶縁膜203cのみで構成されている領域に高濃度不純物領域(n+領域)207を形成し、上層膜がイオン阻止能の大きい第1層ゲート電極(TaN膜)204dとゲート絶縁膜203cとの積層膜で構成されている領域に低濃度不純物領域(n−領域)208を同時に形成することが可能となっている(図2−F参照)。
【0057】
以上の様に、本発明のレジストパターンの形成方法をnチャネル型GOLD構造TFTの作製工程に適用した場合、以下の様な具体的な作用効果を挙げることが可能である。DNQ感光剤の感光波長域の光である波長350〜450nmの光をゲート電極形成用のレジストパターンに照射することにより、ガラス転移温度が低下する為、ガラス転移温度以上の温度でベーク処理する際、レジストパターンの所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターンの側壁角をより小さくすることが可能である。レジストパターンの側壁角をより小さくすることが可能であることは、テーパーエッチング処理と異方性エッチング処理との複合エッチング工程で形成されるLov領域の寸法を更に大きくする方向で制御可能であることを意味しており、TFT特性に対するプロセス余裕度の向上の点で有利である。また、ドライエッチング処理後のレジストパターンを除去処理する際、アッシング工程とレジスト剥離工程とにより、レジスト残渣無く、完全にレジスト除去処理することが可能である。
【0058】
〔実施形態3〕
本実施形態では、本発明のレジストパターンの形成工程を連続処理することのできる現像装置について図3〜4に基づき説明する。尚、図3は現像装置の全体概略を示す平面図で、図4は本発明の特徴部分である光照射ユニットの具体的構成を示す断面図である。
【0059】
図3は本発明のレジストパターンの形成工程を連続処理することのできる現像装置の全体概略を示す平面図で、被処理基板を1枚ずつ連続的に処理することのできる枚葉処理方式の現像装置301を示している。当該現像装置301は、複数の被処理基板302を収納可能(通常:20枚程度収納)なローダー側キャリア303と、被処理基板302を処理する為の複数の処理ユニット304,305,307,308と、処理中の被処理基板302を一時収納し、隣接した処理ユニットに受け渡す為のバッファ306と、処理済基板309を収納可能なアンローダー側キャリア310と、被処理基板302を搬送する為の基板搬送ユニット(図示せず)とから成っており、ローダー側キャリア303に収納された被処理基板302が基板搬送ユニット(図示せず)により図中の矢印(→)で示した方向に1枚ずつ順次搬送され、各処理ユニット304,305,307,308で処理される構成になっている。そして、当該現像装置301の各処理ユニット304,305,307,308は、レジスト膜の塗布と露光処理が行われた被処理基板302にPEB処理を施す為のPEB処理ユニット304と、被処理基板302を現像処理する為の現像ユニット305と、被処理基板302上の現像後のレジストパターンにDNQ感光剤の感光波長域の光を照射する為の光照射ユニット307と、被処理基板302上のレジストパターンにガラス転移温度以上の温度でベーク処理を施す為のベーク処理ユニット308とで構成されている(図3参照)。
【0060】
この様な構成の現像装置301について、各処理ユニットの具体的構成を処理の流れに沿って説明する。最初の処理ユニットであるPEB処理ユニット304は、被処理基板302上の露光後のレジスト膜をPEB処理する為の処理ユニットで、ヒーターが内設された通常のホットプレートで構成されている。尚、フォトリソグラフィ工程によりPEB処理有りとPEB処理無しの場合とがあるが、どちらのフォトリソグラフィ工程にも対応できる様に、本実施形態ではPEB処理ユニット304が標準装備の場合を想定して記載している。PEB処理有りのフォトリソグラフィ工程の場合には、当該ホットプレートの温度をPEB処理の温度である120℃程度に設定すれば良い。一方、PEB処理無しのフォトリソグラフィ工程の場合には、当該ホットプレートの温度をレジスト膜に影響を与えない温度である30℃程度に設定して使用することにより対応可能と考える。
【0061】
次の処理ユニットである現像ユニット305は、図4−Bの下側に図示されているパドル現像方式の処理ユニット(上側の光照射ユニットは除く)で構成されている。具体的には、被処理基板302を載置する為のスピンチャック410とスピンチャック410に連結している回転駆動する為の回転軸411とが処理カップ412内の中央部に配設されている。スピンチャック410の上方には、現像液を供給する為の現像液供給ノズル413と純水を供給する為の純水供給ノズル414とが配設されており、スピンチャック410上の被処理基板302上に被処理基板302の回転状態で現像液や純水を供給する構成になっている。また、処理カップ412には、現像液や純水等の処理液を排液する為の排液孔415が処理カップ412の下部に配設された構成となっている。次のバッファ306は、処理中の被処理基板302を一時収納し隣接した処理ユニットに受け渡す為のもので、本実施形態では現像ユニット305と光照射ユニット307との間に配設されている(図3と図4−B参照)。
【0062】
次の処理ユニットである光照射ユニット307は、本発明の重要部分である現像後のレジストパターンにDNQ感光剤の感光波長域の光を照射する為の処理ユニットである。DNQ感光剤の感光波長域の光としては、DNQ感光剤にもよるが、一般的には波長350〜450nmの光が挙げられる。当該波長域を満足する光源としては、多波長光の等倍投影露光装置や単波長光の等倍投影露光装置の光源として一般的に使用されている超高圧水銀灯が好適な一例として挙げられ、本実施形態では、超高圧水銀灯のスペクトル光であるg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光を照射する構成となっている。具体的には、図4−Aに示す様な光照射ユニット401の装置構成が考えられ、処理チャンバ402と処理チャンバ402内に配設された基板載置ステージ403と基板載置ステージ403の上方に位置する光学フィルタ404と光学フィルタ404の更に上方に位置する光源の超高圧水銀灯405と超高圧水銀灯405に電力を供給する為の電力供給ライン406とで構成されている。光学フィルタ404としては、吸収フィルタや薄膜干渉フィルタが考えられ、これらの吸収フィルタや薄膜干渉フィルタを適切に積層して、g線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光を分光透過する構成となっている。また、処理チャンバ402の両側には、被処理基板302を搬入する為の搬入口407と被処理基板302を搬出する為の搬出口408とが適切な開口面積で配設されている。尚、光照射の処理時間は露光装置での露光時間の様に厳密なものではないが、レジストパターンの軟化形状に影響する為、所定時間の光照射処理が行われる装置構成が必要である。この様な装置構成としては、図示してないが、シャッタ機構を設けるとか、所定時間の間のみ超高圧水銀灯405への電力供給を行う機構を設ける等の手段が考えられる(図3と図4−A参照)。
【0063】
上記の光照射ユニット307は、光照射処理のみを単独で行う光照射ユニット401の例を記載したが、現像ユニット305と光照射ユニット307とが連結した装置構成も考えられ、具体的な装置構成を図4−Bに示す。図4−Bには光照射手段内蔵型現像ユニット409の装置構成が示されており、パドル現像方式の現像ユニット(具体的構成は既に記載済の為に省略)の上側に光源である超高圧水銀灯416と超高圧水銀灯416に電力を供給する為の電力供給ライン417と光学フィルタ418とが配設された装置構成が挙げられる。この場合、現像処理により所定寸法のレジストパターンが被処理基板302上に形成された後に、当該レジストパターンに所定時間の光照射が行われる構成となっている。尚、光学フィルタ418の構成及び所定時間の光照射を行う為の装置構成は、上記の光照射ユニット401と基本的に同様である(図4−B参照)。
【0064】
次の処理ユニットであるベーク処理ユニット308は、被処理基板302上のレジストパターンをガラス転移温度以上の温度でベーク処理する為の処理ユニットで、PEB処理ユニット304と同様のホットプレートで構成されている。当該ホットプレートの温度は、所定の温度範囲、例えば30〜250度程度の温度範囲で自在に調整可能であるが、レジストパターンの側壁角が所望の側壁角となる様に、レジストパターンのガラス転移温度以上の温度に設定されている(図3参照)。
【0065】
以上の様な構成の現像装置によると、現像処理と現像後のレジストパターンにDNQ感光剤の感光波長域の光を照射する光照射処理とガラス転移温度以上の温度でベークするベーク処理とを連続処理で行うことができる。この為、本発明の現像装置は、所望の側壁角(例えば50度以下)を有するレジストパターンの形成とレジスト除去性とを共に満足するプロセスを高スループットで確実に実現可能である。
【0066】
〔実施形態4〕
本実施形態では、GOLD構造TFTとLDD構造TFTとを共に有するアクティブマトリクス型液晶表示装置の作製工程に、本発明のレジストパターンの形成工程を連続処理することのできる現像装置を適用した場合について、図5〜10に基づき説明する。尚、図5〜10は、アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。また、本実施形態では、TFTの活性層である半導体層に、触媒元素を利用して結晶化される結晶質シリコン膜を適用した場合について記載する。
【0067】
先ず、ガラス基板501上にプラズマCVD法により、各々組成比の異なる膜厚50nmの第1層目のシリコン酸窒化膜502aと膜厚100nmの第2層目のシリコン酸窒化膜502bを堆積し、下地膜502を成膜する。尚、此処で用いるガラス基板501としては、石英ガラス又はバリウムホウケイ酸ガラス又はアルミノホウケイ酸ガラス等が有る。次に、下地膜502(502aと502b)上に、プラズマCVD法又は減圧CVD法により、膜厚20〜200nm、好ましくは膜厚30〜70nmの非晶質シリコン膜503aを堆積する。本実施例では、膜厚53nmの非晶質シリコン膜503aをプラズマCVD法で堆積している。この際、非晶質シリコン膜503aの表面は、処理雰囲気中に混入した空気中の酸素の影響により極薄の自然酸化膜(図示せず)が成膜されている。尚、本実施例ではプラズマCVD法で非晶質シリコン膜503aを堆積しているが、減圧CVD法で堆積しても構わない(図5−A参照)。
【0068】
ところで、非晶質シリコン膜503aの堆積に際しては、空気中に存在する炭素、酸素及び窒素が混入する可能性がある。これらの不純物ガスの混入は、最終的に得られるTFT特性の劣化を引き起こすことが経験的に知られており、不純物ガスの混入は結晶化の阻害要因として作用することが考えられる。従って、不純物ガスの混入は徹底的に排除すべきであり、具体的には炭素及び窒素の場合は共に5×1017atoms/cm3以下に、酸素の場合は1×1018atoms/cm3以下に制御することが好ましい(図5−A参照)。
【0069】
次に、当該基板を希フッ酸で所定時間洗浄することにより、非晶質シリコン膜503aの表面に成膜されている自然酸化膜(図示せず)を除去する。その後、オゾン含有水で所定時間の処理を行うことにより、非晶質シリコン膜503aの表面に膜厚0.5〜5nm程度の清浄な極薄のシリコン酸化膜(図示せず)を成膜する。本実施形態では、シリコン酸化膜(図示せず)の成膜にオゾン含有水の処理を行っているが、過酸化水素水による処理で成膜しても構わない。尚、当該シリコン酸化膜(図示せず)は、後に触媒元素を含む溶液(以下、触媒元素溶液と略記)であるNi(即ち、ニッケル)元素水溶液をスピン添加法で添加する際、Ni元素を均一に付着させる為、非晶質シリコン膜503aに対する濡れ性を改善する目的で成膜される(図5−A参照)。
【0070】
次に、非晶質シリコン膜503a(厳密には、極薄のシリコン酸化膜)の全面に、スピン添加法により結晶化の助長作用を有する触媒元素溶液であるNi元素水溶液を添加する。本実施形態では、Ni化合物であるニッケル酢酸塩を純水に溶解し、重量換算で10ppmの濃度に調整したものをNi元素水溶液として使用しており、非晶質シリコン膜503a(厳密には極薄のシリコン酸化膜)の全面にNi含有層(図示せず)を均一に付着させている(図5−A参照)。
【0071】
次に、非晶質シリコン膜503a中の含有水素量を5atom%以下に制御する為、非晶質シリコン膜503a中の含有水素の脱水素化処理を行う。当該脱水素化処理は、ファーネス炉を使用して窒素雰囲気中での450℃−1時間の熱処理により行われる。その後、ファーネス炉内で550℃−4時間の熱処理を行うことにより、非晶質シリコン膜503aの結晶化を促進し、膜厚50nmの結晶質シリコン膜503bを成膜する。引き続き、得られた結晶質シリコン膜503bの結晶性を更に改善させる為、パルス発振型のKrFエキシマレーザー(波長248nm)照射による結晶化を行う。尚、本明細書に於いては、触媒元素であるNi元素を利用して結晶化される多結晶シリコン膜を通常の多結晶シリコン膜と区別する為に、結晶質シリコン膜と称している。此処で、多結晶とせずに結晶質と称している理由は、通常の多結晶シリコン膜と比較し、結晶粒が概略同一方向に配向しており、高い電界効果移動度を有する等の特徴がある為、多結晶シリコン膜と区別する趣旨である(図5−A参照)。
【0072】
次に、希フッ酸洗浄とオゾン含有水洗浄による所定時間のチャネルドープ前洗浄を行い、結晶質シリコン膜503bの表面に膜厚0.5〜5nm程度の清浄な極薄のシリコン酸化膜(図示せず)を再び成膜する。当該シリコン酸化膜(図示せず)は、チャネルドープ処理の際に水素イオン(イオン源であるジボラン(B2H6)と水素との混合ガスから発生)で結晶質シリコン膜503bがエッチングされるのを防止する為のものである。その後、nチャネル型TFT及びpチャネル型TFTのしきい値電圧を制御する為、イオンドーピング装置を使用して第1のドーピング処理であるチャネルドープ処理を行う。チャネルドープ処理は、p型不純物である低ドーズ量のB(即ち、ボロン)元素を基板全面にドーピングすることで行われる。この際のドーピング条件としては、イオン源にジボラン(B2H6)希釈率0.01〜1%濃度のジボラン(B2H6)/水素(H2)を使用し、加速電圧5〜30kVでドーズ量8×1013〜2×1015atoms/cm2が考えられ、本実施例では結晶質シリコン膜503b中のB濃度を1×1017atoms/cm3程度とする為、ジボラン(B2H6)希釈率0.1%濃度のジボラン(B2H6)/水素(H2),加速電圧15kV,ドーズ量4×1014atoms/cm2のドーピング条件でB元素をドーピングしている(図5−B参照)。
【0073】
次に、チャネルドープ処理の前処理として成膜した極薄のシリコン酸化膜(図示せず)を希フッ酸で処理することにより、当該シリコン酸化膜(図示せず)を除去する。その後、オゾン含有水で所定時間の処理を行うことにより、結晶質シリコン膜503bの表面に膜厚0.5〜5nm程度の極薄のシリコン酸化膜(図示せず)を再び成膜する。当該シリコン酸化膜(図示せず)は、次に形成するレジストパターンの密着性改善の為、及び結晶質シリコン膜503bの疎水性の改善と汚染防止の為、及び結晶質シリコン膜503bの表面の清浄度を保持することにより界面準位の低減を図る為等の理由で成膜される。尚、本実施形態では、膜厚0.5〜5nm程度のシリコン酸化膜(図示せず)をオゾン含有水による処理で成膜しているが、過酸化水素水による処理で成膜しても良いし、酸素を含む雰囲気中で紫外線を照射することによりオゾンを発生させ、オゾンによる酸化作用で結晶質シリコン膜503bの表面を酸化しても良い(図5−B参照)。
【0074】
次に、本発明のレジストパターン形成工程を連続処理することのできる現像装置を適用したフォトリソグラフィ工程により、汎用のDNQ−ノボラック樹脂系のポジ型レジストから成るレジストパターン504a〜508aを形成する。当該レジストパターン504a〜508aはTFTの活性層である島状の半導体層を形成する為のレジストパターンで、レジストパターンの具体的形成工程は以下の通りである(図5−B参照)。
【0075】
即ち、DNQ−ノボラック樹脂系のポジ型レジストをスピン塗布法により塗布し、100℃程度の処理温度で所定時間のプリベーク処理を行うことにより、所定膜厚のレジスト膜を成膜する。尚、プリベーク処理は、レジスト塗布膜中の溶剤を蒸発させ安定なレジスト膜を成膜する為のものである。その後、所定の設計パターンが配置されたマスクを介して、超高圧水銀灯の多波長光(g線とh線とi線)を利用する等倍投影露光装置で所定時間の露光処理を行う。しかる後に、有機アルカリ現像液である汎用のTMAH現像液(2.38%)で所定時間の現像処理を行うことにより、半導体層形成用の所定寸法のレジストパターン(図示せず)を形成する。引き続き、現像後のレジストパターン(図示せず)の内部に存在する未反応のDNQ感光剤を感光させる為、DNQ感光剤の感光波長域の光である波長350〜450nmの光を照射する。この際、波長350〜450nmの光としては、超高圧水銀灯のスペクトル光であるg線(436nm)やh線(405nm)やi線(365nm)が好適な一例として挙げられ、本実施形態では超高圧水銀灯のg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光を現像後のレジストパターン(図示せず)に照射している。本実施形態で多波長光を適用しているのは、単波長光に比較し照射光量が大きく、現像後のレジストパターン(図示せず)の内部に存在するDNQ感光剤をより短時間で感光することができる為である。引き続き、当該レジストパターン(図示せず)を軟化流動させる為、ガラス転移温度以上の温度で所定時間のベーク処理を行い、軟化流動により側壁角の小さくなった所定寸法のレジストパターン504a〜508aを形成する(図5−B参照)。
【0076】
この際、光照射工程後のレジストパターン(図示せず)の内部には、DNQ感光剤からの光化学反応生成物である多量のインデンカルボン酸が生成されている。この為、レジストパターン(図示せず)のガラス転移温度は低下しており、ガラス転移温度以上の温度である所望の側壁角を得る為のベーク温度の低下を実現することが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターン504a〜508aの側壁角をより小さくすることが可能である。また、ベーク処理の温度が高い程、軟化流動によりレジストパターン504a〜508aの側壁角を小さくできる為、予めレジストパターン504a〜508aの側壁角とベーク温度との関係を求め、所望の側壁角を有するレジストパターン504a〜508aを形成する為のベーク温度でベーク処理する必要がある。尚、ガラス転移温度以上の温度でベーク処理した場合、側壁角が丸くなり、正確にレジストパターン504a〜508aの側壁角を計測することが困難である。この為、レジストパターン底部から1μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターン504a〜508aの側壁角と定義している。尚、上記の現像処理と光照射処理とガラス転移温度以上でのベーク処理は、光照射ユニットが内設された専用の現像装置により連続処理を行っている(図5−B参照)。
【0077】
次に、当該レジストパターン504a〜508aをマスクに結晶質シリコン膜503bとその表層膜であるシリコン酸化膜(図示せず)をドライエッチング処理し、膜厚50nmの結晶質シリコン膜503bから成る島状の半導体層504b〜508bを形成する。この半導体層504b〜508bはTFTの活性層となる島状の領域で、後にTFTのソース領域とドレイン領域とが形成される領域である。ドライエッチング処理の際、RIE型のドライエッチング装置を使用し、エッチングガスであるCF4とO2のガス流量比が50:45のエッチング条件でドライエッチング処理しており、レジスト後退方によるテーパーエッチング処理が行われている。この為、被エッチング膜である半導体層504b〜508bの側壁部は、特に便宜上図示してないが、順テーパー形状に形成されている(注:図中では便宜上矩形状で図示)。尚、半導体層504b〜508bを順テーパー形状に形成する理由は、後工程で成膜されるゲート絶縁膜やゲート電極膜の段差部での被覆性を改善する為である(図6−A参照)。
【0078】
次に、ドライエッチング処理後の不要なレジストパターン(図示せず)について、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。ドライエッチング処理後のレジストパターン(図示せず)は、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターン(図示せず)の表面に除去の困難な変質層が生成されている。当該変質層の除去処理には酸素プラズマによる炭酸ガスへの分解処理であるアッシング工程が好適であり、変質層除去後のレジストパターンの除去処理には有機系のレジスト剥離液による溶解処理であるレジスト剥離工程が好適である。この為、本実施形態では、アッシング工程による当該変質層の除去処理を行い、その後に有機系のレジスト剥離液によるレジスト剥離工程を行っている。ところで、ドライエッチング処理後のレジストパターン(図示せず)は、現像後の段階で超高圧水銀灯のg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光の照射による多量のインデンカルボン酸の生成が行われている。従って、表層部分の変質層をアッシング除去した残りのレジスト材は、レジスト剥離液に対する溶解性が促進されており、レジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である(図6−A参照)。
【0079】
次に、半導体層504b〜508bを被覆する様に、膜厚30〜200nm、好ましくは膜厚80〜130nmのシリコン酸化膜又はシリコン酸窒化膜から成るゲート絶縁膜509をプラズマCVD法又は減圧CVD法により堆積する。本実施形態では、膜厚100nmのシリコン酸化膜から成るゲート絶縁膜509をプラズマCVD法で堆積している。この際、堆積の前洗浄として、半導体層504b〜508bの表面に付着している自然酸化膜(図示せず)を除去する為、所定時間の希フッ酸洗浄を行う。尚、ゲート絶縁膜509の膜厚は、後工程で成膜する上層のゲート電極膜からの応力を回避する為、80nm以上の膜厚が必要であることが知られており、この点を考慮して設定されている(図6−B参照)。
【0080】
次に、膜厚5〜50nm、好ましくは膜厚20〜40nmのTaN膜から成る第1層ゲート電極膜510をスパッタ法により堆積する。本実施形態では、膜厚30nmのTaN膜から成る第1層ゲート電極膜510を堆積している。その後、膜厚200〜600nm、好ましくは膜厚300〜500nm、より好ましくは膜厚350〜500nmのW膜から成る第2層ゲート電極膜511をスパッタ法により堆積する。本実施形態では、膜厚370nmのW膜から成る第2層ゲート電極膜511を堆積している。尚、TaN膜の膜厚は、ドライエッチング時のテーパー形状領域に於ける残膜厚の制御性、及びスルードープ法によりTaN膜を通過させて不純物元素をドーピングする際のドーピング特性の両方を考慮して設定されている。また、W膜の膜厚は、不純物元素をドーピングする際のW膜のチャネリング現象を防止する為、340nm以上の膜厚が必要なことが知られており、この点を考慮して設定されている(図6−B参照)。
【0081】
次に、本発明のレジストパターン形成工程を連続処理することのできる現像装置を適用したフォトリソグラフィ工程により、汎用のDNQ−ノボラック樹脂系のポジ型レジストから成るレジストパターン512a〜517aを形成する。当該レジストパターン512a〜517aはゲート電極と保持容量用電極とソース配線等を形成する為のレジストパターンで、上記の半導体層形成工程と基本的に同じレジストパターン形成工程である為、以下に簡略化して記載する。即ち、スピン塗布及びプリベーク処理により、DNQ−ノボラック樹脂系のポジ型レジストから成る所定膜厚のレジスト膜を成膜する。その後、所定の設計パターンが配置されたマスクを介して、等倍投影露光装置で所定時間の露光処理を行う。しかる後に、TMAH現像液(2.38%)で所定時間の現像処理を行うことにより、ゲート電極と保持容量用電極とソース配線等を形成する為の所定寸法のレジストパターン(図示せず)を形成し、DNQ感光剤の感光波長域の光である波長350〜450nmの光を照射する。この際、本実施形態では超高圧水銀灯のg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光を現像後のレジストパターン(図示せず)に照射している。引き続き、当該レジストパターン(図示せず)を軟化流動させる為、ガラス転移温度以上の温度で所定時間のベーク処理を行い、所望の側壁角を有する所定寸法のレジストパターン512a〜517aを形成する。尚、上記の現像処理と光照射処理とガラス転移温度以上でのベーク処理は、波長350〜450nmの波長範囲の光を照射する為の光照射ユニットが内設された専用の現像装置で連続的に処理を行っている(図7−A参照)。
【0082】
次に、レジストパターン512a〜517aをマスクに、膜厚30nmのTaN膜から成る第1層ゲート電極膜510と膜厚370nmのW膜から成る第2層ゲート電極膜511とから成る金属積層膜をドライエッチング処理する。当該ドライエッチング処理には松下電器産業製の高密度プラズマ利用のICPドライエッチング装置(装置名:E645)が使用され、テーパーエッチング処理と異方性エッチング処理との複合エッチング処理である3ステップのドライエッチング処理を行い、第1層ゲート電極512c〜515cと第2層ゲート電極512b〜515bとから成る所定寸法のゲート電極を形成し、同時に第1層保持容量電極516cと第2層保持容量電極516bとから成る所定寸法の保持容量電極、第1層ソース配線用電極517cと第2層ソース配線用電極517bとから成る所定寸法のソース配線用電極を形成する。当該ドライエッチング工程に於いて、第2層電極512b〜517b(第2層ゲート電極512b〜515bと第2層保持容量電極516bと第2層ソース配線用電極517bとから成る電極の総称)は、第1層電極512c〜517c(第1層ゲート電極512c〜515cと第1層保持容量電極516cと第1層ソース配線用電極517cとから成る電極の総称)よりチャネル方向の寸法が短く形成されている。また、第1層電極512c〜517cの第2層電極512b〜517bからの露出領域に該当する部分は、端部に近づくにつれ徐々に薄膜化したテーパー形状に形成されている。ところで、レジストパターン512a〜517aは通常のレジストパターンと比較し、ガラス転移温度の低下作用の為、ガラス転移温度以上の温度でのベーク処理により、レジストパターン512a〜517aの側壁角を更に小さく形成することが可能である。従って、当該3ステップのドライエッチング工程に於いて、第2層電極512b〜517bからの露出領域に該当する第1層電極512c〜517cのテーパー領域の寸法を更に長く形成することが可能である。尚、レジストパターン512a〜517aはドライエッチング時のレジスト後退現象により形状縮小(図示せず)が進み、ゲート絶縁膜509は第1層電極512c〜517cからの露出領域で膜減りが進み、ゲート絶縁膜518の形状に変形している(図7−B参照)。
【0083】
この様な3ステップから成るドライエッチング処理の具体的処理は、以下の通りである。即ち、第1ステップのドライエッチング処理は、W膜から成る第2層ゲート電極膜511のみをテーパーエッチング処理する為のものある。この際のドライエッチング条件としては、CF4とCl2とO2の混合ガスのガス流量が各々25sccm(CF4)と25sccm(Cl2)と10sccm(O2)で、ICP電力が500W(ICP電力密度:1.019W/cm2)、バイアス電力が150W(バイアス電力密度:0.96W/cm2)、ガス圧力が1.0Paであり、ジャストエッチング(通常120秒程度)に10%のオーバーエッチングを追加したエッチング時間でドライエッチング処理を行っている。第2ステップのドライエッチング処理は、第1ステップのドライエッチング処理で形成した第2層電極(W膜)(図示せず)をマスクに第1層ゲート電極膜(TaN膜)510を異方性エッチング処理する為のものである。この際のエッチング条件としては、CF4とCl2の混合ガスのガス流量が各々30sccm(CF4)と30sccm(Cl2)で、ICP電力が500W(ICP電力密度:1.019W/cm2)、バイアス電力が10W(バイアス電力密度:0.064W/cm2)、ガス圧力が1.0Paであり、ジャストエッチング(通常45秒程度)に15秒のオーバーエッチングを追加したエッチング時間でドライエッチング処理を行っている。第3ステップのドライエッチング処理は、第1ステップと第2ステップのドライエッチング処理により、レジストパターン形状が縮小後退したレジストパターン(図示せず)をマスクに第2層ゲート電極(図示せず)を異方性エッチング処理し、矩形に近い形状の第2層電極512b〜517bと、第2層電極512b〜517bからの露出領域に該当する第1層電極512c〜517cを端部に近づくにつれ薄膜化したテーパー形状に形成する為のものである。この際のエッチング条件としては、SF6とCl2とO2の混合ガスのガス流量が各々24sccm(CF4)と12sccm(Cl2)と24sccm(O2)で、ICP電力が700W(ICP電力密度:1.427W/cm2)、バイアス電力が4W(バイアス電力密度:0.026W/cm2)、ガス圧力が1.3Paであり、25秒の固定したエッチング時間でドライエッチング処理を行っている(図7−B参照)。
【0084】
次に、ドライエッチング処理後の不要なレジストパターン(図示せず)について、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。ドライエッチング処理後のレジストパターン(図示せず)は、表面に除去の困難な変質層が生成されている。当該変質層の除去処理にはアッシング工程が好適であり、変質層除去後のレジストパターンの除去処理にはレジスト剥離工程が好適である。この為、本実施形態では、アッシング工程による当該変質層の除去処理を行い、その後にレジスト剥離液によるレジスト剥離工程を行っている。ところで、ドライエッチング処理後のレジストパターン(図示せず)は、現像後の段階で超高圧水銀灯のg線(436nm)とh線(405nm)とi線(365nm)とから成る多波長光の照射による多量のインデンカルボン酸の生成が行われている。従って、表層部分の変質層をアッシング除去した残りのレジスト材は、レジスト剥離液に対する溶解性が促進されており、レジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である(図7−B参照)。
【0085】
次に、イオンドーピング装置を使用して、第1層電極512c〜516cをマスクに第2のドーピング処理であるP(即ち、リン)元素から成る低ドーズ量のn型不純物をドーピングする。当該第2のドーピング処理により、第1層電極512c〜516cの外側の領域に対応する半導体層504b〜508bにn型不純物の低濃度不純物領域(n−−領域)519〜523が形成される。この際、低濃度不純物領域(n−−領域)519〜523の形成に於いては、所謂スルードープ法により上層膜であるゲート絶縁膜518を介してドーピングしている。尚、ドーピング条件としては、イオン源にホスフィン(PH3)希釈率3〜20%濃度のホスフィン(PH3)/水素(H2)を使用し、加速電圧30〜90kVでドーズ量6×1012〜1.5×1014atoms/cm2が考えられるが、本実施形態ではホスフィン(PH3)希釈率5%濃度のホスフィン(PH3)/水素(H2),加速電圧50kV,ドーズ量3×1013atoms/cm2のドーピング条件でドーピングしている(図8−A参照)。
【0086】
次に、通常のフォトリソグラフィ処理により、不純物をドーピング処理する為のマスクであるレジストパターン524〜525を形成する。当該レジストパターン524〜525は、GOLD構造の駆動回路606であるpチャネル型TFT602とLDD構造の画素TFT604の作製領域に形成され、GOLD構造の駆動回路606であるnチャネル型TFT601,603並びに保持容量605の作製領域には形成されない。この際、GOLD構造のpチャネル型TFT602の作製領域に於いては、レジストパターン524の端部が、半導体層505bの外側に位置する様に、即ち半導体層505bを完全に被覆する様に形成される。また、LDD構造の画素TFT604の作製領域に於いては、レジストパターン525の端部が半導体層507bの内側で第1層ゲート電極515cから所定の距離だけ外側に位置する様に、即ち第1層ゲート電極515cの端部からLoff領域(詳細は後の工程で説明)の分だけ外側に位置する様に形成される(図8−B参照)。
【0087】
次に、イオンドーピング装置を使用して、レジストパターン524〜525をマスクに第3のドーピング処理であるP元素から成る高ドーズ量のn型不純物をドーピングする。この際、GOLD構造の駆動回路606であるnチャネル型TFT601,603の作製領域に於いては、第1層ゲート電極512c,514cの外側に対応する半導体層504b,506bには、既にn型不純物の低濃度不純物領域(n−−領域)519,521が形成されているが、その上からn型不純物の高濃度不純物領域(n+領域)526,528が形成され、同時に第1層ゲート電極512c,514cの第2層ゲート電極512b,514bからの露出領域に対応する半導体層504b,506bに、n型不純物の低濃度不純物領域(n−領域)527,529が形成される。この様にして形成される高濃度不純物領域(n+領域)526,528はGOLD構造のソース領域又はドレイン領域としての機能を有し、低濃度不純物領域(n−領域)527,529はGOLD構造のLov領域(ゲート電極とオーバーラップしている電界緩和領域のこと)である電界緩和領域としての機能を有することになる。また、保持容量605の作製領域に於いても、同様にn型不純物の高濃度不純物領域(n+領域)532と低濃度不純物領域(n−領域)533が形成される。此処で形成されたn型不純物の高濃度不純物領域(n+領域)532と低濃度不純物領域(n−領域)533は、当該領域がTFTでなく保持容量605の作製領域である為、容量形成用電極の片側としての機能を有している(図8−B参照)。
【0088】
一方、LDD構造の画素TFT604の作製領域に於いては、当該第3のドーピング処理により、レジストパターン525の外側に対応する半導体層507bにn型不純物の高濃度不純物領域(n+領域)530が形成される。当該半導体層507bには、既にn型不純物の低濃度不純物領域(n−−領域)522が形成されているが、高濃度不純物領域(n+領域)530の形成に伴い、当該低濃度不純物領域(n−−領域)522は、高濃度不純物領域(n+領域)530と結果として形成される低濃度不純物領域(n−−領域)531とに区分されることになる。この様にして形成される高濃度不純物領域(n+領域)530はLDD構造のソース領域又はドレイン領域としての機能を有し、低濃度不純物領域(n−−領域)531はLDD構造のLoff領域(ゲート電極とオーバーラップしてない電界緩和領域のこと)である電界緩和領域としての機能を有することになる。尚、本明細書でLoff領域とは、ゲート電極とオーバーラップしてないLDD構造の電界緩和領域のことである。この際のドーピング条件としては、イオン源にホスフィン(PH3)希釈率3〜20%濃度のホスフィン(PH3)/水素(H2)を使用し、加速電圧30〜90kVでドーズ量6×1014〜1.5×1016atoms/cm2が考えられるが、本実施形態ではホスフィン(PH3)希釈率5%濃度のホスフィン(PH3)/水素(H2),加速電圧65kV,ドーズ量3×1015atoms/cm2のドーピング条件でドーピング処理している(図8−B参照)。
【0089】
上記の高濃度不純物領域(n+領域)526,528,530,532と低濃度不純物領域(n−領域)527,529,533は、上層膜を介してドーピングする所謂スルードープ法で形成されている。スルードープ法とは上層膜を介して目的物質層に不純物をドーピングするドーピング法のことで、上層膜の膜質と膜厚に依存して目的物質層の不純物濃度を変化できる特徴がある。従って、同一のドーピング条件で不純物をドーピングするにも拘わらず、上層膜がイオン阻止能の小さいゲート絶縁膜518で構成されている領域に高濃度不純物領域(n+領域)526,528,530,532を形成し、上層膜がイオン阻止能の大きい第1層電極(TaN膜)512c,514c,516cとゲート絶縁膜518との積層膜で構成されている領域に低濃度不純物領域(n−領域)527,529,533を同時に形成することが可能となっている(図8−B参照)。
【0090】
尚、GOLD構造の駆動回路606であるnチャネル型TFT601,603の作製領域に於いては、上記の高濃度不純物領域(n+領域)526,528と低濃度不純物領域(n−領域)527,529の形成に伴い、半導体層504b,506bに於ける第2層ゲート電極512b,514bと重なる領域に、TFTのチャネル形成領域が画定されることになる。また、同様にして、LDD構造の画素TFT604の作製領域に於いて、半導体層507bに於ける第1層ゲート電極515cと重なる領域に、TFTのチャネル領域が画定されることになる(図8−B参照)。
【0091】
次に、ドーピング処理後の不要なレジストパターン524〜525を除去する為、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。この際、レジストパターン524〜525は通常のフォトリソグラフィ工程でパターン形成されており、特にドーピング処理後に於いては、レジストパターン524〜525のレジスト除去性が困難となっている。この点については、酸素プラズマ処理であるアッシング工程の長時間化で対処している。しかる後、通常のフォトリソグラフィ処理により、不純物をドーピング処理する為のマスクであるレジストパターン534〜536を形成する。この際、当該レジストパターン534〜536は、GOLD構造の駆動回路606であるpチャネル型TFT602と保持容量605の作製領域を開口する様に形成される(図9−A参照)。
【0092】
次に、イオンドーピング装置を使用して、第4のドーピング処理であるB元素から成る高ドーズ量のp型不純物をスルードープ法でドーピングする。当該第4のドーピング処理により、GOLD構造の駆動回路606であるpチャネル型TFT602の作製領域に於いては、第1層ゲート電極513cの外側に対応する半導体層505bに、p型不純物の高濃度不純物領域(p+領域)537が形成される。また、第1層ゲート電極513cの第2層ゲート電極513bからの露出領域に対応する半導体層505bに、p型不純物の低濃度不純物領域(p−領域)538が同時に形成される。この様にして形成される高濃度不純物領域(p+領域)537はGOLD構造のソース領域又はドレイン領域としての機能を有し、低濃度不純物領域(p−領域)538はGOLD構造のLov領域(ゲート電極とオーバーラップしている電界緩和領域のこと)である電界緩和領域としての機能を有することになる。一方、保持容量605の作製領域に於いても、同様に、容量形成用電極の片側として機能する高濃度不純物領域(p+領域)539と低濃度不純物領域(p−領域)540とが形成されている(図9−A参照)。
【0093】
ところで、pチャネル型TFT602の作製領域に於けるp型不純物の高濃度不純物領域(p+領域)537には、既にn型不純物の低濃度不純物領域(n−−領域)520が形成されているが、n型不純物の濃度以上のp型不純物がドーピングされる為、全体としてp型の導電型を有する高濃度不純物領域(p+領域)537が形成されることになる。また、保持容量605の作製領域に於いても、既にn型不純物の高濃度不純物領域(n+領域)532と低濃度不純物領域(n−領域)533とが形成されているが、n型不純物の濃度以上のp型不純物がドーピングされる為、全体としてp型の導電型を有する高濃度不純物領域(p+領域)539と低濃度不純物領域(p−領域)540とが形成されている。尚、p型不純物の高濃度不純物領域(p+領域)537,539と低濃度不純物領域(p−領域)538,540は、n型不純物領域の場合と同様に、上層膜の膜質や膜厚の違いを利用してスルードープ法により同時に形成されている。また、この際のドーピング条件としては、イオン源にジボラン(B2H6)希釈率3〜20%濃度のジボラン(B2H6)/水素(H2)を使用し、加速電圧60〜100kVでドーズ量4×1015〜1×1017ions/cm2が考えられるが、本実施形態ではジボラン(B2H6)希釈率5%濃度のジボラン(B2H6)/水素(H2),加速電圧80kV,ドーズ量2×1016ions/cm2のドーピング条件でドーピングしている(図9−A参照)。
【0094】
次に、ドーピング処理後の不要なレジストパターン534〜536を除去する為、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。この際、レジストパターン534〜536は通常のフォトリソグラフィ工程でパターン形成されており、特にドーピング処理後に於いては、レジストパターン534〜536のレジスト除去性が困難となっている。この点については、酸素プラズマ処理であるアッシング工程の長時間化で対処している。しかる後、膜厚50〜300nm、好ましくは膜厚100〜200nmのシリコン窒化膜又はシリコン酸窒化膜から成る第1の層間絶縁膜541をプラズマCVD法により堆積する。本実施形態では、膜厚150nmのシリコン窒化膜から成る第1の層間絶縁膜541をプラズマCVD法により堆積している。引き続き、半導体層504b〜508bにドーピングされたn型不純物(P元素)又はp型不純物(B元素)の熱活性化の為、ファーネス炉に於いて、600℃−12時間の熱処理を行う。当該熱処理は、n型又はp型不純物の熱活性化処理の為に行うものであるが、ゲート電極の真下に位置するチャネル領域に存在する触媒元素(Ni元素)を不純物によりゲッタリングする目的も兼ねている。尚、第1の層間絶縁膜541の堆積前に当該熱活性化処理を行っても良いが、ゲート電極等の配線材料の耐熱性が弱い場合は、第1の層間絶縁膜541の堆積後に行う方が好ましい。当該熱処理に続いて、半導体層504b〜508bのダングリングボンドを終端させる為、410℃−1時間の水素化処理を水素3%含有の窒素雰囲気中で行う(図9−B参照)。
【0095】
次に、第1の層間絶縁膜541の上に、膜厚0.7〜3μm、好ましくは膜厚1〜2μmのアクリル樹脂膜から成る第2の層間絶縁膜542を成膜する。本実施形態では、膜厚1.6μmのアクリル樹脂膜から成る第2の層間絶縁膜542を成膜している。当該アクリル樹脂膜の成膜は、スピン塗布法でアクリル樹脂膜を塗布した後、オーブンベーク炉で熱処理することにより成膜される。その後、通常のフォトリソグラフィ処理と酸素プラズマ(厳密には5%のCF4含有)によるドライエッチング処理により、アクリル樹脂膜から成る第2の層間絶縁膜542に所定寸法のコンタクトホール543を形成する。此処で、コンタクトホール543は、n型不純物の高濃度不純物領域(n+領域)526,528,530及びp型不純物の高濃度不純物領域(p+領域)537,539、更にはソース配線として機能するソース配線用電極517bc(第1層ソース配線用電極517cと第2層ソース配線用電極517bとで構成)に接続する様に形成されている。尚、ドライエッチング処理後のレジストパターン(図示せず)は、酸素プラズマ(厳密には5%のCF4含有)でアクリル樹脂膜をドライエッチング処理する過程で膜減りにより少ししか残存してないが、残存したレジストパターン(図示せず)の除去はレジスト剥離液処理で行っている(図10−A参照)。
【0096】
次に、スパッタ前洗浄として希フッ酸処理により、コンタクトホール543の底部に露出している結晶質シリコン膜503bから成る半導体層504b〜508bの表面を洗浄する。その後、Ti(100nm)/Al(350nm)/Ti(100nm)の3層膜から成る金属積層膜(図示せず)をスパッタ法により堆積する。尚、当該金属積層膜に於いて、膜厚100nmの1層目のTi膜はコンタクト抵抗の低抵抗化とシリコンとアルミニウムの相互拡散を防止する目的で堆積され、膜厚100nmの3層目のTi膜はアルミニウム配線表面のヒロックを防止する目的で堆積されている。金属積層膜を堆積した後、通常のフォトリソグラフィ処理により、金属積層膜上に所定寸法の配線形成用のレジストパターン(図示せず)を形成する(図10−B参照)。
【0097】
次に、塩素系のエッチングガスを使用してドライエッチング処理を行うことにより、所定寸法の金属積層膜配線544〜549と接続電極550,552,553とゲート配線551とを同時に形成する。金属積層膜配線544〜549は、駆動回路606の高濃度不純物領域(n+領域)526,528と高濃度不純物領域(p+領域)537とに電気的に接続する様に形成されている。また、接続電極550は、画素TFT604の高濃度不純物領域(n+領域)530とソース配線として機能する第2層ソース配線用電極517bとを電気的に接続する様に形成されている。また、接続電極552は画素TFT604の高濃度不純物領域(n+領域)530と電気的に接続する様に形成されており、接続電極553は保持容量605の高濃度不純物領域(p+領域)539と電気的に接続する様に形成されている。また、ゲート配線551は、画素TFT604の複数の第2層ゲート電極515bを電気的に接続する様に形成されている。尚、第2の層間絶縁膜542に有機系のアクリル樹脂膜が適用されている為、レジスト除去処理にアッシング工程を導入することができず、レジスト剥離工程のみでレジストパターン(図示せず)の除去処理を行っている(図10−B参照)。
【0098】
次に、膜厚80〜130nm、好ましくは膜厚100〜120nmの透明導電膜であるITO(Indium−TiN−Oxideの略)膜をスパッタ法により堆積する。本実施形態では、膜厚110nmのITO膜をスパッタ法により堆積している。しかる後、通常のフォトリソグラフィ処理により、所定寸法の画素電極用のレジストパターン(図示せず)を形成する。引き続き、関東化学(株)製の商品名「ITO−04N」のエッチング液を使用して、ウェットエッチング処理を行う。当該ウェットエッチング処理により、ITO膜から成る所定寸法の画素電極554が接続電極552,553に接続される様に形成される。画素電極554は、接続電極552を介して、画素TFT604のソース領域又はドレイン領域として機能する高濃度不純物領域(n+領域)530と電気的に接続されており、更に接続電極553を介して、保持容量605の高濃度不純物領域(p+領域)539とも電気的に接続されている。ウェットエッチング処理の後、不要なレジストパターン(図示せず)を除去する為、レジスト剥離工程から成るレジスト除去処理を行う。此処では、第2の層間絶縁膜542に有機系のアクリル樹脂膜が適用されている為、レジスト除去処理にアッシング工程を導入することができず、レジスト剥離工程のみでレジストパターン(図示せず)の除去処理を行っている(図10−B参照)。
【0099】
以上の様に、アクティブマトリクス型液晶表示装置の作製工程に本発明のレジストパターン形成工程を連続処理することのできる現像装置を適用した場合、以下の様な作用効果を挙げることが可能である。DNQ感光剤の感光波長域の光である波長350〜450nmの光を半導体層形成用レジストパターン及びゲート等の電極形成用レジストパターンに照射することにより、ガラス転移温度が低下する為、当該レジストパターンの所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進により当該レジストパターンの側壁角をより小さくすることが可能である。この為、被エッチングパターンである半導体層やゲート電極等のパターンでのテーパー領域の寸法は、より長い方向で制御可能である。このことは、特にGOLD構造ゲート電極の形成工程で有利であり、GOLD構造ゲート電極のLov領域の寸法を更に大きくする方向で制御可能な為、TFT特性に対するプロセス余裕度の向上の点で有効である。また、ドライエッチング処理後のレジストパターンを除去処理する際、アッシング工程とレジスト剥離工程とにより、レジスト残渣無く、完全にレジスト除去処理することが可能であり、半導体装置の品質向上に対しても有効である。尚、本実施形態に於いては、アクティブマトリクス型液晶表示装置の作製工程について具体的に説明したが、アクティブマトリクス型のEL表示装置の作製工程にも適用可能であることは言うまでもない。
【0100】
〔実施形態5〕
本実施形態では、本発明のレジストパターン形成方法や現像装置を適用して作製される表示装置を組み込んだ電子機器の具体例について記載する。当該表示装置としては、アクティブマトリクス型の液晶表示装置及びEL表示装置等があり、様々な電子機器の表示部に適用されている。此処では、表示装置が表示部に適用された電子機器の具体例を図14〜16に基づき記載する。
【0101】
尚、表示装置が表示部に適用された電子機器としては、ビデオカメラとデジタルカメラとプロジェクター(リア型又はフロント型)とヘッドマウントディスプレイ(ゴーグル型ディスプレイ)とゲーム機とカーナビゲーションとパーソナルコンピュータと携帯情報端末(モバイルコンピュータ,携帯電話,電子書籍等)等が挙げられる。
【0102】
図14−Aは、本体1001と映像入力部1002と表示装置1003とキーボード1004とで構成されたパーソナルコンピュータである。当該表示装置1003及び他の回路に、本発明の表示装置を適用することができる。
【0103】
図14−Bはビデオカメラであり、本体1101と表示装置1102と音声入力部1103と操作スイッチ1104とバッテリー1105と受像部1106とで構成される。当該表示装置1102及び他の回路に、本発明の表示装置を適用することができる。
【0104】
図14−Cはモバイルコンピュータ(モービルコンピュータ)であり、本体1201とカメラ部1202と受像部1203と操作スイッチ1204と表示装置1205とで構成される。当該表示装置1205及び他の回路に、本発明の表示装置を適用することができる。
【0105】
図14−Dはゴーグル型ディスプレイであり、本体1301と表示装置1302とアーム部1303とで構成される。当該表示装置1302及び他の回路に、本発明の表示装置を適用することができる。
【0106】
図14−Eはプログラムを記録した記録媒体(以下、記録媒体と略記)に用いるプレーヤーであり、本体1401と表示装置1402とスピーカー部1403と記録媒体1404と操作スイッチ1405とで構成される。尚、この装置は記録媒体としてDVD及びCD等が用いられ、音楽鑑賞又はゲーム又はインターネットに利用可能である。当該表示装置1402及び他の回路に、本発明の表示装置を適用することができる。
【0107】
図14−Fは携帯電話であり、表示用パネル1501と操作用パネル1502と接続部1503と表示部1504と音声出力部1505と操作キー1506と電源スイッチ1507と音声入力部1508とアンテナ1509とで構成される。表示用パネル1501と操作用パネル1502は、接続部1503で接続されている。表示用パネル1501の表示部1504が設置されている面と操作用パネル1502の操作キー1506が設置されている面との角度θは、接続部1503に於いて任意に変えることができる。尚、当該表示部1504に、本発明の表示装置を適用することができる(図14参照)。
【0108】
図15−Aはフロント型プロジェクターであり、光源光学系及び表示装置1601とスクリーン1602とで構成される。当該表示装置1601及び他の回路に、本発明の表示装置を適用することができる。
【0109】
図15−Bはリア型プロジェクターであり、本体1701と光源光学系及び表示装置1702とミラー1703〜1704とスクリーン1705とで構成される。当該表示装置1702及び他の回路に、本発明の表示装置を適用することができる。
【0110】
尚、図15−Cは、図15−Aに示された光源光学系及び表示装置1601と図13−Bに示された光源光学系及び表示装置1702に於ける構造の一例を示した図である。光源光学系及び表示装置1601,1702は、光源光学系1801とミラー1802,1804〜1806とダイクロイックミラー1803と光学系1807と表示装置1808と位相差板1809と投射光学系1810とで構成される。投射光学系1810は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示装置1808を3個使用している為、三板式と呼ばれている。また、同図の矢印で示した光路に於いて、光学レンズ及び偏光機能を有するフィルム又は位相差を調整する為のフィルム又はIRフィルム等を適宜に配設しても良い。
【0111】
図15−Dは、図15−Cに於ける光源光学系1801の構造の一例を示した図である。本実施例に於いては、光源光学系1801はリフレクター1811と光源1812とレンズアレイ1813〜1814と偏光変換素子1815と集光レンズ1816とで構成される。尚、同図に示した光源光学系1801は単なる一例であり、当該構成に限定されないことは言うまでもない。例えば、光源光学系1801に、光学レンズ及び偏光機能を有するフィルム又は位相差を調整するフィルム又はIRフィルム等を適宜に付設しても良い(図15参照)。
【0112】
図16−Aは、単板式の例を示したものである。同図に示した光源光学系及び表示装置は、光源光学系1901と表示装置1902と投射光学系1903と位相差板1904とで構成される。投射光学系1903は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は、図15−Aと図15−Bに於ける光源光学系及び表示装置1601,1702に適用できる。また、光源光学系1901は、図15−Dに示した光源光学系を使用しても良い。尚、表示装置1902にはカラーフィルター(図示しない)が付設されており、表示映像のカラー化が図られている。
【0113】
図16−Bに示した光源光学系及び表示装置は図16−Aの応用例であり、カラーフィルターを付設する代わりに、RGBの回転カラーフィルター円板1905を適用して表示映像をカラー化している。同図に示した光源光学系及び表示装置は、図15−Aと図15−Bに於ける光源光学系及び表示装置1601,1702に適用できる。
【0114】
図16−Cに示した光源光学系及び表示装置は、カラーフィルターレス単板式と呼ばれている。この方式は、表示装置1916にマイクロレンズアレイ1915を付設し、ダイクロイックミラー(緑)1912とダイクロイックミラー(赤)1913とダイクロイックミラー(青)1914とを適用して表示映像をカラー化している。投射光学系1917は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は、図15−Aと図15−Bに於ける光源光学系及び表示装置1601,1702に適用できる。また、光源光学系1911としては、光源の他に結合レンズ及びコリメーターレンズを用いた光学系を適用しても良い(図16参照)。
【0115】
以上の様に、本発明は、その適用範囲が極めて広く、アクティブマトリクス型の液晶表示装置及びEL表示装置等の表示装置を組み込んだ様々な電子機器に適用可能である。
【0116】
【発明の効果】
第1の効果は、所望の側壁角を有するレジストパターンの形成とレジスト除去性の両立を実現できる為、レジスト後退法によるテーパーエッチング工程に於けるプロセス余裕度の向上を図ることが可能なことである。
【0117】
第2の効果は、レジストパターンのガラス転移温度の低下により、ガラス転移温度以上の温度でのベーク処理時にレジストパターンの軟化流動の促進を図ることが可能なことである。従って、GOLD構造TFTのゲート電極形成工程に於いて、Lov領域の寸法を更に大きくする方向で制御可能である為、TFT特性に対するプロセス余裕度の向上に有効なことである。
【0118】
第3の効果は、GOLD構造TFTのゲート電極形成工程に於いて、Lov領域の寸法を更に大きくする方向で制御可能である為、TFT特性の安定化に有効なことである。
【0119】
第4の効果は、ドライエッチング処理後のレジストパターンを除去処理する際、アッシング工程とレジスト剥離工程とにより、レジスト残渣無く、完全にレジスト除去処理することが可能な為、半導体装置の品質向上と歩留向上に有効なことである。
【0120】
第5の効果は、本発明の現像装置を適用することにより、第1〜第4の効果を維持した状態で、レジストパターン形成工程の高スループット化を図ることが可能なことである。
【図面の簡単な説明】
【図1】 レジストパターンの形成工程を示す工程断面図である。
【図2】 GOLD構造TFTの作製工程を示す工程断面図である。
【図3】 現像装置の全体概略を示す平面図である。
【図4】 光照射ユニットの具体的構成を示す断面図である。
【図5】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図6】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図7】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図8】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図9】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図10】アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図11】GOLD構造TFTの構造を示す断面図及びレジストパターンの側壁角とLov領域の寸法との間の相関関係を示す相関データーである。
【図12】実験1の結果を示す光学顕微鏡の写真データーである。
【図13】実験2の結果を示す断面SEM写真データーである。
【図14】表示装置を組み込んだ電子機器の例を示す概略図である。
【図15】表示装置を組み込んだ電子機器の例を示す概略図である。
【図16】表示装置を組み込んだ電子機器の例を示す概略図である。
Claims (6)
- 被加工物上にジアゾナフトキノン感光剤を含むポジ型レジストをスピン塗布してレジスト膜を成膜し、
前記レジスト膜にプリベーク処理を行い、
前記レジスト膜にマスクを介して露光処理を行い、
前記レジスト膜に現像処理を行い、
ポストベークを行ってレジストパターンを形成し、
前記レジストパターンに前記感光剤の感光波長域の光を照射してガラス転移温度を低下させ、
前記レジストパターンを前記感光剤を含むポジ型レジストのガラス転移温度以上の温度でベーク処理し、
前記レジストパターンをマスクにして前記被加工物に対してドライエッチング処理し、
前記レジストパターンを除去処理することを特徴とする半導体装置の作製方法。 - 請求項1において、前記ドライエッチング処理によって前記被加工物の端部にテーパー形状を作製することを特徴とする半導体装置の作製方法。
- 第1層ゲート電極膜を成膜し、
前記第1層ゲート電極膜上に第2層ゲート電極膜を成膜し、
前記第2層ゲート電極膜上にジアゾナフトキノン感光剤を含むポジ型レジストをスピン塗布してレジスト膜を成膜し、
前記レジスト膜にプリベーク処理を行い、
前記レジスト膜にマスクを介して露光処理を行い、
前記レジスト膜に現像処理を行い、
ポストベークを行ってレジストパターンを形成し、
前記レジストパターンに前記感光剤の感光波長域の光を照射してガラス転移温度を低下させ、
前記レジストパターンを前記感光剤を含むポジ型レジストのガラス転移温度以上の温度でベーク処理し、
前記レジストパターンをマスクとしてテーパーエッチング処理及び異方性エッチング処理を行って、概矩形形状の第2層ゲート電極膜及び順テーパー形状の第1層ゲート電極膜とで構成されるゲート電極を形成し、
前記レジストパターンを除去処理することを特徴とする半導体装置の作製方法。 - 請求項3において、前記第1層ゲート電極膜は窒化タンタル膜であり、前記第2層ゲート電極膜はタングステン膜であることを特徴とする半導体装置の作製方法。
- 請求項4において、前記レジストパターンをマスクとして、タングステン膜をテーパーエッチングして順テーパー形状を有するタングステン膜を形成し、
前記タングステン膜をマスクとして、前記窒化タンタル膜を異方性エッチングし、
前記レジストパターンをマスクとして、前記タングステン膜を異方性エッチングして、概矩形形状のタングステン膜及び順テーパー形状の窒化タンタル膜とで構成されるゲート電極を形成することを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項5のいずれか1項において、前記感光剤を含むポジ型レジストはジアゾナフトキノン−ノボラック樹脂系のレジストであることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003101633A JP4339005B2 (ja) | 2002-04-04 | 2003-04-04 | 半導体装置の作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002102178 | 2002-04-04 | ||
JP2003101633A JP4339005B2 (ja) | 2002-04-04 | 2003-04-04 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004006788A JP2004006788A (ja) | 2004-01-08 |
JP2004006788A5 JP2004006788A5 (ja) | 2006-04-20 |
JP4339005B2 true JP4339005B2 (ja) | 2009-10-07 |
Family
ID=30446630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003101633A Expired - Fee Related JP4339005B2 (ja) | 2002-04-04 | 2003-04-04 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4339005B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7875419B2 (en) | 2002-10-29 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for removing resist pattern and method for manufacturing semiconductor device |
JP4611690B2 (ja) * | 2004-09-03 | 2011-01-12 | 東京応化工業株式会社 | レジストパターンの形成方法ならびにこれを用いた微細パターンの形成方法および液晶表示素子の製造方法 |
JP5137342B2 (ja) * | 2005-06-30 | 2013-02-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7807516B2 (en) | 2005-06-30 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
JP2008085231A (ja) * | 2006-09-28 | 2008-04-10 | Sharp Manufacturing System Corp | 基板上の残留有機物除去方法 |
KR102080065B1 (ko) | 2013-04-30 | 2020-04-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
US10755926B2 (en) * | 2017-11-20 | 2020-08-25 | International Business Machines Corporation | Patterning directly on an amorphous silicon hardmask |
-
2003
- 2003-04-04 JP JP2003101633A patent/JP4339005B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004006788A (ja) | 2004-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4673513B2 (ja) | 半導体装置の作製方法 | |
US7799515B2 (en) | Method of fabricating semiconductor device, and developing apparatus using the method | |
US7198992B2 (en) | Method of manufacturing a semiconductor device comprising doping steps using gate electrodes and resists as masks | |
JP5371156B2 (ja) | 半導体装置の作製方法 | |
US7696100B2 (en) | Method for manufacturing semiconductor device | |
JP3961240B2 (ja) | 半導体装置の作製方法 | |
US6773996B2 (en) | Semiconductor device and method for manufacturing same | |
JP4954401B2 (ja) | 半導体装置の製造方法 | |
US7875419B2 (en) | Method for removing resist pattern and method for manufacturing semiconductor device | |
JP4339005B2 (ja) | 半導体装置の作製方法 | |
JP4011304B2 (ja) | 半導体装置およびその作製方法 | |
JP4056720B2 (ja) | 結晶質半導体膜の作製方法 | |
JP4275346B2 (ja) | 半導体装置の作製方法 | |
JP3998930B2 (ja) | 結晶質半導体膜の作製方法及び製造装置 | |
JP4651851B2 (ja) | 半導体装置の作製方法 | |
JP4018432B2 (ja) | 半導体装置の作製方法 | |
JP4364601B2 (ja) | 半導体装置の作製方法 | |
JP4439792B2 (ja) | 半導体装置の作製方法 | |
JP4053256B2 (ja) | 半導体装置の作製方法並びに半導体製造装置 | |
JP4940058B2 (ja) | 半導体装置の作製方法 | |
JP2004031543A (ja) | 薄膜トランジスタの作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060308 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4339005 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |