KR100188001B1 - 반도체 소자의 다층 배선 형성방법 - Google Patents

반도체 소자의 다층 배선 형성방법 Download PDF

Info

Publication number
KR100188001B1
KR100188001B1 KR1019950047587A KR19950047587A KR100188001B1 KR 100188001 B1 KR100188001 B1 KR 100188001B1 KR 1019950047587 A KR1019950047587 A KR 1019950047587A KR 19950047587 A KR19950047587 A KR 19950047587A KR 100188001 B1 KR100188001 B1 KR 100188001B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
metal wiring
lower metal
forming
Prior art date
Application number
KR1019950047587A
Other languages
English (en)
Other versions
KR970053520A (ko
Inventor
유왕희
Original Assignee
윤종용
삼성전자주식회사
김덕중
페어차일드코리아반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사, 김덕중, 페어차일드코리아반도체주식회사 filed Critical 윤종용
Priority to KR1019950047587A priority Critical patent/KR100188001B1/ko
Publication of KR970053520A publication Critical patent/KR970053520A/ko
Application granted granted Critical
Publication of KR100188001B1 publication Critical patent/KR100188001B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

공정 안정화와 수율 향상을 이룰 수 있도록 한 반도체 소자와 다층 배선형성방법이 개시된다. 하부 금속배선이 구비된 반도체 기판상에 절연막을 형성하고, 하부 금속배선상측의 상기 층간 절연막 표면이 소정 부분 노출되도록 층간절연막 상에 감광막 패턴을 형성한다. 상기 감광막 패턴을 마스크로 이용하여 층간 절연막을 선택식각하여 그 내부에 비어 홀을 형성하고, 감광막 패턴을 제거한다. 상기 결과물을 초음파가 인가된 고온 초순수에서 세정하고, 하부 금속배선과 연결되도록 상기 비어 홀을 포함한 층간 절연막 상의 소정 부분에 상부 금속배선을 형성한다. 그 결과, 층간 절연막을 건식식각하는 과정에서 발생된 반응생성물을 초음파가 인가된 고온 초순수를 이용하여 완전하게 제거할 수 있게 되므로 반응 생성물 잔존으로 인해 야기되던 공정 불량(예컨데 외관 불량이나 스텝-커버리지 불량 등) 발생을 미연에 방지할 수 있게 되어 반도체 제조 공정의 안정화를 도모할 수있게 될 뿐 아니라 수율 향상 또한 이룰수 있게 된다.

Description

반도체 소자의 다층 배선 형성방법.
본 발명은 반도체 소자 제조방법에 관한 것으로, 보다 상세하게는 다층 배선이 구비된 반도체 소자 제조시 층간 절연막의 건식식각 과정에서 발생되는 반응 생성물을 완전하게 제거할 수있도록 하여 공정 안정화를 이룰 수 있도록 한 반도체 소자의 다층 밴선 형성방법에 관한 것이다.
반응성 이온 식각(RIE)법을 적용한 층간 절연막 식각시에는 식각 과정에서 떨어져 나온 층간 절연막의 재료나 혹은 식각 마스크로 사용되는 감광막 패턴의 재료가 플라즈마 중에서 중합반응을 일으켜 반응 생성물을 형성하게 된다.
이러한 반응 생성물은 식각 공정 결과 만들어지는 패턴의 측벽에 부착되어 측벽의 식각을 저지하는 역할을 하는데, 상기 반응 생성물이 콘택 홀이나 비어 홀의 바텀면(bottom side) 혹은 그 측벽(side wall)에 잔존하게 되면 후속 공정단계에서 외관 불량이나 스텝-커버리지(step-coverage)불량을 일으키게 된다. 이러한 불량은 특히, 다충 금속배선 형성 공정에서 충간 절연막 식각시에 두드러지게 나타난다.
따라서, 현재는 층간 절연감의 건식식각이 완료되면 산소 플라즈마나 알카리성 용액을 이용한 후처리 공정, 혹은 산성 용액을 이용한 세정 공정을 별도로 실시해 주는 방식으로 잔존 반응 생성물을 제거하고 있다.
그러나 상기 방식을 적용하여 반응 생성물을 제거할 경우에는 공정 진행시 다음과 같은 문게가 발생된다.
산소 플라즈마를 이용한 후처리 공정을 사용하면 비어 홀이나 콘택 홀의 바텀면 혹은 그 측벽에 부착되는 고분자 물질의 일부 제거는 가능하지만 이미 결합된 일산화탄소 화합물의 잔사 형태는 무기물성으로 계속 잔존하게 되며, 산소와 감광막 패턴의 반응에 의해 잔사 현상이 가중화되는 문제점이 있다.
또한 산성 용액에 의한 제거 공정은 고분자 물질의 제거는 가능하지만 상기 공정 진행중에 고분자 물질의 일부 성분이 처리 용액의 불소 이온과 재반응하여 각 층에 큰 고분자성 결합체로 잔존하여 불량을 일으키게 된다.
한편, 알칼리성 용액에 의한 후처리 공정은 공정 완료후에 CI가가 잔존하여 반도체 소자의 치명적 불량을 일으키는 원인으로 작용하게 된다.
이에 본 발명의 목적은 반도체 소자의 다층 배선 형성시 층간 절연막의 건식식각 과정에서 발생되는 반응 생성물을 초음파가 인가된 고온 초순수를 이용한 세정 공정을 통해 제거해 주므로써, 상기 반응 생성물의 잔존으로 인해 야기되던 공정 불량 발생을 막을 수 있도록 하여 반도체 제조 공정의 안정화와 수율향상을 기할 수있도록 한 반도체 소자의 다층 배선 형성방법을 제공함에 있다.
제1a 내지 도 1e는 본 발명에 의한 반도체 소자의 다층 배선 형성방법을 도시한 공정 수순도이다.
* 도면의 주요 부분에 대한 부호의 설명
10 ; 실리콘 기판 20 : 제1금속배선
30 : 층간 절연막 40 : 감광막 패턴
50 : 반응성 생성물 60 : 제2금속배선
상기 목적을 달성하기 위하여 본 발명에서는 반도체 기판 상의 소정 부분에 하부 금속배선을 형성하는 단계와; 상기 하부 금속배선을 포함한 상기 기판상에 절연막을 형성하는 단계와; 상기 하부 금속배선 상측의 상기 층간 절연막 표면이 소정 부분 노출되도록 상기 층간 절연막 상에 감광막 패턴을 형성하는 단계와; 상기 감광막 패턴을 마스크로 이용하여 상기 층간 절연막을 선택식각하여 상기 층간 절연막 내부에 비어 홀을 형성하고, 상기 감광막 패턴을 제거하는 단계와; 상기 결과물을 초음파가 인가된 고온 초순수에서 세정하는 단계; 및 상기 하부금속 배선과 연결되도록 상기 비어 홀을 포함한 상기 층간 절연막 상의 소정 부분에 걸쳐 상부 금속배선을 형성하는 단계로 이루어진 반도체 소자의 다층 배선 형성방법이 제공된다.
상기 공정 결과, 층간 절연막 식각과저에서 반응 생성물이 만들어지더라도 세정 공정을 통해 이를 완전하게 제거할 수 있게 되므로, 반응 생성물이 비어 홀의 바텀면이나 측벽에 잔존되는 것을 막을 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
제1a도 내지 제1e도는 본 발명에서 제시된 반도체 소자의 다층 배선 형성방법을 도시한 공정 수순도를 나타낸 것으로, 이를 참조하여 그 제조방법을 제5단계로 구분하여 살펴보면 다음과 같다.
제1단계에서 제1a도에 도시된 바와 같이 반도체 기판(10)상에 Al이나 Cu 합금 재질의 하부 금속배선(20)을 형성한 뒤, 상기 하부 금속배선(20)을 포함한 기판(10)전면에 산화막 재질의 층간 절연막(30)을 형성한다.
제2단계에서, 제1b도에 도시된바와 같이 층간 절연막(30)상에 감광막을 형성하고, 사진식각공정을 이용하여 하부 금속배선(20)상측의 층간 절연막(30)표면이 소정 부분 노출되도록 이를 선택식각하여 층간 절연막(30)상에 비어 홀 형성부를 한정하는 감광막 패턴(40)을 형성한다.
제3단계로서, 제1c도에 도시된 바와 같이 감광막 패턴(40)을 마스크로 이용하여 하부 금속배선(20)의 표면이 소정 부분 노출되도록 층간 절연막(30)을 식각하여 비어 홀을 형성하고 산소 플라즈마를 이용한 건식식각법으로 상기 감광막 패턴(40)을 제거한다. 이때, 상기 층간 절연막(30)의 식각은 통상, 1차로 습식식각 공정을 이용하여 부분적인 식각을 실시한 후, 2차로 건식식각 공정을 이용하여 나머지 부분을 식각해 주는 방식으로 진행되는데, 건식식각 과정에서 C-C 결합이 파괴되거나, CO, CO2, CF 산화물 등의 반응 생성물(50)이 만들어지게 되므로, 식각 공정이 완료되면 이들이 비어 홀의 측벽이나 바텀면에 잔존하게 된다.
제4단계로서, 제1d도에 도시된 바와 같이, 층간 절연막(30)의 식각 공정과 감광막 패턴(40) 제거 공정이 완료된 기판(10)을 고온 초순수가 들어있는 바쓰(bath)(미도시)내에 담군 뒤, 상기 바쓰 내에 초음파를 인가하여 세정 공정을 실시한다. 이 과정에서 고온 초순수와 이에 걸리는 초음파에 의해 물리적으로 비어 홀의 측벽이나 바텀면에 잔존된 반응 생성물(50)이 완전하게 제거되므로, 세정 공정이 완료되면, 비어 홀 내부에 반응 생성물이 잔존되지 않게 된다. 이때 순수는 비등점 가까이 가열된 것을 사용하는 것이 바람직하고, 초음파의 세기는 비어 홀 바텀면에 노출된 하지막(sub-layer)에 손상이 가해지지 않는 범위내에서 적절히 조절해 주어야 한다.
제5단계로서, 제1e도에 도시된 바와 같이 상기 하부 금속배선(20)과 연결되도록 상기 비어 홀을 포함한 층간 절연막(30)상의 소정 부분에 Al 이나 Cu 합금 재질의 상부 금속배선(60)을 형성해 주므로써, 본 공정 진행을 완료한다.
이러한 일련의 제조 공정을 거쳐 반도체 소자의 다층 배선을 제조할 경우, 초음파가 인가된 고온 초순수를 이용하여 층간 절연막(30) 식각 과정에서 생성된 반응 생성물(50)을 완전하게 제거할 수있게 되므로 소자 제조시 반응 생성물 잔존으로 인해 야기되는 공정 불량 발생을 막을 수 있게 된다.
본 발명에서는 일 예로서, 비어 홀 형성 공정에 한하여 상기 기술 적용을 언급하였으나, 상기 기술은 콘택 홀 형성을 위한 층간 절연막 식각 공정 진행시에도 동일하게 적용 가능하다.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 다층 배선 형성시 층간 절연막의 식각 과정에서 생성된 반응 생성물을 초음파가 인가된 고온 초순수를 이용한 세정 공정을 통해 제거해 주므로써, 비어 홀(또는 콘텍 홀)의 측벽이나 바텀면에 반응 생성물이 잔존되는 것을 막을 수 있게 되므로 반응 생성물 잔존으로 인해 야기되던 공정 불량(예컨데, 외관 불량이나 스텝-커버리지 불량 등)발생을 미연에 방지할 수 있게 되어 반도체 제조 공정의 안정화를 도모할 수 있게 될 뿐 아니라 수율 향상 또한 이룰 수 있게 된다.

Claims (1)

  1. 반도체 기판 상의 소정 부분에 하부 금속배선을 형성하는 단계와; 상기 하부 금속배선을 포함한 상기 기판상에 절연막을 형성하는 단계와; 상기 하부 금속배선 상측의 상기 층간 절연막표면이 소정 부분 노출되도록 상기 층간 절연막 상에 감광막 패턴을 형성하는 단계와; 상기 감광막 패턴을 마스크로 이용하여 상기 층간 절연막을 선택식각하여 상기 층간 절연막 내부에 비어 홀을 형성하고, 상기 감광막 패턴을 제거하는 단계와; 상기 결과물을 초음파가 인가된 고온 초순수에서 세정하는 단계; 및 상기 하부금속 배선과 연결되도록 상기 비어 홀을 포함한 상기 층간 절연막 상의 소정 부분에 걸쳐 상부 금속배선을 형성하는 단계로 이루어진 반도체 소자의 다층 배선 형성방법.
KR1019950047587A 1995-12-07 1995-12-07 반도체 소자의 다층 배선 형성방법 KR100188001B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047587A KR100188001B1 (ko) 1995-12-07 1995-12-07 반도체 소자의 다층 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047587A KR100188001B1 (ko) 1995-12-07 1995-12-07 반도체 소자의 다층 배선 형성방법

Publications (2)

Publication Number Publication Date
KR970053520A KR970053520A (ko) 1997-07-31
KR100188001B1 true KR100188001B1 (ko) 1999-06-01

Family

ID=19438390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047587A KR100188001B1 (ko) 1995-12-07 1995-12-07 반도체 소자의 다층 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100188001B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364073B1 (ko) * 2000-03-24 2002-12-11 주식회사 기림세미텍 플라즈마 식각 장치 및 이를 이용한 식각 방법

Also Published As

Publication number Publication date
KR970053520A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR101082993B1 (ko) 레지스트용 박리제조성물 및 반도체장치의 제조방법
KR100235937B1 (ko) 반도체소자 제조공정의 비아 콘택형성방법
JP2005039180A (ja) 半導体素子の金属配線の形成方法
US6777334B2 (en) Method for protecting a wafer backside from etching damage
KR20030093186A (ko) 비아를 형성하는 과정에서 나온 에칭 잔여물을 제거하기위한 방법
US6635582B2 (en) Method of manufacturing semiconductor device
KR100188001B1 (ko) 반도체 소자의 다층 배선 형성방법
JP4343379B2 (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
JPH09298188A (ja) 半導体装置の製造方法
JP2001274247A (ja) 半導体装置及びその製造方法
KR19990065140A (ko) 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
KR100416657B1 (ko) 반도체 소자의 콘택홀 제조방법
US6339019B1 (en) Method of manufacturing semiconductor device having reduced connection failure between wiring layers
KR100458591B1 (ko) 반도체 소자의 폴리머 제거방법
US6130153A (en) Interconnection fabrication method for semiconductor device
KR100239711B1 (ko) 반도체소자의 콘택홀 형성방법
KR20050071115A (ko) 반도체 제조 공정에서 에칭 얼룩 제거방법
KR940008768B1 (ko) 플라즈마 식각공정으로 발생된 측벽막 제거방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
JP2003017436A (ja) 半導体装置の製造方法
JPH07326672A (ja) ビアホール内の配線形成方法
KR20050007698A (ko) 반도체 소자 및 반도체 소자의 본딩 패드 형성 방법
KR100277935B1 (ko) 반도체장치의 배선형성방법
KR19990034756A (ko) 반도체 장치의 세정방법
KR20040001037A (ko) 에칭 공정시 발생하는 폴리머 제거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111223

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee