KR940008768B1 - 플라즈마 식각공정으로 발생된 측벽막 제거방법 - Google Patents

플라즈마 식각공정으로 발생된 측벽막 제거방법 Download PDF

Info

Publication number
KR940008768B1
KR940008768B1 KR1019900021574A KR900021574A KR940008768B1 KR 940008768 B1 KR940008768 B1 KR 940008768B1 KR 1019900021574 A KR1019900021574 A KR 1019900021574A KR 900021574 A KR900021574 A KR 900021574A KR 940008768 B1 KR940008768 B1 KR 940008768B1
Authority
KR
South Korea
Prior art keywords
solution
contact hole
forming
layer
film
Prior art date
Application number
KR1019900021574A
Other languages
English (en)
Other versions
KR920013599A (ko
Inventor
설여송
박희국
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019900021574A priority Critical patent/KR940008768B1/ko
Publication of KR920013599A publication Critical patent/KR920013599A/ko
Application granted granted Critical
Publication of KR940008768B1 publication Critical patent/KR940008768B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

플라즈마 식각공정으로 발생된 측벽막 제거방법
제1도 및 제1b도는 종래기술로 금속패턴을 형성하고, 감광막 패턴을 제거한 상태의 단면도.
제2a도 및 제2b도는 종래기술로 비아콘택홀을 형성하고 감광막 패턴을 제거한 상태의 단면도.
제3a도 및 제3b도는 종래의 또다른 기술로 비아콘택홀을 형성하고, 감광막 패턴을 제거한 상태의 단면도.
*도면의 주요 부분에 대한 부호의 설명
1 : 산화막 2 : 금속층,
3 : 측벽막 4 : 감광막 패턴,
5 : 층간산화막 10 : 비아콘택홀
본 발명은 고직접 반도체 소자의 다층배선 공정에서 감광막 패턴 또는 비아콘택홀을 형성하기 위해 플라즈마 식각공정을 실시할 때 금속층 패턴 또는 비아콘택홀 측벽에 반응부산물로 형성된 측벽막을 제거하는 방법에 관한 것으로, 특히 측벽막 NH4F 용액이나 NH4F 용액이 포함된 혼합용액으로 제거하는 플라즈마 식각공정으로 발생된 측벽막 제거 방법에 관한 것이다.
반도체 직접회로의 개발에 있어서 다층배선 공정은 반도체 소자의 동작속도의 증가 및 집적도 증가를 이룰 수 있으므로 반도체 소자의 제조분야에서 광범위하게 사용된다.
또한, 다층금속배선 고정중 상층금속배선을 하층금속배선에 절속하기 위한 비아콘택 공정은 다층금속배선 공정을 적용하는 반도체 소자의 수율과 신뢰성에 밀접한 관계를 가진다. 그러나 금속배선간의 콘택저항의 증가는 반도체 소자의 특성을 저하시키고, 콘택저항이 너무 커지면 불량율을 증가시키고 반도체 소자의 신뢰성을 떨어뜨리게 된다.
다층 금속배선 공정이 적용되는 반도체 소자의 제조에서 하층금속층 패턴을 형성하는 식각공정에 의해 발생되는 식각생성물의 불완전한 제거와 비아콘택홀 측벽에 잔류하는 식각생성물은 비아콘택 저항 증가 및 불량율을 증가시키는 원인이 될 수 있다.
종래에는 금속배선의 패턴형성시, Cl2를 주식각개스로 하고 이방성 식각 형태를 유지하기 위해 CHF3나 CF4등의 개스를 혼합하여 산화막 상부의 금속층(2) 예를들어 알루미늄을 감광막 패턴(4)을 마스크로 이용하여 제1A도와 같이 식각하면 금속층(2) 패턴과 감광막 패턴(4) 측벽에 측벽막(3)이 생성되는데, 감광막 패턴(4)을 산소 플라즈마를 이용하여 제거할 경우 제1B도와 같은 모양으로 금속층(2) 측벽에 측벽막(3)이 잔류하게 된다.
여기에서 주지해야 될 것은 상기 측벽막(3)은 감광막 패턴(4), 금속층(2), 금속층(2) 하부의 산화막(1)과 식각 개스들이 반응하여 식각부산물이 재증착된 것이다.
이러한 측벽막(3)은 유기용매나 탈이온수(DI Water)로 제거가 가능하다.
그러나 식각개스로 SiCl4/Cl4/CF4(혹은 CHF3)로 된 혼합개스와 같이 SiCl4계통의 개스를 사용하거나 높은 전압을 사용하여 금속배선을 식각하면 제1A도 및 제1B도보다 두꺼운 측벽막이 생성되는데 기존의 유기용매나 탈이온수로 상기의 두꺼운 측벽막의 제거는 불가능하다. 또한, 금속층 예를들어 TiN나 TiW 식각시 상기 금속층의 두께가 두꺼울 경우 BCl3/Cl2/CHF4의 혼합개스로 식각할 때 측벽막이 더 두껍게 형성되어 기존의 유기용매나 탈이온수로 제거가 불가능하다.
이러한 측벽막의 형성은 다층금속배선 공정중 비아콘택홀 식각시 문제가 더욱 심각하다 금속층(2) 상부의 층간산화막(5)을 감광막 패턴(4)을 마스크로 이용하여 예정된 영역을 CHF3나 CF4와 같은 중합체 형성개스와 스퍼터링 효과가 큰 Ar 등의 혼합개스를 사용하고 높은 식각전압하에 발생된 플라즈마로 식각하여 비아콘택홀(10)을 형성하면 측벽에 측벽막(3)이 형성된다.(제2A 도 참조). 이후에 산소 플라즈마를 이용하여 상기 감광막 패턴(4)을 제거하면 제2B도에 도시된 바와같이 측벽막(3)이 비아콘택홀(10)과 감광막 패턴(4)의 측벽에 그대로 남게되고 감광막 패턴(4)의 제거된 층간산화막(5) 상부에도 측벽막(3) 물질이 부분적으로 남는다.
여기에서 비아콘택홀(10) 형성시 층간산화막(5) 하부의 금속층(2)이 노출되기까지는 측벽막(3)이 생기지않고 금속층(2)이 노출된 후에 AlF3와 같은 비증발성 식각 부산물 및 스퍼터링된 금속이 C-H와 같은 중합체 물질과 결합한 물질들이 비아콘택홀(10)이나 감광막(4) 측벽에 증착되어 두꺼운 측벽막(3)이 형성되며, 이후 공정인 산소 플라즈마로 감광막을 제거할 때 플라즈마와 반응하여 Al2O3등이 포함된 복합물질이 된다. 이러한 현상은 비아콘택홀 식각시 스퍼터링 효과가 큰 Ar와 같은 개스를 사용하거나, 플라즈마 발생주파수가 낮거나(예를들어 380KHz), 비아콘택홀 직경이 작아지게 되면 비증발성 식각부산물과 스퍼터링된 금속물질등의 복합물질이 미아콘택홀 측벽에 재증착되는 양이 많아져 측벽막이 더욱 두껍게 형성된다.
제3A도는 금속층(2) 상부에 층간산화막(5)을 도포하고, 콘택마스크용 감광막 패턴(4)을 이용하여 습식 및 이방성 건식식각 또는 등방성 건식식각으로 층간산화막(5)을 제거하여 비아콘택홀(10)을 형성한 단면도로서, 비아콘택홀(10)의 측벽에 측벽막(3)이 형성되어 있음을 알 수 있다.
제3B도는 제3A도의 감광막 패턴(4)을 산소 플라즈마 식각공정으로 제거한 도면으로서, 비아콘택홀(10) 측벽과 감광막 패턴(4)의 측벽에 있던 측벽막(3)이 그대로 남아 있고 층간산화막(5) 상부에도 측벽막(3)이 약간 남아 있음을 알 수 있다.
따라서 본 발명은 다층배선 및 비아콘택홀의 플라즈마 식각후 잔류하는 실리콘 또는 금속성분과 중합체 계통의 성분이 포함된 측벽막은 기존의 유기용매로는 제거하기 어려우므로 실리콘과 금속합금에서 입계를 천천히 안정되게 식각할 수 있는 NH4F 용액 또는 NH4F를 포함하는 혼합용액을 사용하여 측벽막을 제거하는 방법을 제공하는데 그 목적이 있다.
이하, 본 발명을 상세히 설명하면 다음과 같다.
제1A도와 같이 금속층(2) 패턴을 형성한후, 남아 있는 측벽막(3)을 제거하기 위하여 NH4F 용액 또는 NH4F 용액에 탈이온수, 초산, 에틸렌 글리콜, 또는 불산(HF)가 첨가된 혼합용기에서 상기 측벽막을 습식 식각한다음, 탈이온수에서 세척공정을 실시한다.
참고로, 상기 측벽막(3)을 제거하는 습식식각을 금속층 패턴을 형성한후 실시할 수도 있고, 감광막 패턴을 제거한후 실시할 수도 있다.
제2A도 또는 제3A도는 도시한 바와같이 금속층(2) 상부에 층간산화막(5)을 콘택마스크용 감광막 패턴 (4)을 이용한 이방성 건식식각 또는 등방성 건식식각 및 이방성 건식식각으로 일정부분을 식각하여 비아콘택홀(10)을 형성한다음, 비아콘택홀(10) 측벽에 형성되는 실리콘 또는 금속성분과 중합체 계통의 성분이 포함된 측벽막(3)을 제거하기 위하여 NH4F 용액 또는 NH4F 용액에 탈이온수, 초산, 에틸렌 글리콜, 불산(HF)이 첨가된 혼합용액에 상기 측벽막(3)을 예정된 시간동안 담구어 측벽막을 일정두께 제거한 다음 즉시 탈이온수에 세척하고, 산소 플라즈마로 상기 마스크층 감광막 패턴(4)을 제거한 후, 다시 남은 측벽막(3)을 제거하기 위하여 NH4F 용액 또는 NH4F가 포함된 혼합용액에 예정된 시간동안 담구어 완전히 제거한 다음, 탈이온수로 세척한다.
본 발명에 의하면, 종래의 유기용매를 이용하여 측벽막을 제거한 기술보다 더 확실하게 측벽막을 제거할 수 있고 측벽막 제거공정 시간이 더욱 단축되어 소자의 신뢰성 및 생산성이 향상된다.

Claims (4)

  1. 산화막 상부에 금속층을 증착하고, 그 상부에 감광막 패턴을 형성하는 단계와, 플라즈마 식각공정으로 노출된 금속층을 식각하여 금속배선을 형성하는 단계와, 상기 감광막 패턴을 제거하는 단계로 이루어지는 금속배선 제조방법에 있어서, 상기 금속배선과 감광막 패턴의 측벽에 상기 플라즈마 식각공정시 반응부산물로 형성된 측벽막을 NH4F 용액에서 제거하고, 탈이온수에서 세척하는 것을 포함하는 플라즈마 식각공정으로 발생된 측벽막 제거방법.
  2. 제1항에 있어서, 상기 NH4F 용액 대신에 NH4F 용액에 탈이온수, 초산 에틸렌 글리콜 또는 불산이 혼합된 용액을 사용하는 것을 특징으로 하는 플라즈마 식각공정으로 발생된 측벽막 제거방법.
  3. 금속층 상부에 층간산화막을 증착한다음 그 상부에 콘택홀 마스크용 감광막 패턴을 형성하는 단계와, 플라즈마 식각으로 층간산화막을 식각하여 비아콘택홀을 형성하는 단계와, 상기 감광막 패턴을 제거하는 단계로 이루어지는 콘택홀 형성방법에 있어서, 상기 비아콘택홀을 형성하는 단계후에 플라즈마 식각공정시 콘택홀 측벽에 발생되는 실리콘 또는 금속성분과 중합체 계통의 성분이 포함된 측벽막을 제거하기 위하여 NH4F 용액으로 상기 측벽막의 일정두께를 제거한 다음, 탈이온수로 세척하는 단계와, 상기 감광막 패턴을 제거한후, NH4F 용액으로 남아있는 측벽막을 완전히 제거하고, 탈이온수로 세척하는 단계를 포함하는 플라즈마 식각공정으로 발생된 측벽막 제거방법.
  4. 제3항에 있어서, 상기 NH4F 용액 대신에 NH4F 용액에 탈이온수, 초산, 에틸렌 글리콜 또는 불산이 혼합된 용액을 사용하는 것을 특징으로 하는 플라즈마 식각공정으로 발생된 측벽막 제거방법.
KR1019900021574A 1990-12-24 1990-12-24 플라즈마 식각공정으로 발생된 측벽막 제거방법 KR940008768B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900021574A KR940008768B1 (ko) 1990-12-24 1990-12-24 플라즈마 식각공정으로 발생된 측벽막 제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900021574A KR940008768B1 (ko) 1990-12-24 1990-12-24 플라즈마 식각공정으로 발생된 측벽막 제거방법

Publications (2)

Publication Number Publication Date
KR920013599A KR920013599A (ko) 1992-07-29
KR940008768B1 true KR940008768B1 (ko) 1994-09-26

Family

ID=19308287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021574A KR940008768B1 (ko) 1990-12-24 1990-12-24 플라즈마 식각공정으로 발생된 측벽막 제거방법

Country Status (1)

Country Link
KR (1) KR940008768B1 (ko)

Also Published As

Publication number Publication date
KR920013599A (ko) 1992-07-29

Similar Documents

Publication Publication Date Title
US6046115A (en) Method for removing etching residues and contaminants
JP4563340B2 (ja) 半導体デバイスの製造方法
KR101082993B1 (ko) 레지스트용 박리제조성물 및 반도체장치의 제조방법
US6192899B1 (en) Etch residue clean with aqueous HF/organic solution
JPH1171689A (ja) プラズマ処理室中での積層物の選択された部分のエッチング法及びエッチングする間の側壁ポリマー堆積の低減法
US6043206A (en) Solutions for cleaning integrated circuit substrates
JP2004517470A (ja) バイア形成工程において発生するエッチング残渣を除去する方法
US6147003A (en) Method of manufacturing semiconductor device
KR940008768B1 (ko) 플라즈마 식각공정으로 발생된 측벽막 제거방법
US6339019B1 (en) Method of manufacturing semiconductor device having reduced connection failure between wiring layers
JP2842405B2 (ja) 半導体装置の製造方法
KR100741921B1 (ko) 반도체 소자의 금속 식각 방법
JP2888732B2 (ja) 半導体装置の製造方法
US7148150B2 (en) Method of forming metal line layer in semiconductor device
KR100458591B1 (ko) 반도체 소자의 폴리머 제거방법
KR100271915B1 (ko) 포토레지스트 제거 방법
KR100188001B1 (ko) 반도체 소자의 다층 배선 형성방법
KR100568098B1 (ko) 금속 패턴 형성 방법
KR0181959B1 (ko) 반도체 장치의 비아홀 형성방법
KR100452421B1 (ko) 반도체 소자의 금속 배선 공정중 이물 제거 방법
KR100277935B1 (ko) 반도체장치의 배선형성방법
KR950014943B1 (ko) 금속층 식각시 생성된 실리콘 잔류물 제거방법
KR19990055144A (ko) 반도체 장치 제조시 폴리실리콘막 식각후처리 방법
JPH0536684A (ja) 半導体装置の製造方法
KR20080088246A (ko) 반도체 기판 세정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee