KR950014943B1 - 금속층 식각시 생성된 실리콘 잔류물 제거방법 - Google Patents
금속층 식각시 생성된 실리콘 잔류물 제거방법 Download PDFInfo
- Publication number
- KR950014943B1 KR950014943B1 KR1019920021279A KR920021279A KR950014943B1 KR 950014943 B1 KR950014943 B1 KR 950014943B1 KR 1019920021279 A KR1019920021279 A KR 1019920021279A KR 920021279 A KR920021279 A KR 920021279A KR 950014943 B1 KR950014943 B1 KR 950014943B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- etching
- layer
- metal film
- metal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
내용 없음.
Description
제1도는 반도체 소자의 하층 구조 상부에 다층 금속막을 증착한 후, 감광막 패턴을 형성한 반도체소자의 단면도.
제2도는 클로닌 화학 식각 공정을 실시한 반도체소자의 단면도.
제3도는 산소플라즈마를 이용하여 감광막 패턴을 제거한 반도체소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 하층구조 2 : 베리어 금속층
3 : 상부 금속층 4 : 감광막 패턴
5 : AlXClY화합물 6 : 실리콘 잔류물
본 발명은 반도체 소자의 제조공정에서 금속층 식각시 생성된 실리콘 잔류물 제거방법에 관한 것으로, 특히 베리어 금속층(Barrier Metal Layer)을 포함하는 다층 금속막을 식각할때 생성되는 실리콘 잔류물을 감광막 패턴과 함께 제거하는 방법에 관한 것이다.
제1도 내지 제3도를 참조하여 종래 기술에 따른 다층 금속막 식각공정을 설명한다.
제1도는 반도체 소자의 하층구조(1) 상부 TiN/Ti로 구성된 베리어 금속층(2)과 Al-1%Si로 구성된 상부금속층(3)을 연속 증착한후, 상기 상부 금속층(3)상에 다층 금속막(2 와 3)을 식각하기 위한 감광막패턴(4)을 형성한 상태의 반도체소자의 단면도이다.
제2도는 상기 감광막패턴(4)을 마스크로하여 클로핀(Cl2) 가스를 이용한 건식 식각공정을 실시함으로써 다층 금속막(2 와 3)을 식각한 단면도이다.
상기의 식각공정시에 베리어 금속층(2)의 TiN성분과 상부 금속층(3)내에 포함되어 있는 실리콘 성분간의 에너지 레벨(Energy Level) 차이로 인하여 하층구조(1)의 상부표면에 실리콘 입자가 석출되어 실리콘 잔류물(5)을 생성하게 되고, 클로린과 상부 금속층(3)의 알루미늄 성분이 반응하여 생성된 AlXClY화합물(5)이 실리톤 잔류물(6)사이에 존재하게 된다.
제3도는 상기 상부 금속층(3)의 상부에 있는 감광막 패턴(4)을 산소플라즈마를 이용하여 제거하고 탈이온수로 클리닝한 것을 나타낸 단면도이다.
이때, 제2도의 화학식각공정으로 다층 금속막을 식각할때 생성된 실리콘 잔류물은 감광막 패턴(4)과 함께 제거되지 않으며, AlXClY화합물도 실리콘 잔류물 사이에 끼어 탈이온수에 의해 깨끗이 제거되지 않고 하층구조(1)의 상부에 존재함으로써, 후속 공정(예를들어 패드 마스크(Pad Mask) 공정등)을 어렵게 만들고, AlXClY화합물에 의해 금속층이 부식되거나 침식시켜 공정수율 및 소자동작의 신뢰성을 떨어뜨리는 문제점이 있다.
따라서, 본 발명에서는 상기의 문제를 야기시키는 실리콘 잔류물을 효과적으로 제거할 수 있는 방법을 제공하는데 그 목적이 있다.
본 발명의 특징은 다층 금속막 식각 마스크로 사용된 감광막패턴의 제거 공정시 CF4/O2플라즈마로 제거함과 동시에 생성되는 실리콘 잔류물을 제거함에 있다.
이하, 본 발명에 따른 금속층 식각시 생성된 실리콘 잔류물 제거방법에 관하여 상세히 설명한다.
종래 기술에서 설명한 제3도에서 감광막 패턴(4)을 제거할때에 산소플라즈마에 CF4기체를 포함시킨 가스를 소정의 조건, 예를들어 500~2000O2/10~50CF4비율의 혼합 가스를 1.0~2.5Torr/150~350℃의 조건에서 생성된 CF4/O2플라즈마를 이용하여 상기 감광막 패턴(4)을 제거함과 동시에 실리콘 잔류물(6)을 CF4과 반응시켜 휘발성인 SiF4화합물로 만들어 흘러보내 제거하는 방법이다.
상기 감광막패턴(4)과 실리콘 잔류물(6)이 제거된 후, 하층구조(1)의 상부에 남아 있는 AlXClY화합물은 탈이온수에 녹여서 제거할 수 있다.
상기한 본 발명의 방법으로 다층 금속막 식각시 생성된 실리콘 잔류물을 제거하게 되면, 하층구조의 상부에 오염물질이 없어짐으로써 후속공정이 용이해지고 AlXClY화합물로 인한 금속층의 부식이나 침식에 대한 위험성도 없앨 수 있어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (2)
- 반도체 소자의 하층 구조 상부에 TiN/Ti로 구성된 베리어 금속층과 Al-1%Si로 구성된 상부금속층으로 이루어지는 다층 금속막을 증착하는 단계와, 상기 다층 금속막의 상부에 식각용 감광막 패턴을 형성하는 단계와, 상기 감광막패턴을 마스크로 클로린을 이용한 화학식각공정을 실시하여 다층 금속막의 노출된 부분을 식각하여 금속배선을 형성하는 단계와, 상기 감광막 패턴을 제거할때 CF4/O2플라즈마를 이용하여 감광막 패턴을 제거하는동시에, 상기 다층 금속막을 식각하는 공정에서 생성된 실리콘 잔류물을 제거하는 것을 특징으로 하는 다층 금속막 식각시 생성되는 실리콘 잔류물 제거방법.
- 제1항에 있어서, CF4/O2플라즈마 생성조건은1.0~2.5T/500~2000O2/10~50CF4로 하는 것을 특징으로 하는 다층 금속막 식각시 생성되는 실리콘 잔류물 제거방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920021279A KR950014943B1 (ko) | 1992-11-13 | 1992-11-13 | 금속층 식각시 생성된 실리콘 잔류물 제거방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920021279A KR950014943B1 (ko) | 1992-11-13 | 1992-11-13 | 금속층 식각시 생성된 실리콘 잔류물 제거방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940012052A KR940012052A (ko) | 1994-06-22 |
KR950014943B1 true KR950014943B1 (ko) | 1995-12-18 |
Family
ID=19343047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920021279A KR950014943B1 (ko) | 1992-11-13 | 1992-11-13 | 금속층 식각시 생성된 실리콘 잔류물 제거방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950014943B1 (ko) |
-
1992
- 1992-11-13 KR KR1019920021279A patent/KR950014943B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940012052A (ko) | 1994-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100676995B1 (ko) | 금속 라인들의 사후 에칭 부식을 감소시키기 위한 금속배선 에칭 기술 | |
KR100584485B1 (ko) | 반도체 소자의 금속 부식 방지 방법 | |
US6576404B2 (en) | Carbon-doped hard mask and method of passivating structures during semiconductor device fabrication | |
US5863834A (en) | Semiconductor device and method of manufacturing the same | |
US6214725B1 (en) | Etching method | |
KR100262506B1 (ko) | 반도체 소자의 제조 방법 | |
KR950014943B1 (ko) | 금속층 식각시 생성된 실리콘 잔류물 제거방법 | |
JP2861785B2 (ja) | 半導体装置の配線の形成方法 | |
JP3082396B2 (ja) | 半導体装置の製造方法 | |
JPH0513534B2 (ko) | ||
US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
KR19980044194A (ko) | 반도체 소자의 금속배선 형성방법 | |
US6399509B1 (en) | Defects reduction for a metal etcher | |
US20040018743A1 (en) | Method for removing photoresist after metal layer etching in a semiconductor device | |
JPH03198331A (ja) | 半導体装置の製造方法 | |
KR100284311B1 (ko) | 비아 콘택 저항의 개선을 위한 반도체소자 제조방법 | |
KR100568098B1 (ko) | 금속 패턴 형성 방법 | |
KR100277935B1 (ko) | 반도체장치의 배선형성방법 | |
JPH04150026A (ja) | 半導体装置の製造方法 | |
KR20020068621A (ko) | 반도체 소자의 배선 형성방법 | |
JPH06232093A (ja) | 半導体装置の製造方法 | |
KR970004427B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
KR20040025163A (ko) | 금속 식각 공정 시 금속 부식 방지 방법 | |
KR100281515B1 (ko) | 반도체 소자의 텅스텐막 패턴 형성방법 | |
JPH0618193B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |