KR100568098B1 - 금속 패턴 형성 방법 - Google Patents

금속 패턴 형성 방법 Download PDF

Info

Publication number
KR100568098B1
KR100568098B1 KR1019990002250A KR19990002250A KR100568098B1 KR 100568098 B1 KR100568098 B1 KR 100568098B1 KR 1019990002250 A KR1019990002250 A KR 1019990002250A KR 19990002250 A KR19990002250 A KR 19990002250A KR 100568098 B1 KR100568098 B1 KR 100568098B1
Authority
KR
South Korea
Prior art keywords
metal
metal film
film
etching process
etched
Prior art date
Application number
KR1019990002250A
Other languages
English (en)
Other versions
KR20000051678A (ko
Inventor
노홍조
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990002250A priority Critical patent/KR100568098B1/ko
Publication of KR20000051678A publication Critical patent/KR20000051678A/ko
Application granted granted Critical
Publication of KR100568098B1 publication Critical patent/KR100568098B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 금속 패턴(metal pattern) 형성 방법에 관한 것으로, 반도체 기판 상에 하부 절연막 및 두꺼운 금속막(thick metal layer)이 차례로 증착 된다. 금속막은 포토레지스트 패턴(photoresist pattern)을 사용하여 종래와 반대로, 먼저 건식 식각 공정으로 그 일부 두께가 식각 된다. 건식 식각 공정시, 포토레지스트막과 금속막의 식각 선택비가 습식 식각 공정에서보다 낮기 때문에 포토레지스트 스컴(photoresist scum)에 의한 금속 언에치(metal unetch)는 발생되지 않는다. 금속막의 나머지 두께가 습식 식각 공정으로 식각 된다. 금속막이 실리콘을 소량 함유한 알루미늄막인 경우, 실리콘 잔류물을 제거하기 위해서 후속 공정으로 실리콘 표면 처리(surface treatment) 공정이 더 수행될 수도 있다. 이와 같은 반도체 장치의 제조 방법에 의해서, 20000Å 이상의 두꺼운 금속막을 다단계로 식각 함에 있어서, 건식 식각 공정을 먼저 수행한 후 습식 식각 공정을 나중에 수행함으로써, 실리콘 잔류물 발생 및 금속 언에치 등의 금속 식각 불량을 방지할 수 있고, 하부 절연막의 어택(attack)을 최소화 할 수 있으며, 금속막 증착 두께 마진 및 금속막의 식각 마진을 증가시킬 수 있다.

Description

금속 패턴 형성 방법{METHOD FOR FORMING METAL PATTERN}
도 1a 및 도 1b는 종래의 금속 패턴(metal pattern) 형성 방법의 공정을 순차적으로 보여주는 흐름도;
도 2a 내지 도 2c는 본 발명의 실시예에 따른 금속 패턴 형성 방법의 공정들을 순차적으로 보여주는 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
10, 100 : 하부 절연막12, 102 : 금속막
14, 104 : 포토레지스트 패턴16, 18, 106, 108 : 식각면
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 비교적 두꺼운 금속막을 식각 하여 금속 패턴(metal pattern)을 형성하는 방법에 관한 것이다.
금속 패턴을 형성하기 위해서, 노멀 소자(normal device)의 금속막과 같이 10000Å 미만으로 비교적 얇은 경우에 대한 금속막 식각 공정은 건식 식각(dry etch) 및 습식 식각(wet etch) 중 어느 하나의 공정만으로 효과적으로 수행될 수 있다.
그러나, 고전압 소자(high voltage device)의 금속막과 같이 20000Å 이상으로 비교적 두꺼운 경우에 대한 금속막 식각 공정은 건식 식각 또는 습식 식각과 같이 어느 하나의 공정만으로는 효과적으로 수행되지 못한다.
이에 따라, 종래에는 두꺼운 금속막을 먼저, 습식 식각 공정으로 그 일부 두께를 식각한 후, 건식 식각 공정으로 그 나머지 두께를 식각 하였다.
도 1a는 상기 습식 식각 공정이 수행된 결과를 보여주는 도면이고, 도 1b는 후속 건식 식각 공정이 수행된 결과를 보여주는 도면이다.
참조 번호 10은 금속막(12)의 하부 절연막을 나타내고, 참조 번호 14는 금속 패턴을 형성하기 위한 포토레지스트 패턴(photoresist pattern)을 나타낸다.
그리고, 참조 번호 16은 상기 습식 식각 공정에 의해 식각된 금속막(12)의 식각면을 나타내고, 참조 번호 18은 상기 건식 식각 공정에 의해 식각된 금속막(12)의 식각면을 나타낸다.
그러나, 종래 방법으로 금속 패턴을 형성함에 있어서, 다음과 같은 문제점이 발생된다.
첫째, 금속막을 습식 식각 공정으로 식각한 후 남아 있는 금속막의 두께를 정확히 측정하기 어렵고, 따라서 후속 건식 식각 공정시 금속막이 언에치(unetch) 되거나, 과식각(overetch) 공정으로 인해 하부 절연막이 어택(attack)되는 문제점이 발생된다.
둘째, 일반적으로 알루미늄막으로써, 실리콘을 소량 함유한 알루미늄막(Al- Si막)이 사용되고, 알루미늄 습식 에천트(wet etchant)를 사용하여 Al-Si막을 식각 하였을 때 Al-Si막의 식각 표면상에 실리콘 잔류물(silicon residue)이 남게 된다.
이러한 실리콘 잔류물은 후속 건식 식각 공정시 식각 마스크(etch mask) 역할을 하게 되어 금속 식각 공정이 완료된 시점에서, 실리콘 잔류물 발생 및 금속 언에치를 유발하게 된다. 그 결과, 금속 식각 불량(metal etch failure)이 발생된다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 금속막을 먼저 건식 식각 공정으로 식각한 후 습식 식각 공정으로 식각 함으로써, 금속 식각 불량을 방지할 수 있는 금속 패턴 형성 방법을 제공함에 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 의하면, 금속 패턴 형성 방법은, 반도체 기판 상에 증착된 절연막과, 상기 절연막 상에 증착된 두꺼운 금속막을 포함하고, 상기 금속막을 다단계로 식각 하여 금속 패턴을 형성하는 방법에 있어서, 상기 금속막 상에 마스크 패턴을 형성한다. 상기 마스크 패턴을 사용하여 상기 금속막의 일부 두께를 건식 식각 공정으로 식각 한다. 이어서, 다시 상기 마스크 패턴을 사용하여 상기 절연막의 상부 표면이 노출되도록 상기 금속막의 나머지 두께를 습식 식각 공정으로 식각 한다.
이 방법의 바람직한 실시예에 있어서, 상기 습식 식각 공정 전, 상기 습식 식각 공정시 금속막의 표면에 기포가 부착되어 금속막이 언에치 되는 것을 방지하 기 위해 O2 가스를 사용하여 상기 금속막의 표면을 식각 하는 단계를 더 포함할 수 있다.
이 방법의 바람직한 실시예에 있어서, 상기 습식 식각 공정 후, 상기 절연막 상에 잔존하는 금속막을 제거하기 위한 표면 처리 공정을 더 수행할 수 있다.
(실시예)
이하, 도 2를 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명의 실시예에 따른 신규한 금속 패턴 형성 방법은, 20000Å 이상의 두께로 증착 되는 금속막을 패터닝 하는 방법으로서, 다단계 식각 공정이 수행된다. 그러나, 종래와 달리 금속막은 먼저 건식 식각 공정으로 그 일부 두께가 식각된 후, 후속 습식 식각 공정에 의해 그 나머지 두께가 식각 된다. 이와 같이, 건식 식각 공정을 먼저 수행한 후 습식 식각 공정을 나중에 수행함으로써, 실리콘 잔류물 발생 및 금속 언에치 등의 금속 식각 불량을 방지할 수 있고, 하부 절연막의 어택을 최소화 할 수 있으며, 금속막의 증착 마진 및 금속막의 식각 마진을 증가시킬 수 있다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 금속 패턴 형성 방법의 공정들을 순차적으로 보여주는 흐름도이다.
도 2a를 참조하면, 본 발명의 실시예에 따른 금속 패턴 형성 방법은 먼저, 반도체 기판(도면에 미도시) 상에 하부 절연막(100)이 증착 되고, 상기 하부 절연막(100) 상에 금속막(102)이 증착 된다. 상기 하부 절연막(100)은 예를 들어, BPSG(borophospho silicate glass) 계열의 산화막으로 형성되고, 상기 금속막(102) 은 예를 들어, 실리콘을 소량 함유한 알루미늄막으로 형성된다.
상기 금속막(102)은 고전압 소자(high voltage device)에 사용되는 막으로서, 10000Å 이상의 두께 예를 들어, 20000Å 내지 40000Å의 두께 범위 내로 증착 된다.
상기 금속막(102) 상에 금속막(102)을 식각 하기 위한 마스크 패턴(mask pattern) 여기서는, 포토레지스트 패턴(104)이 형성된다.
도 2b에 있어서, 상기 포토레지스트 패턴(104)을 마스크로 사용하여 상기 금속막(102)의 일부 두께가 먼저, 건식 식각 공정으로 식각 된다. 상기 건식 식각 공정에 의한 식각면이 참조 번호 106으로 도시되어 있다.
이때, 상기 금속막(102)이 알루미늄막인 경우, Cl2, BCl3, CHF3, 그리고 CF4를 식각 가스로 사용하여 식각 된다.
상기 건식 식각 공정은, 포토레지스트 패턴(104) 형성시 발생된 스컴(scum)의 영향을 거의 받지 않게 된다. 이것은 건식 식각 공정에서의 포토레지스트막과 금속막의 식각 선택비가 습식 식각 공정에서의 포토레지스트막과 금속막의 식각 선택비보다 매우 낮기 때문이다. 다시 말해, 상기 건식 식각 공정시 상기 스컴도 함께 제거된다.
다음, 상기 포토레지스트 패턴(104)을 마스크로 사용하여 상기 금속막(102)의 나머지 두께가 습식 식각 공정으로 식각 된다. 이때, 상기 금속막(102)이 알루미늄막인 경우, CH3COOH, HNO3, H3PO4, 그리고 D.I 워터(deionized water)가 혼합된 습식 에천트(wet etchant)를 사용하여 식각 된다. 그러면, 도 2c에 도시된 바 와 같이, 상기 금속막(102)이 참조 번호 108의 식각면을 갖게 된다.
상기 습식 식각 공정시 건식 식각 공정과 달리, 상기 하부 절연막(100)과 금속막(102)의 식각 선택비가 높기 때문에 상기 금속막(102)의 증착 두께 마진, 금속막(102)의 건식 식각 마진, 그리고 금속막(102)의 습식 식각 마진을 확보할 수 있고, 하부 절연막(100)의 어택을 최소화 할 수 있게 된다.
한편, 상기 금속막(102)을 습식 식각 할 때, 공정조(bath) 내의 웨이퍼 표면(wafer surface) 상에 기포(bubble)가 부착되어 금속막(102)이 언에치 되는 문제점을 방지하기 위해서, 상기 습식 식각 공정 전에 O2 가스를 사용한 건식 식각 공정이 추가로 더 수행될 수 있다.
후속 공정으로, 금속막(102)을 습식 식각한 후에도 남을 가능성이 있는 실리콘 잔류물을 완전히 제거하기 위해 이 분야에서 잘 알려진 일종의 건식 식각 공정인 실리콘 표면 처리(Si surface treatment) 공정이 수행된다.
다음, 반도체 기판 전면에 상기 금속막(102)과 후속 금속막(도면에 미도시) 사이의 절연을 위한 상부 절연막(도면에 미도시)이 증착 된다.
본 발명은 20000Å 이상의 두꺼운 금속막을 다단계로 식각 함에 있어서, 건식 식각 공정을 먼저 수행한 후 습식 식각 공정을 나중에 수행함으로써, 실리콘 잔류물 발생 및 금속 언에치 등의 금속 식각 불량을 방지할 수 있고, 하부 절연막의 어택을 최소화 할 수 있으며, 금속막의 증착 두께 마진 및 금속막의 식각 마진을 증가시킬 수 있는 효과가 있다.

Claims (4)

  1. 반도체 기판 상에 증착된 절연막(100)과, 상기 절연막(100) 상에 증착된 두꺼운 금속막(102)을 포함하고, 상기 금속막(102)을 다단계로 식각 하여 금속 패턴(metal pattern)을 형성하는 방법에 있어서,
    상기 금속막(102) 상에 마스크 패턴(mask pattern)(104)을 형성하는 단계;
    상기 마스크 패턴(104)을 사용하여 상기 금속막(102)의 일부 두께를 건식 식각(dry etch) 공정으로 식각 하는 단계;
    상기 습식 식각 공정시 금속막(102)의 표면에 기포(bubble)가 부착되어 금속막(102)이 언에치(unetch) 되는 것을 방지하기 위해 O2 가스를 사용하여 상기 금속막(102)의 표면을 식각 하는 단계; 및
    다시 상기 마스크 패턴(104)을 사용하여 상기 절연막(100)의 상부 표면이 노출되도록 상기 금속막(102)의 나머지 두께를 습식 식각(wet etch) 공정으로 식각 하는 단계를 포함하는 것을 특징으로 하는 금속 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 금속막(102)은 10000Å 이상으로 두껍게 형성되는 것을 특징으로 하는 금속 패턴 형성 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 습식 식각 공정 후, 노출된 절연막(100) 상에 잔존하는 금속막(102)을 제거하기 위한 표면 처리(surface treatment) 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 금속 패턴 형성 방법.
KR1019990002250A 1999-01-25 1999-01-25 금속 패턴 형성 방법 KR100568098B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990002250A KR100568098B1 (ko) 1999-01-25 1999-01-25 금속 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990002250A KR100568098B1 (ko) 1999-01-25 1999-01-25 금속 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20000051678A KR20000051678A (ko) 2000-08-16
KR100568098B1 true KR100568098B1 (ko) 2006-04-05

Family

ID=19572296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990002250A KR100568098B1 (ko) 1999-01-25 1999-01-25 금속 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100568098B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230019127A (ko) * 2020-08-10 2023-02-07 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002759A (ko) * 1994-06-15 1996-01-26 김주용 반도체 소자의 다중 금속배선 형성방법
KR970023718A (ko) * 1995-10-19 1997-05-30 김광호 반도체 장치의 패턴닝 방법
KR980006054A (ko) * 1996-06-26 1998-03-30 콘택홀내에 소자분리절연막을 갖는 반도체장치 및 그 제조방법
JPH10214816A (ja) * 1997-01-28 1998-08-11 Sony Corp 半導体装置の製造方法及び半導体装置の容量素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002759A (ko) * 1994-06-15 1996-01-26 김주용 반도체 소자의 다중 금속배선 형성방법
KR970023718A (ko) * 1995-10-19 1997-05-30 김광호 반도체 장치의 패턴닝 방법
KR980006054A (ko) * 1996-06-26 1998-03-30 콘택홀내에 소자분리절연막을 갖는 반도체장치 및 그 제조방법
JPH10214816A (ja) * 1997-01-28 1998-08-11 Sony Corp 半導体装置の製造方法及び半導体装置の容量素子の製造方法

Also Published As

Publication number Publication date
KR20000051678A (ko) 2000-08-16

Similar Documents

Publication Publication Date Title
US6177353B1 (en) Metallization etching techniques for reducing post-etch corrosion of metal lines
JP3318801B2 (ja) ドライエッチング方法
KR100568098B1 (ko) 금속 패턴 형성 방법
US6103630A (en) Adding SF6 gas to improve metal undercut for hardmask metal etching
US6077777A (en) Method for forming wires of semiconductor device
KR100332109B1 (ko) 반도체 소자의 비아홀 형성 방법
US20180204767A1 (en) Sacrificial layer for platinum patterning
US5641382A (en) Method to remove residue of metal etch
US5840203A (en) In-situ bake step in plasma ash process to prevent corrosion
KR100596899B1 (ko) 반도체 소자의 제조 방법
KR100271915B1 (ko) 포토레지스트 제거 방법
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
KR100484896B1 (ko) 금속 식각 공정 시 금속 부식 방지 방법
JP2778127B2 (ja) 半導体装置の製造方法
KR100472033B1 (ko) 반도체 소자의 제조 방법
JPH05175159A (ja) 半導体素子の製造方法
KR0147675B1 (ko) 반도체장치 제조시의 알루미늄합금막 식각방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR100197531B1 (ko) 금속 배선막 형성을 위한 감광막 제거방법
KR0172232B1 (ko) 금속패턴 형성방법
KR0133334B1 (ko) 금속층을 보호하기 위한 산화층 형성방법
KR950014943B1 (ko) 금속층 식각시 생성된 실리콘 잔류물 제거방법
KR20000044876A (ko) 반도체 소자의 금속배선 형성 방법
KR0168166B1 (ko) 반도체 소자의 폴리머 제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee