KR100277935B1 - 반도체장치의 배선형성방법 - Google Patents

반도체장치의 배선형성방법 Download PDF

Info

Publication number
KR100277935B1
KR100277935B1 KR1019930027053A KR930027053A KR100277935B1 KR 100277935 B1 KR100277935 B1 KR 100277935B1 KR 1019930027053 A KR1019930027053 A KR 1019930027053A KR 930027053 A KR930027053 A KR 930027053A KR 100277935 B1 KR100277935 B1 KR 100277935B1
Authority
KR
South Korea
Prior art keywords
conductive layer
forming
wiring
layer
upper conductive
Prior art date
Application number
KR1019930027053A
Other languages
English (en)
Inventor
한봉석
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019930027053A priority Critical patent/KR100277935B1/ko
Application granted granted Critical
Publication of KR100277935B1 publication Critical patent/KR100277935B1/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치의 배선형성방법에 관한 것으로, 배선패턴형성시 패턴측벽에 발생하는 불순물층으로 인한 소자의 신뢰성 저하 문제를 해결하기 위해 반도체기판(1)상에 하부도전층(2), 중간도전층(3), 상부도전층(4)을 차례로 형성하는 공정과, 상기 상부도전층(4)상에 포토레지스트(5)를 도포한 후 사진식각공정에 의해 형성하고자 하는 배선패턴으로 패터닝하는 공정, 상기 포토레지스트패턴(5)을 마스크로 하여 상기 상부도전층(4)을 식각하는 공정, 상기 포토레지스트패턴(5)을 제거하는 공정, 상부도전층(4)을 마스크로 하여 상기 중간도전층(3) 및 하부도전층(2)을 시각하여 배선패턴을 형성하는 공정, 및 상기 배선패턴 측벽에 잔류하는 불순물층을 제거하는 공정으로 이루어지는 반도체장치의 배선형성방법을 제공한다.

Description

반도체장치의 배선형성방법
제1도는 종래의 반도체장치의 다층구조 배선형성방법을 도시한 공정순서도.
제2도는 본 발명에 의한 반도체장치의 다층구조 배선형성방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 하부도전층
3 : 중간도전층 4 : 상부도전층
5 : 포토레지스트패턴 10 : 불순물층
본 발명은 반도체장치의 배선형성방법에 관한 것으로, 특히 다층구조의 금속배선형성시 발생하는 폴리머(polymer)를 제거하는 방법에 관한 것이다.
제1도를 참조하여 종래의 반도체장치 샌드위치구조의 금속배선 형성방법을 설명하면 다음과 같다.
먼저, 제1(a)도와 같이 반도체기판(1)상에 장벽금속층(Barrier metal) 역할을 하는 하부도전층(2)으로서 실리사이드층(silicide)을 형성하고 이위에 주배선물질이 되는 중간도전층(3)으로서 알루미늄을 스퍼터링에 의해 형성한 후, 계속해서 이위에 상기 알루미늄의 반사율을 줄이기 위해 CVD(Chemical Vapor Deposition)법이나 스퍼터링에 의해 알루미늄층상에 상부도전층(4)으로서 실리사이드를 형성한다.
이어서 제1(b)도에 도시된 바와 같이 상기 상부도전층(4)상에 포토레지스트(5)를 도포한 후 사진식각공정에 의해 형성하고자 하는 배선패턴으로 패터닝한다.
다음에 제1(c)도에 도시된 바와 같이 상기 포토레지스트패턴(5)을 마스크로 하여 F-기(Fluorine base)의 식각조건에서 상기 상부도전층(4)인 실리사이드를 식각하고 이어서 Cl-기(Clorine base)의 식각조건에서 상기 중간도전층(3)인 알루미늄을 식각한 후, 다시 F-기(Fluorine base)의 식각조건에서 상기 하부도전층(2)인 실리사이드를 식각한다.
이어서 제1(d)도에 도시된 바와 같이 O2플라즈마를 이용하여 상기 포토레지스트패턴을 에슁(Ashing)함으로써 제거하여 샌드위치구조의 배선패턴을 형성한 후, 제1(e)도에 도시된 바와 같이 기판 표면 및 배선패턴에 잔류하는 폴리머성분(6)을 제거하기 위해 화학처리를 행한다.
상기와 같은 종래의 배선형성방법에 있어서는, 배선패턴형성을 위한 식각시 마스크로 이용되는 포토레지스트가 배선물질과의 식각선택비만큼 식각되므로 다량의 카본 하이드로겐(carbon hydrogen)이 발생되어 제1(c)도에 도시된 바와 같이 배선패턴 측벽에 폴리머(6)가 형성된다. 이와 같이 형성된 측벽폴리머는 포토레지스트패턴 제거시에도 잘 제거되지 않기 때문에 제1(e)도와 같이 화학처리를 행하게 된다.
그러나 상기 완전히 제거되지 않은 측벽 폴리머층에 함유된 다량의 염소(Clorine)가 화학처리시의 처리용액내의 수분과 만나게 되면 알루미늄 부식(corrosion)등의 문제를 일으키게 되어 소자의 신뢰성에 영향을 주게 된다.
또한, 상기 화학처리시 습식식각속도차이와 상기 다층구조 금속간의 일함수(work function)차이로 전지가 형성되어 다층배선간 물질사이에 언더컷(Undercut)(7)이 형성되므로 후속공정의 스텝커버리지가 나빠지게 되어 크랙(crack)등의 결함을 유발시켜 소자의 신뢰성을 크게 저하시키게 된다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 다층구조의 금속배선 형성시 잔류하는불순물을 용이하게 제거함과 동시에 소자의 신뢰성을 높일 수 있도록 한 반도체장치의 배선형성방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위해 본 발명의 반도체장치의 배선형성방법은 반도체기판(1)상에 하부도전층(2), 중간도전층(3), 상부도전층(4)을 차례로 형성하는 공정과, 상기 상부도전층(4)상에 포토레지스트(5)를 도포한 후 사진식각공정에 의해 형성하고자 하는 배선패턴으로 패터닝하는 공정, 상기 포토레지스트패턴(5)을 마스크로 하여 상기 상부도전층(4)을 식각하는 공정, 상기 포토레지스트패턴(5)을 제거하는 공정, 상부도전층(4)을 마스크로 하여 상기 중간도전층(3) 및 하부도전층(2)을 식각하여 배선패턴을 형성하는 공정, 및 상기 배선패턴 측벽에 잔류하는 불순물층을 제거하는 공정으로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명의 일실시예에 의한 샌드위치구조의 배선형성방법을 도시하였다.
먼저, 제2(a)도에 도시된 바와 같이 반도체기판(1)상에 장벽금속층(Barrier metal) 역할을 하는 하부도전층(2)으로서 실리사이드층(Silicide)을 형성하고 이위에 주배선물질이 되는 중간도전층(3)으로서 알루미늄을 스퍼터링에 의해 형성한후, 계속해서 이위에 상기 알루미늄의 반사율을 줄이기 위해 CVD(Chemical Vapor Deposition)법이나 스퍼터링에 의해 알루미늄층상에 상부도전층(4)으로서 실리사이드를 형성한다. 이어서 상기 상부도전층(4)상에 포토레지스트(5)를 도포한 후 사진식각공정에 의해 형성하고자 하는 배선패터으로 패터닝한 다음 상기 포토레지스트패턴(5)을 마스크로 하여 F-기(Fluorine base)의 식각조건에서 상기 상부도전층(4)인 실리사이드를 식각한다.
이어서 제2(b)도에 도시된 바와 같이 상기 포토레지스트패턴(5)을 건식 애슁처리하여 제거한다.
다음에 제2(c)도에 도시된 바와 같이 상기 상부도전층(4)을 마스크로 하여 Cl-기(Clorine base)의 식각조건에서 상기 중간도전층(3)인 알루미늄을 식각한 후, 이어서 F-기(Fluorine base)의 식각조건에서 상기 하부도전층(2)인 실리사이드를 식각한다. 이때, 상기 상부도전층(4)의 실리사이드도 함께 에치백되어 하부도전층(2)의 실리사이드의 제거량만큼 식각되게 된다.
이어서 건식애슁조건으로 상기 배선패턴의 측벽에 잔류하는 폴리머(10)를 제거함으로써 샌드위치구조의 배선형성공정을 완료한다.
본 발명에서와 같이 상부도전층을 먼저 포토레지스트패턴을 이용하여 패터닝한 후에 나머지 도전층들을 식각할 수 있는 원리는 다음과 같다.
대부분의 실리사이드물질은 불소(Fluorine)와 반응하여 합성물을 형성하는데 이 합성물을 휘발성이기 때문에 쉽게 웨이퍼표면에서 제거된다. 그러나 실리사이드 물질이 염소(Clorine)과 반응하여 생성되는 합성물은 불휘발성이기 때문에 웨이퍼 표면에서 쉽게 제거되지 않는다.
한편, 알루미늄층의 경우에는 염소와의 합성물은 휘발성이고 불소와의 합성물은 비휘발성이다.
이는 다시 말하면 F-기의 조건에서는 실리사이드의 식각속도가 빠르고 알루미늄의 식각속도는 극히 느리다는 것을 의미한다. 따라서 알루미늄층을 식각할때 상층 실리사이드패턴이 마스크역할을 하여 알루미늄층을 식각하는 것이 가능하며, 알루미늄식각시 포토레지스트의 부식현상이 없어 가스의 조합에서 식각시 패턴형성에 필요한 폴리머성분은 가스조건에서 공급되므로 패턴형성에 지장이 없고, 이 폴리머층은 소량의 카본과 하이드로겐을 포함하고 있기 때문에 식각 완료후의 폴리머 제거단계(애슁단계)에서는 쉽게 폴리머 결합(Chain)이 끊어지게 되어 제거가 용이해진다.
이상 상술한 바와 같이 본 발명에 의하면, 포토레지스트패턴을 배선형성을 위한 식각완료시까지 사용하지 않으므로 다량의 폴리머성분의 불순물이 발생되지 않게 되어 불순물 없는 정확한 금속배선의 형성이 가능하게 된다.
또한 배선패턴 형성을 위한 금속층의 식각을 완료한 후 배선패턴 측벽의 폴리머를 쉽게 제거할 수 있으므로 잔존하는 폴리머의 염소 성분에 의한 부식에 대한 마진이 커져 소자의 신뢰성을 향상시킬 수 있다.
그리고 잔존하는 폴리머층을 강제 제거시키기 위한 후속 화학처리공정이 불필요하므로 공정이 단순화되는 효과도 얻을 수 있게 된다.

Claims (5)

  1. 반도체기판(1)상에 하부도전층(2), 중간도전층(3), 상부도전층(4)을 차례로 형성하는 공정과, 상기 상부도전층(4)상에 포토레지스트(5)를 도포한 후 사진식각공정에 의해 형성하고자 하는 배선패턴으로 패터닝하는 공정, 상기 포토레지스트패턴(5)을 마스크로 하여 상기 상부도전층(4)을 식각하는 공정, 상기 포토레지스트패턴(5)을 제거하는 공정, 상부도전층(4)을 마스크로 하여 상기 중간도전층(3) 및 하부도전층(2)을 식각하여 배선패턴을 형성하는 공정, 및 상기 배선패턴 측벽에 잔류하는 불순물층을 제거하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 배선형성방법.
  2. 제1항에 있어서, 상기 하부도전층(2)과 상부도전층(4)은 실리사이드로 형성하는 것을 특징으로 하는 반도체장치의 배선형성방법.
  3. 제1항에 있어서, 상기 중간도전층(3)은 알루미늄으로 형성하는 것을 특징으로 하는 반도체장치의 배선형성방법.
  4. 제1항에 있어서, 상기 상부도전층(4)과 하부도전층(2)은 F-기의 식각조건에서 식각하는 것을 특징으로 하는 반도체장치의 배선형성방법.
  5. 제1항에 있어서, 상기 중간도전층(3)은 Cl-기의 식각조건에서 식각하는 것을 특징으로 하는 반도체장치의 배선형성방법.
KR1019930027053A 1993-12-09 1993-12-09 반도체장치의 배선형성방법 KR100277935B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930027053A KR100277935B1 (ko) 1993-12-09 1993-12-09 반도체장치의 배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930027053A KR100277935B1 (ko) 1993-12-09 1993-12-09 반도체장치의 배선형성방법

Publications (1)

Publication Number Publication Date
KR100277935B1 true KR100277935B1 (ko) 2001-02-01

Family

ID=71898724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930027053A KR100277935B1 (ko) 1993-12-09 1993-12-09 반도체장치의 배선형성방법

Country Status (1)

Country Link
KR (1) KR100277935B1 (ko)

Similar Documents

Publication Publication Date Title
US5397742A (en) Method for forming tungsten plug for metal wiring
KR19990075991A (ko) 반도체 소자의 금속배선 형성방법
US6500767B2 (en) Method of etching semiconductor metallic layer
US6221752B1 (en) Method of mending erosion of bonding pad
KR100606532B1 (ko) 반도체 소자의 제조 방법
KR100277935B1 (ko) 반도체장치의 배선형성방법
US5252177A (en) Method for forming a multilayer wiring of a semiconductor device
JP2006228986A (ja) 半導体装置の製造方法
US7585774B2 (en) Method for fabricating metal line of semiconductor device
US6613680B2 (en) Method of manufacturing a semiconductor device
JPH1167909A (ja) 半導体装置の製造方法
US6339019B1 (en) Method of manufacturing semiconductor device having reduced connection failure between wiring layers
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
KR100650902B1 (ko) 반도체 금속 배선 및 그 제조방법
JPH0745587A (ja) 半導体装置の製造方法
KR0141172B1 (ko) 금속배선 형성방법
KR100458591B1 (ko) 반도체 소자의 폴리머 제거방법
KR950014943B1 (ko) 금속층 식각시 생성된 실리콘 잔류물 제거방법
KR100390832B1 (ko) 반도체소자제조공정에서의폴리머제거방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
KR100467817B1 (ko) 반도체 소자의 금속배선 부식 방지방법
KR100468694B1 (ko) 반도체장치의콘택형성방법
KR100192553B1 (ko) 다층배선 형성방법
KR100223942B1 (ko) 반도체 소자의 적층 게이트 형성방법
KR0149319B1 (ko) 테이퍼 에칭을 사용한 액정 디스플레이 아몰퍼스 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee