KR0141172B1 - 금속배선 형성방법 - Google Patents

금속배선 형성방법

Info

Publication number
KR0141172B1
KR0141172B1 KR1019940040679A KR19940040679A KR0141172B1 KR 0141172 B1 KR0141172 B1 KR 0141172B1 KR 1019940040679 A KR1019940040679 A KR 1019940040679A KR 19940040679 A KR19940040679 A KR 19940040679A KR 0141172 B1 KR0141172 B1 KR 0141172B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
chlorine
based polymer
etching
Prior art date
Application number
KR1019940040679A
Other languages
English (en)
Other versions
KR960026244A (ko
Inventor
김일구
남병윤
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940040679A priority Critical patent/KR0141172B1/ko
Publication of KR960026244A publication Critical patent/KR960026244A/ko
Application granted granted Critical
Publication of KR0141172B1 publication Critical patent/KR0141172B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

금속배선 형성방법에 관하여 개시한다. 사진식각 공정을 이용하여 반도체 기판 상에 형성된 도전층을 식각하는 단계, 도전층이 식각된 상기 결과물에 대한 이온 스퍼터링(Ion Sputtering) 공정을 진행하여 상기 도전층 식각단계에서 상기 도전층의 측벽에 형성된 클로라인계 폴리머층을 제거하는 단계, 및 클로라인계 폴리머층이 제거된 상기 결과물 전면에 폴리머 패시베이션층을 형성하는 단계를 구비하는 것을 특징으로 하는 금속배선 형성방법을 제공한다. 본 발명에 의하면, 도전층 식각후 이온 스퍼터링 공정을 실시함으로서 클로라인계 폴리머를 제거하여, 금속배선의 부식을 방지하고 수율 향상을 도모할 수 있다.

Description

금속배선 형성방법
제1a도 및 제1b도는 종래 기술에 의한 금속배선 공정의 일 예를 도시한 공정순서도.
제2a도 내지 제2d도는 본 발명에 의한 금속배선 형성방법의 일 실시예를 도시한 공정순서도
본 발명은 반도체 장치의 금속배선 형성방법에 관한 것으로, 특히 금속배선으로 사용되는 도전층의 건식식각 공정에서 발생되는 클로라인(chlorine)을 제거하여, 후속공정에서 도전층이 부식(corrosion)되는 것을 최소화할 수 있는 금속배선 형성방법에 관한 것이다.
반도체 장치의 금속배선 방법은 반도체 장치의 속도, 수율 및 신뢰성을 결정하는 요인이 되기 때문에 반도체 제조공정중 가장 중요한 위치를 점유하고 있다. 일반적으로, 금속배선 공정중에서 야기되는 문제점 중에서 금속의 부식(metal corrosion)은 주로 금속의 건식식각공정 중 잔류되는 클로라인(Cl)에 의해 발생된다.
제1a도 및 제1b도는 종래 기술에 의한 금속배선 공정의 일 예를 도시한 공정순서도이다.
제1a도를 참조하면, 반도체 기판(10)상에 실리콘과 도전물과의 확산을 방지하기 위한 확산방지막(12)을 형성하고 상기 확산방지막(12)상에 금속을 중착하여 도전층(14)을 형성한 다음, 상기 도전층 상에 포토레지스트를 도포한다. 이어서, 금속배선 형성을 위한 마스크패턴을 적용하여 상기 도전층(14) 상에 포토레지스트 패턴층(16)을 형성한다. 이어서 상기 포토레지스트 패턴층(16)을 식각마스크로 하여 상기 도전층(14)을, 예컨대 반응성 이온 에칭(Reactive Ion Etching) 방법을 사용하여 식각하고, 상기 도전층에 대한 오버-에치(over etch)를 실시하여 상기 확산방지막(12)을 식각한다.
여기에서, 상기 도전층(14) 및 확산방지막(12)은 일반적으로 BCl3/Cl2/CHF3의 가스를 이용하여 식각하며, 상기 도전층(14)을 식각하기 전에, 자연산화막(native oxide) 을 제거하는 공정이 추가로 진행된다.
이때, 상기 도전층 및 확산방지막 식각시 사용되는 상기 가스들이 반응하여 상기 도전층 및 확산방지막의 측벽에는 클로라인을 함유하는 클로라인계 폴리머층(18)이 형성된다.
다음에, 클로라인계 폴리머층(18)이 형성된 상기 결과물 전면에 CFx 계 폴리머를 증착하여 폴리머층(20)을 형성한다. 여기에서 상기 폴리머층(20)은 상기 기판의 대기 노출시 기판상에 잔류하는 클로라인(Cl)과 대기중의 물(H2O)와 반응하여 상기 도전층이 부식되는 것을 방지하기 위해 형성한다.
제1b도를 참조하면, 폴리머층(20)이 형성된 상기 결과물에 대해 O2플라즈마 처리를 실시하여 상기 포토레지스트 패턴층(16)을 제거한다. 이때, 상기 포토레지스트 패턴층 상부에 형성되어 있는 폴리머층(20)도 제거된다. 계속해서, 상기 클로라인을 함유한 폴리머층(18)을 제거하기 위하여 유기물 스트립 공정을 진행한다.
그러나, 상술한 바와 같은 종래의 금속배선 형성공정에 의하면, 상기 도전층 식각 공정시 발생된 클로라인을 함유하는 폴리머, 예컨대 CClx, AlClx 등과 AlFx, CFx 등의 혼합된 폴리머가 금속배선 형성공정에서 불완전하게 제거되어 클로라인이 잔류하게 되고, 이후의 공정에서 상기 기판이 대기중에 노출됨에 따라 금속배선의 부식을 유발하게 된다.
상기 클로라인 성분을 제거하기 위하여, 포토레지스트 패턴층을 제거한 후 O2플라즈마 처리 및 유기물 스트립 공정을 진행하지만, 도전물, 예컨대 알루미늄과 결합된 상기 클로라인 화합물은 완전히 제거되지 않는다. 특히, 구리를 첨가한 알루미늄-실리콘-구리얼로이(alloy)를 도전층으로 사용할 경우에는 상기 부식현상은 더욱 심각하게 된다.
따라서, 본 발명은 상기 문제점을 해결하여 클로라인을 함유하는 폴리머층을 완전히 제거하여, 클로라인에 의한 금속의 부식을 최소화할 수 있는 금속배선 형성방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은,
사진식각 공정을 이용하여 반도체 기판 상에 형성된 도전층을 식각하는 단계 ;
도전층이 식각된 상기 결과물에 대한 이온 스퍼터링(Ion Sputtering) 공정을 진행하여 상기 도전층 식각단계에서 상기 도전층의 측벽에 형성된 클로라인계 폴리머층을 제거하는 단계 ; 및
클로라인계 폴리머층이 제거된 상기 결과물 전면에 폴리머 패시베이션층을 형성하는 단계를 구비하는 것을 특징으로 하는 금속배선 형성방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 클로라인계 폴리머를 제거하는 단계에서 상기 이온 스퍼터링은, Cl2, 및 BCl3/Ar/Cl2가 혼합된 가스를 사용하고, 상기 Cl2및 BCl3/Ar/Cl2혼합가스의 비율은 0 ~ 0.5인 것이 바람직하다.
한편, 상기 이온 스퍼터링은 가스의 총유량이 50 ~ 300sccm, RF power 가 1000 ~ 2000W, 압력이 20 ~ 40mT 의 조건에서 실시한다. 또한, 상기 도전층은 금속층 및 확산방지층으로 구성한다.
본 발명에 의하면, 상기 패시베이션층 형성 단계 후 산소 플라즈마 처리를 실시하여 상기 사진식각 공정에서 형성된 포토레지스트 패턴층 및 상기 패시베이션층을 제거하는 단계를 더 구비할 수 있으며, 상기 포토레지스트 패턴층 및 패시베이션층을 제거하는 단계 후, 잔류하는 유기물을 제거하기 위한 유기물 스트립 단계를 더 구비할 수 있다.
따라서, 본 발명에 의한 반도체 장치의 금속배선 형성공정에 의하면, 도전층 식각시에 도전층의 측벽에 발생되는 클로라인을 함유하는 폴리머층이 제거되므로, 금속배선의 부식이 방지되고 수율향상을 도모할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2a도 내지 제2d도는 본 발명에 의한 금속배선 형성방법의 일 실시예를 도시한 공정순서도이다. 계속해서 소개되는 도면에 있어서, 상기 제1a도 및 제1b도에서와 동일한 참조부호는 동일한 물질을 나타낸다.
제2a도는 반도체 기판(10) 상에 형성된 도전층(14)을 식각하는 공정을 도시한다. 반도체 기판(10) 상에 실리콘과 도전물과의 확산을 방지하기 위하여, 예컨대 티타늄질화물/티타늄을 증착하여 확산방지막(12)을 형성하고, 상기 확산방지막(12) 상에 금속배선을 위하여, 예컨대 알루미늄을 증착하여 도전층(14)을 형성한 다음, 상기 도전층(14) 상에 포토레지스트를 도포한다. 이어서, 사진식각 공정을 이용하여 포토레지스트 패턴층(16)을 형성한 다음, 상기 포토레지스트 패턴층(16)을 식각마스크로 적용하여, 상기 도전층(14)을 식각한다. 계속해서, 상기 도전층에 대한 오버-에치(over-etch)를 실시하여 상기 도전층(14) 하부에 형성된 상기 확산방지막(12)을 식각한다.
여기에서, 상기 도전층(14) 및 확산방지막(12)은 일반적으로 BCl3/Cl2/CHF3의 가스를 이용하여 식각하며, 상기 도전층(14)을 식각하기 전에, 기판 상에 형성되어 도전층의 식각을 방해하는 자연산화막(native oxide)을 제거하는 공정을 추가로 진행한다.
이때, 종래에서와 마찬가지로 상기 도전층 및 확산방지막 식각시 사용되는 상기 가스들이 반응하여 상기 도전층 및 확산방지막의 측벽에는 반응 부산물로서 폴리머층(18) 이 형성된다. 여기에서, 상기 폴리머층(18)은, 예컨대 CClx, AlClx, AlFx, CFx 등의 클로라인이 함유된 폴리머로 형성된다. (상기 폴리머의 성분중에서 클로라인 성분이 대기중의 물성분과 반응하여 금속배선의 부식을 유발한다.)
일반적으로 상기 클로라인계 폴리머층(18)은 로딩 효과(loading effect)에 의해 좁은 간격의 배선과 넓은 간격의 배선에 서로 다른 두께로 형성된다. 즉, 넓은 간격의 배선 측벽에 좁은 간격의 배선 측벽에서보다 더욱 두껍게 폴리머층이 형성되고, 하부로 갈수록 더욱 적층되는 프로파일을 가지도록 형성된다. (좁은 간격의 배선에 형성되는 폴리머층은 넓은 간격의 배선에 증착되는 폴리머층에 비해 무시될 수 있다.)
제2b도는 이온 스퍼터링(ion sputtering)을 실시하는 공정을 도시한다. 도전층이 식각된 상기 결과물에 대해 이온 스퍼터링 공정을 진행한다.
여기에서, 배선 간격이 좁은 부분에서는 이온의 스케터링(scattering)에 의해 도전층(14) 및 확산방지막(12)의 수직측벽에 형성된 클로라인계 폴리머가 제거되고, 배선 간격이 넓은 부분에서는 이온의 수직 스퍼터링에 의해 경사진 도전층(14) 및 확산방지막(12)의 측벽에 형성된 클로라인계 폴리머가 제거된다.
한편, 상기 이온 스퍼터링은 Cl2, 및 BCl3/Ar/Cl2가 혼합된 가스를 사용하고, 상기 Cl2, 및 BCl3/Ar/Cl2혼합가스의 비율은 0 ~ 0.5 인 것이 바람직하다. 상기 이온 스퍼터링은 가스의 총유량이 50 ~ 300 sccm, RF power 가 1000 ~ 2000W, 압력이 20 ~ 40 mT 의 조건에서 실시한다.
제2c도는 패시베이션층(20)을 형성하는 공정을 도시한다. 클로라인계 폴리머층(18)이 제거된 상기 결과물 상에, 예컨대 CFx 계 폴리머를 증착하여 패시베이션층(20)을 형성한다. 상기 패시베이션층(20)은 종래에서와 마찬가지로 상기 기판의 대기 노출시 기판상에 잔류하는 불순물, 예컨대 Cl 과 대기중의 물이 반응하여 상기 도전층이 부식되는 것을 방지하기 위해 형성한다.
제2d도는 포토레지스트 패턴층(16)을 제거하는 공정을 도시한다. 패시베이션층(20)이 형성된 상기 결과물에 대해 O2플라즈마 처리를 실시하여 상기 포토레지스트 패턴층(16)을 제거한다. 이 때, 상기 포토레지스트 패턴층 상부에 형성되어 있는 상기 CFx계 패시베이션층은 O2플라즈마 처리시 쉽게 제거된다.
여기에서, 상기 포토레지스트 패턴층 및 상기 패시베이션층을 제거한 다음, 잔류하는 유기물을 제거하기 위해 유기물 스트립 공정을 더 진행할 수 있다.
이상의 본 발명에 의한 금속배선 형성방법은 도전층의 측벽에 발생되는 클로라인을 함유하는 폴리머층이 도전층 식각후 실시되는 이온 스퍼터링 공정에 의해 제거되므로, 금속배선의 부식이 방지되고 수율향상을 도모할 수 있다.
본 발명은 상기 실시예에만 한정되지 않으며, 많은 변형이 본 발명이 속한 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의해 가능함은 명백하다.

Claims (7)

  1. 사진식각 공정을 이용하여 반도체 기판 상에 형성된 도전층을 식각하는 단계 ; 도전층이 식각된 상기 결과물에 대한 이온 스퍼터링(Ion Sputtering) 공정을 진행하여 상기 도전층 식각단계에서 상기 도전층의 측벽에 형성된 클로라인계 폴리머층을 제거하는 단계 ; 및 클로라인계 폴리머층이 제거된 상기 결과물 전면에 폴리머 패시베이션층을 형성하는 단계를 구비하는 것을 특징으로 하는 금속배선 형성방법.
  2. 제1항에 있어서, 상기 클로라인계 폴리머를 제거하는 단계에서 상기 이온 스퍼터링은 Cl2, 및 BCl3/Ar/Cl2가 혼합된 가스를 사용하는 것을 특징으로 하는 금속배선 형성방법.
  3. 제2항에 있어서, 상기 Cl2, 및 BCl3/Ar/Cl2혼합가스의 비율은 0 ~ 0.5 인 것을 특징으로 하는 금속배선 형성방법.
  4. 제1항에 있어서, 상기 이온 스퍼터링은 가스의 총유량이 50 ~ 300sccm, RF power 가 1000 ~ 2000W, 압력이 20 ~ 40mT 의 조건에서 실시하는 것을 특징으로 하는 금속배선 형성방법.
  5. 제1항에 있어서, 상기 도전층은 금속층 및 확산방지층으로 구성된 것을 특징으로 하는 금속배선 형성방법.
  6. 제1항에 있어서, 상기 패시베이션층 형성 단계 후 산소 플라즈마 처리를 실시하여 상기 사진식각 공정에서 형성된 포토레지스트 패턴층 및 상기 패시베이션층을 제거하는 단계를 더 구비하는 것을 특징으로 하는 금속배선 형성방법.
  7. 제6항에 있어서, 상기 포토레지스트 패턴층 및 패시베이션층을 제거하는 단계 후, 잔류하는 유기물을 제거하기 위한 유기물 스트립 단계를 더 구비하는 것을 특징으로 하는 금속배선 형성방법.
KR1019940040679A 1994-12-31 1994-12-31 금속배선 형성방법 KR0141172B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940040679A KR0141172B1 (ko) 1994-12-31 1994-12-31 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040679A KR0141172B1 (ko) 1994-12-31 1994-12-31 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR960026244A KR960026244A (ko) 1996-07-22
KR0141172B1 true KR0141172B1 (ko) 1998-07-15

Family

ID=19406286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040679A KR0141172B1 (ko) 1994-12-31 1994-12-31 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR0141172B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039102A (ko) * 1997-11-10 1999-06-05 윤종용 반도체 장치의 폴리사이드 형성방법

Also Published As

Publication number Publication date
KR960026244A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US6177353B1 (en) Metallization etching techniques for reducing post-etch corrosion of metal lines
EP0122776B1 (en) Dry etching aluminum or aluminum alloy layer
US5930664A (en) Process for preventing corrosion of aluminum bonding pads after passivation/ARC layer etching
KR0181513B1 (ko) 드라이 에칭 방법
US5685950A (en) Dry etching method
US6420099B1 (en) Tungsten hard mask for dry etching aluminum-containing layers
US7226867B2 (en) Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas
JPH09298199A (ja) 半導体装置及びその製造方法
US5741742A (en) Formation of aluminum-alloy pattern
JP2891952B2 (ja) 半導体装置の製造方法
US6740598B2 (en) Wiring layer dry etching method and semiconductor device manufacturing method
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
KR0141172B1 (ko) 금속배선 형성방법
JP3324466B2 (ja) 金属配線のドライエッチング方法
JP3082396B2 (ja) 半導体装置の製造方法
JPH09321024A (ja) 半導体装置の製造方法
KR100253315B1 (ko) 반도체소자의 배선형성을 위한 식각방법
JP3077224B2 (ja) ドライエッチング方法
KR100564798B1 (ko) 반도체소자의 금속배선 형성 방법
KR100249384B1 (ko) 접촉홀 형성방법
JP2001332510A (ja) 半導体装置およびその製造方法
KR0147674B1 (ko) 반도체장치 제조방법
KR19990054905A (ko) 반도체장치의 금속배선 형성방법
KR100277935B1 (ko) 반도체장치의 배선형성방법
JP2762972B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030207

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee