KR19990039102A - 반도체 장치의 폴리사이드 형성방법 - Google Patents

Abstract

본 발명은 폴리실리콘층과 텅스텐 실리사이드층간의 접착력이 뛰어난 폴리사이드의 제조방법에 관한 것이다. 반도체 기판상에 도전층으로서 폴리실리콘층을 형성한 후 상기 폴리실리콘층을 소정 깊이 건식 식각한다. 이때 폴리실리콘층의 표면에는 건식 식각의 결과 잔류 폴리머가 남게 된다. O₂플라즈마를 사용하여 상기 폴리실리콘층의 표면에 잔류하는 폴리머를 제거한 후 실리사이드층을 형성한다.

Description

반도체 장치의 폴리사이드 형성방법

본 발명은 반도체 장치의 제조방법에 관한 것으로서, 특히 폴리실리콘층상에 형성되는 금속 실리사이드층의 리프팅(lifting) 현상을 방지하는 폴리사이드 형성방법에 관한 것이다.

반도체 장치의 고집적화에 따라 디자인 룰(Design rule)이 감소하여 배선의 저저항화가 요구되는 바, 이러한 요구에 부합하는 것이 비저항이 낮은 실리사이드이다. 현재 워드 라인이나 비트 라인 또는 도전성 플러그와 같은 배선의 재료로서 W, Mo, Co, Ti 등을 이용한 실리사이드가 폴리실리콘층위에 형성된 이른바 폴리사이드(polycide)를 널리 사용하고 있다.

상기 폴리사이드 구조는 폴리실리콘층의 전면에 금속 실리사이드층을 도포하고 600℃ 이상의 고온에서 열처리를 하여 형성된다. 한편, 64MB 이상의 반도체 소자의 경우는 고집적화에 따른 수직 높이를 줄이기 위하여 금속 실리사이드층 도포전에 폴리실리콘층을 일정 두께 식각한다.

이를 상세히 설명하자면, 절연막이 형성된 반도체 기판상에 도전층 폴리실리콘층을 형성한 후, 상기 폴리실리콘층을 소정 두께 식각한다. 식각은 CF₄등의 불소를 함유하는 플라즈마나 또는 Cl₂등의 염소를 함유하는 플라즈마를 이용한 건식 식각 방법을 택한다. 식각의 결과 폴리실리콘층의 계면에는 잔류 폴리머(p)가 남게 된다. 후속 공정에서는 상기 폴리실리콘층 상에 텅스텐 실리사이드층을 도포한 후 사진 및 식각 공정을 통해 패터닝하여 원하는 배선을 형성한다. 이어서, 텅스텐 실리사이드 패턴의 전면에 절연막을 형성하고 결과물의 열적 안정성을 위해 소정의 온도에서 열처리한다.

상술한 바와 같이, 폴리실리콘의 단차를 줄이기 위하여 소정 두께 건식 식각을 행한 결과 계면에 잔류하는 폴리머는 이후 증착되는 텅스텐 실리사이드층과 폴리실리콘층간의 접착력을 저하시키는 원인이 된다. 결국 이후 열처리 공정에서 실리사이드층이 리프팅(lifting) 되는 현상을 일으킨다.

본 발명이 이루고자 하는 기술적 과제는 상기 문제점을 해결하여 실리사이드층의 리프팅(lifting) 현상을 방지하는 폴리사이드층 형성방법을 제공하는데 있다.

도 1 및 도 2는 본 발명의 바람직한 실시예에 따른 반도체 장치의 폴리사이드 형성방법을 설명하기 위한 단면도들이다.

상기의 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판상에 도전층으로서 폴리실리콘층을 형성한 후 상기 폴리실리콘층을 소정 깊이 건식 식각한다. 이때 폴리실리콘층의 표면에는 건식 식각의 결과 잔류 폴리머가 남게 된다. O₂플라즈마를 사용하여 상기 폴리실리콘층의 표면에 잔류하는 폴리머를 제거한 후 실리사이드층을 형성한다. 이후, 상기 폴리실리콘층 및 실리사이드층을 패터닝하여 원하는 배선 패턴을 형성한다.

본 발명에 있어서, 상기 O₂플라즈마를 이용한 폴리머 제거단계는 인 시츄(in-situ)로 형성할 수도 있다.

본 발명에 따르면, 폴리실리콘층 표면에 잔류하는 폴리머에 O₂플라즈마를 쏘임으로써 CO₂또는 CO가스 형성 반응을 일으켜 폴리머를 제거하여 실리사이드층과의 접착력을 개선한다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 그러나, 본 발명의 실시예는 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 명세서의 정확성을 위해 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층은 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제 3의 층이 개재되어질 수도 있다.

실시예

도 1 및 도 2는 본 발명의 바람직한 실시예에 따른 반도체 장치의 실리사이드 형성방법을 설명하기 위하여 공정순서에 따라 순차적으로 도시한 단면도들이다.

도 1을 참조하면, 반도체 기판(10)상에 절연막(12)을 증착한 후, 전도성을 갖는 폴리실리콘층(14)을 증착한다. 이어서, 반도체 장치의 고집적화에 따른 수직 높이의 축소(vertical scale down)를 위하여 폴리실리콘층(14)을 소정 깊이 건식 식각한다. 이때 식각은 CF₄등의 불소 함유 플라즈마나 또는 Cl₂등의 염소 함유 플라즈마를 이용한 건식 식각을 행한다. 건식 식각의 결과 폴리실리콘층(14)상에는 폴리실리콘이 완전히 제거되지 않고 폴리머(p)가 잔류한다.

상기 폴리실리콘층(14)상에 O₂플라즈마를 쏘임으로서 폴리실리콘층(14)상에 잔류하는 폴리머(p)의 탄소기와 O₂와의 반응에 의해 CO₂또는 CO 가스를 형성하여 도 2에 도시된 바와 같이 폴리머(p)가 제거된 폴리실리콘층(14) 표면을 얻을 수 있다.

상기 폴리머 제거를 위한 O₂플라즈마 공정은 인 시츄(in-situ) 방법으로 할 수도 있다. 인 시츄 방법으로 할 경우 대기 노출에 의한 오염이 없으므로 잔류 폴리머의 제거 효과가 더욱 탁월하다.

이어서 텅스텐 실리사이드층을 도포한 후 사진 및 식각 공정을 통해 패터닝하여 원하는 배선을 형성한다. 이후, 상기 결과물의 전면에 절연막을 형성하고 후속 열처리 공정을 행한다. 이때, 폴리실리콘층과 텅스텐 실리사이드층간의 접착력이 좋기 때문에 후속 열처리 공정에서도 리프팅 현상이 발생하지 않는다.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

상술한 본 발명에 따르면, 고집적화를 위하여 폴리실리콘층을 소정 깊이 식각할 때 발생하는 잔류 폴리머를 산소 플라즈마를 사용하여 제거함으로써, 실리사이드층과의 접착력이 개선되어 후속 열처리 공정에서도 리프팅 현상이 발생하지 않는다.

Claims (6)

1. 반도체 기판상에 도전층을 형성하는 단계;

   상기 도전층을 소정 깊이 건식 식각하는 단계;

   O₂플라즈마를 사용하여 상기 도전층의 표면에 잔류하는 폴리머를 제거하는 단계: 및

   상기 폴리머가 제거된 도전층상에 실리사이드층을 형성하는 단계로 이루어진 것을 특징으로 하는 폴리사이드 형성방법.
2. 제1항에 있어서, 상기 도전층은 폴리실리콘층인 것을 특징으로 하는 폴리사이드 형성방법.
3. 제1항에 있어서, 상기 건식 식각은 불소 함유 플라즈마 또는 염소 함유 플라즈마를 사용하는 것을 특징으로 하는 폴리사이드 형성방법.
4. 제1항에 있어서, 상기 O₂플라즈마를 이용한 폴리머 제거단계는 인 시츄(in-situ)로 형성하는 것을 특징으로 하는 폴리사이드 형성방법.
5. 제1항에 있어서, 상기 실리사이드층을 형성한 다음에,

   상기 실리사이드층 및 도전층을 차례로 패터닝하여 배선 패턴을 형성하는 단계;

   상기 배선 패턴이 형성된 결과물의 전면에 절연막을 형성하는 단계; 및

   상기 결과물을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 폴리사이드 형성방법.
6. 제1항에 있어서, 상기 도전층 형성단계 전에 반도체 기판에 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 폴리사이드 형성방법.